DE10248704A1 - Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur - Google Patents
Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen StrukturInfo
- Publication number
- DE10248704A1 DE10248704A1 DE10248704A DE10248704A DE10248704A1 DE 10248704 A1 DE10248704 A1 DE 10248704A1 DE 10248704 A DE10248704 A DE 10248704A DE 10248704 A DE10248704 A DE 10248704A DE 10248704 A1 DE10248704 A1 DE 10248704A1
- Authority
- DE
- Germany
- Prior art keywords
- metal
- layer
- recess
- depositing
- polyplug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 title claims abstract description 34
- 239000003990 capacitor Substances 0.000 title claims abstract description 24
- 238000011065 in-situ storage Methods 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 title claims abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract 8
- 150000004706 metal oxides Chemical class 0.000 title claims abstract 8
- 238000000151 deposition Methods 0.000 title abstract description 8
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 239000000463 material Substances 0.000 title abstract 3
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims 2
- 229910004200 TaSiN Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ROZSPJBPUVWBHW-UHFFFAOYSA-N [Ru]=O Chemical class [Ru]=O ROZSPJBPUVWBHW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Die Erfindung betrifft ein Verfahren, bei dem eine Pt-Elektrode mit einer Barriereschicht in situ in eine Vertiefung eingebracht wird. Dadurch kann vermieden werden, dass die Grenzfläche zwischen dem unteren Teil der Elektrode und der Barriereschicht einer Sauerstoffumgebung mit hohen Temperaturen ausgesetzt ist.
Description
- Die vorliegende Erfindung betrifft Speichervorrichtungen mit integrierten Schaltungen (IC) und insbesondere die Herstellung von Strukturen für Stapelkondensatoren in dynamischen Halbleiterspeichern mit wahlfreiem Zugriff (DRAM) und ähnlichen Vorrichtungen.
- Aufgrund der hohen Leistungsfähigkeit ist es üblich, bei dynamischen Halbleiterspeichern mit wahlfreiem Zugriff (DRAMs) und Flash-Speichern mit wahlfreiem Zugriff (FRAMs) Platin- (Pt)-Elektroden in Hoch-K-Stapelkondensator-Strukturen einzubauen. Stapelkondensatoren sind über polykristalline Silizium-Kontaktöffnungen (sogenannte "Polyplugs") mit den Bauelementen verbunden. Um eine Reaktion des Platins mit dem Polysilizium und das Oxidieren der Polyplugs bei der Aufbringung von dünnen Hoch-K-Kondensatorschichten zu vermeiden, ist eine Barriereschicht zwischen dem unteren Teil der Pt-Elektrode und dem Polyplug notwendig. Nach Strukturierung des unteren Teils der Elektrode durch Reaktives Ionenätzen (RIE - Reactive Ion Etch) liegt jedoch die Grenzfläche zwischen der Pt- Elektrode und der Barriereschicht frei, wodurch es an der Grenzfläche zu einer Sauerstoffdiffusion kommen kann. Die durch die Sauerstoffdiffusion entstehende Grenzflächenschicht erhöht den Kontaktwiderstand und senkt die Kapazität. Dies ist ein unerwünschter Effekt, der vermieden werden sollte.
- Aufgabe der vorliegenden Erfindung ist es daher, eine Kondensatorstruktur sowie ein Verfahren zur Herstellung einer solchen Struktur bereitzustellen, mit dem die durch Sauerstoffdiffusion entstehende Grenzflächenschicht vermieden werden kann.
- Erfindungsgemäß ist eine Pt-Elektrode vorgesehen, die mit der Barriereschicht in situ in eine Vertiefung eingebracht wird. Aufgrund dieser Anordnung ist beim chemisch-mechanischen Polierverfahren (CMP - Chemical-Mechanical Polishing) die Pt- Elektrode der am meisten exponierte Bereich, wodurch es bei der Strukturierung nicht zur Bildung einer Oxidschicht auf der Barriereschicht kommt. Dadurch, dass die Barriereschicht in eine Vertiefung eingebracht wird und sogenannte Spacer überflüssig sind, besteht (im Vergleich mit einer "Sidewall Spacer"-Struktur) mehr Platz für eine dünne, dielektrische Schicht. Aufgrund der seitlichen Vertiefung der Barriereschicht besteht ein längerer Diffusionsweg. Diese Vorgehensweise sorgt für eine größere Toleranz in Bezug auf Fehlausrichtungen.
- Die Erfindung wird anhand der in den beigefügten Zeichnungen dargestellten, bevorzugten Ausführungsform näher erläutert. Es zeigen:
- Fig. 1A bis 1H Querschnittdarstellungen, die das Herstellungsverfahren Vertiefungsstruktur gemäß der Erfindung wiedergeben, und
- Fig. 2 die fertige Kondensatorstruktur im Querschnitt.
- In den Zeichnungen, insbesondere in den Fig. 1A bis 1H, wird das Herstellungsverfahren der Pt-Vertiefungsstruktur in einem Hoch-K-Stapelkondensator gemäß der Erfindung beschrieben. Fig. 1A zeigt ein Siliziumsubstrat 101, auf dem ein Transistor mit dem Source-Anschluss 102 und dem Drain- Anschluss 103 ausgebildet ist. Zwischen Source und Drain des Transistors befindet sich ein Gate 104. Das Substrat ist gänzlich mit einer Siliziumdioxid-(SiO2)-Schicht 105 bedeckt. In der SiO2-Schicht ist eine Kontaktöffnung 106 ausgebildet, die sich bis zum Drain-Anschluss 103 erstreckt und zum Anschluss des Stapelkondensators an den Drain 103 dient.
- Die Kontaktöffnung 106 wird mit Polysilizium 107 aufgefüllt, wie in Fig. 1B gezeigt. Die dabei entstehende Struktur wird, wie in Fig. 1C gezeigt, mit Hilfe des CMP-Verfahrens planarisiert, wodurch in der Kontaktöffnung ein Polyplug 108 entsteht. Dieser Polyplug wird durch Polysiliziumätzung vertieft. Die resultierende Vertiefung 109 ist in Fig. 1D gezeigt.
- Anschließend werden, wie in Fig. 1E gezeigt, eine Barriereschicht 110 und ein Metall 111, das den unteren Teil der Stapelkondensator-Elektrode bilden soll, in situ in die Vertiefung 109 eingebracht. Die Barriereschicht 110 besteht vorzugsweise aus Tantal-Siliziumnitrid (TaSiN). In einer bevorzugten Ausführungsform ist das Metall 111 Platin; jedoch können auch andere Metalle, wie z. B. Ruthenium (Ru), Iridium (Ir) und Rutheniumoxide (RuO2) als Elektrode verwendet werden. In Fig. 1F wurde die resultierende Struktur mit Hilfe des CMP- Verfahrens planarisiert. Sodann wird, wie in Fig. 1G gezeigt, eine weitere Metallschicht 112 aufgebracht. Handelte es sich bei dem Metall 111 um Pt, so wird auch für das Metall 112 Pt verwendet. Fig. 1H zeigt die aufgebrachte Metallschicht nach Strukturierung durch Reaktives Ionenätzen (RIE) als Metallelektrode 113.
- Fig. 2 zeigt den fertigen Stapelkondensator, der durch die Abscheidung eines Hoch-K-Dielektrikums 214 und der anschließenden Aufbringung eines oberen Teils der Pt-Elektrode 215 hergestellt wurde. Das Hoch-K-Dielektrikum 214 kann aus (Ba, Sr)TiO3, BaTiO3, SrTiO3, Pb(Zr, Ti)O3Sr oder Bi2Ta2O9 bestehen. Zur Herstellung des endgültigen DRAMs oder FRAMs kann der obere Teil der Elektrode nach Bedarf strukturiert werden.
- Aufgrund der Vertiefung, auf der die Barriereschicht und die Pt-Elektrode aufgebracht sind, ist das Platin während des chemisch-mechanischen Polierens der am meisten exponierte Bereich. Wie Fig. 1F zeigt, kommt es durch diesen Vorgang während des CMP-Verfahrens nicht zur Bildung einer Oxidschicht auf der Barriereschicht. Dies führt zu einer Kondensatorstruktur mit verringertem Kontaktwiderstand und erhöhter Kapazität.
- Obwohl die Erfindung anhand ihrer bevorzugten Ausführungsform beschrieben wurde, kann der Fachmann natürlich weitere, mögliche Modifikationen im Sinne und Umfang der Erfindung gemäß den beigefügten Ansprüchen vornehmen.
Claims (10)
1. Verfahren zur Herstellung eines
Hoch-K-Stapelkondensators in einer Halbleiter-Speichervorrichtung mit den
folgenden Schritten:
- Ausbildung einer Kontaktöffnung (106) in einer einen
Transistor bedeckenden SiO2-Schicht (105);
- Auffüllen der Kontaktöffnung (106) mit Polysilizium
(107) zur Bildung eines Polyplugs (108) in der
Kontaktöffnung;
- Ätzen einer Vertiefung (109) in die freiliegende
Oberfläche des Polyplugs (108);
- in-situ-Aufbringen einer Barriereschicht (110) und
einer ersten Metall- bzw. Metalloxidschicht (111);
- Herstellung einer planarisierten Oberfläche mit Hilfe
des chemisch-mechanisches Polierens, wobei eine
Barriereschicht und eine Metallschicht die Vertiefung
ausfüllen;
- Aufbringen einer zweiten Metall- bzw.
Metalloxidschicht (112) und Strukturierung der zweiten
Metallschicht zur Ausbildung des unteren Teils einer
Elektrode (113), die mit dem in der Vertiefung
befindlichen Metall in Kontakt steht, und
- Abscheidung eines Hoch-K-Dielektrikums (214) und
einer dritten Metall- bzw. Metalloxidschicht (215) zur
Ausbildung eines oberen Teils der Stapelkondensator-
Elektrode.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die erste, zweite und dritte Metallschicht (111, 112,
215) aus der Gruppe ausgewählt ist, die Pt, Ir, Ru, RuO2
und IrO2 umfasst.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die erste, zweite und dritte Metallschicht
(111, 112, 215) aus Pt bestehen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, dass die Barriereschicht (110) aus TaSiN
besteht.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, dass das Hoch-K-Dielektrikum (214) aus der
Gruppe ausgewählt ist, die (Ba, Sr)TiO3, BaTiO3, SrTiO3,
Pb (Zr, Ti)O3Sr oder Bi2Ta2O9 umfasst.
6. Hoch-K-Stapelkondensator in einer
Halbleiter-Speichervorrichtung, umfassend:
- ein von einer SiO2-Schicht (105) bedecktes
Siliziumsubstrat (101) mit einem Transistor (102,
103);
- ein Polysilizium-Plug (108), die eine Kontaktöffnung
(106) in der SiO2-Schicht (105) teilweise auffüllt
und sich zu dem Transistor erstreckt, wobei der
Polysilizium-Plug eine Vertiefung (109) aufweist;
- eine Barriereschicht (110) und eine Metallschicht
(112), die in situ aufgebracht sind und die
Vertiefung (109) ausfüllen;
- eine erste Metallelektrode (113), die mit dem die
Vertiefung ausfüllenden Metall in Kontakt steht;
- ein Hoch-K-Dielektrikum (214), das die erste
Metallelektrode (113) bedeckt, und
- eine zweite Metallelektrode (215), die über dem Hoch-
K-Dielektrikum ausgebildet ist.
7. Hoch-K-Stapelkondensator nach Anspruch 6, dadurch
gekennzeichnet, dass das die Vertiefung (109) ausfüllende
Metall (112) sowie die erste und die zweite Elektrode
(113, 215) aus der Gruppe ausgewählt sind, die Pt, Ir,
Ru, RuO2 und IrO2 umfasst.
8. Hoch-K-Stapelkondensator nach Anspruch 6 oder 7, dadurch
gekennzeichnet, dass das die Vertiefung (109)
ausfüllende Metall (112) sowie die erste und die zweite Elektrode
(113, 215) aus Pt bestehen.
9. Hoch-K-Stapelkondensator nach einem der Ansprüche 6 bis
8, dadurch gekennzeichnet, dass die Barriereschicht
(214) aus TaSiN besteht.
10. Hoch-K-Stapelkondensator nach einem der Ansprüche 6 bis
9, dadurch gekennzeichnet, dass das Hoch-K-Dielektrikum
(214) aus der Gruppe ausgewählt ist, die (Ba, Sr)TiO3,
BaTiO3, SrTiO3, Pb(Zr, Ti)O3Sr oder Bi2Ta2O9 umfasst.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/982,574 US6596580B2 (en) | 2001-10-18 | 2001-10-18 | Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure |
| US09/982,574 | 2001-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10248704A1 true DE10248704A1 (de) | 2003-05-15 |
| DE10248704B4 DE10248704B4 (de) | 2005-02-10 |
Family
ID=25529309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10248704A Expired - Fee Related DE10248704B4 (de) | 2001-10-18 | 2002-10-18 | Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6596580B2 (de) |
| DE (1) | DE10248704B4 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408742B1 (ko) * | 2001-05-10 | 2003-12-11 | 삼성전자주식회사 | 집적회로소자의 캐패시터 및 그 제조방법 |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100823168B1 (ko) * | 2007-01-08 | 2008-04-18 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| JP5380305B2 (ja) * | 2007-01-18 | 2014-01-08 | 株式会社テラセミコン | 半導体素子の製造方法 |
| US9761592B2 (en) | 2014-08-27 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with embedded capacitor |
| US11282788B2 (en) | 2019-07-25 | 2022-03-22 | International Business Machines Corporation | Interconnect and memory structures formed in the BEOL |
| US11195751B2 (en) | 2019-09-13 | 2021-12-07 | International Business Machines Corporation | Bilayer barrier for interconnect and memory structures formed in the BEOL |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US6153490A (en) * | 1997-07-01 | 2000-11-28 | Texas Instruments Incorporated | Method for forming integrated circuit capacitor and memory |
| US6454860B2 (en) * | 1998-10-27 | 2002-09-24 | Applied Materials, Inc. | Deposition reactor having vaporizing, mixing and cleaning capabilities |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| US6455424B1 (en) * | 2000-08-07 | 2002-09-24 | Micron Technology, Inc. | Selective cap layers over recessed polysilicon plugs |
| US6794705B2 (en) * | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
-
2001
- 2001-10-18 US US09/982,574 patent/US6596580B2/en not_active Expired - Lifetime
-
2002
- 2002-10-18 DE DE10248704A patent/DE10248704B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6596580B2 (en) | 2003-07-22 |
| US20030077858A1 (en) | 2003-04-24 |
| DE10248704B4 (de) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE10242033B4 (de) | Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben | |
| DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
| DE10028424A1 (de) | DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren | |
| DE19904781A1 (de) | Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem | |
| DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
| DE10142580A1 (de) | Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung | |
| DE10128718B4 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
| DE102020121161A1 (de) | Halbleiterspeichervorrichtungen mit Kontaktstopfen | |
| EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
| DE10120302B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauteils | |
| DE10131492B4 (de) | Verfahren zum Herstellen einer Halbleiterspeichervorrichtung | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE10248704B4 (de) | Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs | |
| EP1113488A2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
| EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
| DE10256713B4 (de) | Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators | |
| DE10324055B4 (de) | Verfahren zur Herstellung eines integrierten Stapelkondensators | |
| DE19950540A1 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
| DE10022655C2 (de) | Verfahren zur Herstellung von Kondensatorstrukturen | |
| EP1202332B1 (de) | Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung | |
| DE4208129A1 (de) | Halbleiterspeicherbaustein und verfahren zu seiner herstellung | |
| DE102004022602A1 (de) | Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle | |
| WO1998015014A1 (de) | Kondensator mit einem elektrodenkern und einer dünnen edelmetallschicht als erster elektrode | |
| DE10131490B4 (de) | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |