JP5380305B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5380305B2
JP5380305B2 JP2009546327A JP2009546327A JP5380305B2 JP 5380305 B2 JP5380305 B2 JP 5380305B2 JP 2009546327 A JP2009546327 A JP 2009546327A JP 2009546327 A JP2009546327 A JP 2009546327A JP 5380305 B2 JP5380305 B2 JP 5380305B2
Authority
JP
Japan
Prior art keywords
layer
forming
metal
amorphous silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009546327A
Other languages
English (en)
Other versions
JP2010517264A (ja
Inventor
ジャン、タクヨン
リ、ビョンイル
リ、ヨンホ
ジャン、ソクピル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tera Semicon Corp
Original Assignee
Tera Semicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070005514A external-priority patent/KR100861796B1/ko
Priority claimed from KR1020070011375A external-priority patent/KR100851438B1/ko
Application filed by Tera Semicon Corp filed Critical Tera Semicon Corp
Publication of JP2010517264A publication Critical patent/JP2010517264A/ja
Application granted granted Critical
Publication of JP5380305B2 publication Critical patent/JP5380305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体素子の製造方法に関し、特に、ＳＲＡＭ素子のＴＦＴチャネルとして使用されるポリシリコン層の形成時に、金属触媒を使用して非晶質シリコン層の結晶化を促進することができる方法に関する。
ＲＡＭは、ユーザが作成したプログラムやデータを格納するために使用される。またＲＡＭは、ＳＲＡＭとＤＲＡＭに分類される。ＳＲＡＭは、フリップフロップ方式で動作するメモリセルを有するランダムアクセスメモリであり、電源が供給されている間は複雑なリフレッシュクロックなしに、その中に格納されたコンテンツを記憶し続けるため、通常は小容量メモリやキャッシュメモリとして使用される。ＳＲＡＭの処理速度はＤＲＡＭの処理速度より５倍程度速く、またＳＲＡＭはＤＲＡＭより高価なものである。ＳＲＡＭは、４個から６個のＭＯＳＦＥＴからなるフリップフロップメモリセルを有しており、ＳＲＡＭの動作原理は、従来のフリップフロップの動作原理と同様である。ＳＲＡＭの１ビット当りの消費電力は、ＤＲＡＭの１ビット当りの消費電力に比べて低い。
ＳＲＡＭは、セル構造によってフルＣＭＯＳセル、ＨＲＬ（高抵抗負荷）セル及びＴＦＴセルに分類される。
フルＣＭＯＳセルは、そのバルク領域内に６個のトランジスタを用いて形成される。フルＣＭＯＳセルは、低消費電力で高速動作することができるという長所があるが、その一方で高集積化には適していないという短所がある。
ＨＲＬセルは、４個のトランジスターと２個の抵抗から構成される。ＨＲＬセルは、その製造工程が単純であり、高集積化に適しているという長所があるが、その一方で待機電流が高く、ソフトエラー耐性が脆弱であるという短所がある。
ＴＦＴセルは、ＭＯＳＦＥＴ上にポリＴＦＴが積層された構造を有する。ＴＦＴセルは、適当な待機電流を有し、高集積化に適しているという長所があるが、その一方で消費電力が高いという短所がある。
図１は、ＴＦＴセル構造を有するＳＲＡＭを製造するための従来の方法を示す断面図であり、また図１に示された領域は、ＳＲＡＭのセルアレイの一部分に相当する。
図１（ａ）は、ＭＯＳＦＥＴを形成するステップである。前記ＭＯＳＦＥＴは、その上にポリＴＦＴを積層するために後のステップで使用される。半導体基板としての役割を果たすシリコンウエハー１０上にゲート１１及びソース／ドレイン１２から構成されるＭＯＳＦＥＴが形成される。ＭＯＳＦＥＴの形成に関する詳細な内容の説明は省略する。
図１（ｂ）は、ポリシリコンを作るために用いられるシード層を形成するステップを示す。このようなポリシリコンは、シードとして単結晶シリコンを用いて非晶質シリコンを結晶化させて作成するのが一般的である。
まず、ＭＯＳＦＥＴ上に層間絶縁層１３を形成し、層間絶縁層１３を貫通するコンタクトホール１４を形成し、それによってソース／ドレイン１２領域を露出させる。
次に、ＳＥＧ（選択エピタキシャル成長）法を使用して、コンタクトホール１４内にシード層である単結晶シリコン層１５を形成する。ＳＥＧ法は、化学蒸着法の一種であり、９００℃を超える温度でＳｉＨ４、Ｈ２などのガスを使用してシリコンが露出している領域内でのみ単結晶シリコンを成長させることができる方法である。すなわち、単結晶シリコンは、コンタクトホール１４を介して露出したソース／ドレイン１２上にのみ成長するが（ソース／ドレイン１２はシリコンでできているため）、その一方で単結晶シリコンは、層間絶縁層１３内では成長しない。
図１（ｃ）は、層間絶縁層１３及び単結晶シリコン層１５上に非晶質シリコン層１６を形成するステップを示す。非晶質シリコン層１６は、主にＬＰＣＶＤ（低圧化学蒸着）法やＰＥＣＶＤ（プラズマ化学蒸着）法を使用して形成し得る。
図１（ｄ）は、非晶質シリコン層１６を熱処理してポリシリコン層１７を形成するステップを示す。この時、単結晶シリコン層１５は、非晶質シリコンの結晶化のためのシードとしての役割を果たす。このようにしてポリシリコン層１７にポリＴＦＴを作成することによりＳＲＡＭが完成する。これについての詳細な説明は省略する。
しかし、前述したような従来の方法には、次のような問題がある。
第一に、シードを使用して非晶質シリコン層を結晶化させることに限界がある。前述したように、所望の結晶化を得るためには非晶質シリコンを長時間熱処理しなければならないため、ＳＲＡＭの生産性が大きく低下する。もちろん、熱処理中の温度を高くすれば、熱処理に必要な時間を短縮し得る。しかし、ＳＲＡＭの全体の工程上、熱処理中の温度を無制限に高くすることができない様々な状況があり得る。
第二に、シードとしての役割を果たす単結晶シリコン層の形成時に使用されるＳＥＧ法は、高温で行われる工程であり、且つ費用のかかる工程である。前述したように、ＳＥＧ法は９００℃を超える温度で実施されるため、ＳＲＡＭのサーマルバジェットが増加するという難点がある。結果として、ＳＥＧ法は基本的に費用のかかる工程であるため、ＳＲＡＭの製造コストが増加する。
したがって、本発明は、前述の従来技術の問題を解決するためになされたもので、生産性が高く、費用のかからない工程によりＳＲＡＭを製造することができる方法を提供することにその目的がある。
前述した目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上に半導体素子内に含まれるトランジスタを形成するステップと、前記トランジスタ上に絶縁層を形成するステップと、前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスターの所定の領域を露出させるステップと、前記コンタクトホール内にシリコン層を形成するステップと、前記絶縁層及び前記シリコン層上に金属層を形成するステップと、前記シリコン層及び前記金属層を熱処理して金属シリサイド層を形成するステップと、前記金属層を除去するステップと、前記絶縁層及び前記金属シリサイド層上に非晶質シリコン層を形成するステップと、前記非晶質シリコン層を熱処理してポリシリコン層を形成するステップとを含むことを特徴とする。
さらに、前述した目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上に半導体素子内に含まれるトランジスタを形成するステップと、前記トランジスタ上に絶縁層を形成するステップと、前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスターのシリコン層を露出させるステップと、前記絶縁層上及び前記コンタクトホール内に金属層を形成するステップと、前記金属層及び前記コンタクトホールを介して露出された前記シリコン層を熱処理して金属シリサイド層を形成するステップと、前記金属層を除去するステップと、前記絶縁層上及び前記コンタクトホール内に非晶質シリコン層を形成するステップと、前記非晶質シリコン層を熱処理してポリシリコン層を形成するステップとを含むことを特徴とする。
前記金属層は、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕのうちの少なくとも１つの金属を含む。
また、前記金属層は、化学蒸着法により形成される。
更にまた、前記金属層は、原子層蒸着法により形成される。
更にまた、前記金属層の厚さは、前記非晶質シリコン層の厚さによって決定される。
また、前記金属シリサイド層を形成する前記ステップにおいて、熱処理中の温度は２５０℃から５００℃、熱処理に必要な時間は３０分から６０分、熱処理に必要な雰囲気は不活性ガス雰囲気である。
更にまた、前記金属層は、ＳＰＭ溶液（硫酸と過酸化水素水の混合液）により除去される。
更にまた、前記ポリシリコン層を形成する前記ステップにおいて、熱処理中の温度は４００℃から７００℃、熱処理に必要な時間は１時間から１０時間、熱処理に必要な雰囲気は不活性ガス雰囲気である。
本発明に係る半導体素子の製造方法は、非晶質シリコンの結晶化に必要な熱処理中の温度及び熱処理に必要な時間を大きく低減することができるため、ＳＲＡＭ又はＤＲＡＭの製造工程におけるサーマルバジェットを減少させることができ、ＳＲＡＭ又はＤＲＡＭの生産性を向上させることができるという効果がある。また、本発明に係るＳＲＡＭの製造方法は、シードを形成するために費用のかかる工程を使用する必要がないため、ＳＲＡＭの製造コストを削減できるという効果がある。
ＳＲＡＭの従来の製造方法を示す断面図である。 本発明の第１実施形態に係るＳＲＡＭの製造方法を示す断面図である。 本発明の第２実施形態に係るＳＲＡＭの製造方法を示す断面図である。 本発明に係るＤＲＡＭの製造方法を示す断面図である。
以下、添付した図面を参照して本発明の構成について詳細に説明する。
本発明に係るＳＲＡＭの製造方法では、金属触媒を使用して結晶化温度を低下させてポリシリコン層を形成する。金属触媒を使用して非晶質シリコンを結晶化させる方法は、ＬＣＤなどのフラットパネルディスプレイの駆動素子に相当するポリシリコンＴＦＴ（ポリシリコン薄膜トランジスタ）に適用されている。ポリシリコンＴＦＴの製造時に最も重要な工程は、低温で非晶質シリコンを結晶化させる工程であり、この工程では、結晶化温度を低くすることが好ましい。このため、低温で迅速にポリシリコンを形成することができる多様な工程が提案されているが、このうち、非晶質シリコンにＮｉ、Ｃｕ、Ａｌなどの金属触媒を塗布して低温で結晶化を誘導する方法が注目を集めている。
ここで、本願発明者は、ＬＣＤのポリシリコンＴＦＴの製造時に金属触媒を使用して非晶質シリコンを結晶化させる方法は、ＳＲＡＭのポリシリコンＴＦＴの製造時に適用することもできるという点に着目して本発明を想到するに至った。言い換えれば、ＳＲＡＭのポリシリコンＴＦＴを形成するために非晶質シリコンを結晶化させる場合、金属触媒を使用することにより、非晶質シリコンの結晶化温度を下げることが可能になり、それ故に同一の熱処理条件下における熱処理に必要な時間を短縮することができるので、ＳＲＡＭの生産性を向上することができる。また、シードを使用せずに非晶質シリコンの結晶化が可能なので、費用のかかるＳＥＧ工程を使用する必要がなく、ＳＲＡＭの製造コストを削減することができる。
図２は、本発明の第１実施形態に係るＳＲＡＭの製造方法を示す断面図である。図１と同様に、図２に示された領域は、ＳＲＡＭのセルアレイの一部分に相当する。
図２（ａ）のステップは、図１（ａ）及び（ｂ）のステップと同一であるので、詳細な説明は省略する。ただし、本実施形態ではシードを使用しないので、コンタクトホール２４内に単結晶シリコン層を形成する必要がない。すなわち、本実施形態では、コンタクトホール２４内に非晶質シリコン層又はポリシリコン層のようなシリコン層２５を形成する。この点に関して、シリコン層の蒸着メカニズムによりコンタクトホール２４内のみにシリコン層２５を選択的に形成することができないため、層間絶縁層２３上に形成されるシリコン層をエッチバック工程、ＣＭＰ（化学機械研磨）工程などを用いて除去しなくてはならない。図１（ａ）と同様に、ＳＥＧを使用してコンタクトホール２４内に単結晶シリコン層を形成すれば、層間絶縁層２３上に形成されるシリコン層２５を除去するステップは省略され得る。しかし、ＳＥＧを使用することによりＳＲＡＭの製造コストが増加するという問題が生じる。
図２（ｂ）は、層間絶縁層２３及びシリコン層２５上に触媒として用いられる金属層２６を形成するステップを示す。金属層２６は、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕのうちの少なくとも１つの金属を含む。しかし、ＳＲＡＭの全体の製造工程を考慮するとＮｉを使用することが好ましい。金属層２６の形成方法は特に制限されないが、半導体素子の製造時に用いられる一般的な方法を使用するのが好ましい。
金属層２６の厚さは、図２（ｄ）のステップで形成される非晶質シリコン層２８の厚さによって決定される。非晶質シリコン層２８の厚さが増加するほど、必要な金属層の厚さも増加する。金属層２６の厚さを微細に調節する必要がある場合は、化学蒸着法を使用して金属層２６を形成することが好ましい。
一方、本発明では、金属触媒を使用することにより、低温で非晶質シリコンを結晶化することができるという長所がある、しかし、ポリシリコンＴＦＴの活性領域に相当量の金属が含まれるため、ＳＲＡＭの漏れ電流が大きく増加するという短所がある。したがって、このようなポリシリコンＴＦＴの金属汚染を防止するために、塗布する金属触媒の量をできる限り少なくする必要がある。このため、金属層２６の厚さは単原子層によって調節され得る。この場合、ＡＬＤ（原子層蒸着）法を用いて金属層２６を形成することが好ましい。この点に関して、金属層２６の厚さは単原子層によって調節され得るという表現は、金属の単原子層がシリコン層２５の全域にわたってとぎれることなく堆積されるということを意味するだけでなく（すなわち、被覆率＝１）、金属の単原子層がシリコン層２５の全域にわたってとぎれとぎれに堆積されるということも意味する（すなわち、被覆率＜１）。もちろん、金属層の厚さを単原子層によって調節できる限り、ＡＬＤ法以外の他の方法を使用することも可能である。
図２（ｃ）は、シリコン層２５及び金属層２６を熱処理してシリコン層２５上に金属シリサイド層２７を形成するステップを示す。この場合、熱処理中の温度は２５０℃から５００℃、熱処理に必要な時間は３０分から６０分、熱処理に必要な雰囲気はＡｒ、Ｎｅ、Ｈｅ、Ｎ２などの不活性ガス雰囲気であることが好ましい。そして、層間絶縁層２３上の金属層２６において、金属シリサイド反応が発生していない場所から金属層２６を除去する。金属層２６は、湿式エッチング法により除去することができる。例えば、ＳＰＭ溶液（硫酸と過酸化水素水の混合液）で層間絶縁層２３上の金属層２６を除去することができる。
図２（ｄ）は、非晶質シリコン層２８を形成するステップを示す。非晶質シリコン層の厚さは１，０００Åから２，０００Åであることが好ましい。前述したように、ＬＰＣＶＤ法やＰＥＣＶＤ法を使用して非晶質シリコン層２８を形成するのが一般的である。
図２（ｅ）は、非晶質シリコン層２８を熱処理してポリシリコン層２９を形成するステップを示す。図２（ｅ）のステップの実施中に、コンタクトホール２４内の非晶質シリコン層２５も結晶化し、ポリシリコン層２９になる。この時、図２（ｃ）のステップで形成された金属シリサイド２７がその結晶化の触媒としての役割を果たす。すなわち、熱処理の間、金属シリサイドが非晶質シリコン層２８内で拡散するので、非晶質シリコンが結晶化してポリシリコンになる。
本発明では、熱処理中の温度は４００℃から７００℃であることが好ましい。ここで、熱処理中の温度が低すぎる場合、結晶化に必要な時間が長くなるためＳＲＡＭの生産性（スループット）が低下することを考慮しなければならないが、その一方で熱処理中の温度が高すぎる場合、ＳＲＡＭのサーマルバジェットが増加することを考慮しなければならない。熱処理に必要な時間は熱処理中の温度によって決定される。
本発明では、熱処理に必要な時間は１時間から１０時間であることが好ましい。ここで、熱処理の時間が短かすぎる場合、ポリシリコンの結晶化度が悪化することを考慮しなければならないが、その一方で熱処理の時間が長すぎる場合、ＳＲＡＭの生産性が低下することを考慮しなければならない。
前述した全てのことを考慮すると、非晶質シリコンを、５５０℃の温度で約３時間以上、或いは６００℃の温度で約１時間以上、熱処理して結晶化させることが好ましい。もちろん、熱処理に必要な時間はコンタクトホール間の距離によって多少変化し得る。
本発明では、熱処理に必要な雰囲気はＡｒ、Ｎｅ、Ｈｅ、Ｎ２などの不活性ガス雰囲気であることが好ましい。
図３は、本発明の第２実施形態に係るＳＲＡＭの製造方法を示す断面図である。
図３（ａ）は、ＳＲＡＭのＭＯＳＦＥＴを作成した後、層間絶縁層３３及びコンタクトホール３４を形成するステップを示す。図１（ｂ）とは異なり、本実施形態ではシードとしての役割を果たす単結晶シリコン層を形成しない。
図３（ｂ）は、層間絶縁層３３上及びコンタクトホール３４内に金属層３５を形成するステップを示す。このステップに関する全ての説明は、第１実施形態の同ステップに関する説明と同様である（図２（ｂ）についての説明を参照されたい）。
図３（ｃ）は、コンタクトホール３４を介して露出したシリコン層（すなわち、ソース／ドレイン３２）及び金属層３５を熱処理してソース／ドレイン３２上に金属シリサイド層３６を形成するステップを示す。このステップに関する全ての説明は、第１実施形態の同ステップに関する説明と同様である（図２（ｃ）についての説明を参照されたい）。
図３（ｄ）は、層間絶縁層３３上及びコンタクトホール３４内に非晶質シリコン層３７を形成するステップを示す。このステップに関する全ての説明は、第１実施形態の同ステップに関する説明と同様である（図２（ｄ）についての説明を参照されたい）。
図３（ｅ）は、非晶質シリコン層３７を熱処理してポリシリコン層３８を形成するステップを示す。このステップに関する全ての説明は、第１実施形態の同ステップの説明と同様である（図２（ｅ）についての説明を参照されたい）。
前述の説明では、本発明に係る方法は、ポリシリコンＴＦＴセル構造を有するＳＲＡＭを例に挙げて説明したが、本発明に係る方法は、ＳＲＡＭ以外に、ポリシリコンＴＦＴが構成要素として半導体素子に含まれる場合にも適用できる。
また、本発明に係る方法は、前述したもの以外の様々な半導体素子の製造工程に適用できる。具体的には、本発明は、半導体素子内に金属配線層の代りにポリシリコン配線層が使用される場合に適用できる。一般に、半導体素子の配線は、金属配線とポリシリコン配線に分類することができる。このうち、ポリシリコン配線は、金属配線よりも比抵抗が高いという短所がある。しかし、ポリシリコン配線は、その製造工程（例えば、配線の蒸着及びエッチングなど）が金属配線よりも容易であるという長所があるので、集積回路（例えば、ＤＲＡＭ）の製造に容易に適用できる。したがって、ポリシリコン配線は、ＤＲＡＭのビットラインなどに広く使用されている。
図４は、本発明に係るＤＲＡＭの製造方法を示す断面図である。図４に示された領域は、ＤＲＡＭのセルアレイの一部分に相当する。
まず、図に示すように、図４（ａ）は、配線の形成を開始する前の半導体素子を示している。半導体基板に相当するシリコンウエハー４０上にゲート４１、ソース４２及びドレイン４３から構成されるＭＯＳＦＥＴが形成されている。層間絶縁層４４が前記ＭＯＳＦＥＴ上に形成されている。そして、層間絶縁層４４内にコンタクトホール４５が形成されていて、電気的接続のためにソース４２及びドレイン４３の所定の領域を露出させている。
図４（ｂ）は、層間絶縁層４４上及びコンタクトホール４５内にドープされた非晶質シリコン層４６を形成するステップを示す。非晶質シリコン層４６の形成方法は、前述したＳＲＡＭの製造方法で説明したようなＬＰＣＶＤ法やＰＥＣＶＤ法を使用することが好ましい。
図４（ｃ）は、ドープされた非晶質シリコン層４６上に触媒として金属層４７を形成するステップを示す。金属層４７は、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕのうちの少なくとも１つの金属を含む。半導体素子の全体の製造工程を考慮すると、触媒としてＮｉを使用することが好ましい。金属層４７の形成方法は、特定の方法に特に制限されるものではない。しかし、半導体素子の製造時に用いられる一般的な方法を使用することが好ましい。そのようなものとしては、例えば、熱蒸着やスパッタリングなどのＰＶＤ（物理蒸着）法、ＬＰＣＶＤ法やＰＥＣＶＤ法などのＣＶＤ（化学蒸着）法等が挙げられる。金属層４７の厚さは、非晶質シリコン層４６のドーピング濃度及び厚さによって決定される。
図４（ｄ）は、非晶質シリコン層４６を熱処理してポリシリコン配線層４８を形成するステップを示す。本発明では、熱処理中の温度は４００℃から７００℃であることが好ましい。ここで、熱処理中の温度が低すぎる場合、結晶化に必要な時間が長くなるためＤＲＡＭの生産性（スループット）が低下するということを考慮しなければならないが、その一方で熱処理中の温度が高すぎる場合、半導体素子のサーマルバジェットが増加するということを考慮しなければならない。
熱処理に必要な時間は、非晶質シリコン層４６の熱処理中の温度及びドーピング濃度によって決定される。本発明では、熱処理に必要な時間は１時間から１０時間であることが好ましい。ここで、熱処理の時間が短かすぎる場合、ポリシリコン配線層の結晶化度が悪いということを考慮しなければならないが、その一方で熱処理の時間が長すぎる場合、ＤＲＡＭの生産性が低下するということを考慮しなければならない。
前述した全てのことを考慮すると、非晶質シリコンを約６００℃の温度で約１時間熱処理して結晶化させることが好ましい。したがって、本発明によれば、ポリシリコン配線層を形成するための熱処理中の温度及び熱処理に必要な時間を、非晶質シリコンのＳＰＣ（固相結晶化）によりポリシリコン配線層を形成する従来の方法と比較して大きく低減することができる。
本発明では、熱処理に必要な雰囲気は、Ａｒ、Ｎｅ、Ｈｅ、Ｎ２などの不活性ガス雰囲気であることが好ましい。
また、本発明によれば、非晶質シリコンを結晶化させるための触媒として使用される金属により、ソース４２／ドレイン４３とポリシリコン配線層４８との間の境界領域内に金属シリサイド層４９が形成される。例えば、金属触媒としてＮｉが使用された場合、ＮｉＳｉやＮｉＳｉ２などのニッケルシリサイド層が形成される。一般に、金属シリサイドの比抵抗は、ポリシリコンの比抵抗よりもかなり小さい。したがって、ソース４２／ドレイン４３とポリシリコン配線層４８との間の接触抵抗を大きく低下させることができる。
本明細書では、本発明に係る方法に関してＤＲＡＭを例に挙げて説明している。しかし、本発明の方法は、ＤＲＡＭ以外に、フラッシュメモリ素子、非メモリ素子などのあらゆる他の半導体素子に適用できる。
本明細書中において本発明をいくつかの好ましい実施形態を用いて説明しているが、当業者には添付の特許請求の範囲に開示した本発明の範囲及び思想から逸脱することなく様々な変形及び変更をすることができることは明らかであろう。そのような変形及び変更はすべて本発明の範囲及び添付の特許請求の範囲に含まれるものとする。
２０、３０ シリコン基板
２１、３１ ゲート
２２、３２ ソース／ドレイン
２３、３３ 層間絶縁層
２４、３４ コンタクトホール
２５ シリコン層
２６、３５ 金属層
２７、３６ 金属シリサイド層
２８、３７ 非晶質シリコン層
２９、３８ ポリシリコン層

Claims (15)

  1. 半導体素子の製造方法であって、
    半導体基板上に前記半導体素子内に含まれるトランジスタを形成するステップと、
    前記トランジスタ上に絶縁層を形成するステップと、
    前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスタの所定の領域を露出させるステップと、
    前記コンタクトホール内にシリコン層を形成するステップと、
    前記絶縁層及び前記シリコン層上に金属層を形成するステップと、
    前記シリコン層及び前記金属層を熱処理して金属シリサイド層を形成するステップと、
    前記金属層を除去するステップと、
    前記絶縁層及び前記金属シリサイド層上に非晶質シリコン層を形成するステップと、
    前記非晶質シリコン層を熱処理し、前記金属シリサイド層により前記非晶質シリコン層の結晶化を促進させてポリシリコン層を形成するステップとを含むことを特徴とする半導体素子の製造方法。
  2. 半導体素子の製造方法であって、
    半導体基板上に前記半導体素子内に含まれるトランジスタを形成するステップと、
    前記トランジスタ上に絶縁層を形成するステップと、
    前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスタのシリコン層を露出させるステップと、
    前記絶縁層上及び前記コンタクトホール内に金属層を形成するステップと、
    前記金属層及び前記コンタクトホールを介して露出された前記シリコン層を熱処理して金属シリサイド層を形成するステップと、
    前記金属層を除去するステップと、
    前記絶縁層上及び前記コンタクトホール内に非晶質シリコン層を形成するステップと、
    前記非晶質シリコン層を熱処理し、前記金属シリサイド層により前記非晶質シリコン層の結晶化を促進させてポリシリコン層を形成するステップとを含むことを特徴とする半導体素子の製造方法。
  3. 前記金属層は、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕのうちの少なくとも１つの金属を含むことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  4. 前記金属層は、化学蒸着法により形成されることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  5. 前記金属層は、原子層蒸着法により形成されることを特徴とする請求項４に記載の半導体素子の製造方法。
  6. 前記金属層の厚さは、前記非晶質シリコン層の厚さによって決定されることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  7. 前記金属シリサイド層を形成する前記ステップにおいて、
    熱処理中の温度は２５０℃から５００℃、熱処理に必要な時間は３０分から６０分、熱処理に必要な雰囲気は不活性ガス雰囲気であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  8. 前記金属層は、ＳＰＭ溶液（硫酸と過酸化水素水の混合液）により除去されることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  9. 前記ポリシリコン層を形成する前記ステップにおいて、
    熱処理中の温度は４００℃から７００℃、熱処理に必要な時間は１時間から１０時間、熱処理に必要な雰囲気は不活性ガス雰囲気であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  10. 半導体素子の製造方法であって、
    半導体基板上に前記半導体素子内に含まれるトランジスタを形成するステップと、
    前記トランジスタ上に絶縁層を形成するステップと、
    前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスタのシリコン層を露出させるステップと、
    前記絶縁層上及び前記コンタクトホール内にドープされた非晶質シリコン層を形成するステップと、
    前記非晶質シリコン層上に金属層を形成するステップと、
    前記非晶質シリコン層を熱処理し、前記金属層により前記非晶質シリコン層の結晶化を促進させて、配線層として機能するポリシリコン層を形成するステップとを含むことを特徴とする半導体素子の製造方法。
  11. 前記金属層は、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕのうちの少なくとも１つの金属を含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記金属層は、化学蒸着法により形成されることを特徴とする請求項１０に記載の半導体素子の製造方法。
  13. 前記金属層の厚さは、前記非晶質シリコン層の厚さによって決定されることを特徴とする請求項１０に記載の半導体素子の製造方法。
  14. 前記非晶質シリコン層を熱処理してポリシリコン層を形成する前記ステップにおいて、
    熱処理中の温度は４００℃から７００℃、熱処理に必要な時間は１時間から１０時間、熱処理に必要な雰囲気は不活性ガス雰囲気であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  15. 前記非晶質シリコン層を熱処理してポリシリコン配線層を形成する前記ステップにおいて、
    前記ポリシリコン配線層と前記トランジスタの前記シリコン層との間の境界領域内に金属シリサイド層が形成されることを特徴とする請求項１０に記載の半導体素子の製造方法。
JP2009546327A 2007-01-18 2008-01-18 半導体素子の製造方法 Expired - Fee Related JP5380305B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020070005514A KR100861796B1 (ko) 2007-01-18 2007-01-18 반도체 소자의 배선 형성 방법
KR10-2007-0005514 2007-01-18
KR10-2007-0011375 2007-02-05
KR1020070011375A KR100851438B1 (ko) 2007-02-05 2007-02-05 반도체 소자의 제조 방법
PCT/KR2008/000340 WO2008088199A1 (en) 2007-01-18 2008-01-18 Method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
JP2010517264A JP2010517264A (ja) 2010-05-20
JP5380305B2 true JP5380305B2 (ja) 2014-01-08

Family

ID=39636155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546327A Expired - Fee Related JP5380305B2 (ja) 2007-01-18 2008-01-18 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US7928008B2 (ja)
JP (1) JP5380305B2 (ja)
WO (1) WO2008088199A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2014002353A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像素子及びその製造方法
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
US4727045A (en) * 1986-07-30 1988-02-23 Advanced Micro Devices, Inc. Plugged poly silicon resistor load for static random access memory cells
US5128732A (en) * 1987-05-30 1992-07-07 Kozo Iizuka, Director General, Agency Of Industrial Science & Technology Stacked semiconductor device
US5041884A (en) * 1990-10-11 1991-08-20 Mitsubishi Denki Kabushiki Kaisha Multilayer semiconductor integrated circuit
JPH0620991A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置及びその製造方法
JPH06275724A (ja) * 1993-01-22 1994-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR0130380B1 (en) * 1993-12-21 1998-04-06 Lg Semicon Co Ltd Forming method of silicide plug
US5534460A (en) * 1995-04-27 1996-07-09 Vanguard International Semiconductor Corp. Optimized contact plug process
US5587338A (en) * 1995-04-27 1996-12-24 Vanguard International Semiconductor Corporation Polysilicon contact stud process
US5599736A (en) * 1995-06-28 1997-02-04 Vanguard International Semiconductor Corporation Fabrication method for polysilicon contact plugs
US5624863A (en) * 1995-07-17 1997-04-29 Micron Technology, Inc. Semiconductor processing method of forming complementary N-type doped and P-type doped active regions within a semiconductor substrate
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
US5804470A (en) * 1996-10-23 1998-09-08 Advanced Micro Devices, Inc. Method of making a selective epitaxial growth circuit load element
US5834354A (en) * 1996-11-07 1998-11-10 Advanced Micro Devices, Inc. Ultra high density NOR gate using a stacked transistor arrangement
KR19980056170A (ko) 1996-12-28 1998-09-25 김영환 반도체 소자의 금속 배선 형성방법
US5888872A (en) * 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US5818069A (en) * 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6635552B1 (en) * 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
KR100386083B1 (ko) * 2000-09-22 2003-06-02 주식회사 하이닉스반도체 반도체 기판의 표면결함을 줄이는 방법
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100715908B1 (ko) * 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6596580B2 (en) * 2001-10-18 2003-07-22 Infineon Technologies Ag Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US6731513B2 (en) * 2002-03-15 2004-05-04 Memx, Inc. Shielded multi-conductor interconnect bus for MEMS
WO2004061961A1 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7307012B2 (en) * 2003-06-30 2007-12-11 Sandisk 3D Llc Post vertical interconnects formed with silicide etch stop and method of making
KR101075594B1 (ko) * 2003-10-20 2011-10-20 삼성전자주식회사 표시장치의 제조방법
KR100635068B1 (ko) * 2004-06-09 2006-10-16 삼성에스디아이 주식회사 박막트랜지스터의 제조방법, 그를 사용하여 제조된박막트랜지스터 및 그를 포함하는 평판표시장치
US20050287793A1 (en) * 2004-06-29 2005-12-29 Micron Technology, Inc. Diffusion barrier process for routing polysilicon contacts to a metallization layer
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7566974B2 (en) * 2004-09-29 2009-07-28 Sandisk 3D, Llc Doped polysilicon via connecting polysilicon layers

Also Published As

Publication number Publication date
US20100035429A1 (en) 2010-02-11
US7928008B2 (en) 2011-04-19
WO2008088199A1 (en) 2008-07-24
JP2010517264A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
US8247316B2 (en) Method for fabricating a transistor including a polysilicon layer formed using two annealing processes
KR100611766B1 (ko) 박막트랜지스터 제조 방법
US7452790B2 (en) Method of fabricating thin film transistor
JP2001358156A (ja) 薄膜ｓｏｉｍｏｓｆｅｔの低抵抗コンタクトの自己整合シリサイド・プロセス
JP5380305B2 (ja) 半導体素子の製造方法
JP2008227530A (ja) 薄膜トランジスタ
KR20100100187A (ko) 다결정 실리콘층의 제조방법
JP2006024881A (ja) 薄膜トランジスター及びその製造方法
KR19980071529A (ko) 반도체 장치의 제작 방법
JP4549842B2 (ja) 薄膜トランジスタの製造方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
KR100851438B1 (ko) 반도체 소자의 제조 방법
US7723197B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN101589463B (zh) 半导体器件的制造方法
JPH10335263A (ja) チタンシリサイドの製造方法
US20070048986A1 (en) Salicide process
US20080237871A1 (en) Method of Manufacturing a Semiconductor Device and Semiconductor Device Obtained With Such a Method
JP2006324564A (ja) 半導体装置の製造方法
KR100700501B1 (ko) 박막트랜지스터의 제조방법
CN115249655A (zh) 半导体结构的制备方法
KR20070001446A (ko) 다층의 액티브층을 가지는 트랜지스터 및 그 제조 방법
JP2004128345A (ja) 半導体装置の製造方法および表示装置の製造方法
JP2000223710A (ja) 半導体装置およびその製造方法
KR20070034389A (ko) 다층 활성영역을 갖는 반도체 소자의 콘택 및 그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees