JP2004128345A - 半導体装置の製造方法および表示装置の製造方法 - Google Patents
半導体装置の製造方法および表示装置の製造方法 Download PDFInfo
- Publication number
- JP2004128345A JP2004128345A JP2002292724A JP2002292724A JP2004128345A JP 2004128345 A JP2004128345 A JP 2004128345A JP 2002292724 A JP2002292724 A JP 2002292724A JP 2002292724 A JP2002292724 A JP 2002292724A JP 2004128345 A JP2004128345 A JP 2004128345A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- manufacturing
- region
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ＣＧシリコン膜を用いたＴＦＴの特性ばらつきを低減する。
【解決手段】（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）複数の半導体素子のそれぞれのチャネル領域が形成される第１領域５６に対して所定の位置関係を有する第２領域５７の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）工程（ｃ）の後に、非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）工程（ｄ）の後に、非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）第１領域５６の前結晶性シリコン膜を用いて、複数の半導体素子のチャネル領域を形成する工程とを包含する。
【選択図】 図２
【解決手段】（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）複数の半導体素子のそれぞれのチャネル領域が形成される第１領域５６に対して所定の位置関係を有する第２領域５７の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）工程（ｃ）の後に、非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）工程（ｄ）の後に、非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）第１領域５６の前結晶性シリコン膜を用いて、複数の半導体素子のチャネル領域を形成する工程とを包含する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に絶縁性表面を有する基板上に結晶性を有するシリコン半導体層を形成する方法に関する。本発明は、アクティブマトリクス型表示装置や各種半導体装置の製造に好適に用いられる。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴ）を用いた液晶表示装置は、軽量、薄型、低消費電力等の利点を持つことから、テレビ、コンピュータ、携帯端末等のディスプレイに利用されている。液晶表示装置に用いられるＴＦＴは、非晶質シリコン層を有するものが一般的であるが、非晶質シリコンの電気特性はＬＳＩ等で使用されている単結晶シリコンに比べるとはるかに劣る。そのため、非晶質シリコンを用いて画素用のトランジスタを形成することはできても、より高い特性が要求される周辺回路のトランジスタには利用することができなかった。
【０００３】
ＴＦＴの特性を向上させるために、従来から多結晶シリコン膜を用いてＴＦＴを製造する方法の研究が続けられてきているが、近年、Ｃｏｎｔｉｎｕｏｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ（以下、「ＣＧシリコン」という。）膜を利用して、従来の多結晶シリコンよりも特性の優れたＴＦＴを形成できることが報告されている。このＣＧシリコン膜は、特許文献１に記載されているように、非晶質シリコン膜にＮｉ等の触媒金属を導入した後、熱処理することによって得られる。ＣＧシリコン膜は、非常に結晶性の優れたシリコン膜である。
【０００４】
ＣＧシリコン膜中に残った触媒金属は、特許文献２に記載されているように、以下のようにして除去される。ＣＧシリコン膜の一部に５族元素（例えば燐（Ｐ））をドーピングした後、熱処理を加えると、ＣＧシリコン膜中の触媒金属は燐がドープされた領域へと吸い寄せられる。すなわち、燐によってゲッタリングされる。この後、燐が注入された領域のＣＧシリコン膜をエッチング等により選択的に除去することによって、ＣＧシリコン膜中の触媒金属を取り除くことができる。
【０００５】
上述のＣＧシリコン膜を用いると、従来の多結晶シリコン膜を用いるよりも、移動度やサブスレッシュホールド等の特性の優れたＴＦＴを作製することができる。
【０００６】
【特許文献１】
特開平６−２４４１０３公報
【特許文献２】
特開平１０−２２３５３３号公報
【０００７】
【発明が解決しようとする課題】
以上のように、ＣＧシリコン膜を用いることによって、優れた特性を有するトランジスタを作製することができるが、トランジスタ特性のばらつきが比較的大きいという問題がある。本発明者が種々検討した結果、このばらつきは、以下の現象に起因しているものと考えられる。図６を参照しながら、従来のＣＧシリコン膜の形成方法の問題点を説明する。
【０００８】
ＣＧシリコン形成工程は、非晶質シリコン膜にＮｉ等の触媒元素を導入した後、熱処理することにより行われる。このときのＣＧシリコンの成長（結晶成長）の様子を模式的に図６（ａ）〜（ｆ）に示す。図６（ａ）〜（ｆ）は基板の表面側から見た状態を示す平面図である。
【０００９】
図６（ａ）に示すように、例えば石英基板上にＣＶＤ等により堆積された非晶質シリコン膜５１にＮｉ等の触媒金属を導入する。
【００１０】
次に、５５０℃〜６００℃の温度で１時間程度熱処理を加えると、図６（ｂ）に示すように結晶成長の核５２がランダムに生成される。核５２の発生密度は、触媒金属の濃度や非晶質シリコン膜の膜質などに依存すると考えられる。
【００１１】
その後、熱処理を続けることにより結晶成長の核５２を起点として結晶成長が進み、図６（ｃ）に示すようなＣＧシリコン結晶５３が形成される。このようなひとつの結晶核を起点として成長したＣＧシリコン結晶の領域をドメインと呼んでいる。ドメイン５３内は多結晶状態（多数の結晶粒を含む）であるが、ドメイン５３内の隣接する結晶粒同士の結晶方位はほぼ連続している（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ）状態である。
【００１２】
さらに熱処理を続けると、図６（ｄ）に示すように、成長したドメイン５３同士が互いにぶつかり合い、基板全面に亘るＣＧシリコン膜となって成長が終了する。ドメイン５３同士がぶつかった場所はドメイン境界５４と呼ばれる。ドメイン５３のサイズは形成条件によって異なるが、大きいもので直径２００μｍを超すものもある。
【００１３】
このようにして形成されたＣＧシリコン膜を用いてＴＦＴを作製すると、ＣＧドメイン５３はランダムに発生した結晶核５２から成長しているので、ドメイン境界５４がランダムに形成される。従った、チャネル領域にドメイン境界５４を含むＴＦＴ５６とそうでないＴＦＴ５６とが、ある確率で形成されると考えられる。例えば、図６（ｅ）に示すように、破線５５で示すように各画素が区切られ、ＴＦＴ５６が配置されている場合、中央およびその下の画素のＴＦＴ５６内にドメイン境界５４が含まれることになる。ドメイン境界５４では結晶方位が不連続なため、チャネル領域にドメイン境界５４を含まないＴＦＴ５６に比べて、チャネル領域にドメイン境界５４を含むＴＦＴ５６ではその電気特性が劣り、その結果、特性ばらつきを引き起こすと考えられる。
【００１４】
ＴＦＴ５６の特性ばらつきには、さらに、他の要因も考えられる。
【００１５】
ＣＧシリコン結晶成長の核５２を示した図６（ｂ）と、ＴＦＴ５６を示した図６（ｅ）とを重ね合わせたものを図６（ｆ）に示す。ＴＦＴ５６とそのＴＦＴ５６に最も近いＣＧシリコン結晶成長の核５２との距離をｄとすると、図６（ｆ）からわかるように、ＴＦＴ５６によって距離ｄに違いがある。なお、ＴＦＴ５６のトランジスタ特性に最も影響するのはそのチャネル領域のシリコン層の特性であるので、ＴＦＴ５６の位置はチャネル領域の位置を基準とする。
【００１６】
距離ｄが短いＴＦＴ５６に比べて距離ｄが長いＴＦＴ５６は、ＣＧシリコン結晶成長開始のタイミングが遅くなっていると考えられる。熱処理温度５５０℃〜６００℃においては、通常の多結晶シリコンの成長も起こりえるので、ＣＧシリコン結晶成長開始のタイミングが遅れるほど、わずかではあるが通常のポリシリコン結晶成長が起こりやすいと考えられる。
【００１７】
従って、ＣＧシリコンドメイン境界５４を含まないＴＦＴ５６同士の間でも、ＣＧシリコン結晶成長の核５２からの距離ｄによって、必ずしも結晶性が同一になるとは限らないと考えられる。すなわち、結晶成長核５２とＴＦＴ５６との距離ｄに違いがあると、各ＴＦＴ５６間の結晶性（結晶の成長方向、結晶粒径、含まれる通常の多結晶シリコンの結晶核の密度など）に違いが生じ、その結果、トランジスタ特性のばらつきが生じると考えられる。
【００１８】
トランジスタ特性にばらつきが生じると、例えば周辺回路（駆動回路ともいう。）のＴＦＴの場合には、駆動素子の歩留まりや動作マージンの低下という問題となり、画素用のＴＦＴの場合には、直接的に表示品位を低下させる原因となる。
【００１９】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、ＣＧシリコン膜を用いたＴＦＴの特性ばらつきを低減することにある。
【００２０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁性表面上に複数の半導体素子が配列された半導体装置の製造方法であって、（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）前記絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）前記複数の半導体素子のそれぞれのチャネル領域が形成される第１領域に対して所定の位置関係を有する第２領域の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）前記工程（ｃ）の後に、前記非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）前記工程（ｄ）の後に、前記非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）前記第１領域の前記結晶性シリコン膜を用いて、前記複数の半導体素子のチャネル領域を形成する工程とを包含し、そのことによって上記目的が達成される。
【００２１】
ある好ましい実施形態において、前記工程（ｃ）は、希ガス、酸素、および窒素からなる群から選択される少なくとも１種の元素を含むガスをプラズマ化させたガスを用いてプラズマ処理を行う工程を包含する。
【００２２】
前記工程（ｅ）は、前記非晶質シリコン膜を５００℃以上７００℃以下の温度の加熱する工程を包含することが好ましい。
【００２３】
前記触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、ＰｔおよびＡｕからなる群から選択される少なくとも１種の元素であることが好ましい。
【００２４】
ある好ましい実施形態において、前記工程（ｅ）の後に、前記第１領域以外の前記結晶性シリコン膜に、前記触媒元素をゲッタリングするための元素を導入する工程（ｇ）をさらに包含する。
【００２５】
前記触媒元素をゲッタリングのための元素は、窒素、燐、砒素、アンチモンおよびビスマスからなる群から選択される少なくとも１種の元素であることが好ましい。
【００２６】
本発明の表示装置の製造方法は、絶縁性表面上に複数の半導体素子が配列された半導体装置を備える表示装置の製造方法であって、前記半導体装置を上記のいずれかの製造方法によって製造する工程を包含することを特徴とする。
【００２７】
ある実施形態において、前記複数の半導体素子は複数の画素のそれぞれに対応して設けられた半導体素子を含む。さらに、前記複数の半導体素子は、前記複数の画素によって規定される表示部の周辺に設けられた駆動回路を構成する半導体素子を含んでもよい。
【００２８】
本発明による半導体装置は、絶縁性表面を有する基板と、前記絶縁性表面上に配列された複数の半導体素子とを有する半導体装置であって、前記複数の半導体素子のそれぞれはＣＧシリコン膜から形成されたチャネル領域を有し、前記チャネル領域内にドメイン境界が存在せず、且つ、前記チャネル領域内の結晶成長方向は前記複数の半導体素子間で概ね等しいことを特徴とする。本発明による表示装置は、このような半導体装置を備えることを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態による半導体装置の製造方法を説明する。ここでは、アクティブマトリクス型液晶表示装置の製造プロセスにおいて、それぞれが画素に対応して設けられる複数の半導体素子（ＴＦＴ）の製造方法を例示するが、本発明はこれに限られず、液晶表示装置の表示部の周辺領域に設けられる駆動回路を構成する半導体素子の作製にも適用される。もちろん、液晶表示装置に限られず、有機ＥＬ表示装置を始めてとする他のアクティブマトリクス型の表示装置にも適用できる。すんわち、本発明は、絶縁性表面上に複数の半導体素子が配列された構成を備える半導体装置および表示装置に広く適用できる。
【００３０】
本発明の実施形態による半導体装置の製造方法は、（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）複数の半導体素子のそれぞれのチャネル領域が形成される第１領域に対して所定の位置関係を有する第２領域の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）工程（ｃ）の後に、非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）工程（ｄ）の後に、非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）第１領域の前結晶性シリコン膜を用いて、複数の半導体素子のチャネル領域を形成する工程とを包含する。
【００３１】
本発明者は、ＣＧシリコン膜を形成する前に、上記工程（ｃ）を実行することによって、ＣＧシリコンの結晶核の発生しやすやを制御できることを見出し、本発明に至った。
【００３２】
図１に、非晶質シリコンに対するプラズマ処理時間とＣＧシリコンのドメインサイズとの関係を示す。
【００３３】
ここでは、ＣＶＤ法を用いて厚さ７０ｎｍのａ−Ｓｉ膜を堆積し、このａ−Ｓｉ膜にＯ２プラズマを用いてプラズマ処理を施した。プラズマ処理条件は、パワー：４５０Ｗ、温度：３９０℃、圧力：９ｔｏｒｒ、Ｏ２流量：９００ｓｃｃｍとした。プラズマ処理時間を変えて、その後、上述の方法に従ってＣＧシリコン膜を形成した（例えば、ａ−Ｓｉ膜上に塗布法などにより触媒を添加後、窒素雰囲気中で６時間〜２４時間加熱処理）。得られたＣＧシリコン膜のＣＧシリコンドメインの大きさは光学顕微鏡を用いて求めた。
【００３４】
図１に示した実験結果から、プラズマ処理を行わない場合に比べて、プラズマ処理を行った場合はドメインサイズが小さくなることがわかる。この原因は以下のように考えられる。
【００３５】
プラズマ処理によって、Ｏ２プラズマガスに含まれるＯ（ＮまたはＡｒなどの希ガス元素を含むガスであってもよい。）が非晶質シリコン中に入り込む。触媒元素によるＣＧシリコン成長の際に、これらＳｉ以外の元素（ここではＯ）の存在が、膜中にひずみ（または応力）を発生させ、その結果、プラズマ処理が施されると結晶核が発生しやすくなる。
【００３６】
この現象を利用して、非晶質シリコン膜のある領域に選択的にプラズマ処理を施し、特定の領域に優先的に結晶核を発生させることによって、ＣＧシリコンドメイン境界が形成される位置を制御することができる。従って、ＴＦＴ（少なくともチャネル領域）にＣＧシリコンドメイン境界が形成されないように、且つ、ＴＦＴとの距離が一定となるように、ＴＦＴのチャネル領域と所定の位置関係にある領域にプラズマ処理を施すのが上記工程（ｃ）である。
【００３７】
図２に、本実施形態におけるプラズマ処理を施す領域の位置とＴＦＴ（チャネル領域）との位置関係の例を模式的に示す。
【００３８】
画素境界線５５で示しされているように、マトリクス状に配列された画素に対応してＴＦＴ５６を形成する場合、それぞれのＴＦＴ５６（厳密にはＴＦＴ５６を形成する領域）からプラズマを照射する領域５７までの距離ｄ（最短距離）が一定となるように領域５７を設定する。ここでは、隣接するＴＦＴ５６の列を等分するストライプ状の領域５７を一列飛ばしで形成する例を示す。
【００３９】
このようにプラズマ照射領域５７を設けると、ＣＧシリコンの結晶核がプラズマ照射領域５７に生成され、そこから結晶成長が進む。その結果、ＣＧシリコン境界５８は隣接するストライプ状のプラズマ照射領域５７の間の中央付近にほぼ線状に形成される。このＣＧシリコン境界５８が形成される位置は、隣接するプラズマ照射領域５７の間にある、隣接するＴＦＴ５６の列のほぼ中央になる。従って、ＣＧシリコン境界５８を含む領域は簡単に除去することができる。
【００４０】
上述したように本実施形態によると、ＴＦＴ５６を形成する領域にＣＧシリコンドメイン境界５８が形成されず、且つ、ＣＧシリコン結晶核（すなわちプラズマ照射領域５７）からＴＦＴ５６までの距離ｄが同じであるため、ＣＧシリコン結晶の成長方向も概ね等しい。さらに、結晶粒径、含まれる通常の多結晶シリコンの結晶核の密度などもほぼ等しく、ＴＦＴ５６の特性ばらつきを抑えることができる。
【００４１】
なお、プラズマ照射領域５７のパターンは、上記の例に限られず、ＴＦＴ５６を形成する領域以外の領域で、且つ、ＴＦＴ５６までの距離ｄが同じとなるように設定すればよい。但し、ＴＦＴ５６を形成する領域と近すぎると、ドメイン境界５８を含む領域のＣＧシリコン膜を除去し難くなるので、隣接するＴＦＴ５６の中央付近にドメイン境界５８が形成されるように設けることが好ましい。また、プラズマ照射領域５７に選択的にプラズマを照射するためには、例えば、プラズマ照射領域５７に対応する開口部を有するレジスト層を形成し、レジスト層を介してプラズマを照射すればよい。
【００４２】
次に、図３から図５を参照しながら、本発明の実施形態による半導体装置の製造方法を具体的に説明する。図３から図５は、本発明の実施形態による半導体装置の製造方法における一連の工程を模式的に示す断面図である。
【００４３】
まず、図３（ａ）に示すように、絶縁性表面を有する基板（例えば石英基板）１１上にＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により第１の非晶質シリコン（ａ−Ｓｉ）膜１２を７０ｎｍ堆積させる。条件は、例えば、原料ガスとしてジシランガス（Ｓｉ２Ｈ６）を用いて、温度４５０℃、圧力５０Ｐａとする。
【００４４】
次に、図３（ｂ）に示すように、フォトリソグラフィプロセスにより、所定の位置に開口部（窓）１３ａを有するレジスト層１３を形成する。この開口部１３が、図２におけるプラズマ照射領域５７に対応する。
【００４５】
続いてＯ２プラズマ処理を行う。プラズマ処理条件は、例えば、パワー：４５０Ｗ、温度：３９０℃、圧力：９ｔｏｒｒ、Ｏ２流量：９００ｓｃｃｍ、処理時間：６０秒とする。これにより、開口部１３内に露出されている領域のａ−Ｓｉ膜１２だけが選択的にプラズマに晒される。このとき、ＴＦＴのチャネル領域内にＣＧシリコンドメイン境界が含まれず、且つ、ＴＦＴとの距離を等しくするようにレジスト開口部１３ａを形成する。
【００４６】
次に、図３（ｃ）に示すように、レジスト層１３を除去した後、ａ−Ｓｉ膜１２上のほぼ全面に触媒金属として例えばＮｉを１０ｐｐｍ溶かした水溶液をスピン塗布して、結晶化を促進させる触媒金属元素としてのＮｉをａ−Ｓｉ膜１１の表面に添加する。上記ａ−Ｓｉ膜１２表面の単位面積当たりのＮｉ１４の濃度が１×１０１２〜１×１０１３ｃｍ−２となるように設定する。また、上記Ｎｉ１４をａ−Ｓｉ膜１２に添加する方法として、スパッタ法、ＣＶＤ法、プラズマ処理法および蒸着法などを用いても良い。
【００４７】
なお、添加するＮｉ１４の濃度はａ−Ｓｉ膜１２の膜厚に依存するが、上記に関係を満足するように、ａ−Ｓｉ膜１２の膜厚に応じて単位面積当たりのＮｉ１４の濃度を調節すればよい。また、ａ−Ｓｉ膜１２の全面を結晶化するためには、ａ−Ｓｉ膜１２の全面に均一にＮｉ１４を添加することが好ましい。部分的にＮｉ１４を添加して、ａ−Ｓｉ膜１２の全面を結晶化するためには、全面に添加する場合に比べて、例えば１０倍以上の濃度で添加する必要があり、ＣＧシリコン膜中に残存しやすくなるので好ましくない。
【００４８】
次に、窒素雰囲気中にて６００℃、１２時間の熱処理を行って、ａ−Ｓｉ膜１４の固相結晶化を行って、図３（ｄ）に示すようなＣＧシリコン膜１５を形成する。このとき、先に図３（ｂ）に示したようにＯ２プラズマを照射した部分（開口部１３ａ内）からＣＧシリコン成長が起こるため、ＣＧシリコンドメイン境界１６がＯ２プラズマ照射時の開口部１３ａ間の中央付近に形成される。
【００４９】
次に、図３（ｅ）に示すように、ＣＧシリコン膜１５上にゲッタリングマスク１７を形成する。ゲッタリングマスクはＣＶＤ法等により、酸化膜、窒化膜、あるいはＳｉＯＮ膜などを用いる。膜厚は後工程のイオン注入で下部のＣＧシリコン膜にイオン注入されないような膜厚を確保する。例えば２００ｎｍ程度形成する。なお、フォトレジストを使用してゲッタリングマスク１７を形成しても良い。
【００５０】
次に、図３（ｆ）に示すようにゲッタリングマスク１７の開口部１７ａにドーズ量が１×１０１５ｃｍ−２〜８×１０１５ｃｍ−２の燐イオン１８を注入する。このとき、ゲッタリングマスク１７は注入マスクとして働くため、燐イオン１８はゲッタリングパターンの開口部１７ａのＣＧシリコン膜１９に注入される。なお、フォトレジストを使用してゲッタリングマスク１７を形成した場合は、燐イオン注入後レジストを除去する。
【００５１】
次に、６００℃〜７００℃で、２４時間の熱処理を行い、図４（ａ）に示すように、ＣＧシリコン膜１５中の触媒金属であるＮｉをＣＧシリコン膜１９中にゲッタリングする。これによりＣＧシリコン膜１５中の触媒金属を取り除くことができる。
【００５２】
次に、図４（ｂ）に示すように、ゲッタリングマスク１７をマスクとして、ＣＧシリコン膜１９をエッチングにより除去する。なお、先にゲッタリングマスク１７を除去した後、改めてＣＧシリコン膜１９をエッチングするためのフォトレジストパターンを形成してから、ＣＧシリコン膜１９をエッチングしても良い。このとき、フォトレジストパターンの開口部をゲッタリングマスク１７の開口部より大きめにすることで、ゲッタリング注入領域（開口部１７ａに対応する領域）に隣接するＣＧシリコン膜も同時に除去することができるので、より確実にＮｉを除去することができる。また、先にゲッタリングマスク１７をレジストで形成した場合には、必ずＣＧシリコン膜１９をエッチングするためのフォトレジストパターンを形成する必要がある。
【００５３】
次に、図４（ｃ）に示すように、ゲッタリングマスク１７を除去した後、ＣＧシリコン膜１５の表面から３０ｎｍ程度を、酸化雰囲気中で９００℃〜１０５０℃の温度で酸化し、酸化膜２０を形成する。この工程により、ＣＧシリコン膜１６の結晶性がさらに向上する。なお、この酸化工程は省略しても良い。
【００５４】
次に、図４（ｄ）に示すように、酸化膜２０を除去した後、ＴＦＴの活性領域２１を形成するためパターニングを行う。このとき、ＣＧシリコンドメイン境界はＴＦＴのチャネル領域に含まれず、除去される。
【００５５】
次に、図４（ｅ）に示すように、基板全面にＣＶＤ法等により、酸化膜２２を８０ｎｍ形成し、続いて、ゲート電極２３を形成する。さらに、ゲート電極２３をマスクにして、ドーズ量が３×１０１５ｃｍ−２程度の燐イオンを注入して、ソース領域２４、ドレイン領域２５を形成する。ゲート電極２３の下の領域はチャネル領域２６となる。なお、ＴＦＴのしきい値制御のため、チャネル領域２６にチャネル注入を行っても良い。
【００５６】
次に、図５（ａ）に示すように、層間絶縁膜２７を形成した後、ソース領域２４、及びドレイン領域２５に注入された燐イオンを活性化させるため、９００℃、３０分間の熱処理を行った後、ソース電極およびドレイン電極を取り出すために、ソースコンタクトホール２８、ドレインコンタクトホール２９を形成した後、ソース電極３０およびドレイン電極３１を形成する。
【００５７】
最後に、図５（ｂ）に示すように、窒化膜３２を形成した後、水素化処理を行う。
【００５８】
このようにして、ＣＧシリコンドメイン境界をＴＦＴのチャネル領域に含まず、かつ、少なくともチャネル領域のＣＧシリコンの結晶性を揃えることができるので、ＴＦＴの電気特性ばらつきを小さく抑えることができる。
【００５９】
上述の製造方法は、液晶表示装置などのアクティブマトリクス型表示装置の画素用ＴＦＴアレイの製造方法にそのまま適用できる例であるが、上記の方法は、画素用ＴＦＴのみならず、周辺回路を構成するＴＦＴにも同様に適用できる。
【００６０】
【発明の効果】
本発明によると、ＣＧシリコン膜を用いたＴＦＴの電気特性ばらつきを抑制することができる。例えば、表示装置の画素用ＴＦＴに適用することによって、表示品位のばらつきを抑制することができる。また、周辺回路のＴＦＴに適用することにより、ドライバ動作歩留まりやや動作マージンを向上することができる。
【図面の簡単な説明】
【図１】非晶質シリコンに対するプラズマ処理時間とＣＧシリコンのドメインサイズとの関係を示すグラフである。
【図２】本発明の実施形態におけるプラズマ処理を施す領域の位置とＴＦＴとの位置関係の例を模式的に示す図である。
【図３】（ａ）〜（ｆ）は、本発明の実施形態による半導体装置の製造方法における工程を模式的に示す断面図である。
【図４】（ａ）〜（ｅ）は、本発明の実施形態による半導体装置の製造方法における他の工程を模式的に示す断面図である。
【図５】（ａ）および（ｂ）は、本発明の実施形態による半導体装置の製造方法における他の工程を模式的に示す断面図である。
【図６】（ａ）〜（ｆ）は、従来の形成方法におけるＣＧシリコンドメイン成長の様子を説明するための模式図である。
【符号の説明】
１１ 絶縁性表面を有する基板（石英基板）
１２ 非晶質シリコン（ａ−Ｓｉ）膜
１３ レジスト層
１４ Ｎｉ
１５ ＣＧシリコン膜
１６ ＣＧシリコンドメイン境界
１７ ゲッタリングマスク
１８ 燐イオン
１９ ＣＧシリコン膜
２０ 酸化膜
２１ 活性領域
２２ 酸化膜
２３ ゲート電極
２４ ソース領域
２５ ドレイン領域
２６ チャネル領域
２７ 層間絶縁
２８ ソースコンタクトホール
２９ ドレインコンタクトホール
３０ ソース電極
３１ ドレイン電極
３２ 窒化膜
５１ 非晶質シリコン
５２ 結晶成長の核
５３ ドメイン
５４ ドメイン境界
５５ 画素境界
５６ ＴＦＴ
５７ プラズマ照射領域
５８ ＣＧシリコンドメイン境界
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に絶縁性表面を有する基板上に結晶性を有するシリコン半導体層を形成する方法に関する。本発明は、アクティブマトリクス型表示装置や各種半導体装置の製造に好適に用いられる。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴ）を用いた液晶表示装置は、軽量、薄型、低消費電力等の利点を持つことから、テレビ、コンピュータ、携帯端末等のディスプレイに利用されている。液晶表示装置に用いられるＴＦＴは、非晶質シリコン層を有するものが一般的であるが、非晶質シリコンの電気特性はＬＳＩ等で使用されている単結晶シリコンに比べるとはるかに劣る。そのため、非晶質シリコンを用いて画素用のトランジスタを形成することはできても、より高い特性が要求される周辺回路のトランジスタには利用することができなかった。
【０００３】
ＴＦＴの特性を向上させるために、従来から多結晶シリコン膜を用いてＴＦＴを製造する方法の研究が続けられてきているが、近年、Ｃｏｎｔｉｎｕｏｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ（以下、「ＣＧシリコン」という。）膜を利用して、従来の多結晶シリコンよりも特性の優れたＴＦＴを形成できることが報告されている。このＣＧシリコン膜は、特許文献１に記載されているように、非晶質シリコン膜にＮｉ等の触媒金属を導入した後、熱処理することによって得られる。ＣＧシリコン膜は、非常に結晶性の優れたシリコン膜である。
【０００４】
ＣＧシリコン膜中に残った触媒金属は、特許文献２に記載されているように、以下のようにして除去される。ＣＧシリコン膜の一部に５族元素（例えば燐（Ｐ））をドーピングした後、熱処理を加えると、ＣＧシリコン膜中の触媒金属は燐がドープされた領域へと吸い寄せられる。すなわち、燐によってゲッタリングされる。この後、燐が注入された領域のＣＧシリコン膜をエッチング等により選択的に除去することによって、ＣＧシリコン膜中の触媒金属を取り除くことができる。
【０００５】
上述のＣＧシリコン膜を用いると、従来の多結晶シリコン膜を用いるよりも、移動度やサブスレッシュホールド等の特性の優れたＴＦＴを作製することができる。
【０００６】
【特許文献１】
特開平６−２４４１０３公報
【特許文献２】
特開平１０−２２３５３３号公報
【０００７】
【発明が解決しようとする課題】
以上のように、ＣＧシリコン膜を用いることによって、優れた特性を有するトランジスタを作製することができるが、トランジスタ特性のばらつきが比較的大きいという問題がある。本発明者が種々検討した結果、このばらつきは、以下の現象に起因しているものと考えられる。図６を参照しながら、従来のＣＧシリコン膜の形成方法の問題点を説明する。
【０００８】
ＣＧシリコン形成工程は、非晶質シリコン膜にＮｉ等の触媒元素を導入した後、熱処理することにより行われる。このときのＣＧシリコンの成長（結晶成長）の様子を模式的に図６（ａ）〜（ｆ）に示す。図６（ａ）〜（ｆ）は基板の表面側から見た状態を示す平面図である。
【０００９】
図６（ａ）に示すように、例えば石英基板上にＣＶＤ等により堆積された非晶質シリコン膜５１にＮｉ等の触媒金属を導入する。
【００１０】
次に、５５０℃〜６００℃の温度で１時間程度熱処理を加えると、図６（ｂ）に示すように結晶成長の核５２がランダムに生成される。核５２の発生密度は、触媒金属の濃度や非晶質シリコン膜の膜質などに依存すると考えられる。
【００１１】
その後、熱処理を続けることにより結晶成長の核５２を起点として結晶成長が進み、図６（ｃ）に示すようなＣＧシリコン結晶５３が形成される。このようなひとつの結晶核を起点として成長したＣＧシリコン結晶の領域をドメインと呼んでいる。ドメイン５３内は多結晶状態（多数の結晶粒を含む）であるが、ドメイン５３内の隣接する結晶粒同士の結晶方位はほぼ連続している（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ）状態である。
【００１２】
さらに熱処理を続けると、図６（ｄ）に示すように、成長したドメイン５３同士が互いにぶつかり合い、基板全面に亘るＣＧシリコン膜となって成長が終了する。ドメイン５３同士がぶつかった場所はドメイン境界５４と呼ばれる。ドメイン５３のサイズは形成条件によって異なるが、大きいもので直径２００μｍを超すものもある。
【００１３】
このようにして形成されたＣＧシリコン膜を用いてＴＦＴを作製すると、ＣＧドメイン５３はランダムに発生した結晶核５２から成長しているので、ドメイン境界５４がランダムに形成される。従った、チャネル領域にドメイン境界５４を含むＴＦＴ５６とそうでないＴＦＴ５６とが、ある確率で形成されると考えられる。例えば、図６（ｅ）に示すように、破線５５で示すように各画素が区切られ、ＴＦＴ５６が配置されている場合、中央およびその下の画素のＴＦＴ５６内にドメイン境界５４が含まれることになる。ドメイン境界５４では結晶方位が不連続なため、チャネル領域にドメイン境界５４を含まないＴＦＴ５６に比べて、チャネル領域にドメイン境界５４を含むＴＦＴ５６ではその電気特性が劣り、その結果、特性ばらつきを引き起こすと考えられる。
【００１４】
ＴＦＴ５６の特性ばらつきには、さらに、他の要因も考えられる。
【００１５】
ＣＧシリコン結晶成長の核５２を示した図６（ｂ）と、ＴＦＴ５６を示した図６（ｅ）とを重ね合わせたものを図６（ｆ）に示す。ＴＦＴ５６とそのＴＦＴ５６に最も近いＣＧシリコン結晶成長の核５２との距離をｄとすると、図６（ｆ）からわかるように、ＴＦＴ５６によって距離ｄに違いがある。なお、ＴＦＴ５６のトランジスタ特性に最も影響するのはそのチャネル領域のシリコン層の特性であるので、ＴＦＴ５６の位置はチャネル領域の位置を基準とする。
【００１６】
距離ｄが短いＴＦＴ５６に比べて距離ｄが長いＴＦＴ５６は、ＣＧシリコン結晶成長開始のタイミングが遅くなっていると考えられる。熱処理温度５５０℃〜６００℃においては、通常の多結晶シリコンの成長も起こりえるので、ＣＧシリコン結晶成長開始のタイミングが遅れるほど、わずかではあるが通常のポリシリコン結晶成長が起こりやすいと考えられる。
【００１７】
従って、ＣＧシリコンドメイン境界５４を含まないＴＦＴ５６同士の間でも、ＣＧシリコン結晶成長の核５２からの距離ｄによって、必ずしも結晶性が同一になるとは限らないと考えられる。すなわち、結晶成長核５２とＴＦＴ５６との距離ｄに違いがあると、各ＴＦＴ５６間の結晶性（結晶の成長方向、結晶粒径、含まれる通常の多結晶シリコンの結晶核の密度など）に違いが生じ、その結果、トランジスタ特性のばらつきが生じると考えられる。
【００１８】
トランジスタ特性にばらつきが生じると、例えば周辺回路（駆動回路ともいう。）のＴＦＴの場合には、駆動素子の歩留まりや動作マージンの低下という問題となり、画素用のＴＦＴの場合には、直接的に表示品位を低下させる原因となる。
【００１９】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、ＣＧシリコン膜を用いたＴＦＴの特性ばらつきを低減することにある。
【００２０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁性表面上に複数の半導体素子が配列された半導体装置の製造方法であって、（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）前記絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）前記複数の半導体素子のそれぞれのチャネル領域が形成される第１領域に対して所定の位置関係を有する第２領域の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）前記工程（ｃ）の後に、前記非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）前記工程（ｄ）の後に、前記非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）前記第１領域の前記結晶性シリコン膜を用いて、前記複数の半導体素子のチャネル領域を形成する工程とを包含し、そのことによって上記目的が達成される。
【００２１】
ある好ましい実施形態において、前記工程（ｃ）は、希ガス、酸素、および窒素からなる群から選択される少なくとも１種の元素を含むガスをプラズマ化させたガスを用いてプラズマ処理を行う工程を包含する。
【００２２】
前記工程（ｅ）は、前記非晶質シリコン膜を５００℃以上７００℃以下の温度の加熱する工程を包含することが好ましい。
【００２３】
前記触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、ＰｔおよびＡｕからなる群から選択される少なくとも１種の元素であることが好ましい。
【００２４】
ある好ましい実施形態において、前記工程（ｅ）の後に、前記第１領域以外の前記結晶性シリコン膜に、前記触媒元素をゲッタリングするための元素を導入する工程（ｇ）をさらに包含する。
【００２５】
前記触媒元素をゲッタリングのための元素は、窒素、燐、砒素、アンチモンおよびビスマスからなる群から選択される少なくとも１種の元素であることが好ましい。
【００２６】
本発明の表示装置の製造方法は、絶縁性表面上に複数の半導体素子が配列された半導体装置を備える表示装置の製造方法であって、前記半導体装置を上記のいずれかの製造方法によって製造する工程を包含することを特徴とする。
【００２７】
ある実施形態において、前記複数の半導体素子は複数の画素のそれぞれに対応して設けられた半導体素子を含む。さらに、前記複数の半導体素子は、前記複数の画素によって規定される表示部の周辺に設けられた駆動回路を構成する半導体素子を含んでもよい。
【００２８】
本発明による半導体装置は、絶縁性表面を有する基板と、前記絶縁性表面上に配列された複数の半導体素子とを有する半導体装置であって、前記複数の半導体素子のそれぞれはＣＧシリコン膜から形成されたチャネル領域を有し、前記チャネル領域内にドメイン境界が存在せず、且つ、前記チャネル領域内の結晶成長方向は前記複数の半導体素子間で概ね等しいことを特徴とする。本発明による表示装置は、このような半導体装置を備えることを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態による半導体装置の製造方法を説明する。ここでは、アクティブマトリクス型液晶表示装置の製造プロセスにおいて、それぞれが画素に対応して設けられる複数の半導体素子（ＴＦＴ）の製造方法を例示するが、本発明はこれに限られず、液晶表示装置の表示部の周辺領域に設けられる駆動回路を構成する半導体素子の作製にも適用される。もちろん、液晶表示装置に限られず、有機ＥＬ表示装置を始めてとする他のアクティブマトリクス型の表示装置にも適用できる。すんわち、本発明は、絶縁性表面上に複数の半導体素子が配列された構成を備える半導体装置および表示装置に広く適用できる。
【００３０】
本発明の実施形態による半導体装置の製造方法は、（ａ）絶縁性表面を有する基板を用意する工程と、（ｂ）絶縁性表面上に非晶質シリコン膜を形成する工程と、（ｃ）複数の半導体素子のそれぞれのチャネル領域が形成される第１領域に対して所定の位置関係を有する第２領域の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、（ｄ）工程（ｃ）の後に、非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、（ｅ）工程（ｄ）の後に、非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、（ｆ）第１領域の前結晶性シリコン膜を用いて、複数の半導体素子のチャネル領域を形成する工程とを包含する。
【００３１】
本発明者は、ＣＧシリコン膜を形成する前に、上記工程（ｃ）を実行することによって、ＣＧシリコンの結晶核の発生しやすやを制御できることを見出し、本発明に至った。
【００３２】
図１に、非晶質シリコンに対するプラズマ処理時間とＣＧシリコンのドメインサイズとの関係を示す。
【００３３】
ここでは、ＣＶＤ法を用いて厚さ７０ｎｍのａ−Ｓｉ膜を堆積し、このａ−Ｓｉ膜にＯ２プラズマを用いてプラズマ処理を施した。プラズマ処理条件は、パワー：４５０Ｗ、温度：３９０℃、圧力：９ｔｏｒｒ、Ｏ２流量：９００ｓｃｃｍとした。プラズマ処理時間を変えて、その後、上述の方法に従ってＣＧシリコン膜を形成した（例えば、ａ−Ｓｉ膜上に塗布法などにより触媒を添加後、窒素雰囲気中で６時間〜２４時間加熱処理）。得られたＣＧシリコン膜のＣＧシリコンドメインの大きさは光学顕微鏡を用いて求めた。
【００３４】
図１に示した実験結果から、プラズマ処理を行わない場合に比べて、プラズマ処理を行った場合はドメインサイズが小さくなることがわかる。この原因は以下のように考えられる。
【００３５】
プラズマ処理によって、Ｏ２プラズマガスに含まれるＯ（ＮまたはＡｒなどの希ガス元素を含むガスであってもよい。）が非晶質シリコン中に入り込む。触媒元素によるＣＧシリコン成長の際に、これらＳｉ以外の元素（ここではＯ）の存在が、膜中にひずみ（または応力）を発生させ、その結果、プラズマ処理が施されると結晶核が発生しやすくなる。
【００３６】
この現象を利用して、非晶質シリコン膜のある領域に選択的にプラズマ処理を施し、特定の領域に優先的に結晶核を発生させることによって、ＣＧシリコンドメイン境界が形成される位置を制御することができる。従って、ＴＦＴ（少なくともチャネル領域）にＣＧシリコンドメイン境界が形成されないように、且つ、ＴＦＴとの距離が一定となるように、ＴＦＴのチャネル領域と所定の位置関係にある領域にプラズマ処理を施すのが上記工程（ｃ）である。
【００３７】
図２に、本実施形態におけるプラズマ処理を施す領域の位置とＴＦＴ（チャネル領域）との位置関係の例を模式的に示す。
【００３８】
画素境界線５５で示しされているように、マトリクス状に配列された画素に対応してＴＦＴ５６を形成する場合、それぞれのＴＦＴ５６（厳密にはＴＦＴ５６を形成する領域）からプラズマを照射する領域５７までの距離ｄ（最短距離）が一定となるように領域５７を設定する。ここでは、隣接するＴＦＴ５６の列を等分するストライプ状の領域５７を一列飛ばしで形成する例を示す。
【００３９】
このようにプラズマ照射領域５７を設けると、ＣＧシリコンの結晶核がプラズマ照射領域５７に生成され、そこから結晶成長が進む。その結果、ＣＧシリコン境界５８は隣接するストライプ状のプラズマ照射領域５７の間の中央付近にほぼ線状に形成される。このＣＧシリコン境界５８が形成される位置は、隣接するプラズマ照射領域５７の間にある、隣接するＴＦＴ５６の列のほぼ中央になる。従って、ＣＧシリコン境界５８を含む領域は簡単に除去することができる。
【００４０】
上述したように本実施形態によると、ＴＦＴ５６を形成する領域にＣＧシリコンドメイン境界５８が形成されず、且つ、ＣＧシリコン結晶核（すなわちプラズマ照射領域５７）からＴＦＴ５６までの距離ｄが同じであるため、ＣＧシリコン結晶の成長方向も概ね等しい。さらに、結晶粒径、含まれる通常の多結晶シリコンの結晶核の密度などもほぼ等しく、ＴＦＴ５６の特性ばらつきを抑えることができる。
【００４１】
なお、プラズマ照射領域５７のパターンは、上記の例に限られず、ＴＦＴ５６を形成する領域以外の領域で、且つ、ＴＦＴ５６までの距離ｄが同じとなるように設定すればよい。但し、ＴＦＴ５６を形成する領域と近すぎると、ドメイン境界５８を含む領域のＣＧシリコン膜を除去し難くなるので、隣接するＴＦＴ５６の中央付近にドメイン境界５８が形成されるように設けることが好ましい。また、プラズマ照射領域５７に選択的にプラズマを照射するためには、例えば、プラズマ照射領域５７に対応する開口部を有するレジスト層を形成し、レジスト層を介してプラズマを照射すればよい。
【００４２】
次に、図３から図５を参照しながら、本発明の実施形態による半導体装置の製造方法を具体的に説明する。図３から図５は、本発明の実施形態による半導体装置の製造方法における一連の工程を模式的に示す断面図である。
【００４３】
まず、図３（ａ）に示すように、絶縁性表面を有する基板（例えば石英基板）１１上にＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により第１の非晶質シリコン（ａ−Ｓｉ）膜１２を７０ｎｍ堆積させる。条件は、例えば、原料ガスとしてジシランガス（Ｓｉ２Ｈ６）を用いて、温度４５０℃、圧力５０Ｐａとする。
【００４４】
次に、図３（ｂ）に示すように、フォトリソグラフィプロセスにより、所定の位置に開口部（窓）１３ａを有するレジスト層１３を形成する。この開口部１３が、図２におけるプラズマ照射領域５７に対応する。
【００４５】
続いてＯ２プラズマ処理を行う。プラズマ処理条件は、例えば、パワー：４５０Ｗ、温度：３９０℃、圧力：９ｔｏｒｒ、Ｏ２流量：９００ｓｃｃｍ、処理時間：６０秒とする。これにより、開口部１３内に露出されている領域のａ−Ｓｉ膜１２だけが選択的にプラズマに晒される。このとき、ＴＦＴのチャネル領域内にＣＧシリコンドメイン境界が含まれず、且つ、ＴＦＴとの距離を等しくするようにレジスト開口部１３ａを形成する。
【００４６】
次に、図３（ｃ）に示すように、レジスト層１３を除去した後、ａ−Ｓｉ膜１２上のほぼ全面に触媒金属として例えばＮｉを１０ｐｐｍ溶かした水溶液をスピン塗布して、結晶化を促進させる触媒金属元素としてのＮｉをａ−Ｓｉ膜１１の表面に添加する。上記ａ−Ｓｉ膜１２表面の単位面積当たりのＮｉ１４の濃度が１×１０１２〜１×１０１３ｃｍ−２となるように設定する。また、上記Ｎｉ１４をａ−Ｓｉ膜１２に添加する方法として、スパッタ法、ＣＶＤ法、プラズマ処理法および蒸着法などを用いても良い。
【００４７】
なお、添加するＮｉ１４の濃度はａ−Ｓｉ膜１２の膜厚に依存するが、上記に関係を満足するように、ａ−Ｓｉ膜１２の膜厚に応じて単位面積当たりのＮｉ１４の濃度を調節すればよい。また、ａ−Ｓｉ膜１２の全面を結晶化するためには、ａ−Ｓｉ膜１２の全面に均一にＮｉ１４を添加することが好ましい。部分的にＮｉ１４を添加して、ａ−Ｓｉ膜１２の全面を結晶化するためには、全面に添加する場合に比べて、例えば１０倍以上の濃度で添加する必要があり、ＣＧシリコン膜中に残存しやすくなるので好ましくない。
【００４８】
次に、窒素雰囲気中にて６００℃、１２時間の熱処理を行って、ａ−Ｓｉ膜１４の固相結晶化を行って、図３（ｄ）に示すようなＣＧシリコン膜１５を形成する。このとき、先に図３（ｂ）に示したようにＯ２プラズマを照射した部分（開口部１３ａ内）からＣＧシリコン成長が起こるため、ＣＧシリコンドメイン境界１６がＯ２プラズマ照射時の開口部１３ａ間の中央付近に形成される。
【００４９】
次に、図３（ｅ）に示すように、ＣＧシリコン膜１５上にゲッタリングマスク１７を形成する。ゲッタリングマスクはＣＶＤ法等により、酸化膜、窒化膜、あるいはＳｉＯＮ膜などを用いる。膜厚は後工程のイオン注入で下部のＣＧシリコン膜にイオン注入されないような膜厚を確保する。例えば２００ｎｍ程度形成する。なお、フォトレジストを使用してゲッタリングマスク１７を形成しても良い。
【００５０】
次に、図３（ｆ）に示すようにゲッタリングマスク１７の開口部１７ａにドーズ量が１×１０１５ｃｍ−２〜８×１０１５ｃｍ−２の燐イオン１８を注入する。このとき、ゲッタリングマスク１７は注入マスクとして働くため、燐イオン１８はゲッタリングパターンの開口部１７ａのＣＧシリコン膜１９に注入される。なお、フォトレジストを使用してゲッタリングマスク１７を形成した場合は、燐イオン注入後レジストを除去する。
【００５１】
次に、６００℃〜７００℃で、２４時間の熱処理を行い、図４（ａ）に示すように、ＣＧシリコン膜１５中の触媒金属であるＮｉをＣＧシリコン膜１９中にゲッタリングする。これによりＣＧシリコン膜１５中の触媒金属を取り除くことができる。
【００５２】
次に、図４（ｂ）に示すように、ゲッタリングマスク１７をマスクとして、ＣＧシリコン膜１９をエッチングにより除去する。なお、先にゲッタリングマスク１７を除去した後、改めてＣＧシリコン膜１９をエッチングするためのフォトレジストパターンを形成してから、ＣＧシリコン膜１９をエッチングしても良い。このとき、フォトレジストパターンの開口部をゲッタリングマスク１７の開口部より大きめにすることで、ゲッタリング注入領域（開口部１７ａに対応する領域）に隣接するＣＧシリコン膜も同時に除去することができるので、より確実にＮｉを除去することができる。また、先にゲッタリングマスク１７をレジストで形成した場合には、必ずＣＧシリコン膜１９をエッチングするためのフォトレジストパターンを形成する必要がある。
【００５３】
次に、図４（ｃ）に示すように、ゲッタリングマスク１７を除去した後、ＣＧシリコン膜１５の表面から３０ｎｍ程度を、酸化雰囲気中で９００℃〜１０５０℃の温度で酸化し、酸化膜２０を形成する。この工程により、ＣＧシリコン膜１６の結晶性がさらに向上する。なお、この酸化工程は省略しても良い。
【００５４】
次に、図４（ｄ）に示すように、酸化膜２０を除去した後、ＴＦＴの活性領域２１を形成するためパターニングを行う。このとき、ＣＧシリコンドメイン境界はＴＦＴのチャネル領域に含まれず、除去される。
【００５５】
次に、図４（ｅ）に示すように、基板全面にＣＶＤ法等により、酸化膜２２を８０ｎｍ形成し、続いて、ゲート電極２３を形成する。さらに、ゲート電極２３をマスクにして、ドーズ量が３×１０１５ｃｍ−２程度の燐イオンを注入して、ソース領域２４、ドレイン領域２５を形成する。ゲート電極２３の下の領域はチャネル領域２６となる。なお、ＴＦＴのしきい値制御のため、チャネル領域２６にチャネル注入を行っても良い。
【００５６】
次に、図５（ａ）に示すように、層間絶縁膜２７を形成した後、ソース領域２４、及びドレイン領域２５に注入された燐イオンを活性化させるため、９００℃、３０分間の熱処理を行った後、ソース電極およびドレイン電極を取り出すために、ソースコンタクトホール２８、ドレインコンタクトホール２９を形成した後、ソース電極３０およびドレイン電極３１を形成する。
【００５７】
最後に、図５（ｂ）に示すように、窒化膜３２を形成した後、水素化処理を行う。
【００５８】
このようにして、ＣＧシリコンドメイン境界をＴＦＴのチャネル領域に含まず、かつ、少なくともチャネル領域のＣＧシリコンの結晶性を揃えることができるので、ＴＦＴの電気特性ばらつきを小さく抑えることができる。
【００５９】
上述の製造方法は、液晶表示装置などのアクティブマトリクス型表示装置の画素用ＴＦＴアレイの製造方法にそのまま適用できる例であるが、上記の方法は、画素用ＴＦＴのみならず、周辺回路を構成するＴＦＴにも同様に適用できる。
【００６０】
【発明の効果】
本発明によると、ＣＧシリコン膜を用いたＴＦＴの電気特性ばらつきを抑制することができる。例えば、表示装置の画素用ＴＦＴに適用することによって、表示品位のばらつきを抑制することができる。また、周辺回路のＴＦＴに適用することにより、ドライバ動作歩留まりやや動作マージンを向上することができる。
【図面の簡単な説明】
【図１】非晶質シリコンに対するプラズマ処理時間とＣＧシリコンのドメインサイズとの関係を示すグラフである。
【図２】本発明の実施形態におけるプラズマ処理を施す領域の位置とＴＦＴとの位置関係の例を模式的に示す図である。
【図３】（ａ）〜（ｆ）は、本発明の実施形態による半導体装置の製造方法における工程を模式的に示す断面図である。
【図４】（ａ）〜（ｅ）は、本発明の実施形態による半導体装置の製造方法における他の工程を模式的に示す断面図である。
【図５】（ａ）および（ｂ）は、本発明の実施形態による半導体装置の製造方法における他の工程を模式的に示す断面図である。
【図６】（ａ）〜（ｆ）は、従来の形成方法におけるＣＧシリコンドメイン成長の様子を説明するための模式図である。
【符号の説明】
１１ 絶縁性表面を有する基板（石英基板）
１２ 非晶質シリコン（ａ−Ｓｉ）膜
１３ レジスト層
１４ Ｎｉ
１５ ＣＧシリコン膜
１６ ＣＧシリコンドメイン境界
１７ ゲッタリングマスク
１８ 燐イオン
１９ ＣＧシリコン膜
２０ 酸化膜
２１ 活性領域
２２ 酸化膜
２３ ゲート電極
２４ ソース領域
２５ ドレイン領域
２６ チャネル領域
２７ 層間絶縁
２８ ソースコンタクトホール
２９ ドレインコンタクトホール
３０ ソース電極
３１ ドレイン電極
３２ 窒化膜
５１ 非晶質シリコン
５２ 結晶成長の核
５３ ドメイン
５４ ドメイン境界
５５ 画素境界
５６ ＴＦＴ
５７ プラズマ照射領域
５８ ＣＧシリコンドメイン境界
Claims (11)
- 絶縁性表面上に複数の半導体素子が配列された半導体装置の製造方法であって、
（ａ）絶縁性表面を有する基板を用意する工程と、
（ｂ）前記絶縁性表面上に非晶質シリコン膜を形成する工程と、
（ｃ）前記複数の半導体素子のそれぞれのチャネル領域が形成される第１領域に対して所定の位置関係を有する第２領域の前記非晶質シリコン膜に対して選択的にプラズマ処理を行う工程と、
（ｄ）前記工程（ｃ）の後に、前記非晶質シリコン膜のほぼ全面に、結晶化を促進するための触媒元素を導入する工程と、
（ｅ）前記工程（ｄ）の後に、前記非晶質シリコン膜を結晶化することによってＣＧシリコン膜を形成する工程と、
（ｆ）前記第１領域の前記結晶性シリコン膜を用いて、前記複数の半導体素子のチャネル領域を形成する工程と、
を包含する、半導体装置の製造方法。 - 前記工程（ｃ）は、希ガス、酸素、および窒素からなる群から選択される少なくとも１種の元素を含むガスをプラズマ化させたガスを用いてプラズマ処理を行う工程を包含する、請求項１に記載の半導体装置の製造方法。
- 前記工程（ｅ）は、前記非晶質シリコン膜を５００℃以上７００℃以下の温度の加熱する工程を包含する、請求項１または２に記載の半導体装置の製造方法。
- 前記触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、ＰｔおよびＡｕからなる群から選択される少なくとも１種の元素である、請求項１から３のいずれかに記載の半導体装置の製造方法。
- 前記工程（ｅ）の後に、前記第１領域以外の前記結晶性シリコン膜に、前記触媒元素をゲッタリングするための元素を導入する工程（ｇ）をさらに包含する、請求項１から４のいずれかに記載の半導体装置の製造方法。
- 前記触媒元素をゲッタリングのための元素は、窒素、燐、砒素、アンチモンおよびビスマスからなる群から選択される少なくとも１種の元素である、請求項５に記載の半導体装置の製造方法。
- 絶縁性表面上に複数の半導体素子が配列された半導体装置を備える表示装置の製造方法であって、
前記半導体装置を請求項１から６のいずれかに記載の製造方法によって製造する工程を包含する、表示装置の製造方法。 - 前記複数の半導体素子は複数の画素のそれぞれに対応して設けられた半導体素子を含む、請求項７に記載の表示装置の製造方法。
- 前記複数の半導体素子は、前記複数の画素によって規定される表示部の周辺に設けられた駆動回路を構成する半導体素子を含む、請求項８に記載に表示装置の製造方法。
- 絶縁性表面を有する基板と、前記絶縁性表面上に配列された複数の半導体素子とを有する半導体装置であって、
前記複数の半導体素子のそれぞれはＣＧシリコン膜から形成されたチャネル領域を有し、前記チャネル領域内にドメイン境界が存在せず、且つ、前記チャネル領域内の結晶成長方向は前記複数の半導体素子間で概ね等しい、半導体装置。 - 請求項１０に記載の半導体装置を備える表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292724A JP2004128345A (ja) | 2002-10-04 | 2002-10-04 | 半導体装置の製造方法および表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292724A JP2004128345A (ja) | 2002-10-04 | 2002-10-04 | 半導体装置の製造方法および表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128345A true JP2004128345A (ja) | 2004-04-22 |
Family
ID=32283896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002292724A Pending JP2004128345A (ja) | 2002-10-04 | 2002-10-04 | 半導体装置の製造方法および表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004128345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201719B1 (ko) | 2006-10-16 | 2012-11-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| US9368508B2 (en) | 2014-06-24 | 2016-06-14 | Samsung Electronics Co., Ltd. | Memory device |
-
2002
- 2002-10-04 JP JP2002292724A patent/JP2004128345A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201719B1 (ko) | 2006-10-16 | 2012-11-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| US9368508B2 (en) | 2014-06-24 | 2016-06-14 | Samsung Electronics Co., Ltd. | Memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| KR100839735B1 (ko) | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 | |
| US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
| US5843833A (en) | Method for producing semiconductor device | |
| JP3431033B2 (ja) | 半導体作製方法 | |
| JP5049467B2 (ja) | 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 | |
| JPH10135137A (ja) | 結晶性半導体作製方法 | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2009055018A (ja) | 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置 | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| JP2002176180A (ja) | 薄膜半導体素子及びその製造方法 | |
| KR20100100187A (ko) | 다결정 실리콘층의 제조방법 | |
| JP2002334838A (ja) | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 | |
| JP2008252108A (ja) | 半導体装置 | |
| JP2001319878A (ja) | 半導体製造方法 | |
| JP2001094109A (ja) | 半導体装置およびその製造方法 | |
| KR19980071529A (ko) | 반도체 장치의 제작 방법 | |
| JP6081689B2 (ja) | 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法 | |
| JP2004128345A (ja) | 半導体装置の製造方法および表示装置の製造方法 | |
| JPH08153879A (ja) | 半導体装置の作製方法 | |
| JP3316180B2 (ja) | 薄膜半導体装置の作製方法 | |
| JP3454467B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002124468A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| JP2001155995A (ja) | 半導体装置の製造方法 |