JP2008227530A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2008227530A JP2008227530A JP2008121611A JP2008121611A JP2008227530A JP 2008227530 A JP2008227530 A JP 2008227530A JP 2008121611 A JP2008121611 A JP 2008121611A JP 2008121611 A JP2008121611 A JP 2008121611A JP 2008227530 A JP2008227530 A JP 2008227530A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- semiconductor layer
- layer pattern
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 239000013078 crystal Substances 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000002425 crystallisation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008025 crystallization Effects 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 abstract description 41
- 238000000034 method Methods 0.000 abstract description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 26
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000012528 membrane Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 204
- 239000002184 metal Substances 0.000 description 53
- 229910052751 metal Inorganic materials 0.000 description 53
- 238000010438 heat treatment Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000001069 Raman spectroscopy Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】薄膜トランジスタ及びその製造方法を供給する。
【解決手段】薄膜トランジスタは基板と、該基板上に形成され、チャンネル層にシード及び結晶粒境界が存在しない半導体層パターンと、該半導体層パターン上に形成されたゲート絶縁膜及び該ゲート絶縁膜上に形成されたゲート電極とを含む。この方法は、基板上に非晶質シリコン層を形成する段階と、該非晶質シリコン層を結晶化し、パターニングしてチャンネル層にシード及び結晶粒境界が存在しない半導体層パターンを形成する段階と、前記半導体層パターン上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含む。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度を良くする。
【選択図】図２
【解決手段】薄膜トランジスタは基板と、該基板上に形成され、チャンネル層にシード及び結晶粒境界が存在しない半導体層パターンと、該半導体層パターン上に形成されたゲート絶縁膜及び該ゲート絶縁膜上に形成されたゲート電極とを含む。この方法は、基板上に非晶質シリコン層を形成する段階と、該非晶質シリコン層を結晶化し、パターニングしてチャンネル層にシード及び結晶粒境界が存在しない半導体層パターンを形成する段階と、前記半導体層パターン上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含む。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度を良くする。
【選択図】図２
Description
本発明は、薄膜トランジスタ及びその製造方法に関するもので、さらに詳しく説明すると、薄膜トランジスタのチャンネル層内にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在してなかったり、結晶粒境界が一つ存在する薄膜トランジスタ及びその製造方法（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ａｎｄ Ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｔｈｅｒｅｏｆ）に関する。
一般的に、多結晶シリコンは高い電界効果移動度と高速動作回路に適用するのが可能であり、ＣＭＯＳ回路構成が可能であるというメリットがあり、薄膜トランジスタ用の半導体層の用途として広く使われている。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子として使われる。
この場合、薄膜トランジスタに使用する多結晶シリコン層の製作は、直接蒸着法及び高温熱処理を用いた技術、またはレーザ熱処理方法等が用いられる。レーザ熱処理方法は、低温工程が可能であり、高い電界効果移動度を具現できるが、高価のレーザ装備が必要なので代替の技術が多く研究されている。
現在、金属を用いた非晶質シリコンを結晶化する方法は、固相結晶化（ＳＰＣ、Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低い温度で早い時間内に結晶化させられるメリットがあるので、幅広く研究されている。金属を用いた結晶化方法は、金属誘導結晶化（ＭＩＣ，Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法で分けられる。しかしながら、金属を用いた前記方法の場合でも金属汚染による薄膜トランジスタの素子特性が低下されると言う問題点がある。
一方、金属量を減らして良質の多結晶シリコン層を形成させるために、イオン注入器によって金属のイオン濃度を調節して高温処理、急速熱処理またはレーザ照射で良質の多結晶シリコン層を形成させる技術と金属誘導結晶化方法で多結晶シリコン層の表面を平坦にするために粘性がある有機膜と液晶の金属を混合してスピンコーティング方法で、薄膜を蒸着した後に熱処理工程で結晶化する方法が開発されている。しかしながら、前記結晶化方法の場合でも多結晶シリコン層で、最も重要とされるグレーンの大きさの大型化及び均一度の側面で問題がある。
この問題を解決するために蓋層を用いた結晶化方法として多結晶シリコン層を製造する方法（特許文献１参照）が開発された。前記方法を簡単に調べてみると次のようである。基板上に非晶質シリコンを形成し、その上にキャッピング層を形成する。続いて、該キャッピング層上に金属触媒層を蒸着し、熱処理またはレーザを用いて前記金属触媒を、キャッピング層を介して非晶質シリコン層に拡散させてシードを形成する。該形成されたシードを利用して多結晶シリコン層が得られる。この方法は、金属触媒が蓋層を介して拡散されるので、必要以上の金属汚染を防ぐことができるメリットがある。
しかしながら、この方法の場合でも結晶化触媒の均一な低濃度制御は難しく、結晶化の位置及び結晶粒の大きさを制御することが難しいと言う問題点がある。特に、薄膜トランジスタのチャンネル内に形成されるシード及び結晶粒境界の数によって薄膜トランジスタの素子特性及び均一度に大きな影響を及ぼすので、この方法としてはシード及び結晶粒境界の数の調節が難しいと言う問題点がある。
韓国公開特許２００３−００６０４０３号明細書
本発明が解決しようする技術的課題は、上述した従来の技術の問題点を解決するためのものとして、結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、シードまたは結晶粒境界の数を調節して素子特性及び均一度が良い薄膜トランジスタ及びその製造方法を提供することにある。
前記技術的な課題を解決するために本発明は、薄膜トランジスタを提供する。該薄膜トランジスタは、基板と、該基板上に形成されチャンネル層にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しない半導体層パターンと、該半導体層パターン上に形成されたゲート絶縁膜及び該ゲート絶縁膜上に形成されたゲート電極とを含むことを特徴とする。
シードは、ソース領域またはドレイン領域に形成され、半導体層パターンの幅と長さが結晶粒の半径よりも小さく形成される。
シードは、ソース領域とドレイン領域との間でチャンネル層の外部に形成され、半導体層パターンの幅と長さが結晶粒の直径よりも小さく形成される。
前記チャンネル層の結晶化の比率は、０．７ないし０．９でもある。
また、前記薄膜トランジスタは、基板と、該基板上に形成されチャンネル層に結晶粒境界が一つ存在する半導体層パターンと、該半導体層パターン上に形成されたゲート絶縁膜及び前記ゲート絶縁膜上に形成されたゲート電極とを含むことを特徴とする。
シードは、ソース領域またはドレイン領域に形成され、半導体層パターンの長さが結晶粒の半径よりも１．１ないし１．３倍小さく形成される。
また、前記薄膜トランジスタは、前記基板と前記半導体層パターンとの間に形成されたバッファ層をさらに含むことができる。前記バッファ層は、シリコン窒化膜またはシリコン酸化膜で成り得る。
前記薄膜トランジスタは、液晶表示素子または有機電界発光素子に用いられる。
前記技術的な課題を解決するために本発明は、さらに薄膜トランジスタの製造方法を提供する。この方法は、基板上に非晶質シリコン層を形成する段階と、該非晶質シリコン層を結晶化し、パターニングしてチャンネル層にシード及び結晶粒境界が存在しない半導体層パターンを形成する段階と、該半導体層パターン上にゲート絶縁膜を形成する段階及び該ゲート絶縁膜上にゲート電極を形成する段階とを含むことを特徴とする。
前記半導体層パターンを形成する段階は、前記非晶質シリコン層上にシードがソース領域またはドレイン領域に形成されるように溝部が形成されたキャッピング層を形成する段階と、該キャッピング層上に金属触媒層を形成する段階と、該金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階とを含むことができる。
前記半導体層パターンを形成する段階は、前記非晶質シリコン層上に第１のキャッピング層を形成し、シードがソース領域またはドレイン領域に形成されるように前記第１のキャッピング層をパターニングする段階と、前記第１のキャッピング層パターン上に第２のキャッピング層を形成する段階と、前記第２のキャッピング層上に金属触媒層を形成する段階と、前記金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階とを含むことができる。
前記半導体層パターンの幅と長さが結晶粒の半径よりも小さくなるように半導体層パターンが形成されることもできる。
前記半導体層パターンを形成する段階は、前記非結晶シリコン層上にシードがソース領域とドレイン領域との間でチャンネル層の外部に形成されるように溝部が形成されたキャッピング層を形成する段階と、該キャッピング層上に金属触媒層を形成する段階と、該金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階とを含むことができる。
前記半導体層パターンを形成する段階は、前記非晶質シリコン層上に第１のキャッピング層を形成し、シードがソース領域とドレイン領域との間でチャンネル層の外部に形成されるように前記第１のキャッピング層をパターニングする段階と、前記第１のキャッピング層パターン上に第２のキャッピング層を形成する段階と、前記第２のキャッピング層上に金属触媒層を形成する段階と、該金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階とを含むことができる。
前記半導体層パターンの幅と長さが結晶粒の直径よりも小さくなるように半導体層パターンが形成されることもできる。
また、この方法は、シリコン層を形成する段階と、前記非晶質シリコン層を結晶化し、パターニングしてチャンネル層に結晶粒境界が一つ存在する半導体層パターンを形成する段階と、該半導体層パターン上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含むことを特徴とする。
前記半導体層パターンの長さが結晶粒の半径よりも１．１ないし１．３倍になるように半導体層パターンが形成できる。
前記キャッピング層は、シリコン窒化膜またはシリコン酸素膜から成り得る。
前記第１のキャッピング層パターン及び第２のキャッピング層は、シリコン窒化膜またはシリコン酸素膜から成り得る。
前記第１のキャッピング層パターンの厚みが前記第２のキャッピング層の厚みよりも太くなる場合もある。
前記第１のキャッピング層パターンの密度が前記第２のキャッピング層の密度よりも大きくなる場合もある。
前記キャッピング層は、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）法を用いて形成することもできる。
前記金属触媒はニッケルでもある。
前記金属触媒は、プラズマ化学気相蒸着（ＣＶＤ）法またはスパッタ（Ｓｐｕｔｔｅｒ）方法を用いて形成することもできる。
前記金属触媒の拡散は、熱処理によって行われる。該熱処理は２００℃ないし７００℃で行われるのが好ましい。
前記非晶質シリコン層の結晶化は、熱処理によって行われる。該熱処理は、４００℃ないし１０００℃で行われることができ、好ましくは５５０℃ないし７００℃で行されることが好ましい。
前記金属触媒の拡散及び非晶質シリコン層の結晶化は、熱処理を実施することによって、同時に行うことができる。
そして、この方法は、前記基板と前記非晶質シリコン層との間にバッファ層を形成する段階をさらに含むことを特徴とする。
本発明により、結晶化触媒の均一な低濃度制御及び結晶化の位置を調整することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在できないようにさせたり、結晶粒境界が一つ存在するように調節することで、素子の特性及び均一度が良い薄膜トランジスタ及びその製造方法を提供すると言うメリットがある。
以下、本発明をより詳しく説明するために、本発明に係る好ましい実施の形態を、添付した図面を参照しながら説明する。明細書内での同一参照番号は同一構成要素を示すものである。
図１は、本発明に係る薄膜トランジスタの断面構造図である。
図１を参照すると、基板１０上に半導体層パターン１１が形成されている。前記基板１０は、絶縁基板を用いることが好ましい。前記半導体層パターン１１はソース／ドレイン領域１２、１３及びチャンネル層１４でなっている。前記チャンネル層１４には、シード及び結晶粒境界が存在してないか、または結晶粒境界が一つだけ存在する。前記チャンネル１４にシードが存在するとしたら薄膜トランジスタの特性低下及び特性の不均一が発生させることもあるので、本発明では結晶化の際、第１のキャッピング層のパターンを介して前記チャンネル層１４にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つだけ存在するように調節する。
前記半導体層パターン１１上にゲート絶縁膜１５が形成され、該ゲート絶縁膜１５上にゲート電極１６が形成されている。前記ゲート絶縁膜１５及びゲート電極１６の上部にコンタクトホールを含む層間絶縁膜１７が形成されていて、該コンタクトホールを介してソース／ドレイン領域１２、１３と接続されるソース／ドレイン電極１８、１９が形成されている。
図２は、本発明の第１の実施形態に係る半導体層パターンを示す平面図である。
図２を参照すると、成長が完了した結晶粒に半導体層パターンが形成されていることがわかる。シード２１は、ソース領域２２内に形成されており、チャンネル層２４には、シード及び結晶粒境界が存在してないことがわかる。この場合、半導体層パターンの幅（Ｗ）と長さ（Ｌ）は、結晶粒の半径（ｒ）よりも小さい。半導体層パターンの幅（Ｗ）と言うのは、図に示すようにソース／ドレイン領域の長さを言い、半導体層パターンの長さ（Ｌ）と言うのは、ソース／ドレイン領域及びチャンネル層まで含めた長さを言う。
また、シード２１は、ドレイン領域２３に形成されることもできる。
図３は、本発明の第２の実施形態に係る半導体層パターンを示す平面図である。
図３を参照すると、シード３１は、ソース領域３２とドレイン領域３３との間でチャンネル層３４の外部に形成されており、チャンネル層３４にはシード及び結晶粒境界が存在しないということがわかる。このとき、半導体層パターンの幅（Ｗ）と長さ（Ｌ）が結晶粒の直径（Ｒ）より小さいことがわかる。
図４は、本発明の第３の実施形態に係る半導体層パターンを示す平面図である。
図４を参照すると、シード４１は、ソース領域４２内に形成されており、チャンネル層４４にはシードは存在しないが、結晶粒境界が一つ存在することがわかる。この時、半導体層パターンの幅（Ｗ）と長さ（Ｌ）は結晶粒の半径よりも１．１ないし１．３倍ぐらい大きいことがわかる。
同様に、シード４１は、ドレイン領域４３に形成されることもある。
図５は成長が完了した結晶粒のＳＥＭ写真であり、５１は結晶粒の中心部を、５２は結晶粒の中心部と結晶粒境界との間を、５３は結晶粒境界を示す。
図６Ａないし図６Ｃは、図５で示した結晶粒の内部の位置による結晶性の差を示すラマングラフである。Ｘ軸は、加えた波数（ｗａｖｅ ｎｕｍｂｅｒ、ｃｍ−１）を示し、Ｙ軸は、測定した成分のビーム強度（Ｂｅａｍ Ｉｎｔｅｎｓｉｔｙ）を示す。前記結晶粒とは、非晶質成分のビーム強度に対する結晶成分のビーム強度の比を相対的な値で示したものである。前記ラマングラフで緩やかな部分は非晶質成分を示し、ピーク（ｐｅａｋ）を成す部分は結晶成分を示す。
図６Ａを参照すると、結晶粒の中心部分の結晶性を示しており、測定の結果、その値は０．４５で確認された。すなわち、結晶成分に比べて非晶質成分が相対的に多いということを意味し、最も低い結晶化を示している。
図６Ｃを参照すると、結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）での結晶性を示しており、測定の結果、その値は０．５２で確認された。すなわち、結晶粒の中心部分よりは結晶性が多少高いが、やはり低い結晶化を示していることがわかる。
図６Ｂを参照すると、結晶粒の中心部分と結晶粒境界との間での結晶性を示しており、測定の結果、その値は０．７４で確認されている。すなわち、結晶粒の中心部分及び結晶粒境界よりも結晶性が著しく高いことがわかる。
上述したように一つの結晶粒の内部でもその内部の位置によって結晶比が異なることからチャンネル層の形成位置がどの部分であるかによって薄膜トランジスタの特性が均一または不均一で現れる。本発明では上述したようにチャンネル層にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して結晶性が良い部分をチャンネル層として使用することができる。
図７Ａないし図７Ｄは、本発明による薄膜トランジスタの製造方法を説明する断面構造図であり、図８は本発明の第２の実施形態による薄膜トランジスタの製造方法を説明する断面構造図であり、図９は本発明の第３の実施形態による薄膜トランジスタの製造方法を説明する断面構造図である。
図７Ａを参照すると、基板７０上に非晶質シリコン層７１を蒸着する。前記非晶質シリコン層７１は、プラズマを用いた化学気象蒸着法（ＣＶＤ）を利用して形成させることができる。
前記非晶質シリコン層７１上に第１のキャッピング層を形成する。該第１のキャッピング層は、シリコン窒化膜またはシリコン酸化膜で成り立つことができ、プラズマ強化化学気象蒸着（ＰＥＣＶＤ）法を使用して形成することができる。続いて、前記第１のキャッピング層をパターニングして第１のキャッピング層パターン７２を形成する。この時、後述するシードは、ソース領域またはドレイン領域内で形成され、チャンネル層にはシード及び結晶粒境界が存在しないように第１のキャッピング層をパターニングする。また、シードは、ソース領域とドレイン領域との間でチャンネル層の外部に形成され、チャンネル層にはシード及び結晶粒境界が存在しないように第１のキャッピング層をパターニングすることができる。また、シードはソース領域またはドレイン領域内に形成され、チャンネル層にはシードは存在しないが、結晶粒境界が一つ存在するように第１のキャッピング層をパターニングすることができる。
前記第１のキャッピング層パターン７２は、シリコン窒化膜またはシリコン酸化膜の厚さを厚くしたり密度を高く調節して金属触媒が拡散できないように調節する。すなわち、前記第１のキャッピン層パターン７２は金属触媒拡散の不可能層の役割を担当する。
図７Ｂを参照すると、前記第１のキャッピング層パターン７２上に第２のキャッピング層７３を形成する。前記第２のキャッピング層７３は、シリコン窒化膜またはシリコン酸化膜で成り立つことができ、その厚さを前記第１のキャッピング層パターン７２よりも薄くしたり、密度を前記第１のキャッピング層パターン７２よりも低く調節して金属触媒が拡散できるように調節する。すなわち、前記第２のキャッピング層７３は、金属触媒の拡散可能層の役割を担当する。一般的に、酸化膜または窒化膜は不純物の拡散において、バリアー（Ｂａｒｒｉｅｒ）として作用するので、シリコン酸化膜またはシリコン窒化膜の密度を大きくすることによって金属触媒が拡散するのを防ぐことができる。反面、シリコン酸化膜またはシリコン窒化膜の密度を低くすると金属触媒の拡散が容易となる。
続いて、前記第２のキャッピング層７３上に金属触媒７４層を形成する。前記金属触媒７４はニッケルが好ましく、前記金属触媒７４層はスパッタを利用して形成することができる。また、イオン注入による方法で成り立つこともでき、プラズマを利用して形成することもできるが、プラズマを利用した方法は前記第２のキャッピング層７３上に金属物質を配置し、これをプラズマに露出させて形成させることができる。
図７Ｃを参照すると、前記金属触媒７４を拡散させる。該拡散は２００℃ないし７００で１時間の間に熱処理することによって実行することができ、熱処理によって前記金属触媒７４は前記第２のキャッピング層７３を通過し前記非晶質シリコン層７１に拡散される。拡散された前記金属触媒７４は、前記非晶質シリコン層７１でシード７５を形成させる。前記シード７５とは金属触媒がシリコンと接触し形成される金属シリサイドを意味する。前記シード７５は、上述したようにソースまたはドレイン領域に形成されることができ、ソース領域とドレイン領域との間内でチャンネル層の外部に形成されることができる。後述する結晶化は、前記シード７５から成り立つが、通常は金属触媒の内、１／１００位だけが拡散して前記シードを形成する。第１のキャッピング層パターン７２により拡散されなかった金属触媒は、前記第２のキャッピング層７３に残るようになる。
続いて、前記非晶質シリコン層７１を結晶化して多結晶シリコン層を形成させる。前記結晶化は、熱処理によって実行されることができ、前記熱処理は、加熱炉（Ｆｕｒｎａｃｅ）で長時間加熱することによって行われる。この時、結晶化温度は４００℃ないし１０００℃、好ましくは５５０℃ないし７００℃で行うことができる。前記温度で熱処理をすることになると前記シード７５から側面に成長して隣り合う結晶粒と接触するようになり結晶粒境界を形成しながら完全結晶化される。
上述したように、金属触媒の選択的な拡散によってシードを形成させて結晶化することによって結晶粒の大きさ及び結晶が成長する位置、方向を調節することができる結晶化法をＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）法と言い、該結晶化法によって形成された多結晶シリコン層の結晶粒の大きさは、３μｍないし４００μｍまで成長することができる。
図８を参照すると、非晶質シリコン層８１が形成された基板８０上に第１のキャッピング層８２を形成する。該第１のキャッピング層８２上に第２のキャッピング層を形成した後にパターニングする。前記第２のキャッピング層パターン８３は、シリコン窒化膜またはシリコン酸化膜で成り立つことができ、その厚さを前記第１のキャッピング層８２よりも厚くしたり、密度を前記第１のキャッピング層８２よりも大きく調節して金属触媒が拡散できないように調節する。すなわち、前記第２のキャッピング層パターン８３は、金属触媒拡散不可能層の役割を担当する。
上述した内容を除いたその他は、本発明の第１の実施形態に係る薄膜トランジスタと同一内容である。
図９を参照すると、非晶質シリコン層９１が形成された基板９０上にキャッピング層９２を形成する。続いて、該キャッピング層９２にホームを形成し、該キャッピング層９２上に金属触媒９４層を形成する。本発明の第１及び第２の実施形態とは異なり、本発明の第３の実施形態では一つのキャッピン層だけを形成する。該キャッピング層９３は、シリコン窒化膜またはシリコン酸化膜で成り立つことができ、ホームが形成された部分はその厚さが薄くて前記金属触媒９４の拡散が可能である。
図７Ｄを参照すると、前記第１のキャッピング層パターン７２、第２のキャッピング層７３及び金属触媒７４を結晶化した後にエッチング（ｅｔｃｈｉｎｇ）によって除去させる。前記構造物を除去させることによって結晶化された多結晶シリコン層に必要以上の金属汚染を防ぐことができる。
続いて、前記多結晶シリコン層をパターニングしてイオン注入工程によってソース／ドレイン領域７７ａ、７７ｂ及びチャンネル層７７ｃを形成する。すなわち、半導体層パターン７６を形成する。この際、上述したように第１のキャッピング層パターンまたは結晶化の位置によって、半導体層パターンの幅と長さが結晶粒の半径よりも小さく形成されることもでき、半導体層パターンの幅と長さが結晶粒の直径よりも小さく形成されることもでき、半導体層パターンの長さが結晶粒の半径よりも１．１ないし１．３倍ぐらい大きく形成されることもできる。
前記半導体層パターン７６上にゲート絶縁膜７８を形成した後に前記ゲート絶縁膜７８上に金属層及びフォトレジスト層を順次に積層する。該フォトレジスト層をパターニングして該パターニングされたフォトレジスト層をマスクとして前記金属層をエッチングすることによってゲート電極７９を形成する。前記結果物を用いて薄膜トランジスタを完成させることができる。
上述では、本発明の好ましい実施の形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しなし範囲で、本発明を多様に修正及び変更させることができる。
１０、７０、８０、９０ 基板
１１、７６ 半導体層パターン
１２、２２、３２、４２、７７ａ ソース領域
１３、２３、３３、４３、７７ｂ ドレイン領域
１４、２４、３４、４４、７７ｃ チャンネル層
２１、３１、４１、７５、８５、９５ シード（ｓｅｅｄ）
Ｗ 半導体層パターンの幅
Ｌ 半導体層パターンの長さ
Ｒ 結晶粒の直径
ｒ 結晶粒の半径
７１、８１、９１ 非晶質シリコン層
７２ 第１のキャッピング層パターン
７３ 第２のキャッピング層
７４、８４、９４ 金属触媒
８２ 第１のキャッピング層
８３ 第２のキャッピング層パターン
９２ キャッピング層
１１、７６ 半導体層パターン
１２、２２、３２、４２、７７ａ ソース領域
１３、２３、３３、４３、７７ｂ ドレイン領域
１４、２４、３４、４４、７７ｃ チャンネル層
２１、３１、４１、７５、８５、９５ シード（ｓｅｅｄ）
Ｗ 半導体層パターンの幅
Ｌ 半導体層パターンの長さ
Ｒ 結晶粒の直径
ｒ 結晶粒の半径
７１、８１、９１ 非晶質シリコン層
７２ 第１のキャッピング層パターン
７３ 第２のキャッピング層
７４、８４、９４ 金属触媒
８２ 第１のキャッピング層
８３ 第２のキャッピング層パターン
９２ キャッピング層
Claims (9)
- 基板と、
前記基板上に形成され、チャンネル層にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しないＳｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ（ＳＧＳ）結晶化法により結晶化させた半導体層パターンと、
前記半導体層パターン上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を含み、
前記シードはソース領域またはドレイン領域に形成されることを特徴とする薄膜トランジスタ。 - 基板と、
前記基板上に形成され、チャンネル層にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しないＳｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ（ＳＧＳ）結晶化法により結晶化させた半導体層パターンと、
前記半導体層パターン上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を含み、
前記シードはソース領域とドレイン領域との間でチャンネル層の外部に形成されることを特徴とする薄膜トランジスタ。 - 前記半導体層パターンの幅と長さが結晶粒の半径よりも小さいことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記半導体層パターンの幅と長さが結晶粒の直径よりも小さいことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記チャンネル層の結晶化比率が０．７ないし０．９であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
- 基板と、
前記基板上に形成され、チャンネル層に結晶粒境界が一つ存在するＳｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ（ＳＧＳ）結晶化法により結晶化させた半導体層パターンと、
前記半導体層パターン上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を含むことを特徴とする薄膜トランジスタ。 - シードは、ソース領域またはドレイン領域に形成され、半導体層パターンの長さが結晶粒の半径よりも１．１ないし１．３倍であることを特徴とする請求項６に記載の薄膜トランジスタ。
- 前記薄膜トランジスタは、液晶表示素子または有機電界発光素子に用いられることを特徴とする請求項１または２に記載の薄膜トランジスタ。
- 前記薄膜トランジスタは、液晶表示素子または有機電界発光素子に用いられることを特徴とする請求項６に記載の薄膜トランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050915A KR100712101B1 (ko) | 2004-06-30 | 2004-06-30 | 박막트랜지스터 및 그의 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004358999A Division JP2006019689A (ja) | 2004-06-30 | 2004-12-10 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227530A true JP2008227530A (ja) | 2008-09-25 |
| JP4384234B2 JP4384234B2 (ja) | 2009-12-16 |
Family
ID=34928850
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004358999A Pending JP2006019689A (ja) | 2004-06-30 | 2004-12-10 | 薄膜トランジスタ及びその製造方法 |
| JP2008121611A Active JP4384234B2 (ja) | 2004-06-30 | 2008-05-07 | 薄膜トランジスタ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004358999A Pending JP2006019689A (ja) | 2004-06-30 | 2004-12-10 | 薄膜トランジスタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US20060003503A1 (ja) |
| EP (1) | EP1612852A1 (ja) |
| JP (2) | JP2006019689A (ja) |
| KR (1) | KR100712101B1 (ja) |
| CN (1) | CN100481509C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| KR100611659B1 (ko) * | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| KR100656495B1 (ko) * | 2004-08-13 | 2006-12-11 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| KR100770269B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| TWI479660B (zh) * | 2006-08-31 | 2015-04-01 | Semiconductor Energy Lab | 薄膜電晶體，其製造方法，及半導體裝置 |
| KR100864883B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. |
| KR100839735B1 (ko) * | 2006-12-29 | 2008-06-19 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| KR100788545B1 (ko) * | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100788551B1 (ko) | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| JP2011515834A (ja) * | 2008-02-29 | 2011-05-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 均一な結晶シリコン薄膜を製造するリソグラフィ方法 |
| KR101015844B1 (ko) * | 2008-06-19 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법 |
| GB0814099D0 (en) | 2008-08-01 | 2008-09-10 | Oxoid Ltd | Method of screening for pathogens |
| KR101117643B1 (ko) * | 2010-04-08 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법 |
| KR102183564B1 (ko) | 2014-04-23 | 2020-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| WO2018111247A1 (en) | 2016-12-13 | 2018-06-21 | Intel Corporation | Passivation dielectrics for oxide semiconductor thin film transistors |
| US11616057B2 (en) | 2019-03-27 | 2023-03-28 | Intel Corporation | IC including back-end-of-line (BEOL) transistors with crystalline channel material |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69032773T2 (de) * | 1989-02-14 | 1999-05-27 | Seiko Epson Corp., Tokio/Tokyo | Verfahren zur Herstellung einer Halbleitervorrichtung |
| JPH0685220A (ja) * | 1992-09-04 | 1994-03-25 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP3921162B2 (ja) * | 1993-02-15 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH06333826A (ja) * | 1993-05-25 | 1994-12-02 | Sony Corp | 結晶成長方法および薄膜トランジスタの製造方法 |
| US5529937A (en) * | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR100327086B1 (ko) * | 1994-06-15 | 2002-03-06 | 구사마 사부로 | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 |
| JP3850462B2 (ja) * | 1995-04-26 | 2006-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6011275A (en) * | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JPH10214974A (ja) * | 1997-01-28 | 1998-08-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100340124B1 (ko) * | 1998-02-10 | 2003-01-29 | 주승기 | 박막트랜지스터 제조방법 |
| US6228693B1 (en) * | 1998-06-05 | 2001-05-08 | Sharp Laboratories Of America, Inc. | Selected site, metal-induced, continuous crystallization method |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP2000331932A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置 |
| JP3927756B2 (ja) * | 2000-05-16 | 2007-06-13 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| US6426246B1 (en) * | 2001-02-21 | 2002-07-30 | United Microelectronics Corp. | Method for forming thin film transistor with lateral crystallization |
| KR100418089B1 (ko) * | 2001-06-21 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 박막 트랜지스터 제조 방법 |
| JP4209606B2 (ja) * | 2001-08-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4056720B2 (ja) * | 2001-08-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 結晶質半導体膜の作製方法 |
| KR100483985B1 (ko) * | 2001-11-27 | 2005-04-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 |
| US7214573B2 (en) * | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100473996B1 (ko) * | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US20030228703A1 (en) * | 2002-04-05 | 2003-12-11 | The Regents Of The University Of Michigan | Fluorescence resonance energy transfer quantitation and stoichiometry in living cells |
| KR100470274B1 (ko) * | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
| JP2004211276A (ja) * | 2002-11-15 | 2004-07-29 | Aikawa Iron Works Co Ltd | 製紙原料の離解装置及び製紙原料の離解方法 |
| JP2004319538A (ja) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 |
| JP4342876B2 (ja) * | 2003-08-28 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法 |
| US7195992B2 (en) * | 2003-10-07 | 2007-03-27 | Sandisk 3D Llc | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
| KR100623689B1 (ko) * | 2004-06-23 | 2006-09-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050915A patent/KR100712101B1/ko active IP Right Grant
- 2004-12-10 JP JP2004358999A patent/JP2006019689A/ja active Pending
- 2004-12-20 US US11/019,658 patent/US20060003503A1/en not_active Abandoned
- 2004-12-22 EP EP04090506A patent/EP1612852A1/en not_active Ceased
- 2004-12-31 CN CNB2004100758951A patent/CN100481509C/zh active Active
-
2006
- 2006-07-25 US US11/493,044 patent/US7838352B2/en active Active
-
2008
- 2008-05-07 JP JP2008121611A patent/JP4384234B2/ja active Active
-
2010
- 2010-08-09 US US12/853,263 patent/US7935586B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006019689A (ja) | 2006-01-19 |
| KR100712101B1 (ko) | 2007-05-02 |
| KR20060001751A (ko) | 2006-01-06 |
| EP1612852A1 (en) | 2006-01-04 |
| US20060003503A1 (en) | 2006-01-05 |
| JP4384234B2 (ja) | 2009-12-16 |
| CN1716633A (zh) | 2006-01-04 |
| US20110020990A1 (en) | 2011-01-27 |
| US7935586B2 (en) | 2011-05-03 |
| US20060263956A1 (en) | 2006-11-23 |
| US7838352B2 (en) | 2010-11-23 |
| CN100481509C (zh) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4384234B2 (ja) | 薄膜トランジスタ | |
| JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
| JP5021005B2 (ja) | 薄膜トランジスタ | |
| JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5291055B2 (ja) | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 | |
| US7601565B2 (en) | Thin film transistor and method of fabricating the same | |
| KR20060015196A (ko) | 박막트랜지스터 제조 방법 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4384234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |