CN1716633A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1716633A CN1716633A CN200410075895.1A CN200410075895A CN1716633A CN 1716633 A CN1716633 A CN 1716633A CN 200410075895 A CN200410075895 A CN 200410075895A CN 1716633 A CN1716633 A CN 1716633A
- Authority
- CN
- China
- Prior art keywords
- cap rock
- semiconductor layer
- film transistor
- layer pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 102
- 239000010408 film Substances 0.000 claims abstract description 65
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 59
- 238000002425 crystallisation Methods 0.000 claims abstract description 41
- 239000003054 catalyst Substances 0.000 claims abstract description 40
- 230000008025 crystallization Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims description 150
- 239000011435 rock Substances 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000003863 metallic catalyst Substances 0.000 claims description 33
- 239000000203 mixture Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 173
- 239000012528 membrane Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 102100023231 Lysosomal alpha-mannosidase Human genes 0.000 description 1
- 101710135169 Lysosomal alpha-mannosidase Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及薄膜晶体管及其制造方法。通过均匀控制晶化催化剂的低浓度和控制晶化位置使得在薄膜晶体管的沟道层中不存在籽晶并且不存在晶界或只存在一个晶界，从而开发出一种具有改进的特性和均匀性的薄膜晶体管。薄膜晶体管包括：衬底；在衬底上形成的半导体层图案，该半导体层图案具有不存在籽晶且不存在晶界的沟道层；在半导体层图案上形成的栅绝缘膜；以及在栅绝缘膜上形成的栅电极。一种用于制造薄膜晶体管的方法包括：在衬底上形成非晶硅层；通过晶化并构图非晶硅层，形成具有其中不存在籽晶且不存在晶界的沟道层的半导体层图案；在半导体层图案上形成栅绝缘膜；以及在栅绝缘膜上形成栅电极。
Description
技术领域
本发明涉及一种薄膜晶体管及其制造方法，更具体地，本发明涉及一种具有不存在籽晶并且不存在晶界或只存在一个晶界的沟道层的薄膜晶体管及其制造方法。
背景技术
通常，出于各种目的多晶硅层用作薄膜晶体管的半导体层。例如，由于多晶硅层具有高电场效应和迁移率，因此它就能够应用于高速工作的电路，并且它使互补金属氧化物半导体(CMOS)电路能够构造。采用多晶硅层的薄膜晶体管还可以用于有源矩阵液晶显示器(AMLCD)的有源元件和有机发光二极管(OLED)的开关元件和驱动元件。
薄膜晶体管中使用的多晶硅层通过直接沉积、高温热退火或激光退火制造。在激光退火的情况下，虽然可以在低温下进行并且能够产生高电场效应和迁移率，但是因为需要昂贵的激光设备，所以正在研究许多替代技术。
近来，正在广泛地研究一种采用金属的用于晶化非晶硅的方法，因为与固相晶化相比，该方法具有非晶硅在更低的温度下快速晶化的优点。采用金属的晶化方法可以分类为金属诱导晶化方法和金属诱导横向晶化方法。然而，无论其类别，采用金属的晶化方法都存在用于薄膜晶体管的元件的特性被金属污染物损害的问题。
这样，已经研发出了一种通过利用离子注入机控制金属离子的浓度来形成良好多晶硅层的技术。该技术进行高温退火、快速热退火或激光照射，并且开发出一种作为金属诱导晶化的方法来减少金属的量并形成良好质量的多晶硅层，该方法通过在多晶硅层上旋涂具有粘性的有机膜和液相金属的混合物来沉积薄膜从而平坦化多晶硅层的表面之后，通过热退火来晶化该薄膜。然而，即使在这种情况下，在多晶硅层中的晶粒尺寸的增大和晶粒的均匀性各方面，都存在问题。
为了解决上述问题，正如韩国专利特开公告第10-2003-0060403号中所公开的，已经开发出了一种采用盖(或覆盖)层的方法，作为用于制造多晶硅层的晶化方法。此公开的方法采用在衬底上形成的非晶硅层，并且盖层形成在非晶硅层上。随后，通过在盖层上沉积金属催化剂层并且通过热退火或激光退火使金属催化剂经过盖层扩散到非晶硅层中来形成籽晶。多晶硅层利用所形成的籽晶获得。因为金属催化剂经过盖(或覆盖)层进行扩散，因此该方法在降低金属污染方面具有优点。
然而，上述方法存在问题，它难以均匀控制晶化催化剂的低浓度并且难以控制晶化位置和晶粒尺寸。具体地，上述方法存在难以控制籽晶和晶粒之间的边界的数量的问题，因为用于薄膜晶体管的元件的特性和均匀性显著地受到薄膜晶体管的沟道中形成的籽晶和晶粒之间的边界的数量的影响。
发明内容
本发明的一个方面在于提供一种薄膜晶体管，用于均匀控制晶化催化剂的浓度和晶化位置，从而在薄膜晶体管的沟道层中不存在籽晶且不存在晶界，或者用于控制籽晶或晶界的数量从而改善薄膜晶体管的特性和均匀性，并提供用于制造该薄膜晶体管的方法。
一个本发明示例性实施例提供一种薄膜晶体管。该薄膜晶体管包括：衬底；半导体层图案，形成在所述衬底上，该半导体层图案具有沟道层，所述沟道层没有籽晶并且没有晶界；栅绝缘膜，形成在所述半导体层图案上；以及栅电极，形成在所述栅绝缘膜上。
籽晶可以形成在半导体层图案的所述源区或所述漏区中，并且其中所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的半径。
籽晶可以形成在半导体层图案的所述源区和所述漏区之间的所述沟道层的外面的部分上，并且其中所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的直径。
所述沟道层可以具有大约0.7至0.9的结晶度或晶化率。
本发明的一个示例性实施例提供一种薄膜晶体管。该薄膜晶体管包括：衬底；半导体层图案，形成在所述衬底上，该半导体层图案具有沟道层，所述沟道层具有单一晶界；栅绝缘膜，形成在所述半导体层图案上；以及栅电极，形成在所述栅绝缘膜上。
籽晶可以形成在半导体层图案的所述源区或所述漏区中，并且所述半导体层图案的长度为由所述籽晶形成的晶粒的半径的大约1.1至1.3倍。
薄膜晶体管还可以包括形成在衬底和半导体层图案之间的缓冲层。缓冲层可以由氮化硅膜或氧化硅膜形成。
薄膜晶体管可以用在液晶显示(LCD)装置或有机电致发光装置中。
本发明的一个示例性实施例提供一种用于制造薄膜晶体管的方法。该方法包括：在衬底上形成非晶硅层；通过晶化并构图非晶硅层，形成具有其中不存在籽晶且不存在晶界的沟道层的半导体层图案；在半导体层图案上形成栅绝缘膜；以及在栅绝缘膜上形成栅电极。
形成半导体层图案可以包括：在非晶硅层上形成盖层；在盖层上形成开槽的部分从而在半导体层图案的源区或漏区中形成籽晶；在盖层上形成金属催化剂层；将金属催化剂层的金属催化剂扩散到非晶硅层中；以及通过利用扩散的金属催化剂晶化非晶硅层来形成多晶硅层。
形成半导体层图案可以包括：在非晶硅层上形成第一盖层；构图第一盖层从而在半导体层图案的源区或漏区中形成籽晶；在构图的第一盖层上形成第二盖层；在第二盖层上形成金属催化剂层；将金属催化剂层的金属催化剂扩散到非晶硅层中；以及通过利用扩散的金属催化剂晶化非晶硅层来形成多晶硅层。
可以以这样的方式形成半导体层图案，即半导体层图案的宽度和长度每个都比由籽晶形成的晶粒的半径短。
形成半导体层图案可以包括：在非晶硅层上形成盖层；在盖层上形成开槽的部分从而在半导体层图案的源区和漏区之间的沟道层的外面的部分上形成籽晶；在盖层上形成金属催化剂层；将金属催化剂层的金属催化剂扩散到非晶硅层中；以及利用扩散的金属催化剂，通过晶化非晶硅层来形成多晶硅层。
形成半导体层图案可以包括：在非晶硅层上形成第一盖层；构图第一盖层从而在半导体层图案的源区和漏区之间的沟道层的外面的部分上形成籽晶；在构图的第一盖层上形成第二盖层；在第二盖层上形成金属催化剂层；将金属催化剂层的金属催化剂扩散到非晶硅层中；以及利用扩散的金属催化剂，通过晶化非晶硅层来形成多晶硅层。
可以以这样的方式形成半导体层图案，即半导体层图案的宽度和长度每个都比由籽晶形成的晶粒的直径短。
本发明的一个示例性实施例提供一种用于制造薄膜晶体管的方法。该方法包括：在衬底上形成非晶硅层；形成具有沟道层的半导体层图案，通过晶化并构图非晶硅层，沟道层中存在一个晶界；在半导体层图案上形成的栅绝缘膜；以及在栅绝缘膜上形成的栅电极。
可以以这样的方式来形成半导体层图案，即半导体层图案的长度是晶粒半径的大约1.1至1.3倍。
盖层可以由氮化硅膜或氧化硅膜形成。
第一盖层图案和第二盖层每个都可以由氮化硅膜或氧化硅膜形成。
一部分第一盖层图案的厚度可以比第二盖层的厚度厚。
一部分第一盖层图案的密度可以比第二盖层的密度高。
附图说明
附图与说明书一起说明了本发明的示例性实施例，并且与说明书描述一起用于解释本发明的原理：
图1是根据本发明一实施例的薄膜晶体管的截面结构图；
图2是根据本发明第一示例性实施例的半导体层图案的平面图；
图3是根据本发明第二示例性实施例的半导体层图案的平面图；
图4是根据本发明第三示例性实施例的半导体层图案的平面图；
图5是生长完成的晶粒的扫描电子显微镜(SEM)照片；
图6A、图6B和图6C是用于示出取决于晶粒内部的位置的结晶度的差异的拉曼(Laman)曲线图；
图7A、图7B、图7C和图7D是用于解释用于制造根据本发明的薄膜晶体管的第一示例性方法的截面结构图；
图8是用于解释用于制造根据本发明的薄膜晶体管的第二示例性方法的截面结构图；以及
图9是用于解释用于制造根据本发明的薄膜晶体管的第三示例性方法的截面结构图。
用于附图的特定部分的标记的说明：
10、70、80、90：衬底 11、76：半导体层图案
12、22、32、42、77a：源区 13、23、33、43、77b：漏区
14、24、34、44、77c：沟道层 21、31、41、75、85、95：籽晶
W：半导体层图案的宽度 L：半导体层图案的长度
R：晶粒直径 r：晶粒半径
71、81、91：非晶硅层 72：第一盖层图案
73：第二盖层 74、84、94：金属催化剂
82：第一盖层 83：第二盖层图案
92：盖层
具体实施方式
在以下详细描述中，简单地利用图例，仅示出并描述本发明特定示例性实施例。本领域技术人员应当认识到，所描述的实施例可以按照各种不同的方式进行修改，所有这些修改将不脱离本发明的精神和范围。因此，附图和说明本质上认为是说明性的而不是限制性的。可以存在说明书中未进行讨论的附图中示出的或附图中未示出的部件，因为它们对于本发明的完全理解不是必需的。相同的附图标记表示相同的元件。
图1是根据本发明一示例性实施例的薄膜晶体管的截面结构图。
参照图1，半导体层图案11形成在衬底10上。绝缘衬底可以用作衬底10。半导体层图案11由源/漏区12、13和沟道层14形成。在沟道层14中不存在籽晶并且不存在晶界，或者在沟道层14中只存在一个晶界。由于沟道层14中籽晶的存在会导致薄膜晶体管特性的变差和非均匀性，因此以这样的方式来控制沟道层14，即通过图1的实施例的晶化期间使用的第一盖层的图案，沟道层14中不存在籽晶并且不存在晶界或只存在一个晶界。
如图1所示，栅绝缘膜15形成在半导体层图案11上，并且栅电极16形成在栅绝缘膜15上。包含接触孔的层间绝缘膜17形成在栅绝缘膜15和栅电极16的顶部，并且通过接触孔与源/漏区12、13接触的源/漏电极18、19形成在层间绝缘膜17上。
图2是根据本发明第一示例性实施例的半导体层图案的平面图。
参照图2，半导体层图案形成在生长完成的晶粒上，籽晶21形成在源区22中，并且沟道层24中不存在籽晶且不存在晶界。半导体层图案的宽度W和长度L每个都比晶粒的半径r短。如图2所示，半导体层图案的宽度W是源/漏区22、23的宽度，并且半导体层图案的长度L是源/漏区22、23和沟道层24的总长度。
可选择地，籽晶21可以形成在漏区23中。
图3是根据本发明第二示例性实施例的半导体层图案的平面图。
参照图3，籽晶31形成在源区32和漏区33之间的沟道层34的外部上，并且在沟道层34中不存在籽晶且不存在晶界，半导体层图案的宽度W和长度L每个都比晶粒的直径R短。
图4是根据本发明第三示例性实施例的半导体层图案的平面图。
参照图4，籽晶41形成在源区42中，在沟道层44中不存在籽晶，但是在沟道层中存在一个晶界，半导体层图案的宽度W和长度L是晶粒半径r的大约1.1至1.3倍。
可选择地，籽晶41可以形成在漏区43中。
图5是生长完成的晶粒的扫描电子显微镜(SEM)照片。完成的晶粒具有晶粒中部51、晶界53以及晶粒中部51和晶界53之间的部分52。
图6A、图6B和图6C是用于示出取决于图5所示的晶粒的内部位置的结晶度的差异的拉曼曲线图，其中X轴示出了提供的波数cm-1，并且Y轴示出了所测量的组分(component)的电子束强度。结晶度表示为晶体组分的电子束强度与非晶组分的电子束强度的相对比值。在拉曼曲线图中，缓慢部分表示非晶组分，尖峰部分表示晶体组分。
图6A示出了晶粒中部的结晶度。晶粒中部的所测量的结晶度为大约0.45。即，非晶组分的数量大于晶体组分的数量，并且结晶度非常低。
图6C示出了晶界上的结晶度。晶界上的所测量的结晶度为大约0.52。即，尽管比晶粒中部处的结晶度稍高，但是晶界上的结晶度也很低。
图6B示出了在晶粒中部和晶界之间的部分上的结晶度。在晶粒中部和晶界之间的部分上所测量的结晶度为大约0.74。即，在晶粒中部和晶界之间的部分上的结晶度大大高于晶粒中部处的结晶度和晶界处的结晶度。
如上所述，由于即使在一个晶粒中结晶比(crystallization ratio)也随着晶粒内部的沟道层的位置而变化，所以薄膜晶体管的特性会随着沟道层的形成位置表现出均匀性或非均匀性。在本发明实施例中，将具有大约0.7至0.9或大约0.74的结晶度的部分用作沟道层。通过以这样的方式来控制沟道层，在沟道层中不必存在籽晶并且不必存在晶界或一个晶界存在于沟道层中。
图7A、图7B、图7C和图7D是用于解释用于制造根据本发明的薄膜晶体管的第一示例性方法的截面结构图。图8是用于解释用于制造根据本发明的薄膜晶体管的第二示例性方法的截面结构图，以及图9是用于解释用于制造根据本发明的薄膜晶体管的第三示例性方法的截面结构图。
参照图7A，非晶硅层71沉积在衬底70上。非晶硅层71可以通过采用等离子体的化学气相沉积(CVD)来形成。
然后，第一盖层形成在非晶硅层71上。第一盖层可以通过等离子体增强化学气相沉积(PECVD)由氮化硅膜或氧化硅膜形成。随后，通过构图第一盖层，形成具有空的部分700的第一盖层图案72。此后将提及的籽晶形成在源区或漏区中，并且第一盖层构图在沟道层上，使得在沟道层中不存在籽晶且不存在晶界。可选择地，籽晶可以形成在源区和漏区之间的沟道层的外面的部分上，并且第一盖层可以构图在沟道层上，使得在沟道层中不存在籽晶且不存在晶界。此外，籽晶可以形成在源区或漏区中，并且第一盖层可以构图在沟道层上，使得尽管沟道层中不存在籽晶但存在一个晶界。
第一盖层图案72的实的部分(即，不包含空的部分700)可以由具有一定控制厚度的氮化硅膜或氧化硅膜形成，或者氮化硅膜或氧化硅膜的盖层图案72具有一定控制密度，从而它充分防止第一盖层图案72的实的部分中金属催化剂的扩散。即，第一盖层图案72的实的部分起到金属催化剂不可能或阻挡层的作用。
参照图7B，第二盖层73形成在第一盖层图案72上。第二盖层73可以由氮化硅膜或氧化硅膜形成并且以这样的方式来进行控制，即第二盖层73的厚度比第一盖层图案72的厚度薄，或者第二盖层73的密度低于第一盖层图案72的密度从而使金属催化剂能够被扩散。即，第二盖层73起到金属催化剂扩散可能层(diffusion possible layer)的作用。通常，由于氧化物膜或氮化物膜在杂质扩散中起到阻挡层的作用，所以氧化物膜或氮化物膜能够通过增加氧化硅膜或氮化硅膜的密度和/或厚度来防止金属催化剂经过其进行扩散。另一方面，如果氧化硅膜或氮化硅膜的密度和/或厚度降低，金属催化剂能够容易地经过这两层膜中任何一个扩散。
随后，金属催化剂74的层形成在第二盖层73上。金属催化剂74可以是镍，并且金属催化剂74的层可以采用溅射形成。可选择地，金属催化剂74可以通过离子注入工艺或等离子体工艺形成。在等离子体工艺中，金属催化剂74可以通过在第二盖层73上设置金属材料并将金属材料暴露于等离子体来形成。
参照图7C，扩散金属催化剂74。金属催化剂可以通过在200至700℃热处理金属催化剂1小时进行扩散。热处理金属催化剂74使得它穿过第二盖层73之后扩散到非晶硅层71中。扩散的金属催化剂74在非晶硅层71中形成籽晶75。籽晶75是当金属催化剂与硅接触时形成的金属硅化物(metalsilicide)。如上所述，籽晶75可以形成在源区或漏区中并且在源区和漏区之间的沟道层的外面的部分上。从籽晶75开始进行此后提及的晶化。通常，只扩散大约1/100的金属催化剂来形成籽晶75。没有通过第一盖层图案72的空的部分700扩散的金属催化剂74留在第二盖层73中。
接着，通过晶化非晶硅层71形成多晶硅层。晶化通过热处理来进行，并且热处理可以通过在炉中长时间加热非晶硅层71来进行，其中可以采用大约400至1000℃或大约550至700℃的晶化温度。如果非晶硅层71在上述温度范围内进行热处理，那么非晶硅层71从籽晶75向外侧生长并接触相邻晶粒，从而形成晶界并完全晶化非晶硅层71。
如前面工艺中所述，能够通过金属催化剂的选择性扩散来形成籽晶来控制晶粒尺寸及晶粒生长位置和方向，从而晶化非晶硅层的晶化方法称为超级晶粒硅(SGS)方法，并且通过此晶化方法形成的多晶硅层的晶粒可以生长到3至400μm的尺寸。
现在参照图8，第一盖层82形成在其上形成有非晶硅层81的衬底80上。在第一盖层82上形成第二盖层之后，构图第二盖层。第二盖层图案83具有空的部分800并且可以由氮化硅膜或氧化硅膜形成，并且以这样的方式来控制第二盖层图案83，即第二盖层图案83的实的部分的厚度厚于第一盖层82的厚度，或者第二盖层图案83的实的部分的密度高于第一盖层82的密度，从而不可能将金属催化剂84经过第二盖层图案83的实的部分进行扩散。即，第二盖层图案83起到金属催化剂扩散不可能或阻挡层的作用。
除了以上说明之外，根据本发明第二示例性实施例的用于制造薄膜晶体管的方法与根据本发明第一示例性实施例的制造薄膜晶体管的方法基本相同。
参照图9，盖层92形成在其上也形成有非晶硅层91的衬底90上。凹槽900形成在盖层92中，并且金属催化剂的层94形成在盖层92上。在图9的用于制造根据本发明的薄膜晶体管的此第三示例性方法中，只形成一个盖层94，这与图7A、7B、7C和7D的用于制造薄膜晶体管的第一示例性方法和图8的用于制造薄膜晶体管的第二示例性方法不同。盖层92可以由氮化硅膜或氧化硅膜形成，并且由于凹槽形成部分900的厚度比盖层72的其它部分薄，所以金属催化剂94能够扩散到凹槽形成部分900中。
参照图7D，在晶化之后，通过蚀刻去除第一盖层图案72、第二盖层73和金属催化剂74。去除上述结构72、73、74，从而防止或减少在晶化后的多晶硅层上的金属污染。
随后，通过构图多晶硅层并进行离子注入工艺，形成源/漏区77a、77b和沟道层77c。即，形成半导体层图案76。如上所述，根据第一盖层图案72或晶化的位置，能够以这样的方式来形成半导体层图案76，即半导体层图案76的宽度和长度比晶粒半径短、半导体层图案76的宽度和长度比晶粒直径短、及半导体层图案76的长度是晶粒半径的大约1.1至1.3倍。
在半导体层图案76上形成栅绝缘膜78之后，金属层和光致抗蚀剂层随后设置在栅绝缘膜78上。栅电极79通过构图光致抗蚀剂层并采用所构图的光致抗蚀剂层作为掩膜来蚀刻金属层而形成。采用获得的材料来完成薄膜晶体管。
如上所述，本发明的特定示例性实施例提供了具有良好特性和均匀性的薄膜晶体管。实施例控制晶化催化剂的均匀低浓度和晶化位置，从而在薄膜晶体管的沟道层中不存在籽晶且不存在晶界，或者在薄膜晶体管的沟道层中存在一个晶界。
虽然已经结合特定示例性实施例描述了本发明，本领域技术人员应当理解，本发明不限于公开的各实施例，而是相反，本发明覆盖包含在所附权利要求及其等价物的精神和范围之内的各种修改。
本申请要求于2004年6月30日提交的韩国专利申请第2004-0050915号的优先权和权益，在此引用其全部内容作为参考。
Claims (34)
1.一种薄膜晶体管，包括：
衬底；
半导体层图案，其形成在所述衬底上，该半导体层图案具有沟道层，所述沟道层没有籽晶并且没有晶界；
栅绝缘膜，其形成在所述半导体层图案上；以及
栅电极，其形成在所述栅绝缘膜上。
2.根据权利要求1的薄膜晶体管，其中所述半导体层图案具有源区和漏区，其中籽晶形成在所述源区或所述漏区中，并且其中所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的半径。
3.根据权利要求1的薄膜晶体管，其中所述半导体层图案具有源区和漏区，其中籽晶形成在所述源区和所述漏区之间的所述沟道层的外面的部分上，并且其中所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的直径。
4.根据权利要求1的薄膜晶体管，其中所述沟道层具有大约0.7至0.9的结晶度。
5.根据权利要求1的薄膜晶体管，其中所述薄膜晶体管用于液晶显示装置或有机电致发光装置中。
6.一种薄膜晶体管，包括：
衬底；
半导体层图案，其形成在所述衬底上，该半导体层图案具有沟道层，所述沟道层具有单一晶界；
栅绝缘膜，其形成在所述半导体层图案上；以及
栅电极，其形成在所述栅绝缘膜上。
7.根据权利要求6的薄膜晶体管，其中所述半导体层图案具有源区和漏区，其中籽晶形成在所述源区或所述漏区中，并且所述半导体层图案的长度为由所述籽晶形成的晶粒的半径的大约1.1至1.3倍。
8.根据权利要求6的薄膜晶体管，其中所述薄膜晶体管用于液晶显示装置或有机电致发光装置中。
9.一种用于制造薄膜晶体管的方法，包括：
在衬底上形成非晶硅层；
通过晶化并构图所述非晶硅层，形成具有其中不存在籽晶且不存在晶界的沟道层的半导体层图案；
在所述半导体层图案上形成栅绝缘膜；以及
在所述栅绝缘膜上形成栅电极。
10.根据权利要求9的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成盖层；
在所述盖层上形成开槽的部分，从而籽晶形成在所述半导体层图案的源区或漏区中；
在所述盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
11.根据权利要求9的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成第一盖层；
构图第一盖层，从而籽晶形成在所述半导体层图案的源区或漏区中；
在所构图的第一盖层上形成第二盖层；
在所述第二盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
12.根据权利要求10的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的半径。
13.根据权利要求11的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的半径。
14.根据权利要求9的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成盖层；
在所述盖层上形成开槽的部分，从而籽晶形成在所述半导体层图案的源区和漏区之间的沟道层的外面的部分上；
在所述盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
15.根据权利要求9的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成第一盖层；
构图所述第一盖层，从而籽晶形成在所述半导体层图案的源区和漏区之间的沟道层的外面的部分上；
在所述构图的第一盖层上形成第二盖层；
在所述第二盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
16.根据权利要求14的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的直径。
17.根据权利要求15的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的宽度和长度每个都短于由所述籽晶形成的晶粒的直径。
18.根据权利要求10的用于制造薄膜晶体管的方法，其中所述盖层由氮化硅膜或氧化硅膜形成。
19.根据权利要求14的用于制造薄膜晶体管的方法，其中所述盖层由氮化硅膜或氧化硅膜形成。
20.根据权利要求11的用于制造薄膜晶体管的方法，其中所述第一盖层图案和所述第二盖层每个由氮化硅膜或氧化硅膜形成。
21.根据权利要求15的用于制造薄膜晶体管的方法，其中所述第一盖层图案和所述第二盖层每个由氮化硅膜或氧化硅膜形成。
22.根据权利要求11的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的厚度比所述第二盖层的厚度厚。
23.根据权利要求15的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的厚度比所述第二盖层的厚度厚。
24.根据权利要求11的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的密度比所述第二盖层的密度高。
25.根据权利要求15的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的密度比所述第二盖层的密度高。
26.一种用于制造薄膜晶体管的方法，包括：
在衬底上形成非晶硅层；
通过晶化并构图所述非晶硅层，形成具有其中存在一个晶界的沟道层的半导体层图案；
在所述半导体层图案上形成栅绝缘膜；以及
在所述栅绝缘膜上形成栅电极。
27.根据权利要求26的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成盖层；
在所述盖层上形成开槽的部分，从而籽晶形成在所述半导体层图案的源区或漏区中；
在所述盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
28.根据权利要求26的用于制造薄膜晶体管的方法，其中所述形成所述半导体层图案包括：
在所述非晶硅层上形成第一盖层；
构图所述第一盖层使得籽晶形成在所述半导体层图案的源区或漏区中；
在所述构图的第一盖层上形成第二盖层；
在所述第二盖层上形成金属催化剂层；
将所述金属催化剂层的金属催化剂扩散到所述非晶硅层中；以及
通过利用所述扩散的金属催化剂晶化所述非晶硅层而形成多晶硅层。
29.根据权利要求27的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的长度为由所述籽晶形成的晶粒的半径的1.1至1.3倍。
30.根据权利要求28的用于制造薄膜晶体管的方法，其中所述半导体层图案以这样的方式形成，即所述半导体层图案的长度为由所述籽晶形成的晶粒的半径的1.1至1.3倍。
31.根据权利要求27的用于制造薄膜晶体管的方法，其中所述盖层由氮化硅膜或氧化硅膜形成。
32.根据权利要求28的用于制造薄膜晶体管的方法，其中所述第一盖层图案和所述第二盖层每个由氮化硅膜或氧化硅膜形成。
33.根据权利要求28的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的厚度比所述第二盖层的厚度厚。
34.根据权利要求28的用于制造薄膜晶体管的方法，其中部分所述第一盖层图案的密度比所述第二盖层的密度高。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR50915/04 | 2004-06-30 | ||
| KR1020040050915A KR100712101B1 (ko) | 2004-06-30 | 2004-06-30 | 박막트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716633A true CN1716633A (zh) | 2006-01-04 |
| CN100481509C CN100481509C (zh) | 2009-04-22 |
Family
ID=34928850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100758951A Active CN100481509C (zh) | 2004-06-30 | 2004-12-31 | 薄膜晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US20060003503A1 (zh) |
| EP (1) | EP1612852A1 (zh) |
| JP (2) | JP2006019689A (zh) |
| KR (1) | KR100712101B1 (zh) |
| CN (1) | CN100481509C (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| KR100611659B1 (ko) * | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| KR100656495B1 (ko) * | 2004-08-13 | 2006-12-11 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| KR100770269B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| TWI479660B (zh) * | 2006-08-31 | 2015-04-01 | Semiconductor Energy Lab | 薄膜電晶體，其製造方法，及半導體裝置 |
| KR100864883B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. |
| KR100788551B1 (ko) | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100839735B1 (ko) * | 2006-12-29 | 2008-06-19 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| KR100788545B1 (ko) * | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| WO2009108936A1 (en) * | 2008-02-29 | 2009-09-03 | The Trustees Of Columbia University In The City Of New York | Lithographic method of making uniform crystalline si films |
| KR101015844B1 (ko) * | 2008-06-19 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법 |
| GB0814099D0 (en) | 2008-08-01 | 2008-09-10 | Oxoid Ltd | Method of screening for pathogens |
| KR101117643B1 (ko) * | 2010-04-08 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법 |
| KR102183564B1 (ko) | 2014-04-23 | 2020-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| WO2018111247A1 (en) | 2016-12-13 | 2018-06-21 | Intel Corporation | Passivation dielectrics for oxide semiconductor thin film transistors |
| US11616057B2 (en) | 2019-03-27 | 2023-03-28 | Intel Corporation | IC including back-end-of-line (BEOL) transistors with crystalline channel material |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG108807A1 (en) * | 1989-02-14 | 2005-02-28 | Seiko Epson Corp | A semiconductor device and its manufacturing method |
| JPH0685220A (ja) * | 1992-09-04 | 1994-03-25 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP3921162B2 (ja) * | 1993-02-15 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JPH06333826A (ja) * | 1993-05-25 | 1994-12-02 | Sony Corp | 結晶成長方法および薄膜トランジスタの製造方法 |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR100306527B1 (ko) * | 1994-06-15 | 2002-06-26 | 구사마 사부로 | 박막반도체장치의제조방법,박막반도체장치 |
| JP3850462B2 (ja) * | 1995-04-26 | 2006-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6011275A (en) * | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JPH10214974A (ja) * | 1997-01-28 | 1998-08-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100340124B1 (ko) * | 1998-02-10 | 2003-01-29 | 주승기 | 박막트랜지스터 제조방법 |
| US6228693B1 (en) * | 1998-06-05 | 2001-05-08 | Sharp Laboratories Of America, Inc. | Selected site, metal-induced, continuous crystallization method |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP2000331932A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置 |
| JP3927756B2 (ja) * | 2000-05-16 | 2007-06-13 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| US6426246B1 (en) * | 2001-02-21 | 2002-07-30 | United Microelectronics Corp. | Method for forming thin film transistor with lateral crystallization |
| KR100418089B1 (ko) * | 2001-06-21 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 박막 트랜지스터 제조 방법 |
| JP4209606B2 (ja) * | 2001-08-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4056720B2 (ja) * | 2001-08-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 結晶質半導体膜の作製方法 |
| KR100483985B1 (ko) * | 2001-11-27 | 2005-04-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 |
| US7214573B2 (en) * | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100473996B1 (ko) * | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US20030228703A1 (en) * | 2002-04-05 | 2003-12-11 | The Regents Of The University Of Michigan | Fluorescence resonance energy transfer quantitation and stoichiometry in living cells |
| KR100470274B1 (ko) * | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
| JP2004211276A (ja) * | 2002-11-15 | 2004-07-29 | Aikawa Iron Works Co Ltd | 製紙原料の離解装置及び製紙原料の離解方法 |
| JP2004319538A (ja) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 |
| JP4342876B2 (ja) * | 2003-08-28 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法 |
| US7195992B2 (en) * | 2003-10-07 | 2007-03-27 | Sandisk 3D Llc | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
| KR100623689B1 (ko) * | 2004-06-23 | 2006-09-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050915A patent/KR100712101B1/ko active IP Right Grant
- 2004-12-10 JP JP2004358999A patent/JP2006019689A/ja active Pending
- 2004-12-20 US US11/019,658 patent/US20060003503A1/en not_active Abandoned
- 2004-12-22 EP EP04090506A patent/EP1612852A1/en not_active Ceased
- 2004-12-31 CN CNB2004100758951A patent/CN100481509C/zh active Active
-
2006
- 2006-07-25 US US11/493,044 patent/US7838352B2/en active Active
-
2008
- 2008-05-07 JP JP2008121611A patent/JP4384234B2/ja active Active
-
2010
- 2010-08-09 US US12/853,263 patent/US7935586B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7838352B2 (en) | 2010-11-23 |
| KR100712101B1 (ko) | 2007-05-02 |
| US7935586B2 (en) | 2011-05-03 |
| US20060003503A1 (en) | 2006-01-05 |
| KR20060001751A (ko) | 2006-01-06 |
| JP4384234B2 (ja) | 2009-12-16 |
| US20110020990A1 (en) | 2011-01-27 |
| JP2008227530A (ja) | 2008-09-25 |
| JP2006019689A (ja) | 2006-01-19 |
| CN100481509C (zh) | 2009-04-22 |
| EP1612852A1 (en) | 2006-01-04 |
| US20060263956A1 (en) | 2006-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1716633A (zh) | 薄膜晶体管及其制造方法 | |
| CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1149682C (zh) | 半导体器件的制造方法 | |
| KR100273831B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1738011A (zh) | 薄膜晶体管的制造方法 | |
| CN1691356A (zh) | 薄膜晶体管和使用该薄膜晶体管的有机电致发光显示器 | |
| CN1702532A (zh) | 薄膜晶体管、具有该晶体管的平板显示器及其制造方法 | |
| CN1097298C (zh) | 制造结晶硅半导体和薄膜晶体管的方法 | |
| CN1734787A (zh) | 薄膜晶体管及其制造方法 | |
| CN1098555A (zh) | 一种半导体器件及其制造方法 | |
| CN1457103A (zh) | 薄膜晶体管及其制造方法 | |
| CN1728404A (zh) | Tft、有该tft的电子器件及有该tft的平板显示器件 | |
| JP2009295996A (ja) | 薄膜トランジスタ | |
| CN1722385A (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| US7601565B2 (en) | Thin film transistor and method of fabricating the same | |
| CN1725440A (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| CN101064256A (zh) | 低温直接沉积多晶硅薄膜晶体管及其制造方法 | |
| CN1897223A (zh) | 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 | |
| CN1241269C (zh) | 薄膜晶体管及具有该薄膜晶体管之显示装置 | |
| CN1157765C (zh) | 晶体半导体材料的制造方法以及制造半导体器件的方法 | |
| CN101068028A (zh) | 半导体结构及金属氧化物半导体元件的制作方法 | |
| CN1581427A (zh) | 多晶硅薄膜的制造方法 | |
| CN1808694A (zh) | 多晶硅薄膜的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |