CN1241269C - 薄膜晶体管及具有该薄膜晶体管之显示装置 - Google Patents

薄膜晶体管及具有该薄膜晶体管之显示装置 Download PDF

Info

Publication number
CN1241269C
CN1241269C CNB021301204A CN02130120A CN1241269C CN 1241269 C CN1241269 C CN 1241269C CN B021301204 A CNB021301204 A CN B021301204A CN 02130120 A CN02130120 A CN 02130120A CN 1241269 C CN1241269 C CN 1241269C
Authority
CN
China
Prior art keywords
film
mentioned
dielectric
insulating film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021301204A
Other languages
English (en)
Other versions
CN1441501A (zh
Inventor
田中顺
大谷美晴
尾形洁
田村太久夫
堀越和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ips Pioneer Support Society
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1441501A publication Critical patent/CN1441501A/zh
Application granted granted Critical
Publication of CN1241269C publication Critical patent/CN1241269C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

构成该薄膜晶体管之绝缘膜是一种通过加热涂膜而形成的绝缘膜，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。通过设计该绝缘膜以主要具有直径约4纳米或更小的细孔，从而可降低该绝缘膜的介电常数，因此便可改善该薄膜晶体管的工作速度。从而改善主要由非晶硅构成之薄膜晶体管的工作速度，并实现一种包含这种薄膜晶体管的显示器。

Description

薄膜晶体管及具有该薄膜晶体管之显示装置
技术领域
本发明涉及一种薄膜晶体管，特别是涉及一种用于在绝缘基板(例如玻璃基板或硅基板)上构成像素切换装置或驱动电路之薄膜晶体管(此后将称为TFT)，并涉及一种包含此薄膜晶体管之液晶显示器及自发光显示器。
背景技术
在主动式矩阵液晶显示器中，使用TFT作为像素切换装置或驱动电路之晶体管。另外，近来，TFT正被用作有机电致发光装置(有机发光二极管(OLED)显示器)中的像素开关装置或驱动电路之晶体管，该发光装置作为一种自发光显示器而引人注目。
在常规的TFT中，通常使用非晶硅(此后将称为a-Si)作为晶体管材料，但是在此情形中，因为载流子迁移率小，所以切换速度慢，因此必须在该基板的周围处个别地安装一像素驱动LSI。
同时，如日本专利特许公开申请案第H5-145074号中所述，人们正在积极地发展采用具有高载流子迁移率之多晶硅(此后将称为p-Si)作为晶体管材料的TFT器件。此处，因为切换速度相当快，所以可将晶体管器件微型化，并且因为该驱动电路可集成在与该TFT器件相同的基板上，所以经由缩减制造步骤及缩减组件的数量可降低制造成本，从而可以相当低的成本制造高分辨率TFT基板。
另外，利用p-Si TFT制造方法，一种低温准分子激光晶化技术(被称为p-Si TFT)已经渐成为主流，其中使用准分子激光进行晶化，其可使得处理温度为450℃或更低，以便在热阻值低于石英的玻璃基板上形成p-Si TFT。
再者，人们正在研究使用激光提升晶体中的载流子迁移率。举例来说，在“2001年主动式矩阵液晶显示器国际研讨会”(2001年7月11-13日由日本应用物理协会主办，第71-74页)所公开的技术中，利用低温poly-Si TFT，除了可在相同的基板上整体形成像素驱动晶体管及驱动电路之外，在基板中内置DAC(数字模拟转换器)电路，并且可在像素区中内置存储电路以储存像素信息，以便开发更精密及高效率的显示器。
发明内容
常规的低温poly-Si薄膜晶体管具有下面的问题。换言之，为改善主动式矩阵显示器的性能，除了通过改善p-Si晶体以提升切换速度之外，还必须改善TFT电路本身(包含内置的驱动电路等)的工作速度。
其中一种改善TFT电路工作速度的方法是，优化TFT器件结构及改善其结晶度，或降低构成该TFT电路之布线阻值及降低布线之间的寄生电容值。在任一种情形中，都有必要改善性能，同时改善材料(如构成TFT电路之布线及绝缘膜)的形成方法。
本发明的目的是解决上述的各种问题，并且提供一种薄膜晶体管，它在绝缘基板(如玻璃基板或硅基板)上构成高效率的像素驱动装置及驱动电路，并且提供一种高效率的液晶显示器及自发光显示器。
为实现前述的目的，本发明希望能够通过降低构成薄膜晶体管之绝缘膜材料的介电常数、并因此降低布线之间的电容值以提升薄膜晶体管的驱动速度。
在本发明中，形成薄膜晶体管的绝缘膜计有，形成于该poly-Si膜下层上方的底层绝缘膜、栅极绝缘膜、布线层间绝缘膜、及表面保护膜(钝化膜)。作为一个实例，图1示出一种p-MOS TFT，与上述对应的是，绝缘膜层(如底层绝缘膜2)、栅极绝缘膜6、层间绝缘膜8及表面保护膜11。
通常会使用CVD(化学气相沉积)方法形成的氧化硅膜或氮化硅膜，并被用作前面的绝缘膜，这些材料中最低介电常数是氧化硅膜的值4。通过改变该CVD方法的沉积条件，可降低所形成的绝缘膜的介电常数。然而，使用等离子体是在利用CVD方法形成薄膜的主流，在沉积期间，等离子体可能会破坏半导体层或电极表面层，并且因而影响该晶体管的性能。
同时，作为用以降低该绝缘膜介电常数的构件，可以使用绝缘有机聚合物，如聚酰胺。虽然有机聚合物因为其介电常数低于4而较适合使用，但是其缺点是机械强度实际上低于无机膜，并且其吸湿性及湿气渗透性较高。再者，当作为层间绝缘膜时，该器件的可靠性便会发生问题，如该器件结构的机械强度降低及因为吸收湿气造成线路腐蚀。
因此，在防止半导体层及布线层遭到破坏的同时，尤其要检验一种方法，以通过利用绝缘膜降低绝缘膜的介电常数。因此，在本发明中，通过形成一绝缘膜达到前述的目的，其中，用以形成薄膜晶体管的绝缘膜的介电常数为3.4或更低，该薄膜晶体管包含在基板上形成的半导体薄膜，该绝缘膜中具有小细孔，它具有的主要组成物为SiO(氧化硅)。此处所指的绝缘膜是底层绝缘膜、栅极绝缘膜、层间绝缘膜、表面保护膜及在该玻璃基板上所形成的类似的绝缘膜。另外，该绝缘膜中的细孔直径原则上不小于0.05纳米且不大于4纳米，较佳的是不小于0.05纳米且不大于1纳米。
再者，该绝缘膜主要是由SiO组成并且通过加热涂膜而形成的绝缘膜，该涂膜的主要组成物为氢倍半硅氧烷(silsesquioxane)化合物或甲基倍半硅氧烷化合物。
以氢倍半硅氧烷化合物作为其主要组成物的涂液的制备，是通过将标准化学式为(HSiO/3/2)n的化合物溶解在溶剂中，如甲基异丁酮。将此溶液涂在该基板上，在100至250℃温度中进行中度加热之后，在惰性气体气氛(如氮气氛)中，将其在350至450℃温度中进行加热。从而会在梯状结构中形成Si-O-Si结合键，并且最后会形成以SiO作为主要组成物的绝缘膜。
以甲基倍半硅氧烷化合物作为主要组成物的涂液的制备，是通过将标准化学式为(CH3SiO3/2)的化合物溶解在溶剂(如甲基异丁酮)。将此溶液涂在该基板上，在100至250℃温度中进行中度加热之后，在惰性气体气氛(如氮气氛)，将其在350至450℃温度中进行加热。从而会在梯状结构中形成Si-O-Si结合键，并且最终形成以SiO作为主要组成物的绝缘膜。
在主要由SiO组成并且通过加热涂膜而形成的绝缘膜中，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物，作为用以控制该绝缘膜中细孔直径的方法，举例来说，一种方法是，除了在该氢倍半硅氧烷化合物溶液中包含甲基异丁酮之类的溶剂之外，还包含一种组成物，其热解温度高于此溶剂，其中于该膜中分解的微量该组成物形成细孔。
利用这种方法，通过以不同方式选取具有高热解温度的组成物，可以利用分解温度改变分解行为。因此，通过控制细孔的形成，可使得该细孔直径范围落在选择的范围内。
当形成一薄膜晶体管时，必须在该绝缘膜上形成一开孔。但是，因为前面的绝缘膜是以SiO为其主要组成物的膜，所以与常规的氧化膜及类似的膜相同，可使用蚀刻气体形成该开孔。所以，优点是仍然可使用常规的氧化硅膜蚀刻器件。
用以涂溶剂形成绝缘膜的方法有：旋涂法、狭缝涂布(split-coating)法或印制法。并且，因为该绝缘膜是通过加热此涂膜而形成的，所以其优点是与CVD方法的绝缘膜比较起来，即使对于密集形成细微的布线，不同的涂层特性是有利的，从而可消除表面差异。
另外，在TFT生产线中，使用大型玻璃基板已经成为最近的主流，例如，730×930毫米，1000×1200毫米。当在这些大基板上利用CVD方法形成绝缘膜时，便需要大型的沉积装置，而设备成本对器件成本的影响非常大。相反地，利用本发明，因为是利用涂布/加热方法形成该绝缘膜，可大幅地降低设备成本，所以可有效地降低生产线投资成本并且最后可控制器件成本。
再者，利用本发明，较佳的是，在该绝缘材料加热/形成步骤中，最高的加热温度在350至400℃范围之间，并且可与一种普通工艺方法相结合，该方法用于在玻璃基板上、于450℃或更低的温度下形成主要由多晶硅所构成的薄膜晶体管。
这里，通过采用降低于该绝缘膜中形成小细孔时的密度及接近真空介电常数的方法，该绝缘膜的介电常数可低于氧化硅膜的介电常数。特别是，通过控制这些小细孔的大小及密度，便可形成具有任意介电常数的绝缘膜。
然而，当小细孔的直径变大时，可能发生的问题是，该绝缘膜本身结构的机械强度会变差，或该绝缘膜中的漏电流变大从而降低绝缘膜的耐受电压特性。因此，必须特别注意于包含于该绝缘膜中的细孔大小。
因此，利用本发明，通过控制细孔直径的范围来抑制绝缘膜的机械强度及耐受电压的恶化。该细孔之主直径较佳的是在5.0纳米或更小范围内。此处，当该细孔主直径在1.0纳米或更小范围内时，该绝缘膜的介电常数便会大幅地降低至4以下，当该细孔主直径在2.0纳米或更小范围内时、或者当细孔的密度增加时，该绝缘膜的介电常数会进一步地降低，而且其数值会大幅地降低至3以下。
再者，利用本发明，为降低布线阻值，形成该薄膜晶体管的电路布线采用铝、或是电阻率低于铝的金属材料作为其主要组成物。以铝为主要材料的布线材料的实例有：A1，A1-1％Si，A1-4％Cu等。当该绝缘膜的形成温度在350至400℃范围之间时，由于可抑制产生对于形成前面的布线会造成间题的小突起(hillocks)，所以可产生具高效率特性的薄膜晶体管。
另外，建议可使用铜作为材料，其能够降低的布线阻值大于铝布线。因此，结合铜布线及前述的绝缘膜便可形成具更高效率特性的薄膜晶体管。
附图说明
下面的说明结合附图，可以更清楚地理解本发明的所有特征、目的及优点，其中：
图1所示是用于解释实施例1的p-MOS薄膜晶体管剖面图；
图2所示是用于解释实施例2的n-MOS薄膜晶体管剖面图；
图3所示是用于解释存在于该绝缘膜中细孔的细孔生成分布图；
图4所示是用于解释具有图3所示细孔之绝缘膜的光穿透率的说明图；
图5所示是用于解释存在于该绝缘膜中细孔的细孔生成分布图；
图6所示是用于解释实施例4的液晶显示器剖面图；
图7所示是一种与p-MOS与n-MOS晶体管所组成之垂直驱动电路与水平驱动电路整体形成于相同玻璃基板上的液晶显示器的平面图；及
图8所示是用于解释实施例5的有机电致自发光显示器剖面图。
具体实施方式
现在将参考附图说明本发明的实施例。
(实施例1)
图1所示是用于解释本发明的实施例的p-MOS薄膜晶体管剖面图。首先要说明的是p-MOS薄膜晶体管的制造方法。
当在非碱金属玻璃基板1上沉积一底层绝缘膜2及一a-Si膜之后，利用众所周知的准分子激光晶化技术，将a-Si膜的必要区域制成多晶硅膜之后形成一图样，按照公知的离子掺杂，采用杂质注入技术形成具有源极区3、沟道区4及漏极区5的p型半导体薄膜层。之后，依序层叠栅极绝缘膜6、栅极电极7、及覆盖上面各层的层间绝缘膜8，之后，便会形成经由开孔连接到源极区的源极电极9、经由开孔连接到漏极区的漏极电极10、及用于覆盖前述器件之表面的钝化膜11，完成该p-MOS薄膜晶体管。
此处，该底层绝缘膜2、栅极绝缘膜6、层间绝缘膜8及钝化膜11之中至少任一层的形成方式如下。作为一个示例，将说明层间绝缘膜的情况。换言之，利用公知的涂布方法，在该半导体薄膜上涂布以氢倍半硅氧烷化合物作为主要组成物的甲基异丁酮溶液，之后会在氮气氛中以200℃的温度加热30分钟。再者，通过在氮气氛中以400℃的温度额外加热30分钟，将在梯状结构中形成Si-O-Si结合键，从而最后可形成以SiO作为主要组成物的绝缘膜。
(实施例2)
图2所示是用于解释实施例2的n-MOS薄膜晶体管的剖面图。在图2中，该n-MOS薄膜晶体管是以下面的步骤形成的。也就是，当在非碱金属玻璃基板1上沉积一底层绝缘膜2及一a-Si膜之后，利用公知的准分子激光晶化技术，将该a-Si膜区域之至少一部份制成多晶硅膜。在该多晶硅膜上形成一图样，接着，利用依据离子掺杂的杂质注入技术形成一n型半导体薄膜层，其包含源极区3、沟道区4、漏极区5、轻掺杂漏极区(LDD区)12、13。接着，在该n型半导体薄膜层的上方形成栅极绝缘膜6、栅极电极7、及覆盖上面各层的层间绝缘膜8，之后，形成经由开孔连接到源极区的源极电极9、经由开孔连接到漏极区的漏极电极10、及用以覆盖前述之器件表面的钝化膜11，完成该n-MOS薄膜晶体管。
此处，在该底层绝缘膜2、栅极绝缘膜6、层间绝缘膜8及钝化膜1-1之中至少任一层上涂布以氢倍半硅氧烷化合物作为主要组成物的甲基异丁酮溶液，之后在氮气氛中以200℃的温度加热30分钟，再在氮气氛中以400℃的温度进一步加热30分钟，以便形成以SiO作为主要组成物的绝缘膜，其中，在梯状结构中形成Si-O-Si结合键。在图2中，此绝缘膜被用作层间绝缘膜8。
上述实施例1及2中所使用的绝缘膜之介电常数为3.4或更小，优选的是3.0，并且在该绝缘膜中有细孔。这些细孔的主直径在5.0纳米或更小的范围内，尤其是在1.0纳米或更小的范围内。图3所示是细孔生成分布图。该细孔生成分布是利用Ri gaku公司所制造的X射线薄膜结构分析装置ATX-G进行测量。测量结果如下所述。
首先，在基板上涂布以氢倍半硅氧烷化合物作为主要组成物的甲基异丁酮溶液，之后在氮气氛中以200℃的温度加热30分钟，并且在氮气氛中以400℃的温度进一步加热30分钟，以便形成以SiO作为主要组成物的绝缘膜，其中在梯状结构中形成Si-O-Si结合键。至于前述的绝缘膜，其膜厚度及膜密度的测量是利用X射线反射率测量方法，之后测量漫散射X射线分量。
根据该漫散射测量数据、散射体(scatterer)；也就是，细孔生成之分布的计算是依照预期该球型散射体的散射函数来比较理论散射强度。
另外，相对于该绝缘膜，形成厚度为0.7毫米的有角的玻璃基板，不具有基准玻璃基板，使用日立公司所制造的U-4000分光光度计测量400纳米至800纳米波长范围内(为可见光范围)的光穿透率。其结果如图4所示。
图中所示，在400纳米至800纳米之波长范围内的光穿透率为90％。在短波长处穿透率并不会衰减并且显示出稳定的高数值，并且具有足够的穿透率可作为显示器中所用的薄膜材料。
当使用内部含有图3所示细孔之绝缘材料作为图1或图2中的层间绝缘膜8时，与以常规CVD方法利用氧化硅膜的情况相比较，该薄膜晶体管的布线延迟时间可缩短约20％。顺便一提，源极电极9及漏极电极10都是由铝线所制成的。
(实施例3)
实施例3是在图1或图2的底层绝缘膜2、层间绝缘膜8及钝化膜11上涂布绝缘膜的情况，该绝缘膜是通过加热以氢倍半硅氧烷化合物作为其主要组成物的涂膜而产生的。形成该绝缘膜的方法与上面的实施例1及2相同，但是绝缘膜之介电常数约为2.5，其中包含的细孔的主直径在5.0纳米或更小范围内，尤其是在2.0纳米或更小的范围内。
与实施例1及2相同，图5所示是细孔生成分布的测量结果，该测量是利用Rigaku公司所制造的X射线薄膜结构分析装置ATX-G进行的。因此，与实施例2相同，通过采用前述的绝缘膜至该底层绝缘膜2、层间绝缘膜8及钝化膜11之中至少一层，布线延迟时间便可缩短约25％。
(实施例4)
图6所示是使用实施例1至3中所述之薄膜晶体管的一种液晶显示器剖面图。在本实施例中，实施例1及2中所形成的p-MOS及n-MOS薄膜晶体管构成的驱动电路被设置在该基板附近，如图7所示，垂直驱动电路21与水平驱动电路22整体形成于靠在显示区域20的相同玻璃基板23上。
在图6所示的情况中，通过将ITO电极14经由至钝化膜11的开孔连接至漏极电极10，构成像素的ITO电极14被形成在图2所示之n-MOS薄膜晶体管的钝化膜11上，作为像素驱动晶体管。该液晶显示器的结构包括玻璃基板19上的彩色滤光层18，基板19面对其上形成有薄膜晶体管的玻璃基板1(与图2的玻璃基板1对应)；相对的共同ITO电极层17，形成在该彩色滤光层18上；间隔16，用以控制TFT玻璃基板1的间隙；及液晶层15，其厚度由该间隔所指定。
在图6中，并未示出用以导入液晶的基板外围。另外，虽然采用顶栅低温多晶硅薄膜晶体管的情况是示例性的，不过本发明并不限于这些实施例。
(实施例5)
图8所示是使用实施例1至3所述之薄膜晶体管的有机电致自发光显示器的剖面图。在本实施例中，实施例1及2中所形成的p-MOS及n-MOS薄膜晶体管所构成的驱动电路被设置在基板附近，垂直驱动电路21与水平驱动电路22被整体形成于靠着该显示区域的相同玻璃基板上。
在图8中，使用图2所示之n-MOS薄膜晶体管作为像素驱动薄膜晶体管，一个像素阳极电极(ITO电极)24被形成并经由至其钝化膜11的开孔，之后，形成一个分离绝缘膜25，用以分离个别像素之间的有机电发光层26。此处，使用聚酰胺材料作为该分离绝缘膜25。接着，在其上形成有机电发光层26作为发光层，在其上形成一阴极电极27，从而完成一有机电致自发光显示器。
在以上实施例4及5所述的显示器中，使用实施例1至3中所述的薄膜晶体管来驱动红、绿及蓝色像素，而该绝缘膜构成此薄膜晶体管；也就是说，在底层绝缘膜、栅极绝缘膜、层间绝缘膜、钝化膜及表面绝缘膜中，通过在其中至少一层中采用一绝缘膜，该绝缘膜内部包含具有指定直径的细孔，便可降低薄膜晶体管的杂散电容值，因此，可改善该薄膜晶体管的驱动速度。
如上所述，通过使用具有低介电常数及小细孔的绝缘膜，其中细孔生成分布是受控制的，便可改善薄膜晶体管的性能。另外，通过在像素切换装置或驱动电路中使用前述的薄膜晶体管，便可改善液晶显示器及自发光显示器的性能。
虽然已经显示及说明根据本发明的几种实施例，但是应该了解的是，在不脱离本发明的范围的情况下，可对所公开的实施例进行变化及修改。所以，并不希望限制于此处所显示及所说明的细节，而是希望涵盖在权利要求书之范围中的所有变化及修改。
图中：
图1
1：玻璃基板
2：底层绝缘膜
3：p型薄膜半导体源极区
4：p型薄膜半导体沟道区
5：p型薄膜半导体漏极区
6：栅极绝缘膜
7：栅极电极
8：层间绝缘膜
9：源极电极
10：漏极电极
11：钝化膜
图2
1：玻璃基板
2：底层绝缘膜
3’：n型薄膜半导体源极区
4’：n型薄膜半导体沟道区
5’：n型薄膜半导体漏极区
6：栅极绝缘膜
7：栅极电极
8：层间绝缘膜
9：源极电极
10：漏极电极
11：钝化膜
12：轻掺杂漏极区
13：轻掺杂漏极区
图4
SOG_T12沉积条件
薄膜厚度：300nm
温度：
90℃/10分，150℃/10分，200℃/10分，
400℃/30分，
炉内，氮气氛
图6
14：像素ITO电极
15：液晶层
16：间隔控制垫片
17：相对的共同ITO电极层
18：彩色滤光层
19：相对的玻璃基板
图7
20：显示区域
21：垂直驱动电路
22：水平驱动电路
23：玻璃基板
图8
24：像素阳极电极
25：绝缘膜
26：有机电发光层(光发射层)
27：阴极电极

Claims (16)

1. 一种薄膜晶体管，在设置在基板上的底层绝缘膜上，依次形成有：由源极区、沟道区、漏极区构成的被构图的多晶硅膜、覆盖该多晶硅膜的栅极绝缘膜、上述沟道区对应的位置上设置在上述栅极绝缘膜上的栅极电极、覆盖该栅极电极的层间绝缘膜，具有如下形成的表面保护膜，覆盖经由贯通上述层间绝缘膜和上述栅极绝缘膜的开口连接到上述源极区的源极电极和连接到上述漏极区的漏极电极，该薄膜晶体管的特征在于，
上述底层绝缘膜、上述栅极绝缘膜、上述层间绝缘膜和上述表面保护膜的至少任何一种的绝缘膜是一种在该膜中具有小细孔含有Si-O的绝缘膜，该绝缘膜的介电常数为2.5或以上不到3.4。
2.如权利要求1所述的薄膜晶体管，其特征在于，
上述小细孔的直径在0.05nm或以上5nm或以下的范围。
3.如权利要求1所述的薄膜晶体管，其特征在于，
该绝缘膜是通过加热一涂膜而形成的，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。
4.如权利要求1所述的薄膜晶体管，其特征在于，
该多晶硅膜是通过使用准分子激光对非晶硅膜进行热处理，使晶粒生长而形成的。
5.一种薄膜晶体管，在设置在基板上的底层绝缘膜上，依次形成有：由源极区、沟道区、漏极区构成的被构图的多晶硅膜、覆盖该多晶硅膜的栅极绝缘膜、上述沟道区对应的位置上设置在上述栅极绝缘膜上的栅极电极、覆盖该栅极电极的层间绝缘膜，具有如下形成的表面保护膜，覆盖经由贯通上述层间绝缘膜和上述栅极绝缘膜的开口连接到上述源极区的源极电极和连接到上述漏极区的漏极电极，该薄膜晶体管的特征在于，
在夹持上述沟道区位置上的上述多晶硅膜设有低浓度的杂质区，上述底层绝缘膜、上述栅极绝缘膜、上述层间绝缘膜和上述表面保护膜的至少任何一种的绝缘膜是一种在该膜中具有小细孔含有Si-O的绝缘膜，该绝缘膜的介电常数为2.5或以上不到3.4。
6.如权利要求5所述的薄膜晶体管，其特征在于，
上述小细孔的直径在0.05nm或以上5nm或以下的范围。
7.如权利要求5所述的薄膜晶体管，其特征在于，
该绝缘膜是通过加热一涂膜而形成的，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。
8.如权利要求5所述的薄膜晶体管，其特征在于，
该多晶硅膜是通过使用准分子激光对非晶硅膜进行热处理，使晶粒生长而形成的。
9.一种液晶显示器，该液晶显示器的形成有薄膜晶体管的薄膜晶体管用玻璃基板和形成有彩色滤光层的玻璃基板夹持液晶层面对设置，该薄膜晶体管在设置在基板上的底层绝缘膜上，依次形成有：由源极区、沟道区、漏极区构成的被构图的多晶硅膜、覆盖该多晶硅膜的栅极绝缘膜、上述沟道区对应的位置上设置在上述栅极绝缘膜上的栅极电极、覆盖该栅极电极的层间绝缘膜，具有如下形成的表面保护膜，覆盖经由贯通上述层间绝缘膜和上述栅极绝缘膜的开口连接到上述源极区的源极电极和连接到上述漏极区的漏极电极，其特征在于，
上述底层绝缘膜、上述栅极绝缘膜、上述层间绝缘膜和上述表面保护膜的至少任何一种的绝缘膜是一种在该膜中具有小细孔含有Si-O的绝缘膜，该绝缘膜的介电常数为2.5或以上不到3.4。
10.如权利要求9所述的液晶显示器，其特征在于，
上述小细孔的直径在0.05nm或以上5nm或以下的范围。
11.如权利要求9所述的液晶显示器，其特征在于，
该绝缘膜是通过加热一涂膜而形成的，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。
12.如权利要求9所述的液晶显示器，其特征在于，
该多晶硅膜是通过使用准分子激光对非晶硅膜进行热处理，晶粒生长而形成的。
13.一种自发光液晶显示器，在设置在基板上的底层绝缘膜上，依次形成有：由源极区、沟道区、漏极区构成的被构图的多晶硅膜、覆盖该多晶硅膜的栅极绝缘膜、上述沟道区对应的位置上设置在上述栅极绝缘膜上的栅极电极、覆盖该栅极电极的层间绝缘膜，具有如下形成的表面保护膜，覆盖经由贯通上述层间绝缘膜和上述栅极绝缘膜的开口连接到上述源极区的源极电极和连接到上述漏极区的漏极电极，被阳电极和阴电极夹持的有机电致发光层被设置为在上述表面保护膜上与上述阳电极和阴电极连接，该液晶显示器的特征在于，
上述底层绝缘膜、上述栅极绝缘膜、上述层间绝缘膜和上述表面保护膜的至少任何一种的绝缘膜是一种在该膜中具有小细孔含有Si-O的绝缘膜，该绝缘膜的介电常数为2.5或以上不到3.4。
14.如权利要求13所述的自发光液晶显示器，其特征在于，
上述小细孔的直径在0.05nm或以上5nm或以下的范围。
15.如权利要求13所述的自发光液晶显示器，其特征在于，
该绝缘膜是通过加热一涂膜而形成，该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。
16.如权利要求13所述的自发光液晶显示器，其特征在于，
该多晶硅膜是通过使用准分子激光对非晶硅膜进行热处理，使晶粒生长而形成的。
CNB021301204A 2002-02-26 2002-08-22 薄膜晶体管及具有该薄膜晶体管之显示装置 Expired - Fee Related CN1241269C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002048945 2002-02-26
JP48945/2002 2002-02-26
JP48945/02 2002-02-26
JP139411/02 2002-05-15
JP139411/2002 2002-05-15
JP2002139411A JP2003324201A (ja) 2002-02-26 2002-05-15 薄膜トランジスタ及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
CN1441501A CN1441501A (zh) 2003-09-10
CN1241269C true CN1241269C (zh) 2006-02-08

Family

ID=27759702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021301204A Expired - Fee Related CN1241269C (zh) 2002-02-26 2002-08-22 薄膜晶体管及具有该薄膜晶体管之显示装置

Country Status (5)

Country Link
US (1) US20030160283A1 (zh)
JP (1) JP2003324201A (zh)
KR (1) KR100480412B1 (zh)
CN (1) CN1241269C (zh)
TW (1) TW560074B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238675B (en) 2004-01-19 2005-08-21 Hitachi Displays Ltd Organic light-emitting display and its manufacture method
JP4652704B2 (ja) * 2004-03-11 2011-03-16 キヤノン株式会社 有機半導体素子
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
KR100713985B1 (ko) * 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
JP5154009B2 (ja) * 2005-10-21 2013-02-27 株式会社ジャパンディスプレイイースト 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法
CN104681447A (zh) 2009-09-04 2015-06-03 株式会社半导体能源研究所 半导体器件的制造方法
JP5445115B2 (ja) 2009-12-24 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6276496B2 (ja) * 2012-04-27 2018-02-07 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法
US9431487B2 (en) 2013-01-11 2016-08-30 International Business Machines Corporation Graphene layer transfer
KR102104358B1 (ko) * 2013-03-14 2020-05-29 엘지디스플레이 주식회사 박막 트랜지스터와 그 제조방법 및 표시장치
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019807A (en) * 1984-07-25 1991-05-28 Staplevision, Inc. Display screen
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
US6063714A (en) * 1995-11-16 2000-05-16 Texas Instruments Incorporated Nanoporous dielectric thin film surface modification
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3435325B2 (ja) * 1997-02-13 2003-08-11 株式会社東芝 低誘電率珪素酸化膜の形成方法
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
JP2000196099A (ja) * 1998-12-28 2000-07-14 Matsushita Electronics Industry Corp 薄膜トランジスタおよびその製造方法
JP2000269204A (ja) * 1999-01-13 2000-09-29 Hitachi Chem Co Ltd 半導体装置
JP3678065B2 (ja) * 1999-08-19 2005-08-03 株式会社デンソー 集積化フォトセンサ
EP1183724A1 (en) * 2000-03-13 2002-03-06 Koninklijke Philips Electronics N.V. A method of manufacturing a semiconductor device
US6576568B2 (en) * 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
KR20030073006A (ko) * 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법

Also Published As

Publication number Publication date
KR20030070807A (ko) 2003-09-02
KR100480412B1 (ko) 2005-04-06
US20030160283A1 (en) 2003-08-28
CN1441501A (zh) 2003-09-10
TW560074B (en) 2003-11-01
JP2003324201A (ja) 2003-11-14

Similar Documents

Publication Publication Date Title
CN1051882C (zh) 绝缘栅薄膜晶体管
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN101043047A (zh) 显示装置及其制造方法
CN1825614A (zh) 具有辅助电极线的有机电致发光显示装置及其制造方法
CN1241269C (zh) 薄膜晶体管及具有该薄膜晶体管之显示装置
CN1236476C (zh) 半导体显示装置及其制造方法
CN1755943A (zh) 具有半导体元件的显示器件及其制造方法
CN1716637A (zh) 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法
CN1549316A (zh) 半导体器件的制造方法
CN1457220A (zh) 有源矩阵型有机电致发光显示装置及其制造方法
CN1691356A (zh) 薄膜晶体管和使用该薄膜晶体管的有机电致发光显示器
CN1666580A (zh) 有机电致发光显示器件及其制造方法
CN1591922A (zh) 电子设备,半导体器件,以及适用于制造此类器件的方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1681365A (zh) 有机电致发光显示器件及其制造方法
CN1784104A (zh) 显示装置及其制造方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1674728A (zh) 有机电致发光器件及其制造方法
CN1829399A (zh) 阵列基板、其制造方法以及应用其的电子装置
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN101170076B (zh) 有机电激发光元件的制造方法及影像显示系统
CN1716633A (zh) 薄膜晶体管及其制造方法
CN1121741C (zh) 半导体器件及其制造方法
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法
CN1851901A (zh) 有机发光二极管面板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111123

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111123

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20120822