JP6276496B2 - 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法 - Google Patents

薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法 Download PDF

Info

Publication number
JP6276496B2
JP6276496B2 JP2012102320A JP2012102320A JP6276496B2 JP 6276496 B2 JP6276496 B2 JP 6276496B2 JP 2012102320 A JP2012102320 A JP 2012102320A JP 2012102320 A JP2012102320 A JP 2012102320A JP 6276496 B2 JP6276496 B2 JP 6276496B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
tft
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012102320A
Other languages
English (en)
Other versions
JP2013232451A (ja
Inventor
佐藤　治
治 佐藤
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2012102320A priority Critical patent/JP6276496B2/ja
Publication of JP2013232451A publication Critical patent/JP2013232451A/ja
Application granted granted Critical
Publication of JP6276496B2 publication Critical patent/JP6276496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）およびその製造方法、並びにＴＦＴを用いた表示装置に関する。
従来から、例えばガラス基板上にＴＦＴを形成し、ガラス基板からＴＦＴを剥離させ、剥離したＴＦＴを他の基板に転写することで、薄膜デバイスを製造する方法が知られている（例えば、特許文献１参照）。以下、図面を参照しながら、薄膜デバイスの製造方法について説明する。
図２は、従来の薄膜デバイスの製造方法を示す説明図である。
まず、ガラス基板５１上に、例えばアモルファスシリコン（ａ−Ｓｉ：ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）で犠牲層５２を形成し、犠牲層５２上にポリイミド（Ｐｏｌｙｉｍｉｄｅ、以下「ＰＩ」と称する）を塗布して硬化させ、ＴＦＴ形成層５３を形成する（図２（ａ）参照）。
続いて、ＰＩで形成されたＴＦＴ形成層５３上に、ＴＦＴプロセスを用いて、ＴＦＴ配線５４を形成する（図２（ｂ）参照）。なお、ＴＦＴプロセスは、一般的なガラス基板の場合と同様なので、説明を省略する。また、以下、ＴＦＴ形成層５３とＴＦＴ配線５４とを合わせたものを、単に「ＴＦＴ」と称することもある。
次に、犠牲層５２を、例えばレーザアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）等によって破壊し、ＴＦＴ配線５４が形成されたＴＦＴ形成層５３を、ガラス基板５１から剥離させる（図２（ｃ）参照）。なお、ａ−Ｓｉにレーザを照射することで、ａ−Ｓｉ中の水素が気体化して接触面積が小さくなることにより、剥離が可能になる。
続いて、剥離したＴＦＴ形成層５３を、例えばフレキシブル（Ｆｌｅｘｉｂｌｅ）基板５５に転写し（貼り付け）、フレキシブルな薄膜デバイスを製造する（図２（ｄ）参照）。なお、犠牲層の種類、犠牲層の破壊方法、およびＴＦＴ形成層の転写方法は、上述したものに限定されず、多種多様である。
特開平１０−１２５９３１号公報
従来は、ＴＦＴを形成する際に、ＴＦＴ形成層としてＰＩが用いられている。ここで、ＰＩは、耐熱性（耐熱温度５００℃程度）および耐薬品性に優れるとともに、塗布法によりＴＦＴ形成層を形成することができるので、広く用いられている。
しかしながら、ＰＩは、オレンジ色（茶色）に着色しているので、ＰＩをＴＦＴ形成層として形成されたＴＦＴを、ボトムエミッション（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）型の有機ＥＬディスプレイ（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）や液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に適用することができないという問題がある。
なお、透明ＰＩと呼ばれるものも存在しているが、耐熱温度が３００℃程度以下なので、一般的なＴＦＴプロセス（低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）工程やａ−Ｓｉ工程）に適用することができない。
すなわち、ＰＩの耐熱性を高めるためには、分子のパッキング（Ｐａｃｋｉｎｇ）を強める必要があるが、パッキングを強めると、電荷移動相互作用が高まって、着色を生じることになる。
また、ＰＩには、波長４００ｎｍの近辺に透過率の低い（９０％程度）領域（光を吸収する領域）が存在するので、ＰＩをＴＦＴ形成層として形成されたＴＦＴを、ディスプレイに適用した場合には、色が赤っぽくなるという問題もある。
この発明は、上記のような課題を解決するためになされたものであり、透明度の高い薄膜トランジスタ（ＴＦＴ）、およびこのような薄膜トランジスタの製造方法、並びにこのような薄膜トランジスタを用いた表示装置を得ることを目的とする。
また、この発明に係る薄膜トランジスタの製造方法は、基板上に犠牲層を形成するステップと、犠牲層上にシルセスキオキサンによる薄膜トランジスタ形成層を形成するステップと、薄膜トランジスタ形成層上に薄膜トランジスタ配線を形成するステップと、薄膜トランジスタ配線が形成された薄膜トランジスタ形成層を剥離するステップと、剥離した薄膜トランジスタ形成層を、他の基板に転写するステップと、を備えたものである。
この発明に係る薄膜トランジスタによれば、シルセスキオキサンで形成された薄膜トランジスタ形成層と、薄膜トランジスタ形成層上に形成された薄膜トランジスタ配線と、を備えている。
また、この発明に係る薄膜トランジスタの製造方法によれば、基板上に犠牲層を形成するステップと、犠牲層上にシルセスキオキサンによる薄膜トランジスタ形成層を形成するステップと、薄膜トランジスタ形成層上に薄膜トランジスタ配線を形成するステップと、を備えている。
また、この発明に係る表示装置によれば、上述した薄膜トランジスタを用いている。
ここで、シルセスキオキサンは、耐熱性および耐薬品性に優れるとともに、透明性の高い材料である。
そのため、透明度の高い薄膜トランジスタ（ＴＦＴ）、およびこのような薄膜トランジスタの製造方法、並びにこのような薄膜トランジスタを用いた表示装置を得ることができる。
この発明の実施の形態１に係る表示装置の製造方法を示す説明図である。 従来の薄膜デバイスの製造方法を示す説明図である。
以下、この発明に係る薄膜トランジスタ（ＴＦＴ）およびその製造方法、並びに表示装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る表示装置の製造方法を示す説明図である。この発明の実施の形態１では、ＴＦＴ形成層として、上述したＰＩに代えて、シルセスキオキサン（Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ、以下「ＳＳＱ」と称する）を用いている。
まず、耐熱性に優れた基板（例えば、ガラス基板１）上に、例えばａ−Ｓｉで犠牲層２を形成し、犠牲層２上にＳＳＱを塗布して硬化させ、薄膜トランジスタ形成層（ＴＦＴ形成層）３を形成する（図１（ａ）参照）。なお、ＳＳＱの構造としては、ケージ（Ｃａｇｅ）型、アモルファス（Ａｍｏｒｐｈｏｕｓ）型またはラダー（Ｌａｄｄｅｒ）型のものが用いられる。
続いて、ＳＳＱで形成されたＴＦＴ形成層３上に、ＴＦＴプロセスを用いて、薄膜トランジスタ配線（ＴＦＴ配線）４を形成する（図１（ｂ）参照）。なお、ＴＦＴプロセスは、一般的なガラス基板の場合と同様なので、説明を省略する。また、以下、ＴＦＴ形成層３とＴＦＴ配線４とを合わせたものを、単に「ＴＦＴ」と称することもある。
ここで、ＴＦＴは、ａ−Ｓｉを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）、ＬＴＰＳを用いたＴＦＴ（ＬＴＰＳ ＴＦＴ）、または透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたＴＦＴ（ＴＡＯＳ−ＴＦＴ）等である。また、ＴＦＴは、例えば真空装置や、フォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）法を用いて形成される。
次に、犠牲層２を、例えばレーザアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）等によって破壊し、ＴＦＴ配線４が形成されたＴＦＴ形成層３を、ガラス基板１から剥離させる（図１（ｃ）参照）。
続いて、剥離したＴＦＴ形成層３を、例えばフレキシブル（Ｆｌｅｘｉｂｌｅ）基板５に転写し（貼り付け）、フレキシブルな表示装置を製造する（図１（ｄ）参照）。なお、犠牲層の種類、犠牲層の破壊方法、およびＴＦＴ形成層の転写方法は、上述したものに限定されず、多種多様である。
ここで、ＳＳＱは、耐熱性および耐薬品性に優れるとともに、透明性の高い材料である。一般的に、ＳＳＱの耐熱温度は、５００℃程度であり、透過率は、すべての可視光域においてほぼ１００％である。
そのため、ＳＳＱを、従来使用されていたＰＩの代わりに用いることで、着色の問題を解決することができ、ＳＳＱをＴＦＴ形成層３として形成されたＴＦＴをフレキシブル基板５に転写して、ボトムエミッション型の有機ＥＬディスプレイや液晶ディスプレイを作成することができる。
また、上述したように、ＳＳＱは、すべての可視光域において透過率がほぼ１００％なので、従来使用されていたＰＩにおいて、色が赤っぽくなるという問題を解決することができる。
さらに、ＳＳＱは、塗布法によりＴＦＴ形成層を形成することができるので、ＰＩと同等のコストで上記の問題を解決することができる。
以上のように、実施の形態１によれば、シルセスキオキサンで形成された薄膜トランジスタ形成層と、薄膜トランジスタ形成層上に形成された薄膜トランジスタ配線と、を備えている。
また、この発明に係る薄膜トランジスタの製造方法によれば、基板上に犠牲層を形成するステップと、犠牲層上にシルセスキオキサンによる薄膜トランジスタ形成層を形成するステップと、薄膜トランジスタ形成層上に薄膜トランジスタ配線を形成するステップと、を備えている。
また、この発明に係る表示装置によれば、上述した薄膜トランジスタを用いている。
ここで、シルセスキオキサンは、耐熱性および耐薬品性に優れるとともに、透明性の高い材料である。
そのため、透明度の高い薄膜トランジスタ（ＴＦＴ）、およびこのような薄膜トランジスタの製造方法、並びにこのような薄膜トランジスタを用いた表示装置を得ることができる。
また、このような薄膜トランジスタをフレキシブル基板に転写して、ボトムエミッション型の有機ＥＬディスプレイや液晶ディスプレイを作成することができる。
１ ガラス基板、２ 犠牲層、３ ＴＦＴ形成層（薄膜トランジスタ形成層）、４ ＴＦＴ配線（薄膜トランジスタ配線）、５ フレキシブル基板。

Claims (7)

  1. 基板上に犠牲層を形成するステップと、
    前記犠牲層上にシルセスキオキサンによる薄膜トランジスタ形成層を形成するステップと、
    前記薄膜トランジスタ形成層上に薄膜トランジスタ配線を形成するステップと、
    前記薄膜トランジスタ配線が形成された前記薄膜トランジスタ形成層を剥離するステップと、
    剥離した前記薄膜トランジスタ形成層を、他の基板に転写するステップと、
    を備えたことを特徴とする薄膜トランジスタの製造方法。
  2. 前記薄膜トランジスタ形成層を形成するステップは、
    前記シルセスキオキサンを前記犠牲層上に塗布するステップと、
    塗布された前記シルセスキオキサンを硬化させるステップと、を含む
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記シルセスキオキサンは、ケージ型またはアモルファス型である
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記シルセスキオキサンは、５００℃の耐熱温度を有する
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記他の基板は、フレキシブル基板である
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  6. 前記薄膜トランジスタ形成層を剥離するステップは、
    前記犠牲層をレーザアブレーションで破壊するステップを含む
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  7. 基板上に犠牲層を形成するステップと、
    前記犠牲層上にシルセスキオキサンによる薄膜トランジスタ形成層を形成するステップと、
    前記薄膜トランジスタ形成層上に薄膜トランジスタ配線を形成するステップと、
    前記薄膜トランジスタ配線が形成された前記薄膜トランジスタ形成層を剥離するステップと、
    剥離した前記薄膜トランジスタ形成層を、他の基板に転写するステップと、
    を備えたことを特徴とするボトムエミッション型の有機ＥＬディスプレイの製造方法。
JP2012102320A 2012-04-27 2012-04-27 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法 Active JP6276496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012102320A JP6276496B2 (ja) 2012-04-27 2012-04-27 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102320A JP6276496B2 (ja) 2012-04-27 2012-04-27 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法

Publications (2)

Publication Number Publication Date
JP2013232451A JP2013232451A (ja) 2013-11-14
JP6276496B2 true JP6276496B2 (ja) 2018-02-07

Family

ID=49678671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102320A Active JP6276496B2 (ja) 2012-04-27 2012-04-27 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法

Country Status (1)

Country Link
JP (1) JP6276496B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP4827396B2 (ja) * 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
JP5030405B2 (ja) * 2004-09-01 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009049166A (ja) * 2007-08-20 2009-03-05 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
JP5565038B2 (ja) * 2010-03-30 2014-08-06 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2013232451A (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
US9577015B2 (en) Mother substrate for producing display device
US20130020731A1 (en) Method of manufacturing flexible display device
WO2016204121A1 (ja) フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
JP5150138B2 (ja) 表示装置の製造方法
CN104681746B (zh) 制造有机发光显示装置的方法
WO2009104371A1 (ja) フレキシブル半導体基板の製造方法
US9905814B2 (en) Display device and method of manufacturing the same
KR102127781B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI344673B (en) Manufacturing method of display device and mold therefor
JP2016066819A (ja) Ｌｅｄディスプレイ及びその製造方法
WO2009110042A1 (ja) 表示装置、液晶表示装置、有機ｅｌ表示装置、薄膜基板及び表示装置の製造方法
JP2011227369A (ja) 画像表示装置及びその製造方法
JPWO2018229876A1 (ja) 有機ｅｌデバイスおよびその製造方法
JP6538985B2 (ja) 有機ｅｌデバイスおよびその製造方法
JP2014142602A (ja) 表示装置
US9391098B2 (en) Method of manufacturing a display device
CN106067443A (zh) 显示装置和制造该显示装置的方法
TWI608581B (zh) 可撓顯示裝置及其製作方法
JP6294670B2 (ja) 表示装置及び表示装置の製造方法
US20190072808A1 (en) Device substrate, liquid crystal display apparatus, and device substrate manufacturing method
JP6276496B2 (ja) 薄膜トランジスタの製造方法、表示装置および有機ｅｌディスプレイの製造方法
WO2018188656A1 (zh) 阵列基板及显示装置
KR102104358B1 (ko) 박막 트랜지스터와 그 제조방법 및 표시장치
JP2008181828A (ja) 有機ｅｌ素子、有機ｅｌ素子の製造方法
JP2009188132A (ja) 半導体装置、半導体装置の製造方法、電気光学装置、電子機器、電気光学装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180112

R150 Certificate of patent or registration of utility model

Ref document number: 6276496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250