JP5030405B2 - 半導体装置の作製方法 - Google Patents

Description

本発明はレーザ光の照射方法に関する。また、前記レーザ光の照射を用いた半導体装置の作製方法に関する。

近年、基板上に半導体装置、例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と記す）を製造する技術が大幅に進歩し、例えば、アクティブマトリクス型の表示装置への応用開発が進められている。特に結晶性半導体膜を用いたＴＦＴは、従来の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが試みられている。

ところで半導体装置に用いる基板は、コストの面から石英基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に結晶性半導体膜を用いたＴＦＴを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザアニールが用いられる。

レーザアニールの特徴は輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的、局所的に加熱して、基板にほとんど熱的損傷を与えないことなどが挙げられている。

なお、ここでいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を結晶化させる技術や、基板上に形成された非晶質半導体膜を結晶化させる技術や、単結晶ではない結晶性半導体膜（上記した単結晶ではない半導体膜をまとめて非単結晶半導体膜と呼ぶ）を加熱（アニール）する技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。

レーザアニールには、エキシマレーザがよく用いられる。エキシマレーザは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有し、さらにエキシマレーザから発振されるレーザビームは半導体膜としてよく用いられる珪素膜に対しての吸収係数が高いという利点を有する。

そして、レーザビームの照射には、照射面におけるレーザビームの形状が線状となるように光学系にて整形し、線状のレーザビーム（以下「線状ビーム」と呼ぶ）の幅方向にレーザビームの照射位置を照射面に対し相対的に移動させて、照射する方法は生産性が高く、工業的に優れている（特許文献１参照）。
特開平８−１９５３５７号公報

連続発振のレーザ（以下、「ＣＷレーザ」と呼ぶ）を線状に整形し、線状ビームの幅方向にレーザの照射位置を相対的に移動させることで、移動方向に結晶粒が長く伸びた大粒径結晶ができる。大粒径結晶の伸びた方向に合わせてＴＦＴを作製した場合、エキシマレーザで作製したＴＦＴに比べ、移動度の高いＴＦＴが作製できる。このＴＦＴを用いれば回路を高速で駆動させることができるため、ドライバやＣＰＵなどを作製することが可能である。

なお本明細書においては、線状ビームを長く伸ばした方向を、線状ビームの長軸方向又は長手方向と呼ぶことにし、短い方の軸の方向を、線状ビームの短軸方向又は幅方向と呼ぶことにする。

半導体膜のレーザアニールには可視あるいは紫外域の波長を持ったレーザ光が多く用いられる。これは、半導体膜への吸収効率が良いためである。しかし、本レーザアニールにＣＷ或いは擬似ＣＷレーザのような固体レーザを適用する場合、その基本波の波長域は赤から近赤外域であり、半導体膜での吸収効率は低い。従って、そのような固体レーザを本レーザアニールに使用する場合は、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。一般的には、大出力を得やすい近赤外の基本波を第二高調波であるグリーンのレーザ光に変換する方法が最も変換効率が高く、頻繁に用いられている。

なおここで擬似ＣＷレーザというのは、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上であるような、高繰り返しのほぼＣＷレーザと同じとみなせるパルス発振レーザのことをいう。

高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザの出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレークダウンにつながるなどの問題がある。よって、現在、生産されている可視域のＣＷレーザは、非線形光学素子の問題から、最大でも１５Ｗ程度である。

ＣＷ或いは擬似ＣＷレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。例えば、１０Ｗの５３２ｎｍのＣＷレーザを長手方向３００μｍ、短手方向１０μｍ程度の線状に整形してレーザアニールを行う場合、一度のスキャンでできる大粒径結晶の領域の幅は２００μｍ程度となる。このため、量産プロセスで通常用いられる一辺数１００ｍｍ以上の長方形状の半導体膜全面を結晶化するためには、ビームスポットの走査を数千回繰り返さなくてはならない。

そこで本発明は、線状ビームのビームスポットの大きさを大きくすることで、線状ビームの走査回数を減少させ、レーザアニールにかかる時間を短縮させ、半導体装置の作製工程、作製時間、作製にかかるコストを短縮させることを課題とする。

本発明では、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に噴き付ける。ガラス基板全面を同時に高温に曝すことがなく、一時的な局所過熱であるため、熱による基板の歪みを抑えることができる。これにより半導体膜の温度を局所的に高温に保つことができ、レーザ結晶化時に必要なエネルギー密度を下げることができるため、線状ビームの長さを伸ばすことが可能となる。このとき、吹き付ける気体は窒素やアルゴン等の不活性ガス、あるいは空気を用いることができる。また、気体の温度は、３００℃以上１５００℃以下の温度でレーザスポットに十分重なり合う大きさで吹き付けられるようにするのが好ましい。

レーザ照射面（レーザスポット）に、３００℃以上１５００℃以下の温度の気体を吹き付けることにより、線状ビームの長さを伸ばしても、充分な温度分布を持つレーザスポットでレーザアニールを行うことができる。気体を加熱する温度は、３００℃以上でないと気体を吹き付ける効果が小さいので、３００℃以上が好ましい。また半導体、代表的にはシリコン（Ｓｉ）の融点は１４１４℃であるので、１５００℃まで加熱する気体を吹き付ければ、アニールには充分である。

本発明は、レーザ光を射出するレーザ発振器と、前記射出されたレーザ光を線状ビーム光に加工するレンズと、気体を加熱するヒータとを有し、前記線状ビーム光の照射面に、前記加熱した気体を吹き付けることを特徴とするレーザ処理装置に関するものである。

また本発明は、レーザ発振器と、レンズと、ヒータとを有するレーザ処理装置を用いて、前記レーザ発振器からレーザ光を射出し、前記射出されたレーザ光を前記レンズにより線状ビーム光に加工し、気体を前記ヒータにより加熱し、前記線状ビーム光の照射面に、前記加熱した気体を吹き付けることを特徴とするレーザ処理方法に関するものである。

また本発明は、基板上に半導体膜を形成し、前記半導体膜に線状ビーム光を照射しながら加熱された気体を吹きつけ、前記線状ビーム光を照射しながら加熱された気体を吹き付けた半導体膜を用いて形成されることを特徴とする半導体装置の作製方法に関するものである。前記線状ビーム光は、レーザ発振器と、レンズと、ヒータとを有するレーザ処理装置を用いて、前記レーザ発振器からレーザ光を射出し、前記射出されたレーザ光を前記レンズにより線状ビーム光に加工することにより得られる。また前記加熱された気体は、気体を前記ヒータにより加熱することによって得られる。

本発明において、前記レーザ光は、連続発振のレーザ光である。

本発明において、前記レーザ光は、発振周波数が１０ＭＨｚ以上のパルス発振レーザ光である。

本発明において、前記レーザ光は、発振周波数が好ましくは８０ＭＨｚ以上のパルス発振レーザ光である。

本発明において、前記加熱された気体は、３００℃以上１５００℃以下で加熱される。

本発明において、前記気体は窒素やアルゴン等の不活性ガス、又は空気である。

本発明において、前記気体は酸素を含む気体である。

本発明において、加熱された気体の代わりにプラズマを用いることも可能である。

本発明では、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に噴き付けることで、レーザ結晶化時に必要なエネルギー密度を下げることができ、線状ビームのビームスポットの長さを伸ばすのに効果的である。

図１を用いて、本発明の実施の形態を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。

図１に本発明のレーザ処理装置を示す。図１において、レーザ発振器１０１から射出したレーザ光はミラー１０２によって反射し、ガラス基板１０６と平行に設置した平凸レンズ１０３に入射する。このとき、平凸レンズ１０３に対し、入射するレーザ光に入射角（０°でない）を与えることで、レンズの非点収差により、照射面でのビームスポット１０５はレーザ光の入射方向のみが引き伸ばされ、線状ビームとなる。

このとき線状ビームをより細くすることで、線状ビームのビームスポットをより長くすることができる。この線状ビームの短軸方向にビームスポットを走査することで、一度に結晶化できる領域の幅を広くできるため、生産性が良く好ましい。

また、気体圧縮ポンプ１１０によって圧縮された気体は、ノズル型ヒータ１０９によって３００℃以上１５００℃以下、例えば６００℃に加熱され、ノズル型ヒータ１０９の先端部より半導体膜１０４上のビームスポット１０５に点線の矢印に示すように重ね合わせるように噴出する。これにより、半導体膜１０４を局所的に加熱でき、半導体膜を溶融させるのに必要な線状ビームのエネルギー密度を低くすることができる。故に、線状ビームをより長くすることが可能である。

ただし、加熱される気体は必ずしも気体圧縮ポンプによって圧縮された気体である必要はなく、例えばガスボンベから流量計又は圧力計を経てノズル型ヒータ１０９に管を接続して気体を流してもよい。

また加熱された気体の代わりに、平行平板状電極もしくは同心円筒状電極を有するプラズマ発送装置にてプラズマを発生させ、発生したプラズマをビームスポット１０５に重ね合わせるように噴出させてもよい。

ガラス基板１０６は０〜１００ｍｍ／ｓｅｃで移動できるＸステージ１０７及びＹステージ１０８上に設置する。Ｘステージ１０７は線状ビームのビームスポット１０５の短軸方向に移動し、Ｙステージ１０８は線状ビームのビームスポット１０５の長軸方向に移動する。Ｘステージ１０７が実線で示した矢印の方向（往路）に移動後、Ｙステージ１０８がビームスポットの長軸方向の長さに合わせて移動する。次に、Ｘステージ１０７が点線で示した矢印の方向（復路）に移動し、Ｙステージ１０８がビームスポットの長方向の長さに合わせて移動する。この動作を繰り返すことで、基板全面をレーザアニールすることができる。

上記の方法により、半導体膜１０４に大粒径結晶を形成することができ、さらに、大粒径結晶を形成した半導体膜１０４を用いて、周知の手段により半導体装置、例えばＴＦＴを作製することで、高速デバイスを作製することができる。

本実施例を図２、図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）及び図５（Ａ）〜図５（Ｃ）を用いて説明する。

図２において、２００は波長５３２ｎｍ、１０ＷのＣＷレーザを線状に成形した線状ビームの長軸方向の温度分布を示しており、通常、その分布はガウス分布となる。半導体膜に非晶質珪素膜（アモルファスシリコン膜）を用いた場合、大粒径結晶の形成はアモルファスシリコンを完全溶融させる必要があるが、アモルファスシリコンを溶融させるのに必要な温度が１４１４℃であるとすると、２００において、アモルファスシリコンを完全溶融させる温度以上になる線状ビームの長軸方向の長さは２００μｍ程度となる。このとき短軸方向の長さは１０μｍとする。

２０１は２００と積分値が同じになるよう半値全幅と強度を変えて、線状ビームのビームスポットの長さがより長くなるようにしたものである。このとき、線状ビームのビームスポットの長さ全域に渡って、半導体膜の温度はアモルファスシリコンを溶融させるのに必要な温度に達しないため、シリコンを溶融させることができず、大粒径結晶を形成することができない。

２０２は２０１のガウス分布の線状ビームに６００℃の高温気体を噴きつけたときの温度分布である。６００℃の高温気体を噴きつけることにより、半導体膜は局所的に６００℃に加熱される。その領域に２０１の温度分布をもつ線状ビームを照射することにより、２０２の温度分布を得ることができるため、半導体膜をより広範囲に溶融させることが出来る。

また、レーザアニールにより非晶質半導体膜が一旦溶融し、結晶化すると、原子は結晶構造をとるため、原子同士の結合角が揃い半導体膜の柔軟性が小さくなる。これにより、ガラス基板と半導体膜との密着性や大粒径結晶間の密着性が悪くなるため、半導体膜が剥がれやすくなる原因となると考えられる。

このとき、半導体膜にアモルファスシリコンを用いた場合、噴きつける気体として酸素を含んだ気体を用いるとシリコンは溶融状態のときに酸素を取り込み、Ｓｉ−Ｏ−Ｓｉ結合ができることで、結晶化後の柔軟性がよくなる為シリコン膜が剥がれにくくなると考えられる。

これにより、結晶化に必要となるレーザのエネルギー密度の許容範囲を広げることができるため、大粒径結晶領域の幅を広げやすくなる。

本実施例を行うには、実施の形態で述べた図１に示すレーザ処理装置を用いればよい。図１中の線状ビームのビームスポット１０５の温度分布を図２の温度分布２０１となるように加工し、ノズル型ヒータ１０９より加熱された気体を吹き付けることにより、ビームスポット１０５の温度分布を温度分布２０２に変化させることができる。これにより、半導体膜１０４をより広範囲に溶融させることができ、大粒径結晶を得ることが可能となる。

本発明を用いて半導体装置の作製方法を用いる例を、図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）及び図５（Ａ）〜図５（Ｃ）を用いて説明する。

まず図３（Ａ）に示すように、基板５００上に下地膜５０１を成膜する。基板５００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。

下地膜５０１は基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように成膜する。

なお下地膜５０１は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。

次に下地膜５０１上に半導体膜５０２を形成する。半導体膜５０２の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜５０２は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

次に図３（Ｂ）に示すように、図１に示すレーザ処理装置を用いて半導体膜５０２に線状ビームを照射し、結晶化を行なう。線状ビームのビームスポット１０５は図２に示される温度分布２０２を有している。

レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜５０２の耐性を高めるために、５００℃、１時間の加熱処理を該半導体膜５０２に加えてもよい。

レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。

具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ₂レーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、フォルステライト（Ｍｇ₂ＳｉＯ₄）レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ＧｄＶＯ₄レーザ、Ｙ₂Ｏ₃レーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、Ｙ₂Ｏ₃、ＹＶＯ₄、ＹＡｌＯ₃、ＧｄＶＯ₄にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザなどが挙げられる。

また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ₂レーザ、ＹＡＧレーザ、Ｙ₂Ｏ₃レーザ、ＹＶＯ₄レーザ、フォルステライト（Ｍｇ₂ＳｉＯ₄）レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ＧｄＶＯ₄レーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結晶（セラミック）のＹＡＧ、Ｙ₂Ｏ₃、ＹＶＯ₄、ＹＡｌＯ₃、ＧｄＶＯ₄にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザのようなパルス発振レーザを用いることができる。

このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レーザと同等の効果を示すものである。

例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子により高調波に変換して、半導体膜５０２に照射する。エネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）とすれば良い。そして走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお、単結晶のＹＡＧ、ＹＶＯ₄、フォルステライト（Ｍｇ₂ＳｉＯ₄）、ＹＡｌＯ₃、ＧｄＶＯ₄、若しくは多結晶（セラミック）のＹＡＧ、Ｙ₂Ｏ₃、ＹＶＯ₄、ＹＡｌＯ₃、ＧｄＶＯ₄に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒレーザ、Ｋｒレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能なものであり、Ｑスイッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。

上述した半導体膜５０２へのレーザ光の照射により、結晶性がより高められた結晶性半導体膜５０４が形成される。

次に、図３（Ｃ）に示すように結晶性半導体膜５０４をパターニングすることで、島状半導体膜５０７〜５０９が形成される。この島状半導体膜５０７〜５０９は、以降の工程で形成されるＴＦＴの活性層となる。

次に島状半導体膜にしきい値制御のための不純物を導入する。本実施例においてはジボラン（Ｂ₂Ｈ₆）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。

次に島状半導体膜５０７〜５０９を覆うように絶縁膜５１０を成膜する。絶縁膜５１０には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。

次に、絶縁膜５１０上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極５７０〜５７２を形成する。

ゲート電極５７０〜５７２は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極５７０〜５７２を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。

本実施例では、ゲート電極５７０〜５７２は以下のようにして形成される。まず第１の導電膜５１１として、例えば窒化タンタル（ＴａＮ）膜を１０〜５０ｎｍ、例えば３０ｎｍの膜厚で形成する。そして第１の導電膜５１１上に第２の導電膜５１２として、例えばタングステン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で形成し、第１の導電膜５１１及び第２の導電膜５１２の積層膜を形成する（図３（Ｄ））。

次に第２の導電膜５１２を異方性エッチングでエッチングし、上層ゲート電極５６０〜５６２を形成する（図４（Ａ））。次いで第１の導電膜５１１を等方性エッチングでエッチングし、下層ゲート電極５６３〜５６５を形成する（図４（Ｂ））。以上よりゲート電極５７０〜５７２を形成する。

ゲート電極５７０〜５７２は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極５７０〜５７２を接続してもよい。

そして、ゲート電極５７０〜５７２や、あるいはレジストを成膜してパターニングしたものをマスクとして用い、島状半導体膜５０７〜５０９それぞれに一導電性（ｎ型またはｐ型の導電性）を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。

まず、フォスフィン（ＰＨ₃）を用いて、リン（Ｐ）を、加速電圧を６０〜１２０ｋｅＶ、ドーズ量を１×１０¹³〜１×１０¹⁵ｃｍ^-2として島状半導体膜中に導入する。この不純物導入の際にｎチャネル型ＴＦＴ５５０及び５５２のチャネル形成領域５２２及び５２７が形成される。

またｐチャネル型ＴＦＴ５５１を作製するために、ジボラン（Ｂ₂Ｈ₆）を印加電圧６０〜１００ｋｅＶ、例えば８０ｋｅＶ、ドーズ量１×１０¹³〜５×１０¹⁵ｃｍ^-2、例えば３×１０¹⁵ｃｍ^-2の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴのソース領域又はドレイン領域５２３、またこの不純物導入の際にチャネル形成領域５２４が形成される（図４（Ｃ））。

次に絶縁膜５１０をパターニングしてゲート絶縁膜５８０〜５８２を形成する。

ゲート絶縁膜５８０〜５８２形成後、ｎチャネル型ＴＦＴ５５０及び５５２となる島状半導体膜中に、フォスフィン（ＰＨ₃）を用いて、印加電圧４０〜８０ｋｅＶ、例えば５０ｋｅＶ、ドーズ量１．０×１０¹⁵〜２．５×１０¹⁶ｃｍ^-2、例えば３．０×１０¹⁵ｃｍ^-2で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域５２１及び５２６、及びソース領域又はドレイン領域５２０及び５２５が形成される（図５（Ａ））。

本実施例においては、ｎチャネル型ＴＦＴ５５０及び５５２のソース領域又はドレイン領域５２０及び５２５のそれぞれには、１×１０¹⁹〜５×１０²¹ｃｍ^-3の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ５５０及び５５２の低濃度不純物領域５２１及び５２６のそれぞれには、１×１０¹⁸〜５×１０¹⁹ｃｍ^-3の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ５５１のソース又はドレイン領域５２３には、１×１０¹⁹〜５×１０²¹ｃｍ^-3の濃度でボロン（Ｂ）が含まれる。

次に島状半導体膜５０７〜５０９、ゲート電極５７０〜５７２を覆って、第１層間絶縁膜５３０を形成する（図５（Ｂ））。

第１層間絶縁膜５３０としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成する。勿論、第１層間絶縁膜５３０は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

本実施例では、不純物を導入した後、窒素を含む酸化珪素膜をプラズマＣＶＤ法により５０ｎｍ形成し、実施の形態で述べたレーザ照射方法又は他のレーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。

次にプラズマＣＶＤ法により窒化珪素膜を５０ｎｍ形成し、更に窒素を含む酸化珪素膜を６００ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び窒素を含む酸化珪素膜の積層膜が第１層間絶縁膜５３０である。

次に全体を４１０℃で１時間加熱し、窒化珪素膜から水素を放出させることにより水素化を行う。

次に第１層間絶縁膜５３０を覆って、平坦化膜として機能する第２層間絶縁膜５３１を形成する。

第２層間絶縁膜５３１としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

なおシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

本実施例では、第２層間絶縁膜５３１としてシロキサンをスピンコート法で形成する。

第１層間絶縁膜５３０及び第２層間絶縁膜５３１をエッチングして、第１層間絶縁膜５３０及び第２層間絶縁膜５３１に、島状半導体膜５０７〜５０９に到達するコンタクトホールを形成する。

なお、第２層間絶縁膜５３１上に第３層間絶縁膜を形成し、第１層間絶縁膜〜第３層間絶縁膜にコンタクトホールを形成してもよい。第３の層間絶縁膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（組成比Ｎ＞Ｏ）または窒素を含む酸化珪素膜（組成比Ｎ＜Ｏ）、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。

第２層間絶縁膜５３１上にコンタクトホールを介して、第３の導電膜を形成し、第３の導電膜をパターニングして、電極又は配線５４０〜５４４を形成する。

本実施例として、第３の導電膜は金属膜を用いる。該金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして電極又は配線５４０〜５４４を形成する。

またこの電極又は配線５４０〜５４４を、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

また電極又は配線５４０〜５４４はそれぞれ、電極と配線を同じ材料で同一工程でして形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。

上記一連の工程によってｎチャネル型ＴＦＴ５５０及びｐチャネル型ＴＦＴ５５１を含むＣＭＯＳ回路５５３、及びｎチャネル型ＴＦＴ５５２を含む半導体装置を形成することができる（図５（Ｃ））。なお本発明の半導体装置の作製方法は、島状半導体膜の形成以降の、上述した作製工程に限定されない。本発明のレーザ照射方法を用いて結晶化された島状半導体膜をＴＦＴの活性層として用いることで、素子間の移動度、閾値電圧及びオン電流のばらつきを抑えることができる。

なお本実施例では、半導体膜の結晶化に本発明のレーザ照射方法を用いた例を示したが、島状半導体膜にドーピングした不純物元素の活性化を行なうのに用いても良い。

また、本実施例は、必要であれば実施の形態のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を図６、図７、図８、図９、図１８（Ａ）〜図１８（Ｂ）を用いて示す。

本実施例で説明する表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。

まず実施例１に基づいて図５（Ｃ）における電極又は配線５４０〜５４４形成までを行う。なお、実施例１と同じものは同じ符号で表す。

次に第２層間絶縁膜５３１及び電極又は配線５４０〜５４４上に第３層間絶縁膜６１０を形成する。なお第３層間絶縁膜６１０は、第２層間絶縁膜５３１と同様の材料を用いて形成することが可能である。

次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜６１０の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ₄）、酸素（Ｏ₂）、ヘリウム（Ｈｅ）を、ＣＦ₄、Ｏ₂、Ｈｅをそれぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。なお、コンタクトホールの底部は電極又は配線５４４に達している。

次いで、レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、電極又は配線５４４に電気的に接続される画素電極６２３を形成する（図６）。本実施例では、反射型の液晶表示パネルを作製するので、画素電極６２３スパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。

また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などの透明導電膜を用い、画素電極６２３を形成する。

なお、図８に画素ＴＦＴを含む画素部６５０の一部を拡大した上面図を示す。また、図８は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図８において、実線Ａ−Ａ’で切断した図が、図６の画素部の断面と対応しており、図６と対応する箇所には同じ符号を用いている。

図８に示すように、ゲート電極５７２はゲート配線６３０に接続されている。また電極５４３はソース配線と一体形成されている。

また、容量配線６３１が設けてあり、保持容量は、第１層間絶縁膜５３０を誘電体とし、画素電極６２３と、該画素電極と重なる容量配線６３１とで形成されている。

なお本実施例においては、画素電極６２３と容量配線６３１が重なる領域は、第２層間絶縁膜５３１及び第３層間絶縁膜６１０をエッチングし、保持容量は画素電極６２３，第１層間絶縁膜５３０及び容量配線６３１によって形成されている。しかし第２層間絶縁膜５３１及び第３層間絶縁膜６１０も誘電体として用いることが可能であれば、第２層間絶縁膜５３１及び第３層間絶縁膜６１０をエッチングしなくてもよい。その場合第１層間絶縁膜５３０及び第２層間絶縁膜５３１及び第３層間絶縁膜６１０が誘電体として機能する。もしくは第３層間絶縁膜６１０のみをエッチングして、第１層間絶縁膜５３０と第２層間絶縁膜５３１を誘電体として用いてもよい。

以上の工程により、基板５００上にトップゲート型の画素ＴＦＴ５５２、トップゲイト型ＴＦＴ５５０及び５５１からなるＣＭＯＳ回路５５３および画素電極６２３が形成された液晶表示装置のＴＦＴ基板が完成する。本実施例では、トップゲート型ＴＦＴを形成したが、ボトムゲート型ＴＦＴを適宜用いることができる。

次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。

そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する（図７）。そして、閉パターンであるシール材６００を液滴吐出法により画素ＴＦＴを含む画素部６５０と重なる領域を囲むように形成する（図９（Ａ））。ここでは液晶を滴下するため、閉パターンのシール材６００を描画する例を示すが、開口部を有するシールパターンを設け、基板５００を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

次いで、気泡が入らないように減圧下で液晶６２９の滴下を行い（図９（Ｂ））、両方の基板５００及び６２５を貼り合わせる（図９（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶６２９の配向モードとしては、液晶分子の配列が光の入射から出射に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材６００にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（図９（Ｄ））。

そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。

以上の工程によって得られた液晶表示装置の上面図を図１８（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図１８（Ｂ）に示す。

図１８（Ａ）中、５００はＴＦＴ基板、６２５は対向基板、６５０は画素部、６００はシール材、８０１はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板５００及び６２５をシール材６００で貼り合わせている。

図１８（Ｂ）中、５００はＴＦＴ基板、６２５は対向基板、８０２はソース信号線駆動回路、８０３はゲート信号線駆動回路、６５０は画素部、６００ａは第１シール材、８０１はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、一対の基板５００及び６２５を第１シール材６００ａおよび第２シール材６００ｂで貼り合わせている。駆動回路部８０２及び８０３には液晶は不要であるため、画素部６５０のみに液晶を保持させており、第２シール材６００ｂはパネル全体の補強のために設けられている。

以上示したように、本実施例では、本発明のレーザ処理方法を用いて結晶化された結晶性半導体膜を有するＴＦＴを用いて、液晶表示装置を作製することができる。これにより、作製時間、作製にかかるコストを削減することが可能になる。本実施例で作製される液晶表示装置は各種電子機器の表示部として用いることができる。

なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。

また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板１１１０を用い、パネル４枚取りの作製例を図１０（Ａ）〜図１０（Ｄ）、図１１（Ａ）〜図１１（Ｂ）、図１２（Ａ）〜図１２（Ｂ）、に示す。

図１０（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断面図を示しており、シール材１１１２で囲まれた画素部１１１１を覆うように液晶材料１１１４を液滴吐出装置１１１６のノズル１１１８から吐出、噴射、または滴下させている。液滴吐出装置１１１６は、図１０（Ａ）中の矢印方向に移動させる。なお、ここではノズル１１１８を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。

また、図１０（Ｂ）には斜視図を示している。シール材１１１２で囲まれた領域のみに選択的に液晶材料１１１４を吐出、噴射、または滴下させ、ノズル走査方向１１１３に合わせて滴下面１１１５が移動している様子を示している。

また、図１０（Ａ）の点線で囲まれた部分１１１９を拡大した断面図が図１０（Ｃ）、図１０（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図１０（Ｃ）のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図１０（Ｄ）に示すように液滴が滴下される。

なお、図１０（Ｃ）中、１１２０はトップゲート型ＴＦＴ、１１２１は画素電極をそれぞれ指している。画素部１１１１は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここではトップゲート型ＴＦＴと、保持容量とで構成されている。

なお本実施例ではトップゲート型ＴＦＴを用いたが、ボトムゲート型ＴＦＴを用いてもよい。

ここで、図１１（Ａ）〜図１１（Ｂ）及び図１２（Ａ）〜図１２（Ｂ）を用いて、パネル作製の流れを以下に説明する。

まず、絶縁表面に画素部１１１１が形成された第１基板１１１０を用意する。第１基板１１１０は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図１１（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板１１１０上にディスペンサ装置またはインクジェット装置でシール材１１１２を所定の位置（画素部１１１１を囲むパターン）に形成する。半透明なシール材１１１２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に接する液晶に溶解しない材料を選択することが好ましい。シール材１１１２としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材１１１２は、印刷法で形成することもできる。

次いで、シール材１１１２に囲まれた領域に液晶１１１４をインクジェット法により滴下する（図１１（Ｂ））。液晶１１１４としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶１１１４をシール材１１１２に囲まれた領域に保持することができる。

次いで、画素部１１１１が設けられた第１基板１１１０と、対向電極や配向膜が設けられた第２基板１０３１とを気泡が入らないように減圧下で貼りあわせる。（図１２（Ａ））ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材１１１２を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。

また、図１３（Ａ）及び図１３（Ｂ）に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。

図１３（Ａ）及び図１３（Ｂ）中、１０４１は第１基板支持台、１０４２は第２基板支持台、１０４４は透光性の窓、１０４８は下側定盤、１０４９は紫外光の光源である。なお、図１３（Ａ）〜図１３（Ｂ）において、図１０（Ａ）〜図１０（Ｄ）、図１１（Ａ）〜図１１（Ｂ）及び図１２（Ａ）〜図１２（Ｂ）と対応する部分は同一の符号を用いている。

下側定盤１０４８は加熱ヒータが内蔵されており、シール材１１１２を硬化させる。また、第２基板支持台１０４２には透光性の窓１０４４が設けられており、光源１０４９からの紫外光などを通過させるようになっている。ここでは図示していないが窓１０４４を通して基板の位置アライメントを行う。また、対向基板となる第２基板１０３１は予め、所望のサイズに切断しておき、第２基板支持台１０４２に真空チャックなどで固定しておく。図１３（Ａ）は貼り合わせ前の状態を示している。

貼り合わせ時には、第１基板支持台１０４１と第２基板支持台１０４２とを下降させた後、圧力をかけて第１基板１１１０と第２基板１０３１を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図１３（Ｂ）に示す。

次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第１基板１１１０を切断する（図１２（Ｂ））。こうして、１枚の基板から４つのパネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。

なお、第１基板１１１０、第２基板１０３１としてはガラス基板、またはプラスチック基板を用いることができる。

また、本実施例は、必要であれば実施の形態及び実施例１〜２のいかなる記載と自由に組み合わせることが可能である。

本実施例では、本発明を用いて両面出射型表示装置を作製する例を図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）〜図１５（Ｂ）、図１６及び図１７を用いて示す。

まず実施例１に基づいて図３（Ｃ）の島状半導体膜５０７〜５０９形成を行う。なお、実施例１と同じものは同じ符号で表す。

次に、島状半導体膜５０７〜５０９にしきい値制御のための不純物を導入する。本実施例においてはジボラン（Ｂ₂Ｈ₆）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。

次に島状半導体膜５０７〜５０９を覆うように絶縁膜７００を成膜する。絶縁膜７００には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。

次に、絶縁膜７００上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極７０７〜７０９を形成する。

ゲート電極７０７〜７０９は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極７０７〜７０９を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。

本実施例では、窒化タンタル（ＴａＮ）とタングステン（Ｗ）をそれぞれ、３０ｎｍ、３７０ｎｍ積層した積層膜を用いて、ゲート電極７０７〜７０９を形成する。本実施例では、タングステン（Ｗ）を用いて上層ゲート電極７０１〜７０３を形成し、窒化タンタル（ＴａＮ）を用いて下層ゲート電極７０４〜７０６を形成する。

ゲート電極７０７〜７０９は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極７０７〜７０９を接続してもよい。

そして、ゲート電極７０７〜７０９や、あるいはレジストを成膜してパターニングしたものをマスクとして用い、島状半導体膜５０７〜５０９にｎ型またはｐ型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。

まず、フォスフィン（ＰＨ₃）を用いてリン（Ｐ）を、加速電圧を６０〜１２０ｋｅＶ、ドーズ量を１×１０¹³〜１×１０¹⁵ｃｍ^-2として島状半導体膜中に導入する。この不純物導入によりｎチャネル型ＴＦＴ７６１及び７６２のチャネル形成領域７１３及び７１６が形成される。

またｐチャネル型ＴＦＴを作製するために、ジボラン（Ｂ₂Ｈ₆）を印加電圧６０〜１００ｋｅＶ、例えば８０ｋｅＶ、ドーズ量１×１０¹³〜５×１０¹⁵ｃｍ^-2、例えば３×１０¹⁵ｃｍ^-2の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴ７６３のソース領域又はドレイン領域７１７、またこの不純物導入によりチャネル形成領域７１８が形成される（図１４（Ａ））。

次に絶縁膜７００をパターニングしてゲート絶縁膜７２１〜７２３を形成する。

ゲート絶縁膜５８０〜５８２形成後、ｎチャネル型ＴＦＴ７６１及び７６２となる島状半導体膜５０７及び５０８に、フォスフィン（ＰＨ₃）を用いて、印加電圧４０〜８０ｋｅＶ、例えば５０ｋｅＶ、ドーズ量１．０×１０¹⁵〜２．５×１０¹⁶ｃｍ^-2、例えば３．０×１０¹⁵ｃｍ^-2で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴ７６１及び７６２の低濃度不純物領域７１２及び７１５、ソース領域又はドレイン領域７１１及び７１４が形成される（図１４（Ｂ））。

本実施例においては、ｎチャネル型ＴＦＴ７６１及び７６２のソース領域又はドレイン領域７１１及び７１４のそれぞれには、１×１０¹⁹〜５×１０²¹ｃｍ^-3の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ７６１及び７６２の低濃度不純物領域７１２及び７１５のそれぞれには、１×１０¹⁸〜５×１０¹⁹ｃｍ^-3の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ７６３のソース領域又はドレイン領域７１７には、１×１０¹⁹〜５×１０²¹ｃｍ^-3の濃度でボロン（Ｂ）が含まれる。

本実施例においては、ｐチャネル型ＴＦＴ７６３は本両面出射型表示装置の画素ＴＦＴとして用いられる。またｎチャネル型ＴＦＴ７６１及び７６２は、画素ＴＦＴ７６３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型ＴＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせた回路であってもよい。

次に水素を含む絶縁膜７３０を成膜し、その後島状半導体膜に添加された不純物元素の活性化を行う。この不純物元素の活性化は実施の形態及び実施例１に記載したレーザ処理方法によって行えばよい。又は水素を含む絶縁膜形成後、窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。

水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒素を含む酸化珪素膜を用いる。もしくは酸素を含む窒化珪素膜を用いてもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜７３０は、第１層間絶縁膜であり、酸化珪素を含んでいる透光性を有する絶縁膜である。

その後全体を４１０℃で１時間加熱することにより、島状半導体膜の水素化を行う。

次いで、第２層間絶縁膜７３１となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含む酸化珪素膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。

次いで、透光性を有する第３層間絶縁膜７３２を形成する。第３層間絶縁膜７３２は、後の工程で透明電極７５０をパターニングする際、第２層間絶縁膜７３１である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極７５０をパターニングする際、第２層間絶縁膜７３１がエッチングストッパー膜となるのであれば第３層間絶縁膜７３２は不要である。

次いで、新たなマスクを用いて第１層間絶縁膜７３０、第２層間絶縁膜７３１及び第３層間絶縁膜７３２にコンタクトホールを形成する。次いで、マスクを除去し、導電膜（ＴｉＮ、Ａｌ及びＴｉＮの積層膜）を形成した後、また別のマスクを用いてエッチング（ＢＣｌ₃とＣｌ₂との混合ガスでのドライエッチング）を行い、電極又は配線７４１〜７４５（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する（図１４（Ｃ））。ただし、本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。なお、ＴｉＮは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、ＴＦＴのソース領域またはドレイン領域と良好なオーミックコンタクトを取るためにＴｉＮのＮ含有量は４４％より少なくすることが好ましい。

次いで、新たなマスクを用いて透明電極７５０、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５０としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化インジウム酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図１５（Ａ））。

次いで、新たなマスクを用いて透明電極７５０の端部を覆う絶縁物７３３（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物７３３としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含む酸化珪素膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。

次いで、第１の有機化合物を含む層７５１、第２の有機化合物を含む層７５２、第３の有機化合物を含む層７５３、第４の有機化合物を含む層７５４及び第５の有機化合物を含む層７５５を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、第１の有機化合物を含む層７５１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。

次に、蒸着マスクを用いて選択的に透明電極７５０上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して正孔注入層７５１（第１の有機化合物を含む層）を形成する。

なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰｃ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを正孔注入層７５１として用いてもよい。

次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、正孔注入層７５１の上に正孔輸送層（第２の有機化合物を含む層）７５２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。

次いで、選択的に発光層７５３（第３の有機化合物を含む層）を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。

赤色の発光を示す発光層７５３Ｒとしては、Ａｌｑ₃：ＤＣＭ、またはＡｌｑ₃：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層７５３Ｇとしては、Ａｌｑ₃：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ₃：クマリン６などの材料を用いる。また、青色の発光を示す発光層７５３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。

次いで、蒸着マスクを用いて選択的にＡｌｑ₃（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層７５３上に電子輸送層（第４の有機化合物を含む層）７５４を形成する。なお、Ａｌｑ₃の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ₃）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ₂）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）₂）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）₂）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層７５４として用いることができる。

次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の有機化合物を含む層）７５５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極７５６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ₂、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ₃とマグネシウム（Ｍｇ）とを混合したものも用いることができる。

次に、電子注入層７５５の上に透明電極７５６、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いることができる。

以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層（第１の有機化合物を含む層７５１〜第５の有機化合物を含む層７５５）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。

また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層７５７を形成する。透明保護層７５７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（組成比Ｎ＞Ｏ）または窒素を含む酸化珪素膜（組成比Ｎ＜Ｏ）、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる（図１５（Ｂ））。

次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板７７０と基板５００とを貼り合わせる。第２の基板７７０も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。

発光素子は、透明電極７５０及び７５６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。

以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。

最後に光学フィルム（偏光板、または円偏光板）７７１、７７２を設けてコントラストを向上させる（図１６）。

図１７に発光色（Ｒ、Ｇ、Ｂ）ごとの発光素子の断面図を示す。赤色（Ｒ）の発光素子は、画素ＴＦＴ７６３Ｒ、透明電極（陽極）７５０Ｒ、第１の層７５１Ｒ、第２の層（正孔輸送層）７５２Ｒ、第３の層（発光層）７５３Ｒ、第４の層（電子輸送層）７５４Ｒ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。

また、緑色（Ｇ）の発光素子は、画素ＴＦＴ７６３Ｇ、透明電極（陽極）７５０Ｇ、第１の層７５１Ｇ、第２の層（正孔輸送層）７５２Ｇ、第３の層（発光層）７５３Ｇ、第４の層（電子輸送層）７５４Ｇ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。

さらに、青色（Ｂ）の発光素子は、画素ＴＦＴ７６３Ｂ、透明電極（陽極）７５０Ｂ、第１の層７５１Ｂ、第２の層（正孔輸送層）７５２Ｂ、第３の層（発光層）７５３Ｂ、第４の層（電子輸送層）７５４Ｂ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。

なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。

また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載と自由に組み合わせることが可能である。

本実施例では、本発明を用いてＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を作製した例を図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）〜図２０（Ｂ）、図２１、図２２及び図２３（Ａ）〜図２３（Ｃ）を用いて示す。

図１９（Ａ）に示すように、絶縁表面を有する基板３０００上に下地膜３００１を形成する。基板３０００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

下地膜３００１は基板３０００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いてＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして形成される酸素を含む窒化珪素膜を１０〜２００ｎｍ（本実施例では５０ｎｍ）、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして形成される酸素を含む窒化珪素膜を５０〜２００ｎｍ（本実施例では１００ｎｍ）の順に積層する。なお下地膜３００１は単層構造を有してもよく、例えば窒素を含む酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように形成することができる。

ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。

下地膜３００１上に非晶質半導体膜３００２を形成する。非晶質半導体膜３００２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。本実施例では６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。

次に、非晶質半導体膜３００２に触媒元素を添加する。ここで添加とは、少なくとも非晶質半導体膜の結晶化が促進されるように非晶質半導体膜３００２の表面上に触媒元素を形成することをいう。触媒元素を形成することにより、非晶質半導体膜が低温で結晶化できるため好ましい。

例えば、非晶質半導体膜３００２上にスピンコーティング法やディップ法といった塗布方法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布し、Ｎｉを含む膜３００３（但し、極めて薄いため膜として観測できない場合もある）を形成する。このとき非晶質半導体膜３００２の表面の濡れ性を改善し、非晶質半導体膜の表面全体に溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜（図示しない）を１ｎｍ〜５ｎｍに成膜することが望ましい。また、イオン注入法によりＮｉイオンを非晶質半導体膜中に注入したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒプラズマでスパッタリングしてもよい。本実施例では、Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。

その後、実施の形態及び実施例１で説明したように、非晶質半導体膜３００２にレーザ光（レーザビーム）１０５を照射する（図１９（Ｂ））。

またこのようなレーザ照射において、精度よく重ね合わせたり、照射開始位置や照射終了位置を制御したりするため、マーカーを形成することもできる。マーカーはフォトリソグラフ法を用いて、基板へ形成すればよい。

このレーザ照射により、非晶質半導体膜３００２は結晶化し、結晶性半導体膜３００４が形成される。

その後、触媒元素を低減、又は除去するためにゲッタリング工程を施す。本実施例では、非晶質半導体膜をゲッタリングシンクとして触媒元素を捕獲する方法を説明する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。次いでプラズマＣＶＤ法を用いて、原料ガスにＳＨ₄、Ａｒ、圧力が０．３パスカル、ＲＦパワーが３ｋＷ、基板温度が１５０℃として非晶質半導体膜を１５０ｎｍの膜厚で形成する。

その後、窒素雰囲気で５５０℃、４時間の加熱処理を行い、触媒元素を低減、又は除去する。そして、ゲッタリングシンクとなる非晶質半導体膜、及び酸化膜をフッ酸等により除去し、触媒元素が低減、又は除去された結晶性半導体膜を得ることができる。

図１９（Ｃ）に示すように、結晶性半導体膜３００４を所定の形状にパターニングし、島状半導体膜３００６〜３００９を得る。パターニングに際し、結晶性半導体膜３００４にフォトレジストを塗布し、所定のマスク形状を露光し、焼成して、結晶性半導体膜上にマスクを形成する。このマスクを用いて、ドライエッチング法により結晶性半導体膜をパターニングする。ドライエッチング法のガスは、ＣＦ₄と、Ｏ₂とを用いることができる。

その後、実施例１と同様の工程によって、図５（Ａ）の不純物導入までを行って、ＴＦＴを形成する。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例１と同様の作製条件、作製工程、成膜材料等を用いている。

ただし、本実施例においては、基板３０００上にｎチャネル型ＴＦＴ３２０１及び３２０３、ｐチャネル型ＴＦＴ３２０２及び３２０４を形成する。図２０（Ａ）において、ｎチャネル型ＴＦＴ３２０１は下地膜３００１上に、島状半導体膜３００６、ゲート絶縁膜３０２０、第１層ゲート電極（下層ゲート電極）３０５０及び第２層ゲート電極（上層ゲート電極）３０４０からなるゲート電極３０６０を有している。また島状半導体膜３００６中には、ソース領域又はドレイン領域３０１０、低濃度不純物領域３０１１、及びチャネル形成領域３０１２を有する。

また、ｐチャネル型ＴＦＴ３２０２は下地膜３００１上に、島状半導体膜３００７、ゲート絶縁膜３０２１、第１層ゲート電極（下層ゲート電極）３０５１及び第２層ゲート電極（上層ゲート電極）３０４１からなるゲート電極３０６１を有している。また島状半導体膜３００７中には、ソース領域又はドレイン領域３０１３、及びチャネル形成領域３０１４を有する。

ｎチャネル型ＴＦＴ３２０３は下地膜３００１上に、島状半導体膜３００８、ゲート絶縁膜３０２２、第１層ゲート電極（下層ゲート電極）３０５２及び第２層ゲート電極（上層ゲート電極）３０４２からなるゲート電極３０６２を有している。また島状半導体膜３００８中には、ソース領域又はドレイン領域３０１５、低濃度不純物領域３０１６、及びチャネル形成領域３０１７を有する。

さらに、ｐチャネル型ＴＦＴ３２０４は下地膜３００１上に、島状半導体膜３００９、ゲート絶縁膜３０２３、第１層ゲート電極（下層ゲート電極）３０５３及び第２層ゲート電極（上層ゲート電極）３０４３からなるゲート電極３０６３を有している。また島状半導体膜３００９中には、ソース領域又はドレイン領域３０１８、及びチャネル形成領域３０１９を有する。

次に、島状半導体膜３００６〜３００９、ゲート絶縁膜３０２０〜３０２３、ゲート電極３０６０〜３０６３を覆うように第１の絶縁膜３１０１を形成する。第１の絶縁膜３１０１は窒素を有する絶縁膜であればよく、本実施例では、プラズマＣＶＤ法により１００ｎｍの窒化珪素を形成する。

その後、加熱処理を行い、水素化を施す。本実施例では、窒素雰囲気中４１０℃で１時間の加熱処理を行う。その結果、窒化珪素から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。

そして、第１の絶縁膜３１０１を覆うように第２の絶縁膜３１０２を形成する。第２の絶縁膜３１０２は、無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン、及びそれらの積層構造を用いることができる。

シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成さ、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらには置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

また第２の絶縁膜３１０２として有機材料を用いて形成する場合は、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、フォトリソグラフィ工程による露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。本実施例では、原料ガスにＳｉＨ₄、Ｎ₂Ｏを用いるプラズマＣＶＤ法により形成される窒化された酸化珪素膜を６００ｎｍの膜厚に形成する。このとき、基板の温度を３００〜４５０℃に加熱し、本実施例では４００℃に加熱する。

次いで、第１の絶縁膜３１０１、第２の絶縁膜３１０２に開口部、いわゆるコンタクトホールを形成し、不純物領域と接続する電極又は配線３３０１〜３３０８を形成する。本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して電気的に接続させてもよい。また電極又は配線３３０１〜３３０８と同時にゲート電極と接続する配線を形成する。このとき、開口部の直径を１．０μｍ程度とするため、開口部は垂直に開口するとよい。そのため、意図的にレジスト端部がテーパー形状とならないように形成する。またレジストとコンタクトホールを開口する絶縁膜の選択比が高ければ、レジスト端部がテーパー形状となっても構わない。本実施例では、第２の絶縁膜３１０２に窒化された酸化珪素膜を用いるため、端部が垂直となるように、つまり意図的にテーパー形状とならないように形成されたレジストマスクを用いて、ドライエッチング法により開口部を形成する。このとき、実際のレジスト端部はテーパー形状となることがある。エッチングガスにＣＨＦ₃、Ｈｅを用い、第１のエッチング時間として数ｓｅｃ、例えば３ｓｅｃ、第２のエッチング時間として１００〜１３０ｓｅｃ、例えば１１７ｓｅｃ、第３のエッチング時間として２００〜２７０ｓｅｃ、例えば２５６ｓｅｃとしてエッチングを行う。このとき、開口部のエッチング状況に応じて、エッチングガスの流量を決定することができる。

なお第２の絶縁膜３１０２に、有機材料やシロキサンを用いる場合、開口部の側面を垂直とするため、レジストマスクよりも高硬度を有するマスク、例えば酸化珪素膜等の無機材料から形成するハードマスクを用いるとよい。

その後、レジストマスクをＯ₂アッシングやレジスト剥離液により除去する。

そして開口部に配線３３０１〜３３０８を形成する。配線は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、チタンーアルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして配線、つまりソース電極、ドレイン電極を形成する。

またこの配線３３０１〜３３０８を、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

以上のようにして、低濃度不純物領域を有するように形成するＬＤＤ構造からなり、ゲート長が１．０μｍ以下となるｎチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が１．０μｍ以下となるｐチャネル型の薄膜トランジスタが完成する。なおゲート長が１．０μｍ以下となるＴＦＴをサブミクロンＴＦＴとも表記できる。ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。

なお本発明において、ｐチャネル型の薄膜トランジスタをＬＤＤ構造としてもよい。さらにｎチャネル型の薄膜トランジスタ、及びｐチャネル型の薄膜トランジスタにおいて、ＬＤＤ構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるＧＯＬＤ構造を有してもよい。

以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においてはＣＰＵを作製することができ、駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となる。

更に本実施例のＣＰＵの構成についてブロック図を用いて説明する。

図２１に示すＣＰＵは、基板３６００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）３６０１、演算回路用の制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）３６２０とを主に有している。またＲＯＭ３６０９及びＲＯＭ Ｉ／Ｆ３６２０は、別チップに設けても良い。

勿論、図２１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース３６０８を介してＣＰＵに入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用の制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。

演算回路用の制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。

またタイミング制御部３６０５は、演算回路３６０１、演算回路用の制御部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。

図２２には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路、例えばコントロール回路３７０５とが接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。

その他の回路として、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を基板上に設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。

図２３（Ａ）には、パッケージングされたＣＰＵの形態を示す。基板３８００上に形成されたＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を、ＣＰＵ表面に設けられた電極（ソース電極やドレイン電極、又はそれらの上に絶縁膜を介して形成された電極等）３８０２が下側となるフェイスダウン状態とする。基板３８００は、ガラス、プラスチックを用いることができる。また銅やその合金で形成される配線３８０３が設けられた配線基板、例えばプリント基板３８０７を用意する。プリント基板３８０７には、接続端子（ピン）３８０４が設けられている。そして電極３８０２と、配線３８０３とを異方性導電膜３８０８等を介して接続する。その後、エポキシ樹脂等の樹脂３８０５で基板３８００上方から覆い、パッケージングされたＣＰＵとして完成する。または中空に保った状態で外周をプラスチックなどで囲んでもよい。

図２３（Ｂ）には、図２３（Ａ）と異なり、ＣＰＵ表面に設けられた電極３８０２が上側となるフェイスアップ状態とする。そしてプリント基板３８０７上に基板３８００を固定し、電極３８０２と、配線３８０３とをワイヤ３８１８により接続する。このようにワイヤにより接続することをワイヤボンディングという。そして電極３８０２と、配線３８０３に接続されるバンプ３８１４とが接続する。その後、中空に保った状態で外周をプラスチック３８１５等で囲み、パッケージングされたＣＰＵとして完成する。

図２３（Ｃ）には、フレキシブル性を有する基板、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）上に、ＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を固定する例を示す。基板３８１０に形成されたＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を、ＣＰＵ表面に設けられた電極３８０２が下側となるフェイスダウン状態とする。基板３８１０には、ガラス、石英、金属、バルク半導体、プラスチックを用いることができるが、図２３（Ｃ）ではフレキシブル性の高いプラスチックを用いると好ましい。また、銅やその合金で形成される配線３８０３が設けられたフレキシブル性を有するＦＰＣ３８１７を用意する。そして、電極３８０２と、配線３８０３とを異方性導電膜３８０８を介して接続する。その後、エポキシ樹脂等の樹脂３８０５で基板３８１０上方から覆い、パッケージングされたＣＰＵとして完成する。

このようにパッケージングされたＣＰＵは、外部から保護され、さらに携帯しやすくなる。そして所望箇所に、ＣＰＵを実装することができ、特に図２３（Ｃ）のようにフレキシブル性を有すると、実装する位置の自由度が高まる。またパッケージングすることによりＣＰＵの機能を補助することもできる。

以上のように、本発明のＴＦＴを用いて、ＣＰＵ等の半導体装置を作製することができる。薄膜トランジスタにより形成されるＣＰＵは軽量であるため、携帯や実装するときの負担を軽減することができる。また、本実施例で説明したＣＰＵや実施例２〜３に記載された液晶表示装置、実施例４に記載されたＥＬ表示装置等、本発明を用いて作製された様々な表示装置を用いて、システムオンパネルを作製することが可能である。

また、本実施例は、必要であれば実施の形態、実施例１〜４のいかなる記載とも自由に組み合わせることが可能である。

本実施例では、本発明を用いてＩＤチップを作製した例を図２４（Ａ）〜図２４（Ｂ）、図２５（Ａ）〜図２５（Ｂ）、図２６（Ａ）〜図２６（Ｂ）及び図２７（Ａ）〜図２７（Ｂ）を用いて示す。

本実施例では、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。

まず図２４（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）４０００上に剥離層４００１を形成する。第１の基板４０００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

剥離層４００１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４００１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層４００１として用いる。なお剥離層４００１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層４００１の膜厚は、５０〜６０ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。

なおセミアモルファスシリコンに代表されるセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。

またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。

次に、剥離層４００１上に、下地膜４００２を形成する。下地膜４００２は第１の基板４０００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜４００２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜４００２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。

本実施例では、下層下地膜４００２ａとして膜厚１００ｎｍの窒素を含む酸化珪素膜、中層下地膜４００２ｂとして膜厚５０ｎｍの酸素を含む窒化珪素膜、上層下地膜４００２ｃとして膜厚１００ｎｍの窒素を含む酸化珪素膜を順に積層して下地膜４００２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の窒素を含む酸化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層の酸素を含む窒化珪素膜に代えて、窒化珪素膜（Ｓｉ₃Ｎ₄等）を用いてもよい。また、上層の窒素を含む酸化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。

或いは、剥離層４００１に最も近い、下地膜４００２の下層を窒素を含む酸化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。

ここで、酸化珪素膜は、ＳｉＨ₄とＯ₂、又はＴＥＯＳ（テトラエトキシシラン）とＯ₂等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ₄とＮＨ₃の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、窒素を含む酸化珪素膜（組成比Ｏ＞Ｎ）、酸素を含む窒化珪素（組成比Ｎ＞Ｏ）は、代表的には、ＳｉＨ₄とＮ₂Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。

次に、下地膜４００２上に半導体膜を形成する。半導体膜は、下地膜４００２を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄、Ｓｉ₂Ｈ₆が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。

なお上述したようにセミアモルファス半導体は、珪化物気体をグロー放電分解することにより得ることができるが、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体、Ｆ₂などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

例えば、ＳｉＨ₄にＨ₂を添加したガスを用いる場合、或いはＳｉＨ₄にＦ₂を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ²／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨｚ以上、好ましくは１００ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。

そして実施の形態及び実施例１に示すように、半導体膜を、レーザを用いて結晶化する。或いは、触媒元素を用いる結晶化法と、レーザを用いたレーザ結晶化法とを組み合わせも良い。

更に、実施例１と同様の工程により、図５（Ａ）に示す不純物導入までの工程を行う。

以上により、ｎチャネル型ＴＦＴ４０１１、ｐチャネル型ＴＦＴ４０１２、ｎチャネル型ＴＦＴ４０１３が形成される（図２４（Ａ））。なお、本実施例では、ＴＦＴ４０１１〜４０１３をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。

ｎチャネル型ＴＦＴ４０１１は、上層下地膜４００２ｃ上に島状結晶性半導体膜４１００、ゲート絶縁膜４１２０、下層ゲート電極４１５０及び上層ゲート電極４１４０からなるゲート電極４１６０を有している。島状結晶性半導体膜４１００には、チャネル形成領域４１１２、低濃度不純物領域４１１１及びソース領域又はドレイン領域４１１０が形成される。

ｐチャネル型ＴＦＴ４０１２は、上層下地膜４００２ｃ上に島状結晶性半導体膜４１０１、ゲート絶縁膜４１２１、下層ゲート電極４１５１及び上層ゲート電極４１４１からなるゲート電極４１６１を有している。島状結晶性半導体膜４１０１には、チャネル形成領域４１１４及びソース領域又はドレイン領域４１１３が形成される。

ｎチャネル型ＴＦＴ４０１３は、上層下地膜４００２ｃ上に島状結晶性半導体膜４１０２、ゲート絶縁膜４１２２、下層ゲート電極４１５２及び上層ゲート電極４１４２からなるゲート電極４１６２を有している。島状結晶性半導体膜４１０２には、チャネル形成領域４１１７、低濃度不純物領域４１１６及びソース領域又はドレイン領域４１１５が形成される。

さらに、この後、ＴＦＴ４０１１〜４０１３を保護するためのパッシベーション膜４２００を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のＴＦＴ４０１１〜４０１３への侵入を防ぐことができる、窒化珪素、窒素を含む酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度の窒素を含む酸化珪素膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該窒素を含む酸化珪素膜形成後に行っても良い。上記構成を用いることで、ＴＦＴ４０１１〜４０１３が下地膜４００２とパッシベーション膜４２００とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。

次にＴＦＴ４０１１〜４０１３及びパッシベーション膜４２００を覆うように、第１の層間絶縁膜４２０１を形成する。第１の層間絶縁膜４２０１は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。

シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

第１の層間絶縁膜４２０１の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜４２０１を形成しても良い。

さらに本実施例では、第１の層間絶縁膜４２０１上に、第２の層間絶縁膜４２０２を形成する。第２の層間絶縁膜４２０２としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒素を含む酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。

なお、第１の層間絶縁膜４２０１又は第２の層間絶縁膜４２０２と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜４２０１又は第２の層間絶縁膜４２０２の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜４２０１又は第２の層間絶縁膜４２０２中にフィラーを混入させておいても良い。

次に、第１の層間絶縁膜４２０１及び第２の層間絶縁膜４２０２にコンタクトホールを形成し、ＴＦＴ４０１１〜４０１３に接続する電極又は配線４３００〜４３０４を形成する。本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して電気的に接続させてもよい。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ₃とＨｅの混合ガスを用いたが、これに限定されるものではない。本実施例では、配線４３００〜４３０４を、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮを積層して５層構造とし、スパッタ法によって形成した後、パターニング形成する。

なお、Ａｌにおいて、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、窒素を含む酸化珪素等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。

またこの配線４３００〜４３０４を、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

なお、配線４３００、４３０１はｎチャネル型ＴＦＴ４０１１のソース領域又はドレイン領域４１１０に、配線４３０１、４３０２はｐチャネル型ＴＦＴ４０１２のソース領域又はドレイン領域４１１３に、配線４３０３、４３０４はｎチャネル型ＴＦＴ４０１３のソース領域又はドレイン領域４１１５に、それぞれ接続されている。さらに配線４３０４は、ｎチャネル型ＴＦＴ４０１３のゲート電極４１６２にも接続されている。ｎチャネル型ＴＦＴ４０１３は、乱数ＲＯＭのメモリ素子として用いることができる（図２４（Ｂ））。

次に配線４３００〜４３０４を覆うように、第２の層間絶縁膜４２０２上に第３の層間絶縁膜４２０３を形成する。第３の層間絶縁膜４２０３は、配線４３００が一部露出する様な位置に開口部を有するように形成する。なお第３の層間絶縁膜４２０３は、第１の層間絶縁膜４２０１と同様の材料を用いて形成することが可能である。

次に、第３の層間絶縁膜４２０３上にアンテナ４３０５を形成する（図２５（Ａ））。アンテナ４３０５は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ４３０５は、配線４３００と接続されている。なお図２５（Ａ）では、アンテナ４３０５が配線４３００と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ４３０５と配線４３００とを電気的に接続するようにしても良い。

アンテナ４３０５は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ４３０５が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ４３０５を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ４３０５を形成しても良い。

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ４３０５を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。

液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ４３０５を形成する場合、該アンテナ４３０５の密着性が高まるような処理を、第３の層間絶縁膜４２０３の表面に施すことが望ましい。

密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜４２０３の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜４２０３の表面に付着させる方法、第３の層間絶縁膜４２０３の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。

第３の層間絶縁膜４２０３に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜４２０３の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。

そして図２５（Ｂ）に示すように、アンテナ４３０５を形成した後、アンテナ４３０５を覆うように、第３の層間絶縁膜４２０３上に保護層４４００を形成する。保護層４４００は、後に剥離層４００１をエッチングにより除去する際に、アンテナ４３０５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層４４００を形成することができる。

本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層４４００を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第３の層間絶縁膜４２０３と保護層４４００を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層４４００の除去がスムーズに行なわれるように、第３の層間絶縁膜４２０３を覆うように、無機絶縁膜（窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、窒化アルミニウム膜、または酸素を含む窒化アルミニウム膜、窒素を含む酸化アルミニウム膜）を形成しておくことが好ましい。

次に図２６（Ａ）に示すように、ＩＤチップどうしを分離するために溝４４０１を形成する。溝４４０１は、剥離層４００１が露出する程度であれば良い。溝４４０１の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板４０００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝４４０１を形成する必要はない。

次に図２６（Ｂ）に示すように、剥離層４００１をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４４０１から導入する。本実施例では、例えばＣｌＦ₃（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：７９８パスカル（７９８Ｐａ）、時間：３ｈの条件で行なう。また、ＣｌＦ₃ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ₃等のフッ化ハロゲンを用いることで、剥離層４００１が選択的にエッチングされ、第１の基板４０００をＴＦＴ４０１１〜４０１３から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。

次に図２７（Ａ）に示すように、剥離されたＴＦＴ４０１１〜４０１３及びアンテナ４３０５を、接着剤４５０１を用いて第２の基板４５００に貼り合わせる。接着剤４５０１は、第２の基板４５００と下地膜４００２とを貼り合わせることができる材料を用いる。接着剤４５０１は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

第２の基板４５００として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板４５００として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板４５００は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。

次に図２７（Ｂ）に示すように、保護層４４００を除去した後、アンテナ４３０５を覆うように接着剤４５０３を第３の層間絶縁膜４２０３上に塗布し、カバー材４５０２を貼り合わせる。カバー材４５０２は第２の基板４５００と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤４５０３の厚さは、例えば１０〜２００μｍとすれば良い。

また接着剤４５０３は、カバー材４５０２と第３の層間絶縁膜４２０３及びアンテナ４３０５とを貼り合わせることができる材料を用いる。接着剤４５０３は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板４５００とカバー材４５０２との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤４５０１と接着剤４５０３間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ²）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ²）〜４ｍｍ四方（１６ｍｍ²）程度とすることができる。

なお集積回路を、第２の基板４５００とカバー材４５０２の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板４５００とカバー材４５０２の間の距離をｄとすると、第２の基板４５００と、集積回路の厚さ方向における中心との距離が、以下の数１を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御することが望ましい。

また好ましくは、以下の数２を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御する。

なお図２７（Ｂ）では、カバー材４５０２を用いる例を示しているが、本発明はこの構成に限定されない。例えば図２７（Ａ）に示した工程までで終了としても良い。

なお本実施例では、耐熱性の高い第１の基板４０００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。

またＩＤチップの可撓性を確保するために、下地膜４００２に接する接着剤４５０１に有機樹脂を用いる場合、下地膜４００２として窒化珪素膜または窒素を含む酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板４５００が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ４０１１〜４０１３のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのをより抑えることができる。

なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。

なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。

また本実施例のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ²のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ²であるが、後者のガラス基板の面積は約６７２０００ｍｍ²であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ²では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ²のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ²のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。

従って、７３０×９２０ｍｍ²のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。

なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。

また、本実施例は、必要であれば実施の形態及び実施例１〜実施例５のいかなる記載と自由に組み合わせることが可能である。

本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２８（Ａ）〜図２８（Ｄ）及び図２９（Ａ）〜図２９（Ｄ）に示す。

図２８（Ａ）は発光表示装置でありテレビ受像器などがこれに当たる。筐体５００１、表示部５００３、スピーカー部５００４等を含む。本発明は、表示部５００３及び制御用回路部等に適用することができる。画素部にはコントランスを高めるため、偏光板、または円偏光板を備えるとよい。例えば、封止基板へ１／４λ板、１／２λ板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２８（Ｂ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体５１０１、支持台５１０２、表示部５１０３などによって構成されている。本発明は表示部５１０３及び制御用回路部等に適用が可能である。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２８（Ｃ）は携帯電話であり、本体５２０１、筐体５２０２、表示部５２０３、音声入力部５２０４、音声出力部５２０５、操作キー５２０６、アンテナ５２０８等を含む。本発明は表示部５２０３及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２８（Ｄ）はノート型パーソナルコンピュータであり、本体５３０１、筐体５３０２、表示部５３０３、キーボード５３０４、外部接続ポート５３０５、ポインティングマウス５３０６等を含む。本発明は、表示部５３０３及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２９（Ａ）はモバイルコンピュータであり、本体６００１、表示部６００２、スイッチ６００３、操作キー６００４、赤外線ポート６００５等を含む。本発明は、表示部６００２及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２９（Ｂ）は携帯型のゲーム機であり、筐体６１０１、表示部６１０２、スピーカー部６１０３、操作キー６１０４、記録媒体挿入部６１０５等を含む。本発明は表示部６１０２及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２９（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６２０１、筐体６２０２、表示部Ａ６２０３、表示部Ｂ６２０４、記録媒体（ＤＶＤ等）読み込み部６２０５、操作キー６２０６、スピーカー部６２０７等を含む。表示部Ａ６２０３は主として画像情報を表示し、表示部Ｂ６２０４は主として文字情報を表示する。本発明は表示部Ａ６２０３、表示部Ｂ６２０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

図２９（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体６３０２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部６３０３やスピーカ部６３０７を駆動させる。バッテリーは充電器６３００で繰り返し充電が可能となっている。また、充電器６３００は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体６３０２は操作キー６３０６によって制御する。また、図２９（Ｄ）に示す装置は、操作キー６３０６を操作することによって、筐体６３０２から充電器６３００に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー６３０６を操作することによって、筐体６３０２から充電器６３００に信号を送り、さらに充電器６３００が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部６３０３及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例６により作製されたＩＤ Ｃｈｉｐを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。

なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこを付記する。

また本実施例は、実施の形態及び実施例１〜実施例６のいかなる記載とも自由に組み合せて実施することが可能である。

本発明により、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に噴き付けることで、レーザ結晶化時に必要なエネルギー密度を下げることができ、線状ビームのビームスポットの長さを伸ばすことが可能になる。これにより、作製工程の時間が短縮でき、コスト高、歩留まり低下を抑制することができる。

本発明のレーザ処理装置を示す図。 本発明の線状ビームの温度分布を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の１つの画素を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明のＥＬ表示装置の作製工程を示す図。 本発明のＥＬ表示装置の作製工程を示す図。 本発明のＥＬ表示装置の作製工程を示す図。 本発明のＥＬ表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明のＣＰＵを作製工程を示す図。 本発明のＣＰＵを作製工程を示す図。 本発明のＣＰＵの上面図。 本発明のシステムオンパネルを示す図。 本発明のＣＰＵを作製工程を示す図。 本発明のＩＤチップの作製工程を示す図。 本発明のＩＤチップの作製工程を示す図。 本発明のＩＤチップの作製工程を示す図。 本発明のＩＤチップの作製工程を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。

符号の説明

１０１ レーザ発振器
１０２ ミラー
１０３ 平凸レンズ
１０４ 半導体膜
１０５ ビームスポット
１０６ ガラス基板
１０７ Ｘステージ
１０８ Ｙステージ
１０９ ノズル型ヒータ
１１０ 気体圧縮ポンプ

Claims (3)

1. 基板上に半導体膜を形成し、
   前記半導体膜に対し、線状レーザ光を照射しながら、ヒータにより３００℃以上１５００℃以下に加熱された酸素を前記線状レーザ光の照射面に噴き付けることで、前記半導体膜を結晶化して結晶性半導体膜を形成し、
   前記結晶性半導体膜上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上にゲート電極を形成し、
   前記結晶性半導体膜に導電性を付与する不純物元素を添加し、
   前記結晶性半導体膜に対し、ヒータにより３００℃以上１５００℃以下に加熱された酸素を噴き付けながら線状レーザ光を照射することで、前記不純物元素を活性化することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記レーザ光は、発振周波数が１０ＭＨｚ以上のパルス発振のレーザ光であることを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記線状レーザ光を照射しながら、前記酸素を前記線状レーザ光の照射面に噴き付けることで、前記半導体膜が溶融状態のときに前記酸素を取り込み、Ｓｉ−Ｏ−Ｓｉ結合ができることを特徴とする半導体装置の作製方法。

Images