JP2006156972A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2006156972A
JP2006156972A JP2005308957A JP2005308957A JP2006156972A JP 2006156972 A JP2006156972 A JP 2006156972A JP 2005308957 A JP2005308957 A JP 2005308957A JP 2005308957 A JP2005308957 A JP 2005308957A JP 2006156972 A JP2006156972 A JP 2006156972A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
group
film containing
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005308957A
Other languages
English (en)
Other versions
JP2006156972A5 (ja
Inventor
Tatsuya Honda
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005308957A priority Critical patent/JP2006156972A/ja
Publication of JP2006156972A publication Critical patent/JP2006156972A/ja
Publication of JP2006156972A5 publication Critical patent/JP2006156972A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 信頼性が高く、製作コストを抑制した半導体装置及びその作製方法を提供する。
【解決手段】 本発明は、チャネル形成領域となる島状半導体膜と、前記島状半導体膜の側面に接し、ソース領域又はドレイン領域となる半導体膜を有する半導体装置及びその作製方法に関する。チャネル形成領域となる島状半導体膜とソース領域又はドレイン領域となる半導体膜をドーピング装置を用いないで形成することにより、製造コストを抑制することができる。かつチャネル形成領域である島状半導体膜の側面にソース領域又はドレイン領域が接することにより、空乏層が膜厚方向だけでなく横方向に広がり、ドレイン電圧による電界が緩和されるため信頼性の高い半導体装置を作製することができる。
【選択図】 図1

Description

本発明は、本発明は薄膜トランジスタ(以下、(Thin Film Transistor(TFT)という)等の半導体素子、またそのような半導体素子で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネル、EL(エレクトロルミネッセンス)表示装置、EC表示装置等に代表される電気光学装置に関する。またTFTを用いて形成された、処理速度を向上させるための電気装置、例えば中央処理装置(Central Processing Unit(CPU))、及びその作製方法に関する。さらにこれら電気光学装置、電気装置を部品として搭載した電子機器に関する。
近年、ディスプレイパネルの大型化、ドライバー内蔵型のディスプレイパネル、ELディスプレイパネルの駆動などの要請から、より移動度の高いTFTが求められている。
そのため非晶質半導体膜を用いたTFTよりも特性が高く、結晶粒の大きな結晶性半導体膜を用いて形成するTFTが開発されている。結晶性半導体膜を用いたTFTは非晶質半導体膜を用いたTFTよりも移動度が高いという利点がある。
しかしその反面、移動度が高いために、結晶性半導体膜を用いたTFTで発生するホットキャリアのエネルギーは非晶質半導体膜を用いたTFTで発生するものよりも大きくなってしまう。
その結果、結晶性半導体膜を用いたTFTは非晶質半導体膜を用いたTFTよりもホットキャリア劣化などのデバイス劣化が大きくなってしまう。
さらに半導体膜の結晶性が向上し移動度が単結晶半導体に近づけば、デバイスの信頼性が大きな問題となってくるため、デバイスの劣化を抑制することが必要となってきている。
ホットキャリア劣化等に対するデバイスの信頼性を向上させるためには、ソース領域またはドレイン領域の接合領域における電界緩和が重要である。
ソース領域またはドレイン領域の形成方法として、CVD装置などを用いてドナー不純物(n型の導電性を付与する不純物)もしくはアクセプター不純物(p型の導電性を付与する不純物)を含む膜を成膜して、ソース領域又はドレイン領域を形成する方法がある(図2(A))。
図2(A)にドナー不純物もしくはアクセプター不純物を含む膜を成膜して、ソース領域又はドレイン領域を形成したnチャネル型TFTを示す。図2(A)において、1001は基板、1002はゲート電極、1003はゲート絶縁膜、1004は13属の元素(アクセプター不純物、p型の導電性を付与する不純物)を含む半導体膜、1005は15属の元素(ドナー不純物、n型の導電性を付与する不純物)を含む半導体膜、1006はソース電極又はドレイン電極である。
15属の元素を含む半導体膜1005はソース領域又はドレイン領域となり、13属の元素を含む半導体膜1004のソース領域又はドレイン領域1005に挟まれた領域がチャネル形成領域となる。なお図2(A)中、Lovで示す領域は、ソース領域又はドレイン領域1005がゲート電極1002とオーバーラップする領域である。
しかしこの構造ではドレイン電圧を印加すると空乏層1007は図中の矢印で示すように半導体膜1004の膜厚(〜200nm)程度しか広がらないため(図2(B))、空乏層1007に大きな電界が生じる。そしてこの電界から大きなエネルギーを受け取ったキャリアはホットキャリアとなり、アバランシェを起こしたり、ゲート絶縁膜1003と半導体膜1004との界面またはゲート絶縁膜1003中に注入され素子の劣化を引き起こす問題がある。
またボトムゲートTFTの別の作製方法として、ソース領域またはドレイン領域を形成する領域にドーピング装置を用いてドナー不純物もしくはアクセプター不純物を注入する方法がある(図2(C))。
図2(C)において、1101は基板、1102はゲート電極、1103はゲート絶縁膜、1104は15属の元素を含む半導体膜、1106は半導体膜1004のうち13属の元素が添加された領域、1105は半導体膜1104のうち13属の元素が添加されない領域、1107はソース電極又はドレイン電極である。
半導体膜1104のうち13属の元素が添加された領域1106はチャネル形成領域であり、半導体膜1104のうち13属の元素が添加されない領域1105はソース領域又はドレイン領域である。なお図2(C)中、Lovで示す領域は、ソース領域又はドレイン領域1105がゲート電極1102とオーバーラップする領域である。
チャネル形成領域1106は15属の元素を含む半導体膜1104をプラズマCVD法等で成膜した後、ドーピング装置を用いて13属の元素を導入することによって形成すればよい。もしくは、真性半導体膜を形成した後、13属の元素及び15属の元素を選択的に添加することによって、チャネル形成領域1106、ソース領域又はドレイン領域1105を形成してもよい(特許文献1参照)。
しかしドーピング装置は高価なものであるので、ドーピング装置を用いず、不純物を含む半導体膜を成膜する方法のほうが製造コストを抑えることができる。
特開平11−154714号公報
本発明ではTFTを作製する方法において、ドーピング装置の使用を抑制することにより製造コストを抑えること、かつドレイン電圧による電界を緩和しTFTの信頼性を向上させることを課題とする。
本発明により、ドレイン領域近傍の不純物を含む半導体膜とチャネル形成領域が重なる領域を増やすことにより、ドレイン電圧による空乏層の広がりを大きくすることが可能である。
本発明は、基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上に、13属の元素を含む島状半導体膜と、前記13属の元素を含む島状半導体膜の上面の一部及び側面に接する、15属の元素を含む半導体膜と、前記15属の元素を含む半導体膜上に電極とを有し、前記13属の元素を含む島状半導体膜はチャネル形成領域であり、前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置に関するものである。
また本発明は、基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上に、13属の元素を含む島状半導体膜と、前記13属の元素を含む島状半導体膜の上面の一部及び側面に接し、前記島状半導体膜よりも高い濃度の13属の元素を含む半導体膜と、前記13属の元素を含む半導体膜上に電極とを有し、前記13属の元素を含む島状半導体膜はチャネル形成領域であり、前記13属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置に関するものである。
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に13属の元素を含む島状半導体膜を形成し、前記13属の元素を含む島状半導体膜の上面の一部及び側面に接して、15属の元素を含む半導体膜を形成し、前記15属の元素を含む半導体膜上に電極を形成し、前記13属の元素を含む島状半導体膜はチャネル形成領域であり、前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に13属の元素を含む島状半導体膜を形成し、前記13属の元素を含む島状半導体膜の上面の一部及び側面に接して、前記13属の元素を含む島状半導体膜よりも高い濃度の13属の元素を含む半導体膜を形成し、前記13属の元素を含む半導体膜上に電極を形成し、前記13属の元素を含む島状半導体膜はチャネル形成領域であり、前記13属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に13属の元素を含む非晶質半導体膜を形成し、前記13属の元素を含む非晶質半導体膜に、結晶化を促進する触媒元素を導入し、前記13属の元素を含む非晶質半導体膜を加熱して、結晶性半導体膜を形成し、前記結晶性半導体膜を用いて、島状結晶性半導体膜を形成し、前記島状結晶性半導体膜の上面の一部及び側面に接して、15属の元素を含む半導体膜を形成し、前記島状結晶性半導体膜及び前記15属の元素を含む半導体膜を加熱して、前記島状結晶性半導体膜中の前記触媒元素を前記15属の元素を含む半導体膜に移動させることによって除去し、前記15属の元素を含む半導体膜上に電極を形成し、前記13属の元素を含む島状結晶性半導体膜はチャネル形成領域であり、前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
本発明において、前記島状半導体膜は、結晶性半導体膜である。
また本発明において、前記触媒元素は、ニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一つの元素、又は複数の元素である。
本発明により、空乏層に印加されるドレイン電圧による電界が緩和されてTFTの信頼性が向上する。
またドーピング装置の使用を抑えてTFTを作製できるため、製作コストを低減させることができる。
本実施の形態を、図1(A)及び図1(B)を用いて説明する。
図1(A)において、101は基板、102はゲート電極、103はゲート絶縁膜、104は13属の元素を含む島状結晶性半導体膜、105は15属の元素を含む半導体膜、106はソース電極又はドレイン電極である。半導体膜105はソース領域又ドレイン領域であり、島状結晶性半導体膜104はチャネル形成領域となる。なお図1(A)中、Lovで示す領域は、ソース領域又はドレイン領域105がゲート電極102とオーバーラップする領域である。
図1(A)に示すTFT構造では、チャネル形成領域である島状結晶性半導体膜104の上面の一部及び側面に、ソース領域又はドレイン領域である半導体膜105が接している。すなわちソース領域又はドレイン領域105とチャネル形成領域104が、島状結晶性半導体膜104の膜厚方向と横方向(基板と平行方向)に隣り合っている。ドレイン電圧を印加した際のドレイン電界はソース領域又はドレイン領域105からチャネル形成領域104の方向に働くが、空乏層107は図中の矢印で示すように膜厚方向だけでなく横方向にも広がることができるためドレイン電圧が緩和される(図1(B))。
その結果、ホットキャリアの発生が抑えられTFTの信頼性が向上する。通常、ソース領域とドレイン領域の間の長さ(チャネル長)は数μmある。それに対してチャネル形成領域104の膜厚は200nm程度である。そのため空乏層107は縦方向には十分に広がることは出来ないが、横方向には大きく広がることができる。本明細書では、「縦方向」とは膜が積層される方向であり、「横方向」とは基板と平行な方向をそれぞれ意味する。従って図1(A)のようにソース領域又はドレイン領域105とチャネル形成領域104が横に隣り合う構造の方がデバイスの信頼性は高い。
本実施の形態で示したTFTは、nチャネル型TFTであるがpチャネル型TFTの場合は図中のソース領域又はドレイン領域105を15属の元素を含む半導体膜ではなく、13属の元素を含む半導体膜で形成すればよい。ただしこのときソース領域又はドレイン領域105中のp型不純物の濃度をチャネル形成領域104中の濃度よりも高くする必要がある。
図1(A)〜図1(B)、図2(A)〜図2(B)、図4〜図7を用いて、本実施例を説明する。
本実施例では、従来の方法で作成されたTFTと本発明を用いて作製されたTFTについてその特性を比較する。
図2(A)(Type A)、図2(C)(Type B)、図1(A)(Type C)それぞれのnチャネル型TFTについて次のようにパラメータを設定し、ドレイン電流のドレイン電圧依存性およびドレイン電流のゲート電圧依存性を計算した。
図2(A)に示すTFT(Type A)には、上述したようにチャネル形成領域を含む13属の元素を含む半導体膜1004上に、ソース領域又はドレイン領域となる15属の元素を含む半導体膜1005が形成されている。
また図2(C)に示すTFT(Type B)には、上述したように半導体膜1104中に、13属の元素が添加されることによって形成されるチャネル形成領域1106、15属の元素を含むソース領域又はドレイン領域1105が形成されている。
図1(A)に示すTFT(Type C)は、実施の形態で述べたように、チャネル形成領域である島状結晶性半導体膜104、チャネル形成領域104の側面に接するソース領域又はドレイン領域105が形成されている。
各部の膜厚および長さ、ドーパントの注入量は以下のように設定した。
ゲート絶縁膜:酸化珪素膜、厚さ100nm、
チャネル形成領域:シリコン膜、厚さ100nm、ボロンドープ1×1016cm−3、Lovの長さ1μm、
ゲート電極:モリブデン(Mo)、厚さ100nm、長さ6μm、
ソース領域又はドレイン領域:リンドープ1×1020cm−3、長さ1μm、
ただし、TFTの幅は1μmとした。
物理モデルはアバランシェ、バンド間再結合、バンド間トンネル電流、高電界飽和モデルを用いた。ただし、半導体シリコンは欠陥のない理想的な状態を想定して計算した。計算ソフトはISE社製TCAD GENESISe 7.0を用いた。
図4はType A〜Type CのTFTにおいて、ドレイン電流―ドレイン電圧依存性を計算した結果を表す。ここで、ゲート電圧は全て3.0Vとした。
図4からわかるように、Type AのTFT(図2(A))のドレイン電流はドレイン電圧が8V付近から他の構造を有するTFTに比べて大きく上昇する。このようにドレイン電圧が高い領域は飽和領域であるため理想的にはドレイン電流はドレイン電圧に依らず一定になる。ドレイン電流が一定にならないのは高いドレイン電圧によりキャリアが加速され、ホットキャリアとなってアバランシェ(ホットキャリアが結晶格子に散乱されエネルギーを失い、そのエネルギーを結晶が受け取り電子―正孔対を生成する)等が起こり、チャネル形成領域に余剰キャリアが発生するためである。そしてこの余剰キャリアがドレイン電流を上昇させる。加えて高いドレイン電界によりエネルギーバンドが大きく曲げられ、ドレイン領域近傍の空乏層のバンドギャップが極端に狭まることによってバンド間(価電子帯―伝導帯)にトンネル電流が生じるためである。
図4に表されるように、飽和領域における飽和電流がドレイン電圧の増加とともに上昇することはチャネル形成領域にホットキャリアが発生していることを示し、そのホットキャリアはチャネル形成領域の結晶格子を破壊したり、ゲート絶縁膜界面およびゲート絶縁膜中に注入されてしきい値電圧、移動度等を劣化させる。さらにTFTが飽和領域で動作する場合にはTFT特性のばらつき、動作不良の原因となる。従って、TFTの信頼性を確保するためにはホットキャリアの発生を抑制することが必要である。
図4からType AのTFT(図2(A))ではホットキャリアが十分に抑制されていないことがわかる。それに対し本実施例のType CのTFT(図1(A))の特性はType BのTFT(図2(C))の特性に近く、ホットキャリアが抑えられていることがわかる。
次に図5〜図7を用いて、Type A〜Type CのTFTについて、ドレイン電流のゲート電圧依存性を計算した結果を示す。
図5はType AのTFT(図2(A))のドレイン電流(Id)―ゲート電圧(Vg)依存性を表す。
特性曲線が立ち上がるVg=0V付近の飽和領域では、理想的にはドレイン電流はドレイン電圧に依存せず一定になることが望まれる。一定にならない場合は先に述べたように、ドレイン領域付近にホットキャリアが発生していることを示す。図5からわかるように、Type AのTFT(図2(A))では飽和領域の電流値がドレイン電圧の増加とともに大きくなっている。
一方図7に示すとおり、本発明を用いて形成されたType CのTFT(図1(A))では飽和領域のドレイン電流のドレイン電圧依存は小さくなっている。この特性はType BのTFT(図2(C))とほぼ同じことが分かる(図6)。従って本発明により、ドーピング装置を用いないでTFTを形成しても、ドーピング装置を用いて形成したTFTと同様の特性を持つことが可能ということが分かる。
本実施例のボトムゲート型TFTの作製方法を図1(A)及び図1(B)を用いて以下に説明する。
まず基板101として、ガラス基板、もしくは単結晶半導体基板上に絶縁膜、例えば酸化珪素膜を150nm成膜し、その上にゲート電極の材料として、金属膜、例えばモリブデン(Mo)を100nmを成膜する。そしてレジストを用いて金属膜を用いて、ドライエッチングによりゲート電極102を形成する。
次にゲート絶縁膜103として酸化珪素膜を100nm成膜する。さらにその上に非晶質半導体膜、例えばアモルファスシリコン膜を100nm成膜する。そして非晶質半導体膜の結晶化を促進する触媒元素、例えばニッケル(Ni)をアモルファスシリコン膜に添加し、熱処理またはレーザー照射を行って結晶化させる。ゲート絶縁膜103上に成膜するシリコン膜はアモルファスシリコンに限らず微結晶を成膜することもできる。その後、必要に応じてしきい値制御のためホウ素原子を1×1016cm−3の密度でイオンドープする。
次に結晶化したシリコン膜を用いて、ドライエッチングを行い、島状結晶性半導体膜104を形成する。
次に、15属の元素を含む半導体膜を成膜する。その際に15属の元素を含む半導体膜が島状結晶性半導体膜104を覆うように成膜することが重要である。その後導電膜、例えばモリブデン(Mo)を200nm成膜する。次に導電膜をエッチングして電極106を形成し、電極106をマスクとしてさらに15属の元素を含む半導体膜をエッチングしてソース領域又はドレイン領域105を形成する。
本発明は単結晶ウエハ、SOIウエハ、またはガラス基板上、または絶縁膜上に成膜した非晶質の半導体、非晶質の半導体を結晶化させた多結晶の半導体、または多結晶の半導体に適用することができる。さらに半導体膜はシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaNなどのような化合物半導体、およびSiGe、AlGaAs1−xのような混晶半導体に適用することができる。
結晶化を促進する触媒元素としては、ニッケル(Ni)以外に、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一つの元素、又は複数の元素を用いることができる。
15属の元素を含む半導体膜を形成する場合はリン(P)、砒素(As)、アンチモン(Sb)などのドナーとして働く不純物を注入する。そして13属の元素を含む半導体膜を形成する場合はホウ素(B)、スズ(Sn)、アルミニウム(Al)などのアクセプターとして働く不純物を注入する。
また、絶縁膜としては、熱酸化膜、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜などの単層膜およびそれらの組み合わせによる多層膜を使うことができる。
ゲート電極としては多結晶珪素膜、モリブデン(Mo)、タングステン(W)、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)等の単層膜およびそれらの組み合わせによる多層膜を使うことができる。
なお本実施例は必要であれば実施の形態のいかなる記載と組み合わせることが可能である。
本実施例では、実施例1とは別のボトムゲート型TFTの作製方法の例を、図3(A)〜図3(E)を用いて説明する。
まず基板200上に導電膜を形成し、これを用いてゲート電極201を形成する。基板200には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
ゲート電極201は、導電膜を単層または2層以上積層させた構造を用いて形成する。導電膜として、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)から選ばれた元素、または前記元素を主成分とする合金材料、若しくはその窒化物等の化合物材料を積層したものを用いてもよい。また、リン(P)等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極201を形成してもよい。本実施例では、窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、120nm積層した膜を用いてゲート電極201を形成する。
ゲート電極201は、配線と一体形成してもよいし、ゲート電極201とゲート配線を別々に形成して電気的に接続させてもよい。
ゲート電極201を形成後、ゲート絶縁膜202をゲート電極201及び基板200上に形成する。ゲート絶縁膜202としては、窒化珪素膜、酸素を含む窒化珪素膜、または窒素を含む酸化珪素膜などの絶縁膜を用いることができる。ゲート絶縁膜202は、基板200中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ役割もある。
このような積層膜をゲート絶縁膜202として用いると、後の工程で完成されるTFTの容量が増加する一方、TFTの動作時のしきい値変化は、ゲート絶縁膜202に酸化珪素膜を用いたときと比べてほとんどないので有用である。薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜は、例えばCVD法でそれぞれ、5nm、100nm、50nmの膜厚で成膜すればよい。
ここではゲート絶縁膜202として積層膜を用いた例を示したが、単層の絶縁膜を用いても良い。
次いで、ゲート絶縁膜202上に13属から選択された元素を含む半導体膜を成膜する。この13属から選択された元素を含む半導体膜として、非晶質半導体膜や微結晶半導体膜、もしくは非晶質半導体膜を形成した後加熱により結晶化した結晶性半導体膜を用いてもよい。
本実施例では、13属から選択された元素を含む半導体膜として、まず非晶質半導体膜を形成し、結晶化を促進する触媒元素を用いて結晶化した結晶性半導体膜を用いる。以下に結晶性半導体膜を得るための作製工程を示す。
まず、13属から選択された元素を微量に含む非晶質半導体膜203を形成する。非晶質半導体膜203としては、シリコン(Si)、またはシリコンゲルマニウム(SiGe)合金を用いればよい。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。本実施例では、プラズマCVD法により、13属から選択された元素、例えばホウ素(B)を微量に含むアモルファスシリコン膜を100nm成膜する。
次に、非晶質半導体膜203の表面に薄い酸化膜を形成する。前記酸化膜は後の工程で塗布される触媒元素を含む溶液が、非晶質半導体膜203の表面に均一に塗布されるために形成される。
この薄い酸化膜は、オゾンを水に溶解した状態の水(オゾン水)による酸化処理、酸化雰囲気での熱処理またはUV光の照射等により形成する。本実施例では、オゾン水を塗布することにより薄い酸化膜を形成する。
次いで、非晶質半導体膜203の表面に半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を水溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある。
触媒元素としては、ニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一つの元素、又は複数の元素を用いることができる。
本実施例では、触媒元素としてニッケル(Ni)を用い、液相のニッケル酢酸溶液204をスピンコート法で非晶質半導体膜203の表面に塗布する(図3(A))。
次に窒素雰囲気中において、450〜500℃の温度で1時間保持することにより、非晶質半導体膜203中の水素を離脱させる。これは、非晶質半導体膜203中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
そして窒素雰囲気中において、550〜600℃、4〜8時間の加熱処理を施すことにより、非晶質半導体膜203を結晶化させ、結晶性半導体膜205を形成する(図3(B)参照)。この触媒元素により、非晶質半導体膜203の結晶化の温度を550〜600℃という比較的低温とすることができる。
または触媒元素を非晶質半導体膜203に導入後、レーザ照射により非晶質半導体膜203を結晶化してもよい。
このレーザ照射には連続発振のレーザ光またはパルス発振のレーザ光を用いることが出来る。具体的には、連続発振のレーザ光として、Arレーザ光、Krレーザ光、COレーザ光、YAGレーザ光、YVOレーザ光、YLFレーザ光、YAlOレーザ光、GdVOレーザ光、Yレーザ光、ルビーレーザ光、アレキサンドライトレーザ光、Ti:サファイアレーザ光、ヘリウムカドミウムレーザ光などが挙げられる。
またパルス発振のレーザ光として、Arレーザ光、Krレーザ光、エキシマレーザ光、COレーザ光、YAGレーザ光、Yレーザ光、YVOレーザ光、YLFレーザ光、YAlOレーザ光、GdVOレーザ光、ガラスレーザ光、ルビーレーザ光、アレキサンドライトレーザ光、Ti:サファイアレーザ光、銅蒸気レーザ光または金蒸気レーザ光を用いることができる。
このようなパルス発振レーザは、発振周波数を増加させていくといずれは連続発振レーザと同等の効果を示すものである。
例えば連続発振が可能な固体レーザを用いる場合、第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、YAGレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。例えば、連続発振のYAGレーザから射出されたレーザ光を非線形光学素子により高調波に変換して、非晶質半導体膜203に照射する。エネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)とすれば良い。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値電圧のばらつきを抑えることができる。
次に結晶性半導体膜205を用いて、島状結晶性半導体膜206を形成する(図3(C)参照)。この島状結晶性半導体膜206はTFTのチャネル形成領域となる。
次に、ゲート絶縁膜202及び島状結晶性半導体膜206上に15属から選ばれた元素が導入された半導体膜207をプラズマCVD法で形成する。本実施例では、15属から選ばれた元素としてリン(P)を用いる。
次いで、結晶成長に用いた触媒元素を島状結晶性半導体膜206から除去(ゲッタリング)する。本実施例においては、15属から選ばれた元素が導入された半導体膜207を形成後、窒素雰囲気中で550℃で4時間加熱することにより、島状結晶性半導体膜206中に存在していた触媒元素を、15属から選ばれた元素が導入された半導体膜207に移動させる。この加熱処理により島状結晶性半導体膜206中の触媒元素を減少する。
その後、半導体膜207上に導電膜208を形成する(図3(D))。導電膜に金属膜を用いると、後の熱工程で半導体膜207と反応しシリサイドを形成するので、導電率が向上する。
この導電膜208としては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層したものを用いてもよい。本実施例では、導電膜としてタングステン(W)又はモリブデン(Mo)を用いる。
次に、導電膜上にレジストマスクを形成し、導電膜を用いて、ソース電極又はドレイン電極212を形成する。さらにソース電極又はドレイン電極212をマスクとして、半導体膜207をエッチングしてソース領域又はドレイン領域211を形成する(図3(E))。本実施例では、水酸化テトラメチルアンモニウム(TMAH)水溶液を用いてウェットエッチングする。ただし、下層の島状結晶性半導体膜206が完全に無くならないように、エッチング時間を調整する。勿論、ドライエッチングを用いてエッチングしても構わない。
ソース電極又はドレイン電極212は、配線と一体形成してもよいし、ソース電極又はドレイン電極212と配線を別々に形成して電気的に接続させてもよい。
本実施例ではnチャネル型TFTが作製されたが、pチャネル型TFTを作製するのであれば、15属から選ばれた元素が導入された半導体膜207の代わりに13属から選ばれた元素を導入された半導体膜を形成すればよい。
13属から選ばれた元素としては、ホウ素(B)またはガリウム(Ga)を用いることができる。
ただし、13属から選ばれた元素を導入された半導体膜を用いてソース領域又はドレイン領域211を形成する場合は、チャネル形成領域206よりもソース領域又はドレイン領域211の方が、不純物濃度が高くなるように不純物量を調整する。
以上から、ソース領域又はドレイン領域211及びチャネル形成領域206を有するボトムゲート型TFTを形成することができる。
また、本実施例は、必要であれば実施の形態及び実施例1のいかなる記載とも自由に組み合わせることが可能である。
本発明はボトムゲート型TFTだけでなく、トップゲート型TFTにも適用することができる。
図8(A)〜図8(D)に本実施例のトップゲート型TFTの作製工程を示す。
まず、基板301上に下地膜302を形成する。基板301には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
下地膜302は、窒化珪素膜、酸素を含む窒化珪素膜、または窒素を含む酸化珪素膜などの絶縁膜を用いることができる。また、下地膜302として薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜を積層したものを用いてもよい。薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜は、例えばCVD法でそれぞれ、5nm、100nm、50nmの膜厚で成膜すればよい。
次に、下地膜302上にチャネル形成領域となる島状半導体膜303を形成する。島状半導体膜303は、図3(C)の島状結晶性半導体膜206と同様の材料を用いて形成すればよい。本実施例では、まず非晶質半導体膜、例えばアモルファスシリコン膜に半導体膜の結晶化を促進する触媒元素を導入し、レーザ照射により結晶化して結晶性半導体膜を得る。次に得られた結晶性半導体膜にp型の導電性を付与する不純物、例えばホウ素(B)を導入し、用いて島状半導体膜303を形成する。
次に下地膜302及び島状半導体膜303を覆ってn型の導電性を付与する不純物(以下「n型不純物」という)を含む半導体膜を形成し、n型不純物半導体膜304を形成する。本実施例では、n型不純物としてリン(P)を含むセミアモルファス半導体膜、例えばセミアモルファスシリコン膜を形成する。
なおセミアモルファスシリコンに代表されるセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の終端化するために、水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
またSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiHであり、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。
なお、本実施例ではnチャネル型TFTを形成するのでn型不純物を含む半導体膜を形成したが、pチャネル型TFTを形成する場合は、n型不純物を含む半導体膜の代わりにp型の導電性を付与する不純物(以下「p型不純物」という)を含む半導体膜を形成、もしくは真性半導体膜を成膜した後、p型不純物を導入した半導体膜を形成すればよい。
n型不純物半導体膜304形成後、下地膜302及びn型不純物半導体膜304を覆って第1の導電膜305を形成する。第1の導電膜305として、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)から選ばれた元素、または前記元素を主成分とする合金材料、若しくはその窒化物等の化合物材料を積層したものを用いてもよい。また、リン(P)等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いて第1の導電膜305を形成してもよい。本実施例では、窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、120nm積層した膜を第1の導電膜305として形成する(図8(A))。
次にn型不純物半導体膜304及び第1の導電膜305から、それぞれソース領域又はドレイン領域306、及びソース電極又はドレイン電極307を形成する(図8(B))。このとき島状半導体膜303が完全に無くならないように、エッチング時間を調整する。勿論、ドライエッチングを用いてエッチングしても構わない。
次に島状半導体膜303、ソース領域又はドレイン領域306、及びソース電極又はドレイン電極307を覆ってゲート絶縁膜308及び第2の導電膜309を形成する(図8(C))。ゲート絶縁膜308及び第2の導電膜309はそれぞれ、下地膜302及び第1の導電膜305と同様の物質を用いればよい。
そして第2の導電膜309を用いてゲート電極310を形成する(図8(D))。
以上に述べた作製工程により、トップゲート型TFTが形成される。本実施例のトップゲート型TFTは、チャネル形成領域303とソース領域又はドレイン領域306が、膜厚方向だけでなく横方向でも重なっている。そのため空乏層が横方向にも広がることができ、ドレイン電圧を緩和することが可能になる。このようなTFTはホットキャリアの発生が抑えられるので信頼性が向上する。
またこのような信頼性の向上したTFTを形成するのに、ドーピング装置を用いないので、作製コストを削減することができる。
本実施例では、本発明を用いて液晶表示装置(Liquid Crystal Display(LCD))を作製する例を図9(A)〜図9(B)、図10、図11、図12、図13を用いて示す。
本実施例で説明する液晶表示装置の作製方法は画素TFTを含む画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるnチャネル型TFTとpチャネル型TFTからなるCMOS回路を図示することとする。
まず実施例2に基づいて、ボトムゲート型のnチャネル型TFT545及びpチャネル型TFT546からなるCMOS回路548、及びnチャネル型TFT547を形成する(図9(A))。本実施例において、nチャネル型TFT547は画素TFTとして用いられ、CMOS回路548は駆動回路の基本単位として用いられる。
ただし、図9(A)において、501は基板、502〜504はゲート電極、505はゲート絶縁膜、511〜513は13属の元素(p型の導電性を付与する不純物)を含む島状半導体膜でありそれぞれのTFTのチャネル形成領域である。また521及び523は15属の元素(n型の導電性を付与する不純物)を含む半導体膜であり、nチャネル型TFT545及び547それぞれのソース領域又はドレイン領域である。半導体膜522には13属の元素が添加されておりpチャネル型TFT546のソース領域又はドレイン領域である。
また531〜535はソース電極又はドレイン電極であり、それぞれのTFTのソース領域又はドレイン領域に電気的に接続されている。特に電極532はnチャネル型TFT545のソース領域又はドレイン領域521の一方と、pチャネル型TFT546のソース領域又はドレイン領域522の一方を電気的に接続している。
なお、nチャネル型TFT545及び547、並びにpチャネル型TFT546は実施例2に記載の方法で作製されたものに限定されるものではなく、実施例1、トップゲート型TFTの場合は実施例3に記載の方法を用いて作製することが可能である。
次にTFT545〜547を覆って、第1層間絶縁膜541を形成する。
第1層間絶縁膜541としては、プラズマCVD法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜(SiOx)、窒化珪素膜(SiN)、窒素を含む酸化珪素膜(SiON)、またはその積層膜で形成する。勿論、第1層間絶縁膜541は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
なお、第1層間絶縁膜541を窒化珪素膜、酸素を含む窒化珪素膜で形成し、加熱処理を行い、第1層間絶縁膜541からの水素によって島状半導体膜511〜513及び半導体膜521〜523を水素化してもよい。すなわち、水素によって島状半導体膜511〜513及び半導体膜521〜523中に存在するダングリングボンドを終端化させることができる。
次に、第1層間絶縁膜541上に平坦化膜として機能する第2層間絶縁膜542を形成する。
第2層間絶縁膜542としては、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、シロキサン、及びそれらの積層構造を用いることができる。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
さらに有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
本実施例では、第2層間絶縁膜542としてシロキサンをスピンコート法で形成する。
第1層間絶縁膜541及び第2層間絶縁膜542の一部をエッチングして、電極535に到達するコンタクトホールを形成する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素(CF)、酸素(O)、ヘリウム(He)を、CF、O、Heをそれぞれ50sccm、50sccm、30sccmの流量で用いる。
次いで、第2層間絶縁膜542上に導電膜を成膜する。次いでフォトマスクを用いて、導電膜から、電極535に電気的に接続される画素電極543を形成する(図9(B))。
本実施例では透過型の液晶表示パネルを作製するので、インジウム錫酸化物((Indium Tin Oxide(ITO))、酸化珪素を含むインジウム錫酸化物、酸化亜鉛(ZnO)、酸化スズ(SnO)などの透明導電膜を用い、画素電極543を形成する。
また、反射型の液晶表示パネルを作製する場合は、画素電極543をスパッタ法によりAg(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の光反射性を有する金属材料を用いて形成すればよい。
なお、図11に画素部701の一部を拡大した上面図を示す。また、図11は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図11において、実線A−A’で切断した図が、図9(B)の画素TFT547の断面と対応しており、図9(B)と対応する箇所には同じ符号を用いている。また、容量配線572が設けてあり、保持容量は、第1層間絶縁膜541を誘電体とし、画素電極543と、該画素電極と重なる容量配線572とで形成されている。
なお本実施例においては、画素電極543と容量配線572が重なる領域は、第2層間絶縁膜542をエッチングし、保持容量は画素電極543、第1層間絶縁膜541及び容量配線572によって形成されている。しかし第2層間絶縁膜542も誘電体として用いることが可能であれば、第2層間絶縁膜542をエッチングしなくてもよい。その場合第1層間絶縁膜541及び第2層間絶縁膜542が誘電体として機能する。
図11において、ゲート電極504は、ゲート電極504とは別に形成されたゲート配線571と接続されている。また電極534はソース配線と一体形成されているが、電極534とソース配線は別々に形成してお互いを接続してもよい。
以上の工程により、基板501上に逆スタガ型の画素TFT547、逆スタガ型のnチャネル型TFT545及びpチャネル型TFT546からなるCMOS回路548および画素電極543が形成された液晶表示パネル用のTFT基板が完成する。
次いで、画素電極543を覆うように、配向膜551aを形成する。なお、配向膜551aは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜551aの表面にラビング処理を行う。
そして、対向基板561には、着色層562a、遮光層(ブラックマトリクス)562b、及びオーバーコート層563からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極564と、その上に配向膜551bを形成する(図10)。
そして、閉パターンであるシール材581を液滴吐出法により画素部701と重なる領域を囲むように形成する。ここでは液晶555を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい(図12(A))。
次いで、気泡が入らないように減圧下で液晶555の滴下を行い(図12(B))、基板501及び対向基板561を貼り合わせる(図12(C))。閉ループのシールパターン内に液晶を1回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から射出に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる(図12(D))。
そして、異方性導電体層を介し、公知の技術を用いてFPC(Flexible Printed Circuit)704を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
以上の工程によって得られた液晶表示装置の断面図を図10に、上面図を図13(A)に示すとともに、他の液晶表示装置の上面図の例を図13(B)に示す。
図13(A)中、501は基板、561は対向基板、701は画素部、581はシール材、704はFPCである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板501及び561をシール材581で貼り合わせている。
図13(B)中、702はソース信号線駆動回路、703はゲート信号線駆動回路、581aは第1シール材、581bは第2シール材である。なお、液晶を液滴吐出法により吐出させ、一対の基板501及び561を第1シール材581aおよび第2シール材581bで貼り合わせている。駆動回路部702及び703には液晶は不要であるため、画素部701のみに液晶を保持させており、第2シール材581bはパネル全体の補強のために設けられている。
以上示したように、本実施例では、TFTの作製工程を従来よりも短縮できるので、液晶表示装置の作製工程も短縮することが可能となる。本実施例で作製される液晶表示装置は各種電子機器の表示部としても用いることができる。
なお、本実施例では、TFTをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
また、本実施例は、必要であれば実施の形態及び実施例1〜実施例3のいかなる記載とも自由に組み合わせることが可能である。
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板1310を用い、パネル4枚取りの作製例を図14(A)〜図14(D)、図15(A)〜図15(B)、図16(A)〜図16(B)及び図17(A)〜図17(B)に示す。
図14(A)は、ディスペンサ(またはインクジェット)による液晶層形成の途中の断面図を示しており、シール材1312で囲まれた画素部1311を覆うように液晶材料1314を液滴吐出装置1316のノズル1318から吐出、噴射、または滴下させている。液滴吐出装置1316は、図14(A)中の矢印方向に移動させる。なお、ここではノズル1318を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。
また、図14(B)には斜視図を示している。シール材1312で囲まれた領域のみに選択的に液晶材料1314を吐出、噴射、または滴下させ、ノズル走査方向1313に合わせて滴下面1315が移動している様子を示している。
また、図14(A)の点線で囲まれた部分1319を拡大した断面図が図14(C)及び図14(D)である。液晶材料の粘性が高い場合は、連続的に吐出され、図14(C)のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図14(D)に示すように液滴が滴下される。
なお、図14(C)及び図14(D)中、1310は大面積基板、1320は画素TFT、1321は画素電極をそれぞれ指している。画素部1311は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは実施例1〜実施例4の記載に基づいて作製されたTFTと、保持容量とで構成されている。
ここで、図15(A)〜図15(B)及び図16(A)〜図16(B)を用いて、パネル作製の流れを以下に説明する。
まず、絶縁表面に画素部1311が形成された第1基板1310を用意する。第1基板1310は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図15(A)に示すように、不活性気体雰囲気または減圧下で第1基板1310上にディスペンサ装置またはインクジェット装置でシール材1312を所定の位置(画素部1311を囲むパターン)に形成する。半透明なシール材1312としてはフィラー(直径6μm〜24μm)を含み、且つ、粘度40〜400Pa・sのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材1312は、印刷法で形成することもできる。
次いで、シール材1312に囲まれた領域に液晶材料1314をインクジェット法により滴下する(図15(B))。液晶材料1314としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶材料1314をシール材1312に囲まれた領域に保持することができる。
次いで、画素部1311が設けられた第1基板1310と、対向電極や配向膜が設けられた第2基板1331とを気泡が入らないように減圧下で貼りあわせる(図16(A))。ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材1312を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
また、図17(A)〜図17(B)に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。
図17(A)〜図17(B)中、1341は第1基板支持台、1342は第2基板支持台、1344は窓、1348は下側定盤、1349は光源である。なお、図17(A)〜図17(B)において、図14(A)〜図14(D)、図15(A)〜図15(B)、図16(A)〜図16(B)と対応する部分は同一の符号を用いている。
下側定盤1348は加熱ヒータが内蔵されており、シール材を硬化させる。また、第2基板支持台1342には窓1344が設けられており、光源1349からの紫外光などを通過させるようになっている。ここでは図示していないが窓1344を通して基板の位置アライメントを行う。また、対向基板となる第2基板1331は予め、所望のサイズに切断しておき、第2基板支持台1342に真空チャックなどで固定しておく。図17(A)は貼り合わせ前の状態を示している。
貼り合わせ時には、第1基板支持台1341と第2基板支持台1342とを下降させた後、圧力をかけて第1基板1310と第2基板1331を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図17(B)に示す。
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第1基板1310を切断する(図16(B))。こうして、1枚の基板から4つのパネルを作製することができる。そして、公知の技術を用いてFPCを貼りつける。
なお、第1基板1310、第2基板1331としてはガラス基板、またはプラスチック基板を用いることができる。
以上の工程によって大面積基板を用いた液晶表示装置が作製される。
また、本実施例は、必要であれば実施の形態、実施例1〜実施例4のいかなる記載と自由に組み合わせることが可能である。
本実施例では、本発明を用いて両面射出型EL(エレクトロルミネセンス:Electro−Luminescence)表示装置を作製する例を、図18、図19(A)〜図19(B)、図20を用いて説明する。
まず実施例2に基づいて、nチャネル型TFT1451及び1452、pチャネル型TFT1453を作製する(図18)。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例2と同様の作製条件、作製工程、成膜材料等を用いている。
ただし、TFT1451〜1453は実施例1や実施例3に基づいて形成してもよい。その場合作製条件、作製工程、成膜材料等は各実施例に記載されたものと同様である。
図18において、1401は基板、1402〜1404はゲート電極、1405はゲート絶縁膜である。なお、基板1401は光透過性を有する基板を用いればよい。
nチャネル型TFT1451は、チャネル形成領域1443、ソース領域又はドレイン領域1442、ソース電極又はドレイン電極1441を有している。またnチャネル型TFT1452は、チャネル形成領域1446、ソース領域又はドレイン領域1445、ソース電極又はドレイン電極1444を有している。またpチャネル型TFT1453は、チャネル形成領域1449、ソース領域又はドレイン領域1448、ソース電極又はドレイン電極1447を有している(図18)。
本実施例においては、pチャネル型TFT1453は本両面射出型EL表示装置の画素TFTとして用いられる。またnチャネル型TFT1451及び1452は、画素TFT1453を駆動する駆動回路のTFTとして用いられる。ただし画素TFTは必ずしもpチャネル型TFTである必要はなく、nチャネル型TFTを用いてもよい。また駆動回路も複数のnチャネル型TFTを組み合わせた回路である必要はなく、nチャネル型TFTとpチャネル型TFTを相補的に組み合わせた回路、もしくは複数のpチャネル型TFTを組み合わせた回路であってもよい。
次にTFT1451〜1453を覆って、第1層間絶縁膜1461を形成する。
第1層間絶縁膜1461としては、プラズマCVD法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜(SiOx)、窒化珪素膜(SiN)、窒素を含む酸化珪素膜(SiON)、またはその積層膜で形成する。勿論、第1層間絶縁膜1461は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
次に、第1層間絶縁膜1461上に平坦化膜として機能する第2層間絶縁膜1462を形成する。
第2層間絶縁膜1462としては、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、シロキサンを用いることができる。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
さらに有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
本実施例では、第2層間絶縁膜1462としてシロキサンをスピンコート法で形成する。
次いで、第2層間絶縁膜1462上に透光性を有する第3層間絶縁膜1463を形成する。第3層間絶縁膜1463は、後の工程で画素電極1464を形成する際、第2層間絶縁膜1462である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、画素電極1464を形成する際、第2層間絶縁膜1462がエッチングストッパー膜となるのであれば第3層間絶縁膜1463は不要である。
次いで、第1層間絶縁膜1461、第2層間絶縁膜1462及び第3層間絶縁膜1463にコンタクトホールを形成する。
次いで第3層間絶縁膜1463上に、画素電極(本実施例では透明電極)1464、即ち、有機発光素子の画素電極を膜厚10nm〜800nmの範囲で形成する。画素電極としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や、酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電材料などの仕事関数の高い(仕事関数4.0eV以上)透明導電材料を用いることができる(図19(A))。
次いで、新たなマスクを用いて画素電極の端部を覆う絶縁物1465(隔壁、障壁などと呼ばれる)を形成する。絶縁物1465としては、塗布法により得られる感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはSOG膜(例えば、アルキル基を含む酸化珪素膜)を膜厚0.8μm〜1μmの範囲で用いる。
次いで、第1の有機化合物を含む層1471、第2の有機化合物を含む層1472、第3の有機化合物を含む層1473、第4の有機化合物を含む層1474及び第5の有機化合物を含む層1475を、蒸着法または塗布法を用いて形成する。
そして、蒸着マスクを用いて選択的に画素電極上にモリブデン酸化物(MoOx)と、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPD)と、ルブレンとを共蒸着して第1の有機化合物を含む層1471(正孔注入層)を形成する。
なお、MoOxの他、銅フタロシアニン(CuPC)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)等の正孔注入性の高い材料を用いることができる。また、ポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等の正孔注入性の高い高分子材料を塗布法によって成膜したものを正孔注入層1471として用いてもよい。
なお、発光素子の信頼性を向上させるため、第1の有機化合物を含む層1471の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃〜300℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素膜で形成した場合には、さらに高い加熱処理(410℃)を加えることもできる。
次いで、蒸着マスクを用いて選択的にα−NPDを蒸着し、正孔注入層1471の上に第2の有機化合物を含む層(正孔輸送層)1472を形成する。なお、α−NPDの他、4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
次いで、選択的に第3の有機化合物を含む層(発光層)1473を形成する。フルカラー表示装置とするためには発光色(R、G、B)ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
次いで、蒸着マスクを用いて選択的にAlq(トリス(8−キノリノラト)アルミニウム)を蒸着し、発光層1473上に第4の有機化合物を含む層(電子輸送層)1474を形成する。なお、Alqの他、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)や、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)なども電子輸送性が高いため、電子輸送層1474として用いることができる。
次いで、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)とリチウム(Li)とを共蒸着し、電子輸送層1474および絶縁物1465を覆って全面に第5の有機化合物を含む層(電子注入層)1475を形成する。ベンゾオキサゾール誘導体(BzOS)を用いることで、後の工程に行われる透明電極1476形成時におけるスパッタ法に起因する損傷を抑制している。なお、BzOs:Li以外に、CaF、フッ化リチウム(LiF)、フッ化セシウム(CsF)等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Alqとマグネシウム(Mg)とを混合したものも用いることができる。
次に、電子注入層1475の上に透明電極1476、即ち、有機発光素子の画素電極1476を膜厚10nm〜800nmの範囲で形成する。透明電極1476としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や、酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電材料を用いることができる。
以上のようにして、発光素子が作製される。発光素子を構成する画素電極1464、第1の有機化合物を含む層〜第5の有機化合物を含む層1471〜1475、および画素電極1476の各材料は適宜選択し、各膜厚も調整する。画素電極1464及び1476は同じ材料を用い、且つ、同程度の膜厚、好ましくは100nm程度の薄い膜厚とすることが望ましい。
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層1477を形成する。透明保護層1477としては、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜(SiNO膜(組成比N>O))または窒素を含む酸化珪素膜(SiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばダイヤモンドライクカーボン膜(DLC膜)、窒化炭素膜(CN膜))などを用いることができる(図19(B))。
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第2の基板1481と基板1401とを貼り合わせる。第2の基板1481も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙(不活性気体)として乾燥剤を配置してもよいし、透明なシール材(紫外線硬化または熱硬化のエポキシ樹脂など)を一対の基板間に充填してもよい。
発光素子は、画素電極1464及び1476が透光性材料で形成されるため、一つの発光素子から2方向、即ち両面側から採光することができる。
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
最後に光学フィルム(偏光板、または円偏光板)1482及び1483を設けてコントラストを向上させる(図20)。
図21に画素部の画素TFTをRGBによって作り分けた例を示す。赤色(R)用の画素には、画素TFT1453Rが画素電極1464Rに接続されており、第1の有機化合物を含む層(正孔注入層)1471R,第2の有機化合物を含む層(正孔輸送層)1472R、第3の有機化合物を含む層(発光層)1473R、第4の有機化合物を含む層(電子輸送層)1474R、第5の有機化合物を含む層(電子注入層)1475、透明電極(画素電極)1476、透明保護層1477が形成される。
また緑色(G)用の画素には、画素TFT1453Gが画素電極1464Gに接続されており、第1の有機化合物を含む層(正孔注入層)1471G,第2の有機化合物を含む層(正孔輸送層)1472G、第3の有機化合物を含む層(発光層)1473G、第4の有機化合物を含む層(電子輸送層)1474G、第5の有機化合物を含む層(電子注入層)1475、透明電極(画素電極)1476、透明保護層1477が形成される。
さらに青色(B)用の画素には、画素TFT1453Bが画素電極1464Bに接続されており、第1の有機化合物を含む層(正孔注入層)1471B、第2の有機化合物を含む層(正孔輸送層)1472B、第3の有機化合物を含む層(発光層)1473B、第4の有機化合物を含む層(電子輸送層)1474B、第5の有機化合物を含む層(電子注入層)1475、透明電極(画素電極)1476、透明保護層1477が形成される。
このうち発光層1473R、1473G及び1473Bについて、赤色の発光を示す発光層1473Rとしては、Alq:DCM、またはAlq:ルブレン:BisDCJTMなどの材料を用いる。また、緑色の発光を示す発光層1473Gとしては、Alq:DMQD(N,N’−ジメチルキナクリドン)、またはAlq:クマリン6などの材料を用いる。また、青色の発光を示す発光層1473Bとしては、α―NPD、またはtBu−DNAなどの材料を用いる。
なお、本実施例では、TFTをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
なお本実施例では、両面射出型パネル(デュアルエミッションパネル)について説明したが、片面射出型パネルである上面射出型パネル(トップエミッションパネル)、もしくは下面射出型パネル(ボトムエミッションパネル)の構成を用いてももちろんよい。
上面射出型パネルを作製するには、有機発光素子の下部画素電極を透明電極でなく、遮光性のある材料で形成すればよい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、画素電極として機能させることができる。またそれ以外にも、有機発光素子の画素電極を窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層としてもよいし、3層以上の積層を用いてもよい。
また、上面射出型パネルの上部画素電極は、透明または半透明であることが好ましく、上記の透明電極と同じ材料を用いて形成することができる。
また下面射出型パネルを作製するには、有機発光素子の下部画素電極は上記の透明電極と同じ材料を用いて形成することができる。
一方下面射出型パネルの上部画素電極としては、遮光性があり仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、またはCa)を用いればよい。
なお上面射出型パネル又は下面射出型パネルを作製する際、有機発光素子中の有機化合物を含む層は、それぞれの画素電極の材料に合わせて適宜変えてもよい。
また発光素子から発せられる光には、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれて、本実施例においてはその一方又は両方を用いることができる。
また、本実施例は、実施例2の工程を利用して実施されることは既に説明したが、必要であれば実施の形態、実施例1、実施例3〜実施例5のいかなる記載とも自由に組み合わせることが可能である。
本実施例では、本発明を用いて物体の識別に利用される集積回路を作製した例を図22(A)〜図22(B)、図23(A)〜図23(B)、図24(A)〜図24(B)及び図25(A)〜図25(B)を用いて示す。
なお本実施例では、半導体素子として絶縁分離されたTFTを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
なお、本明細書では物体の識別に利用される集積回路を、IDチップと呼ぶ。IDチップにはそれ自身に識別するための情報が記録されている。IDチップは、電波や電磁波により管理システムや読み取り器と、情報を送信又は受信、或いはその両方をすることが可能である。IDチップの持つ情報により、IDチップを取り付けられた物の産地、賞味期限、流通経路等が分かるようになり、また医療薬品分野におうようした場合、医薬品や患者にIDチップを付けることによって、安全を管理したりすることができる。
まず図22(A)に示すように、スパッタ法を用いて耐熱性を有する基板(第1の基板)4000上に剥離層4001を形成する。第1の基板4000として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
剥離層4001は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン(セミアモルファスシリコンを含む)等、シリコンを主成分とする層を用いることができる。剥離層4001は、スパッタ法、減圧熱CVD法、プラズマCVD法等を用いて形成することができる。本実施例では、膜厚50nm程度の非晶質シリコンを減圧熱CVD法で形成し、剥離層4001として用いる。なお剥離層4001はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層4001の膜厚は、50〜60nmとするのが望ましい。セミアモルファスシリコンに関しては、30〜50nmとしてもよい。
次に、剥離層4001上に、下地膜4002を形成する。下地膜4002は第1の基板4000中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜4002は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜4002は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。
本実施例では、第1層下地膜(下層下地膜)4002aとして膜厚100nmの窒素を含む酸化珪素膜(SiON膜)、第2層下地膜(中層下地膜)4002bとして膜厚50nmの酸素を含む窒化珪素膜(SiNO膜)、第3層下地膜(上層下地膜)4002cとして膜厚100nmの窒素を含む酸化珪素膜(SiON膜)を順に積層して下地膜4002を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層下地膜4002aをSiON膜に代えて、膜厚0.5〜3μmのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層下地膜4002bをSiNO膜に代えて、窒化珪素膜(SiNx)を用いてもよい。また、上層下地膜4002cをSiON膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、0.05〜3μmとするのが望ましく、その範囲から自由に選択することができる。
或いは、剥離層4001に最も近い、下地膜4002の下層下地膜4002aをSiON膜または酸化珪素膜で形成し、中層下地膜4002bをシロキサン系樹脂で形成し、上層下地膜4002cを酸化珪素膜で形成しても良い。
ここで、酸化珪素膜は、SiHとO、又はTEOS(テトラエトキシシラン)とO等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、SiHとNHの混合ガスを用い、プラズマCVDによって形成することができる。また、窒素を含む酸化珪素膜(SiON:O>N)、酸素を含む窒化珪素膜(SiNO:N>O)は、代表的には、SiHとNOの混合ガスを用い、プラズマCVDによって形成することができる。
下地膜4002を形成したら、次に実施例2と同様の作製工程により、TFT形成を行う。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例2と同様の作製条件、作製工程、成膜材料等を用いている(図22(A))。
ただし、本実施例においては、基板4000上にnチャネル型TFT4011及び4013、pチャネル型TFT4012を形成する。nチャネル型TFT4011は、下地膜4002にゲート電極4101、ゲート絶縁膜4104、チャネル形成領域4113、ソース領域又はドレイン領域4112を有している。
pチャネル型TFT4012は、下地膜4002にゲート電極4102、ゲート絶縁膜4104、チャネル形成領域4116、ソース領域又はドレイン領域4115を有している。
nチャネル型TFT4013は、下地膜4002にゲート電極4103、、ゲート絶縁膜4104、チャネル形成領域4119、ソース領域又はドレイン領域4118を有している。
また、配線4300、4301はnチャネル型TFT4011のソース領域又はドレイン領域4112に、配線4301、4302はpチャネル型TFT4012のソース領域又はドレイン領域4115に、配線4303、4304はnチャネル型TFT4013のソース領域又はドレイン領域4118に、それぞれ接続されている。さらに配線4304は、図示しないがnチャネル型TFT4013のゲート電極4103にも接続されている。nチャネル型TFT4013は、乱数ROMのメモリ素子として用いることができる。
さらに、この後、TFT4011〜4013及び配線4300〜4304を保護するための第1層間絶縁膜4200を形成する。第1層間絶縁膜は、アルカリ金属やアルカリ土類金属のTFT4011〜4013への侵入を防ぐことができる、窒化珪素、窒素を含む酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚600nm程度の窒素を含む酸化珪素膜(SiON膜)を、第1層間絶縁膜4200として用いることができる。この場合、水素化処理工程は、該SiON膜形成後に行っても良い。このように、TFT4011〜4013上には、酸素を含む窒化珪素膜(SiON膜)、窒化珪素膜(SiNx)及び窒素を含む酸化珪素膜(SiON膜)の3層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、TFT4011〜4013が下地膜4002と第1層間絶縁膜4200とで覆われるため、Naなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
次に第1層間絶縁膜4200上に、第2層間絶縁膜4201を形成する。第2層間絶縁膜4201は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料(low−k材料)、シロキサンを含む樹脂を用いることが可能である。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
第2層間絶縁膜4201の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、窒素を含む酸化珪素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第2層間絶縁膜4201を形成しても良い。
さらに本実施例では、第2層間絶縁膜4201上に、第3層間絶縁膜4202を形成する(図22(B))。第3層間絶縁膜4202としては、DLC(ダイヤモンドライクカーボン)或いは窒化炭素(CN)等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒素を含む酸化珪素膜等を用いることができる。形成方法としては、プラズマCVD法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
なお、第2層間絶縁膜4201又は第3層間絶縁膜4202の膜剥がれや割れが生じるのを防ぐために、第2層間絶縁膜4201又は第3層間絶縁膜4202中にフィラーを混入させておいても良い。
次に、第1層間絶縁膜4200、第2層間絶縁膜4201及び第3層間絶縁膜4202にコンタクトホールを形成する。さらに第3層間絶縁膜4202上に導電性材料膜を形成し、これを用いてアンテナ4305を形成する(図23(A))。アンテナ4305は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Niなどの金属、金属化合物を1つまたは複数有する導電性材料を用いることができる。
アンテナ4305は、配線4300と接続されている。なお図23(A)では、アンテナ4305が配線4300と直接接続されているが、本発明のIDチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ4305と配線4300とを電気的に接続するようにしても良い。
アンテナ4305は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ4305が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ4305を形成することも可能である。例えば、Niなどで形成した配線に、Cuを無電解めっきでコーティングして、アンテナ4305を形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ4305を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、IDチップの作製に費やされるコストを抑えることができる。
液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ4305を形成する場合、該アンテナ4305の密着性が高まるような処理を、第3層間絶縁膜4202の表面に施すことが望ましい。
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第3層間絶縁膜4202の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第3層間絶縁膜4202の表面に付着させる方法、第3層間絶縁膜4202の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、3d遷移元素であるSc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Znなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。
第3層間絶縁膜4202に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な駆動が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第3層間絶縁膜4202の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
そして図23(B)に示すように、アンテナ4305を形成した後、アンテナ4305を覆うように、第3層間絶縁膜4202上に保護層4400を形成する。保護層4400は、後に剥離層4001をエッチングにより除去する際に、アンテナ4305を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層4400を形成することができる。
本実施例では、スピンコート法で水溶性樹脂(東亜合成製:VL−WSHL10)を膜厚30μmとなるように塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させて、保護層4400を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第3層間絶縁膜4202と保護層4400を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層4400の除去がスムーズに行なわれるように、第3層間絶縁膜4202を覆うように、無機絶縁膜(SiN膜、SiN膜、AlN膜、またはAlN膜)を形成しておくことが好ましい。
次に図24(A)に示すように、IDチップどうしを分離するために溝4401を形成する。溝4401は、剥離層4001が露出する程度であれば良い。溝4401の形成は、ダイシング、スクライビングなどを用いることができる。なお、第1の基板4000上に形成されているIDチップを分離する必要がない場合、必ずしも溝4401を形成する必要はない。
次に図24(B)に示すように、剥離層4001をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝4401から導入する。本実施例では、例えば三フッ化塩素(ClF)を用い、温度:350℃、流量:300sccm、気圧:800Pa、時間:3hの条件で行なう。また、ClFガスに窒素を混ぜたガスを用いても良い。ClF等のフッ化ハロゲンを用いることで、剥離層4001が選択的にエッチングされ、第1の基板4000をTFT4011〜4013から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
次に図25(A)に示すように、剥離されたTFT4011〜4013及びアンテナ4305を、接着剤4501を用いて第2の基板4500に貼り合わせる。接着剤4501は、第2の基板4500と下地膜4002とを貼り合わせることができる材料を用いる。接着剤4501は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
第2の基板4500として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第2の基板4500として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるARTON(JSR製)を用いることができる。また、ポリエチレンテレフタレート(PET)に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第2の基板4500は集積回路において発生した熱を拡散させるために、2〜30W/mK程度の高い熱伝導率を有する方が望ましい。
次に図25(B)に示すように、保護層4400を除去した後、アンテナ4305を覆うように接着剤4503を第3層間絶縁膜4202上に塗布し、カバー材4502を貼り合わせる。カバー材4502は第2の基板4500と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤4503の厚さは、例えば10〜200μmとすれば良い。
また接着剤4503は、カバー材4502と第3層間絶縁膜4202及びアンテナ4305とを貼り合わせることができる材料を用いる。接着剤4503は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
上述した各工程を経て、IDチップが完成する。上記作製方法によって、トータルの膜厚0.3μm以上3μm以下、代表的には2μm程度の飛躍的に薄い集積回路を第2の基板4500とカバー材4502との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤4501と接着剤4503間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またIDチップが有する集積回路の占める面積を、5mm四方(25mm)以下、より望ましくは0.3mm四方(0.09mm)〜4mm四方(16mm)程度とすることができる。
なお集積回路を、第2の基板4500とカバー材4502の間のより中央に位置させることで、IDチップの機械的強度を高めることができる。具体的には、第2の基板4500とカバー材4502の間の距離をdとすると、第2の基板4500と、集積回路の厚さ方向における中心との距離xが、以下の数1を満たすように、接着剤4501、接着剤4503の厚さを制御することが望ましい。
また好ましくは、以下の数2を満たすように、接着剤4501、接着剤4503の厚さを制御する。
なお図25(B)では、カバー材4502を用いる例を示しているが、本発明はこの構成に限定されない。例えば図25(A)に示した工程までで終了としても良い。
なお本実施例では、耐熱性の高い第1の基板4000と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のIDチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
またIDチップの可撓性を確保するために、下地膜4002に接する接着剤4501に有機樹脂を用いる場合、下地膜4002として窒化珪素膜または窒素を含む酸化珪素膜を用いることで、有機樹脂からNaなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたIDチップの第2の基板4500が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とTFT4011〜4013のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第2の基板4500が曲がっても、それによってTFT4011〜4013の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、1〜30%とすることで、第2の基板4500が曲がっても、それによってTFT4011〜4013の特性に影響が出るのをより抑えることができる。
なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
なお一般的にIDチップで用いられている電波の周波数は、13.56MHz、2.45GHzが多く、該周波数の電波を検波できるようにIDチップを形成することが、汎用性を高める上で非常に重要である。
また本実施例のIDチップでは、半導体基板を用いて形成されたIDチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、IDチップのコストを大幅に低くすることができる。例えば、直径12インチのシリコン基板を用いた場合と、730×920mmのガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約73000mmであるが、後者のガラス基板の面積は約671600mmであり、ガラス基板はシリコン基板の約9.2倍に相当する。後者のガラス基板の面積は約671600mmでは、基板の分断により消費される面積を無視すると、1mm四方のIDチップが約671600個形成できる計算になり、該個数はシリコン基板の約9.2倍の数に相当する。そしてIDチップの量産化を行なうための設備投資は、730×920mmのガラス基板を用いた場合の方が直径12インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を3分の1で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、730×920mmのガラス基板の値段は、直径12インチのシリコン基板の半分程度で済むので、IDチップのコストを大幅に低くすることができることがわかる。
従って、730×920mmのガラス基板を用いた場合、直径12インチのシリコン基板を用いた場合よりも、IDチップの値段を約30分の1程度に抑えることができることがわかる。IDチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のIDチップは上記用途に非常に有用である。
なお本実例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
また、本実施例は、必要であれば実施の形態、実施例1〜実施例6のいかなる記載とも自由に組み合わせることが可能である。
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図26、図27、図28(A)〜図28(B)、図29(A)〜図29(B)、図30、図31(A)〜図31(E)に示す。
図26は表示パネル5001と、回路基板5011を組み合わせた液晶モジュールもしくはELモジュールを示している。回路基板5011には、コントロール回路5012や信号分割回路5013などが形成されており、接続配線5014によって表示パネル5001と電気的に接続されている。
この表示パネル5001には、複数の画素が設けられた画素部5002と、走査線駆動回路5003、選択された画素にビデオ信号を供給する信号線駆動回路5004を備えている。なお液晶モジュールを作製する場合は実施例4もしくは実施例5、ELモジュールを作製する場合は実施例6を用いて表示パネル5001を作製すればよい。また、走査線駆動回路5003や信号線駆動回路5004等制御用駆動回路部を、本発明により形成されたTFTを用いて作製することが可能である。
図26に示す液晶モジュールもしくはELモジュールにより液晶テレビ受像器又はELテレビ受像機を完成させることができる。図27は、液晶テレビ受像機もしくはELテレビ受像機の主要な構成を示すブロック図である。チューナ5101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路5102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路5103と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路5012により処理される。コントロール回路5012は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路5013を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ5101で受信した信号のうち、音声信号は音声信号増幅回路5105に送られ、その出力は音声信号処理回路5106を経てスピーカー5107に供給される。制御回路5108は受信局(受信周波数)や音量の制御情報を入力部5109から受け、チューナ5101や音声信号処理回路5106に信号を送出する。
図28(A)に示すように、液晶モジュールもしくはELモジュールを筐体5201に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはELモジュールにより、表示画面5202が形成される。また、スピーカー5203、操作スイッチ5204などが適宜備えられている。
また図28(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体5212にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部5213やスピーカ部5217を駆動させる。バッテリーは充電器5210で繰り返し充電が可能となっている。また、充電器5210は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体5212は操作キー5216によって制御する。また、図28(B)に示す装置は、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送り、さらに充電器5210が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部5213及び制御用回路部等に適用することができる。
本発明を図26、図27、図28(A)〜図28(B)に示すテレビ受像器使用することにより、より少ない工程で本テレビ受像器を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本テレビ受像器に貼り付けることにより、流通経路などを明確にすることができる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
図29(A)は表示パネル5301とプリント配線基板5302を組み合わせたモジュールを示している。表示パネル5301は、複数の画素が設けられた画素部5303と、第1の走査線駆動回路5304、第2の走査線駆動回路5305と、選択された画素にビデオ信号を供給する信号線駆動回路5306を備えている。
プリント配線基板5302には、コントローラ5307、中央処理装置(CPU)5308、メモリ5309、電源回路5310、音声処理回路5311及び送受信回路5312などが備えられている。プリント配線基板5302と表示パネル5301は、フレキシブル・プリント・サーキット(FPC)5313により接続されている。プリント配線基板5302には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ5307、音声処理回路5311、メモリ5309、CPU5308、電源回路5310などは、COG(Chip On Glass)方式を用いて表示パネル5301に実装することもできる。COG方式により、プリント配線基板5302の規模を縮小することができる。
プリント配線基板5302に備えられたインターフェース(I/F)5314を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート5315が、プリント配線基板5302に設けられている。
図29(B)は、図29(A)に示したモジュールのブロック図を示す。このモジュールは、メモリ5309としてVRAM5316、DRAM5317、フラッシュメモリ5318などが含まれている。VRAM5316にはパネルに表示する画像のデータが、DRAM5317には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路5310は、表示パネル5301、コントローラ5307、CPU5308、音声処理回路5311、メモリ5309、送受信回路5312を動作させる電力を供給する。またパネルの仕様によっては、電源回路5310に電流源が備えられている場合もある。
CPU5308は、制御信号生成回路5320、デコーダ5321、レジスタ5322、演算回路5323、RAM5324、CPU5308用のインターフェース5319などを有している。インターフェース5319を介してCPU5308に入力された各種信号は、一旦レジスタ5322に保持された後、演算回路5323、デコーダ5321などに入力される。演算回路5323では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ5321に入力された信号はデコードされ、制御信号生成回路5320に入力される。制御信号生成回路5320は入力された信号に基づき、各種命令を含む信号を生成し、演算回路5323において指定された場所、具体的にはメモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307などに送る。
メモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段5325から入力された信号は、インターフェース5314を介してプリント配線基板5302に実装されたCPU5308に送られる。制御信号生成回路5320は、ポインティングデバイスやキーボードなどの入力手段5325から送られてきた信号に従い、VRAM5316に格納してある画像データを所定のフォーマットに変換し、コントローラ5307に送付する。
コントローラ5307は、パネルの仕様に合わせてCPU5308から送られてきた画像データを含む信号にデータ処理を施し、表示パネル5301に供給する。またコントローラ5307は、電源回路5310から入力された電源電圧やCPU5308から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル5301に供給する。
送受信回路5312では、アンテナ5328において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路5312において送受信される信号のうち音声情報を含む信号が、CPU5308からの命令に従って、音声処理回路5311に送られる。
CPU5308の命令に従って送られてきた音声情報を含む信号は、音声処理回路5311において音声信号に復調され、スピーカ5327に送られる。またマイク5326から送られてきた音声信号は、音声処理回路5311において変調され、CPU5308からの命令に従って、送受信回路5312に送られる。
コントローラ5307、CPU5308、電源回路5310、音声処理回路5311、メモリ5309を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
図30は、図29(A)〜図29(B)に示すモジュールを含む携帯電話機の一態様を示している。表示パネル5301はハウジング5330に脱着自在に組み込まれる。ハウジング5330は表示パネル5301のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル5301を固定したハウジング5330はプリント基板5331に嵌着されモジュールとして組み立てられる。
表示パネル5301はFPC5313を介してプリント基板5331に接続される。プリント基板5331には、スピーカ5332、マイクロフォン5333、送受信回路5334、CPU及びコントローラなどを含む信号処理回路5335が形成されている。このようなモジュールと、入力手段5336、バッテリ5337、アンテナ5340を組み合わせ、筐体5339に収納する。表示パネル5301の画素部は筐体5339に形成された開口窓から視認できように配置する。
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
できる。
本発明を図29(A)〜図29(B)、図30に示す携帯電話に使用することにより、より少ない工程で携帯電話を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本携帯電話に貼り付けることにより、流通経路などを明確にすることができる。
図31(A)は液晶ディスプレイもしくはOLEDディスプレイであり、筐体6001、支持台6002、表示部6003などによって構成されている。本発明は図26に示す液晶モジュールもしくはELモジュール、図29(A)に示す表示パネルの構成を用いて、表示部6003に適用が可能である。また、本発明を制御用回路部等に用いることも可能である。
本発明を使用することにより、より少ない工程で本ディスプレイを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本ディスプレイに貼り付けることにより、流通経路などを明確にすることができる。
図31(B)はコンピュータであり、本体6101、筐体6102、表示部6103、キーボード6104、外部接続ポート6105、ポインティングマウス6106等を含む。本発明は図26に示す液晶モジュールもしくはELモジュール、図29(A)に示す表示パネルの構成を用いて、表示部6103に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
図31(C)は携帯可能なコンピュータであり、本体6201、表示部6202、スイッチ6203、操作キー6204、赤外線ポート6205等を含む。本発明は図26に示す液晶モジュールもしくはELモジュール、図29(A)に示す表示パネルの構成を用いて、表示部6202に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
図31(D)は携帯型のゲーム機であり、筐体6301、表示部6302、スピーカー部6303、操作キー6304、記録媒体挿入部6305等を含む。本発明は図26に示す液晶モジュールもしくはELモジュール、図29(A)に示す表示パネルの構成を用いて、表示部6302に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
本発明を使用することにより、より少ない工程で本ゲーム機を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本ゲーム機に貼り付けることにより、流通経路などを明確にすることができる。
図31(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体6401、筐体6402、表示部A6403、表示部B6404、記録媒体(DVD等)読込部6405、操作キー6406、スピーカー部6407等を含む。表示部A6403は主として画像情報を表示し、表示部B6404は主として文字情報を表示する。本発明は図26に示す液晶モジュールもしくはELモジュール、図29(A)に示す表示パネルの構成を用いて、表示部A6403、表示部B6404及び制御用回路部等に適用することができる。また、本発明を制御用回路部等に用いることも可能である。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明を使用することにより、より少ない工程で本画像再生装置を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例7に記載された方法で作製されるIDチップを本画像再生装置に貼り付けることにより、流通経路などを明確にすることができる。
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこを付記する。
また本実施例は、実施の形態及び実施例1〜実施例7のいかなる記載とも自由に組み合せて実施することが可能である。
本実施例では、実施例1及び実施例2とは異なるボトムゲート型TFT及びその作製方法について、図32(A)〜図32(D)及び図33(A)〜図33(D)を用いて説明する。なお特に説明のないものは実施例1及び実施例2の記載に基づいて本実施例のボトムゲート型TFTは作製される。
基板801上にゲート電極802、ゲート絶縁膜803及び非晶質半導体膜804を形成する(図32(A)参照)。なお基板801、ゲート電極802、ゲート絶縁膜803及び非晶質半導体膜804の材料及び作製工程等は実施例1及び実施例2と同様に選択すればよい。本実施例では、基板801としてガラス基板を用い、ゲート電極802としてモリブデン(Mo)を100nm成膜する。ゲート電極802形成後、ゲート絶縁膜803として酸化珪素膜を100nm形成する。また非晶質半導体膜804として、アモルファスシリコン膜を100nm成膜する。このアモルファスシリコン膜は13
属から選択された元素、たとえばホウ素(B)を含んでいてもよい。
次に非晶質半導体膜804を結晶化する。結晶化する方法は、非晶質半導体膜804に触媒元素805を導入し加熱して結晶化する方法や(図32(B)参照)、レーザビーム807を照射することにより非晶質半導体膜804を結晶化する方法(図32(C)参照)がある。もちろん触媒元素805を導入した上でレーザビーム807を照射して非晶質半導体膜804を結晶化してもよい。
非晶質半導体膜804を結晶化して結晶性半導体膜806を得て(図32(D)参照)、結晶性半導体膜806のチャネル形成領域となる領域上に保護膜808を形成する。保護膜808は絶縁膜、例えば酸化珪素膜や窒化珪素膜等で形成すればよい。本実施例では保護膜808として酸化珪素膜を50nm成膜し、HF水溶液等でエッチングする(図33(A)参照)。
次に保護膜808をマスクとして、結晶性半導体膜806をエッチングする。このエッチングにより、チャネル形成領域821を有する段差のある結晶性半導体膜809が形成される(図33(B)参照)。
次いで段差のある結晶性半導体膜809及び保護膜808上に、15属の不純物を含む半導体膜811及び導電膜812を形成する(図33(C)参照)。本実施例では15属の不純物としてリンを用いる。また導電膜812としては、モリブデン(Mo)を200nm成膜する。ただし半導体膜811及び導電膜812はこれに限定されるものではなく、実施例1及び実施例2の記載に基づいて選べばよい。
さらには導電膜812をエッチングし、ソース電極又はドレイン電極814を得る。次にソース電極又はドレイン電極814をマスクとして半導体膜811をエッチングして、ソース領域又はドレイン領域813を形成する(図33(D)参照)。このような構成によりドレイン電圧による空乏層はドレイン領域からソース領域に向かって横に広がることができるためドレイン電界を緩和することができる。
なお本実施例は、実施例1及び2の工程を利用して実施されることは既に説明したが、必要であれば実施の形態実施例3〜実施例8のいかなる記載とも自由に組み合わせることが可能である。
本発明により、ドーピング装置を用いなくても信頼性の高いTFT及びそのようなTFTを有する半導体装置を形成することができる。これにより製作コストを抑制することができる。
本発明のTFTの断面図。 従来のTFTの断面図。 本発明のTFTの作製工程を示す図。 TFTのドレイン電流−ドレイン電圧依存性を示す図。 従来のTFTのドレイン電流−ゲート電圧依存性を示す図。 従来のTFTのドレイン電流−ゲート電圧依存性を示す図。 本発明のTFTのドレイン電流−ゲート電圧依存性を示す図。 本発明のTFTの作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明のEL表示装置の作製工程を示す図。 本発明のEL表示装置の作製工程を示す図。 本発明のEL表示装置の作製工程を示す図。 本発明のEL表示装置の作製工程を示す図。 本発明のIDチップの作製工程を示す図。 本発明のIDチップの作製工程を示す図。 本発明のIDチップの作製工程を示す図。 本発明のIDチップの作製工程を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明のTFTの作製工程を示す図。 本発明のTFTの作製工程を示す図。
符号の説明
101 基板
102 ゲート電極
103 ゲート絶縁膜
104 島状結晶性半導体膜
105 半導体膜
106 電極
107 空乏層

Claims (7)

  1. 基板上にゲート電極と、
    前記ゲート電極上にゲート絶縁膜と、
    前記ゲート絶縁膜上に、13属の元素を含む島状半導体膜と、
    前記13属の元素を含む島状半導体膜の上面の一部及び側面に接する、15属の元素を含む半導体膜と、
    前記15属の元素を含む半導体膜上に電極と、
    を有し、
    前記13属の元素を含む島状半導体膜はチャネル形成領域であり、
    前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置。
  2. 基板上にゲート電極と、
    前記ゲート電極上にゲート絶縁膜と、
    前記ゲート絶縁膜上に、13属の元素を含む島状半導体膜と、
    前記13属の元素を含む島状半導体膜の上面の一部及び側面に接し、前記島状半導体膜よりも高い濃度の13属の元素を含む半導体膜と、
    前記13属の元素を含む半導体膜上に電極と、
    を有し、
    前記13属の元素を含む島状半導体膜はチャネル形成領域であり、
    前記13属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置。
  3. 請求項1又は請求項2において、
    前記島状半導体膜は、結晶性半導体膜であることを特徴とする半導体装置。
  4. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に13属の元素を含む島状半導体膜を形成し、
    前記13属の元素を含む島状半導体膜の上面の一部及び側面に接して、15属の元素を含む半導体膜を形成し、
    前記15属の元素を含む半導体膜上に電極を形成し、
    前記13属の元素を含む島状半導体膜はチャネル形成領域であり、
    前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
  5. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に13属の元素を含む島状半導体膜を形成し、
    前記13属の元素を含む島状半導体膜の上面の一部及び側面に接して、前記13属の元素を含む島状半導体膜よりも高い濃度の13属の元素を含む半導体膜を形成し、
    前記13属の元素を含む半導体膜上に電極を形成し、
    前記13属の元素を含む島状半導体膜はチャネル形成領域であり、
    前記13属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
  6. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に13属の元素を含む非晶質半導体膜を形成し、
    前記13属の元素を含む非晶質半導体膜に、結晶化を促進する触媒元素を導入し、
    前記13属の元素を含む非晶質半導体膜を加熱して、結晶性半導体膜を形成し、
    前記結晶性半導体膜を用いて、島状結晶性半導体膜を形成し、
    前記島状結晶性半導体膜の上面の一部及び側面に接して、15属の元素を含む半導体膜を形成し、
    前記島状結晶性半導体膜及び前記15属の元素を含む半導体膜を加熱して、前記島状結晶性半導体膜中の前記触媒元素を前記15属の元素を含む半導体膜に移動させることによって除去し、
    前記15属の元素を含む半導体膜上に電極を形成し、
    前記島状結晶性半導体膜はチャネル形成領域であり、
    前記15属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
  7. 請求項6において、
    前記触媒元素は、ニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一つの元素、又は複数の元素であることを特徴とする半導体装置の作製方法。
JP2005308957A 2004-10-28 2005-10-24 半導体装置及びその作製方法 Withdrawn JP2006156972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005308957A JP2006156972A (ja) 2004-10-28 2005-10-24 半導体装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004314346 2004-10-28
JP2005308957A JP2006156972A (ja) 2004-10-28 2005-10-24 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2006156972A true JP2006156972A (ja) 2006-06-15
JP2006156972A5 JP2006156972A5 (ja) 2008-08-21

Family

ID=36634809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308957A Withdrawn JP2006156972A (ja) 2004-10-28 2005-10-24 半導体装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP2006156972A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218626A (ja) * 2007-03-02 2008-09-18 Mitsubishi Electric Corp Tftアレイ基板及びその製造方法
JP2009212170A (ja) * 2008-02-29 2009-09-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
WO2014196216A1 (ja) * 2013-06-05 2014-12-11 株式会社 東芝 イメージセンサ装置及びその製造方法
CN104485362A (zh) * 2007-08-31 2015-04-01 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
JP2018101640A (ja) * 2008-10-16 2018-06-28 株式会社半導体エネルギー研究所 発光装置及び表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818053A (ja) * 1994-06-28 1996-01-19 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818053A (ja) * 1994-06-28 1996-01-19 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218626A (ja) * 2007-03-02 2008-09-18 Mitsubishi Electric Corp Tftアレイ基板及びその製造方法
CN104485362A (zh) * 2007-08-31 2015-04-01 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
JP2009212170A (ja) * 2008-02-29 2009-09-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2018101640A (ja) * 2008-10-16 2018-06-28 株式会社半導体エネルギー研究所 発光装置及び表示装置
US11189676B2 (en) 2008-10-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having fluorescent and phosphorescent materials
US11930668B2 (en) 2008-10-16 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device and EL module including transparent conductive film
WO2014196216A1 (ja) * 2013-06-05 2014-12-11 株式会社 東芝 イメージセンサ装置及びその製造方法
US9787924B2 (en) 2013-06-05 2017-10-10 Kabushiki Kaisha Toshiba Image sensor device, image processing device and method for manufacturing image sensor device

Similar Documents

Publication Publication Date Title
US8058652B2 (en) Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
JP5025095B2 (ja) 半導体装置の作製方法
US9166190B2 (en) Display device
US7800113B2 (en) Method for manufacturing display device
US7521368B2 (en) Method for manufacturing semiconductor device
TWI413192B (zh) 半導體裝置的製造方法
JP4338934B2 (ja) 配線の作製方法
JP5030406B2 (ja) 表示装置の作製方法
JP2012151483A (ja) 半導体装置の作製方法、及び半導体装置
US7459406B2 (en) Laser processing unit, laser processing method, and method for manufacturing semiconductor device
TWI472261B (zh) 半導體裝置之製造方法
JP2009088537A (ja) 半導体装置及びその作製方法
JP2012033497A (ja) 表示装置
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI437745B (zh) 半導體裝置的製造方法
JP5244293B2 (ja) 表示装置
JP5201790B2 (ja) 半導体装置の作製方法
JP2006156972A (ja) 半導体装置及びその作製方法
JP4963163B2 (ja) レーザ処理装置及び半導体装置の作製方法
JP2008016444A (ja) 半導体装置の作製方法
JP5030405B2 (ja) 半導体装置の作製方法
JP4628032B2 (ja) 半導体装置及びその作製方法
JP2006128679A (ja) 半導体装置の作製方法
JP4879530B2 (ja) 半導体装置の作製方法
JP5010351B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130318