CN104485362A - 显示装置以及显示装置的制造方法 - Google Patents

显示装置以及显示装置的制造方法 Download PDF

Info

Publication number
CN104485362A
CN104485362A CN201410649540.2A CN201410649540A CN104485362A CN 104485362 A CN104485362 A CN 104485362A CN 201410649540 A CN201410649540 A CN 201410649540A CN 104485362 A CN104485362 A CN 104485362A
Authority
CN
China
Prior art keywords
film
semiconductor film
electrode
microcrystalline semiconductor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410649540.2A
Other languages
English (en)
Other versions
CN104485362B (zh
Inventor
小林聪
川俣郁子
大力浩二
小森茂树
伊佐敏行
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104485362A publication Critical patent/CN104485362A/zh
Application granted granted Critical
Publication of CN104485362B publication Critical patent/CN104485362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种显示装置以及显示装置的制造方法。本发明的目的在于提供一种具有电特性及可靠性都高的薄膜晶体管的显示装置、以及一种量产性高地制造该显示装置的方法。在具有沟道停止型的反交错型薄膜晶体管的显示装置中，该沟道停止型的反交错型薄膜晶体管具有包括沟道形成区的微晶半导体膜，并且在该微晶半导体膜的沟道形成区中的不重叠于源电极及漏电极的区域中选择性地设置有包括一种导电型的杂质元素的杂质区。

Description

显示装置以及显示装置的制造方法
本分案申请是基于申请号为200810212476.6，申请日为2008年8月29日，发明名称为“显示装置以及显示装置的制造方法”的中国专利申请的分案申请。更具体说，本分案申请是基于申请号为201210298582.7，申请日为2008年8月29日，发明名称为“显示装置以及显示装置的制造方法”的分案申请的再次分案申请。
技术领域
本发明涉及一种至少在像素部中使用薄膜晶体管的显示装置以及显示装置的制造方法。
背景技术
近年来，使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度为几nm至几百nm左右)构成薄膜晶体管的技术受到注目。薄膜晶体管广泛地应用于电子器件如IC、电光装置，尤其是，正在加快开发作为图像显示装置的开关元件的薄膜晶体管。
作为图像显示装置的开关元件，采用使用非晶半导体膜的薄膜晶体管、或者使用多晶半导体膜的薄膜晶体管等。作为多晶半导体膜的形成方法，一般知道由光学系统将脉冲振荡的受激准分子激光束加工为线状，并且在对非晶半导体膜扫描线状光束的同时进行照射来晶化的技术。
此外，作为图像显示装置的开关元件，采用使用微晶半导体膜的薄膜晶体管(参照专利文件1及专利文件2)。
作为现有的薄膜晶体管的制造方法，已知如下方法：在将非晶硅膜形成在栅极绝缘膜上之后，在其上表面形成金属膜，对该金属膜照射二极管激光，以将非晶硅膜改变为微晶硅膜(例如，参照非专利文件1)。在该方法中，形成在非晶硅膜上的金属膜是用来将二极管激光的光能转换为热能的，并且为了完成薄膜晶体管必须在其后去掉该金属膜。换言之，该方法是非晶半导体膜只受到来自金属膜的传导加热而被加热，以形成微晶半导体膜的方法。
[专利文件1]日本专利申请公开Hei4-242724号公报
[专利文件2]日本专利申请公开2005-49832号公报
[非专利文件1]Toshiaki Arai和其他，SID 07DIGEST，2007，p.1370-1373
使用多晶半导体膜的薄膜晶体管具有如下优点：其迁移率比使用非晶半导体膜的薄膜晶体管高两个位数以上，并且可以将显示装置的像素部和其外围的驱动电路集成形成在同一个衬底上。然而，有如下问题：与使用非晶半导体膜的情况相比，由于进行半岛体膜的晶化而工序复杂化，因此成品率降低而成本提高。
发明内容
鉴于上述问题，本发明的目的之一在于提供一种具有电特性和可靠性都良好的薄膜晶体管的显示装置。
本发明是一种显示装置，包括在形成沟道形成区域的微晶半导体膜上设置有沟道保护层的反交错型(底栅型)的晶体管，其中在不重叠于源电极及漏电极且大致重叠于该沟道保护层的微晶半导体膜的沟道形成区中，以比源区及漏区低的浓度包含一种导电型的杂质元素。
本发明包括具有将微晶半导体膜用作沟道形成区的沟道停止结构的反交错型薄膜晶体管。在反交错型薄膜晶体管中，在栅电极上形成栅极绝缘膜，并且在栅极绝缘膜上形成用作沟道形成区的微晶半导体膜(也称为半非晶半导体膜)。在重叠于微晶半导体膜的沟道形成区的区域中形成沟道保护层。此外，在微晶半导体膜和沟道保护层之间，或者在它们上形成缓冲层。在沟道保护层及缓冲层上形成一对源区及漏区，并且形成接触到源区及漏区的一对源电极及漏电极。在微晶半导体膜的沟道形成区的不重叠于源电极及漏电极的区域中选择性地设置包括一种导电型的杂质元素的杂质区。
本发明的显示装置之一包括晶体管。晶体管包括栅电极、栅电极上的栅极绝缘膜、栅极绝缘膜上的具有沟道形成区的微晶半导体膜。在微晶半导体膜上包括缓冲层，并且在缓冲层上的重叠于微晶半导体膜的沟道形成区的区域中包括沟道保护层。在沟道保护层以及缓冲层上包括源区及漏区，并且在源区及漏区上包括源电极及漏电极。在微晶半导体膜的沟道形成区中选择性地设置包括赋予一种导电型的杂质元素的杂质区。
本发明的显示装置之一包括晶体管。晶体管包括栅电极、栅电极上的栅极绝缘膜、栅极绝缘膜上的具有沟道形成区的微晶半导体膜。在重叠于微晶半导体膜的沟道形成区的区域中包括沟道保护层。在微晶半导体膜以及沟道保护层上包括缓冲层。在缓冲层上包括源区及漏区，并且在源区及漏区上包括源电极及漏电极。在微晶半导体膜的沟道形成区中选择性地设置包括赋予一种导电型的杂质元素的杂质区。
本发明的显示装置的制造方法之一包括如下步骤：形成栅电极、栅极绝缘膜、以及微晶半导体膜；在微晶半导体膜上形成缓冲层，并且在缓冲层上的重叠于微晶半导体膜的沟道形成区的区域中形成沟道保护层；在沟道保护层及缓冲层上形成源区及漏区，并且在源区及漏区上形成源电极及漏电极；通过以源电极及漏电极为掩模，经过缓冲层及沟道保护层，对微晶半导体膜的沟道形成区选择性地添加赋予一种导电型的杂质元素。
本发明的显示装置的制造方法之一包括如下步骤：形成栅电极、栅极绝缘膜、以及微晶半导体膜；在重叠于微晶半导体膜的沟道形成区的区域中形成沟道保护层，并且在微晶半导体膜及沟道保护层上形成缓冲层；在缓冲层上形成源区及漏区，并且在源区及漏区上形成源电极及漏电极；通过以源电极及漏电极为掩模，经过沟道保护层，对微晶半导体膜的沟道形成区选择性地添加赋予一种导电型的杂质元素。
本发明的显示装置的制造方法之一包括如下步骤：形成栅电极、栅极绝缘膜、以及微晶半导体膜；在重叠于微晶半导体膜的沟道形成区的区域中形成沟道保护层，并且在微晶半导体膜及沟道保护层上形成缓冲层；在缓冲层上形成源区及漏区，并且在源区及漏区上形成源电极及漏电极；通过以源电极及漏电极为掩模，经过沟道保护层，对微晶半导体膜的沟道形成区选择性地添加赋予一种导电型的杂质元素来形成杂质区；通过以源电极及漏电极为掩模，经过沟道保护层，对微晶半导体膜的杂质区照射激光束。
根据本发明，可以提供具有电特性和可靠性都良好的薄膜晶体管的显示装置。
附图说明
图1是说明本发明的显示装置的图；
图2A至2E是说明本发明的显示装置的制造方法的图；
图3A至3C是说明本发明的显示装置的制造方法的图；
图4A至4D是说明本发明的显示装置的制造方法的图；
图5是说明本发明的显示装置的图；
图6A至6D是说明本发明的显示装置的制造方法的图；
图7A至7D是示出应用本发明的电子设备的图；
图8是示出应用本发明的电子设备的主要结构的框图；
图9A至9C是说明本发明的显示装置的图；
图10A和10B是说明本发明的显示装置的图；
图11A至11C是说明本发明的显示装置的制造方法的图；
图12A和12B是说明本发明的显示装置的图；
图13A和13B是说明本发明的等离子体CVD装置的平面图；
图14是说明本发明的显示装置的图；
图15是说明本发明的显示装置的图；
图16A和16B是说明本发明的显示装置的图；
图17是说明本发明的显示装置的图；
图18是说明本发明的显示装置的图；
图19是说明本发明的显示装置的图；
图20是说明本发明的显示装置的图；
图21是说明本发明的显示装置的图；
图22是说明本发明的显示装置的图；
图23是说明本发明的显示装置的图；
图24是说明本发明的显示装置的图；
图25是说明本发明的显示装置的图；
图26是说明本发明的显示装置的图；
图27是说明本发明的显示装置的图；
图28是说明本发明的显示装置的图；
图29是说明本发明的显示装置的图；
图30是说明本发明的显示装置的图；
图31是说明本发明的显示装置的制造方法的图；
图32A至32C是说明本发明的显示装置的制造方法的图；
图33A至33C是说明本发明的显示装置的制造方法的图。
具体实施方式
参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，在不同附图中共同使用表示相同部分或者具有相同功能的部分的附图标记，而省略其反复说明。
实施方式1
在本实施方式中，参照图1至图4D说明使用于显示装置的薄膜晶体管以及其制造工序。图1至图3C是示出薄膜晶体管、以及其制造工序的截面图。图4A至4D是在一个像素中的薄膜晶体管以及像素电极的连接区域的平面图。图1至图3C是示出沿着图4A至4D中的线A-B的薄膜晶体管以及其制造工序的截面图。
具有微晶半导体膜的n型薄膜晶体管更优选用于驱动电路，因为其迁移率高于具有微晶半导体膜的p型薄膜晶体管的迁移率。但是，在本发明中，薄膜晶体管可以是n型或p型。无论是使用具有哪一种极性的薄膜晶体管，优选使形成在同一个衬底上的薄膜晶体管都具有相同极性，因为可以抑制工序数目。在此，使用n沟道型薄膜晶体管来说明。
图1示出本实施方式的底栅结构的沟道停止型(也称为沟道保护型)薄膜晶体管74。
在图1中，在衬底50上设置有包括栅电极51、栅极绝缘膜52a和52b、微晶半导体膜61、缓冲层62、沟道保护层80、源区及漏区72、源电极及漏电极71a、71b和71c的沟道停止型薄膜晶体管74，并且与源电极及漏电极71c接触地设置有像素电极77。覆盖薄膜晶体管74及像素电极77的一部分地设置有绝缘膜76。注意，图1对应于图4D。
再者，在微晶半导体膜61的沟道形成区的不重叠于源电极及漏电极71a、71b和71c的区域中选择性地设置有包括一种导电型的杂质元素的杂质区81。
在本实施方式中，在微晶半导体膜61的沟道形成区中选择性地(部分地)进行沟道掺杂。当在形成源电极及漏电极71a、71b和71c之后，以源电极及漏电极71a、71b和71c(或者掩模层)为掩模，经过露出在源电极及漏电极71a、71b和71c之间的沟道保护层80及缓冲层62，如对微晶半导体膜61添加一种导电型的杂质元素，则在由沟道保护层80覆盖的微晶半导体膜61的沟道形成区中自对准地发生一种导电型的杂质元素的添加区域和不添加区域，从而可以选择性地形成杂质区81。
由于当示意性地不添加用于价电子控制的杂质元素时，微晶半导体膜呈现弱n型导电性，因此对于用作薄膜晶体管的沟道形成区的微晶半导体膜，通过添加赋予p型的杂质元素，可以控制阈值电压。作为赋予p型的杂质元素的典型，可举出硼，将B2H6、BF3等的杂质气体以1ppm至1000ppm的比例，优选以1ppm至100ppm的比例混入到氢化硅中，即可。而且，硼的浓度例如优选为1×1014atoms/cm3至6×1016atoms/cm3。
薄膜晶体管是当某个特定的电压(称为阈值或阈值电压)施加到栅电极时成为导通状态，而当小于该特定的电压的电压施加到栅电极时成为截止状态的开关元件。因此，为了使电路准确地工作，精密地控制阈值电压是非常重要的。
然而，TFT的阈值电压因为如下各种不确定的原因有时会向负侧或正侧移动(偏移)：由污染导致的可动离子的影响；TFT的栅极周围的功函数的差异或界面电荷的影响；等等。
作为为解决上述问题而提出的技术，有沟道掺杂法。沟道掺杂法是如下技术：将赋予一种导电型的杂质元素(典型地为P、As、B等)添加到TFT的沟道形成区，来示意性地偏移阈值电压以进行控制。
在本发明中，在微晶半导体膜的沟道形成区中选择性地(部分地)进行沟道掺杂。在本说明书中，将通过沟道掺杂工序而形成在沟道形成区中的杂质区也称为沟道掺杂区域。当在形成源电极及漏电极之后，以源电极及漏电极(或者掩模层)为掩模，经过露出在源电极及漏电极之间的沟道保护层及缓冲层，对微晶半导体膜添加一种导电型的杂质元素时，在由沟道保护层覆盖的微晶半导体膜的沟道形成区中自对准地发生一种导电型的杂质元素的添加区域和不添加区域，而可以选择性地形成杂质区。
由于当示意性地不添加用于价电子控制的杂质元素时，微晶半导体膜呈现弱n型导电性，因此通过对用作薄膜晶体管的沟道形成区的微晶半导体膜添加赋予p型的杂质元素，可以控制阈值。作为赋予p型的杂质元素的典型，可举出硼，将B2H6、BF3等的杂质气体以1ppm至1000ppm的比例，优选以1ppm至100ppm的比例混入到氢化硅中，即可。而且，硼的浓度例如优选为1×1014atoms/cm3至6×1016atoms/cm3。
在本发明中，因为经过沟道保护层进行对微晶半导体膜的杂质元素的添加工序，所以可以减轻在添加工序中的微晶半导体膜所受到的损伤(表面粗糙等)。注意，在本发明中，进行对微晶半导体膜的杂质元素的添加，以使杂质元素的所希望的浓度峰值存在于微晶半导体膜中，但是在经过沟道保护层及缓冲层进行对微晶半导体膜的杂质元素的添加的情况下，有可能也对缓冲层添加杂质元素。
利用沟道掺杂法的阈值电压的控制根据杂质元素的浓度进行，但是在本发明中，不对沟道形成区的整个表面进行沟道掺杂，而选择性地形成沟道掺杂区域进行沟道掺杂。从而，在本发明中，通过控制沟道形成区的面积，可以更精密地控制阈值电压。在经过沟道保护层对微晶半导体膜添加杂质的情况下，对厚度方向上较深的微晶半导体膜中的杂质元素的浓度控制很困难且容易不均匀，此外，必须以能够经过沟道保护层的充分的能量进行添加，所以担心对于膜的损伤。根据本发明，可以防止对于微晶半导体膜的膜损伤，并且可以进行准确且均匀的阈值控制。从而，在薄膜晶体管及具有薄膜晶体管的显示装置中，可以达成高可靠性化以及高性能化。
当采用本发明的方式之一的在微晶半导体膜的沟道形成区上夹着缓冲层来设置沟道保护层(也只称为保护层)的结构时，可以防止对于微晶半导体膜的沟道形成区上的缓冲层的工序时的损伤(蚀刻时的等离子体、蚀刻剂所导致的膜减少、氧化等)。从而，可以提高薄膜晶体管的可靠性。此外，因为微晶半导体膜的沟道形成区上的缓冲层不被蚀刻，所以不需要将缓冲层的厚度形成得很厚，从而可以缩短成膜时间。注意，因为沟道保护层在用来形成源区及漏区的蚀刻工序中用作蚀刻停止层，所以也可以称为沟道停止层。
作为缓冲层使用非晶半导体膜，更优选使用包含氮、氢和卤素中的任一种以上的非晶半导体膜。通过在非晶半导体膜中包含氮、氢和卤素中的任一种，可以降低包含在微晶半导体膜中的结晶被氧化的程度。微晶半导体膜的能隙为1.1eV至1.5eV，缓冲层的能隙比微晶半导体膜的大，为1.6eV至1.8eV，并且缓冲层的迁移率低。缓冲层的迁移率典型为微晶半导体膜的迁移率的1/5至1/10。由此，沟道形成区为微晶半导体膜，缓冲层为高电阻区域。另外，将包含在微晶半导体膜中的碳、氮、氧各个的浓度设定为3×1019atoms/cm3以下，优选为5×1018atoms/cm3以下。将微晶半导体膜的厚度设定为2nm至50nm(优选为10nm至30nm)即可。
缓冲层可以通过等离子体CVD法、溅射法等来形成。另外，可以在形成非晶半导体膜之后利用氮等离子体、氢等离子体或卤素等离子体对非晶半导体膜的表面进行处理来使该表面氮化、氢化或卤化。
由于通过在微晶半导体膜的表面上设置缓冲层，可以降低包含在微晶半导体膜中的晶粒被氧化的程度，因此可以降低薄膜晶体管的电特性的退化。
与多晶半导体膜不同，微晶半导体膜可以直接形成在衬底上。具体而言，可以以氢化硅为原料气体并使用频率为1GHz以上的微波等离子体CVD装置来形成微晶半导体膜。通过使用上述方法制造的微晶半导体膜还包括有在非晶半导体中包含0.5nm至20nm的晶粒的微晶半导体膜。由此，与使用多晶半导体膜的情况不同，不需要在形成半导体膜之后设置结晶化的工序。因此，可以减少制造薄膜晶体管时的工序数目，提高显示装置的成品率，并且抑制成本。另外，利用频率为1GHz以上的微波的等离子体的电子密度高，从而容易离解作为原料气体的氢化硅。因此，与频率为几十MHz至几百MHz的高频离子体CVD法相比，可以容易制造微晶半导体膜，从而可以提高成膜速度。据此，可以提高显示装置的量产性。
另外，使用微晶半导体膜制造薄膜晶体管(TFT)，将该薄膜晶体管用于像素部及驱动电路来制造显示装置。使用微晶半导体膜的薄膜晶体管的迁移率为1cm2/V·sec至20cm2/V·sec，这是使用非晶半导体膜的薄膜晶体管的2倍至20倍的迁移率，因此，可以在与像素部相同的衬底上集成地形成驱动电路的一部分或整体以形成系统型面板(system on panel)。
栅极绝缘膜、微晶半导体膜、缓冲层、沟道保护层、以及形成源区及漏区的添加有赋予一种导电型的杂质的半导体膜既可以使用同一个反应室形成，又可以对于每个膜分别使用不同的反应室形成。
在将衬底搬入到反应室中并进行成膜之前，优选对反应室进行清洗、冲洗(洗涤)处理(使用氢作为冲洗物质的氢冲洗、使用硅烷作为冲洗物质的硅烷冲洗等)、使用保护膜对各个反应室的内墙进行的涂层(也称为预涂处理)。预涂处理是这样一种处理，即通过将成膜气体流进反应室中并进行等离子体处理，预先利用由要形成的膜构成的很薄保护膜覆盖反应室内侧。借助于冲洗处理、预涂处理，可以防止要形成的膜所受到的由于反应室中的氧、氮、氟等的杂质导致的污染。
由于具有中间夹着缓冲层62在微晶半导体膜61的沟道形成区上提供沟道保护层80的结构，因此可以防止进行工序时对微晶半导体膜61的沟道形成区上的缓冲层62的损伤(进行蚀刻时使用的等离子、蚀刻剂导致的膜减少、氧化等)。由此，可以提高薄膜晶体管74的可靠性。另外，由于在微晶半导体膜61的沟道形成区上的缓冲层62不被蚀刻，所以不需要将缓冲层62的厚度形成得厚，从而可以缩短成膜时间。
在下文中，详细说明制造方法。在衬底50上形成栅电极51(参照图2A及图4A)。图2A相当于沿着图4A中的线A-B的截面图。作为衬底50，可以使用通过熔化法或浮法制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等；或陶瓷衬底，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以应用在不锈钢合金等金属衬底表面上设置绝缘膜的衬底。衬底50的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极51。可以通过溅射法或真空蒸镀法在衬底50上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成掩模，并且使用该掩模蚀刻导电膜，来形成栅电极51。另外，也可以使用银、金、铜等导电纳米膏通过喷墨法喷射并焙烧来形成栅电极51。另外，作为为了提高栅电极51的紧密性且防止栅电极51扩散到基底和衬底中的阻挡金属，也可以在衬底50及栅电极51之间提供上述金属材料的氮化物膜。另外，栅电极51可以由叠层结构形成，例如可以使用在衬底50一侧层叠铝膜和钼膜的结构、铜膜和钼膜的结构、铜膜和氮化钛膜的结构、铜膜和氮化钽膜的结构等。在上述叠层结构中，形成在上层的钼膜或氮化物膜如氮化钛膜、氮化钽膜等具有作为阻挡金属的效果。
注意，由于要在栅电极51上形成半导体膜、布线，所以优选将其端部加工得成为锥形形状以防止破裂。此外，虽然未图示，但是也可以在该工序中同时形成连接到栅电极51的布线。
接着，在栅电极51上依次形成栅极绝缘膜52a和52b、微晶半导体膜53、以及缓冲层54(参照图2B)。
也可以在进行氢等离子体处理的同时或在进行氢等离子体处理之后将微晶半导体膜53形成在栅极绝缘膜52b的表面上。当在受到氢等离子体处理的栅极绝缘膜上形成微晶半导体膜时，可以促进微晶的结晶生长。另外，可以降低栅极绝缘膜及微晶半导体膜之间的界面的晶格畸变，并可以提高栅极绝缘膜及微晶半导体膜之间的界面特性。因此，所获得的微晶半导体膜的电特性高且可靠性良好。
另外，也可以不暴露于大气地连续形成栅极绝缘膜52a和52b、微晶半导体膜53、以及缓冲层54。通过不暴露于大气地连续形成栅极绝缘膜52a和52b、微晶半导体膜53、以及缓冲层54，可以在不受到大气成分或大气中悬浮的污染杂质元素污染的情况下形成各个叠层的界面，因此，可以减少薄膜晶体管特性的不均匀。
栅极绝缘膜52a及52b可以分别通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。在此示出如下形态，即依次层叠氮化硅膜或氮氧化硅膜、以及氧化硅膜或氧氮化硅膜形成栅极绝缘膜52a及52b。另外，可以从衬底一侧按顺序层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、以及氮化硅膜或氮氧化硅膜的三个层来形成栅极绝缘膜，而不层叠两个层。另外，栅极绝缘膜还可以由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层形成。进而，优选使用频率为1GHz以上的微波等离子体CVD装置形成栅极绝缘膜。使用微波等离子体CVD装置形成的氧氮化硅膜、氮氧化硅膜的耐压性高，而可以提高之后形成的薄膜晶体管的可靠性。
作为栅极绝缘膜的三层叠层结构的例子，也可以在栅电极上形成氮化硅膜或氮氧化硅膜作为第一层，层叠氧氮化硅膜作为第二层，层叠氮化硅膜作为第三层，并且在最上层的氮化硅膜上形成微晶半导体膜。在此情况下，第一层的氮化硅膜或氮氧化硅膜的厚度优选大于50nm，该膜发挥作为阻挡钠等的杂质的阻挡膜的效果，并且具有防止栅电极的小丘的产生和栅电极氧化的效果。第三层的氮化硅膜发挥提高微晶半导体膜的紧密性的效果、以及当进行对微晶半导体膜进行激光照射的LP处理时防止氧化的效果。
像这样，通过在栅极绝缘膜表面上形成极薄的氮化膜如氮化硅膜，可以提高微晶半导体膜的紧密性。氮化膜可以通过等离子体CVD法形成，也可以通过使用微波的高密度且低温的等离子体处理进行氮化处理。另外，也可以在对反应室进行硅烷冲洗处理时形成氮化硅膜、氮氧化硅膜。
在此，氧氮化硅膜为在其组成中氧含量高于氮含量的膜，其中以55原子％至65原子％的浓度范围包含氧，以1原子％至20原子％的范围包含氮，以25原子％至35原子％的范围包含Si，以0.1原子％至10原子％的范围包含氢。另外，氮氧化硅膜为在其组成中氮含量高于氧含量的膜，其中以15原子％至30原子％的浓度范围包含氧，以20原子％至35原子％的范围包含氮，以25原子％至35原子％的范围包含Si，以15原子％至25原子％的范围包含氢。
微晶半导体膜53是包括具有非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有自由能方面很稳定的第三状态的半导体，并且是具有短程有序且具有晶格畸变的结晶，从其膜表面观察时的粒径为0.5nm至20nm的柱状或针状晶体相对于衬底表面以法线方向生长。另外，微晶半导体和非单晶半导体混合存在。作为微晶半导体的代表实例的微晶硅的拉曼光谱偏移到低于表示单晶硅的521cm-1的波数一侧。亦即，在表示单晶硅的521cm-1和表示非晶硅的480cm-1之间有微晶硅的拉曼光谱的高峰。此外，使该微晶硅包含至少1原子％或更多的氢或卤素，以便终止悬空键。进而，通过还包含氦、氩、氪、氖等稀有气体元素，进一步促进其晶格畸变，可以提高稳定性而获得良好的微晶半导体膜。例如在美国专利4,409,134号中公开关于这种微晶半导体膜的记载。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD法形成。典型地说，可以使用氢释放SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的氢化硅来形成微晶半导体膜。另外，除了氢化硅及氢以外，还可以使用选自氦、氩、氪、氖中的一种或多种的稀有气体元素进行稀释来形成微晶半导体膜。将相对于此时的氢化硅的氢的流量比设定为5倍以上且200倍以下，优选为50倍以上且150倍以下，更优选为100倍。
此外，优选将微晶半导体膜的氧浓度设定为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下并且优选将氮及碳的浓度分别设定为1×1018atoms/cm3以下。通过降低混入到微晶半导体膜中的氧、氮、及碳的浓度，可以防止微晶半导体膜的n型化。
以厚于0nm且50nm以下，优选厚于0nm且20nm以下的厚度形成微晶半导体膜53。
微晶半导体膜53用作后面形成的薄膜晶体管的沟道形成区。通过以上述范围内的厚度形成微晶半导体膜53，后面形成的薄膜晶体管成为完全耗尽型。另外，由于微晶半导体膜由微晶构成，因此其电阻比非晶半导体膜低。由此，在使用微晶半导体膜的薄膜晶体管中表示电流电压特性的曲线的上升部分的倾斜急剧，其作为开关元件的响应性优良且可以进行高速工作。此外，通过将微晶半导体膜用于薄膜晶体管的沟道形成区，可以抑制薄膜晶体管的阈值变动。因此，可以制造电特性的不均匀较少的显示装置。
另外，微晶半导体膜的迁移率比非晶半导体膜高。因此，通过使用其沟道形成区由微晶半导体膜形成的薄膜晶体管作为显示元件的开关，可以缩小沟道形成区的面积，即薄膜晶体管的面积。由此，在每一个像素中的薄膜晶体管所占的面积缩小，从而可以提高像素的开口率。结果，可以制造分辨率高的装置。
另外，微晶半导体膜为从下面向纵方向生长的针状结晶。在微晶半导体膜中混合存在非晶和结晶结构，在结晶区域和非晶区域之间容易产生因局部应力而导致的裂缝而出现间隙。另外的自由基进入该间隙而会导致结晶生长。然而，由于上方的结晶面增大，所以易于以针状向上方生长。像这样，即使微晶半导体膜在纵方向上生长，其速度也是非晶半导体膜的成膜速度的1/10至1/100。
可以通过使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的硅气体(氢化硅气体、卤化硅气体)并采用等离子体CVD法形成缓冲层54。此外，可以对上述硅烷使用选自氦、氩、氪、氖中的一种或多种的稀有气体元素进行稀释来形成非晶半导体膜。通过使用其流量为氢化硅的流量的1倍以上且20倍以下，优选为1倍以上且10倍以下，更优选为1倍以上且5倍以下的氢，可以形成包含氢的非晶半导体膜。此外，通过使用上述氢化硅和氮或氨，可以形成包含氮的非晶半导体膜。另外，通过使用上述氢化硅和包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，可以将非晶半导体用作靶子且使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成含有氮的非晶半导体膜。另外，通过将含有氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成含有氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，也可以在微晶半导体膜53的表面上采用等离子体CVD法或溅射法形成非晶半导体膜，然后对非晶半导体膜的表面进行使用氢等离子体、氮等离子体、卤素等离子体、或稀有气体(氦、氩、氪、氖)等离子体的处理，来使非晶半导体膜的表面氢化、氮化、或卤化。
优选使用非晶半导体膜形成缓冲层54。因此，在采用频率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法形成非晶半导体膜的情况下，优选控制成膜条件以使它成为非晶半导体膜。
典型地说，缓冲层54优选以10nm以上且50nm以下的厚度形成。另外，因为微晶半导体膜53的沟道形成区上的缓冲层54不被蚀刻，所以没需要将缓冲层54的厚度形成得厚，而可以缩短成膜时间。另外，优选将包含在缓冲层中的氮、碳、以及氧的总浓度设定为1×1020atoms/cm3至1.5×1021atoms/cm3。若是采用上述浓度，则即使厚度为10nm以上且50nm以下，也可以将缓冲层54用作高电阻区域。
也可以将缓冲层54的厚度设定为150nm以上且200nm以下，将所包含的碳、氮、氧的浓度分别设定为3×1019atoms/cm3以下，优选为5×1018atoms/cm3以下。
通过在微晶半导体膜53的表面上形成非晶半导体膜或包含氢、氮或卤素的非晶半导体膜作为缓冲层，可以防止包含在微晶半导体膜53中的晶粒的表面的自然氧化。通过在微晶半导体膜53的表面上形成缓冲层，可以防止微晶粒的氧化。通过在缓冲层中混入有氢及/或氟，可以防止氧进入微晶半导体膜中。
此外，由于使用非晶半导体膜或包含氢、氮、或卤素的非晶半导体膜形成缓冲层54，因此非晶半导体膜的电阻比用作沟道形成区的微晶半导体膜的电阻高。由此，在后面形成的薄膜晶体管中，形成在源区及漏区和微晶半导体膜之间的缓冲层用作高电阻区域。因此，可以降低薄膜晶体管的截止电流。当将该薄膜晶体管用作显示装置的开关元件时，可以提高显示装置的对比度。
接着，在缓冲层54的与微晶半导体膜53的沟道形成区重叠的区域中形成沟道保护层80(参照图2C)。沟道保护层80也可以与栅极绝缘膜52a和52b、微晶半导体膜53、以及缓冲层54同样不暴露于大气地连续形成。若不暴露于大气地连续形成要层叠的薄膜，则生产性提高。
作为沟道保护层80，可以使用无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)。还可以使用感光或非感光的有机材料(有机树脂材料)(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯丙环丁烯等)、由这些材料的多种构成的膜、或者这些膜的叠层等。另外，也可以使用硅氧烷。作为制造方法，可以采用等离子体CVD法、热CVD法等的气相生长法或溅射法。另外，也可以采用作为湿法的如旋涂法等的涂敷法、液滴喷射法、印刷法(丝网印刷或平版印刷等的形成图案的方法)。沟道保护层80既可以在成膜之后通过蚀刻进行加工来形成，又可以通过液滴喷射法等选择性地形成。
接着，通过蚀刻对微晶半导体膜53及缓冲层54进行加工，以形成微晶半导体膜61及缓冲层62的叠层(参照图2D)。可以通过光刻技术或液滴喷射法形成掩模，并使用该掩模蚀刻微晶半导体膜53及缓冲层54来形成微晶半导体膜61及缓冲层62。另外，图2D相当于沿着图4B的线A-B的截面图。
可以将微晶半导体膜61、缓冲层62的端部蚀刻成锥形形状。其端部的锥形角被设定为30°至90°，优选为45°至80°。由此，可以防止由于台阶形状而导致的布线的破裂。
接着，在栅极绝缘膜52b、微晶半导体膜61、缓冲层62、沟道保护层80上形成添加有赋予一种导电型的杂质的半导体膜63及导电膜65a至65c(参照图2E)。在添加有赋予一种导电型的杂质的半导体膜63及导电膜65a至65c上形成掩模66。掩模66通过光刻技术或喷墨法形成。
在形成n沟道型薄膜晶体管的情况下，对于添加有赋予一种导电型的杂质的半导体膜63，作为典型杂质元素添加磷即可，即对于氢化硅添加PH3等的杂质气体即可。此外，在形成p沟道型薄膜晶体管的情况下，作为典型杂质元素添加硼即可，即对于氢化硅添加B2H6等的杂质气体即可。可以使用微晶半导体或非晶半导体形成添加有赋予一种导电型的杂质的半导体膜63。将添加有赋予一种导电型的杂质的半导体膜63的厚度设定为2nm至50nm(优选为10nm至30nm)即可。
优选使用铝、或者添加有铜、硅、钛、钕、钪、钼等提高耐热性的元素或防止小丘产生的元素的铝合金的单层或叠层形成导电膜。此外，也可以采用如下叠层结构：使用钛、钽、钼、钨或上述元素的氮化物形成与添加有赋予一种导电型的杂质的半导体膜接触一侧的膜，并且在其上形成铝或铝合金。再者，还可以采用如下叠层结构：使用钛、钽、钼、钨或上述元素的氮化物夹住铝或铝合金的上面及下面。在此，作为导电膜示出具有层叠有导电膜65a至65c的三层的结构的导电膜，例如示出将钼膜用作导电膜65a、65c并将铝膜用作导电膜65b的叠层导电膜、或者将钛膜用作导电膜65a、65c并将铝膜用作导电膜65b的叠层导电膜。
通过溅射法、真空蒸镀法形成导电膜65a至65c。此外，也可以使用银、金、铜等的导电纳米膏通过丝网印刷法、喷墨法等喷出并焙烧来形成导电膜65a至65c。
接着，使用掩模66通过蚀刻分离导电膜65a至65c，以形成源电极及漏电极71a至71c。如本实施方式的图3A至3C那样对导电膜65a至65c进行湿蚀刻，导电膜65a至65c以各向同性被蚀刻，从而掩模66的端部和源电极及漏电极71a至71c的端部不一致，而源电极及漏电极71a至71c的端部在更内侧。接着，使用掩模66蚀刻添加有赋予一种导电型的杂质的半导体膜63来形成源区及漏区72(参照图3A)。注意，由于沟道保护层80用作沟道停止层，所以缓冲层62不被蚀刻。
源电极及漏电极71a至71c的端部和源区及漏区72的端部不一致即偏离，即在源电极及漏电极71a至71c的端部的外侧形成源区及漏区72的端部。
通过以掩模66为掩模，经过沟道保护层80及缓冲层62，将杂质元素82添加到微晶半导体膜61中。通过添加杂质元素82，在微晶半导体层61的沟道形成区中选择性地形成杂质区81。因为微晶半导体膜61的沟道形成区是由沟道保护层80覆盖的区域，所以在沟道形成区中选择性地形成作为沟道掺杂区的杂质区81。杂质元素82可以通过离子注入法、或者离子掺杂法添加(引入)。
杂质元素82的添加也可以通过去掉掩模66，以源电极及漏电极71a至71c为掩模来进行，因此可以自对准地在微晶半导体膜61的沟道形成区中选择性地形成沟道掺杂区。此外，杂质区81也可以通过在形成源电极及漏电极71a至71c之前使用如抗蚀剂掩模等掩模来形成。
因为在本实施方式中，经过沟道保护层80及缓冲层62来进行对于微晶半导体膜61的杂质元素的添加工序，所以可以减轻在添加工序中对微晶半导体膜61的损伤(表面粗糙等)。注意，在本发明中，进行对于微晶半导体膜61的杂质元素的添加工序，以使杂质元素的所希望的浓度峰值存在于微晶半导体膜61中，但是在经过沟道保护层80及缓冲层62进行对于微晶半导体膜61的杂质元素的添加的情况下，也有可能对缓冲层62添加杂质元素。
之后，去掉掩模66。注意，图3C相当于沿着图4C中的线A-B的截面图。从图4C可以知道，源区及漏区72的端部位于源电极及漏电极71c的端部的外侧。此外，还可以知道，源区及漏区72的面积大于源电极及漏电极71a至71c的面积。此外，源电极及漏电极中的一方也用作源布线或漏布线。
如图3C所示，由于源电极及漏电极71a至71c的端部和源区及漏区72的端部不一致即偏离，所以源电极及漏电极71a至71c的端部的距离远离，从而可以防止源电极及漏电极之间的泄漏电流、短路。此外，源区及漏区比源电极及漏电极的端部延伸，并且相对的源区及漏区的距离比源电极及漏电极的距离短。因此，可以制造可靠性高且耐压性高的薄膜晶体管。
通过上述工序，可以形成沟道停止(保护)型薄膜晶体管74。
缓冲层62中的接触于源区及漏区72而设置的部分和缓冲层62中的接触于微晶半导体膜61的沟道形成区而设置的部分是由相同材料同时形成的连续膜。在微晶半导体膜61上的缓冲层62利用所包含的氢防止外部空气和蚀刻残渣的进入，以保护微晶半导体膜61。
通过设置不包含赋予一种导电型的杂质的缓冲层62，可以使包含在源区及漏区的赋予一种导电型的杂质和用于控制微晶半导体膜61的阈值电压的赋予一种导电型的杂质彼此不相混合。当混合赋予一种导电型的杂质时，产生复合中心，流过漏电流，从而不能获得降低截止电流的效果。
通过如上那样设置缓冲层及沟道保护层，可以制造降低了泄漏电流的耐压性高的沟道停止型薄膜晶体管。由此，即使在用于施加15V的电压的液晶显示装置的薄膜晶体管的情况下，也可以可靠性高且适当地使用。
接着，形成与源电极或漏电极71c接触的像素电极77。在源电极及漏电极71a至71c、源区及漏区72、沟道保护层80、栅极绝缘膜52b、以及像素电极77上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a及52b同样地形成。另外，绝缘膜76是为了防止悬浮在大气中的有机物、金属物、或水蒸气等的污染杂质的侵入而设置的，因此优选为致密的膜。
典型地说，缓冲层62优选以10nm以上且50nm以下的厚度形成。另外，优选将包含在缓冲层中的氮、碳、以及氧的总浓度设定为1×1020atoms/cm3至1.5×1021atoms/cm3。若是采用上述浓度，则即使厚度为10nm以上且50nm以下，也可以将缓冲层62用作高电阻区域。
然而，也可以以150nm以上且200nm以下的厚度形成缓冲层62，并且将所包含的碳、氮、氧的浓度设定为3×1019atoms/cm3以下，优选设定为5×1018atoms/cm3以下。在此情况下，通过将氮化硅膜用作绝缘膜76，可以将缓冲层62中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下。
接着，蚀刻绝缘膜76来使像素电极77的一部分露出。可以以与像素电极77的露出区域接触的方式形成显示元件，以使薄膜晶体管74和显示元件彼此电连接。例如，在像素电极77上形成发光层，并且在发光层上形成相对电极即可。
作为像素电极77，可以使用具有透光性的导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，也可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成像素电极77。使用导电组成物形成的像素电极优选具有如下条件：薄层电阻为10000Ω/□以下，当波长为550nm时的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物质中的两种以上构成的共聚体等。
另外，也可以采用源区及漏区的端部和源电极及漏电极的端部一致的形状。图14示出具有源区及漏区的端部和源电极及漏电极的端部一致的形状的沟道停止型薄膜晶体管79。当通过干蚀刻进行对于源电极及漏电极的蚀刻以及对于源区及漏区的蚀刻时，可以获得像薄膜晶体管79那样的形状。另外，当将源电极及漏电极用作掩模蚀刻添加有赋予一种导电型的杂质的半导体膜来形成源区及漏区时，也可以获得像薄膜晶体管79那样的形状。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由于电流或者电压控制其亮度的元件包括在其范畴内，具体地说，包括无机EL(电致发光)、有机EL等。此外，也可以应用电子墨水等根据电作用对比度发生变化的显示媒体。
此外，显示装置包括：密封有显示元件的面板；在该面板中安装有包括控制器等的IC等的模块。再者，本发明涉及相当于在制造该显示装置的过程中的完成显示元件之前的一个方式的元件衬底，并且在该元件衬底中，多个像素中的每一个具有用来将电流供给于显示元件的单元。具体地说，元件衬底既可以处于只形成显示元件的像素电极的状态，又可以处于在形成成为像素电极的导电膜之后且进行蚀刻来形成像素电极之前的状态。可以为任何状态。
注意，本发明中的显示装置是指图像显示器件、显示器件、或者光源(包括照明装置)。此外，安装有例如FPC(柔性印刷电路)、TAB(带式自动接合)胶带或者TCP(带载封装)的模块、在TAB胶带或者TCP的端部设置有印刷线路板的模块、或者通过COG(玻璃上芯片安装)方式在显示元件直接安装有IC(集成电路)的模块也都包括在显示装置中。
通过形成沟道停止型薄膜晶体管，可以提高薄膜晶体管的可靠性。此外，通过使用微晶半导体膜构成沟道形成区，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关元件，而且还可以用作形成扫描线(栅极线)一侧的驱动电路的元件。
通过本实施方式，可以制造具有电特性和可靠性都高的薄膜晶体管的显示装置。
实施方式2
本实施方式描述薄膜晶体管的形状与实施方式1不同的例子。因此，其它部分可以与实施方式1同样地形成，从而省略对于与实施方式1相同的部分、具有相同功能的部分、以及相同工序的重复说明。
在本实施方式中，使用图5、图6A至6D、以及图15说明用于显示装置的薄膜晶体管及其制造工序。图5及图15是示出薄膜晶体管及像素电极的截面图，图6A至6D是在一个像素中的薄膜晶体管及像素电极的连接区域的平面图。图5及图15相当于沿着图6A至6D中的线Q-R的薄膜晶体管及其制造工序的截面图。
图5及图6A至6D示出本实施方式的底栅结构的沟道停止型(也称为沟道保护型)薄膜晶体管274。
在图5中，在衬底250上设置有沟道停止型薄膜晶体管274，该沟道停止型薄膜晶体管274包括栅电极251、栅极绝缘膜252a、栅极绝缘膜252b、微晶半导体膜261、缓冲层262、沟道保护层280、源区及漏区272、源电极及漏电极271a、源电极及漏电极271b、以及源电极及漏电极271c，并且以覆盖薄膜晶体管274的方式设置有绝缘膜276。在形成在绝缘膜276中的接触孔中，与源电极及漏电极271c接触的方式设置有像素电极277。注意，图5对应于图6D。
再者，在微晶半导体膜261的沟道形成区中的不重叠于源电极及漏电极271a、271b、271c的区域中，选择性地设置有包括一种导电型的杂质元素的杂质区281。
在本实施方式中，在微晶半导体膜261的沟道形成区中选择性地(部分地)进行沟道掺杂。当在形成源电极及漏电极271a、271b和271c之后，以源电极及漏电极271a、271b和271c(或者掩模层)为掩模，经过露出在源电极及漏电极271a、271b和271c之间的沟道保护层280及缓冲层262，对微晶半导体膜261添加一种导电型的杂质元素时，在由沟道保护层280覆盖的微晶半导体膜261的沟道形成区中自对准地发生一种导电型的杂质元素的添加区域和不添加区域，从而可以选择性地形成杂质区281。
由于当示意性地不添加用于价电子控制的杂质元素时，微晶半导体膜呈现弱n型导电性，因此通过对用作薄膜晶体管的沟道形成区的微晶半导体膜添加赋予p型的杂质元素，可以控制阈值电压。作为赋予p型的杂质元素的典型，可举出硼，将B2H6、BF3等的杂质气体以1ppm至1000ppm的比例，优选以1ppm至100ppm的比例混入到氢化硅中，即可。而且，硼的浓度例如优选为1×1014atoms/cm3至6×1016atoms/cm3。
根据杂质元素的浓度，利用沟道掺杂法进行阈值电压的控制。但是，在本发明中，不对沟道形成区的整个表面进行沟道掺杂，而选择性地形成沟道掺杂区域来进行。从而，在本发明中，通过控制沟道形成区的面积，可以更精密地控制阈值电压。在经过沟道保护层对微晶半导体膜添加杂质的情况下，对厚度方向上较深的微晶半导体膜中的杂质元素的浓度控制很困难且容易不均匀，此外，必须以能够经过沟道保护层的充分的能量进行添加，所以担心对于膜的损伤。根据本发明，可以防止对于微晶半导体膜的膜损伤，并且可以进行更准确且均匀的阈值控制。从而，在薄膜晶体管及具有薄膜晶体管的显示装置中，可以达成高可靠性化以及高性能化。
由于具有中间夹着缓冲层262在微晶半导体膜261的沟道形成区上设置沟道保护层280的结构，所以可以防止在微晶半导体膜261的沟道形成区上的缓冲层262在进行工序时所受到的损伤(蚀刻时使用的等离子体的自由基或蚀刻剂引起的厚度减少、氧化等)。由此，可以提高薄膜晶体管274的可靠性。另外，因为在微晶半导体膜261的沟道形成区上的缓冲层262不被蚀刻，所以不需要将缓冲层262形成得厚，而可以缩短成膜时间。
以下，参照图6A至6D说明制造方法。在衬底250上形成栅电极251(参照图6A)。在栅电极251上形成栅极绝缘膜252a、栅极绝缘膜252b、微晶半导体膜261、以及缓冲层262。在缓冲层262上的与微晶半导体膜261的沟道形成区重叠的区域形成沟道保护层280(参照图6B)。
虽然在实施方式1中示出了在形成沟道保护层80之后对微晶半导体膜53和缓冲层54进行蚀刻工序来将它们加工成岛状微晶半导体膜61及缓冲层62的例子，但是在本实施方式中示出通过与蚀刻源电极及漏电极以及添加有赋予一种导电型的杂质的半导体膜相同的工序进行对于微晶半导体膜及缓冲层的蚀刻工序的例子。由此，使用相同的形状形成微晶半导体膜、缓冲层、添加有赋予一种导电型的杂质的半导体膜、源电极及漏电极。像这样，通过同时进行蚀刻工序，不仅简化工序数，而且可以减少用于蚀刻工序的掩模数量。
通过蚀刻微晶半导体膜、缓冲层、添加有赋予一种导电型的杂质的半导体膜、以及导电膜，形成微晶半导体膜261、缓冲层262、源区及漏区272、以及源电极及漏电极271a至271c。
通过以源电极及漏电极271a至271c为掩模，经过沟道保护层280及缓冲层262，将赋予一种导电型的杂质元素添加到微晶半导体膜261。通过杂质元素的添加，在微晶半导体层261的沟道形成区中选择性地形成杂质区281。因为微晶半导体膜261的沟道形成区是由沟道保护层280覆盖的区域，所以在沟道形成区中选择性地形成作为沟道掺杂区的杂质区281。杂质元素可以通过离子注入法、或者离子掺杂法添加(引入)。
在本实施方式中，因为经过沟道保护层280及缓冲层262进行对微晶半导体膜261的杂质元素的添加工序，所以可以减轻在添加工序中的对于微晶半导体膜261的损伤(表面粗糙等)。
通过上述工序，形成沟道停止型薄膜晶体管274(参照图6C)。形成覆盖薄膜晶体管274上的绝缘膜276，并且形成到达源电极及漏电极271c的接触孔。在接触孔中形成像素电极277，并且使薄膜晶体管274和像素电极277电连接(参照图6D)。
另外，也可以采用源区及漏区的端部和源电极及漏电极的端部一致且连续的形状。图15示出具有源区及漏区的端部和源电极及漏电极的端部一致且连续的形状的沟道停止型薄膜晶体管279。当通过干蚀刻进行对于源电极及漏电极的蚀刻以及对于源区及漏区的蚀刻时，可以获得像薄膜晶体管279那样的形状。另外，当将源电极及漏电极用作掩模蚀刻添加有赋予一种导电型的杂质的半导体膜来形成源区及漏区时，也可以获得像薄膜晶体管279那样的形状。
通过形成沟道停止型的薄膜晶体管，可以提高薄膜晶体管的可靠性。此外，通过使用微晶半导体膜构成沟道形成区，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关元件，而且还可以用作形成扫描线(栅极线)一侧的驱动电路的元件。
通过本实施方式，可以制造具有电特性和可靠性都高的薄膜晶体管的显示装置。
实施方式3
在本实施方式中，将说明对微晶半导体膜照射激光的制造工序的例子。
在衬底上形成栅电极，并且以覆盖栅电极的方式形成栅极绝缘膜。然后在栅极绝缘膜上堆积微晶硅(SAS)膜作为微晶半导体膜。微晶半导体膜的厚度优选为1nm以上且小于15nm，更优选为2nm以上且10nm以下。尤其在具有5nm(4nm至8nm)的厚度时，对于激光的吸收率高，因此提高生产性。
在通过等离子体CVD法等将微晶半导体膜形成在栅极绝缘膜上的情况下，有时在栅极绝缘膜和包含结晶的半导体膜的界面附近形成包含比半导体膜多的非晶成分的区域(这里称为界面区域)。另外，在通过等离子体CVD法等形成厚度为10nm左右以下的极薄微晶半导体膜的情况下，虽然可以形成包含微晶粒的半导体膜，但是不容易获得在整个膜中均匀地包含有优质的微晶粒的半导体膜。在此情况下，以下所示的照射激光的激光处理是有效的。
接下来，从微晶硅膜的表面一侧照射激光。以微晶硅膜不熔化的能量密度照射激光。换言之，本实施方式的激光处理(Laser Process，以下也称为“LP”)是利用固相结晶生长来进行的，其中不使微晶硅膜受辐射加热而熔化。换言之，该激光处理利用了堆积的微晶硅膜不成为液相的临界区域，因此，也可以称为“临界生长”。
可以使激光到微晶硅膜和栅极绝缘膜的界面起作用。由此，可以将在微晶硅膜的表面一侧的结晶作为种，从该表面向栅极绝缘膜的界面进行固相结晶生长而出现大致柱状的结晶。通过LP处理的固相结晶生长不是扩大晶体粒径的，而是改善在膜的厚度方向上的结晶性的。
在LP处理中，通过将激光集聚为特长矩形(线状激光)，可以进行一次激光扫描来处理例如在730mm×920mm的玻璃衬底上的微晶硅膜。在此情况下，通过将重叠线状激光的比例(重叠率)设定为0％至90％(优选为0％至67％)，来进行。由此，缩短每一个衬底的处理时间，而可以提高生产性。激光的形状不局限于线状，并且当使用面状激光时也可以同样地处理。另外，本LP处理不局限于上述玻璃衬底的尺寸，而可以应用于各种尺寸的衬底。
通过LP处理，可以改善栅极绝缘膜界面区域的结晶性，并发挥提高像本实施方式的薄膜晶体管那样的具有底栅结构的薄膜晶体管的电特性的作用。
这种临界生长的特征之一如下，即不形成在现有的低温多晶中存在的表面凹凸(也被称为脊(ridge)的凸状体)，在LP处理之后的硅表面保持平滑性。
如本实施方式所示，对成膜后的微晶硅膜直接照射激光而获得的结晶硅膜与现有的堆积的微晶硅膜及通过传导加热改变性质的微晶硅膜(记载于上述非专利文件1中)在生长机理及膜质上显著不同。在本说明书中，将对成膜后的微晶半导体膜进行LP处理而获得的结晶性的半导体膜称为LPSAS膜。
在形成LPSAS膜等的微晶半导体膜之后，通过等离子体CVD法以300℃至400℃的温度形成非晶硅(a-Si:H)膜作为缓冲层。通过该成膜处理，氢被供给到LPSAS膜，而可以获得与当使LPSAS膜氢化时相同的效果。换言之，通过在LPSAS膜上堆积非晶硅膜，可以在LPSAS膜中扩散氢，来终结悬空键。
以下工序与实施方式1相同，其中形成沟道保护层，并在其上形成掩模。接着，使用掩模蚀刻来分离微晶半导体膜及缓冲层。接下来，形成添加有赋予一种导电型的杂质的半导体膜，形成导电膜，并在其导电膜上形成掩模。接着，使用该掩模蚀刻来分离导电膜，以形成源电极及漏电极。再者，使用相同的掩模蚀刻沟道保护层作为蚀刻停止层，以形成源区及漏区。再者，通过使用相同的掩模或者以源电极及漏电极为掩模，经过沟道保护层对微晶半导体膜添加赋予一种导电型的杂质元素，来在微晶半导体膜的沟道形成区中选择性地形成沟道掺杂区域的杂质区。
通过上述工序，可以形成沟道停止型的薄膜晶体管，而可以制造包括沟道停止型薄膜晶体管的显示装置。
另外，本实施方式可以适当地与实施方式1或实施方式2组合。
实施方式4
本实施方式描述薄膜晶体管的形状与实施方式1不同的例子。因此，其它部分可以与实施方式1同样地形成，从而省略对于与实施方式1相同的部分、具有相同功能的部分、以及相同工序的重复说明。
图31示出本实施方式的底栅结构的沟道停止型薄膜晶体管874。
在图31中，在衬底850上设置有沟道停止型薄膜晶体管874，该沟道停止型薄膜晶体管874包括栅电极851、栅极绝缘膜852a和852b、微晶半导体膜861、沟道保护层880、缓冲层862、源区及漏区872、源电极及漏电极871a、871b和871c，并且以覆盖薄膜晶体管874的方式设置有绝缘膜876。以在形成在绝缘膜876中的接触孔中与源电极及漏电极871c接触的方式设置有像素电极877。
再者，在微晶半导体膜861的沟道形成区中的不重叠于源电极及漏电极871a、871b和871c的区域中选择性地设置有包括一种导电型的杂质元素的杂质区883。
此外，在本实施方式中，以接触于微晶半导体膜861的沟道形成区的方式形成沟道保护层880，来在沟道保护层880及微晶半导体膜861上形成缓冲层862。在本实施方式中，在对杂质区883添加杂质元素之后进行激光照射，而进一步提高沟道掺杂带来的效果。
本实施方式具有如下结构：以接触于本发明之一的微晶半导体膜的沟道形成区的方式形成沟道保护层，并且在沟道保护层及微晶半导体层上形成缓冲层。在此情况下，可以对选择性地形成在微晶半导体膜的沟道形成区中的杂质区经过沟道保护层而照射激光。因为通过激光的照射可以实现杂质区的活化及结晶性的提高，所以可以提高利用沟道掺杂工序的效果。此外，因为沟道保护层用作对于激光的反射防止膜，所以可以对微晶半导体膜进行效率更高的激光照射工序。
参照图32A至32C及图33A至33C而说明图31所示的具有本实施方式的薄膜晶体管的显示装置的制造方法。在衬底850上形成栅电极851，并在栅电极851上形成栅极绝缘膜852a、852b，且形成微晶半导体膜861。在微晶半导体膜861中的重叠于沟道形成区的区域上形成沟道保护层880(参照图32A)。在本实施方式中以接触于微晶半导体膜861上的方式形成沟道保护层880。
也可以对微晶半导体膜861进行如实施方式3所示的激光照射工序。
在微晶半导体膜861及沟道保护层880上层叠形成缓冲层854、添加有赋予一种导电型的杂质的半导体膜863、导电膜865a、865b、865c(参照图32B)。
通过使用掩模866，对缓冲层854、添加有赋予一种导电型的杂质的半导体膜863、导电膜865a、865b、865c进行蚀刻，来形成缓冲层862、源区及漏区872、源电极及漏电极871a、871b、871c。在本实施方式中，通过利用湿蚀刻对导电膜865a、865b、865c进行蚀刻，并且通过利用干蚀刻对缓冲层854、添加有赋予一种导电型的杂质的半导体膜863进行蚀刻。
在本实施方式中示出通过相同的工序进行对于缓冲层、源电极及漏电极、以及添加有赋予一种导电型的杂质的半导体膜的蚀刻工序的例子。由此，以大致相同的形状形成缓冲层、添加有赋予一种导电型的杂质的半导体膜、源电极及漏电极。像这样，通过同时进行蚀刻工序，不仅简化工序数，而且可以减少用于蚀刻工序的掩模数量。
通过以掩模866为掩模，经过露出在源电极及漏电极871a、871b、871c之间的沟道保护层880，将赋予一种导电型的杂质元素882添加到微晶半导体膜861。通过杂质元素882的添加，在微晶半导体层861的沟道形成区中选择性地形成杂质区881。因为微晶半导体膜861的沟道形成区是由沟道保护层880覆盖的区域，所以在沟道形成区中选择性地形成作为沟道掺杂区的杂质区881。杂质元素882可以通过离子注入法、或者离子掺杂法添加(引入)。
在本实施方式中，因为经过沟道保护层880而进行对微晶半导体膜861的杂质元素的添加工序，所以可以减轻在添加工序中的对于微晶半导体膜861的损伤(表面粗糙等)。
利用沟道掺杂法的阈值电压的控制根据杂质元素的浓度进行，但是在本发明中，不是对沟道形成区的整个表面进行沟道掺杂，而是选择性地形成沟道掺杂区域来进行。从而，在本发明中，通过控制沟道形成区的面积，而可以更精密地控制阈值电压。在经过沟道保护层对微晶半导体膜添加杂质的情况下，对厚度方向上较深的微晶半导体膜中的杂质元素的浓度控制很困难且容易不均匀，此外，必须以能够经过沟道保护层的充分的能量进行添加，所以担心对于膜的损伤。根据本发明，可以防止对于微晶半导体膜的膜损伤，并且可以进行更准确且均匀的阈值控制。从而，在薄膜晶体管及具有薄膜晶体管的显示装置中，可以达成高可靠性化以及高性能化。
由于当示意性地不添加用于价电子控制的杂质元素时，微晶半导体膜呈现弱n型导电性，因此通过对用作薄膜晶体管的沟道形成区的微晶半导体膜添加赋予p型的杂质元素，可以控制阈值电压。作为赋予p型的杂质元素的典型，可举出硼，将B2H6、BF3等的杂质气体以1ppm至1000ppm的比例，优选以1ppm至100ppm的比例混入到氢化硅中，即可。而且，硼的浓度例如优选为1×1014atoms/cm3至6×1016atoms/cm3。
此外，在本实施方式中，以接触于微晶半导体膜861的沟道形成区的方式形成沟道保护层880，并且在沟道保护层880及微晶半导体膜861上形成缓冲层862。在此情况下，可以对选择性地形成在微晶半导体膜861的沟道形成区中的杂质区881经过沟道保护层而照射激光884。通过激光884的照射，杂质区881变成杂质区883(参照图33B)。因为可以通过激光的照射而实现杂质区的活化及结晶性的提高，所以可以提高沟道掺杂工序带来的效果。此外，因为沟道保护层880用作对于激光884的反射防止膜，所以可以对微晶半导体膜861进行效率更高的激光照射工序。此外，沟道保护层880也用作保护层，而可以防止由于激光照射而发生的对于微晶半导体膜861的膜表面粗糙、膜形状变形等损伤。
根据透过光的沟道保护层的材料或厚度、微晶半导体膜的材料或厚度，适当地设定对于微晶半导体膜的沟道掺杂区域的杂质区的激光照射工序中的照射条件(光的能量、波长、照射时间等)，即可。
作为振荡激光884的激光器，可以使用连续振荡激光器、准连续振荡激光器以及脉冲振荡激光器。例如有：KrF激光器等受激准分子激光器；Ar激光器、Kr激光器等气体激光器。此外，作为固体激光器，有YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti:蓝宝石激光器、Y2O3激光器等。注意，虽然受激准分子激光器是脉冲振荡激光器，但是在YAG激光器等固体激光器中有成为连续振荡激光器、准连续振荡激光器以及脉冲振荡激光器的。注意，在固体激光器中，优选应用基波的二次谐波至五次谐波。此外，也可以使用GaN、GaAS、GaAlAS、InGaASP等半导体激光器。
此外，也可以使用灯光。例如，也可以使用从紫外线灯、黑光、卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯发射的光。
通过上述工序，形成沟道停止型薄膜晶体管874(参照图33C)。形成覆盖在薄膜晶体管874上的绝缘膜876，并且形成到达源电极及漏电极871c的接触孔。在接触孔中形成像素电极877，并且使薄膜晶体管874和像素电极877电连接(参照图31)。
另外，也可以采用缓冲层、源区及漏区的端部和源电极及漏电极的端部一致的形状。当通过干蚀刻进行对于源电极及漏电极的蚀刻以及对于缓冲层、源区及漏区的蚀刻，或者通过以源电极及漏电极为掩模对缓冲层、以及添加有赋予一种导电型的杂质的半导体膜进行蚀刻，来形成缓冲层、源区及漏区时，可以获得具有缓冲层、源区及漏区的端部和源电极及漏电极的端部一致的形状的薄膜晶体管。
通过形成沟道停止型的薄膜晶体管，可以提高薄膜晶体管的可靠性。此外，通过使用微晶半导体膜构成沟道形成区，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关元件，而且还可以用作形成扫描线(栅极线)一侧的驱动电路的元件。
通过本实施方式，可以制造具有电特性和可靠性都高的薄膜晶体管的显示装置。
实施方式5
在本实施方式中，详细说明实施方式1至4中的液晶显示装置的制造工序的例子。因此，省略对于与实施方式1至4相同的部分或具有相同功能的部分、以及相同的工序的重复说明。
在实施方式1至4中，还可以在形成微晶半导体膜之前对反应室进行清洗、冲洗(洗涤)处理(使用氢作为冲洗物质的氢冲洗、使用硅烷作为冲洗物质的硅烷冲洗等)。通过冲洗处理，可以防止反应室中的氧、氮、氟等的杂质给要形成的膜带来的污染。
借助于冲洗处理，可以去除反应室中的氧、氮、氟等杂质。例如，通过使用等离子体CVD装置且使用甲硅烷作为冲洗物质，在8SLM至10SLM的气体流量且5分钟至20分钟、优选为10分钟至15分钟的条件下将甲硅烷连续引入到反应室中，以进行硅烷冲洗处理。注意，1SLM相当于1000sccm，即是0.06m3/h。
例如可以利用氟基来进行清洗。注意，通过将氟化碳、氟化氮、或氟引入到设置在反应室外侧的等离子体产生器中并离解，将氟基引入到反应室中，可以对反应室进行清洗。
也可以在形成栅极绝缘膜、缓冲层、沟道保护层、以及添加有赋予一种导电型的杂质的半导体膜之前进行冲洗处理。注意，在清洗后进行冲洗处理是有效的。
在将衬底搬入反应室并进行成膜前，也可以进行使用由与要形成的膜相同种类的膜形成的保护膜在各个反应室的内墙上涂层的处理(也称为预涂处理)。预涂处理是这样一种处理，即通过将成膜气体流进反应室中并进行等离子体处理，预先利用厚度薄的保护膜覆盖反应室内。例如，在形成微晶硅膜作为微晶半导体膜前，进行以0.2μm至0.4μm的非晶硅膜覆盖反应室中的预涂处理即可。也可以在预涂处理后进行冲洗处理(氢冲洗、硅烷冲洗等)。在进行清洗处理及预涂处理的情况下，需要从反应室中搬出衬底，而在进行冲洗处理(氢冲洗、硅烷冲洗等)的情况下，由于不进行等离子体处理所以也可以在反应室内搬入衬底。
若预先在用于形成微晶硅膜的反应室中形成由非晶硅膜形成的保护膜，并且在形成膜前进行氢等离子体处理，则保护膜被蚀刻而在衬底上堆积极少的硅，其可能成为结晶生长的核。
借助于预涂处理，可以防止反应室中的氧、氮、氟等的杂质给要形成的膜带来的污染。
也可以在形成栅极绝缘膜、添加有赋予一种导电型的杂质的半导体膜前进行预涂处理。
再者，详细说明形成栅极绝缘膜、微晶半导体膜、以及缓冲层的方法的例子。
使用图13A和13B说明可用于本发明的等离子体CVD装置的例子。图13A和13B是可以连续形成膜的微波等离子体CVD装置。图13A和13B是示出微波等离子体CVD装置的俯视截面的示意图，其具有在公共室1120的周围具备装载室1110、卸载室1115、反应室(1)1111至反应室(4)1114的结构。在公共室1120和每个室之间具备闸阀1122至1127，以防止在每个室内进行的处理互相干涉。注意，反应室的数量不局限于四个，也可以有更少或更多。若有多个反应室，则可以按每个要层叠的膜的种类分别使用反应室，而可以减少清洗反应室的次数。图13A是具有四个反应室的例子，图13B是具有三个反应室的例子。
将说明利用图13A的等离子体CVD装置形成栅极绝缘膜、微晶半导体膜、缓冲层、以及沟道保护层的例子。衬底装载在装载室1110、卸载室1115的盒子1128、1129中，并且由公共室1120的传送单元1121传送到反应室(1)1111至反应室(4)1114。该装置能够按每个堆积膜种类分配反应室，从而可以在不与大气接触的状态下连续形成多个不同的膜。另外，在反应室中既可以进行成膜工序，又可以进行蚀刻工序或激光照射工序。若设置进行各种工序的反应室，则可以在不与大气接触的状态下进行多个不同的工序。
在每个反应室(1)至反应室(4)中，分别层叠形成栅极绝缘膜、微晶半导体膜、缓冲层、以及沟道保护层。在此情况下，通过更换原料气体，可以连续地层叠多个不同种类的膜。在此情况下，形成栅极绝缘膜，然后将硅烷等的氢化硅引入到反应室内，使残留的氧及氢化硅起反应，并将反应物排出到反应室的外部，从而可以降低反应室内的残留氧浓度。结果，可以降低包含在微晶半导体膜中的氧的浓度。此外，可以防止包含在微晶半导体膜中的晶粒的氧化。
另外，在等离子体CVD装置中，也可以在多个反应室中形成相同的膜，以便提高生产性。若可以在多个反应室中形成相同的膜，则可以同时在多个衬底上形成膜。例如在图13A中，将反应室(1)及反应室(2)用作形成微晶半导体膜的反应室，将反应室(3)用作形成非晶半导体膜的反应室，并且将反应室(4)用作形成沟道保护层的反应室。像这样，同时对多个衬底进行处理时，通过设置多个形成成膜速度慢的膜的反应室，可以提高生产性。
在将衬底搬入反应室并进行成膜前，优选进行清洗、冲洗(洗涤)处理(氢冲洗、硅烷冲洗等)，使用由与要形成的膜相同种类的膜形成的保护膜在各个反应室的内墙上涂层(也称为预涂处理)。预涂处理是这样一种处理，即通过将成膜气体流进反应室中并进行等离子体处理，预先利用厚度薄的保护膜覆盖反应室内。例如，在形成微晶硅膜作为微晶半导体膜前，进行以0.2μm至0.4μm的非晶硅膜覆盖反应室中的预涂处理即可。也可以在预涂处理后进行冲洗处理(氢冲洗、硅烷冲洗等)。在进行清洗处理及预涂处理的情况下，需要从反应室中搬出衬底，而在进行冲洗处理(氢冲洗、硅烷冲洗等)的情况下，由于不进行等离子体处理所以也可以在反应室内搬入衬底。
若预先在用于形成微晶硅膜的反应室中形成由非晶硅膜形成的保护膜，并且在形成膜前进行氢等离子体处理，则保护膜被蚀刻而在衬底上堆积极少的硅，其成为结晶生长的核。
像这样，由于可以使用连接有多个处理室的微波等离子体CVD装置同时形成栅极绝缘膜、微晶半导体膜、缓冲层、沟道保护层、以及添加有赋予一种导电型的杂质的半导体膜，因此可以提高量产性。此外，即使在某个反应室中进行维护或清洗，也可以在其他反应室中形成膜，从而可以提高成膜的节拍时间(tact time)。另外，因为可以在不被大气成分或悬浮在大气中的污染杂质元素污染的状态下形成各个叠层界面，所以可以减少薄膜晶体管的特性的不均匀。
由于当使用这种结构的微波等离子体CVD装置时，可以在各个反应室中形成类似的种类的膜或一种膜，并且在不暴露在大气的状态下连续形成，因此可以在不被已形成的膜的残留物或悬浮在大气中的杂质元素污染的状态下形成各叠层界面。
再者，也可以与微波产生器一起设置高频产生器(high frequencywave generator)，通过微波等离子体CVD法形成栅极绝缘膜、微晶半导体膜、沟道保护层、以及添加有赋予一种导电型的杂质的半导体膜，并且通过高频等离子体CVD法形成缓冲层。
注意，虽然在图13A和13B所示的微波等离子体CVD装置中分别设置有装载室及卸装室，但是也可以设置一个装载/卸装室。此外，也可以在微波等离子体CVD装置中设置备用室。由于可以通过在备用室中对衬底进行预热而缩短各个反应室中的加热直到成膜的加热时间，因此可以提高处理量(throughput)。在这种成膜处理中，根据其目的而选择从气体供给部供给的气体，即可
本实施方式可以适当地与其他实施方式所记载的结构组合来实施。
实施方式6
接着，参照图10A和10B及图11A至11C说明显示装置的制造工序。作为显示装置具有的显示元件，在此使用利用电致发光的发光元件而表示。利用电致发光的发光元件根据发光材料是有机化合物或无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。此外，作为用于显示装置的薄膜晶体管85、86，使用可以与实施方式1所示的薄膜晶体管74同样地制造且为电特性及可靠性都高的薄膜晶体管。此外，也可以将实施方式2或实施方式4所示的薄膜晶体管274、874应用于薄膜晶体管85、86。
关于有机EL元件，当电压施加到发光元件时，电子和空穴分别从一对电极注入到包含发光有机化合物的层中，并电流流动。而且，通过这些载流子(电子和空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发出光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构，被分为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘结剂中的发光层，其发光机理为利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机理为利用金属离子的内壳层电子跃迁的局部存在型发光。这里，举出有机EL元件作为发光元件进行说明。另外，举出实施方式1的图1所示的沟道停止型薄膜晶体管作为控制发光元件的驱动的薄膜晶体管的例子。
通过与图1至图4D同样的工序，如图10A和10B所示那样在衬底100上形成薄膜晶体管85及86，并在薄膜晶体管85及86上形成用作保护膜的绝缘膜87。接着，在绝缘膜87上形成平坦化膜111，并在平坦化膜111上形成与薄膜晶体管86的源电极或漏电极连接的像素电极112。
平坦化膜111优选使用丙烯酸、聚酰亚胺、聚酰胺等有机树脂、或硅氧烷而形成。
在图10A中，因为像素的薄膜晶体管为n型，所以作为像素电极112优选使用阴极，与此相反，当像素的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的材料如Ca、Al、CaF、MgAg、AlLi等。
其次，如图10B所示，在平坦化膜111及像素电极112的端部上形成隔离墙113。隔离墙113具有开口部，在该开口部中露出像素电极112。隔离墙113使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷而形成。尤其是，优选使用感光性的材料，并在像素电极上形成开口部，该开口部的侧壁成为以连续的曲率形成的倾斜面。
其次，以在隔离墙113的开口部中接触于像素电极112的方式形成发光层114。发光层114既可以由单层构成，又可以由多层的叠层构成。
以覆盖发光层114的方式形成使用阳极的共同电极115。共同电极115可以通过使用由在实施方式1中作为像素电极77举出的具有透光性的导电材料构成的透光导电膜而形成。作为共同电极115，上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图10B中，作为共同电极115使用ITO。在隔离墙113的开口部中，通过像素电极112、发光层114、共同电极115重叠，形成有发光元件117。然后，优选在共同电极115及隔离墙113上形成保护膜116，以便防止氧、氢、水分、二氧化碳等侵入到发光元件117中。作为保护膜116，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，实际上当完成图10B的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(粘合薄膜、紫外线硬化树脂薄膜等)或覆盖材料来封装(密封)。
接下来，参照图11A至11C对发光元件的结构进行说明。在此，举出驱动TFT为n型的情况作为一例，对像素的截面结构进行说明。用于图11A至11C的显示装置的驱动TFT7001、7011、7021可以与实施方式1所示的薄膜晶体管74同样地制造，它是电特性及可靠性都高的薄膜晶体管。此外，也可以将实施方式2或4所示的薄膜晶体管274、874应用于TFT7001、7011、7021。
为了取出发射的光，发光元件的阳极和阴极中的至少一个是透明的即可。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射结构通过与衬底相对表面取出发射的光，其中底部发射结构通过衬底一侧的表面取出发射的光，其中双面发射结构通过衬底一侧的表面和与衬底相对表面取出发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光元件。
参照图11A对具有顶部发射结构的发光元件进行说明。
在图11A中示出当驱动TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的截面图。在图11A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。发光层7004既可以由单层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要一定设置所有的这些层。阳极7005使用透光的具有透光性的导电材料形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图11A所示的像素中，如箭头所示，从发光元件7002发射的光从阳极7005一侧射出。
接下来，对具有底部发射结构的发光元件将参照图11B进行说明。图11B示出当驱动TFT7011为n型且从发光元件7012发射的光从阴极7013一侧射出时的像素的截面图。在图11B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以以覆盖阳极7015上的方式形成有用于反射光或遮光的屏蔽膜7016。与图11A的情况相同，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其膜厚度设定为透过光程度的膜厚度(优选为5nm至30nm左右)。例如，可以使用膜厚度为20nm的铝膜作为阴极7013。而且，与图11A相同，发光层7014既可以由单层构成，又可以由多层的叠层构成。阳极7015不必要透过光，但是与图11A相同，可以使用透光导电材料而形成。屏蔽膜7016可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图11B所示的像素中，如箭头所示，从发光元件7012发射的光从阴极7013一侧射出。
其次，对具有双面发射结构的发光元件，使用图11C进行说明。在图11C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图11A的情况相同，阴极7023只要是功函数小的导电材料，就可以使用各种材料。但是，将其膜厚度设定为透过光程度的膜厚度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图11A相同，发光层7024既可以由单层构成，又可以由多层的叠层构成。与图11A相同，阳极7025可以使用透光的具有透光性的导电材料而形成。
阴极7023、发光层7024、阳极7025重叠的区域相当于发光元件7022。在图11C所示的像素中，如箭头所示，从发光元件7022发射的光从阳极7025一侧和阴极7023一侧的双方射出。
这里，说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的一例，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的显示装置不局限于图11A至11C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
通过上述工序，可以制造发光装置作为显示装置。本实施方式的发光装置使用电特性和可靠性都高的薄膜晶体管，因此该发光装置的对比度和可见度都高。
本实施方式可以适当地与其他实施方式所记载的结构组合来实施。
实施方式7
在本实施方式中，参照图17至30说明具有实施方式1至5所示的薄膜晶体管的显示装置的实例。在本实施方式中，参照图17至30说明使用液晶元件作为显示元件的液晶显示装置的实例。作为用于图17至30所示的液晶显示装置的TFT628、629，可以应用实施方式1、实施方式2或者实施方式4所示的薄膜晶体管，它是可以通过与实施方式1至5所示的工序同样地制造的电特性及可靠性都高的薄膜晶体管。TFT628包括沟道保护层608，而TFT629包括沟道保护层611，它们都是将微晶半导体膜用作沟道形成区的反交错薄膜晶体管。此外，TFT628、629在微晶半导体膜的沟道形成区中选择性地具有杂质区(所谓的沟道掺杂区域)。在TFT628、629中，选择性地添加赋予p型的杂质元素的硼作为具有一种导电型的杂质来形成该杂质区，以控制TFT的阈值电压。
首先，示出VA(垂直配向)型液晶显示装置。VA型液晶显示装置是控制液晶面板的液晶分子的排列的方式之一。VA型液晶显示装置是当不被施加电压时液晶分子朝向与面板表面相垂直的方向的方式。在本实施方式中，尤其设法将像素分割为几个区域(亚像素)，使分子倒向不同的方向。这称为多畴(multi-domain)化或多畴设计。在下面的说明中，说明采用多畴设计的液晶显示装置。
图18及图19分别示出像素电极及相对电极。注意，图18是形成像素电极的衬底一侧的平面图，而图17示出对应于沿图18中的切断线G-H的截面结构。此外，图19是形成相对电极的衬底一侧的平面图。在下面的说明中，参照上述附图进行说明。
图17示出使形成有TFT628、与其连接的像素电极624、以及保持电容部630的衬底600和形成相对电极640等的相对衬底601重叠并注入有液晶的状态。
在相对衬底601中的形成隔离物642的位置上形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638、相对电极640。通过该结构，使用来控制液晶的取向的突起644和隔离物642的高度不同。在像素电极624上形成取向膜648，在相对电极640上也同样地形成取向膜646。其间形成有液晶层650。
在此，使用柱状隔离物示出隔离物642，但是也可以散布珠状隔离物。再者，也可以在形成在衬底600上的像素电极624上形成隔离物642。
在衬底600上形成TFT628、与其连接的像素电极624、以及保持电容部630。像素电极624在接触孔623中连接到布线618，该接触孔623贯通覆盖TFT628、布线、以及保持电容部630的绝缘膜620和覆盖绝缘膜620的绝缘膜622。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628。此外，保持电容部630由第一电容布线604、栅极绝缘膜606和第二电容布线617构成，该第一电容布线604与TFT628的栅极布线602同样地形成，而该第二电容布线617与布线616、618同样地形成。另外，在图17至图20中，关于TFT628，微晶半导体膜、缓冲层、作为源区或漏区的添加有赋予一种导电型的杂质的半导体膜、兼用作源电极或漏电极的布线通过相同的工序被加工，并且层叠为大致相同的形状。
通过使像素电极624、液晶层650、以及相对电极640重叠，形成液晶元件。
图18示出衬底600上的结构。使用实施方式1所示的材料形成像素电极624。在像素电极624中设置槽缝625。槽缝625是用来控制液晶的取向的。
图18所示的TFT629和与其连接的像素电极626及保持电容部631分别可以与TFT628、像素电极624及保持电容部630同样地形成。TFT628和TFT629都与布线616连接。该液晶显示面板的像素由像素电极624和像素电极626构成。像素电极624和像素电极626是亚像素。
图19示出相对衬底一侧的结构。在遮光膜632上形成有相对电极640。相对电极640优选使用与像素电极624同样的材料形成。在相对电极640上形成有控制液晶的取向的突起644。此外，根据遮光膜632的位置形成有隔离物642。
图20示出该像素结构的等效电路。TFT628和TFT629都连接到栅极布线602、布线616。在此情况下，通过使电容布线604和电容布线605的电位不同，可以使液晶元件651的工作和液晶元件652的工作不同。就是说，通过分别控制电容布线604和电容布线605的电位，精密地控制液晶的取向来扩大视角。
当对设置有槽缝625的像素电极624施加电压时，在槽缝625的近旁产生电场应变(倾斜电场)。通过将该槽缝625和相对衬底601一侧的突起644配置为相互咬合，有效地产生倾斜电场而控制液晶的取向。由此，在每个地方中使液晶取向的方向不同。就是说，进行多畴化来扩大液晶显示面板的视角。
接着，对于与上述不同的VA型液晶显示装置，参照图21至图24进行说明。
图21和图22示出VA型液晶显示面板的像素结构。图22是衬底600的平面图，而图21示出对应于图22所示的切断线Y-Z的截面结构。在下面的说明中，参照上述两个附图进行说明。
在这种像素结构中，一个像素包括多个像素电极，并且每个像素电极与TFT连接。各TFT被构成为由不同的栅极信号驱动。就是说，在多畴设计的像素中具有独立地控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中通过布线618连接到TFT628。此外，像素电极626在接触孔627中通过布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以可以接收不同的栅极信号。另一方面，TFT628和TFT629共同使用用作数据线的布线616。TFT628和TFT629可以适当地使用实施方式1所示的薄膜晶体管。另外，还设置有电容布线690。另外，在图21至图30中，在TFT628及TFT629中，作为源区或漏区的添加有赋予一种导电型的杂质的半导体膜、以及兼用作源电极或漏电极的布线通过相同的蚀刻工序被加工，并且以大致相同的形状层叠。
像素电极624和像素电极626的形状不同，并且由槽缝625分离。像素电极626以围绕舒展为V字形的像素电极624的外侧的方式形成。通过由TFT628和TFT629使施加到像素电极624和像素电极626的电压的时序不同，控制液晶的取向。图24示出该像素结构的等效电路。TFT628与栅极布线602连接，而TFT629与栅极布线603连接。通过将不同的栅极信号提供到栅极布线602和栅极布线603，可以使TFT628和TFT629的工作时序不同。
在相对衬底601上形成有遮光膜632、着色膜636、相对电极640。此外，在着色膜636和相对电极640之间形成平坦化膜637，以防止液晶的取向无序。图23示出相对衬底一侧的结构。相对电极640是在不同的像素之间共同使用的电极，其中形成有槽缝641。通过将该槽缝641和像素电极624及像素电极626一侧的槽缝625配置为互相咬合，可以有效地产生倾斜电场而控制液晶的取向。由此，可以在每个地方中使液晶取向的方向不同，以扩大视角。
通过使像素电极624、液晶层650、以及相对电极640重叠，形成第一液晶元件。此外，通过使像素电极626、液晶层650、以及相对电极640重叠，形成第二液晶元件。另外，采用一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
接着，示出水平电场方式的液晶显示装置。水平电场方式是通过对于单元内的液晶分子在水平方向上施加电场驱动液晶来进行灰度级表达的方式。通过该方式，可以将视角扩大为大约180°。在下面的说明中，说明采用水平电场方式的液晶显示装置。
图25示出使形成有TFT628和与其连接的第二像素电极624的衬底600和相对衬底601重叠并注入有液晶的状态。相对衬底601形成有遮光膜632、着色膜636、平坦化膜637等。像素电极位于衬底600一侧，而不设置在相对衬底601一侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成第一像素电极607、连接到第一像素电极607的电容布线604、以及实施方式1所示的TFT628。第一像素电极607可以使用与实施方式1所示的像素电极77相同的材料。此外，第一像素电极607以大致区分为像素形状的形状而形成。注意，在第一像素电极607及电容布线604上形成栅极绝缘膜606。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是在液晶显示面板中传送视频信号的数据线，且是在一个方向上延伸的布线，同时，还与TFT628的源区连接而成为源极及漏极中的一方的电极。布线618是成为源极及漏极中的另一方电极且是与第二像素电极624连接的布线。
在布线616、布线618上形成绝缘膜620。此外，在绝缘膜620上形成第二像素电极624，该第二像素电极624在形成在绝缘膜620中的接触孔中与布线618连接。第二像素电极624使用与实施方式1所示的像素电极77同样的材料形成。
通过上述方法，在衬底600上形成TFT628和与其连接的第二像素电极624。注意，保持电容形成在第一像素电极607和第二像素电极624之间。
图26是示出像素电极的结构的平面图。图25示出对应于图26所示的切断线O-P的截面结构。在第二像素电极624中设置槽缝625。槽缝625是用来控制液晶的取向的。在此情况下，在第一像素电极607和第二像素电极624之间产生电场。在第一像素电极607和第二像素电极624之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50nm至200nm，与厚度为2μ至10μm的液晶层相比十分薄，因此实际上在与衬底600平行的方向(水平方向)上产生电场。由该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下都处于水平状态，所以因观看角度的对比度等的影响很少，从而扩大视角。此外，因为第一像素电极607和第二像素电极624都是透光电极，所以可以提高开口率。
接着，示出水平电场方式的液晶显示装置的其他的一个例子。
图27和图28示出IPS型液晶显示装置的像素结构。图28是平面图，而图27示出对应于图28所示的切断线I-J的截面结构。在下面的说明中，参照上述两个附图进行说明。
图27示出重叠形成有TFT628和与其连接的第二像素电极624的衬底600和相对衬底601并注入有液晶的状态。相对衬底601形成有遮光膜632、第二着色膜636、平坦化膜637等。像素电极位于衬底600一侧，而不设置在相对衬底601一侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成共同电位线609、以及实施方式1所示的TFT628。共同电位线609可以与薄膜晶体管628的栅极布线602同时形成。此外，共同电位线609以大致区分为像素形状的形状而形成。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是在液晶显示面板中传送视频信号的数据线，且是在一个方向上延伸的布线，同时，还与TFT628的源区连接而成为源极及漏极中的一方电极。布线618是成为源极及漏极中的另一方电极且与第二像素电极624连接的布线。
在布线616、布线618上形成绝缘膜620。此外，在绝缘膜620上形成第二像素电极624，该第二像素电极624在形成在绝缘膜620中的接触孔623中与布线618连接。第二像素电极624使用与实施方式1所示的像素电极77同样的材料形成。注意，如图28所示，第二像素电极624被形成为和与共同电位线609同时形成的梳形电极之间产生水平电场。此外，第二像素电极624被形成为其梳齿部和与共同电位线609同时形成的梳形电极互相咬合。
当在施加到第二像素电极624的电位与共同电位线609的电位之间产生电场时，由该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下都处于水平状态，所以因观看角度的对比度等的影响很少，从而扩大视角。
像这样，在衬底600上形成TFT628以及与其连接的第二像素电极624。保持电容通过在共同电位线609和电容电极615之间设置栅极绝缘膜606而形成。电容电极615和第二像素电极624通过接触孔623相互连接。
接着，示出IPS型的液晶显示装置的方式。
图29和图30示出IPS型液晶显示装置的像素结构。图30是平面图，而图29示出对应于图30所示的切断线K-L的截面结构。在下面的说明中，参照上述两个附图进行说明。
像素电极624在接触孔623中通过布线618与TFT628连接。用作数据线的布线616与TFT628连接。作为TFT628，可以应用实施方式1所示的TFT的任何一种。
像素电极624使用实施方式1所示的像素电极77形成。
在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。此外，在第二着色膜636和相对电极640之间形成平坦化膜637，以防止液晶的取向无序。液晶层650中间夹着取向膜648及取向膜646形成在像素电极624和相对电极640之间。
通过使像素电极624、液晶层650、以及相对电极640重叠，形成液晶元件。
此外，也可以在衬底600或相对衬底601上形成有颜色滤光片、用来防止向错(disclination)的屏蔽膜(黑矩阵)等。此外，在衬底600的与形成有薄膜晶体管的面相对的面上贴附偏振片，或者在相对衬底601的与形成有相对电极640的面相反的面上贴附偏振片。
通过上述工序，可以制造液晶显示装置作为显示装置。由于本实施方式的液晶显示装置使用截止电流少且电特性及可靠性都高的薄膜晶体管，因此成为对比度和可见度都高的液晶显示装置。
实施方式8
接着，下面示出本发明的显示装置的一个方式的显示面板的结构。在本实施方式中，将说明具有液晶元件作为显示元件的液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)、具有发光元件作为显示元件的显示装置的一个方式的发光显示面板(也称为发光面板)。
图9A示出一种发光显示面板的方式，其中只有信号线驱动电路6013另行形成且该信号线驱动电路6013与形成在衬底6011上的像素部6012连接。像素部6012及扫描线驱动电路6014采用使用微晶半导体膜的薄膜晶体管形成。通过采用可获得比使用微晶半导体膜的薄膜晶体管高的迁移率的晶体管形成信号线驱动电路，可以使被要求比扫描线驱动电路高的驱动频率的信号线驱动电路的工作稳定。注意，信号线驱动电路6013也可以是使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。对于像素部6012、信号线驱动电路6013、扫描线驱动电路6014分别通过FPC6015供给电源电位、各种信号等。
此外，信号线驱动电路及扫描线驱动电路也可以一起形成在与像素部相同的衬底上。
另外，在另行形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴附在形成有像素部的衬底上，例如也可以贴附在FPC上。图9B示出一种显示面板的方式，其中只有信号线驱动电路6023另行形成，且该信号线驱动电路6023与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接。像素部6022及扫描线驱动电路6024采用使用微晶半导体膜的薄膜晶体管形成。信号线驱动电路6023通过FPC6025与像素部6022连接。对于像素部6022、信号线驱动电路6023、扫描线驱动电路6024分别通过FPC6025供给电源电位、各种信号等。
此外，也可以采用使用微晶半导体膜的薄膜晶体管只将信号线驱动电路的一部分或扫描线驱动电路的一部分形成在与像素部相同的衬底上，并且另行形成其他部分并使其电连接到像素部。图9C示出一种显示面板的方式，将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另行形成在不同的衬底上并彼此贴合。像素部6032及扫描线驱动电路6034采用使用微晶半导体膜的薄膜晶体管形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035与像素部6032连接。对于像素部6032、信号线驱动电路、扫描线驱动电路6034分别通过FPC6035供给电源电位、各种信号等。
如图9A至9C所示，在本发明的显示装置中，可以采用使用微晶半导体膜的薄膜晶体管将驱动电路的一部分或全部形成在与像素部相同的衬底上。
注意，对于另行形成的衬底的连接方法没有特别的限制，可以使用COG方法、引线键合方法、或TAB方法等。此外，若是能够电连接，则连接位置不局限于图9A至9C所示的位置。另外，也可以另行形成控制器、CPU、存储器等而连接。
注意，用于本发明的信号线驱动电路不局限于只有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，也可以具有其他电路如缓冲器、电平转移器、源极跟随器等。此外，不一定设置移位寄存器和模拟开关，例如既可以使用如译码器电路的能够选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
接着，参照图12A和12B说明相当于本发明的显示装置的一个方式的发光显示面板的外观及截面。图12A是一种面板的俯视图，其中在与第二衬底之间使用密封材料密封形成在第一衬底上的包括微晶半导体膜的薄膜晶体管及发光元件，而图12B相当于沿着图12A的线E-F的截面图。
以围绕设置在第一衬底4501上的像素部4502和扫描线驱动电路4504的方式设置有密封材料4505。此外，在像素部4502和扫描线驱动电路4504上设置有第二衬底4506。因此，使用第一衬底4501、密封材料4505以及第二衬底4506将像素部4502和扫描线驱动电路4504与填料4507一起密封。另外，在第一衬底4501上的与由密封材料4505围绕的区域不同的区域中安装有使用多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4503。注意，在本实施方式中说明将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴附到第一衬底4501的例子，但是也可以采用使用单晶半导体的晶体管形成信号线驱动电路并贴合。图12B例示包括在信号线驱动电路4503中的由多晶半导体膜形成的薄膜晶体管4509。
此外，设置在第一衬底4501上的像素部4502和扫描线驱动电路4504包括多个薄膜晶体管，图12B例示包括在像素部4502中的薄膜晶体管4510、4520。注意，在本实施方式中，假定薄膜晶体管4510是驱动TFT，但是薄膜晶体管4510可以是电流控制TFT或者擦除TFT。薄膜晶体管4510、4520相当于使用微晶半导体膜的薄膜晶体管，可以应用实施方式1、实施方式2或者实施方式4所示的薄膜晶体管，而可以通过实施方式1至5所示的工序同样地制造。在本实施方式中，薄膜晶体管4510是作为源区及漏区使用添加有赋予n型的杂质的半导体膜的n沟道型薄膜晶体管，而薄膜晶体管4520是作为源区及漏区使用添加有赋予p型的杂质的半导体膜的p沟道型薄膜晶体管。本发明中的薄膜晶体管可以是n沟道型薄膜晶体管或者p沟道型薄膜晶体管，并且也可以将由n沟道型薄膜晶体管及p沟道型薄膜晶体管构成的CMOS(互补金属氧化物半导体：Complementary MetalOxide Semiconductor)设置到显示装置。
另外，附图标记4511相当于发光元件，并且发光元件4511所具有的像素电极通过布线4517与薄膜晶体管4510的源电极或漏电极电连接。而且，在本实施方式中，发光元件4511的共同电极和具有透光性的导电材料的透明导电膜4512电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构。根据从发光元件4511取出的光的方向、薄膜晶体管4510的极性等，可以适当地改变发光元件4511的结构。
此外，虽然在图12B的截面图中不示出，但是通过布线4514及4515从FPC4518提供供给给另外形成的信号线驱动电路4503和扫描线驱动电路4504或像素部4502的各种信号及电位。
在本实施方式中，连接端子4516由与发光元件4511所具有的像素电极相同的导电膜形成。另外，布线4514及4515由与布线4517相同的导电膜形成。
连接端子4516与FPC4518所具有的端子通过各向异性导电膜4519电连接。
位于从发光元件4511取出光的方向的衬底必须为透明。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4507除了氮或氩等惰性气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置反射防止膜。例如，可以执行抗闪光处理，该处理是能够利用表面的凹凸来扩散反射光而降低眩光的。
注意，图12A和12B示出另行形成信号线驱动电路4503并安装到第一衬底4501的一例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
接着，参照图16A和16B说明相当于本发明的液晶显示装置的一个方式的液晶显示面板的外观及截面。图16A是一种面板的俯视图，其中在与第二衬底4006之间使用密封材料4005密封形成在第一衬底4001上的包括微晶半导体膜的薄膜晶体管4010及发光元件4013，而图16B相当于沿着图16A的线M-N的截面图。
以围绕形成在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置第二衬底4006。因此，使用第一衬底4001、密封材料4005以及第二衬底4006将像素部4002和扫描线驱动电路4004与液晶4008一起密封。另外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。注意，在本实施方式中说明将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴附到第一衬底4001的例子，但是也可以采用使用单晶半导体的晶体管形成信号线驱动电路并贴合。图16B例示包括在信号线驱动电路4003中的由多晶半导体膜形成的薄膜晶体管4009。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管，图16B例示包括在像素部4002中的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管，可以应用实施方式1、实施方式2、或者实施方式4所示的薄膜晶体管，并可以通过实施方式1至5所示的工序同样地制造。
此外，附图标记4013相当于液晶元件，该液晶元件4013所具有的像素电极4030通过布线4040与薄膜晶体管4010电连接。而且，液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031、以及液晶4008重叠的部分相当于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的有不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以采用具有使用PVF薄膜、聚酯薄膜夹铝箔的结构的薄片。
另外，附图标记4035表示球状隔离物，该球状隔离物4035是为控制像素电极4030和相对电极4031之间的距离(单元间隙)而设置的。注意，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
此外，提供到另行形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位从FPC4018通过引导布线4014、4015供给。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极4030相同的导电膜形成。此外，引导布线4014、4015由与布线4040相同的导电膜形成。
连接端子4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜、偏振片，还可以具有颜色滤光片、屏蔽膜。
此外，图16A和16B示出另行形成信号线驱动电路4003而安装到第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以适当地与其他实施方式所记载的结构组合来实施。
实施方式9
根据本发明获得的显示装置等可以使用于显示模块(有源矩阵型EL模块或液晶模块)。就是说，在将其安装到显示部中的所有电子设备中可以实施本发明。
作为这种电子设备的例子，可以举出如下：影像拍摄装置如摄影机、数字照相机等；头戴式显示器(护目镜型显示器)；汽车导航；投影机；汽车音响；个人计算机；便携式信息终端(便携式计算机、移动电话、或电子书籍等)等。图7A至7D示出了它们的一例。
图7A示出电视装置。如图7A所示，可以将显示模块嵌入到框体中来完成电视装置。还安装有FPC的显示面板也称为显示模块。由显示模块形成主屏2003，并且作为其他辅助设备还具有扬声器部2009、操作开关等。像这样，可以完成电视装置。
如图7A所示，将利用显示元件的显示用面板2002安装在框体2001中，可以由接收器2005接收普通的电视广播。而且，可以通过经由调制解调器2004连接到采用有线或无线方式的通信网络，进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。可以利用安装在框体中的开关或另行形成的遥控装置2006来操作电视装置。也可以在该遥控装置中设置用于显示输出信息的显示部2007。
另外，在电视装置中，除了主屏2003之外，还可以使用第二显示用面板形成子屏2008，而附加显示频道、音量等的结构。在这种结构中,可以使用视角优良的发光显示面板形成主屏2003,并且使用能够以低耗电量来显示的液晶显示面板形成子屏2008。另外,为了优先低耗电量化,也可以使用液晶显示面板形成主屏2003,并且使用发光显示面板形成子屏2008,以使子屏2008可以一亮一灭。
图8示出表示电视装置的主要结构的框图。在显示面板中，形成有像素部901。信号线驱动电路902和扫描线驱动电路903也可以以COG方式安装到发光显示面板。
作为其他外部电路的结构，在图像信号的输入一侧具有图像信号放大电路905、图像信号处理电路906、以及控制电路907等，该图像信号放大电路905放大由调谐器904接收的信号中的图像信号，该图像信号处理电路906将从图像信号放大电路905输出的信号转换为对应于红、绿、蓝各种颜色的颜色信号，该控制电路907将该图像信号转换为驱动器IC的输入规格。控制电路907将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以采用如下结构，即在信号线一侧设置信号分割电路908，并且将输入数字信号分成m个来供给。
由调谐器904接收的信号中的音频信号被传送到音频信号放大电路909，并且其输出经过音频信号处理电路910供给到扬声器913。控制电路911从输入部912接收接收站(接收频率)、音量的控制信息，并且将信号传送到调谐器904、音频信号处理电路910。
当然，本发明不局限于电视装置，可以适用于各种各样的用途，如个人计算机的监视器，尤其是大面积的显示媒体如火车站或机场等的信息显示板、街头上的广告显示板等。
图7B示出移动电话2301的一例。该移动电话机2301包括显示部2302、操作部2303等。在显示部2302中，通过应用上述实施方式所说明的显示装置，可以提高可靠性及量产性。
此外，图7C所示的便携式计算机包括主体2401、显示部2402等。通过将上述实施方式所示的显示装置应用于显示部2402，可以提高可靠性及量产性。
图7D是台式照明器具，其包括照明部2501、灯罩2502、可变手臂2503、支柱2504、台2505、以及电源2506。通过将本发明的显示装置用于照明部2501来制造。另外，照明器具还包括天花板固定式的照明器具或壁挂式的照明器具等。通过应用上述实施方式所示的显示装置，可以提高可靠性及量产性。
本说明书根据2007年8月31日在日本专利局受理的日本专利申请编号2007-227073而制作，所述申请内容包括在本说明书中。

Claims (16)

1.一种半导体装置，包括：
栅电极；
与所述栅电极相邻的绝缘膜；
与所述栅电极重叠的半导体膜，所述绝缘膜夹在所述栅电极和所述半导体膜之间；
与所述半导体膜电连接的源电极；
与所述半导体膜电连接的漏电极；
所述半导体膜、所述源电极和所述漏电极之上的第二绝缘膜；
所述第二绝缘膜之上的像素电极，所述像素电极电连接于所述源电极和所述漏电极中的一个；
所述像素电极之上的液晶层；
所述液晶层之上的隔离物；
所述隔离物之上的第一着色膜；
所述第一着色膜之上的第二着色膜；以及
所述第二着色膜之上的遮光膜，
其中所述第一着色膜、所述第二着色膜和所述遮光膜中的每一个重叠于所述隔离物。
2.根据权利要求1所述的半导体装置，还包括：
在所述液晶层之上的突起。
3.根据权利要求1所述的半导体装置，其中所述隔离物的底表面的面积小于所述隔离物的顶表面的面积。
4.根据权利要求1所述的半导体装置，其中所述半导体膜包括非晶区和结晶区。
5.根据权利要求1所述的半导体装置，其中所述半导体膜包含硅。
6.根据权利要求1所述的半导体装置，其中所述半导体膜是微晶膜。
7.根据权利要求1所述的半导体装置，还包括：
所述半导体膜之上的缓冲层；
所述缓冲层之上的沟道保护层；
所述缓冲层和所述沟道保护层之上的源区；和
所述缓冲层和所述沟道保护层之上的漏区。
8.一种半导体装置，包括：
第一栅电极；
与所述第一栅电极相邻的第一绝缘膜；
与所述第一栅电极重叠的第一半导体膜，所述第一绝缘膜夹在所述第一栅电极和所述第一半导体膜之间；
与所述第一半导体膜电连接的第一源电极；
与所述第一半导体膜电连接的第一漏电极；
第二栅电极；
与所述第二栅电极重叠的第二半导体膜，所述第一绝缘膜夹在所述第二栅电极和所述第二半导体膜之间；
与所述第二半导体膜电连接的第二源电极；
与所述第二半导体膜电连接的第二漏电极；
所述第一半导体膜、所述第一源电极、所述第一漏电极、所述第二半导体膜、所述第二源电极和所述第二漏电极之上的第二绝缘膜；
所述第二绝缘膜之上的第一像素电极，所述第一像素电极电连接于所述第一源电极和所述第一漏电极中的一个；
所述第二绝缘膜之上的第二像素电极，所述第二像素电极电连接于所述第二源电极和所述第二漏电极中的一个；
所述第一像素电极和所述第二像素电极之上的液晶层；和
所述液晶层之上的着色膜，所述着色膜重叠于所述第一像素电极和所述第二像素电极。
9.根据权利要求8所述的半导体装置，其中所述第一半导体膜包括非晶区和结晶区。
10.根据权利要求8所述的半导体装置，其中所述第一半导体膜包含硅。
11.根据权利要求8所述的半导体装置，其中所述第一半导体膜是微晶膜。
12.根据权利要求8所述的半导体装置，还包括：
所述第一半导体膜之上的缓冲层；
所述缓冲层之上的沟道保护层；
所述缓冲层和所述沟道保护层之上的源区；和
所述缓冲层和所述沟道保护层之上的漏区。
13.根据权利要求1或8所述的半导体装置，还包括：
在所述液晶层之上的相对电极。
14.一种显示模块，包括根据权利要求1或8所述的半导体装置，所述显示模块包括与所述半导体装置连接的FPC。
15.一种便携式信息终端，包括根据权利要求14所述的显示模块。
16.一种照明装置，包括根据权利要求1或8所述的半导体装置。
CN201410649540.2A 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法 Active CN104485362B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007227073 2007-08-31
JP2007-227073 2007-08-31
CN2008102124766A CN101378082B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008102124766A Division CN101378082B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法

Publications (2)

Publication Number Publication Date
CN104485362A true CN104485362A (zh) 2015-04-01
CN104485362B CN104485362B (zh) 2017-09-26

Family

ID=40405984

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201210298582.7A Expired - Fee Related CN102790075B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法
CN2008102124766A Expired - Fee Related CN101378082B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法
CN201410649540.2A Active CN104485362B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201210298582.7A Expired - Fee Related CN102790075B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法
CN2008102124766A Expired - Fee Related CN101378082B (zh) 2007-08-31 2008-08-29 显示装置以及显示装置的制造方法

Country Status (5)

Country Link
US (3) US7768009B2 (zh)
JP (1) JP5500803B2 (zh)
KR (2) KR101484297B1 (zh)
CN (3) CN102790075B (zh)
TW (1) TWI520344B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0713590D0 (en) 2007-07-12 2007-08-22 Micromass Ltd Mass spectrometer
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100237374A1 (en) * 2009-03-20 2010-09-23 Electronics And Telecommunications Research Institute Transparent Organic Light Emitting Diode Lighting Device
JP2010283060A (ja) * 2009-06-03 2010-12-16 Hitachi Displays Ltd 表示装置及びその製造方法
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
JP5752446B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101820372B1 (ko) * 2010-11-09 2018-01-22 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
WO2012172617A1 (ja) 2011-06-17 2012-12-20 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140050702A (ko) * 2011-08-22 2014-04-29 스미또모 가가꾸 가부시키가이샤 유기 박막 트랜지스터
WO2013061383A1 (ja) 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP6142230B2 (ja) * 2011-10-28 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9035385B2 (en) * 2012-02-06 2015-05-19 Joled Inc. Method for fabricating thin-film semiconductor device and thin-film semiconductor device
JPWO2013118234A1 (ja) * 2012-02-06 2015-05-11 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2013183254A1 (ja) 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9012914B2 (en) * 2012-06-08 2015-04-21 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US9087904B2 (en) 2012-06-08 2015-07-21 Joled Inc. Thin-film transistor having tapered organic etch-stopper layer
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI506797B (zh) 2013-06-21 2015-11-01 Ye Xin Technology Consulting Co Ltd 薄膜晶體管及其製造方法
KR102032748B1 (ko) * 2013-06-28 2019-10-16 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
KR20150007000A (ko) * 2013-07-10 2015-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
CN105097827A (zh) * 2015-06-08 2015-11-25 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
KR102039216B1 (ko) 2016-07-18 2019-11-26 최해용 투명 전광판 장치
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
CN109390412A (zh) * 2018-10-24 2019-02-26 合肥鑫晟光电科技有限公司 晶体管及其制造方法、显示基板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122452A1 (en) * 2003-12-09 2005-06-09 Fujitsu Display Technologies Corporation & Au Optronics Corporation Liquid crystal display and method of manufacturing the same
TW200525226A (en) * 2004-01-29 2005-08-01 Quanta Display Inc Liquid crystal display and fabricating the same
JP2006156972A (ja) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN101355037A (zh) * 2007-07-27 2009-01-28 株式会社半导体能源研究所 显示装置及其制造方法
CN103066113A (zh) * 2007-07-20 2013-04-24 株式会社半导体能源研究所 液晶显示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JP2663500B2 (ja) * 1988-04-28 1997-10-15 富士通株式会社 薄膜トランジスタの製造方法
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2970176B2 (ja) * 1992-02-21 1999-11-02 松下電器産業株式会社 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
JPH06275524A (ja) 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JPH0974207A (ja) * 1995-09-04 1997-03-18 Toyota Motor Corp 薄膜トランジスタの製造方法
JPH09186342A (ja) 1995-10-25 1997-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3942699B2 (ja) * 1997-08-29 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2004146691A (ja) * 2002-10-25 2004-05-20 Chi Mei Electronics Corp 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7487373B2 (en) * 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
KR100645718B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122452A1 (en) * 2003-12-09 2005-06-09 Fujitsu Display Technologies Corporation & Au Optronics Corporation Liquid crystal display and method of manufacturing the same
TW200525226A (en) * 2004-01-29 2005-08-01 Quanta Display Inc Liquid crystal display and fabricating the same
JP2006156972A (ja) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN103066113A (zh) * 2007-07-20 2013-04-24 株式会社半导体能源研究所 液晶显示装置
CN101355037A (zh) * 2007-07-27 2009-01-28 株式会社半导体能源研究所 显示装置及其制造方法

Also Published As

Publication number Publication date
KR101601182B1 (ko) 2016-03-21
US20100285624A1 (en) 2010-11-11
US8389993B2 (en) 2013-03-05
TWI520344B (zh) 2016-02-01
CN101378082B (zh) 2012-10-10
CN102790075A (zh) 2012-11-21
JP5500803B2 (ja) 2014-05-21
KR20090023135A (ko) 2009-03-04
US20120129288A1 (en) 2012-05-24
CN104485362B (zh) 2017-09-26
TW200926417A (en) 2009-06-16
US7768009B2 (en) 2010-08-03
CN101378082A (zh) 2009-03-04
US8133771B2 (en) 2012-03-13
KR101484297B1 (ko) 2015-01-19
CN102790075B (zh) 2015-02-25
JP2009076894A (ja) 2009-04-09
US20090057672A1 (en) 2009-03-05
KR20140130077A (ko) 2014-11-07

Similar Documents

Publication Publication Date Title
CN102790075B (zh) 显示装置以及显示装置的制造方法
CN101339905B (zh) 半导体装置的制造方法
CN102707529B (zh) 显示装置及电子设备
CN103066113B (zh) 液晶显示装置
CN101350331B (zh) 显示装置的制造方法
CN101355037B (zh) 显示装置及其制造方法
CN101339960B (zh) 发光装置
CN101355089B (zh) 显示装置
US8022405B2 (en) Light-emitting device
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
CN101315884B (zh) 半导体装置及显示装置的制造方法
CN101419946B (zh) 显示装置的制造方法
KR20090004587A (ko) 발광 장치
CN101369541A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant