JP2009076894A - 表示装置及び表示装置の作製方法 - Google Patents

表示装置及び表示装置の作製方法 Download PDF

Info

Publication number
JP2009076894A
JP2009076894A JP2008218506A JP2008218506A JP2009076894A JP 2009076894 A JP2009076894 A JP 2009076894A JP 2008218506 A JP2008218506 A JP 2008218506A JP 2008218506 A JP2008218506 A JP 2008218506A JP 2009076894 A JP2009076894 A JP 2009076894A
Authority
JP
Japan
Prior art keywords
semiconductor film
region
microcrystalline semiconductor
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008218506A
Other languages
English (en)
Other versions
JP2009076894A5 (ja
JP5500803B2 (ja
Inventor
Satoshi Kobayashi
聡 小林
Ikuko Kawamata
郁子 川俣
Koji Oriki
浩二 大力
Shigeki Komori
茂樹 小森
Toshiyuki Isa
敏行 伊佐
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008218506A priority Critical patent/JP5500803B2/ja
Publication of JP2009076894A publication Critical patent/JP2009076894A/ja
Publication of JP2009076894A5 publication Critical patent/JP2009076894A5/ja
Application granted granted Critical
Publication of JP5500803B2 publication Critical patent/JP5500803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する表示装置、及び該表示装置を量産高く作製する方法を提案することを課題とする。
【解決手段】チャネルストップ型の逆スタガ型薄膜トランジスタを有する表示装置において、該チャネルストップ型の逆スタガ型薄膜トランジスタは、チャネル形成領域を含む微結晶半導体膜を有し、該微結晶半導体膜のチャネル形成領域には、ソース電極及びドレイン電極と重ならない領域に選択的に一導電型の不純物元素を含む不純物領域が設けられている。
【選択図】図１

Description

本発明は、少なくとも画素部に薄膜トランジスタを用いた表示装置、及び表示装置の作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質半導体膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用いられている（特許文献１及び特許文献２参照。）。
従来の薄膜トランジスタの作製方法として、ゲート絶縁膜上に非晶質シリコン膜を成膜した後、その上面に金属膜を形成し、当該金属膜にダイオードレーザを照射して、非晶質シリコン膜を微結晶シリコン膜に改質するものが知られている（例えば、非特許文献１参照。）。この方法によれば、非晶質シリコン膜上に形成した金属膜は、ダイオードレーザの光エネルギーを熱エネルギーに変換するためのものであり、薄膜トランジスタの完成のためにはその後除去されるべきものであった。すなわち、金属膜からの伝導加熱によってのみ非晶質半導体膜が加熱され、微結晶半導体膜を形成する方法である。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報 トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタに比べて移動度が２桁以上高く、表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという問題がある。
上述した問題に鑑み、本発明は、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を提案することを課題の一とする。
本発明は、チャネル形成領域を形成する微結晶半導体膜上にチャネル保護層が設けられた逆スタガ型（ボトムゲート型）のトランジスタを含む表示装置であって、ソース電極及びドレイン電極と重ならず、該チャネル保護層と略重なる微結晶半導体膜のチャネル形成領域に、一導電型の不純物元素がソース領域及びドレイン領域よりも低い濃度で含まれていることを要旨とする。
本発明では、微結晶半導体膜をチャネル形成領域とするチャネルストップ構造の逆スタガ型薄膜トランジスタを有する。逆スタガ型薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜（セミアモルファス半導体膜ともいう。）が形成されている。微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層が形成される。また、微結晶半導体膜とチャネル保護層との間、又は上にバッファ層が形成される。チャネル保護層及びバッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。微結晶半導体膜のチャネル形成領域には、ソース電極及びドレイン電極と重ならない領域に選択的に一導電型の不純物元素を含む不純物領域が設けられている。
本発明の表示装置の一は、トランジスタを有している。トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜を含んでいる。微結晶半導体膜上にバッファ層と、バッファ層上において微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を含んでいる。チャネル保護層及びバッファ層上にソース領域及びドレイン領域と、ソース領域及びドレイン領域上にソース電極及びドレイン電極とを含んでいる。微結晶半導体膜のチャネル形成領域に選択的に一導電型を付与する不純物元素を含む不純物領域が設けられる。
本発明の表示装置の一は、トランジスタを有している。トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜を含んでいる。微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を含んでいる。微結晶半導体膜及びチャネル保護層上にバッファ層を含んでいる。バッファ層上にソース領域及びドレイン領域と、ソース領域及びドレイン領域上にソース電極及びドレイン電極とを含んでいる。微結晶半導体膜のチャネル形成領域に選択的に一導電型を付与する不純物元素を含む不純物領域が設けられる。
本発明の表示装置の作製方法の一は、ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成する。微結晶半導体膜上にバッファ層を形成し、バッファ層上において微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を形成する。チャネル保護層及びバッファ層上にソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域上にソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極をマスクとして、バッファ層及びチャネル保護層を通過させて、微結晶半導体膜のチャネル形成領域に、選択的に一導電型を付与する不純物元素を添加する。
本発明の表示装置の作製方法の一は、ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成する。微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を形成し、微結晶半導体膜及びチャネル保護層上にバッファ層を形成する。バッファ層上にソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域上にソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極をマスクとして、チャネル保護層を通過させて、微結晶半導体膜のチャネル形成領域に、選択的に一導電型を付与する不純物元素を添加する。
本発明の表示装置の作製方法の一は、ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成する。微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を形成し、微結晶半導体膜及びチャネル保護層上にバッファ層を形成する。バッファ層上にソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域上にソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極をマスクとして、チャネル保護層を通過させて、微結晶半導体膜のチャネル形成領域に、選択的に一導電型を付与する不純物元素を添加し不純物領域を形成する。ソース電極及びドレイン電極をマスクとして、チャネル保護層を通過させて、微結晶半導体膜の不純物領域にレーザ光を照射する。
本発明により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を提供することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、表示装置に用いられる薄膜トランジスタ及びその作製工程について、図１乃至図４を用いて説明する。図１乃至図３は、薄膜トランジスタ、及びその作製工程を示す断面図であり、図４は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図である。図１乃至図３は、図４における線Ａ−Ｂの薄膜トランジスタ及びその作製工程を示す断面図である。
微結晶半導体膜を有する薄膜トランジスタはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはｎ型であってもｐ型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
本実施の形態のボトムゲート構造のチャネルストップ型（チャネル保護型ともいう）薄膜トランジスタ７４を図１に示す。
図１において、基板５０上に、ゲート電極５１、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜６１、バッファ層６２、チャネル保護層８０、ソース領域及びドレイン領域７２、ソース電極及びドレイン電極７１ａ、７１ｂ、７１ｃを含むチャネルストップ型薄膜トランジスタ７４が設けられており、ソース電極及びドレイン電極７１ｃに接して画素電極７７が設けられている。薄膜トランジスタ７４及び画素電極７７の一部を覆うように絶縁膜７６が設けられている。なお、図１は、図４（Ｄ）に対応している。
さらに微結晶半導体膜６１のチャネル形成領域には、ソース電極及びドレイン電極７１ａ、７１ｂ、７１ｃと重ならない領域に選択的に一導電型の不純物元素を含む不純物領域８１が設けられている。
本実施の形態では、微結晶半導体膜６１のチャネル形成領域において、選択的に（部分的に）チャネルドープを行う。ソース電極及びドレイン電極７１ａ、７１ｂ、７１ｃを形成後、ソース電極及びドレイン電極７１ａ、７１ｂ、７１ｃ（又はマスク層）をマスクとして、ソース電極及びドレイン電極７１ａ、７１ｂ、７１ｃ間に露出されたチャネル保護層８０及びバッファ層６２を通過させて、微結晶半導体膜６１に一導電型の不純物元素を添加すると、チャネル保護層８０に覆われた微結晶半導体膜６１のチャネル形成領域において、自己整合的に一導電型の不純物元素の添加領域と非添加領域が生じ、選択的に不純物領域８１を形成することができる。
微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を添加することで、しきい値電圧を制御することが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
薄膜トランジスタは、ある特定の電圧（しきい値またはしきい値電圧と呼ばれる）がゲート電極に印加されるとオン状態となり、それより小さい電圧ではオフ状態となるスイッチング素子である。従って、しきい値電圧の精密な制御は回路の正確な動作を行う上で非常に重要である。
ところが汚染による可動イオンの影響、ＴＦＴのゲート周辺の仕事関数差や界面電荷における影響などの不特定な要因によってＴＦＴのしきい値電圧がマイナス側或いはプラス側へ移動（シフト）することがある。
その様な時の解決手段として提案された技術にチャネルドープ法がある。チャネルドープ法とはＴＦＴのチャネル形成領域に対して一導電型を付与する不純物元素（典型的にはＰ、Ａｓ、Ｂなど）を添加し、しきい値電圧を意図的にシフトさせて制御する技術である。
本発明では、微結晶半導体膜のチャネル形成領域において、選択的に（部分的に）チャネルドープを行う。本明細書ではチャネルドープ工程によってチャネル形成領域に形成される不純物領域をチャネルドープ領域ともいう。ソース電極及びドレイン電極を形成後、ソース電極及びドレイン電極（又はマスク層）をマスクとして、ソース電極及びドレイン電極間に露出されたチャネル保護層及びバッファ層を通過させて、微結晶半導体膜に一導電型の不純物元素を添加すると、チャネル保護層に覆われた微結晶半導体膜のチャネル形成領域において、自己整合的に一導電型の不純物元素の添加領域と非添加領域が生じ、選択的に不純物領域を形成することができる。
微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を添加することで、しきい値電圧を制御することが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
本発明では、微結晶半導体膜への不純物元素の添加工程を、チャネル保護層を通過させて行うため、微結晶半導体膜への添加工程におけるダメージ（表面あれなど）を軽減することができる。なお、本発明において、微結晶半導体膜への不純物元素の添加は微結晶半導体膜中に不純物元素の目的とする濃度ピークが存在するように行うが、微結晶半導体膜への不純物元素の添加をチャネル保護層及びバッファ層を通過して行う場合、バッファ層へも不純物元素が添加されうる。
チャネルドープ法によるしきい値電圧の制御は、不純物元素の濃度で行うが、本発明では、チャネルドープをチャネル形成領域全面に行わず、選択的にチャネルドープ領域を形成して行っている。従って本発明では、チャネル形成領域の面積を制御することでしきい値電圧をより精密に制御することができる。チャネル保護層を通過して微結晶半導体膜へ不純物を添加する場合、膜厚方向に深い微結晶半導体膜中の不純物元素の濃度の制御は困難でありばらつきやすく、またチャネル保護層を通過させるだけの十分なエネルギーで添加しなければならず膜へのダメージが懸念される。本発明により、微結晶半導体膜への膜損傷を防ぎ、かつより正確で均一なしきい値制御を行うことができる。従って、薄膜トランジスタ及び薄膜トランジスタを有する表示装置において、高信頼化及び高性能化を達成することができる。
本発明の形態の一である微結晶半導体膜のチャネル形成領域上にバッファ層を介してチャネル保護層（単に保護層ともいう）を設ける構造であると、微結晶半導体膜のチャネル形成領域上のバッファ層に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタの信頼性を向上させることができる。また微結晶半導体膜のチャネル形成領域上のバッファ層がエッチングされないため、バッファ層の膜厚を厚く形成する必要がなく成膜時間を短縮できる。なお、チャネル保護層はソース領域及びドレイン領域を形成するエッチング工程においてエッチングストッパーとして機能するためにチャネルストッパー層とも言える。
バッファ層としては、非晶質半導体膜があり、更には、窒素、水素、またはハロゲンのいずれか一つ以上を含む非晶質半導体膜であることが好ましい。非晶質半導体膜に、窒素、水素、またはハロゲンのいずれか一つを含むことで、微結晶半導体膜に含まれる結晶が酸化されることを低減することが可能である。微結晶半導体膜のエネルギーギャップが１．１〜１．５ｅＶであるのに比べ、バッファ層はエネルギーギャップが１．６〜１．８ｅＶと大きく、移動度が小さい。バッファ層の移動度は代表的には微結晶半導体膜の１／５〜１／１０である。よって、チャネル形成領域は微結晶半導体膜であり、バッファ層は高抵抗領域である。なお、微結晶半導体膜に含まれる炭素、窒素、酸素のそれぞれの濃度は、３×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。微結晶半導体膜の膜厚は、２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とすればよい。
バッファ層は、プラズマＣＶＤ法、スパッタリング法等で形成することができる。また、非晶質半導体膜を形成した後、非晶質半導体膜の表面を窒素プラズマ、水素プラズマ、またはハロゲンプラズマで処理して非晶質半導体膜の表面を窒素化、水素化またはハロゲン化することができる。
バッファ層を微結晶半導体膜の表面に設けることで、微結晶半導体膜に含まれる結晶粒の酸化を低減することが可能であるため、薄膜トランジスタの電気特性の劣化を低減することができる。
微結晶半導体膜は、多結晶半導体膜と異なり、直接基板上に成膜することができる。具体的には、水素化珪素を原料ガスとし、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いて成膜することができる。上記方法を用いて作製された微結晶半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。薄膜トランジスタの作製における工程数を削減することができ、表示装置の歩留まりを高め、コストを抑えることができる。また、周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素の解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高めることが可能である。このため、表示装置の量産性を高めることが可能である。
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。微結晶半導体膜を用いた薄膜トランジスタは、その移動度が１〜２０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
ゲート絶縁膜、微結晶半導体膜、バッファ層、チャネル保護層、ソース領域及びドレイン領域を形成する一導電型を付与する不純物が添加された半導体膜を形成する反応室は、同一の反応室を用いて行っても良いし、膜種ごとに異なる反応室で行ってもよい。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）、各反応室の内壁を保護膜でコーティングする（プリコート処理ともいう）を行うと好ましい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内側を成膜する膜による保護膜によって薄く覆う処理である。フラッシング処理、プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
微結晶半導体膜６１のチャネル形成領域上にバッファ層６２を介してチャネル保護層８０を設ける構造であるため、微結晶半導体膜６１のチャネル形成領域上のバッファ層６２に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ７４の信頼性を向上させることができる。また微結晶半導体膜６１のチャネル形成領域上のバッファ層６２がエッチングされないため、バッファ層６２の膜厚を厚く形成する必要がなく成膜時間を短縮できる。
以下、作製方法を詳細に説明する。基板５０上にゲート電極５１を形成する（図２（Ａ）及び図４（Ａ）参照。）。図２（Ａ）は、図４（Ａ）のＡ−Ｂの断面図に相当する。基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板５０の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。
ゲート電極５１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極５１は、スパッタリング法や真空蒸着法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極５１を形成することができる。なお、ゲート電極５１の密着性向上と、下地膜や基板への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板５０及びゲート電極５１の間に設けてもよい。また、ゲート電極５１は積層構造としてもよく、基板５０側からアルミニウム膜とモリブデン膜の積層、銅膜とモリブデン膜との積層、銅膜と窒化チタン膜との積層、銅膜と窒化タンタル膜との積層などを用いることができる。上記積層構造において、上層に形成されるモリブデン膜や、窒化チタン膜、窒化タンタル膜などの窒化物膜はバリアメタルとしての効果を有する。
なお、ゲート電極５１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極５１に接続する配線も同時に形成することができる。
次に、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、バッファ層５４を順に形成する（図２（Ｂ）参照。）。
微結晶半導体膜５３を、水素プラズマを作用させつつ（作用させた）ゲート絶縁膜５２ｂ表面に形成してもよい。水素プラズマを作用させたゲート絶縁膜上に微結晶半導体膜を形成すると、微結晶の結晶成長を促進することができる。また、ゲート絶縁膜及び微結晶半導体膜の界面における格子歪を低減することが可能であり、ゲート絶縁膜及び微結晶半導体膜の界面特性を向上させることができる。従って、得られる微結晶半導体膜は電気特性が高く信頼性のよいものとすることができる。
なお、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、及びバッファ層５４を大気に触れさせることなく連続的に形成してもよい。ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、及びバッファ層５４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
ゲート絶縁膜５２ａ、５２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ここでは、ゲート絶縁膜５２ａ、５２ｂとして、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜との順に積層して形成する形態を示す。なお、ゲート絶縁膜を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。また、ゲート絶縁膜を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。更には、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した酸化窒化珪素膜、窒化酸化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。
ゲート絶縁膜の３層積層構造の例として、ゲート電極上に１層目として窒化珪素膜または窒化酸化珪素膜と、２層目として酸化窒化珪素膜と、３層目として窒化珪素膜とを積層とし、最上層の窒化珪素膜上に微結晶半導体膜を形成してもよい。この場合、１層目の窒化珪素膜または窒化酸化珪素膜は膜厚が５０ｎｍより厚い方がよく、ナトリウムなどの不純物を遮断するバリア、ゲート電極のヒロックの防止、ゲート電極の酸化防止などの効果を奏する。３層目の窒化珪素膜は微結晶半導体膜の密着性向上、微結晶半導体膜にレーザ照射を行うＬＰ処理の際に酸化防止としての効果を奏する。
このようにゲート絶縁膜表面に極薄膜の窒化珪素膜のような窒化膜を形成することで微結晶半導体膜の密着性を向上することができる。窒化膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
微結晶半導体膜５３は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その膜表面より見た粒径が０．５〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非単結晶半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
また、微結晶半導体膜の酸素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とし、窒素及び炭素の濃度それぞれを１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜がｎ型化になることを防止することができる。
微結晶半導体膜５３は、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下で形成する。
微結晶半導体膜５３は後に形成される薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体膜５３の厚さを上記の範囲内とすることで、後に形成される薄膜トランジスタは、完全空乏型となる。また、微結晶半導体膜は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域に微結晶半導体膜を用いることで、薄膜トランジスタの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない表示装置を作製することができる。
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子のスイッチングとして、チャネル形成領域が微結晶半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い装置を作製することができる。
また、微結晶半導体膜は下側から縦方向に成長し、針状結晶である。微結晶半導体膜には非晶質と結晶構造が混在しており、結晶領域と非晶質領域との間に局部応力でクラックが発生し、隙間ができやすい。この隙間に新たなラジカルが介入して結晶成長を起こしうる。しかし上方の結晶面が大きくなるため、針状に上方に成長しやすい。このように微結晶半導体膜は縦方向に成長しても、非晶質半導体膜の成膜速度に比べて１／１０〜１／１００の早さである。
バッファ層５４は、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を用いて、プラズマＣＶＤ法により形成することができる。また、上記シランに、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。水素化珪素の流量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と窒素またはアンモニアとを用いることで、窒素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と、フッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いることで、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。
また、バッファ層５４は、ターゲットに非晶質半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体膜を形成することができる。このとき、アンモニア、窒素、またはＮ２Ｏを雰囲気中に含ませることにより、窒素を含む非晶質半導体膜を形成することができる。また、雰囲気中にフッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。
また、バッファ層５４として、微結晶半導体膜５３の表面にプラズマＣＶＤ法またはスパッタリング法により非晶質半導体膜を形成した後、非晶質半導体膜の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマ、希ガス（ヘリウム、アルゴン、クリプトン、ネオン）によるプラズマで処理して、非晶質半導体膜の表面を水素化、窒素化、またはハロゲン化してもよい。
バッファ層５４は、非晶質半導体膜で形成することが好ましい。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、またはマイクロ波プラズマＣＶＤ法で形成する場合は、非晶質半導体膜となるように、成膜条件を制御することが好ましい。
バッファ層５４は、代表的には、１０ｎｍ以上５０ｎｍ以下の厚さで形成することが好ましい。また、微結晶半導体膜５３のチャネル形成領域上のバッファ層５４はエッチングされないため、バッファ層５４の膜厚を厚く形成する必要がなく、成膜時間を短縮できる。また、バッファ層に含まれる窒素、炭素、及び酸素の総濃度を１×１０２０ａｔｏｍｓ／ｃｍ３〜１５×１０２０ａｔｏｍｓ／ｃｍ３とすることが好ましい。上記濃度であれば膜厚が１０ｎｍ以上５０ｎｍ以下であってもバッファ層５４を、高抵抗領域として機能させることできる。
バッファ層５４を、膜厚を１５０ｎｍ以上２００ｎｍ以下とし、含まれる炭素、窒素、酸素のそれぞれの濃度は、３×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下としてもよい。
微結晶半導体膜５３の表面に、バッファ層として非晶質半導体膜、又は水素、窒素、またはハロゲンを含む非晶質半導体膜を形成することで、微結晶半導体膜５３に含まれる結晶粒の表面の自然酸化を防止することが可能である。微結晶半導体膜５３の表面にバッファ層を形成することで、微結晶粒の酸化を防ぐことができる。バッファ層には水素、及び／又は、フッ素が混入していることにより、酸素が微結晶半導体膜に進入することを防止する効果がある。
また、バッファ層５４は、非晶質半導体膜を用いて、または、水素、窒素、若しくはハロゲンを含む非晶質半導体膜を用いて形成するため、チャネル形成領域として機能する微結晶半導体膜よりも抵抗が高い。このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜との間に形成されるバッファ層は高抵抗領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装置のコントラストを向上させることができる。
次にバッファ層５４において微結晶半導体膜５３のチャネル形成領域と重畳する領域にチャネル保護層８０を形成する（図２（Ｃ）参照。）。チャネル保護層８０もゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、バッファ層５４と大気に触れさせずに連続成膜することによって形成してもよい。積層する薄膜を大気に曝さずに連続的に成膜すると生産性が向上する。
チャネル保護層８０としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサンを用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、湿式法である、スピンコート法などの塗布法、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。チャネル保護層８０は成膜後にエッチングにより形状を加工して形成してもよいし、液滴吐出法などによって選択的に形成してもよい。
次に微結晶半導体膜５３及びバッファ層５４をエッチングにより加工し、微結晶半導体膜６１及びバッファ層６２の積層を形成する（図２（Ｄ）参照。）。微結晶半導体膜６１及びバッファ層６２は、フォトリソグラフィ技術または液滴吐出法によりマスクを形成し、当該マスクを用いて微結晶半導体膜５３及びバッファ層５４をエッチングすることで、形成することができる。なお、図２（Ｄ）は、図４（Ｂ）のＡ−Ｂの断面図に相当する。
微結晶半導体膜６１、バッファ層６２の端部をテーパーを有する形状にエッチングすることができる。その端部のテーパー角は９０°〜３０°、好ましくは８０°〜４５°とする。これにより、段差形状による配線の段切れを防ぐことができる。
次に、ゲート絶縁膜５２ｂ、微結晶半導体膜６１、バッファ層６２、チャネル保護層８０上に一導電型を付与する不純物が添加された半導体膜６３及び導電膜６５ａ〜６５ｃを形成する（図２（Ｅ）参照。）。一導電型を付与する不純物が添加された半導体膜６３及び導電膜６５ａ〜６５ｃ上にマスク６６を形成する。マスク６６は、フォトリソグラフィ技術またはインクジェット法により形成する。
一導電型を付与する不純物が添加された半導体膜６３は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５３は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を付与する不純物が添加された半導体膜６３は膜厚２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とすればよい。
導電膜は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜としては、導電膜６５ａ〜６５ｃ３層が積層した構造の導電膜を示し、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜や、導電膜６５ａ、６５ｃにチタン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。
導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。また、導電膜６５ａ〜６５ｃは、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。
次に、マスク６６を用いて導電膜６５ａ〜６５ｃをエッチングし分離して、ソース電極及びドレイン電極７１ａ〜７１ｃを形成する。本実施の形態の図３のように導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃは等方的にエッチングされるため、マスク６６の端部と、ソース電極及びドレイン電極７１ａ〜７１ｃの端部は一致せずより後退している。次に、マスク６６を用いて一導電型を付与する不純物が添加された半導体膜６３をエッチングして、ソース領域及びドレイン領域７２を形成する（図３（Ａ）参照。）。なお、バッファ層６２はチャネル保護層８０がチャネルストッパーとして機能するためエッチングされない。
ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれており、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の外側に、ソース領域及びドレイン領域７２の端部が形成される。
マスク６６をマスクとして、チャネル保護層８０及びバッファ層６２を通過して、不純物元素８２を微結晶半導体膜６１へ添加する。不純物元素８２の添加によって微結晶半導体膜６１のチャネル形成領域に選択的に不純物領域８１が形成される。微結晶半導体膜６１のチャネル形成領域はチャネル保護層８０によって覆われている領域であるので、チャネル形成領域には選択的にチャネルドープ領域である不純物領域８１が形成されることとなる。不純物元素８２はイオン注入法、又はイオンドーピング法によって添加（導入）することができる。
不純物元素８２の添加は、マスク６６を除去し、ソース電極及びドレイン電極７１ａ〜７１ｃをマスクとして行ってもよく、自己整合的に微結晶半導体膜６１のチャネル形成領域に選択的にチャネルドープ領域を形成することができる。また、不純物領域８１は、ソース電極及びドレイン電極７１ａ〜７１ｃ形成前にレジストマスクなどのマスクを用いて形成してもよい。
本実施の形態では、微結晶半導体膜６１への不純物元素の添加工程を、チャネル保護層８０及びバッファ層６２を通過させて行うため、微結晶半導体膜６１への添加工程におけるダメージ（表面あれなど）を軽減することができる。なお、本発明において、微結晶半導体膜６１への不純物元素の添加は微結晶半導体膜６１中に不純物元素の目的とする濃度ピークが存在するように行うが、微結晶半導体膜６１への不純物元素の添加をチャネル保護層８０及びバッファ層６２を通過して行う場合、バッファ層６２へも不純物元素が添加されうる。
この後、マスク６６を除去する。なお、図３（Ｃ）は、図４（Ｃ）のＡ−Ｂの断面図に相当する。図４（Ｃ）に示すように、ソース領域及びドレイン領域７２の端部は、ソース電極及びドレイン電極７１ｃの端部の外側に位置することが分かる。また、ソース領域及びドレイン領域７２の面積は、ソース電極及びドレイン電極７１ａ〜７１ｃの面積よりも広いことが分かる。また、ソース電極またはドレイン電極の一方は、ソース配線またはドレイン配線としても機能する。
図３（Ｃ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれた形状となることで、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース領域及びドレイン領域は、ソース電極及びドレイン電極の端よりも延びており、対向するソース領域とドレイン領域の距離は、ソース電極とドレイン電極の距離よりも短い。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
以上の工程により、チャネルストップ（保護）型の薄膜トランジスタ７４を形成することができる。
バッファ層６２は、ソース領域及びドレイン領域７２下のバッファ層６２と微結晶半導体膜６１のチャネル形成領域上のバッファ層６２は同一材料であり同時に形成される連続膜である。微結晶半導体膜６１上のバッファ層６２は含まれる水素によって外部の空気、エッチング残渣を遮断し、微結晶半導体膜６１を保護する。
一導電型を付与する不純物を含まないバッファ層６２を設けることによって、ソース領域及びドレイン領域に含まれる一導電型を付与する不純物と微結晶半導体膜６１のしきい値電圧制御用の一導電型を付与する不純物が相互に混ざらないようにすることができる。一導電型を付与する不純物が混ざると再結合中心ができ、リーク電流が流れてしまい、オフ電流低減の効果が得られなくなってしまう。
以上のようにバッファ層及びチャネル保護層を設けることにより、リーク電流が低減された高耐圧のチャネルストップ型薄膜トランジスタを作製することができる。従って、１５Ｖの電圧を印加する液晶表示装置に用いる薄膜トランジスタの場合でも信頼性が高く好適に用いることができる。
次に、ソース電極またはドレイン電極７１ｃに接する画素電極７７を形成する。ソース電極及びドレイン電極７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、チャネル保護層８０、ゲート絶縁膜５２ｂ、及び画素電極７７上に絶縁膜７６を形成する。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同様に形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
バッファ層６２は、代表的には、１０ｎｍ以上５０ｎｍ以下の厚さで形成することが好ましい。また、バッファ層に含まれる窒素、炭素、及び酸素の総濃度を１×１０２０ａｔｏｍｓ／ｃｍ３〜１５×１０２０ａｔｏｍｓ／ｃｍ３とすることが好ましい。上記濃度であれば膜厚が１０ｎｍ以上５０ｎｍ以下であってもバッファ層６２を、高抵抗領域として機能させることできる。
しかし、バッファ層６２を、膜厚を１５０ｎｍ以上２００ｎｍ以下とし、含まれる炭素、窒素、酸素の濃度は、３×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下としてもよい。この場合、絶縁膜７６に窒化珪素膜を用いることで、バッファ層６２中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜７６をエッチングし画素電極７７の一部を露出する。画素電極７７の露出領域に接するように表示素子を形成し、薄膜トランジスタ７４と表示素子を電気的に接続することができる。例えば、画素電極７７上に発光層を形成し、発光層上に対向電極を形成すればよい。
画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、ソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部を一致する形状としてもよい。図１４にソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部が一致する形状のチャネルストップ型の薄膜トランジスタ７９を示す。ソース電極及びドレイン電極のエッチング及びソース領域及びドレイン領域のエッチングをドライエッチングで行うと薄膜トランジスタ７９のような形状にすることができる。また、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極をマスクとしてエッチングし、ソース領域及びドレイン領域を形成しても薄膜トランジスタ７９のような形状にすることができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
チャネルストップ型の薄膜トランジスタとすることで薄膜トランジスタの信頼性を向上させることができる。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を作製することができる。
（実施の形態２）
本実施の形態は、実施の形態１において、薄膜トランジスタの形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
本実施の形態では、表示装置に用いられる薄膜トランジスタ及びその作製工程について、図５、図６及び図１５を用いて説明する。図５及び図１５は、薄膜トランジスタ及び画素電極を示す断面図であり、図６は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図である。図５及び図１５は、図６における線Ｑ−Ｒの薄膜トランジスタ及びその作製工程を示す断面図に相当する。
本実施の形態のボトムゲート構造のチャネルストップ型（チャネル保護型ともいう）薄膜トランジスタ２７４を図５及び図６に示す。
図５において、基板２５０上に、ゲート電極２５１、ゲート絶縁膜２５２ａ、２５２ｂ、微結晶半導体膜２６１、バッファ層２６２、チャネル保護層２８０、ソース領域及びドレイン領域２７２、ソース電極及びドレイン電極２７１ａ、２７１ｂ、２７１ｃを含むチャネルストップ型薄膜トランジスタ２７４が設けられており、薄膜トランジスタ２７４を覆うように絶縁膜２７６が設けられている。絶縁膜２７６に形成されたコンタクトホールにおいてソース電極及びドレイン電極２７１ｃに接して画素電極２７７が設けられている。なお、図５は、図６（Ｄ）に対応している。
さらに微結晶半導体膜２６１のチャネル形成領域には、ソース電極及びドレイン電極２７１ａ、２７１ｂ、２７１ｃと重ならない領域に選択的に一導電型の不純物元素を含む不純物領域２８１が設けられている。
本実施の形態では、微結晶半導体膜２６１のチャネル形成領域において、選択的に（部分的に）チャネルドープを行う。ソース電極及びドレイン電極２７１ａ、２７１ｂ、２７１ｃを形成後、ソース電極及びドレイン電極２７１ａ、２７１ｂ、２７１ｃ（又はマスク層）をマスクとして、ソース電極及びドレイン電極２７１ａ、２７１ｂ、２７１ｃ間に露出されたチャネル保護層２８０及びバッファ層２６２を通過させて、微結晶半導体膜２６１に一導電型の不純物元素を添加すると、チャネル保護層２８０に覆われた微結晶半導体膜２６１のチャネル形成領域において、自己整合的に一導電型の不純物元素の添加領域と非添加領域が生じ、選択的に不純物領域２８１を形成することができる。
微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を添加することで、しきい値電圧を制御することが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
チャネルドープ法によるしきい値電圧の制御は、不純物元素の濃度で行うが、本発明では、チャネルドープをチャネル形成領域全面に行わず、選択的にチャネルドープ領域を形成して行っている。従って本発明では、チャネル形成領域の面積を制御することでしきい値電圧をより精密に制御することができる。チャネル保護層を通過して微結晶半導体膜へ不純物を添加する場合、膜厚方向に深い微結晶半導体膜中の不純物元素の濃度の制御は困難でありばらつきやすく、またチャネル保護層を通過させるだけの十分なエネルギーで添加しなければならず膜へのダメージが懸念される。本発明により、微結晶半導体膜への膜損傷を防ぎ、かつより正確で均一なしきい値制御を行うことができる。従って、薄膜トランジスタ及び薄膜トランジスタを有する表示装置において、高信頼化及び高性能化を達成することができる。
微結晶半導体膜２６１のチャネル形成領域上にバッファ層２６２を介してチャネル保護層２８０を設ける構造であるため、微結晶半導体膜２６１のチャネル形成領域上のバッファ層２６２に対する工程時におけるダメージ（エッチング時のプラズマによるラジカルやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ２７４の信頼性を向上させることができる。また微結晶半導体膜２６１のチャネル形成領域上のバッファ層２６２がエッチングされないため、バッファ層２６２の膜厚を厚く形成する必要がなく成膜時間を短縮できる。
以下、作製方法を図６（Ａ）乃至（Ｄ）を用いて説明する。基板２５０上にゲート電極２５１を形成する（図６（Ａ）参照。）。ゲート電極２５１上にゲート絶縁膜２５２ａ、２５２ｂを形成し、微結晶半導体膜２６１、バッファ層２６２を形成する。バッファ層２６２上において、微結晶半導体膜２６１のチャネル形成領域と重畳する領域にチャネル保護層２８０を形成する（図６（Ｂ）参照。）。
実施の形態１では、チャネル保護層８０を形成後、微結晶半導体膜５３とバッファ層５４を島状の微結晶半導体膜６１及びバッファ層６２にエッチング工程により加工する例を示したが、本実施の形態では、微結晶半導体膜及びバッファ層のエッチング工程もソース電極及びドレイン電極及び一導電型を付与する不純物が添加された半導体膜と同工程で行う例を示す。従って、微結晶半導体膜、バッファ層、一導電型を付与する不純物が添加された半導体膜、ソース電極及びドレイン電極は同じ形状を反映して形成される。このようにエッチング工程を一度に行うと、工程数が簡略化される上、エッチング工程に用いるマスクの数も減らすことができる。
微結晶半導体膜、バッファ層、一導電型を付与する不純物が添加された半導体膜、導電膜をエッチングし、微結晶半導体膜２６１、バッファ層２６２、ソース領域及びドレイン領域２７２、ソース電極及びドレイン電極２７１ａ乃至２７１ｃを形成する。
ソース電極及びドレイン電極２７１ａ乃至２７１ｃをマスクとして、チャネル保護層２８０及びバッファ層２６２を通過して、一導電型を付与する不純物元素を微結晶半導体膜２６１へ添加する。不純物元素の添加によって微結晶半導体膜２６１のチャネル形成領域に選択的に不純物領域２８１が形成される。微結晶半導体膜２６１のチャネル形成領域はチャネル保護層２８０によって覆われている領域であるので、チャネル形成領域には選択的にチャネルドープ領域である不純物領域２８１が形成されることとなる。不純物元素はイオン注入法、又はイオンドーピング法によって添加（導入）することができる。
本実施の形態では、微結晶半導体膜２６１への不純物元素の添加工程を、チャネル保護層２８０及びバッファ層２６２を通過させて行うため、微結晶半導体膜２６１への添加工程におけるダメージ（表面あれなど）を軽減することができる。
以上の工程によって、チャネルストップ型の薄膜トランジスタ２７４を形成する（図６（Ｃ）参照。）。薄膜トランジスタ２７４上を覆う絶縁膜２７６を形成しソース電極及びドレイン電極２７１ｃに達するコンタクトホールを形成する。コンタクトホールに画素電極２７７を形成し、薄膜トランジスタ２７４と画素電極２７７を電気的に接続する（図６（Ｄ）参照。）。
また、ソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部とが一致し、かつ連続する形状としてもよい。図１５にソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部が一致し、かつ連続する形状のチャネルストップ型の薄膜トランジスタ２７９を示す。ソース電極及びドレイン電極のエッチング及びソース領域及びドレイン領域のエッチングをドライエッチングで行うと薄膜トランジスタ２７９のような形状にすることができる。また、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極をマスクとしてエッチングし、ソース領域及びドレイン領域を形成しても薄膜トランジスタ２７９のような形状にすることができる。
チャネルストップ型の薄膜トランジスタとすることで薄膜トランジスタの信頼性を向上させることができる。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を作製することができる。
（実施の形態３）
本実施の形態では、微結晶半導体膜にレーザ光を照射する作製工程例を説明する。
基板上にゲート電極を形成し、ゲート電極を覆うようにゲート絶縁膜を形成する。そしてゲート絶縁膜上に微結晶半導体膜として微結晶シリコン（ＳＡＳ）膜を堆積する。微結晶半導体膜の膜厚は１ｎｍ以上１５ｎｍ未満、より好ましくは２ｎｍ以上１０ｎｍ以下とすればよい。特に膜厚５ｎｍ（４〜８ｎｍ）であると、レーザ光に対して吸収率が高いため、生産性が向上する。
ゲート絶縁膜上にプラズマＣＶＤ法等で微結晶半導体膜を成膜しようとする場合、ゲート絶縁膜と、結晶を含む半導体膜との界面付近に、半導体膜よりも非晶質成分を多く含む領域（ここでは界面領域と呼ぶ）が形成されることがある。また、プラズマＣＶＤ法等で膜厚１０ｎｍ程度以下の極薄い微結晶半導体膜を成膜しようとする場合、微結晶粒を含む半導体膜を形成することはできるが、膜全体に渡って均一に良質の微結晶粒を含む半導体膜を得ることは困難である。これらの場合において、以下に示すレーザ光を照射するレーザ処理は有効である。
次いで、微結晶シリコン膜の表面側からレーザ光を照射する。レーザ光は、微結晶シリコン膜が溶融しないエネルギー密度で照射する。すなわち、本実施の形態によるレーザ処理（Ｌａｓｅｒ Ｐｒｏｃｅｓｓ、以下「ＬＰ」ともいう。）は、輻射加熱により微結晶シリコン膜を溶融させないで行う固相結晶成長によるものである。すなわち、堆積された微結晶シリコン膜が液相にならない臨界領域を利用するものであり、その意味において「臨界成長」ともいうことができる。
レーザ光は微結晶シリコン膜とゲート絶縁膜の界面にまで作用させることができる。それにより、微結晶シリコン膜の表面側における結晶を種として、該表面からゲート絶縁膜の界面に向けて固相結晶成長が進み略柱状の結晶が成長する。ＬＰ処理による固相結晶成長は、結晶粒径を拡大させるものではなく、むしろ膜の厚さ方向における結晶性を改善するものである。
ＬＰ処理は矩形長尺状に集光（線状レーザ光）することで、例えば７３０ｍｍ×９２０ｍｍのガラス基板上の微結晶シリコン膜を１回のレーザ光スキャンで処理することができる。この場合、線状レーザ光を重ね合わせる割合（オーバーラップ率）を０〜９０％（好ましくは０〜６７％）として行う。これにより、基板１枚当たりの処理時間が短縮され、生産性を向上させることができる。レーザ光の形状は線状に限定されるものでなく面状としても同様に処理することができる。また、本ＬＰ処理は前記ガラス基板のサイズに限定されず、さまざまなものに適用することができる。
ＬＰ処理により、ゲート絶縁膜界面領域の結晶性が改善され、本実施の形態の薄膜トランジスタのようなボトムゲート構造を有する薄膜トランジスタの電気的特性を向上させる作用を奏する。
このような臨界成長においては、従来の低温ポリシリコンで見られた表面の凹凸（リッジと呼ばれる凸状体）が形成されず、ＬＰ処理後のシリコン表面は平滑性が保たれていることも特徴である。
本実施の形態におけるように、成膜後の微結晶シリコン膜に直接的にレーザ光を作用させて得られる結晶性のシリコン膜は、従来における堆積されたままの微結晶シリコン膜、伝導加熱により改質された微結晶シリコン膜（上記非特許文献１におけるもの）とは、その成長メカニズム及び膜質が明らかに異なっている。本明細書では、成膜後の微結晶半導体膜にＬＰ処理を行って得られる結晶性の半導体膜をＬＰＳＡＳ膜と呼ぶ。
ＬＰＳＡＳ膜などの微結晶半導体膜を形成した後、プラズマＣＶＤ法によりバッファ層として非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を３００℃〜４００℃の温度にて成膜する。この成膜処理により水素がＬＰＳＡＳ膜に供給され、ＬＰＳＡＳ膜の水素化をしたのと同等の効果が得られる。すなわち、ＬＰＳＡＳ膜上に非晶質シリコン膜を堆積することにより、ＬＰＳＡＳ膜に水素を拡散させてダングリングボンドの終端をすることができる。
以降の工程は、実施の形態１と同様に従って、チャネル保護層を形成し、その上にマスクを形成する。次に、マスクを用いて微結晶半導体膜、及びバッファ層をエッチングし分離する。次いで、一導電型を付与する不純物が添加された半導体膜を形成し、導電膜を形成し、その導電膜上にマスクを形成する。次に、そのマスクを用いて導電膜をエッチングし分離して、ソース電極及びドレイン電極を形成する。同じマスクを用いてチャネル保護層をエッチングストッパーとしてエッチングし、ソース領域及びドレイン領域を形成する。さらに、同じマスク、又はソース電極及びドレイン電極をマスクとして、微結晶半導体膜にチャネル保護層を通過して一導電型を付与する不純物元素を添加し、微結晶半導体膜のチャネル形成領域に選択的にチャネルドープ領域である不純物領域を形成する。
以上の工程により、チャネルストップ型の薄膜トランジスタを形成することができ、チャネルストップ型の薄膜トランジスタを有する表示装置を作製することができる。
また、本実施の形態は、実施の形態１又は実施の形態２と適宜組み合わせることができる。
（実施の形態４）
本実施の形態は、実施の形態１において、薄膜トランジスタの形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
本実施の形態のボトムゲート構造のチャネルストップ型薄膜トランジスタ８７４を図３１に示す。
図３１において、基板８５０上に、ゲート電極８５１、ゲート絶縁膜８５２ａ、８５２ｂ、微結晶半導体膜８６１、チャネル保護層８８０、バッファ層８６２、ソース領域及びドレイン領域８７２、ソース電極及びドレイン電極８７１ａ、８７１ｂ、８７１ｃを含むチャネルストップ型薄膜トランジスタ８７４が設けられており、薄膜トランジスタ８７４を覆うように絶縁膜８７６が設けられている。絶縁膜８７６に形成されたコンタクトホールにおいてソース電極及びドレイン電極８７１ｃに接して画素電極８７７が設けられている。
さらに微結晶半導体膜８６１のチャネル形成領域には、ソース電極及びドレイン電極８７１ａ、８７１ｂ、８７１ｃと重ならない領域に選択的に一導電型の不純物元素を含む不純物領域８８３が設けられている。
また、本実施の形態では、微結晶半導体膜８６１のチャネル形成領域に接してチャネル保護層８８０を形成し、チャネル保護層８８０及び微結晶半導体膜８６１上にバッファ層８６２を形成している。本実施の形態において、不純物領域８８３は不純物元素の添加した後、光照射を行っており、よりチャネルドープによる効果を向上させている。
本実施の形態は、本発明の一であり微結晶半導体膜のチャネル形成領域に接してチャネル保護層を形成し、チャネル保護層及び微結晶半導体膜上にバッファ層を形成する構造である。この場合、微結晶半導体膜のチャネル形成領域に選択的に形成された不純物領域に、チャネル保護層を通過してレーザ光を照射することができる。レーザ光の照射により不純物領域の活性化及び結晶性の向上を行うことができるため、チャネルドープ工程による効果を高めることができる。またチャネル保護層がレーザ光に対して反射防止膜として機能するので、微結晶半導体膜により効率のよいレーザ照射工程を行うことができる。
図３１に示す本実施の形態の薄膜トランジスタを有する表示装置の作製方法を図３２及び図３３を用いて説明する。基板８５０上にゲート電極８５１を形成し、ゲート電極８５１上にゲート絶縁膜８５２ａ、８５２ｂを形成し、微結晶半導体膜８６１を形成する。微結晶半導体膜８６１のチャネル形成領域と重畳する領域上にチャネル保護層８８０を形成する（図３２（Ａ）参照。）。本実施の形態では、チャネル保護層８８０を微結晶半導体膜８６１上に接して形成する。
微結晶半導体膜８６１に対して実施の形態３で示すようなレーザ光照射工程を行ってもよい。
微結晶半導体膜８６１及びチャネル保護層８８０上にバッファ層８５４、一導電型を付与する不純物が添加された半導体膜８６３、導電膜８６５ａ、８６５ｂ、８６５ｃを積層して形成する（図３２（Ｂ）参照。）。
マスク８６６を用いて、バッファ層８５４、一導電型を付与する不純物が添加された半導体膜８６３、導電膜８６５ａ、８６５ｂ、８６５ｃをエッチングし、バッファ層８６２、ソース領域及びドレイン領域８７２、ソース電極及びドレイン電極８７１ａ、８７１ｂ、８７１ｃを形成する。本実施の形態では、導電膜８６５ａ、８６５ｂ、８６５ｃをウエットエッチングによりエッチングし、バッファ層８５４、一導電型を付与する不純物が添加された半導体膜８６３はドライエッチングにてエッチングする。
本実施の形態では、バッファ層、ソース電極及びドレイン電極及び一導電型を付与する不純物が添加された半導体膜のエッチング工程を同工程で行う例を示す。従って、バッファ層、一導電型を付与する不純物が添加された半導体膜、ソース電極及びドレイン電極はほぼ同じ形状を反映して形成される。このようにエッチング工程を一度に行うと、工程数が簡略化される上、エッチング工程に用いるマスクの数も減らすことができる。
マスク８６６をマスクとして、ソース電極及びドレイン電極８７１ａ、８７１ｂ、８７１ｃ間に露出されたチャネル保護層８８０を通過して、一導電型を付与する不純物元素８８２を微結晶半導体膜８６１へ添加する。不純物元素８８２の添加によって微結晶半導体膜８６１のチャネル形成領域に選択的に不純物領域８８１が形成される。微結晶半導体膜８６１のチャネル形成領域はチャネル保護層８８０によって覆われている領域であるので、チャネル形成領域には選択的にチャネルドープ領域である不純物領域８８１が形成されることとなる。不純物元素８８２はイオン注入法、又はイオンドーピング法によって添加（導入）することができる。
本実施の形態では、微結晶半導体膜８６１への不純物元素の添加工程を、チャネル保護層８８０を通過させて行うため、微結晶半導体膜８６１への添加工程におけるダメージ（表面あれなど）を軽減することができる。
チャネルドープ法によるしきい値電圧の制御は、不純物元素の濃度で行うが、本発明では、チャネルドープをチャネル形成領域全面に行わず、選択的にチャネルドープ領域を形成して行っている。従って本発明では、チャネル形成領域の面積を制御することでしきい値電圧をより精密に制御することができる。チャネル保護層を通過して微結晶半導体膜へ不純物を添加する場合、膜厚方向に深い微結晶半導体膜中の不純物元素の濃度の制御は困難でありばらつきやすく、またチャネル保護層を通過させるだけの十分なエネルギーで添加しなければならず膜へのダメージが懸念される。本発明により、微結晶半導体膜への膜損傷を防ぎ、かつより正確で均一なしきい値制御を行うことができる。従って、薄膜トランジスタ及び薄膜トランジスタを有する表示装置において、高信頼化及び高性能化を達成することができる。
微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を添加することで、しきい値電圧を制御することが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
また、本実施の形態では、微結晶半導体膜８６１のチャネル形成領域に接してチャネル保護層８８０を形成し、チャネル保護層８８０及び微結晶半導体膜８６１上にバッファ層８６２を形成している。この場合、微結晶半導体膜８６１のチャネル形成領域に選択的に形成された不純物領域８８１に、チャネル保護層を通過してレーザ光８８４を照射することができる。レーザ光８８４の照射により不純物領域８８１は不純物領域８８３に改質される（図３３（Ｂ）参照。）。レーザ光の照射により不純物領域の活性化及び結晶性の向上を行うことができるため、チャネルドープ工程による効果を高めることができる。またチャネル保護層８８０がレーザ光８８４に対して反射防止膜として機能するので、微結晶半導体膜８６１により効率のよいレーザ照射工程を行うことができる。また、チャネル保護層８８０は保護層としても機能し、レーザ照射による微結晶半導体膜８６１への膜表面のあれや膜形状の変形等のダメージを防ぐことができる。
微結晶半導体膜のチャネルドープ領域である不純物領域への光照射工程における、照射条件（光のエネルギー、波長、照射時間など）は、光を通過させるチャネル保護層の材料や膜厚、微結晶半導体膜の材料や膜厚などによって適宜設定すればよい。
レーザ光８８４を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
また、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。
以上の工程によって、チャネルストップ型の薄膜トランジスタ８７４を形成する（図３３（Ｃ）参照。）。薄膜トランジスタ８７４上を覆う絶縁膜８７６を形成しソース電極及びドレイン電極８７１ｃに達するコンタクトホールを形成する。コンタクトホールに画素電極８７７を形成し、薄膜トランジスタ８７４と画素電極８７７を電気的に接続する（図３１参照。）。
また、バッファ層、ソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部を一致する形状としてもよい。ソース電極及びドレイン電極のエッチング、並びにバッファ層、ソース領域及びドレイン領域のエッチングをドライエッチングで行う、または、バッファ層、及び一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極をマスクとしてエッチングし、バッファ層、ソース領域及びドレイン領域を形成するとバッファ層、ソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部を一致する形状を有する薄膜トランジスタとすることができる。
チャネルストップ型の薄膜トランジスタとすることで薄膜トランジスタの信頼性を向上させることができる。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を作製することができる。
（実施の形態５）
本実施の形態は、実施の形態１乃至４において、表示装置の作製工程の例を詳細に説明する。従って、実施の形態１乃至４と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
実施の形態１乃至４において、微結晶半導体膜を形成する前に、反応室のクリーニング、及びフラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）を行ってもよい。フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物を除去することができる。例えば、プラズマＣＶＤ装置を用いて、モノシランをフラッシュ物質として用い、ガス流量８〜１０ＳＬＭをチャンバーに５〜２０分間、好ましくは１０分〜１５分間導入し続けることでシランフラッシュ処理を行う。なお、１ＳＬＭは１０００ｓｃｃｍ、即ち、０．０６ｍ３／ｈである。
クリーニングは、例えばフッ素ラジカルで行うことができる。反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。
フラッシング処理は、ゲート絶縁膜、バッファ層、チャネル保護層、一導電型を付与する不純物が添加された半導体膜の成膜前にも行ってもよい。なお、フラッシング処理はクリーニング後に行うと効果的である。
反応室は基板を搬入して成膜する前に、各反応室の内壁を成膜する種類の膜で保護膜を形成し、コーティングする（プリコート処理ともいう）を行ってよい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護膜によって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成する前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行えばよい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュなど）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より基板を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシュなど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に堆積して結晶成長の核となりうる。
プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
プリコート処理は、ゲート絶縁膜、一導電型を付与する不純物が添加された半導体膜の成膜前にも行ってもよい。
さらに、ゲート絶縁膜、微結晶半導体膜、バッファ層の形成方法の例を詳細に説明する。
本発明に用いることのできるプラズマＣＶＤ装置の例について図１３（Ａ）（Ｂ）を用いて説明する。図１３（Ａ）（Ｂ）は連続成膜することが可能なマイクロ波プラズマＣＶＤ装置である。図１３（Ａ）（Ｂ）はマイクロ波プラズマＣＶＤ装置の上断面を示す模式図であり、共通室１１２０の周りに、ロード室１１１０、アンロード室１１１５、反応室（１）〜反応室（４）１１１１〜１１１４を備えた構成となっている。共通室１２００と各室の間にはゲートバルブ１１２２〜１１２７が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。なお、反応室の数は４つに限定されず、より少なくても多くてもよい。反応室が多いと積層する膜の種類ごとに反応室を分けられるため、反応室のクリーニングの回数を減らすことができる。図１３（Ａ）は反応室を４つ有する例であり、図１３（Ｂ）は反応室を３つ有する例である。
図１３（Ａ）のプラズマＣＶＤ装置を用いて、ゲート絶縁層、微結晶半導体膜、バッファ層、及びチャネル保護層の形成例を説明する。基板はロード室１１１０、アンロード室１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により反応室（１）〜反応室（４）１１１１〜１１１４へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。また、反応室は成膜工程の他、エッチング工程やレーザ照射工程を行う反応室として用いてもよい。各種工程を行う反応室を設けると、複数の異なる工程を大気に触れさせることなく行うことができる。
反応室（１）〜反応室（４）それぞれにおいて、ゲート絶縁膜、微結晶半導体膜、バッファ層、及びチャネル保護層を積層形成する。この場合は、原料ガスの切り替えにより異なる種類の膜を連続的に複数積層することができる。この場合、ゲート絶縁膜を形成した後、反応室内にシラン等の水素化珪素を導入し、残留酸素及び水素化珪素を反応させて、反応物を反応室外に排出することで、反応室内の残留酸素濃度を低減させることができる。この結果、微結晶半導体膜に含まれる酸素の濃度を低減することができる。また、微結晶半導体膜に含まれる結晶粒の酸化を防止することができる。
また、プラズマＣＶＤ装置において、生産性を向上させるため、複数の反応室で同じ膜を形成することとしてもよい。複数の反応室で同じ膜を形成できると、複数の基板に同時に膜を形成することができる。例えば、図１３（Ａ）において、反応室（１）及び反応室（２）を微結晶半導体膜を形成する反応室とし、反応室（３）を非結晶半導体膜を形成する反応室とし、反応室（４）をチャネル保護層を形成する反応室とする。このように、複数の基板を同時に処理する場合、成膜速度の遅い膜の形成する反応室を複数設けることによって生産性を向上させることができる。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素フラッシュ、シランフラッシュなど）を行い、各反応室の内壁を成膜する種類の膜で保護膜を形成し、コーティングする（プリコート処理ともいう）と好ましい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護膜によって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成する前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行えばよい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュなど）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より基板を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシュなど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に堆積して結晶成長の核となりうる。
このように、複数のチャンバが接続されたマイクロ波プラズマＣＶＤ装置で、同時にゲート絶縁膜、微結晶半導体膜、バッファ層、チャネル保護層、及び一導電型を付与する不純物が添加された半導体膜を成膜することができるため、量産性を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っていても、残りの反応室において成膜処理が可能となり、成膜のタクトを向上させることができる。また、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
このような構成のマイクロ波プラズマＣＶＤ装置を用いれば、各反応室で種類の類似する膜または一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成することができるため、前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染されることなく、各積層界面を形成することができる。
さらには、マイクロ波発生器と共に高周波発生器を設け、ゲート絶縁膜、微結晶半導体膜、チャネル保護層、および一導電型を付与する不純物が添加された半導体膜をマイクロ波プラズマＣＶＤ法で形成し、バッファ層を高周波プラズマＣＶＤ法で形成してもよい。
なお、図１３に示すマイクロ波プラズマＣＶＤ装置には、ロード室及びアンロード室が別々に設けられているが、一つとしロード／アンロード室としてもよい。また、マイクロ波プラズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。これらの成膜処理は、その目的に応じて、ガス供給部から供給するガスを選択すれば良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
次に、表示装置の作製工程について、図１０及び図１１を用いて説明する。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、表示装置に用いられる薄膜トランジスタ８５、８６としては、実施の形態１で示す薄膜トランジスタ７４と同様に作製でき、電気特性及び信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の形態４で示す薄膜トランジスタ２７４、８７４を薄膜トランジスタ８５、８６として適用することもできる。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、発光素子の駆動を制御する薄膜トランジスタとして、実施の形態１における図１に示すチャネルストップ型の薄膜トランジスタを用いる例を示す。
図１乃至図４と同様の工程を経て、図１０に示すように基板１００上に薄膜トランジスタ８５、８６を形成し、薄膜トランジスタ８５、８６上に保護膜として機能する絶縁膜８７を形成する。次に、絶縁膜８７上に平坦化膜１１１を形成し、平坦化膜１１１上に薄膜トランジスタ８６のソース電極またはドレイン電極に接続する画素電極１１２を形成する。
平坦化膜１１１は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
図１０（Ａ）では画素の薄膜トランジスタがｎ型であるので、画素電極１１２として、陰極を用いるのが望ましいが、逆にｐ型の場合は陽極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
次に図１０（Ｂ）に示すように、平坦化膜１１１及び画素電極１１２の端部上に、隔壁１１３を形成する。隔壁１１３は開口部を有しており、該開口部において画素電極１１２が露出している。隔壁１１３は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次に、隔壁１１３の開口部において画素電極１１２と接するように、発光層１１４を形成する。発光層１１４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
そして発光層１１４を覆うように、陽極を用いた共通電極１１５を形成する。共通電極１１５は、実施の形態１に画素電極７７として列挙した透光性を有する導電性材料を用いた透光性導電膜で形成することができる。共通電極１１５として上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図１０（Ｂ）では、共通電極１１５としＩＴＯを用いている。隔壁１１３の開口部において、画素電極１１２と発光層１１４と共通電極１１５が重なり合うことで、発光素子１１７が形成されている。この後、発光素子１１７に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極１１５及び隔壁１１３上に保護膜１１６を形成することが好ましい。保護膜１１６としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
さらに、実際には、図１０（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
次に、発光素子の構成について、図１１を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１１（Ａ）（Ｂ）（Ｃ）の表示装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタ７４と同様に作製でき、電気特性及び信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の形態４で示す薄膜トランジスタ２７４、８７４をＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１１（Ａ）を用いて説明する。
図１１（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１１（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１１（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１１（Ｃ）を用いて説明する。図１１（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す表示装置は、図１１に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
以上の工程により、表示装置として発光装置を作製することができる。本実施の形態の発光装置は、電気特性及び信頼性の高い薄膜トランジスタを用いているため、コントラストが高く、視認性の高い発光装置である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、実施の形態１乃至５で示す薄膜トランジスタを有する表示装置の例を図１７乃至図３０を用いて説明する。本実施の形態は、表示素子として液晶素子を用いた液晶表示装置の例を図１７乃至図３０を用いて説明する。図１７乃至図３０の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１、実施の形態２、又は実施の形態４で示す薄膜トランジスタを適用することができ、実施の形態１乃至５で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。ＴＦＴ６２８はチャネル保護層６０８を、ＴＦＴ６２９はチャネル保護層６１１をそれぞれ有し、微結晶半導体層膜をチャネル形成領域とする逆スタガ薄膜トランジスタである。また、ＴＦＴ６２８、６２９は微結晶半導体膜のチャネル形成領域において選択的に不純物領域（所謂チャネルドープ領域）を有している。ＴＦＴ６２８、６２９においては、一導電型を有する不純物としてｐ型を付与する不純物元素であるボロンを選択的に添加して該不純物領域を形成し、ＴＦＴのしきい値電圧を制御している。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図１８及び図１９は、それぞれ画素電極及び対向電極を示している。なお、図１８は画素電極が形成される基板側の平面図であり、図１８中に示す切断線Ｇ−Ｈに対応する断面構造を図１７に表している。また、図１９は対向電極が形成される基板側の平面図である。以下の説明ではこれらの図を参照して説明する。
図１７は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ、液晶が注入された状態を示している。
対向基板６０１においてスペーサ６４２が形成される位置には、遮光膜６３２、第１の着色膜６３４、第２の着色膜６３６、第３着色膜６３８、対向電極６４０が形成されている。この構造により、液晶の配向を制御するための突起６４４とスペーサ６４２の高さを異ならせている。画素電極６２４上には配向膜６４８が形成され、同様に対向電極６４０上にも配向膜６４６が形成されている。この間に液晶層６５０が形成されている。
スペーサ６４２はここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよい。さらには、スペーサ６４２を基板６００上に形成される画素電極６２４上に形成してもよい。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成される。画素電極６２４は、ＴＦＴ６２８、配線、及び保持容量部６３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１で示す薄膜トランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同様に形成した第１の容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と同様に形成した第２の容量配線６１７で構成される。また、図１７乃至図２０において、ＴＦＴ６２８は、微結晶半導体膜、バッファ層、ソース領域又はドレイン領域である一導電型を付与する不純物が添加された半導体膜、ソース電極又はドレイン電極を兼ねる配線は同じエッチング工程で加工されており、ほぼ同形状で積層している例である。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成されている。
図１８に基板６００上の構造を示す。画素電極６２４は実施の形態１で示した材料を用いて形成する。画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するためのものである。
図１８に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、それぞれＴＦＴ６２８、画素電極６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセル）は、画素電極６２４と画素電極６２６により構成されている。画素電極６２４と画素電極６２６はサブピクセルである。
図１９に対向基板側の構造を示す。遮光膜６３２上に対向電極６４０が形成されている。対向電極６４０は、画素電極６２４と同様の材料を用いて形成することが好ましい。対向電極６４０上には液晶の配向を制御する突起６４４が形成されている。また、遮光膜６３２の位置に合わせてスペーサ６４２が形成されている。
この画素構造の等価回路を図２０に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図２１乃至図２４を用いて説明する。
図２１と図２２は、ＶＡ型液晶表示パネルの画素構造を示している。図２２は基板６００の平面図であり、図２２中に示す切断線Ｙ−Ｚに対応する断面構造を図２１に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１で示す薄膜トランジスタを適宜用いることができる。また、容量配線６９０が設けられている。また、図２１乃至図３０において、ＴＦＴ６２８、及びＴＦＴ６２９は、ソース領域又はドレイン領域である一導電型を付与する不純物が添加された半導体膜、ソース電極又はドレイン電極を兼ねる配線は同じエッチング工程で加工されており、ほぼ同形状で積層している例である。
画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図２４に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極６４０が形成されている。また、着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図２３に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によれば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採用する液晶表示装置について説明する。
図２５は、ＴＦＴ６２８とそれに接続する第２の画素電極６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光膜６３２、着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板６００側に有るので、対向基板６０１側には設けられていない。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、第１の画素電極６０７及び第１の画素電極６０７に接続する容量配線６０４、並びに実施の形態１で示すＴＦＴ６２８が形成される。第１の画素電極６０７は、実施の形態１で示す画素電極７７と同様の材料を用いることができる。また、第１の画素電極６０７は略画素の形状に区画化した形状で形成する。なお、第１の画素電極６０７及び容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホールにおいて、配線６１８に接続する第２の画素電極６２４が形成される。第２の画素電極６２４は実施の形態１で示した画素電極７７と同様の材料を用いて形成する。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する第２の画素電極６２４が形成される。なお、保持容量は第１の画素電極６０７と第２の画素電極６２４の間で形成している。
図２６は、画素電極の構成を示す平面図である。図２６に示す切断線Ｏ−Ｐに対応する断面構造を図２５に表している。第２の画素電極６２４にはスリット６２５が設けられる。スリット６２５は液晶の配向を制御するためのものである。この場合、電界は第１の画素電極６０７と第２の画素電極６２４の間で発生する。第１の画素電極６０７と第２の画素電極６２４の間にはゲート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。また、第１の画素電極６０７と第２の画素電極６２４は共に透光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図２７と図２８は、ＩＰＳ型の液晶表示装置の画素構造を示している。図２８は平面図であり、図２８中に示す切断線Ｉ−Ｊに対応する断面構造を図２７に表している。以下の説明ではこの両図を参照して説明する。
図２７は、ＴＦＴ６２８とそれに接続する第２の画素電極６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光膜６３２、第２の着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板６００側にあるので、対向基板６０１側には設けられていない。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及び実施の形態１で示すＴＦＴ６２８が形成される。共通電位線６０９は薄膜トランジスタ６２８のゲート配線６０２と同時に形成することができる。また、共通電位線６０９は略画素の形状に区画化した形状で形成する。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホール６２３において、配線６１８に接続する第２の画素電極６２４が形成される。第２の画素電極６２４は実施の形態１で示した画素電極７７と同様の材料を用いて形成する。なお、図２８に示すように、第２の画素電極６２４は、共通電位線６０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、第２の画素電極６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
第２の画素電極６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する第２の画素電極６２４が形成される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け、それにより形成している。容量電極６１５と第２の画素電極６２４はコンタクトホール６２３を介して接続されている。
次に、ＩＰＳ型の液晶表示装置の形態について示す。
図２９と図３０は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３０は平面図であり、図３０中に示す切断線Ｋ−Ｌに対応する断面構造を図２９に表している。以下の説明ではこの両図を参照して説明する。
画素電極６２４はコンタクトホール６２３により、配線６１８でＴＦＴ６２８と接続している。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１に示すＴＦＴのいずれかを適用することができる。
画素電極６２４は、実施の形態１で示す画素電極７７を用いて形成されている。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されている。また、第２の着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。液晶層６５０は画素電極６２４と対向電極６４０の間に配向膜６４８及び配向膜６４６を介して形成されている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成されている。
また、基板６００または対向基板６０１にカラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、基板６００の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１の対向電極６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オフ電流が少なく、電気特性及び信頼性の高い薄膜トランジスタを用いているため、コントラストが高く、視認性の高い液晶表示装置である。
（実施の形態８）
次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する表示装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
図９（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している発光表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図９（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している表示パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図９（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
図９に示すように、本発明の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
次に、本発明の表示装置の一形態に相当する発光表示パネルの外観及び断面について、図１２を用いて説明する。図１２（Ａ）は、第１の基板上に形成された微結晶半導体膜を用いた薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１２（Ｂ）は、図１２（Ａ）のＥ−Ｆにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４とを囲むようにして、シール材４５０５が設けられている。また画素部４５０２と、走査線駆動回路４５０４の上に第２の基板４５０６が設けられている。よって画素部４５０２と、走査線駆動回路４５０４とは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。また第１の基板４５０１上のシール材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４５０３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４５０１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１２（Ｂ）では、信号線駆動回路４５０３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４５０９を例示する。
また第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４は、薄膜トランジスタを複数有しており、図１２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０、４５２０とを例示している。なお本実施の形態では、薄膜トランジスタ４５１０が駆動用ＴＦＴであると仮定するが、薄膜トランジスタ４５１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。薄膜トランジスタ４５１０、４５２０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態４に示す薄膜トランジスタを適用することができ、実施の形態１乃至５で示す工程で同様に作製することができる。本実施の形態において、薄膜トランジスタ４５１０はソース領域及びドレイン領域として、ｎ型を付与する不純物が添加された半導体膜を用いたｎチャネル型薄膜トランジスタであり、一方薄膜トランジスタ４５２０はソース領域及びドレイン領域としてｐ型を付与する不純物が添加された半導体膜を用いたｐチャネル型薄膜トランジスタである。本発明における薄膜トランジスタはｎチャネル型とすることも、ｐチャネル型とすることもでき、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタで構成されるＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を表示装置に設けることもできる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続されている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電性材料を用いた透明導電膜４５１２が電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向や、薄膜トランジスタ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
また、別途形成された信号線駆動回路４５０３と、走査線駆動回路４５０４または画素部４５０２に与えられる各種信号及び電位は、図１２（Ｂ）に示す断面図では図示されていないが、配線４５１４及び４５１５を介して、ＦＰＣ４５１８から供給されている。
本実施の形態では、接続端子４５１６が、発光素子４５１１が有する画素電極と同じ導電膜から形成されている。また、配線４５１４、４５１５は、配線４５１７と同じ導電膜から形成されている。
接続端子４５１６は、ＦＰＣ４５１８が有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板としては、基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図１２では、信号線駆動回路４５０３を別途形成し、第１の基板４５０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
次に、本発明の液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６（Ａ）を用いて説明する。図１６は、第１の基板４００１上に形成された微結晶半導体膜を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１６（Ｂ）は、図１６（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１６（Ｂ）では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０を例示している。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態４に示す薄膜トランジスタを適用することができ、実施の形態１乃至５で示す工程で同様に作製することができる。
また４０１３は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４０と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
また図１６においても、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本発明により得られる表示装置等は、表示モジュール（アクティブマトリクス型ＥＬモジュール又は液晶モジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図７に示す。
図７（Ａ）はテレビジョン装置である。表示モジュールを、図７（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
図７（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面２００８を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面２００８を発光表示パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。
図８はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、発光表示パネルにＣＯＧ方式により実装されていても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
図７（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した表示装置を適用することで、信頼性及び量産性を高めることができる。
また、図７（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、信頼性及び量産性を高めることができる。
図７（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の表示装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す表示装置を適用することにより、信頼性及び量産性を高めることができる。
本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明のプラズマＣＶＤ装置を説明する平面図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。

Claims (14)

  1. ゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜と、前記微結晶半導体膜上にバッファ層と、前記バッファ層上において前記微結晶半導体膜の前記チャネル形成領域と重なる領域にチャネル保護層と、前記チャネル保護層及び前記バッファ層上にソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極とを有し、
    前記微結晶半導体膜の前記チャネル形成領域に選択的に一導電型を付与する不純物元素を含む不純物領域が設けられることを特徴とする表示装置。
  2. ゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜と、前記微結晶半導体膜の前記チャネル形成領域と重なる領域にチャネル保護層と、前記微結晶半導体膜及び前記チャネル保護層上にバッファ層と、前記バッファ層上にソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極とを有し、
    前記微結晶半導体膜の前記チャネル形成領域に選択的に一導電型を付与する不純物元素を含む不純物領域が設けられることを特徴とする表示装置。
  3. 請求項１又は請求項２において、前記不純物領域は前記微結晶半導体膜の前記チャネル形成領域において前記ソース電極及び前記ドレイン電極間に設けられることを特徴とする表示装置。
  4. 請求項１乃至３のいずれか一項において、前記一導電型を付与する不純物元素はｐ型を付与する不純物元素であることを特徴とする表示装置。
  5. 請求項１乃至４のいずれか一項において、前記ソース電極又は前記ドレイン電極と電気的に接続する画素電極を有することを特徴とする表示装置。
  6. 請求項１乃至５のいずれか一項において、前記バッファ層は、非晶質半導体膜で形成されることを特徴とする表示装置。
  7. 請求項６において、前記バッファ層は、窒素を含む非晶質半導体膜で形成されることを特徴とする表示装置。
  8. 請求項６において、前記バッファ層は、水素を含む非晶質半導体膜で形成されることを特徴とする表示装置。
  9. 請求項６において、前記バッファ層は、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜で形成されることを特徴とする表示装置。
  10. 請求項６において、前記バッファ層は、含まれる窒素、炭素、及び酸素の総濃度が、１×１０２０ａｔｏｍｓ／ｃｍ３以上１５×１０２０ａｔｏｍｓ／ｃｍ３以下の非晶質半導体膜であることを特徴とする表示装置。
  11. ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成し、
    前記微結晶半導体膜上にバッファ層を形成し、
    前記バッファ層上において前記微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層を形成し、
    前記チャネル保護層及び前記バッファ層上にソース領域及びドレイン領域を形成し、
    前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして、前記バッファ層及び前記チャネル保護層を通過させて、前記微結晶半導体膜の前記チャネル形成領域に、選択的に一導電型を付与する不純物元素を添加することを特徴とする表示装置の作製方法。
  12. ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成し、
    前記微結晶半導体膜の前記チャネル形成領域と重なる領域にチャネル保護層を形成し、
    前記微結晶半導体膜及び前記チャネル保護層上にバッファ層を形成し、
    前記バッファ層上にソース領域及びドレイン領域を形成し、
    前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして、前記チャネル保護層を通過させて、前記微結晶半導体膜の前記チャネル形成領域に、選択的に一導電型を付与する不純物元素を添加することを特徴とする表示装置の作製方法。
  13. ゲート電極、ゲート絶縁膜、及び微結晶半導体膜を形成し、
    前記微結晶半導体膜の前記チャネル形成領域と重なる領域にチャネル保護層を形成し、
    前記微結晶半導体膜及び前記チャネル保護層上にバッファ層を形成し、
    前記バッファ層上にソース領域及びドレイン領域を形成し、
    前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして、前記チャネル保護層を通過させて、前記微結晶半導体膜の前記チャネル形成領域に、選択的に一導電型を付与する不純物元素を添加し不純物領域を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして、前記チャネル保護層を通過させて、前記微結晶半導体膜の前記不純物領域にレーザ光を照射することを特徴とする表示装置の作製方法。
  14. 請求項１１乃至１３のいずれか一項において、前記ソース電極又は前記ドレイン電極と電気的に接続する画素電極を形成することを特徴とする表示装置の作製方法。
JP2008218506A 2007-08-31 2008-08-27 薄膜トランジスタの作製方法 Expired - Fee Related JP5500803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218506A JP5500803B2 (ja) 2007-08-31 2008-08-27 薄膜トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007227073 2007-08-31
JP2007227073 2007-08-31
JP2008218506A JP5500803B2 (ja) 2007-08-31 2008-08-27 薄膜トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2009076894A true JP2009076894A (ja) 2009-04-09
JP2009076894A5 JP2009076894A5 (ja) 2011-10-13
JP5500803B2 JP5500803B2 (ja) 2014-05-21

Family

ID=40405984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218506A Expired - Fee Related JP5500803B2 (ja) 2007-08-31 2008-08-27 薄膜トランジスタの作製方法

Country Status (5)

Country Link
US (3) US7768009B2 (ja)
JP (1) JP5500803B2 (ja)
KR (2) KR101484297B1 (ja)
CN (3) CN104485362B (ja)
TW (1) TWI520344B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283060A (ja) * 2009-06-03 2010-12-16 Hitachi Displays Ltd 表示装置及びその製造方法
WO2013061574A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置
WO2013118234A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
WO2013118233A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
JP2014042044A (ja) * 2009-08-13 2014-03-06 Samsung Display Co Ltd 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法
US8766260B2 (en) 2011-06-17 2014-07-01 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US8912054B2 (en) 2011-10-28 2014-12-16 Panasonic Corporation Thin-film semiconductor device and method of manufacturing the same
US8993383B2 (en) 2012-06-08 2015-03-31 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US9012914B2 (en) 2012-06-08 2015-04-21 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US9087904B2 (en) 2012-06-08 2015-07-21 Joled Inc. Thin-film transistor having tapered organic etch-stopper layer
US9178075B2 (en) 2011-02-28 2015-11-03 Panasonic Liquid Crystal Display Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
JP2017017367A (ja) * 2009-10-14 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
KR20190039922A (ko) * 2011-12-01 2019-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10854638B2 (en) 2009-07-31 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0713590D0 (en) 2007-07-12 2007-08-22 Micromass Ltd Mass spectrometer
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100237374A1 (en) * 2009-03-20 2010-09-23 Electronics And Telecommunications Research Institute Transparent Organic Light Emitting Diode Lighting Device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101493662B1 (ko) 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5752446B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101820372B1 (ko) * 2010-11-09 2018-01-22 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
JP5912467B2 (ja) 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
WO2013027716A1 (ja) * 2011-08-22 2013-02-28 住友化学株式会社 有機薄膜トランジスタ
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI506797B (zh) * 2013-06-21 2015-11-01 Ye Xin Technology Consulting Co Ltd 薄膜晶體管及其製造方法
KR102032748B1 (ko) * 2013-06-28 2019-10-16 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
KR20150007000A (ko) * 2013-07-10 2015-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105097827A (zh) * 2015-06-08 2015-11-25 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
KR102039216B1 (ko) 2016-07-18 2019-11-26 최해용 투명 전광판 장치
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
CN109390412A (zh) * 2018-10-24 2019-02-26 合肥鑫晟光电科技有限公司 晶体管及其制造方法、显示基板、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276768A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH05235355A (ja) * 1992-02-21 1993-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
JPH0974207A (ja) * 1995-09-04 1997-03-18 Toyota Motor Corp 薄膜トランジスタの製造方法
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11121761A (ja) * 1997-06-30 1999-04-30 Hyundai Electron Ind Co Ltd 薄膜トランジスタ
JP2004146691A (ja) * 2002-10-25 2004-05-20 Chi Mei Electronics Corp 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH06275524A (ja) 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH09186342A (ja) 1995-10-25 1997-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2005215277A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
JP2006156972A (ja) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100645718B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276768A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH05235355A (ja) * 1992-02-21 1993-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
JPH0974207A (ja) * 1995-09-04 1997-03-18 Toyota Motor Corp 薄膜トランジスタの製造方法
JPH11121761A (ja) * 1997-06-30 1999-04-30 Hyundai Electron Ind Co Ltd 薄膜トランジスタ
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004146691A (ja) * 2002-10-25 2004-05-20 Chi Mei Electronics Corp 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283060A (ja) * 2009-06-03 2010-12-16 Hitachi Displays Ltd 表示装置及びその製造方法
US10854638B2 (en) 2009-07-31 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US11728350B2 (en) 2009-07-31 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor
US11348949B2 (en) 2009-07-31 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014042044A (ja) * 2009-08-13 2014-03-06 Samsung Display Co Ltd 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法
US8871616B2 (en) 2009-08-13 2014-10-28 Samsung Display Co., Ltd. Methods of fabricating thin film transistor and organic light emitting diode display device having the same
JP2017017367A (ja) * 2009-10-14 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
US9178075B2 (en) 2011-02-28 2015-11-03 Panasonic Liquid Crystal Display Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
US8766260B2 (en) 2011-06-17 2014-07-01 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US8796692B2 (en) 2011-10-28 2014-08-05 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device
US8912054B2 (en) 2011-10-28 2014-12-16 Panasonic Corporation Thin-film semiconductor device and method of manufacturing the same
JPWO2013061574A1 (ja) * 2011-10-28 2015-04-02 パナソニック株式会社 薄膜半導体装置
WO2013061574A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置
KR20190039922A (ko) * 2011-12-01 2019-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10658517B2 (en) 2011-12-01 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102124848B1 (ko) * 2011-12-01 2020-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9209309B2 (en) 2012-02-06 2015-12-08 Joled Inc. Method for fabricating thin-film semiconductor device and thin-film semiconductor device
US9035385B2 (en) 2012-02-06 2015-05-19 Joled Inc. Method for fabricating thin-film semiconductor device and thin-film semiconductor device
WO2013118233A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
WO2013118234A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
US9087904B2 (en) 2012-06-08 2015-07-21 Joled Inc. Thin-film transistor having tapered organic etch-stopper layer
US9012914B2 (en) 2012-06-08 2015-04-21 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US8993383B2 (en) 2012-06-08 2015-03-31 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
KR20140130077A (ko) 2014-11-07
US20090057672A1 (en) 2009-03-05
US8133771B2 (en) 2012-03-13
CN101378082B (zh) 2012-10-10
CN102790075A (zh) 2012-11-21
KR101484297B1 (ko) 2015-01-19
CN102790075B (zh) 2015-02-25
US8389993B2 (en) 2013-03-05
TW200926417A (en) 2009-06-16
US7768009B2 (en) 2010-08-03
US20120129288A1 (en) 2012-05-24
US20100285624A1 (en) 2010-11-11
CN101378082A (zh) 2009-03-04
CN104485362A (zh) 2015-04-01
KR101601182B1 (ko) 2016-03-21
CN104485362B (zh) 2017-09-26
KR20090023135A (ko) 2009-03-04
JP5500803B2 (ja) 2014-05-21
TWI520344B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
JP5542269B2 (ja) 発光装置
JP5480480B2 (ja) 半導体装置の作製方法
US8022405B2 (en) Light-emitting device
US8389343B2 (en) Method for manufacturing semiconductor device
US7897971B2 (en) Display device
JP5395382B2 (ja) トランジスタの作製方法
JP5618468B2 (ja) 表示装置の作製方法
JP2009049385A (ja) 液晶表示装置
JP5288597B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5500803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees