TWI631711B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI631711B
TWI631711B TW103113547A TW103113547A TWI631711B TW I631711 B TWI631711 B TW I631711B TW 103113547 A TW103113547 A TW 103113547A TW 103113547 A TW103113547 A TW 103113547A TW I631711 B TWI631711 B TW I631711B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
transistor
semiconductor
insulating layer
Prior art date
Application number
TW103113547A
Other languages
English (en)
Other versions
TW201501310A (zh
Inventor
田中哲弘
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201501310A publication Critical patent/TW201501310A/zh
Application granted granted Critical
Publication of TWI631711B publication Critical patent/TWI631711B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的目的之一是使使用氧化物半導體的半導體裝置具有良好的電特性。本發明的目的之一是提供一種使用氧化物半導體的半導體裝置的電特性的變動被抑制的可靠性高的半導體裝置。該半導體裝置包括：基底絕緣層上的島狀的半導體層；半導體層上的一對電極；接觸於電極的底面的阻擋層；半導體層上的閘極電極；以及半導體層與閘極電極之間的閘極絕緣層。此外，半導體層包含氧化物半導體，基底絕緣層包含氧化矽或氧氮化矽，電極包含Al、Cr、Cu、Ta、Ti、Mo或W，阻擋層包含氧化物，該氧化物含有氧化物半導體所含的金屬元素中的一種以上。再者，當以俯視觀察時，電極及阻擋層延伸到半導體層的外側。

Description

半導體裝置
本發明係關於一種半導體裝置。
在本說明書等中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，電晶體、半導體電路、記憶體裝置、攝像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置等都是半導體裝置的一個方式。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子裝置。作為可以用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知，而作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
本發明的一個方式的目的之一是使使用氧化物半導體的半導體裝置具有良好的電特性。
另外，本發明的一個方式的目的之一是提供一種使用氧化物半導體的半導體裝置的電特性的變動被抑制的可靠性高的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，說明書、圖式以及申請專利範圍等的記載中顯然存在上述目的以外的目的，可以從說明書、圖式以及申請專利範圍等的記載中獲得上述目的以外的目的。
本發明的一個方式是一種半導體裝置，包括：基底絕緣層上的島狀的半導體層；半導體層上的一對電極；接觸於電極的底面的阻擋層；半導體層上的閘極電極；以及半導體層與閘極電極之間的閘極絕緣層。另外，半導體層包含氧化物半導體，基底絕緣層包含氧化矽或氧氮化矽，電極包含Al、Cr、Cu、Ta、Ti、Mo或W，阻擋層包含氧化物，該氧化物含有氧化物半導體所含的金屬元素中的一種以上。再者，當以俯視觀察時，電極及阻擋層延伸到半導體層的外側。
另外，上述電極與阻擋層較佳為剖面形狀大致一致。
另外，較佳為在基底絕緣層上且基底絕緣層至少不與阻擋層或半導體層重疊的區域設置包含氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿或氧氮化鉿的絕緣層。
另外，半導體層較佳為包含In-M-Zn類氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
或者，較佳的是，半導體層及阻擋層分別包含In-M-Zn類氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，阻擋層中的In的含有比例比半導體層中的In的含有比例高。
此外，較佳的是，上述阻擋層包含In-M-Zn類氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，阻擋層中的M的含有比例為In的含有比例以下。此時，較佳為上述阻擋層中的元素M的含有比例與Zn的含有比例的總和為In的含有比例以下。
另外，上述阻擋層的厚度較佳為3nm以上且100nm以下。
另外，較佳的是，上述半導體層包括多個結晶部，半導體層所包括的該結晶部的c軸朝向垂直於基底絕緣層的頂面或半導體層的頂面的方向，並且，相鄰的兩個該結晶部間不具有晶界。
較佳的是，上述阻擋層包括多個結晶部，阻 擋層所包括的該結晶部的c軸朝向垂直於基底絕緣層的頂面、半導體層的頂面或阻擋層的頂面的方向，並且，相鄰的兩個該結晶部間不具有晶界。
另外，也可以在上述基底絕緣層之下包括其通道由矽、鍺、矽鍺、碳化矽或砷化鎵形成的電晶體。此時，在電晶體與基底絕緣層之間較佳為具有包含氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿或氧氮化鉿的第一絕緣層。此時較佳的是，在基底絕緣層與電晶體之間具有連接佈線，在基底絕緣層與連接佈線重疊的區域中具有開口部，以接觸於開口部的側面及與該開口部重疊的連接佈線的頂面的方式設置阻擋層。
注意，在本說明書等中，在沒有特別的說明的情況下，可以使用原子個數比來表示化合物所含的特定元素的比例。此外，原子個數比的值作為誤差包括±20%的變動。
注意，在本說明書等中，“頂面形狀大致一致”是指層疊的層與層之間至少輪廓的一部分彼此重疊。例如，包括上層與下層由同一遮罩圖案或其一部分相同的遮罩圖案加工而成的情況。但是，有時“頂面形狀大致一致”還包括如下情況：準確地說輪廓不重疊，上層位於下層的內側或上層位於下層的外側。
根據本發明可以提供一種具有良好的電特性的半導體裝置。或者，可以提供一種電特性的變動被抑制 且可靠性高的半導體裝置。
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧半導體層
103‧‧‧電極
104‧‧‧閘極絕緣層
105‧‧‧閘極電極
106‧‧‧基底絕緣層
107‧‧‧絕緣層
110‧‧‧阻擋層
112‧‧‧氧
120‧‧‧障壁膜
123‧‧‧導電膜
150‧‧‧電晶體
160‧‧‧電晶體
161‧‧‧氧化物層
162‧‧‧氧化物層
700‧‧‧記憶元件
701‧‧‧電路
702‧‧‧電路
703‧‧‧開關
704‧‧‧開關
706‧‧‧邏輯元件
707‧‧‧電容元件
708‧‧‧電容元件
709‧‧‧電晶體
710‧‧‧電晶體
713‧‧‧電晶體
714‧‧‧電晶體
720‧‧‧電路
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
3000‧‧‧基板
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3100‧‧‧元件隔離絕緣層
3130‧‧‧絕緣層
3140‧‧‧絕緣層
3150‧‧‧絕緣層
3200‧‧‧電晶體
3220‧‧‧電晶體
3240‧‧‧電晶體
3250‧‧‧電極
3300‧‧‧電晶體
3350‧‧‧連接佈線
3360‧‧‧插頭
3370‧‧‧絕緣層
3400‧‧‧電容元件
4250‧‧‧記憶單元
4300‧‧‧電晶體
4400‧‧‧電容元件
4500‧‧‧佈線
4600‧‧‧佈線
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8004‧‧‧CPU
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8102‧‧‧檢測部
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧出風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A至圖1C是根據實施方式的半導體裝置的結構例子；圖2A和圖2B是根據實施方式的半導體裝置的結構例子；圖3A至圖3E是說明根據實施方式的半導體裝置的製造方法的例子的圖；圖4A和圖4B是根據實施方式的半導體裝置的結構例子；圖5A和圖5B是根據實施方式的半導體裝置的剖面圖及電路圖；圖6是根據實施方式的半導體裝置的電路圖；圖7是根據實施方式的半導體裝置的塊圖；圖8是說明根據實施方式的記憶體裝置的電路圖；圖9A至圖9C是根據實施方式的電子裝置的圖。
參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不 脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
注意，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各構成要素的大小、層的厚度、區域。因此，本發明的一個方式並不限於圖式中的比例。
另外，在本說明書等中使用的“第一”，“第二”等序數詞是為了方便識別構成要素而附的，而不是為了在數目方面上進行限定的。
電晶體是半導體元件的一種，可以進行電流或電壓的放大、控制導通或非導通的切換操作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘極場效應電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。
實施方式1
在本實施方式中，作為本發明的一個方式的半導體裝置的例子，參照圖式說明電晶體的結構及其製造方法的例 子。
當使用氧化物半導體製造電晶體時，作為氧化物半導體的載子的供應源之一可以舉出氧缺陷。當電晶體中的包括通道形成區的氧化物半導體中的氧缺陷較多時，在通道形成區中生成作為載子的電子，而成為導致電晶體的臨界電壓的偏差、洩漏電流的增大以及因施加壓力而引起的臨界電壓的變動等電特性不良的主要原因。
因此，為了使使用氧化物半導體的半導體裝置具有穩定的電特性，需要採取減少該氧化物半導體中的氧缺陷的措施。
於是，在本發明的一個方式的半導體裝置中，藉由將氧從設置在氧化物半導體層的下側的基底絕緣層供應到通道形成區，填補有可能形成在通道形成區中的氧缺陷。
在此，當構成電晶體的電極與基底絕緣層接觸時，或者當構成電晶體的電極夾著使氧透過的層而設置於基底絕緣層上時，從基底絕緣層釋放的氧的一部分擴散到該電極，而減少有可能對通道形成區供應的氧的量。
因此，在本發明的一個方式的半導體裝置中，在構成電晶體的電極與基底絕緣層之間設置抑制氧的透過的阻擋層以不使從基底絕緣層釋放的氧擴散到電極。其結果是，可以將充分的量的氧從基底絕緣層供應到通道形成區，而可以實現具有良好的電特性且電特性的變動被抑制的可靠性高的半導體裝置。
更明確地說，例如可以採用以下結構。
[結構例子]
圖1A示出本結構例子所例示的電晶體100的俯視示意圖。此外，圖1B和圖1C分別是沿著圖1A所示的切斷線A-B和C-D的剖面示意圖。注意，在圖1A中，為了明確起見而沒有明確地示出一部分的構成要素。
電晶體100設置在基板101上，該電晶體100包括：島狀的半導體層102；與半導體層102的一部分重疊的一對電極103；以接觸於電極103的底面的方式設置的阻擋層110；與半導體層102重疊的閘極電極105；以及半導體層102與閘極電極105之間的閘極絕緣層104。
另外，以覆蓋基板101的頂面的方式設置有基底絕緣層106。基底絕緣層106接觸於半導體層102的底面。
另外，以覆蓋電晶體100的方式設置有絕緣層107。明確而言，在閘極絕緣層104、一對電極103以及閘極電極105上設置有絕緣層107。
半導體層102包含氧化物半導體。另外，半導體層102較佳為至少包含銦(In)或鋅(Zn)。或者，半導體層102較佳為包含In和Zn的兩者。更佳的是，半導體層102包含以In-M-Zn類氧化物(M是Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)表示的氧化物。
阻擋層110包含氧化物，該氧化物至少含有 氧化物半導體102所含的金屬元素中的一種以上。例如，阻擋層110包含In或Zn。或者，阻擋層110較佳為包含In和Zn的兩者。更佳的是，阻擋層110包含以In-M-Zn類氧化物(M是Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)表示的氧化物。
當阻擋層110包含In-M-Zn類氧化物時，較佳為阻擋層110包含元素M的含有比例為In的含有比例以下的氧化物。明確而言，較佳為包含當將阻擋層110所含的金屬元素的原子個數比設定為In：M：Zn=x：y：z時滿足x=y或x>y的氧化物。
或者，較佳為阻擋層110包含元素M的含有比例與Zn的含有比例的總和為In的含有比例以下的氧化物。明確而言，較佳為包含滿足x=(y+z)或x>(y+z)的氧化物。藉由作為阻擋層110使用In的含有比例高的材料，可以降低藉由阻擋層110電連接的半導體層102與電極103之間的寄生電阻。
例如，當作為阻擋層110使用In-Ga-Zn類氧化物時，可以將原子個數比設定為In：Ga：Zn=1：1：1、2：2：1、4：2：3、3：1：2、8：4：3或3：1：1等。注意，原子個數比作為誤差包括上述原子個數比的±20%的變動。
此外，當半導體層102和阻擋層110的兩者都包含In-M-Zn類氧化物時，較佳為以阻擋層110中的In的含有比例高於半導體層102中的In的含有比例的方式選擇兩者的材料。藉由將In的含有比例高於半導體層102 的材料用於阻擋層110，可以進一步有效地降低上述寄生電阻。
阻擋層110的厚度較佳為1nm以上且200nm以下，更佳為3nm以上且100nm以下。阻擋層110的厚度越大，越可以提高後面所述的對氧的阻擋性，但是，若該厚度過厚(例如大於200nm)會使成膜所需時間增加，而導致生產率降低。可以根據其材料、成膜方法或密度等物性值設定阻擋層110的厚度，只要是1nm以上，較佳是3nm以上，就可以充分地確保對氧的阻擋性。
一對電極103中的一個被用作電晶體100的源極電極，而另一個被用作電晶體100的汲極電極。
作為一對電極103，可以至少對與阻擋層110接觸的部分使用容易與氧鍵合的導電材料。例如，可以舉出Al、Cr、Cu、Ta、Ti、Mo、W等。或者，也可以使用這些導電材料的氮化物。另外，當使用熔點較高的W或Ti時，能夠提高電晶體100的製程的溫度的上限，所以是較佳的。另外，容易與氧鍵合的導電材料包括氧容易擴散的材料。
當使上述導電材料與氧化物接觸時，氧化物中的氧的一部分擴散到導電材料一側。再者，藉由以導電材料與氧化物接觸的狀態進行加熱，更多的氧擴散到導電材料一側。藉由上述氧的移動，阻擋層110中的與電極103接觸的介面附近或阻擋層110整體產生氧缺陷，而使產生氧缺陷的區域n型化，由此阻擋層110低電阻化。例 如，在夾在半導體層102與電極103之間的區域中，也可以將低電阻化的阻擋層110用作電晶體100的源極或汲極。此外，低電阻化的阻擋層110是以接觸於電極103的底面的方式設置的，因此也可以將其用作電極103的一部分。
在此，較佳的是，一對電極103與阻擋層110是使用同一遮罩加工而成的，並且一對電極103與阻擋層110的頂面形狀大致一致。藉由採用上述結構，在電晶體100的製程中，為了引入阻擋層110只要追加成為阻擋層110的膜的成膜製程即可，而不需要另行準備光罩，因此可以實現對生產率的影響被降低且可靠性高的電晶體。
基底絕緣層106使用包含氧化物的絕緣材料。此外，作為基底絕緣層106，較佳為使用因加熱而使氧的一部分脫離的絕緣材料。例如，較佳為使用包含氧化矽或氧氮化矽的材料。注意，在本說明書中，“氧氮化矽膜”是指在其組成中氧含量多於氮含量的膜，而“氮氧化矽膜”是指在其組成中氮含量多於氧含量的膜。
在此，參照圖2A和圖2B對阻擋層110的作用進行說明。圖2A是將圖1B中的以虛線圈出的區域放大的示意圖。此外，圖2B示出不設置阻擋層110的情況。
在圖2A和圖2B中，分別示意性地以圓圈示出從基底絕緣層106脫離的氧112及以箭頭示出該氧112的擴散的方向。在此，考慮藉由加熱等而使基底絕緣層 106中的氧112容易擴散的情況。
如圖2A所示，在與半導體層102重疊的區域中，氧112從基底絕緣層106脫離，並供應到半導體層102。另一方面，由於氧112幾乎不透過阻擋層110，因此在重疊於阻擋層110與基底絕緣層106接觸的區域的區域中，基底絕緣層106中的氧112幾乎不擴散到上層。因此，在基底絕緣層106中產生離重疊於半導體層102的區域越近氧濃度越低的濃度梯度。其結果是，基底絕緣層106中的氧112向濃度低的方向，即向與半導體層102重疊的區域擴散，其一部分進入到半導體層102中。
另一方面，如圖2B所示，當不設置阻擋層110時，基底絕緣層106與電極103接觸，因此基底絕緣層106中的氧112進入到電極103中。再者，因為半導體層102包含氧化物，所以基底絕緣層106中的氧112具有容易向氧濃度低於半導體層102的電極103擴散的趨勢。因此，在基底絕緣層106中，產生與電極103接觸的區域的氧濃度低於重疊於半導體層102的區域的氧濃度的濃度梯度，並且根據該濃度梯度，氧112向與電極103接觸的區域擴散。其結果是，有可能對半導體層102供應的氧112的量減少。
如上所述，藉由將阻擋層110設置在電極103與基底絕緣層106之間，可以有效地抑制氧從基底絕緣層106擴散到電極103，並增大有可能從基底絕緣層106供應到半導體層102的氧的量。其結果是，藉由減少半導體 層102中的氧缺陷，可以實現具有良好的電特性且電特性的變動被抑制的可靠性高的電晶體100。
圖1A至圖1C所示的絕緣層107較佳為包含不容易使氧透過的材料。絕緣層107較佳為以至少位於基底絕緣層106上並覆蓋沒有設置阻擋層110及半導體層102的區域的方式設置。藉由在沒有設置阻擋層110的區域上設置不容易使氧透過的絕緣層107，可以抑制從基底絕緣層106釋放的氧在該區域中釋放到上方，因此可以進一步增大有可能對接觸於基底絕緣層106的頂面的半導體層102供應的氧的量。
作為能夠用於絕緣層107的不容易使氧透過的材料，可以使用氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等絕緣材料。
[各構成要素]
下面說明電晶體100的各構成要素。
(半導體層、阻擋層)
作為半導體層102所含的氧化物半導體，使用與矽相比能帶間隙寬且載子密度小的氧化物半導體可以降低電晶體的關閉狀態(off-state)時的電流，所以是較佳的。
另外，作為用於半導體層102及阻擋層110的半導體的結晶性，可以使用非晶半導體、結晶半導體 (微晶半導體、多晶半導體、單晶半導體或者其一部分或整體具有結晶部的半導體)中的任一種。將結晶半導體用於半導體層102可以抑制電晶體的特性劣化，所以是較佳的。
尤其是，作為半導體層102，較佳為使用如下層：具有多個結晶部，該結晶部的c軸朝向垂直於半導體層102的被形成面(基底絕緣層106的頂面)或半導體層102的頂面的方向，並且在相鄰的結晶部間不具有晶界。
另外，阻擋層110也與半導體層102同樣，較佳為使用如下層：具有多個結晶部，該結晶部的c軸朝向垂直於阻擋層110的被形成面(基底絕緣層106的頂面或半導體層102的頂面)或阻擋層110的頂面，並且在相鄰的結晶部間不具有晶界。
藉由作為半導體層102及阻擋層110使用上述材料，可以實現電特性的變動被抑制的可靠性高的電晶體100。
尤其是作為阻擋層110使用不具有晶界的材料可以抑制氧藉由該晶界而擴散的情況，從而可以進一步發揮提高對氧的阻擋性的效果。
注意，在後面的實施方式中詳細地說明能夠適用於半導體層102及阻擋層110的氧化物半導體的較佳的方式及其形成方法。
(基板)
雖然對基板101的材料等沒有特別的限制，但是至少使用具有能夠承受製程中的加熱處理的耐熱性的材料。例如，作為基板101，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板、氧化釔穩定氧化鋯(YSZ)基板等。此外，還可以應用由矽或碳化矽等構成的單晶半導體基板或多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等。
此外，作為基板101還可以使用在各種半導體基板或SOI基板上形成有半導體元件的基板。在此情況下，在基板101上隔著層間絕緣層形成電晶體100。此時，藉由嵌入在該層間絕緣層中的連接電極，電晶體100的閘極電極105、一對電極103中的至少一個與上述半導體元件電連接即可。藉由在半導體元件上隔著層間絕緣層設置電晶體100，可以抑制因製造電晶體100而造成的面積的增大。
另外，也可以作為基板101使用塑膠等撓性基板，並且在該撓性基板上直接形成電晶體100。或者，也可以在基板101和電晶體100之間設置剝離層。剝離層可以用於如下情況，即在剝離層的上層形成電晶體的一部分或全部，然後將其從基板101分離並轉置到其他基板上。其結果是，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
(閘極電極)
閘極電極105可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。另外，也可以使用選自錳、鋯中的一個或多個的金屬。此外，也可以使用以摻雜磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。此外，閘極電極105可以採用單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種的膜、組合鋁與上述金屬中的多種的合金膜或上述金屬的氮化膜。
另外，閘極電極105也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬的疊層結構。
另外，還可以在閘極電極105和閘極絕緣層104之間設置In-Ga-Zn類氧氮化物半導體膜、In-Sn類氧氮化物半導體膜、In-Ga類氧氮化物半導體膜、In-Zn類氧氮化物半導體膜、Sn類氧氮化物半導體膜、In類氧氮化物半導體膜、金屬氮化膜(InN、ZnN等)等。由於上述膜 具有5eV以上，較佳為5.5eV以上的功函數，且大於氧化物半導體的電子親和力，所以可使包括氧化物半導體的電晶體的臨界電壓向正方向漂移，從而可以實現所謂的常閉特性的切換元件。例如，在使用In-Ga-Zn類氧氮化物半導體膜的情況下，使用其氮濃度至少高於半導體層102，具體為7atoms%以上的In-Ga-Zn類氧氮化物半導體膜。
(閘極絕緣層)
作為閘極絕緣層104，例如使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵、Ga-Zn類金屬氧化物、氮化矽等即可，並以單層或疊層的結構設置。
此外，藉由作為閘極絕緣層104使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體的閘極漏電流。
(一對電極)
一對電極103的至少與阻擋層110接觸的部分使用容易與氧鍵合的導電材料即可，也可以採用其上層具有不同的導電材料的疊層結構。例如，可以使用包含鎳、釔、鋯、銀等導電材料或這些導電材料的氮化物、氧化銦、氧化錫或氧化鋅的透明導電材料。或者，也可以採用層疊容易與上述氧鍵合的導電材料的兩層以上的結構。
例如，可以舉出包含矽的鋁膜的單層結構、 在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。
(基底絕緣層)
基底絕緣層106除了具有對半導體層102供應氧的功能，還可以具有防止基板101所包含的雜質擴散的功能。
基底絕緣層106較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。其氧含量超過化學計量組成的氧化物絕緣膜中的氧的一部分因加熱而脫離。其氧含量超過化學計量組成的氧化物絕緣膜為如下氧化物絕緣膜：當利用熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)進行分析時，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
藉由將上述絕緣膜用於基底絕緣層106，可以在製程中藉由加熱處理等對半導體層102供應氧，而降低半導體層102中的氧缺陷。
當作為基底絕緣層106利用電漿CVD法形成氧化矽膜或氧氮化矽膜時，作為原料氣體，較佳為使用包含矽的沉積氣體及氧化氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。 作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
例如，將安裝在電漿CVD設備中的進行了真空排氣的處理室內的基板的溫度保持為180℃以上且260℃以下，較佳為200℃以上且240℃以下，將原料氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應高頻功率，即0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下，以上述條件形成氧化矽膜或氧氮化矽膜。
由於作為成膜條件，在施加有上述壓力的處理室中供應具有上述功率密度的高頻電力，因此電漿中的原料氣體的分解效率得到提高，氧自由基增加，且原料氣體進一步氧化，所以氧化物絕緣膜中的氧含量超過化學計量比。然而，當基板溫度是上述溫度時，因為矽與氧的鍵合力較弱，所以氧的一部分因加熱而脫離。其結果是，可以形成一種氧化物絕緣膜，其氧含量超過化學計量組成且氧的一部分會因加熱而脫離。
(絕緣層)
絕緣層107可以使用如上所述的不容易使氧透過的材料。此外，該材料較佳為具有不容易使氫或水透過的性質。尤其是，上述材料是不使氧、氫、水透過的材料。藉由作為絕緣層107使用上述材料，可以在抑制氧從基底絕 緣層106向外部擴散的同時抑制氫、水等從外部向半導體層102等侵入。
當作為絕緣層107形成氮化矽膜或氮氧化矽膜時，作為原料氣體，較佳為使用包含矽的沉積氣體、氧化氣體及包含氮的氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。作為包含氮的氣體，有氮、氨等。
另外，也可以在絕緣層107的下層設置與基底絕緣層106同樣的釋放氧的層。此外，當在位於絕緣層107的上方的層中設置佈線等結構物時，也可以在絕緣層107上設置用作平坦化層的絕緣層。
以上為電晶體100的結構例子及各構成要素的說明。
[製造方法例子]
下面，參照圖式說明圖1A至圖1C所例示的電晶體100的製造方法的一個例子。圖3A至圖3E是下面例示的製造方法中的各製程的剖面示意圖。
(基底絕緣層的形成)
首先，在基板101上形成基底絕緣層106。基底絕緣層106可以利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法或蒸鍍法等形成。
為了使基底絕緣層106含有過剩氧，例如，在氧氛圍下進行基底絕緣層106的形成即可。或者，可以對成膜後的基底絕緣層106引入氧而使其含有過剩氧。或者，還可以組合上述兩種方法。
例如，對成膜之後的基底絕緣層106引入氧(至少包含氧自由基、氧原子、氧離子中的任一個)而形成包含過剩氧的區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。
引入氧的處理可以使用含有氧的氣體進行。作為含有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在引入氧的處理中，也可以使含有氧的氣體包含稀有氣體等稀釋氣體。
(半導體層的形成)
接著，在基底絕緣層106上形成半導體膜。然後，利用光微影法等在半導體膜上形成光阻遮罩，並藉由蝕刻去除半導體膜的不需要的部分。然後，藉由去除光阻遮罩，可以形成島狀的半導體層102(圖3A)。
可以利用濺射法、CVD法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法或PLD(Pulsed Laser Deposition：脈衝雷射沉積)法等形成半導體膜。或者，也可以利用溶膠凝膠法、噴射法、霧化法等使用液體材料 的薄膜形成技術。較佳為利用濺射法來形成半導體膜。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。尤其是，因為可以減少進行成膜時發生的塵屑並可以使膜厚度分佈均勻，所以使用DC濺射法是較佳的。
也可以在形成半導體膜之後進行加熱處理。以250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度，在惰性氣體氛圍下，包含10ppm以上的氧化氣體的氛圍下或者減壓狀態下進行加熱處理，即可。另外，在惰性氣體氛圍下進行加熱處理之後，為了填補脫離的氧，也可以在包含10ppm以上的氧化氣體氛圍下進行加熱處理。藉由加熱處理，氧從基底絕緣層106供應到半導體膜(或半導體層102)，而可以減少半導體層102所包含的氧化物半導體中的氧缺陷。注意，加熱處理既可以在形成半導體膜之後立即進行，又可以在對半導體膜進行加工來形成島狀的半導體層102之後進行。
作為用來形成光阻遮罩的光，例如可以使用i線(波長365nm)、g線(波長436nm)、h線(波長405nm)或將這些光混合的光。此外，還可以使用紫外線、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。此外，代替用於曝光的光，也可以使用電子束。當使用極紫外光、X射線或電子束時，可以進行極其精細的加工，所以是較佳的。注意，在藉由掃描電子束等束而進行曝光時，不需要 光罩。
(阻擋層、一對電極的形成)
接著，在基底絕緣層106、半導體層102上依次層疊並形成障壁膜120及導電膜123(圖3B)。
作為障壁膜120，可以利用與上述半導體膜的形成方法同樣的方法來形成。
導電膜123例如可以利用濺射法、蒸鍍法、CVD法等來形成。
接著，利用光微影法等在導電膜123上形成光阻遮罩。接著，藉由進行蝕刻去除導電膜123及障壁膜120的不需要的部分。然後，藉由去除光阻遮罩，形成一對電極103及接觸於電極103的底面的阻擋層110(圖3C)。
在此，如圖3C所示，有時在進行導電膜123及障壁膜120的蝕刻時，半導體層102的上部的一部分被蝕刻，而使不與一對電極103重疊的部分薄膜化。因此，較佳為考慮到蝕刻的深度而預先將成為半導體層102的半導體膜的厚度形成地較厚。
此外，作為阻擋層110，當使用其In的含有比例比半導體層102大的材料時，有時在形成障壁膜120時，在半導體層102的頂面作為阻擋層110的材料與半導體層102的材料的混合層形成In的濃度高的區域。當在半導體層102的頂面殘留有上述區域時，該區域被用作寄 生通道，有不能得到所需的電晶體特性的憂慮。例如，有時電晶體100的臨界電壓負向漂移而成為常開啟(normally-on)特性。因此，在進行導電膜123及障壁膜120的蝕刻時，去除半導體層102的上部的一部分是尤其有效的。
注意，在此雖然示出了使用同一光阻遮罩對一對電極103及阻擋層110進行蝕刻的方法，但是也可以使用不同的光阻遮罩分別進行加工。在該情況下，在至少不與半導體層102重疊的區域中以電極103配置於阻擋層110的端部的內側的方式進行加工。當使用同一光阻遮罩對一對電極103及阻擋層110進行蝕刻時，可以以不增加光罩的方式形成阻擋層110，所以是較佳的。當將不同的光罩用於電極103及阻擋層110時，可以藉由進行蝕刻去除障壁膜120的與半導體層102重疊的部分，而使電極103與半導體層102接觸。
(閘極絕緣層的形成)
接著，在半導體層102、一對電極103、阻擋層110、基底絕緣層106上形成閘極絕緣層104。
閘極絕緣層104可以利用濺射法、CVD法、MBE法、ALD法或PLD法等形成。尤其是，當利用CVD法，較佳為利用電漿CVD法來形成閘極絕緣層104時，可以提高被覆性，所以是較佳的。
另外，也可以在形成閘極絕緣層104之後對 閘極絕緣層104進行上述引入氧的處理。藉由對閘極絕緣層104引入氧而使其包含過剩氧，可以藉由之後的加熱處理對半導體層102供應氧。
(閘極電極的形成)
接著，在閘極絕緣層104上形成導電膜。然後，利用光微影法等在半導體膜上形成光阻遮罩，並藉由蝕刻去除導電膜的不需要的部分。然後，藉由去除光阻遮罩，可以形成閘極電極105(圖3D)。
成為閘極電極105的導電膜例如可以利用濺射法、蒸鍍法、CVD法等形成。
(絕緣層的形成)
接著，在閘極絕緣層104及閘極電極105上形成絕緣層107。
絕緣層107可以利用濺射法、CVD法、MBE法、ALD法或PLD法等形成。尤其是，若利用CVD法，較佳為利用電漿CVD法來形成絕緣層107，可以提高被覆性，所以是較佳的。
(加熱處理)
接著，進行加熱處理。藉由加熱處理從基底絕緣層106向半導體層102供應氧，而可以減少半導體層102中的氧缺陷。此時，藉由設置在接觸於電極103的底面的阻 擋層110，可以有效地抑制氧從基底絕緣層106擴散到電極103，並增大供應到半導體層102的氧的量。
此外，藉由加熱處理，阻擋層110內的氧的一部分擴散到電極103，在阻擋層110的接觸介面附近或阻擋層110整體產生氧缺陷，而使這些產生氧缺陷的區域n型化，由此阻擋層110低電阻化。其結果是，阻擋層110可以用作電極103的一部分。此外，在夾在半導體層102與電極103之間的區域中，也可以將阻擋層110用作電晶體的源極或汲極。
注意，雖然在此在形成絕緣層107之後進行了加熱處理，但是可以在形成成為一對電極103的導電膜之後的任一步驟進行加熱處理。尤其是，當障壁膜120或絕緣層107以覆蓋基底絕緣層106的狀態進行加熱處理時，可以抑制氧從基底絕緣層106釋放並擴散到外部，所以是較佳的。
藉由上述製程可以製造電晶體100(圖3E)。
[變形例子]
下面對其結構的一部分與上述結構例子所例示的電晶體不同的電晶體的結構例子進行說明。注意，在此省略與上述重複的部分的說明，只對不同點進行詳細說明。此外，即使位置或形狀不同，當其功能相同時，也會附加同一符號而省略說明。
(變形例子1)
圖4A示出下面所例示的電晶體150的剖面示意圖。電晶體150與電晶體100的不同之處主要在於其閘極絕緣層104的形狀不同。
使用與閘極電極105相同的光罩對電晶體150的閘極絕緣層104進行加工。因此，絕緣層107是以接觸於基底絕緣層106的頂面、電極103的頂面和側面以及阻擋層110的側面的方式而設置的。
如上所述，藉由採用以接觸於基底絕緣層106的頂面的方式設置絕緣層107的結構，即使在沒有設置阻擋層110的區域中也可以有效地抑制從基底絕緣層106釋放的氧擴散到外部。再者，由於絕緣層107是以接觸於阻擋層110的側面的方式設置的，因此基底絕緣層106的頂面的與半導體層102接觸的區域以外是與阻擋層110或絕緣層107接觸的結構。因此，不容易使氧透過的層可以有效地將基底絕緣層106中的有可能擴散的氧密封，從而可以增大對半導體層102供應的氧的量。
(變形例子2)
圖4B示出下面所例示的電晶體160的剖面示意圖。電晶體160與電晶體150的不同之處主要在於其半導體層102的上下分別具有氧化物層。
電晶體160包括：基底絕緣層106上的氧化 物層161；氧化物層161上的半導體層102；半導體層102上的一對阻擋層110及一對電極103；一對電極103及半導體層102上的氧化物層162；氧化物層162上的閘極絕緣層104；以及閘極絕緣層104上的閘極電極105。此外，在基底絕緣層106、電極103、閘極電極105上設置有絕緣層107。
氧化物層161及氧化物層162都包含含有與半導體層102相同的金屬元素中的一種以上的氧化物。
注意，有時半導體層102與氧化物層161的邊界或半導體層102與氧化物層162的邊界不明確。
例如，作為氧化物層161及氧化物層162，使用如下材料：包含In或Ga，典型為In-Ga類氧化物、In-Zn類氧化物、In-M-Zn類氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，並且其導帶底能量比半導體層102更近於真空能階。典型的是，氧化物層161或氧化物層162的導帶底的能量與半導體層102的導帶底的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
藉由將用作穩定劑的Ga的含量比半導體層102多的氧化物用於以夾著半導體層102的方式設置的氧化物層161及氧化物層162，可以抑制氧從半導體層102釋放。
作為半導體層102，例如當使用原子個數比為 In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn類氧化物時，作為氧化物層161或氧化物層162，例如可以使用原子個數比為In：Ga：Zn=1：3：2、1：3：4、1：3：6、1：6：4、1：6：8、1：6：10或1：9：6等的In-Ga-Zn類氧化物。此外，半導體層102、氧化物層161及氧化物層162的原子個數比分別包括上述原子個數比的±20%的變動作為誤差。此外，氧化物層161及氧化物層162既可以使用相同的組成的材料形成，又可以使用不同的組成的材料形成。
此外，當作為半導體層102使用In-M-Zn類氧化物時，作為用來形成成為半導體層102的半導體膜的靶材，當將該靶材所包含的金屬元素的原子個數比設定為In：M：Zn=x1：y1：z1時，較佳為使用如下原子個數比的氧化物：x1/y1的值為1/3以上且6以下，較佳為1以上且6以下，z1/y1的值為1/3以上且6以下，較佳為1以上且6以下。另外，藉由將z1/y1設定為6以下，可以使後面所述的CAAC-OS膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、3：1：2等。
此外，當作為氧化物層161、162使用In-M-Zn類氧化物時，作為用來形成成為氧化物層161、162的氧化物膜的靶材，當將該靶材所包含的金屬元素的原子個數比設定為In：M：Zn=x2：y2：z2時，較佳為使用如下原子個數比的氧化物：x2/y2<x1/y1，z2/y2的值為1/3以上且6以下，較佳為1以上且6以下。另外，藉由將z2/y2設定為6以下，可以使後面所述的CAAC-OS膜容易形成。作為靶 材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：4、1：3：6、1：3：8等。
另外，藉由將導帶底能量比半導體層102離真空能階近的材料用於氧化物層161及氧化物層162，主要在半導體層102中形成通道，半導體層102成為主要的電流路徑。如上所述，藉由將形成有通道的半導體層102夾在包含相同的構成元素的氧化物層161與氧化物層162之間，介面能階的生成得到抑制，而電晶體的電特性的可靠性得到提高。
注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)使用具有適當的組成的材料。另外，較佳為適當地設定半導體層102、氧化物層161、氧化物層162的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
另外，在電晶體160中，以使氧化物層162及閘極絕緣層104的端部與閘極電極105的端部大致一致的方式使用同一遮罩進行加工。此外，以接觸於氧化物層162及閘極絕緣層104的側面的方式設置有絕緣層107。藉由採用上述結構，可以抑制氧藉由氧化物層162及閘極絕緣層104的端部從半導體層102脫離。
以上是變形例子的說明。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，說明能夠適用於本發明的一個方式的半導體裝置的氧化物半導體。
氧化物半導體具有3.0eV以上的高能隙。在包括以適當的條件對氧化物半導體進行加工並充分降低其載子密度而獲得的氧化物半導體膜的電晶體中，可以使關閉狀態下的源極與汲極之間的洩漏電流(關態電流(off-state current))為比習知的使用矽的電晶體小得多。
能夠應用的氧化物半導體較佳為至少含有銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體的電晶體的電特性不均勻的穩定劑，較佳為除了包含上述元素以外，還包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類 氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1、In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=3：1：2或In：Ga：Zn=2：1：3的In-Ga-Zn類氧化物或接近於上述組成的氧化物。
當氧化物半導體膜含有多量的氫時，該氫與氧化物半導體鍵合而使該氫的一部分成為施體，因此產生 作為載子的電子。其結果是，導致電晶體的臨界電壓向負向漂移。因此，較佳為藉由在形成氧化物半導體膜之後進行脫水化處理(脫氫化處理)，從氧化物半導體膜去除氫或水分來進行高度純化以使其儘量不包含雜質。
另外，有時氧化物半導體膜中的氧也因脫水化處理(脫氫化處理)而被減少。因此，為了填補因對氧化物半導體膜的脫水化處理(脫氫化處理)而增加的氧缺陷，較佳為將氧添加到氧化物半導體膜。在本說明書等中，有時將對氧化物半導體膜供應氧的情況稱為加氧化處理，或者，有時將使氧化物半導體膜的氧含量超過化學計量組成的情況稱為過氧化處理。
如上所述，藉由進行脫水化處理(脫氫化處理)以從氧化物半導體膜去除氫或水分，並進行加氧化處理以填補氧缺陷，可以得到被i型(本質)化的氧化物半導體膜或無限趨近於i型而實質上呈i型(本質)的氧化物半導體膜。注意，“實質上呈i型”是指：在氧化物半導體膜中，來自於施體的載子極少(近於零)，載子密度為1×1017/cm3以下，1×1016/cm3以下，1×1015/cm3以下，1×1014/cm3以下，1×1013/cm3以下。
如此，具備i型或實質上呈i型的氧化物半導體膜的電晶體可以實現極為優良的關態電流特性。例如，可以將使用氧化物半導體膜的電晶體處於關閉狀態時的汲極電流在室溫(25℃左右)下設定為1×10-18A以下，較佳為1×10-21A以下，更佳為1×10-24A以下，或者，可以將 汲極電流在85℃的溫度下設定為1×10-15A以下，較佳為1×10-18A以下，更佳為1×10-21A以下。注意，“電晶體處於關閉狀態”是指：在採用n通道型電晶體的情況下，閘極電壓充分小於臨界電壓的狀態。明確而言，在閘極電壓比臨界電壓小1V以上、2V以上或3V以上時，電晶體成為關閉狀態。
下面，對氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，說明CAAC-OS膜。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
在CAAC-OS膜的穿透式電子顯微鏡(TEM： Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都是可以被容納在一個邊長小於100nm的立方體內的尺寸。因此，有時CAAC-OS膜所包含的結晶部的尺寸為可以被容納在一邊短於10nm、短於5nm或短於3nm的立方體。但是，有時包含在CAAC-OS膜中的多個結晶部聯結，從而形成一個大結晶區。例如，在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行 於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，在CAAC-OS膜中，c軸配向結晶部的分佈不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的c軸配向結晶部的比例高於被形成面附近的c軸配向結晶部的比例。另外，在添加有雜質的CAAC-OS膜中，添加有雜質的區域變質而有時CAAC-OS膜中的c軸配向結晶部所占的比例根據區域不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半 徑)大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的TEM影像中有時觀察不到明確的結晶部。微晶氧化物半導體膜中含有的結晶 部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的TEM影像時，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高 的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
實施方式3
在本實施方式中，參照圖式對一種半導體裝置(記憶體裝置)的一個例子進行說明，該半導體裝置(記憶體裝置)使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖5A示出半導體裝置的剖面圖，並且圖5B示出半導體裝置的電路圖。
在圖5A和圖5B所示的半導體裝置中，下部設置有使用第一半導體材料的電晶體3200，上部設置有使用第二半導體材料的電晶體3300及電容元件3400。此外，作為電晶體3300，可以使用在實施方式1中說明的電晶體。圖5A示出使用電晶體100的例子。
此外，電容元件3400的一個電極使用與電晶體3300的源極電極或汲極電極相同的材料形成，另一個電極使用與電晶體3300的閘極電極相同的材料形成，並 且介電質使用與電晶體3300的閘極絕緣層相同的材料形成，因此電容元件3400可以在形成電晶體3300的同時形成。
這裡，第一半導體材料和第二半導體材料較佳為具有彼此不同禁止帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(矽、鍺、矽鍺、碳化矽或砷化鎵等)用於第一半導體材料，並且將在實施方式1中說明的氧化物半導體用於第二半導體材料。使用單晶矽等作為氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於具有關態電流小的電特性而可以長時間保持電荷。
另外，雖然對上述電晶體都為n通道電晶體的情況進行說明，但是當然也可以使用p通道電晶體。另外，為了保持資料應用使用氧化物半導體的實施方式1所示那樣的電晶體以外，用於半導體裝置的材料或半導體裝置的結構等半導體裝置的具體結構不侷限於在此所示的結構。
圖5A中的電晶體3200、3220、3240包括：設置在包含半導體材料(例如，結晶矽等)的基板3000中的通道形成區；以夾著通道形成區的方式設置的雜質區域；與雜質區域接觸的金屬間化合物區域；設置在通道形成區上的閘極絕緣層；以及設置在閘極絕緣層上的閘極電極。注意，雖然有時在圖式中不明確地示出源極電極或汲極電極，但是為了方便起見有時將這種狀態也稱為電晶 體。此時，為了對電晶體的連接關係進行說明，有時將源極區或汲極區也稱為源極電極或汲極電極。換言之，在本說明書中，源極電極的記載會包括源極區。
在基板3000上以分別包圍電晶體3200、3220、3240的方式設置有元件隔離絕緣層3100。此外，以覆蓋電晶體3200、3220、3240的方式設置有絕緣層3130、絕緣層3140、絕緣層3150等多個絕緣層。此外，在絕緣層3130和絕緣層3140上設置有多個連接佈線，藉由嵌入在絕緣層3130或絕緣層3140中的插頭3360使連接佈線與連接佈線或連接佈線與電晶體電連接。另外，元件隔離絕緣層3100可以利用LOCOS(Local Oxidation of Silicon：矽局部氧化)或STI(Shallow Trench Isolation：淺溝槽隔離)等元件分離技術形成。
例如，在使用結晶矽基板的情況下，電晶體3200、3220、3240能夠進行高速工作。因此，藉由將電晶體3200用作讀出電晶體，可以高速地進行資料的讀出。
在絕緣層3150上設置有電晶體3300，其源極電極和汲極電極中的一個延伸而用作電容元件3400的一個電極。另外，該電極藉由連接佈線3350、插頭3360等電連接到電晶體3200的閘極電極。
圖5A所示的電晶體3300是其通道形成在具有氧化物半導體的半導體層中的頂閘極型電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以 長期保持儲存資料。換言之，因為可以製造不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
此外，以與電晶體3300重疊的方式隔著絕緣層3150設置有電極3250。藉由對作為第二閘極電極的該電極供應適當的電位，可以控制電晶體3300的臨界電壓。此外，可以提高電晶體3300的長期可靠性。此外，藉由使該電極具有與電晶體3300的閘極電極相同的電位可以增加通態電流(on-state current)。另外，也可以不設置電極3250。
如圖5A所示那樣，可以在形成電晶體3200的基板上形成電晶體3300及電容元件3400，所以可以提高半導體裝置的積體度。
在此，在絕緣層3150上設置有絕緣層3370、基底絕緣層106，在基底絕緣層106上設置有電晶體3300。與實施方式1所例示的絕緣層107同樣，絕緣層3370較佳是不容易使氧透過的層。藉由將絕緣層3370設置於基底絕緣層106下側，可以有效地抑制從基底絕緣層106釋放的氧擴散到絕緣層3370下側，並增大供應到電晶體3300的半導體層的氧的量。
另外，以接觸於電晶體3300的源極電極及汲極電極的底面的方式設置的阻擋層110以接觸於設置在絕緣層3150、絕緣層3370以及基底絕緣層106中的開口部的側面的方式設置。此外，阻擋層110還以接觸於設置在 開口部的底部的連接佈線3350的頂面的方式設置。因此，在該開口部中也可以遮斷氧擴散到絕緣層3370的下側的擴散路徑。
圖5B示出對應於圖5A的一部分的電路結構的一個例子。
在圖5B中，第一佈線3001與電晶體3200的源極電極電連接，第二佈線3002與電晶體3200的汲極電極電連接。此外，第三佈線3003與電晶體3300的源極電極和汲極電極中的一個電連接，第四佈線3004與電晶體3300的閘極電極電連接。並且，電晶體3200的閘極電極及電晶體3300的源極電極和汲極電極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。注意，未圖示相當於電晶體3220、電晶體3240、電極3250等的要素。
在圖5B所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極的電位的特徵，可以像如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態(on-state)的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位供應到電晶體3200的閘極電極及電容元件3400。換言之，對電晶體3200的閘極電極供應規定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任 一種。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態的電位，來使電晶體3300成為關閉狀態，而保持供應到電晶體3200的閘極電極的電荷(保持)。
因為電晶體3300的關態電流(off-state current)極小，所以電晶體3200的閘極電極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001供應規定的電位(恆電位)的狀態下對第五佈線3005供應適當的電位(讀出電位)時，根據保持在電晶體3200的閘極電極中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極供應高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極供應低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別供應到電晶體3200的閘極電極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200成為“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200依然是“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出 所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。如此，當不讀出資料時，對第五佈線3005供應不管閘極電極的狀態如何都使電晶體3200成為“關閉狀態”的電位，即小於Vth_H的電位，即可。或者，對第五佈線3005供應不管閘極電極的狀態如何都使電晶體3200成為“導通狀態”的電位，即大於Vth_L的電位，即可。
在本實施方式所示的半導體裝置中，藉由使用將氧化物半導體用於通道形成區的關態電流極小的電晶體，可以在極長的期間內保持儲存資料。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率極低，所以可以充分降低功耗。另外，即使在沒有電力供應的情況下(注意，較佳為固定電位)，也可以長期保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，由於不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如閘極絕緣層的劣化等問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，因此可以容易地實現高速的工作。
如上所述，能夠提供一種實現了微型化及高積體化且具有高電特性的半導體裝置。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，對一種具有與實施方式3不同結構的半導體裝置進行說明，該半導體裝置使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖6為半導體裝置的電路結構的一個例子。在該半導體裝置中，第一佈線4500與電晶體4300的源極電極電連接，第二佈線4600與電晶體4300的第一閘極電極電連接，並且電晶體4300的汲極電極與電容元件4400的一個端子電連接。此外，作為包括在該半導體裝置中的電晶體4300，可以使用在實施方式1中說明的電晶體。另外，第一佈線4500可以具有位元線的功能，第二佈線4600可以具有字線的功能。
在該半導體裝置(記憶單元4250)中，可以採用與圖5A和圖5B所示的電晶體3300與電容元件3400相同的連接方式。因此，與在實施方式3中說明的電容元件3400同樣地，可以在製造電晶體4300的同時形成電容元件4400。
接著，說明對圖6所示的半導體裝置(記憶 單元4250)進行資料的寫入及保持的情況。
首先，藉由對第二佈線4600供應使電晶體4300成為導通狀態的電位，以使電晶體4300成為導通狀態。由此，第一佈線4500的電位被供應到電容元件4400的一個端子(寫入)。然後，藉由將第二佈線4600的電位設定為使電晶體4300成為關閉狀態的電位，來使電晶體4300成為關閉狀態，由此儲存電容元件4400的一個端子的電位(保持)。
使用氧化物半導體的電晶體4300具有關態電流極小的特徵。因此，藉由使電晶體4300成為關閉狀態，可以在極長的時間內儲存電容元件4400的一個端子的電位(或儲存在電容元件4400中的電荷)。
接著，對資料的讀出進行說明。當電晶體4300成為導通狀態時，處於浮動狀態的第一佈線4500與電容元件4400導通，於是，電荷在第一佈線4500與電容元件4400之間被再次分配。其結果是，第一佈線4500的電位發生變化。第一佈線4500的電位的變化量根據電容元件4400的一個端子的電位(或儲存在電容元件4400中的電荷)而發生變化。
例如，在以V表示電容元件4400的一個端子的電位，以C表示電容元件4400的電容，以CB表示第一佈線4500所具有的電容成分，並且以VB0表示電荷被再次分配之前的第一佈線4500的電位的情況下，電荷被再次分配之後的第一佈線4500的電位為(CB×VB0+C×V )/(CB+C)。由此可知，作為記憶單元4250的儲存狀態，假設電容元件4400的一個端子的電位是V1及V0(V1>V0)的兩個狀態時，保持電位V1時的第一佈線4500的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第一佈線4500的電位(=(CB×VB0+C×V0)/(CB+C))。
並且，藉由比較第一佈線4500的電位與規定的電位，可以讀出資料。
如上所述，圖6所示的半導體裝置(記憶單元4250)可以利用電晶體4300的關態電流極小的特徵而長時間保持儲存在電容元件4400中的電荷。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率極低，所以可以充分降低功耗。另外，即使在沒有電力供應的情況下，也可以長期保持儲存資料。
較佳為層疊圖6所示的記憶單元4250與形成有用來驅動記憶單元4250的驅動電路的基板。藉由層疊記憶單元4250與驅動電路，可以實現半導體裝置的小型化。另外，對被層疊的記憶單元4250及驅動電路的個數沒有限制。
作為包括在驅動電路中的電晶體，較佳為使用與電晶體4300不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，更佳為使用單晶半導體。與使用氧化物半導體的電晶體相比，使用這種半導體材料的電晶體更能夠進行高速工作，因此該電晶體適合用 於記憶單元4250的驅動電路。
如上所述，能夠提供一種實現了微型化及高積體化且具有高電特性的半導體裝置。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，說明至少可以使用實施方式中的任一個所說明的電晶體且包含實施方式3或4所說明的記憶體裝置的CPU。
圖7是示出將在實施方式1中說明的電晶體至少用於其一部分的CPU的結構的一例的方塊圖。
圖7所示的CPU在基板1190上包括：ALU(Arithmetic logic unit：算術邏輯單元)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198(Bus I/F)；可改寫的ROM1199；以及ROM介面1189(ROM I/F)。作為基板1190，使用半導體基板、SOI基板或玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖7所示的CPU只是將其結構簡化而示出的一個例子，而實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖7所示的CPU或算術電路的結構為一個核心，設置多個該核心並使其同時並聯地工作。另外，在CPU的內部算術電路或資 料通路中能處理的位數例如為8位、16位、32位、64位等。
在藉由匯流排介面1198輸入到CPU的指令被輸入到指令解碼器1193且被解碼之後，該指令被輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令而進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，當CPU執行程式時，中斷控制器1194對來自外部的輸入/輸出裝置或週邊電路的中斷要求根據其優先度或遮罩狀態進行判斷，並處理該要求。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態而從暫存器1196讀出資料或將資料寫入暫存器1196。
另外，時序控制器1195生成控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1生成內部時脈信號CLK2的內部時脈生成部，將該內部時脈信號CLK2供應到上述各種電路。
在圖7所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用在上述實施方式中示出的電晶體。
在圖7所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇利用正反器保持資料還是利用電容元件保持資料。當選擇利用正反器保持資料時，對暫存器1196中的記憶單元供應電源電壓。當選擇利用電容元件保持資料時，改寫電容元件的資料，而可以停止對暫存器1196內的記憶單元供應電源電壓。
圖8示出可用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件700包括：被儲存的資料在停止電源供應時消失的電路701；被儲存的資料在停止電源供應時不消失的電路702；開關703；開關704；邏輯元件706；電容元件707以及具有選擇功能的電路720。電路702包括電容元件708、電晶體709及電晶體710。另外，記憶元件700根據需要還可以包括如二極體、電阻元件或電感器等其他元件。
在此，電路702可以使用在實施方式4中說明的記憶體裝置。在停止對記憶元件700供應電源電壓之後，接地電位(0V)或使電晶體709成為關閉狀態的電位繼續被輸入到電路702中的電晶體709的閘極。例如，電晶體709的閘極藉由電阻器等負載接地。
在此示出如下例子：開關703使用具有一導電型(例如，n通道型)的電晶體713構成，而開關704使用具有與該一導電型相反的導電型(例如，p通道型) 的電晶體714構成。這裡，開關703的第一端子對應於電晶體713的源極和汲極中的一個，開關703的第二端子對應於電晶體713的源極和汲極中的另一個，並且開關703的第一端子與第二端子之間的導通或非導通(即，電晶體713的導通狀態或關閉狀態)由輸入到電晶體713的閘極中的控制信號RD選擇。開關704的第一端子對應於電晶體714的源極和汲極中的一個，開關704的第二端子對應於電晶體714的源極和汲極中的另一個，並且，開關704的第一端子與第二端子之間的導通或非導通(即，電晶體714的導通狀態或關閉狀態)由輸入到電晶體714的閘極中的控制信號RD選擇。
電晶體709的源極和汲極中的一個電連接到電容元件708的一對電極中的一個及電晶體710的閘極。在此，將連接部分稱為節點M2。電晶體710的源極和汲極中的一個電連接到能夠供應低電位電源的佈線(例如，GND線)，而另一個電連接到開關703的第一端子(電晶體713的源極和汲極中的一個)。開關703的第二端子(電晶體713的源極和汲極中的另一個)電連接到開關704的第一端子(電晶體714的源極和汲極中的一個)。開關704的第二端子(電晶體714的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關703的第二端子(電晶體713的源極和汲極中的另一個)、開關704的第一端子(電晶體714的源極和汲極中的一個)、邏輯元件706的輸入端子和電容元件707的一對電 極中的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件707的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件707的一對電極中的另一個電連接到能夠供應低電位電源的佈線(例如，GND線)。可以對電容元件708的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件708的一對電極中的另一個電連接到能夠供應低電位電源的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，也可以不設置電容元件707及電容元件708。
控制信號WE被輸入到電晶體709的第一閘極(第一閘極電極)。開關703及開關704的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路701中的資料的信號被輸入到電晶體709的源極和汲極中的另一個。圖8示出從電路701輸出的信號被輸入到電晶體709的源極和汲極中的另一個的例子。由邏輯元件706使從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路720輸入到電路 701。
另外，雖然圖8示出從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號經由邏輯元件706及電路720被輸入到電路701的例子，但是本發明的一個方式不侷限於此。也可以不使從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路701。例如，當在電路701內設置有節點並在該節點中保持使從輸入端子輸入的信號的邏輯值反轉的信號時，可以將從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號輸入到該節點。
圖8所示的電晶體709可以使用在實施方式1中說明的電晶體。另外，如實施方式3所說明那樣，電晶體709較佳為使用具有第二閘極(第二閘極電極)的電晶體。可以對第一閘極輸入控制信號WE並對第二閘極輸入控制信號WE2。控制信號WE2可以是具有固定電位的信號。該固定電位例如可以選自接地電位GND或低於電晶體709的源極電位的電位等。控制信號WE2是具有用來控制電晶體709的臨界電壓的電位信號，能夠降低電晶體709的截止電流(cutoff current)(Icut)。另外，電晶體709也可以使用不具有第二閘極的電晶體。
另外，在圖8所示的用於記憶元件700的電晶體中，電晶體709以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中 的電晶體。例如，可以使用其通道形成在矽層或矽基板中的電晶體。另外，也可以作為用於記憶元件700的所有的電晶體使用其通道形成在氧化物半導體層中的電晶體。或者，記憶元件700除了電晶體709以外也可以包括其通道形成在氧化物半導體層中的電晶體，並且作為剩下的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖8所示的電路701例如可以使用正反器電路。另外，邏輯元件706例如可以使用反相器或時脈反相器等。
在本發明的一個方式的半導體裝置中，在不向記憶元件700供應電源電壓的期間，可以由設置在電路702中的電容元件708保持儲存在電路701中的資料。
另外，其通道形成在氧化物半導體層中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體層中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流小得多。因此，藉由將這種電晶體用作電晶體709，即使在不向記憶元件700供應電源電壓的期間也可以長期間儲存電容元件708中的信號。因此，記憶元件700在停止供應電源電壓的期間也可以保持儲存資料(資料)。
另外，藉由設置開關703及開關704，能夠使儲存元件進行預充電工作，因此可以縮短在再次開始供應電源電壓之後電路701重新保持原來的資料的時間。
另外，在電路702中，由電容元件708保持的信號被輸入到電晶體710的閘極。因此，在再次開始向記憶元件700供應電源電壓之後，可以將由電容元件708保持的信號轉換為電晶體710的狀態(導通狀態或關閉狀態)，並從電路702讀出。因此，即使在對應於保持在電容元件708中的信號的電位有些變動的情況下，也可以準確地讀出原來的信號。
藉由將這種記憶元件700用於處理單元所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理單元整體或構成處理單元的一個或多個邏輯電路中在短時間內也可以停止供應電源而可以抑制功耗。
在本實施方式中，雖然說明了將記憶元件700用於CPU的例子，但是也可以將記憶元件700應用於DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等LSI、RF-ID(Radio Frequency Identification：射頻識別)。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，說明可以使用在實施方式1中說明的電晶體、在實施方式3、4中說明的記憶體裝置或在實施方式5中說明的能夠使用CPU等(包括DSP、定製LSI、PLD、RF-ID)的電子裝置的例子。
在實施方式1中說明的電晶體、在實施方式3、4中說明的記憶體裝置或在實施方式5中說明的CPU等可以應用於各種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、個人電腦、文字處理機、影像再現裝置、可攜式音訊播放機、收音機、磁帶錄音機、音響、電話機、無繩電話、行動電話機、車載電話、步話機、無線設備、遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、IC晶片、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、輻射計數器(radiation counters)、透析裝置、X射線診斷裝置等醫療設備等。另外，也可以舉出感煙探測器、感熱探測器、氣體警報裝置、防盜警報裝置等警報裝置。再者，還可以舉出工業設備諸如引導燈、信號機、帶式輸送機、電梯、自動扶梯、工業機器人、蓄電系統等。另外，利用使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車 (EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替上述汽車的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖9A至9C示出這些電子裝置的具體例子。
在圖9A所示的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。可以將實施方式1所例示的電晶體用於用來使安裝於外殼8001的顯示部8002工作的驅動電路或像素。
作為顯示部8002，可以使用液晶顯示裝置、在各個像素中具備有機EL元件等發光元件的發光裝置、電泳顯示裝置、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)等半導體顯示裝置。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機接收一般的電視廣播，再者，藉由經由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU8004或記憶體等。藉由作為CPU8004或記憶 體使用上述實施方式所示的電晶體、記憶體裝置或CPU，可以實現低功耗化。
圖9A所示的警報裝置8100是住宅用火災警報器，其包括感煙或感熱檢測部8102和微型電腦8101。微型電腦8101是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU的電子裝置的一個例子。
另外，圖9A所示的包括室內機8200和室外機8204的空調器是包含在實施方式1中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，室內機8200具有外殼8201、出風口8202、CPU8203等。在圖9A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，在室內機8200和室外機8204的兩者中也可以設置有CPU8203。藉由將在實施方式1中示出的電晶體用於空調器的CPU，可以實現低功耗化。
另外，圖9A所示的電冷藏冷凍箱8300是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖9A中，CPU8304設置在外殼8301的內部。藉由將在實施方式1中示出的電晶體用於電冷藏冷凍箱8300的CPU8304，可以實現低功耗化。
圖9B例示出電子裝置的一個例子的電動汽車。電動汽車9700安裝有二次電池9701。二次電池9701 的功率由電路9702調整輸出而供應到驅動裝置9703。電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將在實施方式1中示出的電晶體用於電動汽車9700的CPU，可以實現低功耗化。
驅動裝置9703包括直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的操作資料(加速、減速、停止等)、行車資料(上坡、下坡等資料，或者車輪所受到的負載資料等)的輸入資料，向電路9702輸出控制信號。電路9702根據處理裝置9704的控制信號而調整從二次電池9701供應的電能並控制驅動裝置9703的輸出。當安裝有交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。

Claims (16)

  1. 一種半導體裝置，包括：佈線上的第一絕緣層；該第一絕緣層上的氧化物半導體層；該氧化物半導體層上的源極電極和汲極電極；該氧化物半導體層及該源極電極和該汲極電極中的一個之間的第一阻擋層；該氧化物半導體層及該源極電極和該汲極電極中的另一個之間的第二阻擋層；該源極電極和該汲極電極上的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，該第一阻擋層及該第二阻擋層中的各個包括氧化物，該氧化物包含銦、鋅及第一金屬，其中，該氧化物半導體層包括銦、鋅及該第一金屬，其中，該第一金屬是鋁、鈦、鎵、釔、鋯、鑭、鈰、釹和鉿中的一個，並且其中，該第一阻擋層透過設置在該第一絕緣層中的開口與該佈線接觸。
  2. 一種半導體裝置，包括：包括半導體材料的第一電晶體；該第一電晶體上的佈線；該佈線上的第一絕緣層；以及該第一絕緣層上的第二電晶體，該第二電晶體包括：該第一絕緣層上的氧化物半導體層；該氧化物半導體層上的源極電極和汲極電極；該氧化物半導體層及該源極電極和該汲極電極中的一個之間的第一阻擋層；該氧化物半導體層及該源極電極和該汲極電極中的另一個之間的第二阻擋層；該源極電極和該汲極電極上的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，該半導體材料包含矽、鍺、矽鍺、碳化矽和砷化鎵中的至少一個，其中，該第一阻擋層及該第二阻擋層中的各個包括氧化物，該氧化物包含銦、鋅及第一金屬，其中，該氧化物半導體層包括銦、鋅及該第一金屬，其中，該第一金屬是鋁、鈦、鎵、釔、鋯、鑭、鈰、釹和鉿中的一個，並且其中，該第一阻擋層透過設置在該第一絕緣層中的開口與該佈線接觸。
  3. 根據申請專利範圍第1項之半導體裝置，還包括該第一絕緣層下的第二閘極電極。
  4. 根據申請專利範圍第2項之半導體裝置，其中該第二電晶體還包括該第一絕緣層下的第二閘極電極。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中該第一阻擋層及該第二阻擋層中的各個中的銦的含量高於該氧化物半導體層中的銦的含量。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中該第一阻擋層及該第二阻擋層中的各個中的該第一金屬的含量低於或等於該第一阻擋層及該第二阻擋層中的各個中的銦的含量。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該第一絕緣層包括氧化矽或氧氮化矽。
  8. 根據申請專利範圍第1或2項之半導體裝置，其中該第一絕緣層包括高於該第一絕緣層的化學計量組成之比例的氧。
  9. 根據申請專利範圍第1或2項之半導體裝置，其中該源極電極和該汲極電極包括鋁、鉻、銅、鉭、鈦及鉬中的至少一個。
  10. 根據申請專利範圍第2項之半導體裝置，還包括該第二電晶體上的第二絕緣層，其中該第二絕緣層包括氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿及氧氮化鉿中的至少一個。
  11. 根據申請專利範圍第1或2項之半導體裝置，其中該第一阻擋層及該第二阻擋層中的各個的厚度為3nm以上且100nm以下。
  12. 根據申請專利範圍第1或2項之半導體裝置，其中當從該半導體裝置的頂部觀察時，該氧化物半導體層包括從該氧化物半導體層的一邊緣到另一邊緣延伸之第一區域，以及其中當從該半導體裝置的該頂部觀察時，該第一阻擋層及該第二阻擋層中的一個、該源極電極和該汲極電極中的一個、及該閘極電極與該氧化物半導體層的該第一區域之整體重疊。
  13. 根據申請專利範圍第1或2項之半導體裝置，其中當以俯視觀察時，該第一阻擋層及該第二阻擋層中的一個的形狀及該源極電極和該汲極電極中的一個的形狀彼此大致一致。
  14. 根據申請專利範圍第1或2項之半導體裝置，其中在通道寬度方向上，該氧化物半導體層的寬度小於該第一阻擋層及該第二阻擋層中的各個的寬度以及該源極電極和該汲極電極中的各個的寬度。
  15. 根據申請專利範圍第1或2項之半導體裝置，其中，該第一阻擋層與該開口的側表面和該佈線的頂表面接觸。
  16. 根據申請專利範圍第1或2項之半導體裝置，其中該源極電極和該汲極電極中的該一個設置在該第一絕緣層中所設置的該開口的內部。
TW103113547A 2013-05-01 2014-04-14 半導體裝置 TWI631711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013096364 2013-05-01
JP2013-096364 2013-05-01

Publications (2)

Publication Number Publication Date
TW201501310A TW201501310A (zh) 2015-01-01
TWI631711B true TWI631711B (zh) 2018-08-01

Family

ID=51840997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113547A TWI631711B (zh) 2013-05-01 2014-04-14 半導體裝置

Country Status (4)

Country Link
US (1) US9761737B2 (zh)
JP (4) JP2014232869A (zh)
TW (1) TWI631711B (zh)
WO (1) WO2014178335A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9773915B2 (en) 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9397118B2 (en) * 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
CN112768511A (zh) 2015-02-06 2021-05-07 株式会社半导体能源研究所 半导体装置及其制造方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US11205664B2 (en) * 2017-12-27 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7137979B2 (ja) 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057672A1 (en) * 2007-08-31 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US20120001169A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0612799B2 (ja) 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101228160B1 (ko) 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5371467B2 (ja) 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102223595B1 (ko) * 2009-11-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102066532B1 (ko) * 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011114866A1 (en) * 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101928897B1 (ko) * 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI608486B (zh) * 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8659957B2 (en) * 2011-03-07 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
TWI548057B (zh) * 2011-04-22 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US8848464B2 (en) * 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8837203B2 (en) * 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057672A1 (en) * 2007-08-31 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US20120001169A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014232869A (ja) 2014-12-11
JP6786688B2 (ja) 2020-11-18
JP2018170530A (ja) 2018-11-01
JP6603373B2 (ja) 2019-11-06
TW201501310A (zh) 2015-01-01
US20140326994A1 (en) 2014-11-06
US9761737B2 (en) 2017-09-12
JP6983975B2 (ja) 2021-12-17
JP2021015990A (ja) 2021-02-12
WO2014178335A1 (en) 2014-11-06
JP2020010064A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI631711B (zh) 半導體裝置
JP7495559B2 (ja) 半導体装置
JP6620200B2 (ja) 半導体装置
JP6442455B2 (ja) 半導体装置
US9773915B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees