KR102392059B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102392059B1
KR102392059B1 KR1020130089832A KR20130089832A KR102392059B1 KR 102392059 B1 KR102392059 B1 KR 102392059B1 KR 1020130089832 A KR1020130089832 A KR 1020130089832A KR 20130089832 A KR20130089832 A KR 20130089832A KR 102392059 B1 KR102392059 B1 KR 102392059B1
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
diffusion barrier
dielectric layer
dielectric
Prior art date
Application number
KR1020130089832A
Other languages
English (en)
Other versions
KR20150014321A (ko
Inventor
이동수
황의철
조성호
이명재
이상문
이성훈
모하메드 라킵 우딘
서형석
양문승
허지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130089832A priority Critical patent/KR102392059B1/ko
Priority to US14/211,789 priority patent/US9099304B2/en
Publication of KR20150014321A publication Critical patent/KR20150014321A/ko
Application granted granted Critical
Publication of KR102392059B1 publication Critical patent/KR102392059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

II-V 화합물 반도체층과 유전체층 사이에 확산 방지층을 포함하는 반도체 소자 및 그 제조 방법을 개시한다. 개시된 반도체 소자는, 화합물 반도체층, 상기 화합물 반도체층 위에 배치된 유전체층, 및 상기 반도체층과 유전체층 사이에 개재된 것으로 산화질화물을 포함하는 확산 방지층을 포함할 수 있다.

Description

반도체 소자 및 그 제조 방법{Semiconductor device and method of fabricating the same}
개시된 실시예들은 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 III-V 화합물 반도체층과 유전체층 사이에 확산 방지층을 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
화합물 반도체는 두 종류 이상의 원소가 결합을 하여서 반도체의 성질을 갖는 것이다. 예를 들어, 주기율표의 III족과 V족의 화합물인 Ga과 As를 이용한 GaAs 화합물 반도체가 대표적으로 사용되고 있다. GaAs와 같은 III-V 화합물 반도체를 이용한 반도체 소자는 실리콘을 이용한 반도체 소자보다 전자의 이동도가 5배 이상 빠르기 때문에 고속 구동이 가능할 뿐만 아니라, 높은 온도에서 안정적으로 동작할 수 있기 때문에 고전력 장치에서도 사용이 가능하다. 또한, 높은 주파수 대역에서 동작할 수 있어서 밀리미터파나 마이크로파용 장치나 광전자 소자로도 사용을 할 수 있다. 또한, III-V 화합물 반도체는 적외선에서부터 가시광선에 이르는 빛을 낼 수도 있어서 다양한 색의 빛을 발생시키는 LED나 반도체 레이저에서도 널리 사용되고 있다. III-V 화합물 반도체는 소비 전력도 또한 낮다는 장점이 있다.
이러한 III-V 화합물 반도체에서 혼합된 물질의 종류와 조성에 따라 다양한 특성을 갖는 반도체를 만들 수 있다. 그런데, III-V 화합물 반도체는 실리콘 반도체에 비하여 산화되기 쉽기 때문에, 산화물층과 계면을 형성할 경우, 화합물 반도체의 표면이 산화되면서 표면 거칠기가 증가하고 물리적/전기적 결함이 발생할 수 있다.
III-V 화합물 반도체층과 유전체층 사이에 확산 방지층을 포함하는 반도체 소자 및 그 제조 방법을 제공한다.
일 유형에 따른 반도체 소자는, 화합물 반도체층; 상기 화합물 반도체층 위에 배치된 유전체층; 및 상기 반도체층과 유전체층 사이에 개재된 것으로 산화질화물을 포함하는 확산 방지층;을 포함할 수 있다.
상기 화합물 반도체층은 III족 내지 VI족의 원소들 중 적어도 하나를 포함할 수 있다.
상기 확산 방지층은, 예를 들어, HfONx, SiONx, AlONx, TiSiONx, TaSiONx, HfSiOxNy, 및 MxOyNz(여기서, M은 전이 금속 또는 희토류 금속) 중에서 적어도 하나를 포함할 수 있다.
상기 확산 방지층의 두께는 예를 들어 10nm 이하일 수 있다.
또한, 상기 유전체층은 예를 들어, HfO2, Al2O3, La2O3, ZrO2, HfSiO, HfSiON, HfLaO, LaAlO, 및 SrTiO 중에서 적어도 하나를 포함할 수 있다.
상기 반도체 소자는 상기 화합물 반도체층과 상기 확산 방지층 사이에 개재된 패시베이션층을 더 포함할 수 있다.
예를 들어, 상기 패시베이션층은 상기 화합물 반도체층의 표면 위에 형성된 S, N, F, Cl 및 H 중에서 적어도 하나를 포함할 수 있다.
또한, 상기 확산 방지층은 상기 화합물 반도체층 위에 형성된 SiN, AlN, 및 HfN 중에서 적어도 하나를 포함할 수 있다.
또한, 상기 확산 방지층은 상기 화합물 반도체층의 표면을 질화 처리하여 상기 화합물 반도체층의 표면에 형성된 질화물층을 포함할 수 있다.
일 실시예에서, 상기 확산 방지층과 상기 유전체층은 동일한 재료로 이루어진 하나의 층일 수 있다.
예를 들어, 상기 확산 방지층과 유전체층은 HfOxNy 및 HfSiOxNy 중에서 적어도 하나를 포함할 수 있다.
다른 유형에 따른 반도체 소자의 제조 방법은, 화합물 반도체층 위에 산화질화물을 포함하는 확산 방지층을 형성하는 단계; 및 상기 확산 방지층 위에 유전체층을 형성하는 단계;를 포함할 수 있다.
상기 확산 방지층은, 예를 들어, 원자층 증착(ALD), 화학기상증착(CVD) 또는 스퍼터링 방식으로 형성될 수 있다.
상기 확산 방지층은 SiN, AlN, 및 HfN 중에서 적어도 하나를 포함할 수 있으며, 상기 반도체 소자의 제조 방법은 상기 유전체층의 형성 후에 열처리를 수행하는 단계를 더 포함할 수 있다.
상기 반도체 소자의 제조 방법은, 상기 화합물 반도체층 위에 확산 방지층을 형성하기 전에, 상기 화합물 반도체층의 표면에 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
개시된 실시예에 따르면, 화합물 반도체층과 유전체층 사이에 확산 방지층으로서 계면 특성이 우수하고, 유전율이 비교적 높으며, 열적 안정성이 높고, 매우 치밀한 막질을 갖는 산화질화물(oxynitride)을 개재시키기 때문에, 화합물 반도체층과 유전체층 사이의 계면의 산화를 억제할 수 있다. 따라서, 계면에 III족 또는 V족의 원소가 쌓이거나 유전체층으로 확산되는 것을 방지하고 계면 산화막의 형성을 방지할 수 있어서, 반도체 소자의 전기적 특성을 개선할 수 있다.
예컨대, 전계 효과 트랜지스터(FET)에서 작은 서브-임계 스윙(sub-threshold swing; SS)이 가능하기 때문에 높은 Ion/Ioff 비를 구현할 수 있다. 또한, MOS 캐패시터(metal oxide semiconductor capacitor)의 축적 영역(accumulation region)에서의 특성(Cacc)의 저하를 방지할 수 있다. 그리고, 계면에서의 이동도 저하를 방지하여 구동 속도를 향상시킬 수 있고, 오프시 누설전류(off leakage current)를 줄여서 소모 전력을 줄일 수 있다.
도 1은 일 실시예에 따른 화합물 반도체 소자의 구조를 개략적으로 도시하는 단면도이다.
도 2는 다른 실시예에 따른 화합물 반도체 소자에서 화합물 반도체층과 유전체층 사이의 계면 부분만을 보이는 개략적인 단면도이다.
도 3은 또 다른 실시예에 따른 화합물 반도체 소자에서 화합물 반도체층과 유전체층 사이의 계면 부분만을 보이는 개략적인 단면도이다.
도 4는 또 다른 실시예에 따른 화합물 반도체 소자에서 화합물 반도체층과 유전체층 사이의 계면 부분만을 보이는 개략적인 단면도이다.
도 5는 또 다른 실시예에 따른 화합물 반도체 소자에서 화합물 반도체층과 유전체층 사이의 계면 부분만을 보이는 개략적인 단면도이다.
도 6은 또 다른 실시예에 따른 화합물 반도체 소자에서 화합물 반도체층과 유전체층 사이의 계면 부분만을 보이는 개략적인 단면도이다.
이하, 첨부된 도면들을 참조하여, 반도체 소자 및 그 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 일 실시예에 따른 화합물 반도체 소자(10)의 구조를 개략적으로 도시하는 단면도이다. 도 1을 참조하면, 본 실시예에 따른 화합물 반도체 소자(10)는 화합물 반도체층(11), 상기 화합물 반도체층(11) 위에 배치된 유전체층(13), 및 화합물 반도체층(11)과 유전체층(13) 사이에 개재된 확산 방지층(12)을 포함할 수 있다. 또한, 본 실시예에 따른 화합물 반도체 소자(10)는 유전체층(13)의 양측에서 화합물 반도체층(11)의 상부를 도핑하여 형성된 소스/드레인 영역(15, 16), 및 유전체층(13) 위에 배치된 전극(14)을 더 포함할 수 있다. 전극(14)은 예를 들어 게이트 전극일 수 있다.
도 1에 도시된 화합물 반도체 소자(10)는, 예컨대, 금속 산화막 반도체 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field-effect transistor)일 수 있다. 그러나, 이는 화합물 반도체 소자(10)의 단순한 예일 뿐이며, 본 실시예가 MOSFET에만 한정되는 것은 아니다. 예를 들어, 본 실시예에 따른 화합물 반도체 소자(10)는 MOSFET뿐만 아니라, 유전체층(13)과 화합물 반도체층(11)이 계면을 형성할 수 있는 다양한 종류의 트랜지스터, 캐패시터, 발광 소자, 광센서, 변조기, 태양 전지, 집적 회로 등에 적용될 수 있다. 또한, 도 1에서는 유전체층(13) 위에 전극(14)이 형성된 것으로 도시되어 있으나, 본 실시예는 이에 한정되는 것이 아니며, 화합물 반도체 소자(10)의 종류 및 구조에 따라 전극 이외의 다른 층이 유전체층(13) 위에 배치될 수도 있다.
화합물 반도체층(11)은 예를 들어, III족의 Ga, In, V족의 As, P 또는 VI족의 칼코지나이드(chalcogenide) 등을 포함할 수 있다. 예컨대, 상기 화합물 반도체층(11)은 GaN, GaAs, InGaAs, InP 등을 포함할 수 있다. 유전체층(13)은 SiO2를 사용할 수도 있지만, 충분한 정전용량과 두께를 확보하기 위하여 고유전율(High-k)을 갖는 유전체 재료로 이루어질 수 있다. 예를 들어, 유전체층(13)은 HfO2, Al2O3, La2O3, ZrO2, HfSiO, HfSiON, HfLaO, LaAlO, SrTiO 등과 같은 고유전율 재료를 갖는 금속 산화물 유전체를 사용할 수 있다.
유전체층(13) 상에 배치된 전극(14)은, 예를 들어, 백금(Pt)과 같은 금속을 사용할 수 있다. 소스/드레인 영역(15, 16)은 유전체층(13)의 양측에 인접한 화합물 반도체층(11)의 상부 영역을 도핑하여 형성될 수 있다. 예를 들어, 화합물 반도체층(11)이 n-형으로 도핑된 경우, 소스/드레인 영역(15, 16)은 p-형으로 도핑될 수 있으며, 화합물 반도체층(11)이 p-형으로 도핑된 경우, 소스/드레인 영역(15, 16)은 n-형으로 도핑될 수 있다.
그런데, 화합물 반도체층(11)은 열적 불안정성 및 산화하기 쉬운 특성을 갖기 때문에, 유전체층(13)과 화합물 반도체층(11)이 직접 계면을 형성할 경우, 계면 특성이 저하되기 쉽다. 즉, 화합물 반도체층(11) 위에 유전체층(13)을 형성하는 동안 화합물 반도체층(11)의 표면이 산화될 수 있으며, 그 이후의 공정에서도 고온으로 인해 화합물 반도체층(11)의 원소가 유전체층(13)으로 확산될 수 있다. 예를 들어, 화합물 반도체층(11)으로서 GaAs를 사용하는 경우, 화합물 반도체층(11)의 표면에 있는 GaAs가 산소와 반응하여 Ga2O3가 형성되고 As 원소가 분리될 수 있다. 분리된 As 원소는 고온 공정에서 유전체층(13)으로 확산되어 유전체층(13)의 유전체 특성을 열화시킬 수 있다. 이로 인해, 화합물 반도체층(11)과 유전체층(13)의 계면에 결정 결함이 발생할 수 있고, 전류의 누설 및 전자 이동도의 저하를 초래할 수 있다.
본 실시예에 따르면, 유전체층(13)과 화합물 반도체층(11)이 직접 계면을 형성하지 않도록, 유전체층(13)과 화합물 반도체층(11) 사이에 확산 방지층(12)이 개재될 수 있다. 확산 방지층(12)은, 예를 들어, 산화질화물(oxynitride)을 포함할 수 있다. 일반적으로, 산화질화물은 계면 특성이 우수하고, 열적 안정성이 높고, 매우 치밀한 막질을 갖는다. 따라서, 화합물 반도체층(11)으로 산소가 침투하여 화합물 반도체를 산화시키는 것을 방지할 수 있으며, 화합물 반도체층(11)과 유전체층(13) 사이에 원소가 상호 확산되는 것을 방지할 수 있다. 또한, 산화질화물은 유전율이 비교적 높기 때문에 고유전율을 갖는 유전체층(13)의 특성에도 영향을 주지 않을 수 있다. 이러한 점에서 확산 방지층(12)도 유전체층(13)의 일부로 볼 수도 있다. 즉, 유전체층(13)이 확산 방지 재료와 고유전율 재료의 이중층 구조로 형성된 것으로 볼 수도 있다.
이러한 확산 방지층(12)의 산화질화물로서, 예를 들어, HfONx, SiONx, AlONx, TiSiONx, TaSiONx, MxOyNz(여기서, M은 전이 금속 또는 희토류 금속) 등을 사용할 수 있다. 이러한 산화질화물의 조성 및 두께는 후속하는 공정 조건(예컨대, 열처리 조건), 화합물 반도체층(11)의 재료, 조성, 결정면 상태, 유전체층(13)의 재료 및 조성 등에 따라 다양하게 선택될 수 있다. 예를 들어, 확산 방지층(12)이 MxOyNz를 사용하는 경우, 조성비는 0≤x≤5, 0≤y≤5, 0≤z≤5의 범위에서 선택될 수 있다. 확산 방지층(12)도 역시 유전체로서 기능할 수 있으므로, 유전체층(13)의 성능에 대한 영향을 줄이기 위하여 유전율이 높을수록 좋으며 두께는 약 10nm 이하일 수 있다. 확산 방지층(12)은, 예를 들어, 원자층 증착(ALD; atomic layer deposition), 화학기상증착(CVD; chemical vapor deposition), 또는 스퍼터링(sputtering) 등의 다양한 방법으로 화합물 반도체층(11) 위에 형성될 수 있다.
또한, 화합물 반도체층(11) 위에, 예를 들어, SiN, AlN, HfN 등을 포함하는 질화물층을 형성한 후에, 질화물층 위에 유전체층(13)을 형성하고, 열처리(thermal annealing)를 수행할 수 있다. 열처리 온도는 유전체 재료 특성 및 계면 상태에 따라 다를 수 있으나, 대체로 800℃ 이하에서 수행될 수 있다. 그러면, 질화물층의 질소 성분과 유전체층(13)의 산소 성분으로 인하여 유전체층(13)의 아래에 산화질화물이 형성되어 확산 방지층(12)의 기능을 할 수 있다.
도 2는 다른 실시예에 따른 화합물 반도체 소자(10)에서 화합물 반도체층(11)과 유전체층(13) 사이의 계면 부분만을 보이는 개략적인 단면도이다. 도 2를 참조하면, 화합물 반도체층(11) 위에 차례로, 패시베이션층(18), 확산 방지층(12), 유전체층(13), 및 전극(14)이 적층될 수 있다. 도 1과 비교할 때, 화합물 반도체 소자(10)는 화합물 반도체층(11)과 확산 방지층(12) 사이에 패시베이션층(18)을 더 포함할 수 있다.
패시베이션층(18)은 화합물 반도체층(11)의 표면에 있는 III족이나 V족의 원소들을, 예를 들어, S, N, F, Cl, H 등과 같은 원소들로 치환하여 형성될 수 있다. 즉, 패시베이션층(18)은 화합물 반도체층(11)의 표면 위에 S, N, F, Cl, H 등으로 얇게 코팅된 층일 수 있다. 패시베이션층(18)이 화합물 반도체층(11)의 표면에 결합할 경우, 결합 에너지(bonding energy)의 증가를 통해 공공(vacancy)이나 불포화 결합(dangling bond) 등과 같은 결함에 의해 야기되는 갭 상태(gap state)를 줄여주는 역할을 기대할 수 있다. 그러나, 통상적으로 패시베이션층(18)은 고온에 취약하다. 이에 반해, 패시베이션층(18) 위에 형성된 확산 방지층(12)이 패시베이션층(18)의 낮은 열적 안정성을 보완할 수 있다. 따라서, 패시베이션층(18)과 확산 방지층(12)을 함께 사용함으로써 화합물 반도체층(11)의 산화 및 화합물 반도체층(11)과 유전체층(13) 사이의 상호 확산을 더욱 억제할 수 있다.
도 3은 또 다른 실시예에 따른 화합물 반도체 소자(10)에서 화합물 반도체층(10)과 유전체층(13) 사이의 계면 부분만을 보이는 개략적인 단면도이다. 도 3을 참조하면, 별도의 확산 방지층(12)을 형성하는 대신에 화합물 반도체층(11)의 표면을 질화 처리하여, 화합물 반도체층(11)의 표면에 질화물층(11a)을 형성할 수 있다. 예를 들어, 화합물 반도체층(11)으로서 InGaAs를 사용하는 경우, 화합물 반도체층(11)의 표면에 형성된 질화물층(11a)은 N-InGaAs가 될 수 있다. 이러한 질화물층(11a)은, 예를 들어, 화합물 반도체층(11)을 암모니아 분위기에서 가열하여 형성할 수 있다. 또한, 암모니아 분위기에서 가열과 함께 플라즈마 처리를 추가할 수도 있다.
이렇게 형성된 질화물층(11a)은 그 위에 형성된 금속 산화물을 포함하는 유전체층(13) 내의 산소와 함께 산화질화물을 형성하여 확산 방지층(12)의 기능을 할 수 있다. 도 3에 도시된 질화물층(11a)은 독립적으로 사용될 수도 있지만, 상기 질화물층(11a) 위에 확산 방지층(12)을 추가적으로 형성하는 것도 가능하다. 또한, 질화물층(11a)은 도 2에 도시된 패시베이션층(18)과도 함께 사용될 수도 있다.
한편, 유전체층(13)이 산화질화물을 포함하여 확산 방지층(12)과 같은 특성을 갖는 동시에 충분히 큰 유전율을 갖는 경우에는, 화합물 반도체층(11) 위에 직접 유전체층(13)을 형성할 수도 있다. 예를 들어, HfOxNy, HfSiOxNy와 같은 유전체는 유전체층(13)으로서 사용할 수 있을 만큼 충분히 큰 유전율을 가지며 산화질화물을 포함하기 때문에, 확산 방지층(12)과 유전체층(13)의 기능을 동시에 수행할 수 있다. 대신에, HfOxNy, HfSiOxNy를 확산 방지층(12)으로서 사용하고, 그 위에 별도의 유전체층(13)을 형성하는 것도 가능하다. 또한, 도 3에 도시된 질화물층(11a) 위에 유전체층(13)으로서 HfOxNy, HfSiOxNy를 형성할 수도 있다. 이 경우, 유전체층(13)과 확산 방지층(12)이 동일한 재료로 이루어진 하나의 층이라고 볼 수도 있다.
상술한 실시예들에 따르면, 화합물 반도체층(11)과 유전체층(13) 사이에 확산 방지층(12)으로서 계면 특성이 우수하고, 유전율이 비교적 높으며, 열적 안정성이 높고, 매우 치밀한 막질을 갖는 산화질화물을 개재시키기 때문에, 화합물 반도체층(11)과 유전체층(13) 사이의 계면의 산화를 억제할 수 있다. 따라서, 계면에 III족 또는 V족의 원소가 쌓이거나 유전체층으로 확산되는 것을 방지하고 계면 산화막의 형성을 방지할 수 있어서, 화합물 반도체 소자(10)의 전기적 특성을 개선할 수 있다.
예컨대, 전계 효과 트랜지스터(FET)에서 작은 서브-임계 스윙(sub-threshold swing; SS)이 가능하기 때문에 높은 Ion/Ioff 비를 구현할 수 있다. 또한, MOS 캐패시터(metal oxide semiconductor capacitor)의 축적 영역(accumulation region)에서의 특성(Cacc)의 저하를 방지할 수 있다. 그리고, 계면에서의 이동도 저하를 방지하여 구동 속도를 향상시킬 수 있고, 오프시 누설전류(off leakage current)를 줄여서 소모 전력을 줄일 수 있다.
지금까지는 화합물 반도체층(11), 확산 방지층(12), 유전체층(13) 등이 평면형인 경우에 대해 설명하였으나, 상술한 실시예들은 어떠한 형태의 구조에도 모두 적용될 수 있다. 예를 들어, 도 4 내지 도 6은 단위 면적 당 채널 제어도(channel controllability)를 향상시키기 위한 핀 구조의 전계 효과 트랜지스터(FinFET; fin field effect transistor)에 상술한 실시예들을 적용한 예를 도시하는 것으로, 화합물 반도체층(21)과 유전체층(23) 사이의 계면 부분만을 보이기 위한 개략적인 단면도이다.
먼저, 도 4를 참조하면, 화합물 반도체층(21)은 중심부가 수직하게 돌출된 채널 영역(25)을 포함할 수 있다. 그리고, 채널 영역(25)을 포함하는 화합물 반도체층(21)의 외부 표면을 둘러싸도록 확산 방지층(22)과 유전체층(23)이 형성될 수 있으며, 유전체층(23)의 표면에는 전극(25)이 형성될 수 있다. 단면 형태를 제외하고는 화합물 반도체층(21), 확산 방지층(22), 및 유전체층(23)의 재료와 기능은 도 1 내지 도 3에서 설명한 내용이 그대로 적용될 수 있다. 예컨대, 확산 방지층(22)은 산화질화물을 포함하는 재료로 이루어질 수 있다.
또한, 도 5에 도시된 바와 같이, 화합물 반도체층(21)과 확산 방지층(22) 사이에 S, N, F, Cl, H 등으로 형성된 패시베이션층(28)이 더 개재될 수 있다. 또한, 도 6에 도시된 바와 같이, 채널 영역(25)을 포함하는 화합물 반도체층(21)의 외부 표면을 질화 처리하여 질화물층(21a)을 형성할 수도 있다.
지금까지, 본 발명의 이해를 돕기 위하여 반도체 소자 및 그 제조 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
10.....반도체 소자 11, 21.....화합물 반도체층
11a, 21a....질화막 12, 22.....확산 방지층
13, 23.....유전체층 14, 24.....전극
15, 16.....소스/드레인 영역 18, 28.....패시베이션층

Claims (21)

  1. 화합물 반도체층;
    상기 화합물 반도체층 위에 배치된 유전체층;
    상기 유전체층 상에 배치되고, 상기 유전체층과 직접 접촉된 전극;
    상기 화합물 반도체층과 유전체층 사이에 개재된 것으로 산화질화물을 포함하는 확산 방지층; 및
    상기 화합물 반도체층과 상기 확산 방지층 사이에 개재된 패시베이션층을 포함하고,
    상기 화합물 반도체층, 상기 패시베이션층, 상기 확산 방지층, 상기 유전체층 및 상기 전극은 순차적으로 적층되어 있고,
    상기 유전체층은 상기 확산 방지층의 상부면 상에 구비되고,
    상기 패시베이션층은 상기 화합물 반도체층의 표면에 코팅된 층으로써, S, N, F, Cl 및 H 중 적어도 하나를 포함하는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 화합물 반도체층 위에 패시베이션층을 형성하는 단계;
    상기 패시베이션층 상에 산화질화물을 포함하는 확산 방지층을 형성하는 단계;
    상기 확산 방지층의 상부면 상에 유전체층을 형성하는 단계; 및
    상기 유전체층 상에 직접 전극을 형성하는 단계;를 포함하고,
    상기 화합물 반도체층, 상기 패시베이션층, 상기 확산 방지층, 상기 유전체층 및 상기 전극은 순차적으로 적층하고,
    상기 패시베이션층은 상기 화합물 반도체층의 표면에 코팅된 층으로써, S, N, F, Cl 및 H 중 적어도 하나를 포함하는 반도체 소자의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서,
    상기 확산 방지층은 SiN, AlN, 및 HfN 중에서 적어도 하나를 포함하며,
    상기 유전체층의 형성 후에, 열처리(thermal annealing)를 수행하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020130089832A 2013-07-29 2013-07-29 반도체 소자 및 그 제조 방법 KR102392059B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130089832A KR102392059B1 (ko) 2013-07-29 2013-07-29 반도체 소자 및 그 제조 방법
US14/211,789 US9099304B2 (en) 2013-07-29 2014-03-14 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089832A KR102392059B1 (ko) 2013-07-29 2013-07-29 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150014321A KR20150014321A (ko) 2015-02-06
KR102392059B1 true KR102392059B1 (ko) 2022-04-28

Family

ID=52389799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089832A KR102392059B1 (ko) 2013-07-29 2013-07-29 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9099304B2 (ko)
KR (1) KR102392059B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102434699B1 (ko) * 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
US10181397B2 (en) 2015-09-30 2019-01-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147827A (en) 1990-06-06 1992-09-15 Matsushita Electric Industrial Co., Ltd. Method for producing a passivation film of InP compound semiconductor
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体ｍｉｓ型電界効果トランジスタ
JP2005328059A (ja) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層
JP2008530770A (ja) * 2005-01-13 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ｎ−ＦＥＴ用途のためのＨｆＳｉＮ金属を形成する方法
JP2008243927A (ja) * 2007-03-26 2008-10-09 Univ Nagoya 電界効果トランジスタ及びその製造方法
US7763317B2 (en) * 2007-03-30 2010-07-27 Intel Corporation High K dielectric growth on metal triflate or trifluoroacetate terminated III-V semiconductor surfaces
US20110114992A1 (en) 2008-01-30 2011-05-19 Osram Opto Semiconductors Gmbh Method for Producing an Electronic Component and Electronic Component
US8415772B2 (en) 2008-11-17 2013-04-09 International Business Machines Corporation Method to prevent surface decomposition of III-V compound semiconductors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
JP3859403B2 (ja) 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
KR100500573B1 (ko) 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US7504700B2 (en) 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
US8247322B2 (en) * 2007-03-01 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Via/contact and damascene structures and manufacturing methods thereof
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8344418B2 (en) 2009-12-23 2013-01-01 Intel Corporation Materials for interfacing high-K dielectric layers with III-V semiconductors
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8948227B2 (en) * 2013-01-11 2015-02-03 Source Photonics, Inc. Isolated modulator electrodes for low power consumption
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147827A (en) 1990-06-06 1992-09-15 Matsushita Electric Industrial Co., Ltd. Method for producing a passivation film of InP compound semiconductor
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体ｍｉｓ型電界効果トランジスタ
JP2005328059A (ja) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層
JP2008530770A (ja) * 2005-01-13 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ｎ−ＦＥＴ用途のためのＨｆＳｉＮ金属を形成する方法
JP2008243927A (ja) * 2007-03-26 2008-10-09 Univ Nagoya 電界効果トランジスタ及びその製造方法
US7763317B2 (en) * 2007-03-30 2010-07-27 Intel Corporation High K dielectric growth on metal triflate or trifluoroacetate terminated III-V semiconductor surfaces
US20110114992A1 (en) 2008-01-30 2011-05-19 Osram Opto Semiconductors Gmbh Method for Producing an Electronic Component and Electronic Component
US8415772B2 (en) 2008-11-17 2013-04-09 International Business Machines Corporation Method to prevent surface decomposition of III-V compound semiconductors

Also Published As

Publication number Publication date
KR20150014321A (ko) 2015-02-06
US20150028458A1 (en) 2015-01-29
US9099304B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
US9929239B2 (en) Semiconductor device and method of fabricating the same
US8445345B2 (en) CMOS structure having multiple threshold voltage devices
US7355235B2 (en) Semiconductor device and method for high-k gate dielectrics
US20060131672A1 (en) Nitrogen treatment to improve high-k gate dielectrics
US20140291775A1 (en) Semiconductor device
US10680108B2 (en) Field-effect transistor comprising germanium and manufacturing method thereof
CN101853882A (zh) 具有改进的开关电流比的高迁移率多面栅晶体管
WO2016051691A1 (ja) 半導体装置およびその製造方法
US9219122B2 (en) Silicon carbide semiconductor devices
JP4134575B2 (ja) 半導体装置およびその製造方法
US20080203500A1 (en) Semiconductor device and production method therefor
KR102392059B1 (ko) 반도체 소자 및 그 제조 방법
US20080003752A1 (en) Gate dielectric materials for group III-V enhancement mode transistors
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US9406517B2 (en) SiGe surface passivation by germanium cap
US8163620B2 (en) Method for etching Mo-based metal gate stack with aluminium nitride barrier
US20230187525A1 (en) Insulated Gate Structure, Wide Bandgap Material Power Device With the Same and Manufacturing Method Thereof
US6803613B2 (en) Semiconductor device and manufacturing method of the same
KR100860471B1 (ko) 반도체 소자 및 그의 제조방법
Takenaka et al. MOS interface engineering for high-mobility Ge CMOS
US10777665B2 (en) III-V and Zn based finFET structure formed using low temperature deposition techniques
Yamaguchi et al. Formation of HfSiON/SiO/sub 2//Si-substrate gate stack with low leakage current for high-performance high-/spl kappa/MISFETs
KR101811663B1 (ko) 후속 열처리 공정을 이용한 반도체 소자 제조 방법 및 그에 의해 제조된 반도체 소자
Nayfeh Heterojunction tunneling transistors using gate-controlled tunneling across silicon–germanium/silicon epitaxial thin films
JP2012023119A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant