KR100500573B1 - 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 - Google Patents

금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100500573B1
KR100500573B1 KR10-2003-0044099A KR20030044099A KR100500573B1 KR 100500573 B1 KR100500573 B1 KR 100500573B1 KR 20030044099 A KR20030044099 A KR 20030044099A KR 100500573 B1 KR100500573 B1 KR 100500573B1
Authority
KR
South Korea
Prior art keywords
metal
layer
copper
interlayer insulating
diffusion barrier
Prior art date
Application number
KR10-2003-0044099A
Other languages
English (en)
Other versions
KR20050004989A (ko
Inventor
원석준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0044099A priority Critical patent/KR100500573B1/ko
Priority to US10/879,076 priority patent/US7084056B2/en
Publication of KR20050004989A publication Critical patent/KR20050004989A/ko
Application granted granted Critical
Publication of KR100500573B1 publication Critical patent/KR100500573B1/ko
Priority to US11/487,441 priority patent/US20060255463A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

이미지 소자와 같이 고집적화된 반도체 장치에 적합한 금속 배선이 개시되어 있다. 기판 상에 적어도 하나의 제1 요부를 갖는 제1 절연막이 형성된다. 제1 구리 금속 패턴은 상기 제1 요부를 매립하고, 상기 제1 절연막 및 제1 구리 금속 패턴 상에, 투과율이 높은 산화 금속물로 형성되어 구리 물질의 확산을 방지하는 확산 방지막이 형성된다. 상기 확산 방지막 상에, 상기 하부 금속 패턴의 상부면을 노출하는 제2 요부를 갖는 층간 절연막이 형성된다. 제2 구리 금속층 패턴은 상기 제2 요부를 매립하도록 형성하여 이미지 소자의 배선을 구리 배선을 형성할 수 있다. 외부 광이 상기 확산 방지막에 의해 차단되는 것을 최소화되어 포토 다이오드의 센싱 능력이 증가되고, 확산 방지막을 산화 금속물로 형성함으로서 기생 케패시터가 감소된다.

Description

금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지 소자 및 그 제조 방법{Metal wiring and method of the same, Image device having metal wiring and method of manufacturing the same}
본 발명은 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지 소자 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 구리로 이루어지는 금속 배선 및 그 제조 방법, CIS (CMOS Image Sense) 장치 및 그 제조 방법에 관한 것이다.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
반도체 소자는 트랜지스터, 저항 및 캐패시터 등으로 구성되며, 이러한 반도체 소자를 반도체 기판상에 구현하는데 있어서 배선은 필수적으로 요구된다. 배선은 전기적인 신호를 전송시키는 역할을 하므로 전기적인 저항이 낮고 경제적이고 신뢰성이 높아야 한다. 반도체 소자가 고집적화 됨에 따라, 배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기도 감소한다. 패턴의 미세화에 따라 점점 회로 선폭이 줄어들면서, 배선을 형성하는데 점점 어려움이 가중되고 있다.
이에 따라, 상기 반도체 장치의 금속 배선으로 사용되는 금속층을 포함하는 배선에 대한 요구도 엄격해지고 있다. 기판상에 형성되는 소자들의 밀도를 높이기 위하여 금속 배선층은 다층 구조로 형성한다. 이는 주로 알루미늄 또는 텅스텐을 사용하여 형성하고 있다. 그러나, 알루미늄 또는 텅스텐은 비저항이 각각 2.8 x 10E-8Ωm, 5.5 x 10E-8Ωm 정도로 높기 때문에 상기 다층 구조에는 적합하지 않다. 따라서, 최근에는 다층 구조의 금속층으로서 비저항이 상대적으로 낮고, 일렉트로 마이그레이션(electromigration) 특성이 양호한 구리를 사용하고 있다.
그런데, 상기 구리 물질은 규소 및 산화 규소에 대하여 매우 빠르게 확산된다. 때문에, 구리 패턴의 표면에는 상기 구리의 확산을 방지하기 위한 베리어 금속막 및 확산 방지막을 형성하여야 한다. 상기 구리 패턴의 측면 및 저면에는 베리어 금속막이 형성되고, 상기 구리 패턴의 상부면에는 확산 방지막이 형성된다.
또한, 상기 구리 물질은 반응 이온 식각(RIE, Reactive Ion Etch) 방식으로 패턴을 형성하기가 어렵기 때문에, 다마신 방식을 적용하여 패턴을 형성하여야 한다. 상기 다마신 방식을 적용하여 구리 금속 배선을 형성하는 경우에 상기 확산 방지막은 식각 공정시의 저지막으로서도 작용한다.
상기 구리 패턴의 상부면에 형성되는 상기 확산 방지막은 일반적으로 층간 절연막과의 식각 선택비가 높고 구리의 확산을 방지할 수 있는 실리콘 질화물로 이루어진다. 그러나, 상기 실리콘 질화물로 이루어지는 확산 방지막은 상기 층간 절연막으로 구리가 확산되는 것을 방지하고 식각 저지막의 기능을 정상적으로 수행하기 위해서, 300 내지 1000Å정도의 두께로 형성하여야만 한다. 그런데, 상기 실리콘 질화물은 유전 상수가 8 정도로 매우 높기 때문에, 상기 배선들 간에 기생 케패시턴스가 증가하게 된다. 상기 기생 케패시턴스의 증가로 인해 응답 속도가 감소하게 된다.
최근에는, CMOS 이미지 센서와 같은 광에 관련된 소자들에도 상기 구리로 이루어지는 배선을 사용하는 방법이 제안되고 있다.
상기 CMOS 이미지 센서는 CMOS 제조기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자이다. 최근에는 디지털 스틸 카메라, 휴대폰의 카메라, 도어폰의 카메라등 이미지 센서에 대한 수요가 폭발적으로 늘어나면서, CIS 장치에 대한 수요도 기하급수적으로 늘어나고 있다. 이에 따라서, 각종 응용 제품에서 고성능의 CIS 장치가 요구되고 있다. 이러한 요구에 부응하여 0.18미크론의 디자인 룰을 이용하여 CIS 장치를 개발하기 위하여 공정 개발을 진행하여 왔고, 차세대 이미지 센서는 0.13미크론 디자인 룰에 의한 공정 개발이 필요하다.
일반적으로 0.13미크론 이하의 작은 패턴을 갖는 CIS 장치는 알루미늄을 이용한 금속 배선을 형성하기가 어려우므로, 알루미늄 대신에 구리를 이용한 금속 배선을 적용하는 것이 바람직하다. 그런데, 상기에서도 설명한 바와 같이 다마신 공정을 적용하여 구리 금속 배선을 형성하는 경우에는 식각 저지 및 확산 방지를 위해 실리콘 질화물로 이루어지는 확산 방지막을 형성하여야 한다. 그러나, 상기 실리콘 질화물은 광 흡수율이 매우 높기 때문에, 상기 실리콘 질화물을 사용하는 경우 외부에서 광을 받아들여서 반응하여야 하는 포토 다이오드를 갖는 이미지 센서에 있어서는 매우 치명적으로 불리하다.
표 1은 실리콘 질화막 두께별, 광의 파장별로 실리콘 질화막의 광 흡수율을 보여준다.
막의 두께(㎚) 파장400(㎚) 파장500(㎚)
광 흡수율 광 흡수율
40 8% 3%
80 16% 6%
120 23% 9%
160 30% 12%
200 36% 15%
240 41% 18%
280 46% 20%
320 51% 23%
360 55% 25%
상기 CIS 장치에서 구리 배선을 적용하는 경우, 각 배선층마다 확산 방지막으로서 적어도 하나의 실리콘 질화막을 형성하여야 한다. 예컨대, CIS장치에서 상기 확산 방지막이 500Å의 두께로 6층이 적층되는 경우에는 전체 확산 방지막의 두께가 3000Å이 되므로, 표 1에 의하면, 약 48%의 광이 흡수된다. 상기와 같이, 상기 광이 하부의 포토 다이오드에 도달하기 이전에 상기 확산 방지막에서 대부분 흡수되어 CIS 장치의 동작 불량을 야기한다.
본 발명의 제1 목적은 기생 케패시턴스가 감소되는 금속 배선을 제공하는 것이다.
본 발명의 제2 목적은 상기 금속 배선을 제조하는데 특히 적합한 금속 배선 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은 0.13㎛ 이하 공정에서 제조할 수 있고, 상기 금속 배선을 갖는 신규한 구조의 이미지 장치를 제공하는 것이다.
본 발명의 제4 목적은 상술한 신규한 이미지 장치를 제조하는 데 특히 적합한 이미지 장치의 제조 방법을 제공하는 것이다.
상기한 제1 목적을 달성하기 위하여 본 발명은, 기판 상에 구비되고, 적어도 하나의 제1 요부를 갖는 제1 절연막; 상기 제1 요부를 매립하는 제1 금속 패턴; 상기 제1 절연막 및 제1 금속 패턴 상에 구비되고, 금속 산화물로 형성되어 상기 제1 금속 패턴의 금속 물질의 확산을 방지하는 확산 방지막; 상기 확산 방지막 상에 구비되고, 상기 제1 금속 패턴의 상부면을 노출하는 제2 요부를 갖는 제2 절연막; 및 상기 제2 요부를 매립하는 제2 금속 패턴을 구비하는 것을 특징으로 하는 금속 배선을 제공한다.
상기한 제2 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 제1 절연막을 형성하는 단계; 상기 하부 절연막에 제1 요부를 형성하는 단계; 상기 요부를 매립하는 제1 금속 패턴을 형성하는 단계; 상기 제1 금속 패턴 및 제1 절연막상에 금속 산화물로 이루어지는 확산 방지막을 형성하는 단계; 상기 확산 방지막 상에 제2 절연막을 형성하는 단계; 상기 제2 절연막에 상기 하부 금속 패턴의 상부면을 노출하는 제2 요부를 형성하는 단계; 및 상기 제2 요부를 매립하는 금속층 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 금속 배선 형성 방법을 제공한다.
상술한 제3 목적을 달성하기 위하여, 본 발명은 광소자를 포함하는 반도체 소자들이 형성된 기판; 상기 기판상에 형성되고, 적어도 하나의 요부를 갖는 층간 절연막 패턴들이 적층된 층간 절연막 구조물; 상기 요부를 매립하고 신호 전달을 위한 금속 패턴들; 상기 금속 패턴 및 층간 절연막 패턴상의 계면에 산화 금속물로 이루어지는 확산 방지막; 상기 층간 절연막 구조물상에 형성된 칼라필터; 및 상기 칼라필터 상에 형성된 마이크로 렌즈를 포함하는 것을 특징으로 하는 이미지 소자를 제공한다.
상술한 제4 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 광소자를 포함하는 반도체 소자를 형성하는 단계; 상기 반도체 기판 상에 하부 절연막을 형성하는 단계; 상기 하부 절연막에 요부를 형성하는 단계; 상기 요부를 매립하는 금속층 패턴을 형성하는 단계; 상기 금속층 패턴 및 층간 절연막 패턴들 상의 계면에, 층간 절연막과 식각 선택비를 갖는 산화 금속물로 이루어지는 확산 방지막을 형성하는 단계; 상기 확산 방지막 상에 칼라필터를 형성하는 단계; 및 상기 칼라필터 상에 마이크로 렌즈를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법을 제공한다.
본 발명에 따르면, 구리 배선은 식각 저지 및 확산 방지를 위해 금속 산화물로 이루어지는 확산 방지막을 포함한다. 상기 금속 산화물로 이루어지는 확산 방지막은 확산 방지 효과 및 실리콘 산화물과의 식각 선택비가 종래의 실리콘 질화막에 비해 우수하다. 때문에, 상기 구리 배선은 확산 방지막의 두께를 종래에 비해 감소할 수 있다.
또한, 본 발명에 의하면, 이미지 소자의 배선을 구리를 사용하여 형성할 수 있다. 이 때, 상기 구리 배선은 식각 저지 및 확산 방지를 위해 광 투과도가 높은 금속 산화물로 이루어지는 확산 방지막을 포함한다. 따라서, 외부 광이 상기 확산 방지막에 의해 차단되는 것을 최소화되어 포토 다이오드의 센싱 능력이 증가된 다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 금속 배선을 나타내는 단면도이다.
도 1을 참조하면, 필드 산화막(도시 안함)에 의해 한정된 활성 영역을 갖는 반도체 기판(10)이 구비된다. 상기 기판(10) 상에는, 홀 또는 트렌치를 구비하는 하부 절연막(12)이 형성되어 있다.
상기 홀 또는 트렌치 내에는 금속 물질이 매립되어 형성되는 하부 금속 패턴(20)이 구비된다. 상기 하부 금속 패턴(20)은 구리로 이루어진다.
상기 하부 금속 패턴(20)의 측면 및 저면에는 하부 베리어 금속막 패턴(15)이 형성된다. 이 때, 상기 하부 금속 패턴(20)을 티타늄으로 형성하는 경우에는 상기 하부 베리어 금속막 패턴(15)을 구비하지 않아도 된다. 그러나, 상기 하부 금속 패턴(20)이 텅스텐 또는 구리로 이루어지는 경우에는 텅스텐 또는 구리가 상기 하부 절연막(12)으로 확산되는 것을 방지하기 위하여 상기 하부 베리어 금속막 패턴(15)을 형성하는 것이 바람직하다. 본 실시예에서는 상기 하부 금속 패턴(20)을 구리 물질로 형성한다. 상기 하부 베리어 금속막 패턴(15)은 예를 들면, 티타늄 질화물 또는 탄탈륨 질화물로 이루어진다.
상기 하부 절연막(12) 및 상기 하부 금속 패턴(20) 상에 제1 금속 산화 방지막(22)이 구비된다. 상기 제1 금속 산화 방지막(22)은 실리콘 질화물로 형성된다. 상기 제1 금속 산화 방지막(22)은 30Å이하로 얇게 구비된다.
상기 제1 금속 산화 방지막(22) 상에는, 후속의 식각 공정 시에 식각 저지막으로 사용하고 구리의 확산을 방지하기 위하여 산화 금속 물질로 이루어지는 제1 확산 방지막(24)을 구비한다. 상기 제1 확산 방지막(24)은 실리콘 산화물과 식각 선택비가 높은 물질로 선택된다. 또한, 상기 제1 확산 방지막(24)은 광 흡수율이 낮은 (즉, 광투과율이 높은) 투명한 절연 물질로 형성된다. 예를 들면, 상기 제1 확산 방지막(24)은 산화 알루미늄(Al2O3)으로 형성된다. 상기 산화 알루미늄으로 이루어지는 제1 확산 방지막(24)은 100 내지 500Å의 두께를 갖는다. 보다 바람직하게는, 200 내지 300Å의 두께를 갖는다.
만일, ALD 방식이나 반응 가스를 사용하지 않고 산소가 포함된 소오스 가스를 사용하여 상기 제1 확산 방지막(24)을 증착하는 경우에는 구리의 산화가 거의 일어나지 않으므로 상기 제1 금속 산화 방지막(22)을 형성하지 않을 수도 있다.
상기 제1 확산 방지막(24) 상에 제1 층간 절연막(30)이 구비된다. 상기 제1 층간 절연막(30), 제1 확산 방지막(24) 및 제1 금속 산화 방지막(22)에는 상기 하부 금속 패턴(20)과 접속시키기 위한 제1 비아 콘택홀 및 제1 트렌치가 구비된다. 상기 제1 층간 절연막(30)중에서, 제1 하부 층간 절연막(30a)에는 상기 제1 비아 콘택홀이 형성되고, 제1 상부 층간 절연막(30b)에는 제1 트렌치가 형성된다.
상기 제1 층간 절연막(30)내에는 제1 트렌치용 식각 저지막(40)이 포함된다. 구체적으로, 상기 제1 트렌치용 식각 저지막(40)은 상기 제1 하부 층간 절연막(30a) 및 제1 상부 층간 절연막(30b)의 계면에 구비된다. 상기 제1 트렌치용 식각 저지막(40)은 산화 알루미늄으로 형성될 수 있다. 상기 제1 트렌치용 식각 저지막(40)은 300 내지 1000Å의 두께를 갖는다. 보다 바람직하게는, 500 내지 700Å의 두께를 갖는다.
상기 제1 비아 콘택홀 및 상기 제1 트렌치의 내부면에는 상기 제1 층간 절연막(30)으로 구리가 확산되는 것을 방지하는 제1 베리어 금속막 패턴(50)을 형성한다. 상기 제1 베리어 금속막 패턴(50)은 예컨대 티타늄 질화물 또는 탄탈륨 질화물로 이루어진다.
상기 제1 베리어 금속막 패턴(50)이 형성되어 있는 제1 비아 콘택홀 및 제1 트렌치에 금속 물질이 채워져 있어 상기 하부 금속 패턴(20)과 전기적으로 접속되는 제1 배선(60)을 구비한다. 상기 제1 배선(60)은 상기 하부 금속 패턴(20)과 접속되는 제1 비아 콘택(60a) 및 상기 제1 비아 콘택(60a)에 신호를 인가하기 위한 제1 배선 라인(60b)으로 이루어진다. 상기 제1 비아 콘택(60a) 및 제1 배선 라인(60b)은 구리로 이루어진다.
도시하지는 않았지만, 상기 제1 층간 절연막 상에 동일하게, 제2 금속 산화 방지막, 제2 확산 방지막, 제2 층간 절연막 및 제2 트렌치용 식각 저지막이 형성될 수 있다. 또한, 상기 제2 금속 산화 방지막, 제2 확산 방지막, 제2 층간 절연막 및 제2 트렌치용 식각 저지막 내에는 하부의 제1 배선과 전기적으로 접속하는 제2 배선이 형성된다. 또한, 상기와 같은 구조로서 계속적으로 배선들이 적층될 수 있다.
상기 설명한 본 발명의 일실시예에 따른 구리 배선은 식각 저지 및 확산 방지를 위한 막으로서 금속 산화막을 사용한다. 이 때, 상기 금속 산화막은 종래의 확산 방지막으로 사용되는 실리콘 질화막에 비해 식각 선택비가 높고 확산 방지의 효과가 우수하다. 때문에, 종래에 비해 상기 식각 저지용 막의 두께를 감소시킬 수 있고, 이로 인해 기생 케패시턴스를 최소화할 수 있다.
도 2a 내지 도 2g는 도 1에 도시된 금속 배선 형성 방법을 보여주는 단면도들이다.
도 2a를 참조하면, 반도체 기판(10) 상에 하부 절연막(12)을 형성한다. 이어서, 상기 하부 절연막(12)의 소정 부위를 식각하여 하부 금속 패턴이 형성될 영역을 정의하는 홀 또는 트렌치를 형성한다. 상기 홀 또는 트렌치 내부 표면에 하부 베리어 금속막을 얇게 형성한다. 상기 하부 베리어 금속막은 후속 공정에서 상기 홀 또는 트렌치 내에 금속 물질을 매립할 때 상기 금속 물질이 상기 하부 절연막으로 확산되는 것을 방지하기 위한 막이다. 상기 하부 베리어 금속막은 티타늄 질화물 또는 탄탈륨 질화막으로 형성한다.
이어서, 상기 하부 베리어 금속막이 형성되어 있는 상기 홀 또는 트렌치 내에 금속 물질을 매립한다. 상기 금속 물질을 에치백(etch back) 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 방법으로 일부 제거하여, 상기 홀 또는 트렌치 내에는 하부 금속 패턴(20)을 형성하고 나머지 부분에는 하부 절연막(12)을 노출시킨다. 상기 하부 금속 패턴(20)은 구리, 티타늄 또는 텅스텐 등과 같은 금속 물질로 형성할 수 있다. 상기 공정을 수행함에 따라, 상기 하부 베리어 금속막은 하부 베리어 금속막 패턴(15)으로 형성된다. 이 때, 상기 하부 금속 패턴(15)을 티타늄을 사용하여 형성되는 경우에는, 상기 하부 베리어 금속막은 형성하지 않을 수 있다.
도 2b를 참조하면, 상기 하부 절연막(12), 하부 금속 패턴(20) 및 하부 베리어 금속막 패턴(15)의 상부면에 제1 금속 산화 방지막(22)을 형성한다. 상기 제1 금속 산화 방지막(22)은 예를 들면, 실리콘 질화물 또는 실리콘 탄화물로 형성할 수 있다. 상기 제1 금속 산화 방지막(22)은 단지 후속에 진행되는 산소 유입 공정시에 상기 하부 금속 패턴(20)의 표면이 산화되는 것을 방지하기 위해 형성된다. 때문에, 상기 제1 금속 산화 방지막(22)은 하부 금속 패턴(20)의 표면이 노출되지 않도록 일정 두께로 형성한다. 구체적으로, 상기 제1 금속 산화 방지막(22)은 30Å이하로 얇게 형성하는 것이 바람직하다.
도 2c를 참조하면, 상기 제1 금속 산화 방지막(22) 상에 후속 공정에서의 식각 저지 및 구리 확산 방지를 위한 제1 확산 방지막(24)을 형성한다. 상기 제1 확산 방지막(24)은 산화 알루미늄막으로 형성한다. 구체적으로, 상기 제1 확산 방지막(24)은 후속으로 층간 절연막의 소정 부위를 식각하여 비아홀을 형성할 시에 식각 저지막으로 사용한다. 또한, 상기 제1 확산 방지막(24)은 비아홀 및 트렌치에 채워지는 구리 물질이 하부 절연막(12) 내로 확산되는 것을 방지하기 위한 막이다.
상기 제1 확산 방지막(24)은 100 내지 500Å 정도의 두께로 증착한다. 더욱 바람직하게는, 상기 제1 확산 방지막(24)은 200 내지 300Å의 두께로 증착한다.
상기 제1 확산 방지막(24)은 예를 들면 PVD 방법, CVD 방법, ALD 방법 또는 Sol-Gel 방법에 의해 형성할 수 있다. 상기 ALD 방법은 저온에서 원자층을 한 층씩 성장하는 방식이다. 먼저, 알루미늄을 함유하는 소오스 가스를 사용하여 알루미늄을 화학 흡착시킨 후, 산소 원자를 함유하는 소오스 가스를 사용하여 화학 흡착된 알루미늄과 산소원자를 화학적으로 결합시켜 산화 알루미늄층을 형성한다. 상기 산화 알루미늄막을 ALD 방법에 의해 형성하면, 산소 가스를 사용하지 않으므로, 상기 산화 알루미늄을 증착할 시에 구리의 산화 반응이 거의 일어나지 않기 때문에 상기 제1 금속 산화 방지막(22)을 형성하지 않을 수도 있다. 또한, 상기 산화 알루미늄막을 형성할 시에 산소를 포함하는 반응 가스를 사용하지 않고 산소 원자를 포함된 소오스 가스만을 사용한 CVD 공정을 사용하는 경우에도 상기 제1 금속 산화 방지막(22)을 형성하지 않을 수 있다.
상기 산화 알루미늄은 층간 절연막을 이루고 있는 실리콘 산화물에 대해 우수한 식각 선택비를 갖는다. 또한, 상기 산화 알루미늄은 상기 구리 물질의 확산을 방지하는 효과가 우수하다.
종래에는 상기 확산 방지 및 식각 저지의 목적으로 실리콘 질화막을 사용하였으며, 상기 목적을 달성하기 위해 상기 실리콘 질화막은 약 1000Å 이상을 증착하여야 한다. 그러나, 본 발명자의 실험 결과, 상기 산화 알루미늄막은 상기 실리콘 질화막 두께의 약 20% 정도의 두께(즉, 200Å 정도)로 증착하여도 상기 확산 방지 및 식각 저지의 목적을 동일하게 달성할 수 있었다.
상기 산화 알루미늄, 질화물 또는 실리콘 탄화물등과 같이 확산 방지막으로 사용되는 물질은 실리콘 산화물에 비해 유전상수가 높다. 그러므로, 상기 확산 방지막의 두께가 두꺼울 경우에는 배선들 간의 기생 케패시턴스가 더욱 증가하게 되어, 반도체 소자의 응답 속도가 저하된다. 그러나, 상기 확산 방지막으로서 산화 알루미늄을 사용하는 경우에는 종래의 실리콘 질화물을 사용하는 경우보다 얇은 두께로 형성할 수 있으므로, 배선들 간의 기생 케패시턴스를 최소화할 수 있다.
도 2d를 참조하면, 상기 제1 확산 방지막(24) 상에 제1 하부 층간 절연막(30a)을 형성한다. 상기 제1 하부 층간 절연막(30a)은 실리콘 산화물계 물질로 형성할 수 있다.
상기 제1 하부 층간 절연막(30a) 상에 산화 알루미늄 물질로 이루어지는 제1 트렌치용 식각 저지막(40)을 형성한다. 상기 제1 트렌치용 식각 저지막(40)은 후속 공정에서 제1 트렌치를 형성할 때 층간 절연막의 식각 종말점이 되는 막이다. 상기 제1 트렌치용 식각 저지막(40)은 약 300 내지 1000Å의 두께로 형성한다. 더욱 바람직하게는, 상기 제1 트렌치용 식각 저지막(40)은 500 내지 700Å의 두께로 형성한다. 상기 제1 트렌치용 식각 저지막(40) 상에 제1 상부 층간 절연막(30b)을 형성한다. 상기 제1 상부 층간 절연막(30b)은 실리콘 산화물계 물질로 형성할 수 있다.
도 2e를 참조하면, 통상의 사진 식각 공정에 의해 상기 제1 상부 층간 절연막(30b), 제1 트렌치용 식각 저지막(40), 제1 하부 층간 절연막(30a)의 소정 부분을 계속 식각하여 상기 제1 확산 방지막(24)을 노출하는 제1 예비 비아홀들을 형성한다.
이어서, 상기 제1 상부 층간 절연막(30b)을 상기 제1 트렌치용 식각 저지막(40)이 노출되도록 식각하여 상기 제1 예비 비아홀들을 경유하는 예비 제1 트렌치를 패터닝한다. 상기 제1 상부 층간 절연막(30b)과 상기 제1 확산 방지막(24)과의 식각 선택비가 높으므로, 상기 제1 예비 트렌치를 형성하기 위한 식각 공정에서 상기 제1 확산 방지막(24)이 거의 식각되지 않는다. 따라서, 상기 하부 금속 패턴(20)이 노출되지 않으므로 상기 하부 금속 패턴(20)의 표면 손상이 방지된다.
상기 제1 예비 비아홀 및 제1 예비 트렌치에서, 상기 제1 트렌치용 식각 저지막 및 제1 확산 방지막의 노출된 부분을 식각하고, 이어서 하부의 제1 금속 산화 방지막(22)을 식각한다. 상기 공정에 의해, 상기 하부 금속 패턴(20)의 상부면을 일부 노출시키는 제1 비아홀(42) 및 상기 제1 비아홀(42)의 상부를 경유하는 제1 트렌치(44)를 형성한다.
본 실시예에서는 먼저 제1 비아홀(42)을 형성하고, 다음에 상기 제1 비아홀(42)의 상부를 경유하는 제1 트렌치(44)을 형성하는 비아 퍼스트 다마신 공정을 예로 들어 설명하였지만, 통상적으로 제1 비아홀(42)과 제1 트렌치(44)을 형성하는 공정이라면 본 실시예에 포함될 수 있다. 예를 들면, 제1 트렌치(44)를 먼저 형성하고 제1 비아홀(42)을 나중에 형성하는 트렌치 퍼스트 다마신 공정을 적용할 수도 있다.
도 2f를 참조하면, 상기 제1 비아홀(42), 제1 트렌치(44) 및 제1 층간 절연막(30)의 프로파일을 따라 제1 베리어 금속막(46)을 형성한다. 상기 제1 베리어 금속막(46)은 이 후의 구리 증착 공정 시에 상기 구리 물질이 상기 제1 층간 절연막(30)으로 확산되는 것을 방지하기 위한 막이다. 상기 제1 베리어 금속막(46)은 예를 들면, 탄탈륨 질화막 또는 티타늄 질화막으로 형성할 수 있다.
이어서, 상기 제1 트렌치(44) 및 제1 비아홀(42)을 매립하도록 구리를 증착시켜 제1 구리층(48)을 형성한다. 상기 제1 구리층(48)은 먼저 구리 시드(Seed)를 스퍼터링 방법에 의해 증착한 후, 전기 도금법에 의해 형성할 수 있다. 또는, 상기 제1 구리층(48)은 무전해 도금법으로 형성할 수도 있다.
도 2g를 참조하면, 상기 제1 구리층(48) 및 제1 베리어 금속막(46)을 상기 제1 상부 층간 절연막(30b)의 상부 표면이 노출될 때까지 화학적 기계적 연마방법으로 연마하여, 상기 제1 트렌치(44)와 제1 비아홀(42) 내에만 구리가 채워진 제1 배선(60)을 형성한다. 즉, 상기 제1 배선(60)은 상기 하부 금속 패턴(20)과 전기적으로 연결되는 제1 비아 콘택(60a)들과 상기 제1 비아 콘택(60a)들을 서로 연결하는 제1 구리 라인(60b)으로 구성된다.
이 때, 상기 제1 트렌치(44) 및 상기 제1 비아홀(42)의 측벽들 및 저면상에는 상기 제1 베리어 금속막(46)이 잔류하여 제1 베리어 금속막 패턴(50)이 형성된다.
이어서, 도시하지는 않았지만, 상기 도2b 내지 도 2g 공정들을 반복 수행하여 상기 비아 콘택 및 구리 라인이 적층되는 구리 배선을 형성할 수 있다.
도 3은 본 발명의 실시예에 의한 이미지 소자를 나타내는 단면도이다.
도 3을 참조하면, 필드 산화막(102)에 의해 한정된 활성 영역을 갖는 반도체 기판(100)이 구비된다. 상기 반도체 기판(100)의 활성 영역 표면 부위에는 포토다이오드(110)와 같은 수광 소자가 구비된다. 상기 반도체 기판(100) 상에는 스위칭 소자인 트랜지스터(120)들이 형성되어 있다. 상기 각각의 트랜지스터(120)는 반도체 기판(100)상에 게이트 절연막(112)을 개재하여 형성된 게이트 전극(114) 및 상기 게이트 전극(114)의 사이에 형성된 소오스/드레인 영역(122)을 포함한다. 상기 게이트 전극의 양측벽에는 스페이서(116)가 형성되어 있다.
상기 트랜지스터(120)가 형성된 반도체 기판(100)상에, 상기 트랜지스터를 매몰하는 하부 절연막(130)이 형성된다. 상기 하부 절연막(130)은 산화 실리콘과 같은 투명한 재질로 이루어진다. 상기 하부 절연막(130)의 소정 부위에는 상기 트랜지스터(120)의 소오스/드레인 영역(122) 또는 게이트 전극(114)과 전기적으로 연결되는 하부 콘택(140)들이 형성된다. 상기 하부 콘택(140)은 구리, 티타늄 또는 텅스텐 등과 같은 금속 물질로 형성될 수 있다.
상기 하부 콘택(140)과 상기 하부 절연막(130)사이에는 상기 하부 콘택(140)을 구성하는 금속 물질이 상기 하부 절연막(130)으로 확산되는 것을 방지하기 위한 하부 베리어 금속막 패턴(401)이 형성되어 있다. 상기 하부 베리어 금속막 패턴은 예컨대, 티타늄 질화막 또는 탄탈륨 질화막으로 형성할 수 있다. 그런데, 상기 하부 콘택(140)이 티타늄으로 형성되는 경우에는 상기 하부 베리어 금속막 패턴(401)은 형성하지 않을 수도 있다.
상기 하부 절연막(130)상에는 투명한 재질의 층간 절연막들로 이루어지는 층간 절연막 구조물이 형성되고, 상기 층간 절연막 구조물 내에는 상기 하부 콘택과 접속하는 금속 배선 구조물이 형성된다. 또한, 상기 금속 배선 구조물에는 비아 콘택 및 구리 라인으로 이루어지는 배선과 상기 각 배선들 사이에 구비되는 확산 방지막들이 포함된다.
상기 하부 콘택(140) 및 하부 절연막(130)의 상부면에 제1 금속 산화 방지막(142)이 형성되어 있다. 상기 제1 금속 산화 방지막(142)은 실리콘 질화물로 이루어지며, 30Å이하의 얇은 두께를 갖는다.
상기 제1 금속 산화 방지막(142)상에는 식각 공정 시에 식각 저지막으로 제공되고 구리의 확산을 방지하기 위한 제1 확산 방지막(144)을 구비한다. 상기 제1 확산 방지막(144)은 산화 알루미늄막으로 이루어진다. 상기 제1 확산 방지막(144)은 100 내지 500Å, 바람직하게는, 200 내지 300Å의 두께를 갖는다.
만일, ALD 방식 또는 반응 가스를 사용하지 않고 산소가 포함된 소오스를 사용하여 증착 공정을 수행하여 상기 산화 알루미늄막을 형성하는 경우에는 구리의 산화가 거의 일어나지 않으므로 상기 제1 금속 산화 방지막(142)을 형성하지 않을 수도 있다.
상기 확산 방지막으로 사용되는 산화 알루미늄막은 실리콘 산화물에 대해 식각 선택비가 높고, 광 투과도가 매우 높은 특성을 갖는다.
문헌 (D.-H. Kwo et al./Thin Solid Films 398-399 (2001) 35-40)에 의하면 MOCVD 방법으로 350~500℃의 온도에서 두께 0.35~2㎛의 범위로 증착한 산화 알루미늄막들은 모두 가시광선 영역(파장 400~700㎚)에서 약 80% 이상의 광투과도(Transmittance)를 가지고 있음을 보여 주고 있다. 또한 문헌(NanoStructured Materials Vol.8, No.2, pp. 191~197, 1997의 Lide Zhang)에 의하면 Sol-Gel법으로 제작한 산화 알루미늄막은 후속 열처리 온도에 따라 광투과도가 커지는데, 열처리를 하지 않은 7㎛의 막도 80%의 광투과도를 가지며 400℃ 열처리한 3㎛막은 87% 정도의 광 투과도를 갖는다.
따라서, 상기 포토 다이오드 상에 상기 산화 알루미늄막이 형성되어 있더라도 외부 광은 상기 산화 알루미늄막에서 대부분 투과하여 상기 포토 다이오드에 도달하게 된다. 때문에, 외부에 광을 받아들여서 반응하여야 하는 포토 다이오드를 갖는 이미지 소자의 성능이 향상된다.
상기 제1 확산 방지막(144) 상에 제1 층간 절연막(150)이 형성되어 있다. 상기 제1 층간 절연막(150)에는 상기 하부 콘택(140)을 노출시키는 하부 트렌치가 형성된다. 상기 하부 트렌치 내에는 구리가 채워져 있어 상기 하부 콘택(140)과 전기적으로 접속하는 하부 구리 라인(160)이 형성되어 있다. 상기 제1 층간 절연막(150)은 산화 실리콘과 같은 투명한 재질로 이루어진다.
상기 하부 구리 라인(160)의 측벽 및 저면에는 구리 물질이 상기 제1 층간 절연막(150)으로 확산하는 것을 방지하기 위한 제1 베리어 금속막 패턴(165)이 형성되어 있다.
상기 제1 층간 절연막(150) 상에 제2 금속 산화 방지막(162) 및 제2 확산 방지막(164)이 순차적으로 형성되어 있다. 상기 제2 확산 방지막(164)에는 제2 층간 절연막(170)이 구비된다.
상기 제2 층간 절연막(170), 제2 확산 방지막(164) 및 제2 금속 산화 방지막(162)에는 상기 하부 구리 라인과 접속시키기 위한 제1 비아 콘택홀 및 제1 트렌치가 형성된다. 또한, 상기 제2 층간 절연막(170)내에는 상기 제1 트렌치를 형성하는 식각 공정에서 사용되는 제1 트렌치용 식각 저지막(180)이 포함된다. 구체적으로, 상기 제2 층간 절연막(170)에서 상기 제1 트렌치가 형성되어 있는 부위를 제2 상부 층간 절연막(170b)이라 하고, 상기 제1 비아홀이 형성된 부위를 제2 하부 층간 절연막(170a)이라 하면, 상기 제1 트렌치용 식각 저지막(180)은 상기 제2 상부 층간 절연막(170b) 및 제2 하부 층간 절연막(170a)의 계면에 구비된다. 상기 제1 트렌치용 식각 저지막(180)은 산화 알루미늄으로 형성될 수 있다. 상기 제1 트렌치용 식각 저지막(180)은 300 내지 1000Å의 두께를 갖는다. 바람직하게는, 상기 제1 트렌치용 식각 저지막(180)은 500 내지 700Å의 두께를 갖는다.
상기 제1 비아 콘택홀 및 상기 제1 트렌치의 내부면에는 상기 제2 층간 절연막(170)으로 금속 물질이 확산되는 것을 방지하는 제2 베리어 금속막 패턴(190)이 구비된다. 상기 제2 베리어 금속막 패턴(190)은 예컨대 티타늄 질화물 또는 탄탈륨 질화물로 이루어진다.
상기 제2 베리어 금속막 패턴(190)이 형성되어 있는 제1 비아 콘택홀 및 제1 트렌치에는 구리 물질이 채워져 있어서 상기 하부 구리 라인(160)과 전기적으로 접속되는 제1 배선(200)이 구비된다. 상기 제1 배선(200)은 상기 하부 구리 라인(160)과 접속되는 제1 비아 콘택(200a) 및 상기 제1 비아 콘택(200a)을 서로 연결하는 제1 구리 라인(200b)으로 이루어진다.
상기 제2 층간 절연막(170)상에 동일하게, 제3 금속 산화 방지막(202), 제3 확산 방지막(204), 제3 층간 절연막(210) 및 제2 트렌치용 식각 저지막(220)이 형성되어 있다. 상기 제2 트렌치용 식각 저지막(220)은 제3 상부 층간 절연막(210b) 및 제3 하부 층간 절연막(210a)의 계면에 형성된다. 또한, 상기 제3 금속 산화 방지막(202), 제3 확산 방지막(204), 제3 층간 절연막(210) 및 제2 트렌치용 식각 저지막(220) 내에는 하부의 제1 배선(200)과 전기적으로 접속하는 제2 배선(230)을 구비한다. 상기 제2 배선(230)은 상기 제1 구리 라인(200b)과 접속되는 제2 비아 콘택(230a) 및 상기 제2 비아 콘택(230a)의 상부를 경유하는 제2 구리 라인(230b)으로 이루어진다. 상기 제2 배선(230)의 저면 및 측면에는 제3 베리어 금속막 패턴(245)이 형성되어 있다.
또한, 연속적으로 제4 금속 산화 방지막(232), 제4 확산 방지막(234), 제4 층간 절연막(250) 및 제3 트렌치용 식각 저지막(240)을 구비한다. 상기 제3 트렌치용 식각 저지막(240)은 제4 상부 층간 절연막(250b) 및 제4 하부 층간 절연막(250a)의 계면에 형성된다. 상기 제4 층간 절연막(250)에는 제2 배선(230)과 전기적으로 접속하는 제3 배선(270)을 구비한다. 상기 제3 배선(270)은 상기 제2 구리 라인(230b)과 접속되는 제3 비아 콘택(270a) 및 상기 제3 비아 콘택(270a)의 상부를 경유하는 제3 구리 라인(270b)으로 이루어진다. 상기 제3 배선(270)의 저면 및 측면에는 제4 베리어 금속막 패턴(260)이 형성되어 있다.
상기 제4 층간 절연막(250) 및 제3 배선(270) 상에 제5 금속 산화 방지막(272), 제5 확산 방지막(274) 및 제5 층간 절연막(280)이 순차적으로 형성되어 있다.
상기 제5 층간 절연막(280)상에, 상기 포토 다이오드(110)와 서로 대응하는 위치에 컬러 필터(290)를 구비한다.
상기 칼라 필터(290) 상에, 상기 포토 다이오드(110)로 광을 모아주기 위한 마이크로 렌즈(300)를 구비한다.
상기 설명한 본 발명의 일실시예에 따른 이미지 소자는 식각 저지막으로서 광투과율이 높은 금속 산화막을 사용한다. 때문에, 상기 포토 다이오드 상에 금속 산화막이 형성되어 있더라도 포토 다이오드로 광이 대부분 도달할 수 있다. 그리고, 상기 산화 방지막으로서 실리콘 질화막을 사용하더라도 30Å 이하의 매우 얇은 두께로 형성되므로 종래에 비해 광투과율이 매우 증가된다.
또한, 상기 금속 산화막은 층간 절연막과의 식각 선택비가 높고 구리의 확산 방지 효과가 커서 종래의 실리콘 질화막보다 낮은 두께로 형성할 수 있다. 따라서, 상기 식각 저지막에 의해 발생되는 금속 배선의 기생 케패시턴스를 감소시킬 수 있다.
도 4a 내지 도 4m은 본 실시예의 이미지 소자를 제조하기 위한 방법을 나타내는 단면도들이다.
도 4a를 참조하면, 반도체 기판(100)의 상부에 필드 산화막(102)을 형성하여 활성 영역을 한정한다. 상기 활성 영역의 표면부위에 포토 다이오드(110)와 같은 수광 소자를 형성하고, 상기 포토 다이오드(110)와 접속하도록 상기 반도체 기판(100) 상에 상기 포토 다이오드(110)의 스위칭 소자인 트랜지스터(120)들을 형성한다.
상기 각각의 트랜지스터(120)는 반도체 기판상(100)에 게이트 절연막(112)을 개재하여 형성된 게이트 전극(114)과, 상기 게이트 전극(114)들 사이의 반도체 기판(100) 아래로 불순물 영역인 소오스/드레인 영역(122)을 포함한다. 상기 게이트 전극(114)의 양측벽에 스페이서(116)를 형성한다.
다음에, 상기 트랜지스터(120)가 형성된 반도체 기판(100)을 덮도록 하부 절연막(130)을 형성한다. 상기 하부 절연막(130)은 투명한 재질로 형성한다. 상기 하부 절연막(130)에 사용할 수 있는 투명한 물질로서는 산화 실리콘계 물질등을 들 수 있다.
상기 하부 절연막(130)에 통상적인 사진 식각공정으로 상기 트랜지스터(120)의 소오스/드레인 영역(122)의 표면 부위와 게이트 전극(114)의 상부 표면 부위를 노출시키는 콘택홀들을 형성한다.
이어서, 상기 콘택홀의 측면과 저면 및 상기 하부 절연막(130) 상부면의 프로파일을 따라 하부 베리어 금속막을 100 내지 500Å의 두께로 형성한다. 상기 하부 베리어 금속막은 이 후에 금속 증착 공정시 상기 금속이 상기 하부 절연막(130) 내로 확산되는 것을 방지하기 위해 형성되는 막이다. 상기 하부 베리어 금속막은 예를 들면, 탄탈륨 질화막 또는 티타늄 질화막으로 형성할 수 있다. 상술한 바와 같이, 하부 콘택(140)을 티타늄을 사용하는 경우에는 상기 하부 베리어 금속막을 형성하지 않을 수도 있다.
이어서, 상기 콘택홀들을 매립하도록 상기 하부 베리어 금속막(400)상에 티타늄이나 텅스텐을 증착하여 하부 금속층을 형성한다. 상기 티타늄이나 텅스텐은 화학 기상증착 방법이나, 스퍼터링 방법을 이용한다. 하부 콘택을 구리로 만들 수도 있으나, 구리는 하부에 존재하는 실리콘 기판으로 확산되기 쉬우므로 이를 방지하기 위하여 티타늄이나 텅스텐을 이용하는 것이 더 바람직하다.
이어서, 상기 하부 금속층 및 하부 베리어 금속막을 상기 하부 절연막(130)의 표면이 노출될 때까지 화학적 기계적 연마 방법으로 연마하여 상기 콘택홀들을 매립하는 하부 콘택(140)을 형성한다. 이 때, 상기 하부 베리어 금속막은 상기 하부 콘택(140)의 측벽 및 저면상에 하부 베리어 금속막 패턴(401)으로 잔류하게 된다.
도 4b를 참조하면, 상기 하부 절연막(130) 및 하부 콘택(140) 상에 제1 금속 산화 방지막(142)을 형성한다. 상기 제1 금속 산화 방지막(142)은 예를 들면 실리콘 질화물 또는 실리콘 탄화물로 형성할 수 있다. 상기 제1 금속 산화 방지막(142)은 후속의 산소 유입 공정시에 상기 하부 콘택(140)의 상부면이 산화되는 것을 방지하기 위해 형성되는 막이다. 상기 제1 금속 산화 방지막(142)은 30Å이하로 얇게 형성하는 것이 바람직하다. 상기 제1 금속 산화 방지막(142)은 광 투과도가 낮은 물질로 형성되기 때문에, 만일, 상기 제1 금속 산화 방지막(142)을 너무 두껍게 형성하면 하부에 구비되어 있는 광 다이오드로 광이 도달하기가 어려워 이미지 소자의 성능이 나빠진다.
도 4c를 참조하면, 상기 제1 금속 산화 방지막(142) 상에 후속 식각 공정에서 식각 저지막으로 제공되고 구리 물질이 층간 절연막 내로 확산되는 것을 방지하기 위한 제1 확산 방지막(144)을 형성한다. 상기 제1 확산 방지막(144)은 산화 알루미늄막으로 형성한다.
상기 제1 확산 방지막(144)은 100 내지 500Å 정도의 두께로 증착한다. 더욱 바람직하게는, 상기 제1 확산 방지막(144)은 200 내지 300Å의 두께로 증착한다. 종래에는 상기 확산 방지 및 식각 저지의 목적으로 실리콘 질화막을 사용하였으며, 이 때, 상기 실리콘 질화막은 약 1000Å 이상을 증착하여야 한다. 그러나, 상기 산화 알루미늄막은 상기 실리콘 질화막 두께의 약 20% 정도의 두께(즉, 200Å 정도)로 증착하여도 상기 확산 방지 및 식각 저지의 목적을 동일하게 달성할 수 있다.
상기 제1 확산 방지막으로서 산화 알루미늄을 형성하는 증착 방법으로서는 PVD 방법, CVD 방법, ALD 방법 또는 Sol-Gel 방법 등을 들 수 있다.
상술한 바와 같이, 상기 산화 알루미늄막은 광투과도가 매우 높은 물질이다. 그런데, 상기 산화 알루미늄막의 광 투과도는 막의 두께에 달라질 뿐 아니라, 막질과도 밀접한 관계가 았다. 즉, 동일한 두께로 산화 알루미늄막을 형성하는 경우, 화학조성비가 잘 맞고 불순물(Carbon, Hydrogen등)의 함량이 작은 산화 알루미늄막일수록 우수한 광투과도를 가진다. 그러므로, 조성비가 우수하며 불순물의 함량이 매우 적은 막을 형성하기 위해서 ALD 또는 PEALD 증착방식을 이용하는 것이 바람직하다.
만일, 상기 산화 알루미늄막을 ALD방법에 의해 형성한다면, 상기 산화 알루미늄을 증착할 시에 구리의 산화 반응이 거의 일어나지 않기 때문에 상기 제1 금속 산화 방지막(142)을 형성하지 않을 수 있다.
상기 산화 알루미늄은 종래의 식각 저지막으로 사용되는 실리콘 질화물보다 낮은 두께로 형성되므로, 기생 커패시턴스의 감소 효과가 있다. 또한, 상기 산화 알루미늄으로 광이 대부분 투과되므로 하부의 광 다이오드로 도달하는 광의 광량이 증가된다. 따라서, 이미지 소자의 성능이 향상된다.
도 4d를 참조하면, 상기 제1 확산 방지막(144)상에 제1 층간 절연막(150)을 형성한다. 상기 제1 층간 절연막(150)은 실리콘 산화물계 물질로 형성할 수 있다.
이어서, 상기 제1 층간 절연막(150), 제1 확산 방지막(144) 및 제1 금속 산화 방지막(142)의 소정 부위를 식각하여 상기 하부 콘택(140)의 상부면을 노출하는 하부 트렌치를 형성한다. 상기 하부 트렌치의 내부면 및 상기 제1 층간 절연막(150)의 상부면의 프로파일을 따라 제1 베리어 금속막(164)을 100 내지 500Å의 두께로 형성한다. 상기 제1 베리어 금속막(164)은 이 후에 구리 증착 공정시 상기 구리 성분이 상기 제1 층간 절연막(150) 내로 확산되는 것을 방지하기 위해 형성되는 막이다.
이어서, 상기 하부 트렌치를 매립하도록 상기 제1 베리어 금속막(164)상에 구리를 증착하여 제1 구리층(159)을 형성한다. 상기 제1 구리층(159)은 먼저 구리 시드(Seed)를 스퍼터링 방법에 의해 증착한 후, 전기 도금법에 의해 형성할 수 있다. 또는, 상기 제1 구리층(159)은 무전해 도금법으로 형성할 수도 있다.
도 4e를 참조하면, 상기 제1 층간 절연막(150)의 상부면이 노출되도록, 상기 제1 구리층(159) 및 상기 제1 층간 절연막(150)의 상부 표면상에 존재하는 제1 베리어 금속막(164)을 화학적 기계적 연마 방법으로 연마하여, 상기 하부 콘택(140)과 전기적으로 연결되는 하부 구리 라인(160)을 형성한다.
이 때, 상기 하부 트렌치의 측벽들 및 저면상에는 상기 제1 베리어 금속막(164)이 잔류하여 제1 베리어 금속막 패턴(165)이 형성된다. 즉, 상기 하부 구리 라인(160)과 상기 제1 층간 절연막(150)의 사이에 상기 제1 베리어 금속막 패턴(165)이 형성되어 있으므로, 상기 하부 구리 라인(160)으로 사용되는 구리 물질이 상기 제1 층간 절연막(150)으로 확산되는 것을 방지할 수 있다.
도 4f를 참조하면, 상기 제1 층간 절연막(150) 및 하부 구리 라인(160) 상에 제2 금속 산화 방지막(166) 및 제2 확산 방지막(168)을 순차적으로 형성한다.
상기 제2 금속 산화 방지막(166)은 하부 구리 라인(160)의 표면이 산화되는 것을 방지하기 위해 형성된다. 상기 제2 금속 산화 방지막(166)은 실리콘 질화물 또는 실리콘 탄화물을 30Å이하의 두께로 증착하여 형성한다.
또한, 상기 제2 확산 방지막(168)은 산화 알루미늄을 100 내지 500Å의 두께로 증착하여 형성한다. 바람직하게는, 200 내지 300Å의 두께로 증착하여 형성한다.
도 4g를 참조하면, 제2 확산 방지막(168) 상에 제2 하부 층간 절연막(170a)을 형성한다. 상기 제2 하부 층간 절연막(170a)은 실리콘 산화물계 물질로 형성할 수 있다.
상기 제2 하부 층간 절연막(170a) 상에 제1 트렌치용 식각 저지막(180)을 형성한다. 상기 제1 트렌치용 식각 저지막(180)은 산화 알루미늄막으로 형성한다. 상기 제1 트렌치용 식각 저지막(180)은 300 내지 1000Å의 두께, 바람직하게는, 500 내지 700Å의 두께로 형성한다.
상기 제1 트렌치용 식각 저지막(180) 상에 제2 상부 층간 절연막(170b)을 형성한다. 상기 제2 상부 층간 절연막(170b)은 실리콘 산화물계 물질로 형성할 수 있다.
도 4h를 참조하면, 통상의 사진 공정을 수행하여 상기 제2 상부 층간 절연막(170b), 제1 트렌치용 식각 저지막(180), 제2 하부 층간 절연막(170a)의 소정 부분을 계속 식각하여 상기 제2 확산 방지막(168)이 노출되는 상기 제1 예비 비아홀들을 형성한다.
이어서, 상기 제2 상부 층간 절연막(170b)을 상기 제1 트렌치용 식각 저지막이(180) 노출되도록 식각하여 상기 제1 예비 비아홀들을 경유하는 제1 예비 트렌치를 패터닝한다.
상기 제1 예비 비아홀 및 제1 예비 트렌치의 저면에 노출되어 있는 상기 제1 트렌치용 식각 저지막(180) 및 상기 제2 확산 방지막(168)을 식각하고, 이어서 금속 산화 방지막(166)을 식각한다. 상기 공정에 의해, 상기 하부 콘택의 상부면을 일부 노출시키는 제1 비아홀(172) 및 상기 제1 비아홀(172)들을 경유하는 제1 트렌치(174)를 형성한다.
본 실시예에서는, 비아 퍼스트 다마신 공정을 예로 들어 설명하였지만, 통상적으로 제1 비아홀(172)과 제1 트렌치(174)을 형성하는 공정이라면 본 실시예에 포함될 수 있다.
도 4i를 참조하면, 상기 제1 비아홀(172), 제1 트렌치(174) 및 제1 상부 층간 절연막(170b)의 프로파일을 따라 제1 베리어 금속막(186)을 형성한다. 상기 제1 베리어 금속막(186)은 이 후의 구리 증착 공정 시에 상기 구리 성분이 상기 제1 상부 층간 절연막(170b) 및 제1 하부 층간 절연막(170a)으로 확산되는 것을 방지하기 위한 막이다. 상기 제1 베리어 금속막(186)은 예를 들면, 탄탈륨막 또는 질화 탄탈륨막 또는 탄탈륨막 상에 질화 탄탈륨막이 증착된 복합막으로 형성할 수 있다.
이어서, 상기 제1 트렌치(174) 및 제1 비아홀(172)을 매립하도록 구리를 증착시켜 제2 구리층(198)을 형성한다. 상기 제2 구리층(198)은 먼저 구리 시드(Seed)를 스퍼터링 방법에 의해 증착한 후, 전기 도금법에 의해 형성할 수 있다. 또는, 상기 제2 구리층(198)은 무전해 도금법으로 형성할 수도 있다.
도 4j를 참조하면, 상기 제2 구리층(198) 및 제1 베리어 금속막(186)을 상기 제2 상부 층간 절연막(170b)의 상부 표면이 노출될 때까지 화학적 기계적 연마방법으로 연마하여, 상기 제1 트렌치(174)와 제1 비아홀(172) 내에만 구리가 채워진 제1 배선(200)이 형성된다. 즉, 상기 제1 배선(200)은 상기 하부 금속 패턴(140)과 전기적으로 연결되는 제1 비아 콘택(200a)들과 상기 제1 비아 콘택(200a)들을 서로 연결하는 제1 구리 라인(200b)으로 구성된다.
이 때, 상기 제1 트렌치(174) 및 상기 제1 비아홀(172)의 측벽들 및 저면상에는 상기 제1 베리어 금속막(186)이 잔류하여 제1 베리어 금속막 패턴(190)이 형성된다.
도 4k를 참조하면, 도 4f 내지 도 4j 공정들을 반복 수행하여 상기 콘택 및 라인으로 이루어지는 다층 구리 배선 구조물을 형성한다.
상기 제2 상부 층간 절연막(170b) 및 제1 구리 라인(200b) 상에 제3 금속 산화 방지막(202) 및 제3 확산 방지막(204)을 형성한다. 이어서, 상기 제3 확산 방지막(204) 상에 제3 하부 층간 절연막(210a), 제2 트렌치용 식각 저지막(254) 및 제3 상부 층간 절연막(210b)을 순차적으로 형성한다.
이어서, 듀얼 다마신 공정을 사용하여, 상기 제3 금속 산화 방지막(202), 제3 확산 방지막(204), 제3 하부 층간 절연막(210a)의 소정 부위에는 제1 구리 라인(200b)과 전기적으로 접속하는 제2 비아 콘택(230a)을 형성하고, 상기 제2 트렌치용 식각 저지막(254) 및 제3 상부 층간 절연막(210b)에는 상기 제2 비아 콘택(230a)과 전기적으로 접속하는 제2 구리 라인(230b)을 형성한다.
계속하여 동일한 방법으로, 상기 제3 상부 층간 절연막(210b) 및 제2 구리 라인(230b)상에 제4 금속 산화 방지막(232) 및 제4 확산 방지막(234)을 형성한다. 이어서, 제4 하부 층간 절연막(250a), 제3 트렌치용 식각 저지막(240) 및 제4 상부 층간 절연막(250b)을 순차적으로 형성한다. 이어서, 듀얼 다마신 공정을 사용하여, 상기 제2 구리 라인(230b)과 전기적으로 접속하는 제3 비아 콘택(270a) 및 상기 제3 비아 콘택(270a)과 접속하는 제3 구리 라인(270b)을 형성한다.
도 4l를 참조하면, 상기 제4 상부 층간 절연막(250b) 및 제3 구리 라인(270b) 상에 제5 금속 산화 방지막(272), 제5 확산 방지막(274) 및 제5 층간 절연막(280)을 형성한다.
도 4m을 참조하면, 상기 제5 층간 절연막(280)상에 컬러 필터(290)를 형성한다. 상기 칼라 필터(290)는 블루, 그린 및 레드 컬러 필터의 어레이 구조를 갖는다. 본 실시예에서는 하나의 수광 소자인 포토 다이오드(110)가 도시되어 있지만, 칼라용 이미지 소자의 경우에는, 상부에 블루, 그린 및 레드 컬러중의 하나의 컬러 필터가 형성된다.
상기 칼라 필터(290) 상에, 상기 포토 다이오드(110)로 광을 모아주기 위한 마이크로 렌즈(300)를 형성하여 이미지 소자인 CMOS 이미지 센서를 완성한다. 상기 마이크로 렌즈(300)는 상부면이 볼록한 반구형으로 형성한다.
산화 알루미늄막의 확산 방지 실험
비교 샘플 1
실리콘 기판 상에 실리콘 산화막을 형성하였다. 상기 실리콘 산화막 상에 확산 방지막으로서 실리콘 질화막을 1000Å의 두께로 형성하였다. 이어서, 상기 실리콘 질화막 상에 구리를 증착하였다.
상기 실리콘 산화막, 실리콘 질화막 및 구리막이 적층된 구조물이 형성되어 있는 기판을 400℃ 온도의 진공 분위기에서 약 30분간 열처리한다. 이어서, 상기 구리를 습식 식각에 의해 제거하였다.
비교 샘플 2
실리콘 기판 상에 실리콘 산화막을 형성한다. 상기 실리콘 산화막 상에 확산 방지막으로서 탄탈륨 산화막을 400Å의 두께로 형성한다. 이어서, 상기 탄탈륨 산화막 상에 구리막를 형성한다.
상기 실리콘 산화막, 탄탈륨 산화막 및 구리막이 적층된 구조물이 형성되어 있는 기판을 400℃ 온도의 진공 분위기에서 약 30분간 열처리한다. 이어서, 상기 구리를 습식 식각에 의해 제거하였다.
샘플 1
실리콘 기판 상에 실리콘 산화막을 형성하였다. 상기 실리콘 산화막 상에 확산 방지막으로서 알루미늄 산화막을 200Å의 두께로 형성한다. 이어서, 상기 알루미늄 산화막 상에 구리막를 형성한다.
상기 실리콘 산화막, 알루미늄 산화막 및 구리막이 적층된 구조물이 형성되어 있는 기판을 400℃ 온도의 진공 분위기에서 약 30분간 열처리한다. 이어서, 상기 구리를 습식 식각에 의해 제거하였다.
샘플 1 및 비교 샘플 1 및 2의 구리 확산 분석 결과
도 5은 비교 샘플에서 막의 성분을 분석한 그래프도이다. 도 6은 비교 샘플 2에서 막의 성분을 분석한 그래프도이다. 도 7는 샘플 1에서 막의 성분을 분석한 그래프도이다. 도 5내지 도 7에서 상기 막의 성분은 SIMS에 의해 분석하였다. 상기 SIMS분석에 의해 상기 확산 방지막의 종류별로 실리콘 산화막 내로 구리가 확산되는 정도를 판단할 수 있다.
도 5 내지 도 7에서, 도면부호 70, 72, 74는 실리콘 성분의 2차 이온 성분의 함량을 나타내고 도면부호 80, 82, 84는 구리 성분의 2차 이온 성분의 함량을 나타낸다.
비교예 1에서와 같이, 실리콘 질화막을 약 1000Å정도의 두께로 형성하는 경우에는 열처리를 수행하더라도 구리의 확산이 충분히 방지되는 것으로 이미 알려져 있다. 그런데, 도 5에서 구리의 인텐시티가 검출되는 것은 습식 식각에 의해 구리를 제거한 이 후에도 표면에 구리가 일부 남아 있어서, 상기 구리에 의한 MATRIX 효과 때문이며 실제로는 상기 실리콘 산화막으로 구리가 확산되지는 않는 것으로 판단된다.
도 6을 참조하면, 비교예 2에서와 같이 구리 확산 방지를 위하여 탄탈륨 산화막을 400Å정도의 두께로 형성하는 경우에는 상기 실리콘 산화막 내에 구리 성분이 상기 비교예 1의 경우보다 더 많은 인텐시티로 검출된다. 즉, 상기 탄탈륨 산화막을 400Å정도의 두께로 형성하는 경우 상기 구리막에 포함된 구리 성분이 하부의 실리콘 산화막으로 확산되는 것을 알 수 있다.
도 7을 참조하면, 산화 알루미늄막을 200Å정도의 두께로 형성하는 경우 실리콘 산화막에서의 구리 프로파일이 상기 실리콘 질화막을 약 1000Å정도의 두께로 형성하는 경우(도 5 참조)의 구리 프로파일과 유사한 수준을 보여준다. 즉, 상기 산화 알루미늄막을 200Å정도의 두께로 형성하는 경우에도 구리의 확산을 충분히 방지할 수 있음을 알 수 있다.
상기 설명한 실시예들에 의하면, 스위칭 소자인 트랜지스터들과 접속하는 다층 배선들을 저저항을 갖는 구리로 형성함으로서, 0.13㎛ 이하의 디자인 룰을 갖는 공정에서 저스피드, 고저항 등의 문제를 최소화할 수 있다. 또한, 상기 구리 다마신 공정시에 상기 확산 방지막은 높은 광투과도를 갖는 산화 알루미늄막으로 형성되기 때문에, 상기 포토 다이오드로의 광 투과량이 증가된다. 따라서, 높은 광투과도를 갖는 CMOS 이미지 센서를 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면, 상기 CMOS 이미지 센서의 배선을 구리로 형성하고, 구리 다마신 공정시에 식각 저지막은 광투과도가 높은 산화 알루미늄막으로 형성한다. 따라서, 0.13㎛ 이하 공정에서 높은 광투과도를 갖는 CMOS 이미지 센서의 성능을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 금속 배선을 나타내는 단면도이다.
도 2a 내지 도 2g는 도 1에 도시된 금속 배선 형성 방법을 보여주는 단면도들이다.
도 3은 본 발명의 일 실시예에 의한 이미지 소자를 나타내는 단면도이다.
도 4a 내지 도 4m은 도 3에 도시한 이미지 소자를 제조하기 위한 방법을 보여주는 단면도들이다.
도 5 내지 도 7은 확산 방지막에 따른 구리의 확산 정도를 분석한 그래프도이다.

Claims (30)

  1. 기판 상에 구비되고, 적어도 하나의 제1 요부를 갖는 제1 절연막;
    상기 제1 요부를 매립하는 제1 금속 패턴;
    상기 제1 절연막 및 제1 금속 패턴 상에 구비되고, 산화알루미늄으로 형성되어 상기 제1 금속 패턴의 금속 물질의 확산을 방지하는 확산 방지막;
    상기 확산 방지막 상에 구비되고, 상기 제1 금속 패턴의 상부면을 노출하는 제2 요부를 갖는 제2 절연막; 및
    상기 제2 요부를 매립하는 제2 금속 패턴을 구비하는 것을 특징으로 하는 금속 배선.
  2. 제1항에 있어서, 상기 확산 방지막은 100 내지 500Å의 두께를 갖는 것을 특징으로 하는 금속 배선.
  3. 제1항에 있어서, 상기 확산 방지막 바로 아래에, 상기 제1 금속 패턴의 표면 산화를 방지하는 산화 방지막을 더 구비한 것을 특징으로 하는 금속 배선.
  4. 제3항에 있어서, 상기 산화 방지막은 실리콘 질화물로 이루어지는 것을 특징으로 하는 금속 배선.
  5. 제4항에 있어서, 상기 산화 방지막은 30Å 이하의 두께를 갖는 것을 특징으로 하는 금속 배선.
  6. 제1항에 있어서, 상기 제1 금속 패턴은 구리로 이루어지는 구리 라인 또는 구리 패턴 구조물인 것을 특징으로 하는 금속 배선.
  7. 제1항에 있어서, 상기 제2 금속 패턴은 구리로 형성된 비아 콘택 및 상기 비아 콘택의 상부면과 접속하는 구리 라인으로 구성되는 것을 특징으로 하는 금속 배선.
  8. 제1항에 있어서,
    상기 제1 금속 패턴 및 상기 제1 절연막 상에, 상기 제1 금속 패턴과 접속하기 위한 트렌치 및 비아 콘택홀이 포함된 제1 내지 n(n는 2이상의 자연수) 층간 절연막;
    상기 제1 내지 제n 층간 절연막 각각의 트렌치 및 비아 콘택홀 내에, 구리로 이루어지는 비아 콘택 및 상기 비어 콘택의 상부면과 접속하는 구리 라인으로 이루어지는 제1 내지 제n 금속 배선들; 및
    상기 제1 내지 제n 금속 배선들에서 서로 접속되는 부위 이외의 영역 및 상기 제1 내지 제n 층간 절연막의 계면 상에 산화알루미늄으로 형성되는 확산 방지막들을 포함하는 것을 특징으로 하는 금속 배선.
  9. 제8항에 있어서, 상기 제1 내지 제n 금속 배선의 측면 및 저면에는 상기 구리의 확산을 방지하기 위한 베리어 금속막을 더 구비하는 것을 특징으로 하는 금속 배선.
  10. 제8항에 있어서, 상기 비아 콘택 및 구리 라인의 계면에는 트렌치 형성용 식각 저지막을 더 구비한 것을 특징으로 하는 금속 배선.
  11. 제10항에 있어서, 상기 트렌치 형성용 식각 저지막은 300 내지 1000Å의 두께인 것을 특징으로 하는 금속 배선.
  12. 광소자를 포함하는 반도체 소자들이 형성된 기판;
    상기 기판상에 형성되고, 적어도 하나의 요부를 갖는 층간 절연막 패턴들이 적층된 층간 절연막 구조물;
    상기 요부를 매립하고 신호 전달을 위한 금속 패턴들;
    상기 금속 패턴 및 층간 절연막 패턴상의 계면에 산화 알루미늄(Al2O3)으로 이루어지는 확산 방지막;
    상기 층간 절연막 구조물상에 형성된 칼라필터; 및
    상기 칼라필터 상에 형성된 마이크로 렌즈를 포함하는 것을 특징으로 하는 이미지 소자.
  13. 제12항에 있어서, 상기 확산 방지막 바로 아래에, 상기 금속층 패턴의 표면 산화를 방지하는 산화 방지막을 더 구비한 것을 특징으로 하는 이미지 소자.
  14. 제12항에 있어서, 상기 금속 패턴은 구리로 형성된 비아 콘택 및 상기 비아 콘택의 상부면과 접속하는 구리 라인으로 구성되는 것을 특징으로 하는 이미지 소자.
  15. 제12항에 있어서, 상기 반도체 소자 및 상기 층간 절연막 구조물 사이에는,
    상기 기판에 형성된 반도체 소자를 덮도록 형성된 하부 절연막; 및
    상기 하부 절연막의 소정 부분에 형성되고, 상기 반도체 소자와 접속하는 하부 콘택이 더 포함되는 것을 특징으로 하는 이미지 소자.
  16. 제15항에 있어서,
    상기 하부 절연막 상에 구비되는 제1 층간 절연막;
    상기 제1 층간 절연막의 소정 영역에 형성되어 상기 하부 콘택과 접속하는 제1 구리 라인; 및
    상기 제1 구리 라인 및 상기 제1 층간 절연막 상에 형성되고, 산화 알루미늄으로 이루어지는 제1 확산 방지막을 구비하는 것을 특징으로 하는 이미지 소자.
  17. 제16항에 있어서,
    상기 제1 확산 방지막 상에, 상기 금속층 패턴이 형성되는 영역을 정의하는 트렌치 및 비아 콘택홀이 포함된 제2 내지 n(n는 2이상의 자연수) 층간 절연막;
    상기 제2 내지 제n 층간 절연막 각각의 트렌치 및 비아 콘택홀 내에, 구리로 이루어지는 비아 콘택 및 상기 비어 콘택의 상부면과 접속하는 구리 라인으로 이루어지는 제1 내지 제n 금속 배선들; 및
    상기 제1 내지 제n 금속 배선들에서 서로 접속되는 부위 이외의 영역 및 상기 제2 내지 제n 층간 절연막의 계면 상에 형성되고 산화 알루미늄으로 이루어지는 확산 방지막들을 포함하는 것을 특징으로 하는 이미지 소자.
  18. 제17항에 있어서, 상기 비아 콘택 및 구리 라인 각각의 계면에 트렌치 형성용 식각 저지막을 더 구비한 것을 특징으로 하는 이미지 소자.
  19. 제18항에 있어서, 상기 트렌치 형성용 식각 저지막은 산화 알루미늄 물질로 형성된 것을 특징으로 하는 이미지 소자.
  20. 반도체 기판 상에 제1 절연막을 형성하는 단계;
    상기 하부 절연막에 제1 요부를 형성하는 단계;
    상기 요부를 매립하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴 및 제1 절연막상에 금속 산화물로 이루어지는 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막에 상기 제1 금속 패턴의 상부면을 노출하는 제2 요부를 형성하는 단계; 및
    상기 제2 요부를 매립하는 제2 금속 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 금속 배선 형성 방법.
  21. 제20항에 있어서, 상기 확산 방지막은 산화 알루미늄(Al2O3)을 증착하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  22. 제21항에 있어서, 상기 확산 방지막은 PVD, ALD, CVD 또는 Sol-Gel 방법에 의해 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  23. 제21항에 있어서, 상기 확산 방지막을 형성하기 전에, 상기 제2 금속 패턴의 표면 산화를 방지하는 산화 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  24. 제21항에 있어서,
    상기 제1 금속 패턴 상에, 상기 제1 금속 패턴과 접속하기 위한 트렌치 및 비아 콘택홀이 포함된 제1 내지 n(n는 2이상의 자연수) 층간 절연막을 형성하는 단계;
    상기 제1 내지 제n 층간 절연막 각각의 트렌치 및 비아 콘택홀 내에, 구리로 이루어지는 비아 콘택 및 상기 비어 콘택의 상부면과 접속하는 구리 라인으로 이루어지는 제1 내지 제n 금속 배선들을 형성하는 단계; 및
    상기 제1 내지 제n 금속 배선들에서 서로 접속되는 부위 이외의 영역 및 상기 제1 내지 제n 층간 절연막의 계면 상에 산화 금속물로 이루어지는 확산 방지막들을 형성하는 단계를 수행하는 것을 특징으로 하는 금속 배선 형성 방법.
  25. 제24항에 있어서, 상기 비아 콘택 및 구리 라인 각각의 계면에 트렌치 형성용 식각 저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  26. 제25항에 있어서, 상기 트렌치 형성용 식각 저지막은 산화 알루미늄 물질을 증착하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  27. 반도체 기판 상에 광소자를 포함하는 반도체 소자를 형성하는 단계;
    상기 반도체 기판 상에 하부 절연막을 형성하는 단계;
    상기 하부 절연막에 요부를 형성하는 단계;
    상기 요부를 매립하는 금속층 패턴을 형성하는 단계;
    상기 금속층 패턴 및 층간 절연막 패턴들 상의 계면에, 층간 절연막과 식각 선택비를 갖는 산화 금속물로 이루어지는 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상에 칼라필터를 형성하는 단계; 및
    상기 칼라필터 상에 마이크로 렌즈를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법.
  28. 제27항에 있어서, 상기 확산 방지막은 산화 알루미늄(Al2O3)을 증착하여 형성하는 것을 특징으로 하는 이미지 소자의 제조 방법.
  29. 제27항에 있어서, 상기 확산 방지막은 PVD, ALD, CVD 또는 Sol-Gel 방법에 의해 형성하는 것을 특징으로 하는 이미지 소자의 제조 방법.
  30. 제27항에 있어서, 상기 확산 방지막을 형성하기 전에, 상기 금속층 패턴의 표면 산화를 방지하는 산화 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법.
KR10-2003-0044099A 2003-07-01 2003-07-01 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 KR100500573B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0044099A KR100500573B1 (ko) 2003-07-01 2003-07-01 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US10/879,076 US7084056B2 (en) 2003-07-01 2004-06-30 Electrical interconnection, method of forming the electrical interconnection, image sensor having the electrical interconnection and method of manufacturing the image sensor
US11/487,441 US20060255463A1 (en) 2003-07-01 2006-07-17 Electrical interconnection, and image sensor having the electrical interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0044099A KR100500573B1 (ko) 2003-07-01 2003-07-01 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050004989A KR20050004989A (ko) 2005-01-13
KR100500573B1 true KR100500573B1 (ko) 2005-07-12

Family

ID=33550219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0044099A KR100500573B1 (ko) 2003-07-01 2003-07-01 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7084056B2 (ko)
KR (1) KR100500573B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
KR100701375B1 (ko) * 2004-07-08 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법
KR100649013B1 (ko) * 2004-12-30 2006-11-27 동부일렉트로닉스 주식회사 베리어를 이용한 집광장치 및 그 제조방법
JP4938238B2 (ja) * 2005-01-07 2012-05-23 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
US8018015B2 (en) * 2005-06-29 2011-09-13 Micron Technology, Inc. Buried conductor for imagers
KR100602101B1 (ko) * 2005-08-30 2006-07-19 동부일렉트로닉스 주식회사 화학 기계적 연마(ｃｍｐ)하는 방법
KR100710210B1 (ko) * 2005-09-28 2007-04-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100720466B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
US20070238309A1 (en) * 2006-03-31 2007-10-11 Jun He Method of reducing interconnect line to line capacitance by using a low k spacer
US7476971B2 (en) * 2006-05-11 2009-01-13 Toshiba America Electronic Components, Inc. Via line barrier and etch stop structure
KR20080006117A (ko) * 2006-07-11 2008-01-16 동부일렉트로닉스 주식회사 이미지 센서의 배선 구조 및 그 제조 방법
KR100784871B1 (ko) * 2006-07-31 2007-12-14 삼성전자주식회사 내부 렌즈를 구비한 이미지 센서의 제조방법
US7544982B2 (en) * 2006-10-03 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device suitable for use with logic-embedded CIS chips and methods for making the same
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
KR100875178B1 (ko) * 2007-09-07 2008-12-22 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR100967476B1 (ko) * 2007-12-24 2010-07-07 주식회사 동부하이텍 이미지 센서의 금속배선 및 그 제조방법
KR101603997B1 (ko) * 2008-11-11 2016-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101107003B1 (ko) * 2009-04-09 2012-01-25 제일모직주식회사 이미지 센서 및 그 제조 방법
KR101201831B1 (ko) * 2009-07-09 2012-11-15 제일모직주식회사 유-무기 하이브리드　조성물 및 이미지 센서
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
US20120112300A1 (en) * 2010-11-09 2012-05-10 Huang-Shun Lin Method of forming silicide for contact plugs
JP5855905B2 (ja) 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN103503122B (zh) * 2011-05-24 2016-05-18 索尼公司 半导体装置
KR101380311B1 (ko) * 2012-05-15 2014-04-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US20140252619A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure that avoids insulating layer damage and methods of making the same
CN104051256B (zh) * 2013-03-14 2018-04-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US9142505B2 (en) * 2013-06-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
KR102392059B1 (ko) 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9659857B2 (en) * 2013-12-13 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
EP3238235A4 (en) 2014-12-23 2018-07-25 Intel Corporation Decoupled via fill
US9659864B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9496415B1 (en) * 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10049869B2 (en) 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) * 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10707123B2 (en) 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of interconnect structures
CN108550564A (zh) * 2018-06-12 2018-09-18 长江存储科技有限责任公司 形成导电互连结构的方法、导电互连结构以及三维存储器
US10998225B2 (en) * 2018-10-26 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
KR20210024367A (ko) * 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US6319814B1 (en) 1999-10-12 2001-11-20 United Microelectronics Corp. Method of fabricating dual damascene
KR20010077260A (ko) 2000-02-01 2001-08-17 윤종용 반도체 메모리 장치의 비트 라인 형성 방법
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
KR100368320B1 (ko) 2000-12-28 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6521523B2 (en) * 2001-06-15 2003-02-18 Silicon Integrated Systems Corp. Method for forming selective protection layers on copper interconnects
KR100434187B1 (ko) * 2001-08-18 2004-06-04 삼성전자주식회사 반도체 장치의 절연막 패턴 형성 방법
US6632700B1 (en) * 2002-04-30 2003-10-14 Taiwan Semiconductor Manufacturing Company Method to form a color image sensor cell while protecting the bonding pad structure from damage
US6809781B2 (en) * 2002-09-24 2004-10-26 General Electric Company Phosphor blends and backlight sources for liquid crystal displays

Also Published As

Publication number Publication date
US20060255463A1 (en) 2006-11-16
US20050001318A1 (en) 2005-01-06
US7084056B2 (en) 2006-08-01
KR20050004989A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
KR100500573B1 (ko) 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
KR100499174B1 (ko) 이미지 소자
JP4384454B2 (ja) イメージ素子
US7541212B2 (en) Image sensor including an anti-reflection pattern and method of manufacturing the same
JP4117672B2 (ja) 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
JP5037008B2 (ja) イメージ素子の製造方法
US20060049439A1 (en) Image device and method of fabricating the same
KR100761467B1 (ko) 금속배선 및 그 형성 방법
KR100289265B1 (ko) 수소투과성이 낮은 막을 갖는 고체촬상소자와 그 제조방법
TWI380404B (ko)
US20060183265A1 (en) Image sensor having improved sensitivity and method for making same
TW200945495A (en) Semiconductor integrated circuit device and manufacturing method of semiconductor integrated device
US7211448B2 (en) Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by method
KR100524200B1 (ko) 이미지 소자 및 그 제조 방법
KR20030076246A (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
KR100791011B1 (ko) 내부렌즈를 포함하는 이미지 소자 및 그 제조방법
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
KR20070008914A (ko) 씨모스 이미지 센서
KR100667650B1 (ko) 이미지 소자 및 그 제조 방법
KR20070035206A (ko) 이미지 센서 및 그 제조방법
US20240071928A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR100613290B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법
CN115440750A (zh) 背照式图像传感器的栅格结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee