KR101380311B1 - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101380311B1 KR101380311B1 KR1020120051273A KR20120051273A KR101380311B1 KR 101380311 B1 KR101380311 B1 KR 101380311B1 KR 1020120051273 A KR1020120051273 A KR 1020120051273A KR 20120051273 A KR20120051273 A KR 20120051273A KR 101380311 B1 KR101380311 B1 KR 101380311B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- interlayer insulating
- insulating layer
- stop
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 634
- 239000011229 interlayer Substances 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 34
- 230000003287 optical effect Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 29
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
화소 영역과 로직 영역을 갖는 이미지 센서의 제조 방법은 상기 화소 영역에 해당하는 기판 내에 포토다이오드를 형성하는 단계; 상기 기판 상에 제1 층간 절연층을 형성하는 단계; 상기 제1 층간 절연층 상에 제1 정지막을 형성하는 단계; 상기 제1 정지막 상에 절연막을 형성하는 단계; 상기 절연막 상에 제2 정지막을 형성하는 단계; 상기 화소 영역에 위치하는 상기 제2 정지막과 상기 절연막을 선택적으로 식각하여 상기 제1 정지막을 노출하는 적어도 하나의 트렌치(trench)를 형성하는 단계; 상기 적어도 하나의 트렌치를 채우도록 상기 제2 정지막 상에 도전 물질을 형성하는 단계; 및 상기 제2 정지막이 노출될 때까지 상기 도전 물질을 평탄화하여 상기 적어도 하나의 트렌치 내에 제로 배선층을 형성하는 단계를 포함한다.
Description
실시 예는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변화시키는 반도체 소자이다. 대표적인 이미지 센서로는 CCD(Charged Coupled Device) 이미지 센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서가 있다.
CMOS 이미지 센서는 CCD 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 전력 소모가 낮은 장점을 지니고 있다. 이러한 장점 때문에 CMOS 이미지 센서는 DSC(Digital Still Camera), PC 카메라, 모빌 카메라 등의 많은 응용 부분에 사용될 수 있다.
CMOS 이미지 센서는 단위 픽셀을 구성하는 트랜지스터의 갯 수에 따라 3T형, 4T형, 또는 5T형 등으로 구분될 수 있다. 단위 픽셀은 하나의 포토다이오드(Photodiode)와 형태에 따라 적어도 하나의 트랜지스터(예컨대, 트랜스퍼(transfer) 트랜지스터, 리셋(reset) 트랜지스터, 선택(select) 트랜지스터, 구동(drive) 트랜지스터)를 포함할 수 있다.
일반적으로 이미지 센서는 빛을 집광하는 마이크로렌즈(micro lens), 집광된 빛을 필터링하는 컬러 필터(color filter), 컬러 필터를 통과한 빛을 감지하는 포토다이오드(photodiode), 및 포토다이오드와 전기적으로 연결되는 적어도 하나의 트랜지스터를 포함할 수 있다.
실시 예는 식각 또는 평탄화 공정에 의하여 층간 절연막이 손실되거나 제로 배선층이 손상되는 것을 방지할 수 있고, 감도를 향상시킬 수 있는 이미지 센서 및 그 제조 방법을 제공한다.
실시 예에 따른 화소 영역과 로직 영역을 갖는 이미지 센서의 제조 방법은 상기 화소 영역에 해당하는 기판 내에 포토다이오드를 형성하는 단계; 상기 기판 상에 제1 층간 절연층을 형성하는 단계; 상기 제1 층간 절연층 상에 제1 정지막을 형성하는 단계; 상기 제1 정지막 상에 절연막을 형성하는 단계; 상기 절연막 상에 제2 정지막을 형성하는 단계; 상기 화소 영역에 위치하는 상기 제2 정지막과 상기 절연막을 선택적으로 식각하여 상기 제1 정지막을 노출하는 적어도 하나의 트렌치(trench)를 형성하는 단계; 상기 적어도 하나의 트렌치를 채우도록 상기 제2 정지막 상에 도전 물질을 형성하는 단계; 및 상기 제2 정지막이 노출될 때까지 상기 도전 물질을 평탄화하여 상기 적어도 하나의 트렌치 내에 제로 배선층을 형성하는 단계를 포함한다.
상기 이미지 센서의 제조 방법은 상기 트렌치를 형성하는 단계 이전에 상기 제1 층간 절연층 및 상기 제1 정지막을 관통하여 상기 화소 영역에 해당하는 기판과 접촉하는 적어도 하나의 콘택을 형성하는 단계를 더 포함할 수 있다.
상기 절연막과 상기 제1 정지막 사이의 식각 선택비는 8~10:1이고, 상기 도전 물질과 상기 제2 정지막 사이의 선택비는 100:1 이상일 수 있다.
실리콘 질화막을 증착하여 상기 제1 정지막을 형성할 수 있고, HfO2을 증착하여 상기 제2 정지막을 형성할 수 있다.
상기 이미지 센서의 제조 방법은 상기 제1 층간 절연층 형성하는 단계 이전에, 상기 화소 영역의 기판 상에 복수의 게이트들을 형성하는 단계; 및 상기 제1 정지막과 상기 제1 층간 절연층의 일부를 통과하여 상기 복수의 게이트들의 상부면과 접촉하는 콘택들을 형성하는 단계를 더 포함하며, 상기 제로 배선층은 상기 콘택들 각각과 접촉하도록 형성될 수 있다.
상기 이미지 센서의 제조 방법은 상기 화소 영역과 상기 로직 영역의 상기 제2 정지막 상에 제1 배선층을 형성하는 단계; 상기 제1 배선층을 덮도록 상기 제2 정지막 상에 제2 층간 절연층을 형성하는 단계; 상기 로직 영역의 상기 제2 층간 절연층 상에 제2 배선층을 형성하는 단계; 및 상기 제2 배선층을 덮도록 상기 화소 영역과 상기 로직 영역의 상기 제2 층간 절연층 상에 적어도 하나의 제3 층간 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 이미지 센서의 제조 방법은 상기 제1 정지막이 노출될 때까지, 상기 화소 영역의 상기 적어도 하나의 제3 층간 절연층, 상기 제2 층간 절연층, 상기 제2 정지막, 및 상기 절연막을 선택적으로 식각하여 상기 포토다이오드에 대응하는 홈을 형성하는 단계; 및 상기 홈 내에 상기 적어도 하나의 제3 층간 절연층, 상기 제2 층간 절연층, 및 상기 절연막과 굴절률이 다른 절연 물질을 채워 상기 광 가이드층을 형성하는 단계를 더 포함할 수 있다. 상기 이미지 센서의 제조 방법은 상기 광 가이드층 및 상기 적어도 하나의 제3 층간 절연층 상에 컬러 필터층을 형성하는 단계; 및 상기 컬러 필터층 상에 마이크로렌즈를 형성하는 단계를 더 포함할 수 있다.
상기 이미지 센서의 제조 방법은 상기 제2 배선층을 형성하는 단계 이후와 상기 적어도 하나의 제3 층간 절연층을 형성하는 단계 이전에, 상기 화소 영역과 상기 로직 영역의 상기 제2 층간 절연층, 및 상기 로직 영역의 상기 제2 배선층 상에 제3 정지막을 형성하는 단계; 상기 제3 정지막이 노출될 때까지 상기 화소 영역의 상기 적어도 하나의 제3 층간 절연층을 식각하는 단계; 상기 화소 영역의 노출되는 제3 정지막 및 상기 로직 영역의 적어도 하나의 제3 층간 절연막 상에 컬러 필터층을 형성하는 단계; 및 상기 화소 영역의 컬러 필터층 상에 마이크로렌즈를 형성하는 단계를 더 포함할 수 있다.
상기 이미지 센서의 제조 방법은 상기 제2 배선층을 형성하는 단계 이후와 상기 적어도 하나의 제3 층간 절연층을 형성하는 단계 이전에, 상기 화소 영역과 상기 로직 영역의 상기 제2 층간 절연층, 및 상기 로직 영역의 상기 제2 배선층 상에 제3 정지막을 형성하는 단계; 상기 제3 정지막이 노출될 때까지 상기 화소 영역의 상기 적어도 하나의 제3 층간 절연층을 식각하는 단계; 상기 제1 정지막이 노출될 때까지 상기 화소 영역의 상기 제3 정지막, 상기 제2 층간 절연층, 상기 제2 정지막, 및 상기 절연막을 선택적으로 식각하여 상기 포토다이오드에 대응하는 홈을 형성하는 단계; 상기 홈 내에 상기 제2 층간 절연층, 및 상기 절연막과 굴절률이 다른 절연 물질을 채워 광 가이드층을 형성하는 단계; 상기 화소 영역의 상기 광가이드 층 상에 컬러 필터층을 형성하는 단계; 및 상기 컬러 필터층 상에 마이크로렌즈를 형성하는 단계를 더 포함할 수 있다.
실시 예에 따른 화소 영역과 로직 영역을 갖는 이미지 센서는 화소 영역의 기판 내에 형성되는 포토다이오드; 상기 화소 영역 및 상기 로직 영역의 기판 상에 형성되는 제1 층간 절연층; 상기 제1 층간 절연층 상에 형성되는 제1 정지막; 상기 제1 정지막 상에 형성되는 절연막; 상기 절연막 상에 형성되는 제2 정지막; 상기 화소 영역의 제1 절연막 내에 형성되는 제로 배선층; 및 상기 화소 영역과 상기 로직 영역의 제2 정지막 상에 형성되는 제1 배선층을 포함한다. 상기 제1 정지막은 실리콘 질화막이고, 상기 제2 정지막은 HfO2일 수 있다.
상기 이미지 센서는 상기 화소 영역의 기판 상에 형성되는 복수의 게이트들; 및 상기 제1 정지막과 상기 제1 층간 절연층의 일부를 통과하고, 상기 복수의 게이트들과 연결되는 복수의 콘택들을 더 포함할 수 있으며, 상기 제로 배선층은 상기 복수의 콘택들을 서로 연결할 수 있다.
상기 제로 배선층은 상기 제1 정지막을 노출하도록 상기 절연막 내에 형성되는 트렌치; 및 상기 트렌치 내부에 매립되는 도전층을 포함할 수 있다.
상기 이미지 센서는 상기 화소 영역 및 상기 로직 영역의 상기 제1 배선층 및 상기 제2 정지막 상에 형성되는 제2 층간 절연층; 상기 제2 층간 절연층 상에 형성되는 적어도 하나의 제3 층간 절연층; 및 상기 포토다이오드와 대응하도록 상기 화소 영역의 상기 절연막, 상기 제2 정지막, 상기 제2 층간 절연층, 및 상기 적어도 하나의 제3 층간 절연층 중 적어도 하나의 내부에 형성되는 광가이드층을 더 포함할 수 있다.
상기 이미지 센서는 상기 화소 영역 및 상기 로직 영역의 상기 제1 배선층 및 상기 제2 정지막 상에 형성되는 제2 층간 절연층; 상기 화소 영역과 상기 로직 영역의 제2 층간 절연층 및 상기 로직 영역의 제1 배선층 상에 형성되는 제3 정지막; 상기 로직 영역의 상기 제3 정지막 상에 형성되는 적어도 하나의 제3 층간 절연층; 상기 화소 영역의 상기 제3 정지막과 상기 로직 영역의 상기 적어도 하나의 제3 층간 절연층 상에 형성되는 컬러 필터층; 및 상기 화소 영역의 상기 컬러 필터층 상에 형성되는 마이크로렌즈를 더 포함할 수 있다.
상기 이미지 센서는 상기 포토다이오드와 대응하도록 상기 화소 영역의 상기 제3 정지막, 상기 제2 층간 절연층, 상기 제2 정지막, 및 상기 절연막 중 적어도 하나를 통과하는 광가이드층을 더 포함할 수 있다.
실시 예는 식각 또는 평탄화 공정에 의하여 층간 절연막이 손실되거나 제로 배선층이 손상되는 것을 방지할 수 있고, 감도를 향상시킬 수 있다.
도 1은 제1 실시 예에 따른 이미지 센서를 나타낸다.
도 2는 제2 실시 예에 따른 이미지 센서를 나타낸다.
도 3은 제3 실시 예에 따른 이미지 센서를 나타낸다.
도 4 내지 도 14는 제1 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 15 내지 도 17은 제2 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 18 내지 도 19는 제3 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 20은 도 1에 도시된 화소 영역에 형성되는 단위 화소의 일 실시 예를 나타낸다.
도 2는 제2 실시 예에 따른 이미지 센서를 나타낸다.
도 3은 제3 실시 예에 따른 이미지 센서를 나타낸다.
도 4 내지 도 14는 제1 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 15 내지 도 17은 제2 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 18 내지 도 19는 제3 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 20은 도 1에 도시된 화소 영역에 형성되는 단위 화소의 일 실시 예를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 이미지 센서 및 그 제조 방법을 설명한다.
도 1은 제1 실시 예에 따른 이미지 센서(100)를 나타낸다. 도 1을 참조하면, 이미지 센서(100)는 화소 영역(S1)과 로직 영역(S2)으로 구분될 수 있다.
화소 영역(S1)은 빛을 감지하는 화소(pixel)가 형성되는 영역이고, 로직 영역(S2)은 화소 영역(S1)에서 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직 소자 또는 회로가 형성되는 영역일 수 있다.
이미지 센서(100)는 기판(110), 화소 게이트(130), 로직 게이트(140), 제1 층간 절연층(150), 제1 정지막(155), 절연막(205), 제2 정지막(180), 제로 배선층(195-1 내지 195-4), 제1 배선층(232,234,242,244), 제2 층간 절연층(250), 제2 배선층(260-1 내지 260-3), 제3 층간 절연층(270), 제3 배선층(280), 제4 층간 절연층(290), 복수의 콘택들(170,221,222,224,255), 광가이드층(420), 컬러 필터층(430), 평탄화층(440), 및 마이크로렌즈(450)를 포함한다.
이미지 센서(100)의 화소 영역(S1)은 복수의 단위 화소 영역들을 포함하며, 도 1에는 그 일부만을 도시한다. 단위 화소 영역은 빛을 감지하는 최소 단위의 화소(pixel)가 위치하는 영역을 의미할 수 있다.
기판(110)은 반도체 기판일 수 있다. 기판(110)에는 소자 분리막(isolation layer, 미도시)이 마련될 수 있으며, 소자 분리막(미도시)에 의하여 활성 영역(active region)과 소자 분리 영역으로 구분될 수 있다.
포토다이오드(120)는 화소 영역(S1)의 기판(110) 내에 마련된다. 예컨대, 포토다이오드(120)는 기판(110)의 활성 영역에 마련될 수 있다. 예컨대, 포토다이오드(120)는 p형 반도체 기판(110)에 n형 불순물이 주입된 n형 불순물 영역일 수 있다. 이때 p형 반도체 기판(110)과 n형 불순물 영역 간에는 pn접합이 형성될 수 있다.
화소 게이트(130)는 화소 영역(S1)의 기판(110) 상에 마련되고, 로직 게이트(140)는 로직 영역(S2)의 기판(110) 상에 마련될 수 있다.
화소 게이트(130)는 화소 게이트 절연막(131) 및 화소 게이트 전극(132)을 포함할 수 있다. 화소 게이트 전극(132)의 측벽 상에는 화소 스페이서(134)가 형성될 수 있다. 또한 로직 게이트(140)는 로직 게이트 절연막(141) 및 로직 게이트 전극(142)을 포함할 수 있다. 로직 게이트 전극(142)의 측벽 상에는 로직 스페이서(144)가 형성될 수 있다.
도 20은 도 1에 도시된 화소 영역(S1)에 형성되는 단위 화소(S11)의 일 실시 예를 나타낸다. 도 20을 참조하면, 단위 화소(S11)는 포토다이오드(120), 트랜스퍼 트랜지스터(transfer transistor, Tx), 리셋 트랜지스터(reset transistor, Rx), 구동 트랜지스터(drive transistor, Dx), 및 선택 트랜지스터(select transistor, Sx)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx)의 일 측에 위치하는 기판(110)의 활성 영역(2)에는 포토다이오드(120)가 마련될 수 있고, 타 측에 위치하는 기판(110)의 활성 영역(2)에는 플로팅 확산 영역(Floating diffusion region, FD)이 마련될 수 있다.
화소 게이트 전극(132)은 이미지 센서(100)의 단위 화소(S11)를 구성하는 트랜지스터(Tx, Rx, Dx, Sx)의 게이트 전극일 수 있다. 예컨대, 도 1에 도시된 화소 게이트 전극(130)은 트랜스퍼 트랜지스터(Tx)의 게이트 전극일 수 있다. 트랜지스터들(Tx, Rx, Dx, Sx) 중 적어도 하나의 화소 게이트 전극의 양측 또는 일측에 위치하는 화소 영역(S1)의 기판(110) 내에는 소스 영역 및 드레인 영역(미도시)이 마련될 수 있다. 또한 로직 게이트 전극(142)의 양측 또는 일측의 로직 영역(S2)의 기판(110) 내에 소스 영역 및 드레인 영역(미도시)이 마련될 수 있다.
제1 층간 절연층(150)은 포토다이오드(120), 화소 게이트(130), 및 로직 게이트(140)가 형성된 기판(10) 상에 마련된다. 즉 제1 층간 절연층(150)은 포토다이오드(120), 화소 게이트(130), 및 로직 게이트(140)를 매립하며, 배선층들 이전에 형성된다는 점에서 PMD(Pre Metal Dielectric)라고 할 수 있다.
제1 정지막(155)은 화소 영역(S1) 및 로직 영역(S2)의 제1 층간 절연층(150) 상에 마련된다. 예컨대, 제1 정지막(155)은 실리콘 질화막(예컨대, SiN)일 수 있으며, 그 두께는 0.1um이하일 수 있다.
절연막(205)은 화소 영역(S1) 및 로직 영역(S2)의 제1 정지막(155) 상에 마련된다. 절연막(205)은 제1 정지막(155) 상에 위치하는 제1 절연막(160)과, 제1 절연막(160) 상에 위치하는 제2 절연막(175)과, 제2 절연막(175) 상에 위치하는 제3 절연막(210)을 포함할 수 있다. 예컨대, 절연막(205)은 실리콘 산화막(예컨대, SiO2)일 수 있다.
제2 정지막(180)은 제2 절연막(175) 상에 위치한다. 즉 제2 정지막(180)은 제2 절연막(175)과 제3 절연막(210) 사이에 위치할 수 있다. 예컨대, 제2 절연막(175)은 SiO2일 수 있으며, 그 두께는 0.1um ~ 0.2um일 수 있다. 그리고 제2 정지막(180)은 HfO2일 수 있으며, 그 두께는 0.01um이하일 수 있다.
제로 배선층(195-1 내지 195-4)은 화소 영역(S1)의 제2 정지막(180), 제1 절연막(160), 및 제2 절연막(175)을 관통하며, 화소 영역(S1)의 제1 정지막(155)과 제3 절연막(210) 사이에 위치한다. 제로 배선층(195-1 내지 195-4)의 하면은 제1 정지막(155)과 접촉하고, 제로 배선층(195-1 내지 195-4)의 상면은 제3 절연막(210)과 접촉할 수 있다. 이하 195-1 내지 195-4를 "M0"라 한다.
예컨대, 제로 배선층(M0)은 화소 영역(S1)에 형성되는 트랜지스터들에 대하여 글로벌 인터커넥션(Global interconnection, GIC)을 가능하게 할 수 있다. 즉 제로 배선층(예컨대, 195-2)은 복수의 단위 화소들 각각의 어느 하나의 트랜지스터(예컨대, transfer transistor)의 게이트를 서로 연결할 수 있다.
제로 배선층(195-1)은 복수의 단위 화소의 전송 트랜지스터의 게이트를 서로 연결하는 제1 제로 배선층(예컨대, 195-2)과, 복수의 단위 화소의 선택 트랜지스터의 게이트를 서로 연결하는 제2 제로 배선층(미도시)과, 복수의 단위 화소의 리셋 트랜지스터의 게이트를 서로 연결하는 제3 제로 배선층(미도시)을 포함할 수 있다.
제로 배선층(M0)은 제1 정지막(155)을 노출하도록 화소 영역(S1)의 제2 정지막(180), 제2 절연막(175), 제1 절연막(160)을 선택적으로 관통하는 트렌치(191), 및 트렌치(191) 내부에 형성되는 도전 물질(190)을 포함할 수 있다. 제로 배선층(M0)은 트렌치(191와 도전 물질(190) 사이에 형성되는 배리어 금속(185)을 더 포함할 수 있다. 이때 도전 물질(190)은 텅스텐, 구리, 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다. 그리고 배리어 금속(185)은 도전 물질(190)의 이온이 기판(110) 내로 확산되는 것을 방지하며, Ni, Ti, Ta, Pt, Mo 중 적어도 하나를 포함하는 금속일 수 있다.
제1 정지막(155)은 트렌치(191) 형성을 위하여 절연막(160,175)을 식각할 때 식각 정지막 역할을 하며, 제2 정지막(180)은 트렌치(191)에 도전 물질 매립후 평탄화 공정을 진행할 때, 정지막 역할을 한다. 따라서 제1 실시 예는 제1 정지막(155)에 의하여 식각 시 기판이 손상을 받는 것을 방지할 수 있고, 제2 정지막(180)에 의하여 평탄화시에 제1 층간 절연막(150) 및 제로 배선층(M0)이 손실되는 것을 방지할 수 있다. 또한 제2 정지막(180)은 광가이드층(420) 형성을 위한 홈 형성시 식각 정지막 역할을 할 수 있다.
제1 제로 콘택(170)은 기판(110)과 제로 배선층(예컨대, 195-3) 사이를 연결하며, 제2 제로 콘택(222)은 화소 게이트 전극(132)과 제로 배선층(예컨대, 195-2) 사이를 연결할 수 있다. 제로 콘택(170, 222)은 도전 물질(172)과 배리어 금속(174)을 포함할 수 있다.
예컨대, 제1 제로 콘택(170)은 제1 정지막(155)과 제1 층간 절연층(150)을 통과하며, 제1 배선층(예컨대, 195-3)과 접촉하는 일단 및 기판(110)과 접촉하는 다른 일단을 가질 수 있다.
또한 제2 제로 콘택(222)은 제1 정지막(155)과 제1 층간 절연층(150)의 일부를 통과하며, 제1 배선층(예컨대, 195-2)과 접촉하는 일단 및 화소 게이트 전극(132)의 상면과 접촉하는 다른 일단을 가질 수 있다.
예컨대, 화소 게이트 전극(132)은 화소 영역(S1)에 위치하는 동일한 기능을 수행하는 트렌지스터들(예컨대, 전송 트렌지스터들(Tx)) 각각의 게이트 전극일 수 있다. 그리고 제2 제로 콘택(222)은 복수 개일 수 있으며, 각각의 제2 제로 콘택(222)은 화소 영역(S1)의 트렌지스터들 각각의 게이트와 접촉할 수 있다.
그리고 어느 하나의 제로 배선층(예컨대, 195-2)은 화소 영역의 전송 트랜지스터들의 각각의 게이트와 연결되는 복수의 제2 제로 콘택들(222) 모두와 접촉할 수 있 수 있다. 이러한 제로 배선층(예컨대, 195-2)에 의하여 복수의 제2 제로 콘택들(222)은 서로 전기적으로 연결되어 글로벌 인터커넥션이 구현될 수 있다.
제3 절연막(210)은 제2 정지막(180) 상에 형성되며, 제1 배선층(232,234,242,244)은 화소 영역(S1) 및 로직 영역(S2) 각각의 제3 절연막(210) 상에 형성된다. 이하 232,234,242,244를 "M1"이라 한다. 화소 영역(S1)의 제1 배선층(232,234)과 수광부 사이, 및 제로 배선층(M0)과 제1 배선층(M1) 사이에는 어떤 배선층도 존재하지 않을 수 있다. 여기서 수광부는 마이크로렌즈(450) 및 컬러 필터층(430) 중 적어도 하나를 포함할 수 있다.
화소 영역(S1)에 위치하는 제1 콘택(221-1, 222-2)은 화소 영역(S1)의 제3 절연막(210)을 통과하여 제로 배선층(195-1,195-2)과 제1 배선층(232, 234)을 서로 연결한다. 그리고 로직 영역(S2)에 위치하는 제1 콘택(224)은 로직 영역(S2)의 제3 절연막(210), 제2 정지막(180), 제2 절연막(175), 제1 절연막(160), 및 제1 층간 절연층(150)의 일부를 통과하여 제1 배선층(242)과 로직 게이트 전극(142)을 서로 연결한다.
제2 층간 절연층(250)은 화소 영역(S1) 및 로직 영역(S2)의 제3 절연막(210) 상에 형성되고, 제1 배선층(M1)을 매립한다. 제2 배선층(260-1 내지 260-3)은 로직 영역(S2)의 제2 층간 절연층(250) 상에 형성된다. 이하 260-1 내지 260-3을 "M2"라 한다.
제2 콘택(255)은 로직 영역(S2)의 제2 층간 절연층(250)의 일부를 통과하여 제1 배선층(예컨대, 244)과 제2 배선층(예컨대, 260-2)을 서로 연결한다.
제3 층간 절연층(270)은 화소 영역(S1) 및 로직 영역(S2)의 제2 층간 절연층(250) 상에 형성되고, 제2 배선층(M2)을 매립한다. 제3 배선층(280)은 로직 영역(S2)의 제3 층간 절연층(270) 상에 형성된다. 이하 280을 "M3"라 한다.
제4 층간 절연층(290)은 화소 영역(S1) 및 로직 영역(S2)의 제3 층간 절연층(270) 상에 형성되고, 제3 배선층(M3)을 매립한다.
다른 실시 예에서는 화소 영역(S1) 및 로직 영역(S2)의 제4 층간 절연층(290) 상에 적어도 하나의 층간 절연층(미도시)을 더 포함할 수 있으며, 로직 영역의 층간 절연층 내에는 제4 배선층(미도시)이 마련될 수 있다.
광가이드층(420)은 포토다이오드(120), 컬러 필터층(430), 및 마이크로렌즈(450)와 수직 방향으로 대응하도록 화소 영역(S1)의 절연막(160,175,210), 제2 정지막(180), 및 제2 내지 제4 층간 절연층들(250,270,290) 중 적어도 하나의 내부에 형성된다.
예컨대, 광가이드층(420)은 화소 영역(S1)의 절연막(160,175,210), 제2 정지막(180), 및 제2 내지 제4 층간 절연층들(250,270,290)을 통과하며, 하단 부분은 제1 정지막(155)과 접촉할 수 있다.
광가이드층(420)은 절연막(160,175,210), 및 제2 내지 제4 층간 절연층들(250,270,290)과 굴절률이 다른 유전체로 이루어질 수 있다. 예컨대, 광가이드층(420)의 굴절률은 절연막(160,175,210), 및 제2 내지 제4 층간 절연층들(250,270,290)의 굴절률보다 클 수 있다.
도 1의 실시 예에서는 광가이드층(420)의 상면이 컬러 필터층(430)과 접촉하지만, 이에 한정되는 것은 아니며, 광가이드층(420)의 상면은 제2 층간 절연막(150)과 제4 층간 절연막(290)의 사이에 위치할 수 있다.
광가이드층(420)의 직경은 상부에서 하부로 갈수록 변할 수 있다. 예컨대, 광가이드층(420)의 직경은 상부에서 하부로 갈수록 감소할 수 있다.
컬러 필터층(430)은 광가이드층(420)과, 제4 층간 절연층(290) 상에 형성될 수 있다. 컬러 필터층(430)은 복수의 컬러 필터들, 예컨대, 청색 컬러 필터, 녹색 컬러 필터, 및 적색 컬러 필터를 포함할 수 있으며, 각 컬러 필터는 포토다이오드(120)에 대응하여 또는 정렬하여 배치될 수 있다. 이때 청색 컬러 필터, 녹색 컬러 필터, 및 적색 컬러 필터는 서로 다른 두께를 가질 수 있다.
다음으로 수분 및 스크래치(scratch)로부터 컬러 필터층(430)을 보호하기 위하여 화소 영역(S1) 및 로직 영역(S2)의 컬러 필터층(430) 상에 평탄화층(440)을 형성한다.
마이크로렌즈(450)는 수직 방향으로 포토다이오드(120) 또는 컬러 필터와 대응하도록 또는 정렬되도록 화소 영역(S1)의 평탄화층(440) 상에 형성될 수 있으며, 빛을 집광하기 위하여 볼록한 곡면(예컨대, 반구) 형상일 수 있으나, 이에 한정되는 것은 아니다.
도 2는 제2 실시 예에 따른 이미지 센서(200)를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 2를 참조하면, 이미지 센서(200)는 기판(110), 화소 게이트(130), 로직 게이트(140), 제1 층간 절연층(150), 제1 정지막(155), 절연막(205), 제2 정지막(180), 제로 배선층(195-1 내지 195-4), 제1 배선층(232,234,242,244), 제2 층간 절연층(250), 제2 배선층(260-1 내지 260-3), 제3 정지막(510), 제3 층간 절연층(270), 제3 배선층(280), 제4 층간 절연층(290), 복수의 콘택들(170,221,222,224,255), 컬러 필터층(520), 평탄화층(530), 및 마이크로렌즈(540)를 포함한다.
제1 실시 예와 비교할 때, 제2 실시 예는 제3 정지막(510)을 더 포함하며, 제3 층간 절연층(270-1)과 제4 층간 절연층(290-1)은 오직 로직 영역(S2)의 제2 층간 절연층(250) 상에만 존재하며, 컬러 필터층(520) 및 평탄화층(520)은 화소 영역(S1)의 제3 정지막(510)과 로직 영역(S2)의 제4 층간 절연층(290-1) 상에 형성되고, 마이크로렌즈(540)는 화소 영역(S1)의 평탄화층(530) 상에 형성된다.
화소 영역(S1)의 제3 정지막(510)은 제3 층간 절연층(270-1)의 상부면 아래에 위치할 수 있다. 화소 영역(S1)의 컬러 필터층(520) 및 평탄화층(530)은 로직 영역(S2)의 컬러 필터층(520) 및 평탄화층(530)보다 아래에 위치할 수 있다.
화소 영역(S1)의 제2 층간 절연층(250)과 마이크로렌즈(540) 사이의 이격 거리(D1)는 로직 영역(S1)의 제2 층간 절연층(250)과 컬러 필터층(520) 사이의 이격 거리(D2)보다 작을 수 있다.
제2 실시 예는 화소 영역(S1)의 최상위 배선층이 제1 배선층(M1)이기 때문에, 화소 영역(S2)의 제2 층간 절연층(250) 상에는 배선층이 존재하지 않는다. 따라서 제2 실시 예는 마이크로렌즈(540)와 포토다이오드(120) 사이의 거리를 줄일 수 있어, 이미지 센서의 감도를 향상시킬 수 있다.
도 3은 제3 실시 예에 따른 이미지 센서(300)를 나타낸다. 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 3을 참조하면, 제2 실시 예와 비교할 때, 제3 실시 예는 화소 영역(S1)에 광가이드층(620)을 더 포함할 수 있다.
광가이드층(620)은 화소 영역(S1)의 제3 정지막(510)과 컬러 필터층(520) 사이 및 로직 영역(S2)의 제4 층간 절연층(290-1)과 컬러 필터층(520) 사이에 형성될 수 있다.
광가이드층(620)은 포토다이오드(120) 및/또는 마이크로렌즈(540)와 대응하도록 또는 정렬되도록 화소 영역(S1)의 제3 정지막(510), 제2 층간 절연층(250), 절연막(210,175,160), 및 제2 정지막(180) 중 적어도 하나를 통과할 수 있다. 또한 통과한 부분은 제1 정지막(155)과 접촉할 수 있다.
예컨대, 광가이드층(620)은 화소 영역(S1)의 제3 정지막(510), 제2 층간 절연층(250), 절연막(210,175,160), 및 제2 정지막(180)을 통과하여 제1 정지막(155)과 접촉할 수 있다.
제3 실시 예는 광가이드층(620)에 의하여 인접하는 화소들 간에 발생할 수 있는 크로스토크(crosstalk)를 방지할 수 있고, 집광 효율을 향상시켜 감도를 향상시킬 수 있다.
도 4 내지 도 14는 제1 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 4를 참조하면, 화소 영역(S1)에 해당하는 기판(110) 내에 포토다이오드(120)를 형성한다. 도 4에는 하나의 포토다이오드만을 도시하였으나, 실시 예는 이에 한정되는 것은 아니며, 복수의 포토다이오드가 기판(110) 내에 형성될 수 있다. 즉 화소 영역(S1)은 복수의 단위 화소로 구분될 수 있으며, 각각의 단위 화소에 대응하여 기판(110) 내에 포토다이오드(120)가 형성될 수 있다. 여기서 화소 영역(S1)은 빛을 감지하는 화소(pixel)가 형성되는 영역일 수 있으며, 로직 영역(S2)은 화소 영역(S1)에서 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직 소자 또는 회로가 형성되는 영역일 수 있다.
예컨대, p형 반도체 기판(110)에 n형 불순물을 주입하여 pn접합을 형성함으로써, 포토다이오드(120)를 형성할 수 있다. 그리고 STI(Shallow Trench Isolation) 공정 또는 LOCOS(Local Oxidation of Silicon) 공정을 이용하여 반도체 기판(110)에 소자 분리 영역과 활성 영역을 구분하는 소자 분리막(미도시)을 형성할 수 있다. 다른 실시 예에서는 포토다이오드(120)와 소자 분리막(미도시)의 형성 순서가 상술한 바와 반대일 수 있다.
화소 영역(S1)에 포토다이오드(120) 형성시 로직 영역(S2)에 해당하는 기판(110) 내에는 후술하는 로직 트랜지스터(140)의 소스 및 드레인(미도시)이 형성될 수 있다. 다른 실시 예에서는 후술하는 로직 게이트(140) 형성 후에 로직 트랜지스터(140)의 소스 및 드레인을 형성할 수도 있다.
다음으로 열산화 공정 또는 화학기상증착(Chemical Vapor Deposition)을 이용하여 화소 영역(S1) 및 로직 영역(S2) 각각의 기판(110) 상에 트랜지스터(transistor)를 구성하는 게이트(130, 140)를 형성한다.
예컨대, 화소 영역(S1) 및 로직 영역(S2)의 기판(110) 상에 게이트 절연막(131, 141), 및 도전층(132, 142; 예컨대, 실리콘층)을 형성하고, 선택적으로 게이트 절연막(131, 141), 및 도전층(132, 142)을 식각하여 게이트(130 및 140)를 형성할 수 있다.
그리고 게이트(130,140)의 측벽에 스페이서(134)를 더 형성할 수 있다. 여기서 화소 영역(S1)에 형성되는 게이트(130)는 단위 화소를 구성하는 적어도 하나의 트랜지스터(도 20에 도시된 Sx, Dx, Rx, Tx 참조)의 게이트일 수 있으며, 로직 영역(S2)에 형성되는 게이트(140)는 로직 트랜지스터의 게이트일 수 있다.
다음으로 게이트(130, 140)를 매립하도록 화소 영역(S1)과 로직 영역(S2)의 기판(110) 상에 제1 층간 절연층(150)을 형성한다. 이때 제1 층간 절연층(150)은 배선층(도 11의 195-1 내지 195-3 참조) 이전에 형성된다는 점에서 PMD(Pre Metal Dielectric)층일 수 있으며, BPSG(Borophospho Silicate Glass), PSG(Phosphorous Silicate Glass), USG(Undoped Silicate Glass) 중 어느 하나일 수 있다.
도 5를 참조하면, 화소 영역(S1) 및 로직 영역(S2)의 제1 층간 절연층(150) 상에 제1 정지막(155)을 형성한다. 예컨대, 실리콘 질화막(예컨대, SiN)을 제1 층간 절연층(150) 상에 0.1um이하로 증착하여 제1 정지막(155)을 형성할 수 있다.
도 6을 참조하면, 제1 정지막(155) 상에 제1 절연막(160)을 형성한다. 예컨대, 제1 정지막(155) 상에 산화막(예컨대, SiO2)을 증착하여 제1 절연막(160)을 형성할 수 있다.
도 7을 참조하면, 제1 절연막(160), 제1 정지막(155), 및 제1 층간 절연층(150)을 관통하여 기판(110) 및 화소 게이트(130) 각각과 접촉하는 적어도 하나의 콘택(170, 222; 이하 "제로 콘택(contact 0)"이라 한다)을 형성한다.
예컨대, 화소 영역(S1) 및 로직 영역(S2) 중 적어도 하나에 위치하는 제1 절연막(160), 제1 정지막(155), 및 제1 층간 절연층(150)을 통과하여 기판(110)을 노출하는 비아 홀(미도시)을 형성한 후에, 비아 홀 내에 적어도 하나의 도전 물질(172)을 채워 제1 제로 콘택(170)를 형성할 수 있다.
또한 이와 동시에 화소 영역(S1)에 위치하는 제1 절연막(160), 제1 정지막(155), 및 제1 층간 절연층(150)의 일부를 통과하여 화소 게이트 전극(132)의 상부면을 노출하는 비아 홀(미도시)을 형성한 후에, 비아 홀 내에 적어도 하나의 도전 물질(172)을 채워 제2 제로 콘택(222)를 형성할 수 있다.
이때 도전 물질(172)은 텅스텐, 구리, 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다. 또한 도전 물질(172)의 이온이 기판(110) 또는 화소 게이트 전극(132)으로 확산되는 것을 방지하기 위하여 Ni, Ti, Ta과 같은 배리어 금속(174)을 비아 홀 및 도전 물질(172) 사이에 더 형성할 수 있다.
예컨대, 화소 게이트 전극(132)은 화소 영역에 위치하는 전송 트렌지스터들(Tx) 각각의 게이트 전극일 수 있다. 제2 제로 콘택(222)은 전송 트렌지스터들 각각의 게이트와 접촉할 수 있다.
도 8을 참조하면, 화소 영역(S1) 및 로직 영역(S2)의 제1 절연막(160) 상에 제2 절연막(175)을 형성한다. 이때 제2 절연막(175)은 제로 콘택(170,222)의 상면을 덮을 수 있다. 예컨대, 제1 절연막(160) 상에 실리콘 산화막(예컨대, SiO2)을 0.1um ~ 0.2um의 두께로 증착하여 제2 절연막(175)을 형성할 수 있다.
그리고 화소 영역(S1) 및 로직 영역(S2)의 제2 절연막(175) 상에 제2 정지막(180)을 형성한다. 예컨대, 제2 절연막(175) 상에 0.01um이하의 두께로 HfO2을 증착하여 제2 정지막(180)을 형성할 수 있다.
도 9를 참조하면, 포토리쏘그라피(photolithography) 공정을 이용하여 제2 정지막(180) 상에 제로 배선층(도 11의 195-1 내지 195-4 참조) 형성을 위한 포토레지스트 패턴(185)을 형성한다. 포토레지스트 패턴(185)을 마스크로 이용하여 제1 정지막(155)이 노출할 때까지 화소 영역(S1)의 제2 정지막(180), 제2 절연막(175), 제1 절연막(160)을 순차로 식각하여 적어도 하나의 트렌치(trench, 192, 193, 194, 196)를 형성한다.
트렌치(192,193,194,196)는 상술한 글로벌 인터커넥션을 위하여 패터닝될 수 있으며, 제로 콘택(170, 222)의 일부를 노출할 수 있다.
예컨대, 어느 하나의 트렌치(193)는 화소 영역(S1)에 형성되는 전송 트랜지스터들(Tx) 각각의 게이트와 접촉하도록 형성되는 복수의 제2 제로 콘택들(222) 모두를 노출하도록 형성될 수 있다. 그리고 트렌치(193)에 매립되는 도전 물질(180)에 의하여 복수의 제2 제로 콘택들(222)은 서로 전기적으로 연결되어 글로벌 인터커넥션이 구현될 수 있다.
이때 절연막(160, 175)과 제1 정지막(155) 사이의 식각 선택비는 8~10:1일 수 있으며, 제1 정지막(155)은 트렌치(192,193,194,196) 형성을 위한 식각 정지막 역할을 한다.
도 7 내지 도 9를 참조하면, 제로 배선층(195-1 내지 195-4)과 제로 콘택(170,222)의 형성은 다마신(damascene) 공정에 의하여 형성될 수 있다.
제1 정지막(155)은 식각에 의하여 제1 층간 절연층(150)이 손상을 받거나, 또는 제1 층간 절연층(150) 하부에 있는 화소 게이트(130) 및 로직 게이트(140)가 손상을 받는 것을 방지할 수 있으며, 제1 층간 절연층(150)의 두께가 감소하는 것을 방지할 수 있다. 또한 제1 정지막(155)은 도 13에서 설명하는 바와 같이, 광가이드층(420)을 위한 홈(410) 형성시 식각 정지막 역할을 할 수 있다.
도 10을 참조하면, 잔류하는 포토레지스트 패턴(185)을 애싱(ashing) 또는 스트리핑(stripping) 공정을 이용하여 제거한다. 그리고 적어도 하나의 트렌치(192,193,194,196)를 매립하도록 기판(110) 상에 도전 물질(185, 190)을 형성한다. 이때 도전 물질(190)은 적어도 하나의 트렌치(192,193,194,196)를 채우고, 제2 정지막(180) 상에 형성될 수 있다.
예컨대, 적어도 하나의 트렌치(192,193,194,196)에 텅스텐, 구리, 및 알루미늄 중 적어도 하나 또는 이들을 포함하는 합금과 같은 도전 물질(190)을 증착할 수 있다. 또한 도전 물질(190)의 이온이 기판(110) 내로 확산되는 것을 방지하기 위하여 Ni, Ti, Ta과 같은 배리어 금속(185)을 트렌치(192,193,194,196)와 도전 물질(190) 사이에 형성할 수 있다.
도 11을 참조하면, 도전 물질(190)이 증착된 기판(110) 전면에 대하여 제2 정지막(180)이 노출될 때까지 금속 물질(190)에 대하여 평탄화 공정을 수행하여 제로 배선층(195-1 내지 195-4)을 형성한다.
예컨대, 기판(110)에 증착된 도전 물질(190, 예컨대, 텅스텐) 및 배리어 금속(185)을 CMP(Chemical Mechanical Polishing)를 이용하여 제2 정지막(180)이 노출될 때까지 제거하여 트렌치(192,193,194,196)에 매립되는 제로 배선층(195-1 내지 195-4)을 형성할 수 있다. 이때 도전 물질(190, 예컨대, 텅스텐)과 제2 정지막(180, 예컨대, HfO2) 사이의 CMP 선택비는 100:1 이상일 수 있다.
제1 실시 예는 제2 정지막(180)으로 제로 배선층(195-1 내지 195-4)의 도전 물질(190)과의 선택비가 높은 HfO2을 사용하기 때문에 제로 배선층(195-1 내지 195-4)의 품질을 향상시킬 수 있다.
도 12를 참조하면, 제로 배선층(195-1 내지 195-3)이 형성된 기판(110) 상에 제3 절연막(210)을 형성한다. 예컨대, 제2 정지막(180) 상에 산화막(예컨대, SiO2)을 증착하여 제3 절연막(210)을 형성할 수 있다.
다음으로 화소 영역(S1)의 제3 절연막(210)을 통과하여 제로 배선층(195-1 내지 195-4)과 접촉하는 콘택(221-1, 221-2)을 형성한다. 그리고 로직 영역(S2)의 제3 절연막(210), 제2 정지막(180), 제2 절연막(175), 제1 절연막(160), 제1 정지막(155), 및 제1 층간 절연층(150)의 일부를 통과하여 로직 게이트 전극(142)의 상부면과 접촉하는 콘택(224)을 형성한다. 이때 콘택(221-1,221-2,224)은 상술한 제로 콘택(170,222)과 마찬가지로 도전 물질 및 배리어 금속을 포함할 수 있다.
다음으로 제3 절연막(210) 상에 제1 배선층(232,234,242,244)을 형성한다. 이하 제1 배선층(232, 234,242,244)을 "M1"이라 한다. 예컨대, 콘택(221-1)과 접촉하도록 화소 영역(S1)의 제3 절연막(210) 상에 형성되는 제1 배선 라인(232)과, 콘택(221-2)과 접촉하도록 화소 영역(S1)의 제3 절연막(210) 상에 형성되는 제2 배선 라인(234)과, 제3 콘택(224)과 접촉하도록 로직 영역(S2)의 제3 절연막(210) 상에 형성되는 제3 배선 라인(242)과, 제3 배선 라인(242)과 이격되고 로직 영역(S2)의 제3 절연막(210) 상에 형성되는 제4 배선 라인(244)을 포함하도록 제1 배선층(M1)을 형성할 수 있다. 제로 배선층(M0)은 화소 영역(S1)에만 형성되는데 반하여, 제1 배선층(M1)은 화소 영역(S1) 및 로직 영역(S2)에 모두 형성될 수 있다.
다음으로 제1 배선층(232,234,242,244)을 매립하도록 제3 절연막(210) 상에 제2 층간 절연층(250)을 형성한다. 그리고 로직 영역(S2)의 제2 층간 절연층(250)의 일부를 통과하여 로직 영역(S2)에 위치하는 제1 배선층(예컨대, 244)과 접촉하는 제4 콘택(255)을 형성한다.
다음으로 로직 영역(S2)의 제2 층간 절연층(250) 상에 제2 배선층(260-1 내지 260-3)을 형성한다. 제2 배선층(예컨대, 260-2)은 제4 콘택(255)과 접촉하도록 로직 영역(S2)의 제2 층간 절연층(250) 상에 형성될 수 있다.
도 13을 참조하면, 제2 배선층(260-1 내지 260-3)을 매립하도록 제2 층간 절연층(250) 상에 제3 층간 절연층(270)을 형성한다. 그리고 로직 영역(S2)의 제3 층간 절연층(270) 상에 제3 배선층(280)을 형성한다. 그리고 제3 배선층(280)을 매립하도록 제3 층간 절연층(270) 상에 제4 층간 절연층(290)을 형성한다.
다른 실시 예에서는 제2 배선층(260-1 내지 260-3), 제3 층간 절연층(270), 제3 배선층(280), 또는 제4 층간 절연층(290)의 형성을 생략할 수 있다.
또 다른 실시 예에서는 제4 층간 절연층(290) 상에 적어도 하나의 층간 절연층(미도시)을 더 형성할 수 있고, 로직 영역(S2)의 적어도 하나의 층간 절연층 내에 배선층(미도시)을 형성할 수 있다.
다음으로 제1 정지막(155)이 노출될 때까지, 화소 영역(S1)의 제4 내지 제2 층간 절연층들(290, 270, 250), 제3 절연막(210), 제2 정지막(180), 제2 절연막(175), 및 제1 절연막(160)을 선택적으로 식각하여 포토다이오드(120)에 대응하는 또는 정렬하는 홈(410)을 형성한다. 이때 제1 정지막(155)은 식각 정지막 역할을 할 수 있다. 홈(410)은 상부에서 하부 방향으로 갈수록 직경이 서로 다를 수 있다. 예컨대, 홈(410)의 직경은 상부에서 하부 방향으로 갈수록 감소할 수 있다.
도 14를 참조하면, 층간 절연층들(290,270,250) 및 절연막들(210,175,160)과 굴절률이 다른 투광성 절연 물질을 홈(410) 내에 채워 광 가이드층(420)을 형성한다. 예컨대, 홈(410) 내에 층간 절연층들(290,270,250) 및 절연막들(210,175,160)보다 굴절률이 큰 플래너 타입(planer type)의 유기물 또는 무기물을 채움으로써 광 가이드층(420)을 형성할 수 있다.
다음으로 광가이드 층(410) 및 제4 층간 절연층(290) 상에 컬러 필터층(430)을 형성한다. 컬러 필터층(430)은 복수의 컬러 필터들, 예컨대, 청색 컬러 필터, 녹색 컬러 필터, 및 적색 컬러 필터를 포함할 수 있으며, 각 컬러 필터는 포토다이오드(120)에 대응하여 또는 정렬하여 배치될 수 있다. 이때 청색 컬러 필터, 녹색 컬러 필터, 및 적색 컬러 필터는 서로 다른 두께를 가질 수 있다.
다음으로 수분 및 스크래치(scratch)로부터 컬러 필터층(430)을 보호하기 위하여 컬러 필터층(430) 상에 평탄화층(440)을 형성한다.
다음으로 화소 영역(S1)의 평탄화층(440) 상에 마이크로렌즈(450)을 형성한다. 이때 마이크로렌즈(450)는 수직 방향으로 포토다이오드(120) 또는 컬러 필터에 정렬되도록 평탄화층(440) 상에 형성될 수 있으며, 빛을 집광하기 위하여 볼록한 곡면(예컨대, 반구) 형상일 수 있으나, 이에 한정되는 것은 아니다.
도 15 내지 도 17은 제2 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다.
도 15를 참조하면, 상술한 도 4, 및 도6 내지 도 12의 공정을 수행한다. 제1 실시 예와 달리, 제1 정지막(155)을 형성하는 공정은 생략될 수 있다.
그리고 화소 영역(S1)과 로직 영역(S2) 각각의 제2 층간 절연층(250), 및 로직 영역(S2)의 제2 배선층(260-1 내지 260-3) 상에 제3 정지막(510)을 형성한다.
예컨대, 제2 층간 절연층(250)과 제2 배선층(260-1 내지 260-3) 상에 질화막(예컨대, SiN)을 0.5um이하의 두께로 형성하여 제3 정지막(510)을 형성할 수 있다.
도 16을 참조하면, 화소 영역(S1)과 로직 영역(S2)의 제3 정지막(510) 상에 제3 층간 절연층(270-1)을 형성하고, 로직 영역(S2)의 제3 층간 절연층(270-1) 상에 제3 배선층(280)을 형성한다. 그리고 제3 배선층(280)을 매립하도록 제3 층간 절연층(270-1) 상에 제4 층간 절연층(290-1)을 형성한다.
다음으로 제3 정지막(510)이 노출될 때까지 화소 영역(S1)에 위치하는 제4 층간 절연층(290-1) 및 제3 층간 절연층(270-1) 전체를 식각하여 제거한다. 이하 이를 "트렌치 식각(trench etch)"이라 한다. 이때 제3 정지막(510)은 트렌치 식각의 정지막 역할을 하며, 층간 절연층들(290-1, 270-1)과 제3 정지막(510) 사이의 선택비는 5:1 이상일 수 있다.
도 17을 참조하면, 트렌치 식각에 의하여 노출되는 화소 영역(S1)의 제3 정지막(510), 및 로직 영역(S2)의 제4 층간 절연막(290) 상에 컬러 필터층(520)을 형성한다. 그리고 컬러 필터층(520) 상에 평탄화층(530)을 형성하고, 화소 영역(S1)의 평탄화층(530) 상에 포토다이오드(120) 또는 컬러 필터와 대응하는 마이크로렌즈(540)를 형성한다.
실시 예는 화소 영역(S1)의 평탄화층(530)의 상부면으로부터 포토다이오드(120)가 형성되는 기판(110)까지의 거리(D3)는 로직 영역(S2)의 평탄화층(530)의 상부면으로부터 기판(110)까지의 거리(D4)보다 작을 수 있다.
도 16에 도시된 바와 같이 화소 영역(S1)에 위치하는 층간 절연층들(예컨대, 290-1,270-1)을 제거하는 이유는 포토다이오드(120)와 마이크로렌즈(540) 사이의 광 경로의 길이(D1)를 줄이기 위함이다. 따라서 실시 예는 광 손실이 감소하고, 감도를 향상시킬 수 있다.
그런데, 제3 정지막(510)을 형성하지 않을 경우 트렌치 식각에 의하여 제1 배선층(232,234,242,244)이 손상을 받을 수 있다. 특히 트렌치 식각 공정의 특성상 화소 영역(S1)과 로직 영역(S2)의 경계선에 인접하는 부분이 다른 부분보다 더 많이 식각될 수 있기 때문에 경계선 아래에 위치하는 제1 배선층(232,234,242,244)는 식각에 의한 손상을 받기 쉽다. 또한 트렌치 식각에 의하여 웨이퍼 두께의 균일성이 나빠져서 후속하는 컬러 필터층 및 마이크로렌즈의 형성에 악영향을 미쳐 이미지 센서의 집광 능력을 감소시킬 수 있다.
그러나 제2 실시 예는 제3 정지막(510)을 제1 배선층(M1) 상에 형성함으로써 트렌치 식각에 의한 제1 배선층(232,234,242,244)의 손상을 방지하고, 식각 깊이를 조절함으로써 웨이퍼 두께의 균일성을 확보하여 이미지 센서의 집광 능력이 감소하는 것을 방지할 수 있다. 또한 실시 예는 광 경로를 줄임으로써 광 손실을 줄이고, 이미지 센서의 감도를 향상시킬 수 있다.
도 18 내지 도 19는 제3 실시 예에 따른 이미지 센서의 제조 방법을 나타낸다. 도 18을 참조하면, 상술한 도 4 내지 도 12까지의 공정을 수행한다. 그리고 화소 영역(S1) 및 로직 영역(S2)의 제2 층간 절연층(250)과 로직 영역(S2)의 제2 배선층(260-1 내지 260-3) 상에 제3 정지막(510)을 형성한다. 제3 정지막(510)은 도 15에서 설명한 바와 동일할 수 있다.
다음으로 화소 영역(S1)과 로직 영역(S2)의 제3 정지막(510) 상에 제3 층간 절연층(270-1)을 형성하고, 로직 영역(S2)의 제3 층간 절연층(270-1) 상에 제3 배선층(280)을 형성한다. 그리고 제3 배선층(280)을 매립하도록 화소 영역(S1)과 로직 영역(S2)의 제3 층간 절연층(270-1) 상에 제4 층간 절연층(290-1)을 형성한다.
다음으로 제3 정지막(510)이 노출될 때까지 화소 영역(S1)에 위치하는 제4 층간 절연층(290-1) 및 제3 층간 절연층(270-1) 전체를 식각하여 제거한다.
다음으로 제1 정지막(155)이 노출될 때까지 화소 영역(S1)에 위치하는 제3 정지막(510), 제2 층간 절연층(250), 절연막들(210, 175, 160), 및 제2 정지막(180)을 선택적으로 식각하여 포토다이오드(120)에 대응하는 또는 정렬하는 홈(610)을 형성한다. 예컨대, 홈(610)의 직경은 상부에서 하부 방향으로 갈수록 감소할 수 있다. 이때 제1 정지막(155)은 식각 정지막 역할을 할 수 있다.
도 19를 참조하면, 홈(610) 내에 제2 층간 절연층(250) 및 절연막들(210,175,160)과 굴절률이 다른 투광성 절연 물질을 채워 광 가이드층(620)을 형성한다. 예컨대, 홈(610) 내에 층간 절연층(250) 및 절연막들(210,175,160)보다 굴절률이 큰 플래너 타입(planer type)의 유기물 또는 무기물을 채움으로써 광 가이드층(620)을 형성할 수 있다.
다음으로 광가이드 층(620) 상에 컬러 필터층(630)을 형성하고, 컬러 필터층(630) 상에 평탄화층(640)을 형성한다. 다음으로 화소 영역(S1)의 평탄화층(640) 상에 포토다이오드(120) 또는 컬러 필터와 대응하는 또는 정렬하는 마이크로렌즈(650)을 형성한다.
제3 실시 예는 화소 영역(S1)의 층간 절연층들(290-1,270-1)에 대한 식각을 통하여 광 경로를 감소시켜 광 손실을 줄일 수 있고, 광가이드층(620)에 의하여 집광 효율을 향상시켜 크로스토크 방지 및 감도를 향상시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 130: 화소 게이트
140: 로직 게이트 150: 제1 층간 절연층
155: 제1 정지막 160: 제1 절연막
177: 제2 절연막 210: 제3 절연막
170,222: 제로 콘택 180: 제2 정지막
185: 배리어 금속 190: 도전 물질
195-1 내지 195-4: 제로 배선층 205: 절연막
221-1,221-2,224,255: 콘택 232,234,242,244: 제1 배선층
250: 제2 층간 절연층 260-1 내지 260-3: 제2 배선층
270: 제3 층간 절연층 280: 제3 배선층
290: 제4 층간 절연층 420,620: 광가이드층
430,520: 컬러 필터층 440,530: 평탄화층
450,540: 마이크로렌즈 510: 제3 정지막
140: 로직 게이트 150: 제1 층간 절연층
155: 제1 정지막 160: 제1 절연막
177: 제2 절연막 210: 제3 절연막
170,222: 제로 콘택 180: 제2 정지막
185: 배리어 금속 190: 도전 물질
195-1 내지 195-4: 제로 배선층 205: 절연막
221-1,221-2,224,255: 콘택 232,234,242,244: 제1 배선층
250: 제2 층간 절연층 260-1 내지 260-3: 제2 배선층
270: 제3 층간 절연층 280: 제3 배선층
290: 제4 층간 절연층 420,620: 광가이드층
430,520: 컬러 필터층 440,530: 평탄화층
450,540: 마이크로렌즈 510: 제3 정지막
Claims (17)
- 화소 영역과 로직 영역을 갖는 이미지 센서를 제조하는 방법에 있어서,
상기 화소 영역에 해당하는 기판 내에 포토다이오드를 형성하는 단계;
상기 기판 상에 제1 층간 절연층을 형성하는 단계;
상기 제1 층간 절연층 상에 제1 정지막을 형성하는 단계;
상기 제1 정지막 상에 제1 절연막을 형성하는 단계;
상기 제1 절연막 상에 제2 정지막을 형성하는 단계;
상기 화소 영역의 제2 정지막 및 제1 절연막을 관통하는 제로 배선층을 형성하는 단계;
상기 제로 배선층이 형성된 상기 기판 상에 제2 절연막을 형성하는 단계;
상기 제2 절연막 상에 제1 배선층을 형성하는 단계;
상기 제2 절연막 상에 제2 층간 절연층을 형성하는 단계;
상기 로직 영역의 제2 층간 절연층 상에 제2 배선층을 형성하는 단계;
상기 제2 층간 절연층 및 상기 제2 배선층 상에 제3 정지막을 형성하는 단계;
상기 제3 정지막 상에 적어도 하나의 제3 층간 절연층을 형성하는 단계;
상기 제3 정지막이 노출될 때까지 상기 화소 영역에 위치하는 상기 적어도 하나의 제3 층간 절연층 전체를 제거하는 단계; 및
상기 노출되는 화소 영역의 제3 정지막 및 상기 로직 영역의 적어도 하나의 제3 층간 절연층 상에 컬러 필터층을 형성하는 단계를 포함하는 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 컬러 필터층 상에 평탄화층을 형성하는 단계; 및
상기 평탄화층 상에 마이크로렌즈를 형성하는 단계를 더 포함하며,
상기 화소 영역의 제2 층간 절연층과 상기 마이크로렌즈 사이의 이격 거리는 상기 로직 영역의 제2 층간 절연층과 상기 컬러 필터층 사이의 이격 거리보다 작은 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 절연막과 상기 제1 정지막 사이의 식각 선택비는 8~10:1이고, 상기 제로 배선층과 상기 제2 정지막 사이의 식각 선택비는 100:1 이상인 이미지 센서의 제조 방법. - 제3항에 있어서,
실리콘 질화막을 증착하여 상기 제1 정지막을 형성하고, HfO2을 증착하여 상기 제2 정지막을 형성하는 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 제1 층간 절연층 형성하는 단계 이전에, 상기 화소 영역의 기판 상에 복수의 게이트들을 형성하는 단계; 및
상기 제1 절연막을 형성하는 단계 이후 상기 제2 정지막을 형성하는 단계 이전에, 상기 제1 정지막과 상기 제1 층간 절연층의 일부를 통과하여 상기 복수의 게이트들의 상부면과 접촉하는 콘택들을 형성하는 단계를 더 포함하며,
상기 제로 배선층은 상기 콘택들 각각과 접촉하도록 형성되는 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 제1 층간 절연층 및 상기 제1 정지막을 관통하여 상기 화소 영역에 해당하는 기판과 접촉하는 적어도 하나의 콘택을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법. - 화소 영역과 로직 영역을 갖는 이미지 센서를 제조하는 방법에 있어서,
상기 화소 영역에 해당하는 기판 내에 포토다이오드를 형성하는 단계;
상기 기판 상에 제1 층간 절연층을 형성하는 단계;
상기 제1 층간 절연층 상에 제1 정지막을 형성하는 단계;
상기 제1 정지막 상에 제1 절연막을 형성하는 단계;
상기 제1 절연막 상에 제2 정지막을 형성하는 단계;
상기 화소 영역의 제2 정지막 및 제1 절연막을 관통하는 제로 배선층을 형성하는 단계;
상기 제로 배선층이 형성된 상기 기판 상에 제2 절연막을 형성하는 단계;
상기 제2 절연막 상에 제1 배선층을 형성하는 단계;
상기 제1 배선층을 매립하도록 상기 제2 절연막 상에 제2 층간 절연층을 형성하는 단계;
상기 로직 영역의 제2 층간 절연층 상에 제2 배선층을 형성하는 단계;
상기 제2 층간 절연층 및 상기 제2 배선층 상에 제3 정지막을 형성하는 단계;
상기 제3 정지막 상에 적어도 하나의 제3 층간 절연층을 형성하는 단계;
상기 제3 정지막이 노출될 때까지 상기 화소 영역에 위치하는 상기 적어도 하나의 제3 층간 절연층 전체를 제거하는 단계;
상기 제1 정지막이 노출될 때까지, 상기 화소 영역에 위치하는 제3 정지막, 제2 층간 절연층, 제2 절연막, 제2 정지막, 및 제1 절연막을 선택적으로 식각하여 상기 포토다이오드에 대응하는 홈을 형성하는 단계; 및
상기 홈 내에 상기 적어도 하나의 제3 층간 절연층, 상기 제2 층간 절연층, 상기 제2 절연막, 및 상기 제1 절연막과 굴절률이 다른 절연 물질을 채워 광 가이드층을 형성하는 단계를 포함하는 이미지 센서의 제조 방법. - 제7항에 있어서,
상기 광가이드층 및 상기 적어도 하나의 제3 층간 절연층 상에 컬러 필터층을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법. - 제8항에 있어서,
상기 컬러 필터층 상에 평탄화층을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법. - 제9항에 있어서,
상기 평탄화층 상에 마이크로렌즈를 형성하는 단계를 더 포함하며,
상기 화소 영역의 평탄화층의 상부면으로부터 상기 포토다이오드가 형성되는 기판까지의 거리는 상기 로직 영역의 평탄화층의 상부면으로부터 상기 기판까지의 거리보다 작은 이미지 센서의 제조 방법. - 화소 영역과 로직 영역을 갖는 이미지 센서에 있어서,
상기 화소 영역의 기판 내에 형성되는 포토다이오드;
상기 화소 영역 및 상기 로직 영역의 기판 상에 형성되는 제1 층간 절연층;
상기 제1 층간 절연층 상에 형성되는 제1 정지막;
상기 제1 정지막 상에 형성되는 절연막;
상기 절연막 상에 형성되는 제2 정지막;
상기 화소 영역의 절연막 내에 형성되는 제로 배선층;
상기 화소 영역과 상기 로직 영역의 제2 정지막 상에 형성되는 제1 배선층;
상기 화소 영역 및 상기 로직 영역의 상기 제1 배선층 및 상기 제2 정지막 상에 형성되는 제2 층간 절연층;
상기 화소 영역과 상기 로직 영역의 제2 층간 절연층 및 상기 로직 영역의 제1 배선층 상에 형성되는 제3 정지막;
상기 화소 영역을 제외한 상기 로직 영역의 상기 제3 정지막 상에 형성되는 적어도 하나의 제3 층간 절연층;
상기 화소 영역의 상기 제3 정지막과 상기 로직 영역의 상기 적어도 하나의 제3 층간 절연층 상에 형성되는 컬러 필터층; 및
상기 화소 영역의 상기 컬러 필터층 상에 형성되는 마이크로렌즈를 포함하는 이미지 센서. - 제11항에 있어서,
상기 제1 정지막은 실리콘 질화막이고, 상기 제2 정지막은 HfO2인 이미지 센서. - 제11항에 있어서,
상기 화소 영역의 기판 상에 형성되는 복수의 게이트들; 및
상기 제1 정지막과 상기 제1 층간 절연층의 일부를 통과하고, 상기 복수의 게이트들과 연결되는 복수의 콘택들을 더 포함하며,
상기 제로 배선층은 상기 복수의 콘택들을 서로 연결하는 이미지 센서. - 제13항에 있어서, 상기 제로 배선층은,
상기 제1 정지막을 노출하도록 상기 절연막 내에 형성되는 트렌치; 및
상기 트렌치 내부에 매립되는 도전층을 포함하는 이미지 센서. - 제11항에 있어서,
상기 화소 영역의 제2 층간 절연층과 상기 마이크로렌즈 사이의 이격 거리는 상기 로직 영역의 제2 층간 절연층과 상기 컬러 필터층 사이의 이격 거리보다 작은 이미지 센서. - 제11항에 있어서,
상기 포토다이오드와 대응하도록 상기 화소 영역의 상기 제3 정지막, 상기 제2 층간 절연층, 상기 제2 정지막, 및 상기 절연막 중 적어도 하나를 통과하며, 상기 적어도 하나의 제3 층간 절연층, 상기 제2 층간 절연층, 상기 절연막과 굴절률이 다른 절연 물질인 광가이드층을 더 포함하는 이미지 센서. - 제16항에 있어서, 상기 광가이드층은,
상기 화소 영역의 상기 제3 정지막과 상기 컬러 필터층 사이, 및 상기 로직 영역의 상기 적어도 하나의 제3 층간 절연층 사이에 형성되는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120051273A KR101380311B1 (ko) | 2012-05-15 | 2012-05-15 | 이미지 센서 및 그 제조 방법 |
| US13/742,682 US8716054B2 (en) | 2012-05-15 | 2013-01-16 | Image sensor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120051273A KR101380311B1 (ko) | 2012-05-15 | 2012-05-15 | 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130127618A KR20130127618A (ko) | 2013-11-25 |
| KR101380311B1 true KR101380311B1 (ko) | 2014-04-02 |
Family
ID=49580617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120051273A KR101380311B1 (ko) | 2012-05-15 | 2012-05-15 | 이미지 센서 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8716054B2 (ko) |
| KR (1) | KR101380311B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064986B2 (en) * | 2013-09-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company Limited | Photo diode and method of forming the same |
| KR102609644B1 (ko) | 2015-12-03 | 2023-12-05 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 및 촬상 장치 |
| US11221184B1 (en) * | 2018-12-05 | 2022-01-11 | Ball Aerospace & Technologies Corp. | Carbon nanotube heat pipe or thermosiphon |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050004989A (ko) * | 2003-07-01 | 2005-01-13 | 삼성전자주식회사 | 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 |
| KR20050013381A (ko) * | 2003-07-28 | 2005-02-04 | 삼성전자주식회사 | 캡핑막을 포함하는 층간절연막 및 이를 포함하는 금속배선형성 방법 |
| JP2006080522A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | イメージ素子及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687102B1 (ko) * | 2005-03-30 | 2007-02-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법. |
| KR100791336B1 (ko) * | 2006-08-10 | 2008-01-07 | 삼성전자주식회사 | 이미지 센서 제조 방법 |
| KR100861873B1 (ko) * | 2007-05-17 | 2008-10-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| KR101038889B1 (ko) * | 2008-11-05 | 2011-06-02 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| KR20100070542A (ko) * | 2008-12-18 | 2010-06-28 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조 방법 |
| KR101692953B1 (ko) * | 2010-07-09 | 2017-01-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
-
2012
- 2012-05-15 KR KR1020120051273A patent/KR101380311B1/ko active IP Right Grant
-
2013
- 2013-01-16 US US13/742,682 patent/US8716054B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050004989A (ko) * | 2003-07-01 | 2005-01-13 | 삼성전자주식회사 | 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 |
| KR20050013381A (ko) * | 2003-07-28 | 2005-02-04 | 삼성전자주식회사 | 캡핑막을 포함하는 층간절연막 및 이를 포함하는 금속배선형성 방법 |
| JP2006080522A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | イメージ素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130307039A1 (en) | 2013-11-21 |
| US8716054B2 (en) | 2014-05-06 |
| KR20130127618A (ko) | 2013-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11158664B2 (en) | Band-pass filter for stacked sensor | |
| USRE46123E1 (en) | Solid-state image sensor and method of manufacturing the same | |
| TWI608600B (zh) | 影像感測器及其製作方法 | |
| KR100687102B1 (ko) | 이미지 센서 및 그 제조 방법. | |
| US8119439B2 (en) | Methods of manufacturing an image sensor having an air gap | |
| US8710563B2 (en) | Image sensor and method for fabricating the same | |
| US10763289B2 (en) | Light blocking layer for image sensor device | |
| US20220020797A1 (en) | Image sensor | |
| KR20200126477A (ko) | 이미지 센서 | |
| TWI587490B (zh) | 影像感測元件與其形成方法 | |
| US10497736B2 (en) | Backside illuminated image sensor | |
| KR101382422B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101380311B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US20230361147A1 (en) | Band-pass filter for stacked sensor | |
| CN107785383B (zh) | 影像感测器及其制作方法 | |
| TWI717795B (zh) | 影像感測器及其形成方法 | |
| TWI669811B (zh) | 具有類光導管結構之影像感測器 | |
| CN109560093B (zh) | 半导体图像传感器 | |
| CN107958913B (zh) | 影像感测器及其制作方法 | |
| KR20080018041A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20080013566A (ko) | 이미지 센서 및 그 형성 방법 | |
| CN106601759B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN220693264U (zh) | 光学结构 | |
| US20230136919A1 (en) | Image sensor and method of fabricating the same | |
| KR100897814B1 (ko) | 반도체 소자와 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 5 |