JP4938238B2 - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents

固体撮像素子及び固体撮像素子の製造方法 Download PDF

Info

Publication number
JP4938238B2
JP4938238B2 JP2005002772A JP2005002772A JP4938238B2 JP 4938238 B2 JP4938238 B2 JP 4938238B2 JP 2005002772 A JP2005002772 A JP 2005002772A JP 2005002772 A JP2005002772 A JP 2005002772A JP 4938238 B2 JP4938238 B2 JP 4938238B2
Authority
JP
Japan
Prior art keywords
film
layer
insulating film
diffusion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005002772A
Other languages
English (en)
Other versions
JP2006190891A (ja
Inventor
慎也 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005002772A priority Critical patent/JP4938238B2/ja
Priority to US11/324,862 priority patent/US7786515B2/en
Priority to CNB200610005733XA priority patent/CN100463202C/zh
Priority to KR1020060001606A priority patent/KR101217364B1/ko
Publication of JP2006190891A publication Critical patent/JP2006190891A/ja
Priority to US11/830,295 priority patent/US20070281382A1/en
Application granted granted Critical
Publication of JP4938238B2 publication Critical patent/JP4938238B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は固体撮像素子及び固体撮像素子の製造方法に関する。詳しくは、平坦化処理を施すことによって残留する金属元素の拡散を抑制し、感度や画質の劣化を抑制しようとした固体撮像素子及びその製造方法に係るものである。
近年、固体撮像素子を用いた製品の小型化、軽量化、低消費電力化に関する要求に伴って、信号処理用素子に設けていた処理回路も固体撮像素子の受光部周辺に形成し、1つの固体撮像素子で全ての処理を可能とし、信号処理素子を不要とすることが行なわれている。
この様な固体撮像素子としては、特にCMOS(Complementary Metal Oxide Semiconductor)型固体撮像素子が小型化、軽量化、低コスト化、更に低消費電力化に有利であることが知られており、CMOS構造を有する光電変換素子を形成した受光部の周辺に所要の回路からなる周辺回路を設けることにより、1つの固体撮像素子を形成している。
また、MOSプロセスの微細化技術の進展に伴い、光電変換素子の微細化及び多画素化が容易に実現できることに加えて周辺回路の高集積化も可能となり、CMOS型固体撮像素子としては益々小型化、多画素化及び高機能化が進んでいる。
例えば、最近の微細化技術の一つとして素子の配線を従来のアルミニウム配線に代えて銅配線を用いることが提案されている。即ち、銅はアルミニウムより抵抗値が低く配線ピッチを小さくでき、配線厚も薄く形成することが可能であるために、微細化技術の一つとして銅配線を用いることが提案されているのである。但し、銅のエッチング技術が確立していない現在では、配線溝を形成した後に金属(例えば銅)等の導電体を埋め込み、CMP(Chemical Mechanical Polishing:化学機械研磨)法による研磨で配線及び接続部を同時に形成するデュアルダマシン技術を採用している(例えば、特許文献1参照。)。
一方、撮像素子としての画質性能を損なわず、いかにして多機能の回路を混載していくかが課題となっている。
撮像素子としては、再生画像の画質劣化(例えば、白点欠陥や暗電流などによる所謂出力値の浮き)を抑制する必要があるが、配線材料として銅を用い、この銅配線から銅が層間絶縁膜及びシリコン基板中を拡散して光電変換素子の受光部に達すると、不純物汚染として白点欠陥などの画質劣化に繋がる。従って、画質劣化や周辺回路のMOSトランジスタの閾値変動の要因を抑制するためには、デュアルダマシン技術にて銅配線を形成した後、銅配線の上面を覆う様に拡散防止膜を形成する必要がある。
以下、図面を参照して、デュアルダマシン技術によって銅配線を形成したCMOS型固体撮像素子の製造方法について説明する。
デュアルダマシン技術によって銅配線を形成するCMOS型固体撮像素子の製造方法では、先ず、図5(a)で示す様に、N型シリコン基板101にSTI(Shallow Trench Isolation)によって素子分離膜102を形成する。また、ウエル領域(図示せず)を形成し、N型MOSトランジスタ若しくはP型MOSトランジスタとなる領域に不純物であるリン(P)やヒ素(As)、ホウ素(B)や二フッ化ホウ素(BF)を選択的に注入し、次いでトランジスタのゲート酸化膜103を熱酸化技術で形成し、その後にトランジスタのゲート電極104を形成する。
次に、イオン注入と熱処理により、サイドウォール105やLDD(Lightly Doped Drain)構造を有する高濃度拡散層領域106を形成すると共に、不純物を注入して受光部107を形成する。
また、ストッパー層となるシリコン窒化膜108をシリコン基板表面に減圧CVD法により成膜する。続いて、白点欠陥を改善したり、MOSトランジスタの駆動能力を向上させたりするため、汎用のフォトリソグラフィー技術とエッチング技術によってシリコン窒化膜の一部に開口部150を形成する。その後、シリコン窒化膜の上層に層間絶縁膜109を形成する(図5(a)参照。)。
次に、図5(b)で示す様に、シリコン窒化膜108及び層間絶縁膜109に、高濃度拡散層領域106と後述する第1の配線層を接続する第1の接続孔を開口し、この第1の接続孔に窒化タンタルを含むバリアメタル層110A及びタングステン電極層110Bを埋め込んだ後、CMP技術にて研磨を行って第1の接続部110を形成する。
また、第1の配線間絶縁膜111を成膜し、この第1の配線間絶縁膜を汎用のフォトリソグラフィー技術とエッチング技術により加工を施すことによって、後述する銅配線となる領域に第1の配線溝を開口する。続いて、バリアメタル112A及び銅112Bを第1の配線溝に埋め込み、CMP技術により余剰な銅及びバリアメタルを研磨することで第1の配線層112を形成する。更に、第1の配線層112の上層に銅配線を保護するための第1の拡散防止膜(例えば、炭化シリコン膜)113を成膜する(図5(b)参照。)。
続いて、図5(c)で示す様に、第1の拡散防止膜113の上層に第2の配線間絶縁膜114を成膜し、次いで第2の接続部と第2の配線層となる領域を汎用のフォトリソグラフィー技術とエッチング技術によって加工し、バリアメタル115A、116Aと銅115B、116Bを埋め込み、CMP技術により余剰な銅及びバリアメタルを研磨することで第2の接続部115及び第2の配線層116を形成する。更に、第2の配線層116の上層に銅配線を保護するための第2の拡散防止膜(例えば、炭化シリコン膜)117を成膜する(図5(c)参照。)。
その後、カラーレジスト118及びオンチップレンズ119を形成することによって、CMOS型固体撮像素子を得ることができる(図5(d)参照。)。
なお、図5に示すCMOS型固体撮像素子では、受光部107上に屈折率や吸収率の異なる層が積層されており、光の減衰や干渉により光電変換素子への受光効率が悪化してしまうことが考えられる。そこで最近では、光電変換素子の上部領域の所定の範囲で拡散防止膜を開口する技術が提案されている。
即ち、光電変換素子の受光部の上部を選択的に開口することで、配線材料からの拡散防止を目的とした拡散防止膜に透過光の屈折率や吸収率が異なる材料を用いたとしても、受光部への光が良好に入射でき、光の減衰や干渉による受光効率の悪化を抑制する技術が提案されている。
具体的には、図5(c)で示す様に、第2の配線層の銅配線を保護するために拡散防止膜117を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域120Aを形成する。次に、CVD酸化膜121で開口領域120Aを埋め込み、CMP技術により余剰なCVD酸化膜121を除去することによって光電変換素子の受光部上部の開口部120を形成する(図6(a)参照。)。その後、カラーレジスト118及びオンチップレンズ119を形成することによって、CMOS型固体撮像素子を得ることができる(図6(b)参照。)。
特開2003−324189号公報
ところで、上記した従来のCMOS型撮像素子では、配線層(第1の配線層112及び第2の配線層116)の上層に拡散防止膜(第1の拡散防止膜113及び第2の拡散防止膜117)を成膜しているために、配線材料である銅の拡散を抑制することはできるものの、配線層を形成する際に行なうCMP処理で使用するスラリー(水酸化カリウムが主成分)に含まれるカリウムの拡散を回避することができない。
即ち、第1の配線間絶縁膜111と第1の拡散防止膜113との間及び第2の配線間絶縁膜114と第2の拡散防止膜117との間で、配線材料である銅やバリアメタルをCMP研磨する際に研磨剤として使用されるスラリーに多く含有するカリウムが残留し、このカリウムが酸化膜やシリコン基板の中を拡散することとなる。
そして、拡散したカリウムが光電変換素子の受光部に達すると不純物汚染として白点欠陥等の画質劣化に繋がる。
なお、CMPが終了した後にスラリー除去を行えば良いとも考えられるが、酸化膜のCMP研磨において一般的に行われているフッ化水素水等での処理を行うと、配線材料である銅やバリアメタルをも溶解してしまい、物理的欠陥や配線の諸特性に悪影響を及ぼしてしまうこととなる。従って、現状の銅配線のCMP技術では研磨後にフッ化水素水等によるスラリーの除去は行っておらず、CMP研磨終了時点で被研磨層の表面に多量のカリウムが残留しているものと考えられる。
本発明は以上の点に鑑みて創案されたものであって、平坦化処理を行うことによって残留する金属元素の拡散を抑制し、感度や画質の劣化を抑制することができる固体撮像素子及びこうした固体撮像素子の製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る固体撮像素子は、受光部を有する撮像領域が形成された半導体基板と、前記半導体基板表面に成膜されたストッパー層の上層に形成され、最下層に位置する金属配線層を前記半導体基板に接続する接続部を有する層間絶縁膜と、最下層に位置する金属配線層に接し、前記金属配線層にCMP処理を施すことによって残留する金属元素の前記半導体基板側への拡散を抑制するように、前記層間絶縁膜上に前記受光部を被覆して形成された拡散防止膜と、前記拡散防止膜及び前記拡散防止膜上の絶縁膜に設けられた配線溝に導電体を埋め込み、かつCMP処理を施して形成された最下層に位置する金属配線層と、前記絶縁膜にエッチングによる開口処理及びCVD酸化膜の埋め込み処理を施すことによって形成された、前記受光部に入射光を導く開口部とを備える。
ここで、少なくとも受光部と所定の層の間に形成された第1の拡散防止膜によって、金属元素を含む液体を用いた平坦化処理を施すことにより残留する金属元素の半導体基板側への拡散を抑制することができる。
また、上記の目的を達成するために、本発明に係る固体撮像素子の製造方法は、半導体基板に受光部を有する撮像領域を形成する工程と、前記半導体基板上にストッパー層を成膜した後、前記ストッパー層の上層に層間絶縁膜を形成する工程と、前記層間絶縁膜に、最下層に位置する金属配線層を前記半導体基板に接続する接続部を形成する工程と、前記金属配線層にCMP処理を施すことによって残留する金属元素の前記半導体基板側への拡散を抑制するように、前記層間絶縁膜上に前記受光部を被覆する拡散防止膜を形成する工程と、前記拡散防止膜上に絶縁膜を成膜し、前記絶縁膜及び前記拡散防止膜に配線溝を設け、前記配線溝に導電体を埋め込み、さらにCMP処理を施すことによって、最下層に位置する金属配線層を形成する工程と、前記絶縁膜にエッチングによる開口処理及びCVD酸化膜の埋め込み処理を施すことによって前記受光部に入射光を導く開口部を形成する工程とを備える。
ここで、半導体基板上に第1の拡散防止膜を形成することによって、第1の拡散防止膜の上層に形成された所定の層に金属元素を含む液体を用いた平坦化処理を施すことにより残留する金属元素の半導体基板側への拡散を抑制することができる。
上記した本発明の固体撮像素子及び固体撮像素子の製造方法では、平坦化処理を施すことによって残留する金属元素の半導体基板側への拡散を抑制することができ、感度や画質の劣化を低減することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1は本発明を適用した固体撮像素子の一例であるCMOS型固体撮像素子を説明するための模式的な断面図である。
図1に示すCMOS型固体撮像素子100では、素子分離膜2が形成されると共に、LDD構造を有する高濃度拡散層領域6及び受光部7が形成されたN型シリコン基板1上にトランジスタのゲート酸化膜3、トランジスタのゲート電極4及びサイドウォール5が形成されている。
また、N型シリコン基板上には順に開口部50を有するシリコン窒化膜8、層間絶縁膜9、第1の拡散防止膜30、第1の配線間絶縁膜11、第2の拡散防止膜13、第2の配線間絶縁膜14、第3の拡散防止膜17及びカラーレジスト18形成されている。なお、カラーレジストの受光部領域にはオンチップレンズ19が設けられている。
更に、シリコン窒化膜及び層間絶縁膜には高濃度拡散領域と電気的に接続された第1の接続部10が形成され、第1の拡散防止膜及び第1の配線間絶縁膜には第1の接続部と電気的に接続された第1の配線層12が形成され、第2の拡散防止膜及び第2の配線間絶縁膜には第1の配線層と電気的に接続された第2の接続部15及び第2の接続部と電気的に接続された第2の配線層16が形成されている。
以下、上記の様に構成されたCMOS型固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の一例について説明する。
本発明を適用した固体撮像素子の製造方法では、先ず、図2(a)で示す様に、N型シリコン基板1にSTIによって素子分離膜2を形成する。また、ウエル領域(図示せず)を形成し、N型MOSトランジスタ若しくはP型MOSトランジスタとなる領域に不純物であるリン(P)やヒ素(As)、ホウ素(B)や二フッ化ホウ素(BF)を選択的に注入し、次いでトランジスタのゲート酸化膜3を熱酸化技術で形成し、その後にトランジスタのゲート電極4を形成する。
次に、イオン注入と熱処理により、サイドウォール5やLDD構造を有する高濃度拡散層領域6を形成すると共に、不純物を注入して受光部7を形成する。
また、ストッパー層となるシリコン窒化膜8をシリコン基板表面に減圧CVD法により成膜し、汎用のフォトリソグラフィー技術とエッチング技術によってシリコン窒化膜の一部に開口部50を形成する。その後、シリコン窒化膜の上層に層間絶縁膜9を形成する(図2(a)参照。)。
次に、図2(b)で示す様に、高濃度拡散層領域6と後述する第1の配線層を接続する第1の接続孔を開口し、この第1の接続孔に窒化タンタルを含むバリアメタル層10A及びタングステン電極層10Bを埋め込んだ後、CMP技術にて研磨を行って第1の接続部10を形成する。続いて、層間絶縁膜の上層に第1の拡散防止膜30としてシリコン窒化膜をCVD法により成膜する。
また、第1の拡散防止膜30の上層に第1の配線間絶縁膜11を成膜し、この第1の配線間絶縁膜11及び第1の拡散防止膜30を汎用のフォトリソグラフィー技術とエッチング技術により加工を施すことによって、後述する銅配線となる領域に第1の配線溝を開口する。続いて、バリアメタル12A及び銅12Bを第1の配線溝に埋め込み、CMP技術により余剰な銅及びバリアメタルを研磨することで第1の配線層12を形成する。更に、第1の配線層12の上層に銅配線を保護するための第2の拡散防止膜(例えば、炭化シリコン膜)13を成膜する(図2(b)参照。)。
続いて、図2(c)で示す様に、第2の拡散防止膜13の上層に第2の配線間絶縁膜14を成膜し、次いで第2の接続部15と第2の配線層16となる領域を汎用のフォトリソグラフィー技術とエッチング技術によって加工し、バリアメタル15A、16Aと銅15B、16Bを埋め込み、CMP技術により余剰な銅及びバリアメタルを研磨することで第2の配線層16を形成する。更に、第2の配線層16の上層に銅配線を保護するための第3の拡散防止膜(例えば、炭化シリコン膜)17を成膜する(図2(c)参照。)。
その後、カラーレジスト18及びオンチップレンズ19を形成することによって、上記したCMOS型固体撮像素子を得ることができる(図2(d)参照。)。
なお、本実施例では、層間絶縁膜に第1の接続部を形成した後に、第1の拡散防止膜を形成しているが、層間絶縁膜の上層に第1の拡散防止膜を形成し、その後に第1の接続部を形成しても良い。
また、本実施例では第1の拡散防止膜としてシリコン窒化膜を採用しているが、シリコン基板側へのカリウムの拡散を抑制することができれば充分であって、必ずしもシリコン窒化膜である必要は無く、例えば炭化シリコン等であっても良い。
ここで、図1に示すCMOS型固体撮像素子では、受光部7上に屈折率や吸収率の異なる層が積層されていることに起因して、光の減衰や干渉により光電変換素子への受光効率の悪化が懸念される場合には、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口したCMOS型固体撮像素子としても良い。
なお、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口したCMOS型固体撮像素子の具体的な製造方法(1)としては、図2(c)で示す様に、第2の配線層の銅配線を保護するために第3の拡散防止膜17を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域20Aを形成する。次に、CVD酸化膜21で開口領域20Aを埋め込み、CMP技術により余剰なCVD酸化膜21を除去することによって光電変換素子の受光部上部の開口部20を形成する(図3(a)参照。)。その後、カラーレジスト18及びオンチップレンズ19を形成することによって、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口したCMOS型固体撮像素子を得ることができる(図3(b)参照。)。
また、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口したCMOS型固体撮像素子の具体的な製造方法(2)としては、図2(c)で示す様に、第2の配線層の銅配線を保護するために第3の拡散防止膜17を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域20Aを形成する。この時に、第1の拡散防止膜をエッチングストッパー膜として適用し、第2の拡散防止膜及び第3の拡散防止膜や、第1の層間絶縁膜及び第2の層間絶縁膜を第1の拡散防止膜よりも選択比の高いエッチング条件でエッチングを行い、第1の拡散防止膜を所望の膜厚分だけ残す。続いて、CVD酸化膜21で開口領域20Aを埋め込み、CMP技術により余剰なCVD酸化膜21を除去することによって光電変換素子の受光部上部の開口部20を形成する(図4(a)参照。)。その後、カラーレジスト18及びオンチップレンズ19を形成することによって、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口したCMOS型固体撮像素子を得ることができる(図4(b)参照。)。
上記した本発明を適用したCMOS型固体撮像素子では、第1の拡散防止膜によって、CMP研磨を行う際に研磨剤として使用されるスラリーに含まれるカリウムの影響を抑制することができ、白点欠陥等の画質劣化を低減することができる。
また、第1の拡散防止膜の材料や膜厚を調整することによって、光の入射量や波長による入射量を調整することができ、感度等の撮像特性に対応することも可能である。
なお、光電変換素子の上部領域の所定の範囲で第2の拡散防止膜及び第3の拡散防止膜を開口することで、配線材料からの拡散防止のための拡散防止膜(第2の拡散防止膜及び第3の拡散防止膜)として透過光の屈折率や吸収率が異なる材料を用いたとしても、受光部への入射光が良好に入射可能となり、光の減衰や干渉による受光効率の悪化を抑制することができる。
本発明を適用した固体撮像素子の一例であるCMOS型固体撮像素子を説明するための模式的な断面図である。 本発明を適用した固体撮像素子の製造方法を説明するための模式的な断面図である。 本発明を適用した固体撮像素子の製造方法の変形例(1)を説明するための模式的な断面図である。 本発明を適用した固体撮像素子の製造方法の変形例(2)を説明するための模式的な断面図である。 従来のCMOS型固体撮像素子の製造方法を説明するための模式的な断面図である。 従来のCMOS型固体撮像素子の変形例の製造方法を説明するための模式的な断面図である。
符号の説明
1 N型シリコン基板
2 素子分離膜
3 トランジスタのゲート酸化膜
4 トランジスタのゲート電極
5 サイドウォール
6 高濃度拡散層領域
7 受光部
8 シリコン窒化膜
9 層間絶縁膜
10 第1の接続部
10A バリアメタル層
10B タングステン電極層
11 第1の配線間絶縁膜
12 第1の配線層
12A バリアメタル
12B 銅
13 第2の拡散防止膜
14 第2の配線間絶縁膜
15 第2の接続部
15A バリアメタル
15B 銅
16 第2の配線層
17 第3の拡散防止膜
18 カラーレジスト
19 オンチップレンズ
20 開口部
20A 開口領域
21 CVD酸化膜
30 第1の拡散防止膜
50 開口部
100 CMOS型固体撮像素子

Claims (2)

  1. 受光部を有する撮像領域が形成された半導体基板と
    記半導体基板表面に成膜されたストッパー層の上層に形成され、最下層に位置する金属配線層を前記半導体基板に接続する接続部を有する層間絶縁膜と
    下層に位置する金属配線層に接し、前記金属配線層にCMP処理を施すことによって残留する金属元素の前記半導体基板側への拡散を抑制するように、前記層間絶縁膜上に前記受光部を被覆して形成された拡散防止膜と、
    前記拡散防止膜及び前記拡散防止膜上の絶縁膜に設けられた配線溝に導電体を埋め込み、かつCMP処理を施して形成された最下層に位置する金属配線層と、
    前記絶縁膜にエッチングによる開口処理及びCVD酸化膜の埋め込み処理を施すことによって形成された、前記受光部に入射光を導く開口部とを備える
    固体撮像素子。
  2. 半導体基板に受光部を有する撮像領域を形成する工程と、
    前記半導体基板上にストッパー層を成膜した後、前記ストッパー層の上層に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、最下層に位置する金属配線層を前記半導体基板に接続する接続部を形成する工程と、
    前記金属配線層にCMP処理を施すことによって残留する金属元素の前記半導体基板側への拡散を抑制するように、前記層間絶縁膜上に前記受光部を被覆する拡散防止膜を形成する工程と、
    前記拡散防止膜上に絶縁膜を成膜し、前記絶縁膜及び前記拡散防止膜に配線溝を設け、前記配線溝に導電体を埋め込み、さらにCMP処理を施すことによって、最下層に位置する金属配線層を形成する工程と、
    前記絶縁膜にエッチングによる開口処理及びCVD酸化膜の埋め込み処理を施すことによって前記受光部に入射光を導く開口部を形成する工程とを備える
    固体撮像素子の製造方法。
JP2005002772A 2005-01-07 2005-01-07 固体撮像素子及び固体撮像素子の製造方法 Expired - Fee Related JP4938238B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005002772A JP4938238B2 (ja) 2005-01-07 2005-01-07 固体撮像素子及び固体撮像素子の製造方法
US11/324,862 US7786515B2 (en) 2005-01-07 2006-01-04 Solid-state imaging device and method of manufacturing the same
CNB200610005733XA CN100463202C (zh) 2005-01-07 2006-01-06 固态成像装置及其制造方法
KR1020060001606A KR101217364B1 (ko) 2005-01-07 2006-01-06 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
US11/830,295 US20070281382A1 (en) 2005-01-07 2007-07-30 Solid-state imaging device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005002772A JP4938238B2 (ja) 2005-01-07 2005-01-07 固体撮像素子及び固体撮像素子の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009105910A Division JP5212246B2 (ja) 2009-04-24 2009-04-24 固体撮像素子及び固体撮像素子の製造方法
JP2009214018A Division JP5110060B2 (ja) 2009-09-16 2009-09-16 固体撮像素子及び固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006190891A JP2006190891A (ja) 2006-07-20
JP4938238B2 true JP4938238B2 (ja) 2012-05-23

Family

ID=36652418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002772A Expired - Fee Related JP4938238B2 (ja) 2005-01-07 2005-01-07 固体撮像素子及び固体撮像素子の製造方法

Country Status (4)

Country Link
US (2) US7786515B2 (ja)
JP (1) JP4938238B2 (ja)
KR (1) KR101217364B1 (ja)
CN (1) CN100463202C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973271B2 (en) 2006-12-08 2011-07-05 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
JP4110192B1 (ja) 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP5159120B2 (ja) * 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
JP4725614B2 (ja) * 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
JP5627202B2 (ja) * 2009-06-18 2014-11-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
EP3514831B1 (en) 2009-12-26 2021-10-13 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
KR101801259B1 (ko) * 2010-07-21 2017-11-27 삼성전자주식회사 광 유도 구조물, 상기 광 유도 구조물을 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 프로세서 베이스드 시스템
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
CN115191034A (zh) * 2020-03-31 2022-10-14 索尼半导体解决方案公司 光接收元件和电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755176B2 (ja) * 1994-06-30 1998-05-20 日本電気株式会社 固体撮像素子
KR100303774B1 (ko) * 1998-12-30 2001-11-15 박종섭 개선된 광감도를 갖는 씨모스이미지센서 제조방법
JP4066289B2 (ja) * 1999-01-08 2008-03-26 パイオニア株式会社 情報記録方法
US6221687B1 (en) * 1999-12-23 2001-04-24 Tower Semiconductor Ltd. Color image sensor with embedded microlens array
JP2001189443A (ja) 1999-12-28 2001-07-10 Sony Corp 固体撮像素子及びその製造方法
JP4253141B2 (ja) 2000-08-21 2009-04-08 株式会社東芝 化学機械研磨用スラリおよび半導体装置の製造方法
US6809359B2 (en) * 2001-05-16 2004-10-26 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, method for manufacturing the same, and method for driving the same
JP2002270691A (ja) * 2002-02-07 2002-09-20 Nec Corp 配線構造
JP4117672B2 (ja) * 2002-05-01 2008-07-16 ソニー株式会社 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
CN100456483C (zh) * 2002-09-20 2009-01-28 索尼株式会社 固态摄像器件及其制作方法
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US7279353B2 (en) * 2003-04-02 2007-10-09 Micron Technology, Inc. Passivation planarization
KR100499174B1 (ko) * 2003-06-17 2005-07-01 삼성전자주식회사 이미지 소자
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
JP4725092B2 (ja) * 2004-12-10 2011-07-13 ソニー株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
CN100463202C (zh) 2009-02-18
US7786515B2 (en) 2010-08-31
KR20060081357A (ko) 2006-07-12
JP2006190891A (ja) 2006-07-20
CN1819251A (zh) 2006-08-16
KR101217364B1 (ko) 2012-12-31
US20060151812A1 (en) 2006-07-13
US20070281382A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4938238B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP5369441B2 (ja) 固体撮像素子
US7592655B2 (en) MOS image sensor
JP4130211B2 (ja) 撮像装置
US8129213B2 (en) Solid-state imaging device and method for manufacturing the same
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
US11329093B2 (en) Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus
US9099365B2 (en) Method for manufacturing solid-state imaging device
KR100717277B1 (ko) 이미지 센서 및 그 형성 방법
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
JP5110060B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
EP3540775A1 (en) Imaging device, method of manufacturing the same, and apparatus
JP2007329336A (ja) 固体撮像素子及びその製造方法
KR100719338B1 (ko) 이미지 센서 및 그 형성 방법
JP5212246B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2009295799A (ja) 固体撮像装置の製造方法
JP4182393B2 (ja) 固体撮像素子及びその製造方法
JP2019029448A (ja) 撮像装置、カメラおよび撮像装置の製造方法
WO2008018329A1 (fr) Dispositif d'imagerie à semi-conducteur et son procédé de fabrication, et dispositif d'information électronique
JP2008199059A (ja) 固体撮像素子及びその製造方法
JP6781745B2 (ja) 撮像装置の製造方法
JP2020098936A (ja) 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
CN115207007A (zh) 图像传感器集成芯片及其形成方法
JP2005259886A (ja) 固体撮像装置及びその製造方法
JP2006012999A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091006

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees