CN115191034A

CN115191034A - 光接收元件和电子设备

Info

Publication number: CN115191034A
Application number: CN202180016543.0A
Authority: CN
Inventors: 前田英训; 石桥健三
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-03-31
Filing date: 2021-02-08
Publication date: 2022-10-14
Also published as: EP4131430A1; WO2021199681A1; EP4131430A4; US20230178576A1; JPWO2021199681A1

Abstract

本发明减少了串扰。本发明的光接收元件包括像素、配线区域和分离区域。所述像素具有光电转换单元，每个光电转换单元配置在半导体基板中以执行入射光的光电转换。所述配线区域具有连接到所述光电转换单元以传输信号的配线层和使所述配线层绝缘的绝缘层，并且配置为与所述半导体基板的前面相邻，所述前面是与作为入射光在所述半导体基板中所入射的表面的背面相对的表面。所述分离区域配置在所述像素之间的边界处的所述半导体基板中，形成为贯通所述半导体基板且在前面侧的宽度比在背面侧的宽度更宽的形状，并且将所述光电转换单元彼此分离。

Description

光接收元件和电子设备

技术领域

本公开涉及一种光接收元件和电子设备。更具体地，本公开涉及检测来自对象物的光的光接收元件和使用该光接收元件的电子设备。

背景技术

在相关技术中，使用其中配置有多个像素的光接收元件，各像素分别具有检测来自对象物的光的光电转换单元。例如，该光接收元件用于测量距对象物的距离的测距装置中。距对象物的距离的测量可以通过将来自附接光源的光照射到对象物以检测由对象物反射的光并测量来自光源的光在光源和对象物之间的距离往复运动所花费的时间来进行。用于测量距对象物的距离的光接收元件需要以高感度和高速地检测光，并且作为光电转换单元，使用作为光电二极管的种类的雪崩光电二极管(APD)或单光子雪崩二极管(SPAD)。这些二极管中的每个是在施加接近击穿电压的反向偏置电压的状态下执行光电转换并且能够高感度和高速响应的光电二极管。

作为这种光接收元件，例如，使用光检测器，其中在各像素中配置有作为光电转换单元的APD，设置有用于分离相邻像素的分离区域，并且在分离区域的侧壁中配置有空穴累积区域(例如，参见专利文献1)。从形成在像素之间的边界处的半导体基板的端面上的界面态发出的电子被空穴累积区域捕获，因此可以减少由来自界面态的电子引起的暗电流。这里，暗电流是基于与入射光无关而生成的电荷的电流，并且在传感器输出中引起误差(噪声)。

[引用文献列表]

[专利文献]

[专利文献1]：JP 2018-201005A

发明内容

[技术问题]

上述相关技术具有引起串扰的问题。上述分离区域通过阻挡从相邻像素倾斜入射的光来减少串扰。然而，由于分离区域形成在半导体基板上，因此在来自入射光或通过光电转换单元的自发光产生的光被与半导体基板相邻的配线层反射并入射到相邻像素的情况下，不能阻挡光，这会引起串扰。因此，上述相关技术具有由于噪声而发生故障的问题。

鉴于上述问题做出了本公开，并且本公开的目的是减少串扰。

[问题的解决方案]

本公开是为了解决上述问题而做出的，其第一方面是一种光接收元件，包括：像素，其具有光电转换单元，每个光电转换单元配置在半导体基板中以执行入射光的光电转换；配线区域，其具有连接到所述光电转换单元以传输信号的配线层和使所述配线层绝缘的绝缘层，并且配置为与所述半导体基板的前面相邻，所述前面是与作为入射光在所述半导体基板中所入射的表面的背面相对的表面；和分离区域，其配置在所述像素之间的边界处的所述半导体基板中，形成为贯通所述半导体基板且在前面侧的宽度比在背面侧的宽度更宽的形状，并且将所述光电转换单元彼此分离。

此外，在第一方面中，所述分离区域可以形成为围绕所述光电转换单元的壁状，并且可以形成为在与所述半导体基板的表面平行的方向上的宽度在所述前面侧比在所述背面侧更宽的形状。

此外，在第一方面中，所述分离区域可以包括配线区域邻接部，所述配线区域邻接部配置为与所述配线区域相邻并且形成为具有比在所述前面侧的宽度更宽的宽度。

此外，在第一方面中，所述分离区域可以包括形成为具有倒锥形截面的所述配线区域邻接部。

此外，在第一方面中，所述分离区域可以包括形成为具有半球形截面的所述配线区域邻接部。

此外，在第一方面中，所述分离区域可以包括从所述半导体基板的前面侧形成的所述配线区域邻接部。

此外，在第一方面中，所述分离区域可以形成为与所述配线层相邻的形状。

第一方面还可以包括：配线层保护膜，其配置在所述分离区域和所述配线层之间，其中，所述分离区域可以经由所述配线层保护膜与所述配线层相邻。

此外，在第一方面中，所述分离区域可以形成为配置在形成于所述半导体基板中的沟部中。

此外，在第一方面中，所述分离区域可以配置在具有在所述半导体基板的前面侧的宽度比在其背面侧的宽度更宽的形状的所述沟部中。

此外，在第一方面中，所述分离区域可以通过在所述沟部中配置金属来形成。

此外，在第一方面中，所述分离区域还可以包括配置在所述半导体基板和所述分离区域之间的绝缘膜。

此外，在第一方面中，所述分离区域可以包括形成为具有在所述半导体基板的前面侧的膜厚比在其背面侧的膜厚更厚的形状的所述绝缘膜。

此外，在第一方面中，所述光电转换单元可以由光电二极管构成。

此外，在第一方面中，所述光电转换单元可以由利用高的反向偏置电压将通过入射光的光电转换生成的电荷进行倍增的所述光电二极管构成。

此外，在第一方面中，在所述光电转换单元中，所述生成的电荷可以在由p型半导体区域和n型半导体区域构成的pn结中倍增。

此外，在第一方面中，所述光电转换单元可以包括由所述n型半导体区域构成的阴极区域。

此外，在第一方面中，所述光电转换单元可以包括配置在所述半导体基板的前面侧的所述阴极区域。

此外，在第一方面中，所述分离区域可以包括配线区域邻接部，所述配线区域邻接部与所述配线区域相邻，形成为具有比在所述背面侧的宽度更宽的宽度，并且配置在比所述光电二极管中的电荷进行倍增的区域更靠近所述配线区域的区域中.。

此外，在第一方面中，在所述光电转换单元中，所述生成的电荷可以在由p型半导体区域和n型半导体区域构成的pn结中倍增，和所述分离区域可以包括形成为从所述半导体基板的前面侧的高度低于所述pn结的区域的高度的所述配线区域邻接部。

此外，在第一方面中，所述光电转换单元可以包括配置在所述半导体基板的前面侧的所述分离区域附近的阳极区域。

此外，在第一方面中，所述配线区域可以包括配置在所述分离区域附近并连接到所述阳极区域的所述配线层。

此外，本公开的第二方面是一种电子设备，包括：像素，其具有光电转换单元，每个光电转换单元配置在半导体基板中以执行入射光的光电转换；配线区域，其具有连接到所述光电转换单元以传输信号的配线层和使所述配线层绝缘的绝缘层，并且配置为与所述半导体基板的前面相邻，所述前面是与作为入射光在所述半导体基板中所入射的表面的背面相对的表面；分离区域，其配置在所述像素之间的边界处的所述半导体基板中，形成为贯通所述半导体基板且在前面侧的宽度比在背面侧的宽度更宽的形状，并且将所述光电转换单元彼此分离；和处理电路，其执行对基于光电转换生成的信号的处理。

此外，在第二方面中，所述光电转换单元可以对从光源发出的光由被写体反射并入射到其上的入射光执行光电转换，和所述处理电路可以通过测量从来自所述光源的光的照射到信号生成的时间来执行用于测量距所述被写体的距离的处理。

此外，在第二方面中，所述处理电路可以执行用于检测所述信号的变化量的处理。

此外，在第二方面中，所述处理电路可以通过与预定阈值进行比较来检测所述变化量。

此外，在第二方面中，所述处理电路可以配置在与所述半导体基板贴合的半导体基板上。

根据本公开的各方面，可以获得配置有具有在配线区域附近的宽度比在半导体基板的背面侧的宽度更宽的形状的分离区域的效果。假定通过具有较宽宽度的分离区域来进行遮光。

附图说明

图1是示出根据本公开第一实施方案的光接收元件的构成例的图。

图2是示出根据本公开第一实施方案的像素的构成例的图。

图3是示出根据本公开第一实施方案的像素的构成例的截面图。

图4是示出根据本公开第一实施方案的分离区域的构成例的截面图。

图5是示出根据本公开第一实施方案的分离区域的另一构成例的截面图。

图6是示出根据本公开第二实施方案的分离区域的构成例的截面图。

图7是示出根据本公开第三实施方案的分离区域的构成例的截面图。

图8是示出根据本公开第三实施方案的分离区域的另一构成例的截面图。

图9是示出根据本公开第四实施方案的分离区域的构成例的截面图。

图10是示出根据本公开实施方案的变形例的分离区域的构成例的截面图。

图11是示出根据本公开第五实施方案的像素的构成例的截面图。

图12是示出根据本公开的技术可以适用的测距装置的光接收元件的构成例的图。

图13是示出根据本公开的技术可以适用的测距装置的像素的构成例的电路图。

图14是示出根据本公开的技术可以适用的测距装置的成像装置的构成例的图。

图15是示出根据本公开的技术可以适用的DVS的光接收元件的构成例的图。

图16是示出根据本公开的技术可以适用的DVS的像素的构成例的图。

图17是示出根据本公开的技术可以适用的DVS的电流-电压转换电路的构成例的图。

图18是示出根据本公开的技术可以适用的DVS的差分器和量化器的构成例的图。

图19是示出根据本公开的技术可以适用的DVS的成像装置的构成例的图。

具体实施方式

接下来，将参照附图说明用于实施本公开的实施方案(在下文中称为实施方案)。在以下附图中，相同或相似的部分由相同或相似的附图标记来表示。另外，将按以下顺序说明各实施方案。

1.第一实施方案

2.第二实施方案

3.第三实施方案

4.第四实施方案

5.变形例

6.第五实施方案

7.测距装置的应用例

8.DVS的应用例

<1.第一实施方案>

[光接收元件的构成]

图1是示出根据本公开第一实施方案的光接收元件的构成例的图。该图是示出光接收元件2的构成例的平面图，并且是示出作为光接收元件2的用入射光照射的表面的光接收面的构成的平面图。

像素阵列单元10配置在光接收元件2的光接收面上。像素阵列单元10是配置在光接收元件2的中央部的区域，其中用于检测入射光的像素(后述的像素100)以二维格子状配置。执行入射光的光电转换的光电转换单元(后述的光电转换单元101)配置在像素100中。生成与通过由光电转换单元101的光电转换生成的电荷相对应的光接收信号，并从像素100输出。可以利用该光接收信号检测入射光。此外，多个焊盘开口部180配置在光接收元件2的端部。电极焊盘(后述的电极焊盘148)配置在这些焊盘开口部180中的每个的底部。如后所述的，光接收元件2通过将两个半导体芯片彼此贴合来构成。

[像素的构成]

图2是示出根据本公开第一实施方案的像素的构成例的图。该图是示出像素100的构成例的平面图。在该图的像素100中，说明了形成在半导体基板110上的半导体区域(半导体区域111和113)、配置在像素100之间的边界处并具有贯通半导体基板110的形状的分离区域150以及配线层122～124。如后所述的，分离区域150可以形成为壁状。在该图中，带点的阴影线的区域表示半导体区域111等，并且带斜线的阴影线的区域表示配线层122等。

半导体区域111配置在像素100的中央部并构成阴极区域。半导体区域113配置在像素100的周缘部并构成阳极区域。配线层122构成阳极配线并连接到半导体区域113。配线层123构成阴极配线并连接到半导体区域111。配线层124是用于屏蔽的地线。这种屏蔽抑制了电气噪声的影响。配线层124配置在配线层122和123之间的区域中。

[像素截面的构成]

图3是示出根据本公开第一实施方案的像素的构成例的截面图。该图是沿着图1的线a-a’的截面图，并且是示出光接收元件2和像素100的构成例的截面图。此外，如图所示，通过将传感器芯片191和逻辑芯片192彼此贴合来构造光接收元件2。传感器芯片191是其中配置有后述的光电转换单元101的半导体芯片。逻辑芯片192是其中配置有用于处理由光电转换单元101生成的信号的处理电路的半导体芯片。

图中的像素100包括半导体基板110、配线区域120、半导体基板130、配线区域140、分离区域150、保护膜171和片上透镜172。半导体基板110、绝缘层121和配线层122～124配置在传感器芯片191中。半导体基板130、绝缘层141和配线层142配置在逻辑芯片192中。

半导体基板110是其中配置有执行入射光的光电转换的光电转换单元101的半导体基板。例如，可以使用由硅(Si)形成的半导体基板作为半导体基板110。图中的光电转换单元101示出了由SPAD构成的示例。光电转换单元101由半导体基板110的阱区域111和配置在阱区域111中的n型半导体区域112、p型半导体区域113和半导体区域114构成。构成阴极区域的n型半导体区域112与p型半导体区域113一起构成pn结。反向偏置电压经由阱区域111施加到该pn结，以形成空乏层。

图中的光电转换单元101的光电转换在阱区域111中执行。当由光电效应生成的电荷之中的电子通过漂移到达pn结的空乏层时，电子被基于反向偏置电压的电场加速。超出击穿电压的反向偏置电压被施加到构成SPAD的光电转换单元101。具体地，施加约20V的反向偏置电压。由该反向偏置电压产生的强电场引起电子雪崩，并且电子雪崩连续发生，由此电荷急剧增加。因此，光电转换单元101可以检测单光子的入射。通过配置这种光电转换单元101，可以制造高感度的像素100。在半导体区域112和113之间的界面处的pn结附近的区域是其中执行电荷倍增的区域，并且被称为倍增区域。p型半导体区域114与阱区域111相邻配置并且构成阳极区域。p型半导体区域114形成为在n型半导体区域112附近围绕阱区域111的形状。

半导体基板110被构造为具有相对较厚的膜厚。这是为了通过较厚地形成构成SPAD的阱区域111来提高光电转换单元101的感度。半导体基板110可以形成为具有例如数μm的厚度。阱区域111配置在半导体基板110的背面侧，并且入射光从半导体基板110的背面入射。半导体基板110的背面对应于光入射面。另一方面，后述的配线区域120配置在作为与半导体基板110的背面相对的表面的前面上。分别构成阴极区域和阳极区域的半导体区域112和114配置在半导体基板110的前面侧。

光电转换单元101的构成不限于该示例。例如，半导体区域112、113和114的导电类型可以彼此互换。具体地，可以采用使用p型半导体区域112以及n型半导体区域113和114的构成。在这种情况下，半导体区域112成为阳极区域，并且半导体区域114成为阴极区域。此外，后述的空穴累积区域115变为电子累积区域115。电子累积区域115是由n型半导体形成以累积电子的区域。半导体区域的导电类型可以被描述为第一导电类型和第二导电类型，来代替p型和n型。

空穴累积区域115可以配置在与后述的分离区域150相邻的半导体基板110中。空穴累积区域115捕获从形成在半导体基板的端面上的界面态发出的电子。空穴累积区域115可以由p型半导体区域构成。来自界面态的电子通过与累积在空穴累积区域115中的空穴再结合而被捕获。通过配置空穴累积区域115，可以减少由来自界面态的电子引起的暗电流。另外，如果来自界面态的电子被加速并倍增，则会发生故障。通过配置空穴累积区域115，可以防止发生暗电流或故障。图中的空穴累积区域115被配置为与构成阳极的半导体区域114相邻，并且电气连接到阳极。空穴累积区域可以进一步配置在半导体基板110的背面侧的界面处。

配线区域120是配置在半导体基板110的前面侧并且在其中配置有用于向光电转换单元101等传输信号的配线的区域。绝缘层121和配线层122～124配置在配线区域120中。配线层122～124是用于传输来自光电转换单元101的信号等的配线。配线层122等可以由诸如铜(Cu)等金属形成。绝缘层121使配线层122等彼此绝缘。绝缘层121可以由例如氧化硅(SiO₂)形成。用于将半导体基板110的半导体区域和配线层122彼此连接的接触插塞125进一步配置在配线区域120中。配线层122经由接触插塞125连接到构成光电转换单元101的阳极区域的半导体区域114。类似地，配线层123连接到构成阴极区域的半导体区域112。接触插塞125可以由例如钨(W)形成。此外，图中的配线层122示出了其中配线层122配置在分离区域150正下方的配线区域120中的示例。

焊盘127和通孔插塞126进一步配置在配线区域120中。焊盘127是配置在配线区域120的前面中的电极。焊盘127可以由例如Cu形成。通孔插塞126将配线层122等和焊盘127彼此连接。通孔插塞126可以由例如Cu形成。该图示出了其中配线层122～124配置在配线区域120的同一层中的示例。可以采用具有多个配线层的构成用于配线区域120，并且也可以将配线层122～124配置在配线区域120的不同层中。配置在不同层中的配线可以经由通孔插塞连接。

半导体基板130是与半导体基板110贴合的半导体基板。诸如处理由光电转换单元101生成的信号的处理电路等元件的扩散区域可以形成在半导体基板130中。

配线区域140是配置在半导体基板130的前面侧的配线区域。配线层142和绝缘层141配置在配线区域140中。焊盘147配置在配线区域140的前面中，并且通过通孔插塞146连接到配线层142。此外，配线层142和半导体基板130通过接触插塞145彼此连接。当传感器芯片191贴合到逻辑芯片192时，焊盘147和焊盘127相互接合。可以经由焊盘147和127在配置于半导体基板110和130中的元件之间交换信号。可以构造连接光电转换单元和上述处理电路的配线。这样，将光电转换单元101和电路彼此电气连接的配线可以配置在配线区域120和140中。此外，构成光学屏蔽的配线层可以配置在配线区域120和140中，其将透过半导体基板110的入射光反射并且使入射光再次进入半导体基板110。

分离区域150配置在像素100之间的边界处的半导体基板110中，以将光电转换单元101彼此分离。分离区域150形成为围绕像素100的壁状以将相邻像素100的光电转换单元101彼此分离。此外，分离区域150形成为在与半导体基板110的表面平行的方向上的宽度在前面侧比在背面侧更宽的壁的形状。此外，分离区域150进一步阻挡入射光。通过相邻像素100倾斜入射的入射光被分离区域150阻挡。结果，可以减少串扰的发生。如图2所说明的，分离区域150被配置成格子形状。分离区域150可以通过将W、铝(Al)等的金属膜埋入在贯通半导体基板110形成的沟部中来形成。

保护膜171配置在半导体基板110的背面侧，以保护半导体基板110。保护膜171可以由例如SiO₂形成。

固定电荷膜可以配置在半导体基板110和保护膜171之间。该固定电荷膜配置在半导体基板110的前面上，并且具有用于钉扎半导体基板110的界面态的固定电荷。固定电荷膜可以由例如氧化铪(HfO₂)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钽(Ta₂O₅)和氧化钛(TiO₂)形成。

固定电荷膜也可以配置在半导体基板110的其中配置有分离区域150的沟部中。此外，将由金属形成的分离区域150彼此绝缘的绝缘膜可以配置为与分离区域150相邻。该绝缘膜可以在形成上述保护膜171的同时形成。

片上透镜172是会聚入射光的透镜。片上透镜172形成为半球形，配置在半导体基板110的背面侧，并且将入射光会聚到光电转换单元101。片上透镜172可以由诸如氮化硅(SiN)等无机材料或诸如丙烯酸系树脂等有机材料形成。

此外，电极焊盘148和焊盘开口部180配置在光接收元件2的端部。电极焊盘148是用于在光接收元件2和光接收元件2外部的电子电路之间传输信号的电极。电极焊盘148配置在逻辑芯片192的配线区域中，并且连接到配线层142。焊盘开口部180形成为贯通传感器芯片191和逻辑芯片192的绝缘层141的前面侧的孔状，并且形成为从光接收元件2的光接收面到达电极焊盘148的表面的形状。利用经由焊盘开口部180接合到电极焊盘148的引线，电极焊盘148和外部电子电路可以彼此电气连接。例如，电极焊盘148可以由诸如Al或Au等金属形成。

分离区域150a可以配置在焊盘开口部180的周围。分离区域150a形成为围绕焊盘开口部180的形状并且将焊盘开口部180彼此分离。此外，分离区域150b可以配置在传感器芯片191的端部处的半导体基板110中。分离区域150b是沿着半导体基板110的外周配置的分离区域。通过配置这些分离区域150a和150b，可以防止从半导体基板110的端面的吸湿，并且可以防止在半导体基板110的端面上产生的裂纹的生长。

像素100的构成不限于该示例。例如，也可以采用其中在像素100中配置有多个光电转换单元的构成。在这种像素100中，用于将各光电转换单元彼此分离的分离区域可以配置在像素100的内部。用于将各光电转换单元彼此分离的分离区域可以形成为贯通半导体基板110的形状。此外，分离区域可以配置在多个光电转换单元之间的边界处的半导体基板110和片上透镜172之间。分离区域是对光电转换单元之间的边界处的区域进行遮光的分离区域，并且可以由金属膜等形成。此外，即使在具有这样的多个光电转换单元的像素100中，也可以采用其中分离区域仅配置在像素100之间的边界处的构成。此外，还可以采用其中空穴累积区域115配置在半导体基板110的背面侧的构成。

[分离区域的构成]

图4是示出根据本公开第一实施方案的分离区域的构成例的截面图。该图是示出图3所示的分离区域150的构成例的截面图。参照该图详细说明分离区域150的构成。

如上所述，分离区域150配置在像素100之间的边界处，以将分别配置在半导体基板110中的光电转换单元101彼此分离。在图中，省略了半导体基板110和光电转换单元101的构成。图中的分离区域150由配置在形成于半导体基板110中的沟部151中的金属膜154构成。如上所述，金属膜154可以由W等形成。图中的金属膜154示出了其中在中央部形成有空隙155的示例。如图所示，沟部151形成为其中在半导体基板110的前面侧的宽度比在其背面侧的宽度更宽的形状。

沟部151形成为从半导体基板110的背面侧到前面侧贯通半导体基板110的形状。沟部151可以通过从背面侧朝向前面侧蚀刻半导体基板110来形成。这种蚀刻可以通过例如各向异性的干法蚀刻来进行。

固定电荷膜152配置在图中的半导体基板110的背面侧和沟部151的壁面上。例如，固定电荷膜152可以通过以原子层沉积(ALD)来沉积诸如HfO₂等材料膜来形成。

绝缘膜153配置在固定电荷膜152和金属膜154之间。例如，绝缘膜153可以通过以化学气相沉积(CVD)来沉积诸如SiO₂等材料膜来形成。

图中的沟部151形成为其中在半导体基板110的前面侧的宽度和在背面侧的宽度不同的形状。具体地，沟部151形成为使得在半导体基板110的前面侧的宽度比在其背面侧的宽度更宽。因此，图中的绝缘膜153和金属膜154也形成为其中在前面侧的宽度和在背面侧的宽度不同的形状，并且也形成为使得在半导体基板110的前面侧的宽度比在其背面侧的宽度更宽。图中的沟部151的形状可以通过增加在蚀刻半导体基板110的前面侧附近时的过蚀刻量来形成。

在图中的分离区域150中，由于配线区域120附近的部分在与半导体基板110的前面侧平行的方向上扩大，因此可以阻挡倾斜入射到该区域上的光。图中的入射光401表示在分离区域150的底部被阻挡的入射光。在下文中，分离区域150的与配线区域120相邻并且形成为具有比在半导体基板110的背面侧更宽的宽度的区域被称为配线区域邻接部160。入射光401被配线区域邻接部160阻挡。入射光401的阻挡通过被绝缘膜153或金属膜154反射或吸收入射光来进行。结果，可以减少串扰。

图中的虚线箭头表示在没有配线区域邻接部160的情况下的入射光401的轨迹。在没有配线区域邻接部160的情况下，倾斜入射到分离区域150的底部的光被分离区域150正下方的配线层122反射并入射到相邻像素100的光电转换单元101上。这导致了相邻像素100之间的串扰。以这种方式，即使在配线层122等配置在分离区域150的正下方的情况下，当配线区域邻接部160配置在分离区域150中时，也可以减少经由配线层122等的入射光的泄漏。图中的配线区域邻接部160示出了形成为具有倒锥形截面的配线区域邻接部160的示例。

配线区域邻接部160也可以配置在图3所示的分离区域150a和150b中。

[分离区域的另一构成]

图5是示出根据本公开第一实施方案的分离区域的另一构成例的截面图。如同图4中那样，该图是示出分离区域150的构成例的截面图。图5中的分离区域150与图4中的分离区域150的不同之处在于，配线区域邻接部160形成为半球形。

通过加宽配线区域邻接部160，可以加宽遮光区域，并且可以进一步减少串扰。图中的沟部151的形状可以通过进一步增加在蚀刻半导体基板110的前面侧附近时的过蚀刻量来形成。

当分离区域150的前面侧的宽度以这种方式加宽时，可以阻挡经由配线层122等泄漏到相邻像素100的光。结果，可以减少串扰。

<2.第二实施方案>

在上述第一实施方案的光接收元件2中，分离区域150配置在从半导体基板110的背面侧形成的沟部151中。另一方面，本公开第二实施方案的光接收元件2与上述第一实施方案的不同之处在于，分离区域150配置在形成于半导体基板110的前面侧和背面侧的沟部中。

[分离区域的构成]

图6是示出根据本公开第二实施方案的分离区域的构成例的截面图。如同图4中那样，该图是示出分离区域150的构成例的截面图。图6中的分离区域150与图4所示的分离区域150的不同之处在于，代替配线区域邻接部160配置有配线区域邻接部161。

图中的配线区域邻接部161配置在从半导体基板110的前面侧形成的沟部162中。沟部162形成为具有比沟部151更宽的宽度。通过在沟部162中顺次埋入绝缘膜163和金属膜164，可以形成配线区域邻接部161。接下来，形成绝缘层121、配线层122等以配置配线区域120。之后，通过形成深度从半导体基板110的背面侧到达金属膜164的沟部151并且配置绝缘膜153和金属膜154，可以形成图中的分离区域150。

由于沟部162在与沟部151不同的过程中形成，因此可以形成具有任意宽度的沟部162。与通过调整过蚀刻量来形成具有各种宽度的沟部151的情况相比，可以简化配线区域邻接部161的沟部162的制造过程。

由于除此之外的光接收元件2的构成与本公开第一实施方案中所述的光接收元件2的构成相同，因此将省略其说明。

如上所述，在本公开第二实施方案的光接收元件2中，配线区域邻接部161的沟部162从半导体基板110的前面侧形成，因此可以简化制造过程。

<3.第三实施方案>

在上述第一实施方案的光接收元件2中，分离区域150的底部配置在半导体基板110的前面侧。另一方面，本公开第三实施方案的光接收元件2与上述第一实施方案的不同之处在于，分离区域150的底部配置在配线区域120的内部。

[分离区域的构成]

图7是示出根据本公开第三实施方案的分离区域的构成例的截面图。如同图4中那样，该图是示出分离区域150的构成例的截面图。图7中的分离区域150与图4所示的分离区域150的不同之处在于，分离区域150的底部配置为与配线层122相邻。

图中的分离区域150具有其中绝缘膜153配置在配线层122和金属膜154之间的构成。结果，在使配线层122和金属膜154之间的部分绝缘的同时，可以使配线区域邻接部161靠近配线层122。可以进一步减少经由配线层122的入射光的泄漏。

[分离区域的另一构成]

图8是示出根据本公开第三实施方案的分离区域的另一构成例的截面图。如同图7中那样，该图是示出分离区域150的构成例的截面图。图8中的分离区域150与图7所示的分离区域150的不同之处在于，配线层保护膜156配置在分离区域150的底部和配线层122之间。

配线层保护膜156配置在分离区域150和配线层122之间，以保护配线层122。如上所述，可以通过蚀刻半导体基板110来形成沟部151。配线层保护膜156通过在该蚀刻期间抑制与配线层122相邻的绝缘层121的蚀刻来保护配线层122。配线层保护膜156可以由被称为蚀刻阻挡层的部件形成，其相对于作为蚀刻对象的SiO₂具有高选择比。具体地，配线层保护膜156可以由氮化硅(SiN)、碳化硅(SiC)、氧氮化硅(SiON)、碳(C)、W、钛(Ti)、氮化钛(TiN)等形成。

图中的分离区域150配置为经由配线层保护膜156与配线层122相邻。

如上所述，在本公开第三实施方案的光接收元件2中，分离区域150配置为与配线层122相邻。结果，可以进一步减少经由配线层122的入射光的泄漏。

<4.第四实施方案>

在上述第一实施方案的光接收元件2中，配线区域邻接部160配置在分离区域150的底部。另一方面，本公开第四实施方案的光接收元件2与上述第一实施方案的不同之处在于，配线区域邻接部160的区域受到限制。

[分离区域的构成]

图9是示出根据本公开第四实施方案的分离区域的构成例的截面图。如同图4中那样，该图是示出分离区域150的构成例的截面图。图9中的分离区域150与图4中的分离区域150的不同之处在于，配线区域邻接部160配置在比光电转换单元101中的电荷倍增区域更靠近配线区域120的区域中。在该图中，省略了半导体区域114和空穴累积区域115的说明。

图中的配线区域邻接部160可以形成为使得从半导体基板110的前面侧的高度低于构成SPAD的光电转换单元101的半导体区域113的高度。具体地，配线区域邻接部160可以形成为具有低于半导体区域113的入射光所入射那侧的界面的高度，优选地，该高度低于在半导体区域112和113之间的界面处的pn结的区域的高度。如上所述，构成阴极区域的n型半导体区域112和p型半导体区域113构成pn结。当对该pn结施加反向偏置电压时，在半导体区域113的区域中形成空乏层，并进行电荷倍增。当配线区域邻接部160配置在该倍增区域附近时，对电荷倍增起贡献的半导体区域变窄。因此，像素100的感度降低。因此，通过将配线区域邻接部160形成为与倍增区域不重叠的形状，可以防止像素100的感度的降低。

如上所述，在本公开第四实施方案的光接收元件2中，通过将配线区域邻接部160配置为比光电转换单元101的倍增区域更靠近配线区域120，可以防止像素100的感度的降低。

<5.变形例>

上述第一实施方案的光接收元件2形成为使得分离区域150的金属膜154在半导体基板110的前面侧的宽度比在其背面侧的宽度更宽，但是光接收元件2可以形成为使得在前面侧的宽度与在背面侧的宽度相同。

[分离区域的构成]

图10是示出根据本公开实施方案的变形例的分离区域的构成例的截面图。如同图4中那样，该图是示出分离区域150的构成例的截面图。图10中的分离区域150与图4中的分离区域150的不同之处在于，配置有形成为在半导体基板110的前面侧和背面侧具有相同宽度的金属膜154。此外，绝缘膜153形成为具有其中在前面侧的膜厚比在背面侧的膜厚更厚的形状。尽管未示出，金属膜154可以具有其中在半导体基板110的前面侧的宽度比在其背面侧的宽度更窄的构成。

<6.第五实施方案>

在上述第一实施方案的光接收元件2中，使用由诸如SPAD或APD等光电二极管构成的光电转换单元101，该光电二极管利用反向偏置电压将通过光电转换生成的电荷倍增。另一方面，本公开第五实施方案的光接收元件2与上述第一实施方案的不同之处在于，使用由普通的光电二极管构成的光电转换单元。

[像素截面的构成]

图11是示出根据本公开第五实施方案的像素的构成例的截面图。该图是示出与图3中相同的像素100的构成例的截面图。图11中的像素100与图3中的像素100的不同之处在于，配置有由光电二极管构成的光电转换部201。

图中的光电转换单元201由半导体基板110的p型阱区域111和配置在阱区域111中的n型半导体区域116构成。由在n型半导体区域116和周围的p型阱区域111之间的界面处的pn结形成的光电二极管对应于光电转换单元201。阱区域111和半导体区域116分别构成阳极区域和阴极区域。

此外，半导体区域117和半导体区域118进一步配置在图中的半导体基板110中。半导体区域117是形成为具有相对较高的杂质浓度的n型半导体区域，并且是被配置成与半导体区域116相邻且与其电气连接的半导体区域。接触插塞125连接到半导体区域117。半导体区域118是形成为具有相对较高的杂质浓度的p型半导体区域，并且是被配置成与阱区域相邻且与其电气连接的半导体区域。接触插塞125也连接到半导体区域118。半导体区域118是构成所谓的阱接触的半导体区域。

配线层122和123配置在配线区域120中。配线层122经由接触插塞125和半导体区域118连接到构成阳极区域的阱区域111。配线层123经由接触插塞125和半导体区域117连接到构成阴极区域的半导体区域116。此外，省略了配线层124。

同样在该图的分离区域150中，配置有图4所示的配线区域邻接部160和配线层保护膜156，并且减少了串扰。

如上所述，在本公开第五实施方案的光接收元件2中，在使用由光电二极管构成的光电转换单元101的情况下，通过加宽分离区域150的在前面侧的宽度，可以阻挡泄漏到相邻像素100的光。结果，可以减少串扰。

<7.测距装置的应用例>

根据本公开的技术可以应用于各种产品。例如，根据本公开的技术可以应用于测距装置。这里，测距装置是测量距对象物的距离的装置。

[光接收元件的构成]

图12是示出根据本公开的技术可以适用的测距装置的光接收元件的构成例的图。图中的光接收元件2包括像素阵列单元10、偏压电源单元20和光接收信号处理单元30。

像素阵列单元10通过以二维格子状配置多个像素100来构成，每个像素具有执行入射光的光电转换的光电转换单元。像素100检测入射光，并且输出光接收信号作为检测结果。例如，APD或SPAD可以用于光电转换单元。在下文中，假定SPAD作为光电转换单元配置在像素100中。信号线21和31连接到每个像素100。信号线21是通过其供给像素100的偏置电压的信号线。信号线31是通过其传输来自像素100的光接收信号的信号线。在图中的像素阵列单元10中，记载了其中像素100被配置成4行5列的示例，但是配置在像素阵列单元10中的像素100的数量不限于该示例。

偏压电源单元20是向像素100供给偏置电压的电源。偏压电源单元20经由信号线21供给偏置电压。

光接收信号处理单元30处理从配置在像素阵列单元10中的多个像素100输出的光接收信号。光接收信号处理单元30的处理对应于例如基于由像素100检测到的入射光来检测距对象物的距离的处理。具体地，光接收信号处理单元30可以执行在诸如车载相机等成像装置中测量距远处对象物的距离时使用的飞行时间(ToF)方式的距离检测处理。该距离检测处理是通过以下步骤来检测距离的处理：将来自配置在成像装置中的光源的光照射到对象物以检测由对象物反射的光，并且测量来自光源的光在光源和对象物之间往复运动所花费的时间。能够进行高速光检测的SPAD被用作进行这种距离检测处理的装置。光接收信号处理单元30是权利要求中记载的处理电路的示例。

将说明配置在上述实施方案的像素阵列单元10中的像素100的电路构成。

[像素的构成]

图13是示出根据本公开的技术可以适用的测距装置的像素的构成例的电路图。该图是示出图12所示的像素100的构成例的电路图。图中的像素100包括光电转换单元101、电阻器102和反相缓冲器103。此外，图中的信号线21由通过其施加光电转换单元101的击穿电压的信号线Vbd和通过其供给用于检测光电转换单元101的击穿状态的电源的信号线Vd构成。

光电转换单元101的阳极连接到信号线Vbd。光电转换单元101的阴极连接到电阻器102的一端和反相缓冲器103的输入。电阻器102的另一端连接到信号线Vd。反相缓冲器103的输出连接到信号线31。

反向偏置电压通过信号线Vbd和信号线Vd施加到图中的光电转换单元101。

电阻器102是用于执行猝灭的电阻器。该猝灭是使处于击穿状态的光电转换单元101恢复到处于稳定状态的处理。当光电转换单元101由于光的入射引起的倍增作用而处于击穿状态时，突然的反向电流流过光电转换单元101。这种反向电流增加了电阻器102的端子电压。由于电阻器102与光电转换单元101串联连接，因此发生由于电阻器102引起的电压下降，并且光电转换单元101的端子电压变得低于可以维持击穿状态的电压。结果，光电转换单元101可以从击穿状态恢复到稳定状态。代替电阻器102，也可以使用具有MOS晶体管的恒电流电路。

反相缓冲器103是基于光电转换单元101向击穿状态的迁移和返回而整形脉冲信号的缓冲器。反相缓冲器103基于根据照射光的流过光电转换单元101的电流而生成光接收信号，并将其输出到信号线31。

[成像装置的构成]

图14是示出根据本公开的技术可以适用的测距装置的成像装置的构成例的图。该图是示出构成测距装置的成像装置1的构成例的框图。图中的成像装置1包括光接收元件2、控制单元3、光源装置4和透镜5。图中示出了用于距离测量的对象物601。

透镜5是在光接收元件2上形成对象物的图像的透镜。图8所示的光接收元件2可以用作光接收元件2。

光源装置4向用于距离测量的对象物发出光。例如，发出红外光的激光光源可以用作光源装置4。

控制单元3控制整个成像装置1。具体地，控制单元3控制光源装置4向对象物601发出发射光602，并且对光接收元件2通知发出的开始。被通知发射光602的发出的光接收元件2检测来自对象物601的反射光603，测量从发射光602的发射到检测到反射光603的时间，并测量距对象物601的距离。这种测量的距离作为距离数据输出到成像装置1的外部。成像装置1是权利要求中记载的电子设备的示例。

<8.DVS的应用例>

根据本公开的技术可以应用于各种产品。例如，根据本公开的技术可以应用于动态视觉传感器(DVS)。这里，DVS是输出关于亮度已经变化的像素的信息的成像装置。

[光接收元件的构成]

图15是示出根据本公开的技术可以适用的DVS的光接收元件的构成例的图。图中的光接收元件2包括像素阵列单元10、行驱动电路50、列驱动电路60和信号处理电路70。

像素阵列单元10通过以二维格子状配置多个像素100来构成，每个像素100具有执行入射光的光电转换的光电转换单元。像素100检测入射光，并且在检测到的入射光变化的情况下输出检测信号。在下文中，假定光电二极管作为光电转换单元配置在像素100中。信号线51、61和71连接到每个像素100。信号线51是通过其传输行驱动信号的信号线。信号线51是通过其传输列驱动信号的信号线。信号线71是通过其传输来自像素100的检测信号的信号线。在图中的像素阵列单元10中，记载了其中像素100被配置成4行4列的示例，但是配置在像素阵列单元10中的像素100的数量不限于该示例。

行驱动电路50是选择像素阵列单元10的行地址并使像素100输出与所选择的行地址相对应的检测信号的电路。行驱动电路50向信号线51输出控制信号(行驱动信号)。

列驱动电路60是选择像素阵列单元10的列地址并使像素100输出与所选择的列地址相对应的检测信号的电路。列驱动电路60向信号线61输出控制信号(列驱动信号)。

信号处理电路70对来自像素100的检测信号执行预定的信号处理。信号处理电路70通过将检测信号与像素阵列单元10的像素100的排列相关联来生成二维图像数据，并执行诸如图像识别等处理。信号处理电路70是权利要求中记载的处理电路的示例。

[像素的构成]

图16是示出根据本公开的技术可以适用的DVS的像素的构成例的图。图中的像素100包括光电转换单元201、电流-电压转换电路210、缓冲器220、差分器230、量化器240和传输电路250。

光电转换单元201检测入射光。光电转换单元201将与入射光相对应的灌电流输出到后级的电流-电压转换电路210。

电流-电压转换电路210是将来自光电转换单元201的输出电流转换为电压的电路。在该转换期间，执行对数压缩，并且压缩的电压信号被输出到缓冲器220。

缓冲器220是放大电流-电压转换电路210的电压信号并将其输出到后级的差分器230的缓冲器。

差分器230通过检测从缓冲器220输出的电压信号的差分来检测电压信号的变化量。差分器230在从行驱动电路50输入行驱动信号之后开始检测电压信号的变化量。检测的电压信号的变化量经由信号线239输出。

量化器240对来自差分器230的电压信号进行量化，并将其作为检测信号输出。检测信号经由信号线249输出。

传输电路250是基于来自列驱动电路60的列驱动信号将检测信号输出到信号处理电路70的电路。

[电流-电压转换电路的构成]

图17是示出根据本公开的技术可以适用的DVS的电流-电压转换电路的构成例的图。该图是示出电流-电压转换电路210的构成例的电路图。图中的电流-电压转换电路210包括MOS晶体管211～213和电容器214。n沟道MOS晶体管可以用于MOS晶体管211和213。p沟道MOS晶体管可以用于MOS晶体管212。此外，电源线Vdd和电源线Vbias配置在图中的电流-电压转换电路210中。电源线Vdd是向电流电压转换电路210供给电源的电源线。电源线Vbias是供给偏置电压的电源线。在图中，还示出了光电转换单元201。

光电转换单元201的阳极接地，并且其阴极连接到MOS晶体管211的源极、MOS晶体管213的栅极和电容器214的一端。电容器214的另一端连接到MOS晶体管211的栅极、MOS晶体管212的漏极、MOS晶体管213的漏极和信号线219。MOS晶体管211的源极连接到电源线Vdd，并且MOS晶体管213的源极接地。MOS晶体管212的栅极连接到电源线Vbias，并且其源极连接到电源线Vdd。

MOS晶体管211是向光电转换单元201供给电流的MOS晶体管。与入射光相对应的灌电流流过光电转换单元201。MOS晶体管211供给该灌电流。此时，MOS晶体管211的栅极由后述的MOS晶体管213的输出电压驱动，并且输出与光电转换单元201的灌电流相等的源极电流。由于MOS晶体管的栅极-源极间电压Vgs变为与源极电流相对应的电压，因此MOS晶体管的源极电压变为与光电转换单元201的电流相对应的电压。结果，光电转换单元201的电流被转换成电压信号。

MOS晶体管213是放大MOS晶体管211的源极电压的MOS晶体管。此外，MOS晶体管212构成MOS晶体管213的恒电流负载。放大的电压信号输出到MOS晶体管213的漏极。该电压信号被输出到信号线219并反馈到MOS晶体管211的栅极。当MOS晶体管211的Vgs等于或小于阈值电压时，源极电流相对于Vgs的变化呈指数地变化。因此，反馈到MOS晶体管211的栅极的MOS晶体管213的输出电压变成其中与MOS晶体管211的源极电流相等的从光电转换单元201的输出电流被对数地压缩的电压信号。

电容器214是相位补偿用电容器。电容器214连接在MOS晶体管213的漏极和栅极之间，并且对构成放大电路的MOS晶体管213进行相位补偿。

[差分器和量化器的构成]

图18是示出根据本公开的技术可以适用的DVS的差分器和量化器的构成例的图。该图是示出差分器230和量化器240的构成例的电路图。

图中的差分器230包括反相放大器231、电容器232和233以及开关234。

电容器232连接在信号线229和反相放大器231的输入之间。反相放大器231的输出连接到信号线239。并联连接的电容器233和开关234连接在反相放大器231的输入和输出之间。开关234的控制输入连接到信号线51。

电容器232是耦合电容器，其去除从缓冲器220输出的电压信号之中的DC成分。与电压信号的变化量相对应的信号由电容器232进行传输。

反相放大器231是根据由电容器232传输的电压信号的变化量对电容器233充电的放大器。反相放大器231和电容器232构成积分电路，并且对由电容器232传输的电压信号的变化量进行积分。

开关234是使电容器233放电的开关。开关234导通，使电容器232放电，并将在电容器232中积分的电压信号的变化量复位为0V。开关234由通过信号线51传输的行驱动信号控制。

差分器230在由行驱动信号复位之后的期间中对根据入射光的电压信号的变化量进行积分，并进行输出。结果，可以减少噪声的影响。

量化器240包括比较器241和242。信号线239连接到比较器241的非反相输入和比较器242的反相输入。预定的阈值电压Vth1被施加到比较器241的反相输入，并且预定的阈值电压Vth2被施加到比较器242的非反相输入。比较器241和242的输出各自构成信号线249。

比较器241将阈值电压Vth1与来自差分器230的输出电压进行比较。在来自差分器230的输出电压高于阈值电压Vth1的情况下，输出值“1”。

比较器242将阈值电压Vth2与来自差分器230的输出电压进行比较。在来自差分器230的输出电压低于阈值电压Vth2的情况下，输出值“1”。

通过将阈值电压Vth1设定为高于在复位差分器230时的输出电压的阈值电压，并且将阈值电压Vth2设定为低于在复位差分器230时的输出电压的阈值电压，可以检测来自光电转换单元201的输出信号的增加和减少二者的变化。此外，来自差分器230的输出电压被二值化以被比较器241和242量化。

由量化器240量化的信号被输入到传输电路250。当输入值“1”的信号时，传输电路250可以将其传输到信号处理电路70，作为指示入射光量的变化超出预定阈值的检测信号。当检测信号通过传输电路250传输时，信号处理电路70将信号的传输作为地址事件保持，并且使行驱动单元50将行驱动信号输出到像素100以复位差分器230。结果，在其中已经发生了地址事件的像素100中，再次开始根据入射光的电压信号的变化量的积分。

[成像装置的构成]

图19是示出根据本公开的技术可以适用的DVS的成像装置的构成例的图。该图是示出构成DVS的成像装置1的构成例的框图。图中的成像装置1包括光接收元件2、控制单元3、透镜5和记录单元6。

透镜5是在光接收元件2上形成对象物的图像的透镜。图11所示的光接收元件2可以用作光接收元件2。

控制单元3控制光接收元件2以捕获图像数据。记录单元6记录通过光接收元件2产生的图像数据。

光接收元件2可以通过获取其中检测到地址事件的像素100来检测亮度已经变化的区域。通过仅更新该区域中的图像数据并生成图像数据，可以进行高速地成像。成像装置1是权利要求中记载的电子设备的示例。

图5、图7、图8和图10的分离区域150可以适用于图11的像素100。

最后，上述实施方案的说明仅是本公开的示例，并且本公开不限于上述实施方案。因此，不言而喻的是，在不脱离本公开的技术精神的范围内，可以根据设计等进行上述实施方案以外的各种变化。

此外，本说明书中记载的效果仅仅是示例而非限制性的。也可以获得其他效果。

另外，上述实施方案中的附图是示意图，并且各部分的尺寸比例等不一定与实际的尺寸比例等一致。另外，不言而喻的是，附图包括尺寸关系和尺寸比例在附图之间不同的部分。

本技术还可以具有以下构成。

(1)一种光接收元件，包括：

像素，其具有光电转换单元，每个光电转换单元配置在半导体基板中以执行入射光的光电转换；

配线区域，其具有连接到所述光电转换单元以传输信号的配线层和使所述配线层绝缘的绝缘层，并且配置为与所述半导体基板的前面相邻，所述前面是与作为入射光在所述半导体基板中所入射的表面的背面相对的表面；和

分离区域，其配置在所述像素之间的边界处的所述半导体基板中，形成为贯通所述半导体基板且在前面侧的宽度比在背面侧的宽度更宽的形状，并且将所述光电转换单元彼此分离。

(2)根据(1)所述的光接收元件，其中，所述分离区域形成为围绕所述光电转换单元的壁状，并且形成为在与所述半导体基板的表面平行的方向上的宽度在所述前面侧比在所述背面侧更宽的形状。

(3)根据(1)或(2)所述的光接收元件，其中，所述分离区域包括配线区域邻接部，所述配线区域邻接部配置为与所述配线区域相邻并且形成为具有比在所述前面侧的宽度更宽的宽度。

(4)根据(3)所述的光接收元件，其中，所述分离区域包括形成为具有倒锥形截面的所述配线区域邻接部。

(5)根据(3)所述的光接收元件，其中，所述分离区域包括形成为具有半球形截面的所述配线区域邻接部。

(6)根据(3)所述的光接收元件，其中，所述分离区域包括从所述半导体基板的前面侧形成的所述配线区域邻接部。

(7)根据(1)～(6)中任一项所述的光接收元件，其中，所述分离区域形成为与所述配线层相邻的形状。

(8)根据(7)所述的光接收元件，还包括：

配线层保护膜，其配置在所述分离区域和所述配线层之间，

其中，所述分离区域经由所述配线层保护膜与所述配线层相邻。

(9)根据(1)～(8)中任一项所述的光接收元件，其中，所述分离区域形成为配置在形成于所述半导体基板中的沟部中。

(10)根据(9)所述的光接收元件，其中，所述分离区域配置在具有在所述半导体基板的前面侧的宽度比在其背面侧的宽度更宽的形状的所述沟部中。

(11)根据(9)所述的光接收元件，其中，所述分离区域通过在所述沟部中配置金属来形成。

(12)根据(11)所述的光接收元件，其中，所述分离区域还包括配置在所述半导体基板和所述分离区域之间的绝缘膜。

(13)根据(12)所述的光接收元件，其中，所述分离区域包括形成为具有在所述半导体基板的前面侧的膜厚比在其背面侧的膜厚更厚的形状的所述绝缘膜。

(14)根据(1)～(13)中任一项所述的光接收元件，其中，所述光电转换单元由光电二极管构成。

(15)根据(14)所述的光接收元件，其中，所述光电转换单元由利用高的反向偏置电压将通过入射光的光电转换生成的电荷进行倍增的所述光电二极管构成。

(16)根据(15)所述的光接收元件，其中，在所述光电转换单元中，所述生成的电荷在由p型半导体区域和n型半导体区域构成的pn结中倍增。

(17)根据(16)所述的光接收元件，其中，所述光电转换单元包括由所述n型半导体区域构成的阴极区域。

(18)根据(17)所述的光接收元件，其中，所述光电转换单元包括配置在所述半导体基板的前面侧的所述阴极区域。

(19)根据(15)所述的光接收元件，其中，所述分离区域包括配线区域邻接部，所述配线区域邻接部与所述配线区域相邻，形成为具有比在所述背面侧的宽度更宽的宽度，并且配置在比所述光电二极管中的电荷进行倍增的区域更靠近所述配线区域的区域中。

(20)根据(19)所述的光接收元件，

其中，在所述光电转换单元中，所述生成的电荷在由p型半导体区域和n型半导体区域构成的pn结中倍增，和

其中，所述分离区域包括形成为从所述半导体基板的前面侧的高度低于所述pn结的区域的高度的所述配线区域邻接部。

(21)根据(15)～(20)中任一项所述的光接收元件，其中，所述光电转换单元包括配置在所述半导体基板的前面侧的所述分离区域附近的阳极区域。

(22)根据(21)所述的光接收元件，其中，所述配线区域包括配置在所述分离区域附近并连接到所述阳极区域的所述配线层。

(23)一种电子设备，包括：

配线区域，其具有连接到所述光电转换单元以传输信号的配线层和使所述配线层绝缘的绝缘层，并且配置为与所述半导体基板的前面相邻，所述前面是与作为入射光在所述半导体基板中所入射的表面的背面相对的表面；

分离区域，其配置在所述像素之间的边界处的所述半导体基板中，形成为贯通所述半导体基板且在前面侧的宽度比在背面侧的宽度更宽的形状，并且将所述光电转换单元彼此分离；和

处理电路，其执行对基于光电转换生成的信号的处理。

(24)根据(23)所述的电子设备，

其中，所述光电转换单元对从光源发出的光由被写体反射并入射到其上的入射光执行光电转换，和

其中，所述处理电路通过测量从来自所述光源的光的照射到信号生成的时间来执行用于测量距所述被写体的距离的处理。

(25)根据(23)所述的电子设备，其中，所述处理电路执行用于检测所述信号的变化量的处理。

(26)根据(25)所述的电子设备，其中，所述处理电路通过与预定阈值进行比较来检测所述变化量。

(27)根据(23)～(26)中任一项所述的电子设备，其中，所述处理电路配置在与所述半导体基板贴合的半导体基板上。

[附图标记列表]

1 成像装置

2 光接收元件

10 像素阵列单元

30 光接收信号处理单元

70 信号处理电路

100 像素

101,201 光电转换单元

110,130 半导体基板

120,140 配线区域

121,141 绝缘层

122～124,142 配线层

150,150a,150b 分离区域

151,162 沟部

153,163 绝缘膜

154 金属膜

156 配线层保护膜

160,161 配线区域邻接部

Claims

1.一种光接收元件，包括：

2.根据权利要求1所述的光接收元件，其中，所述分离区域形成为围绕所述光电转换单元的壁状，并且形成为在与所述半导体基板的表面平行的方向上的宽度在所述前面侧比在所述背面侧更宽的形状。

3.根据权利要求1所述的光接收元件，其中，所述分离区域包括配线区域邻接部，所述配线区域邻接部配置为与所述配线区域相邻并且形成为具有比在所述前面侧的宽度更宽的宽度。

4.根据权利要求3所述的光接收元件，其中，所述分离区域包括形成为具有倒锥形截面的所述配线区域邻接部。

5.根据权利要求3所述的光接收元件，其中，所述分离区域包括形成为具有半球形截面的所述配线区域邻接部。

6.根据权利要求3所述的光接收元件，其中，所述分离区域包括从所述半导体基板的前面侧形成的所述配线区域邻接部。

7.根据权利要求1所述的光接收元件，其中，所述分离区域形成为与所述配线层相邻的形状。

8.根据权利要求7所述的光接收元件，还包括：

配线层保护膜，其配置在所述分离区域和所述配线层之间，

9.根据权利要求1所述的光接收元件，其中，所述分离区域形成为配置在形成于所述半导体基板中的沟部中。

10.根据权利要求9所述的光接收元件，其中，所述分离区域配置在具有在所述半导体基板的前面侧的宽度比在其背面侧的宽度更宽的形状的所述沟部中。

11.根据权利要求9所述的光接收元件，其中，所述分离区域通过在所述沟部中配置金属膜来形成。

12.根据权利要求11所述的光接收元件，其中，所述分离区域还包括配置在所述半导体基板和所述分离区域之间的绝缘膜。

13.根据权利要求12所述的光接收元件，其中，所述分离区域包括形成为具有在所述半导体基板的前面侧的膜厚比在其背面侧的膜厚更厚的形状的所述绝缘膜。

14.根据权利要求1所述的光接收元件，其中，所述光电转换单元由光电二极管构成。

15.根据权利要求14所述的光接收元件，其中，所述光电转换单元由利用高的反向偏置电压将通过入射光的光电转换生成的电荷进行倍增的所述光电二极管构成。

16.根据权利要求15所述的光接收元件，其中，在所述光电转换单元中，所述生成的电荷在由p型半导体区域和n型半导体区域构成的pn结中倍增。

17.根据权利要求16所述的光接收元件，其中，所述光电转换单元包括由所述n型半导体区域构成的阴极区域。

18.根据权利要求17所述的光接收元件，其中，所述光电转换单元包括配置在所述半导体基板的前面侧的所述阴极区域。

19.根据权利要求15所述的光接收元件，其中，所述分离区域包括配线区域邻接部，所述配线区域邻接部与所述配线区域相邻，形成为具有比在所述背面侧的宽度更宽的宽度，并且配置在比所述光电二极管中的电荷进行倍增的区域更靠近所述配线区域的区域中。

20.根据权利要求19所述的光接收元件，

21.根据权利要求15所述的光接收元件，其中，所述光电转换单元包括配置在所述半导体基板的前面侧的所述分离区域附近的阳极区域。

22.根据权利要求21所述的光接收元件，其中，所述配线区域包括配置在所述分离区域附近并连接到所述阳极区域的所述配线层。

23.一种电子设备，包括：

处理电路，其执行对基于光电转换生成的信号的处理。

24.根据权利要求23所述的电子设备，

25.根据权利要求23所述的电子设备，其中，所述处理电路执行用于检测所述信号的变化量的处理。

26.根据权利要求25所述的电子设备，其中，所述处理电路通过与预定阈值进行比较来检测所述变化量。

27.根据权利要求23所述的电子设备，其中，所述处理电路配置在与所述半导体基板贴合的半导体基板上。