JP2019140219A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019140219A JP2019140219A JP2018021641A JP2018021641A JP2019140219A JP 2019140219 A JP2019140219 A JP 2019140219A JP 2018021641 A JP2018021641 A JP 2018021641A JP 2018021641 A JP2018021641 A JP 2018021641A JP 2019140219 A JP2019140219 A JP 2019140219A
- Authority
- JP
- Japan
- Prior art keywords
- region
- surface side
- semiconductor substrate
- side separation
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000926 separation method Methods 0.000 claims abstract description 265
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 238000002955 isolation Methods 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 description 101
- 238000005516 engineering process Methods 0.000 description 63
- 238000012545 processing Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 25
- 238000001514 detection method Methods 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 18
- 239000012212 insulator Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 14
- 239000000203 mixture Substances 0.000 description 12
- 238000002674 endoscopic surgery Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 210000001519 tissue Anatomy 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001356 surgical procedure Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010336 energy treatment Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 210000004204 blood vessel Anatomy 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- MOFVSTNWEDAEEK-UHFFFAOYSA-M indocyanine green Chemical compound [Na+].[O-]S(=O)(=O)CCCCN1C2=CC=C3C=CC=CC3=C2C(C)(C)C1=CC=CC=CC=CC1=[N+](CCCCS([O-])(=O)=O)C2=CC=C(C=CC=C3)C3=C2C1(C)C MOFVSTNWEDAEEK-UHFFFAOYSA-M 0.000 description 2
- 229960004657 indocyanine green Drugs 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000005646 Pneumoperitoneum Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002073 fluorescence micrograph Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 210000004400 mucous membrane Anatomy 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Multimedia (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Abstract
【課題】厚膜化した半導体基板において分離領域の形成を容易に行う。【解決手段】半導体装置は、素子領域と配線領域と外部接続部と表面側分離領域と裏面側分離領域とを備える。素子領域は、半導体基板に形成される。配線層は、半導体基板の一方の面に配置されて素子領域に電気的に接続される。外部接続部は、配線層と電気的に接続される。表面側分離領域は、外部接続部の周囲に配置されて半導体基板における配線領域が配置される面から半導体基板の中央部近傍までの深さに形成される。裏面側分離領域は、外部接続部の周囲に配置されて半導体基板における配線領域が配置される面とは異なる面から表面側分離領域の底部と隣接する深さに形成される。【選択図】図５
Description
本技術は、半導体装置および半導体装置の製造方法に関する。詳しくは、素子分離領域を備える半導体装置および半導体装置の製造方法に関する。
撮像素子等の半導体装置は、半導体チップの周辺にワイヤボンディングのためのパッドが配置され、このパッドを介して外部の電気回路と接続される。このパッドは、半導体チップの半導体素子が形成される領域から絶縁する必要があり、パッドの周囲には絶縁のための分離領域が形成される。この分離領域は、半導体基板のシリコンを選択的に熱酸化して厚膜化した酸化物層を形成するＬＯＣＯＳ（Local Oxidation of Silicon）や半導体基板に浅い溝を形成して絶縁物を埋め込むＳＴＩ（Shallow Trench Isolation）により形成することができる。
一方、半導体素子が形成される領域においても分離領域が配置される。例えば、撮像素子には、照射された光を画像信号に変換する画素が２次元格子状に配置される。これらの画素に他の領域からのリーク電流等が流入すると画像信号にノイズ等を生じるため、それぞれの画素の周囲に分離領域を配置してリーク電流の流入を防止する。このような撮像素子のうち、半導体基板の裏面に照射された入射光を撮像する裏面型撮像素子において、パッドおよび画素の周囲の分離領域が半導体基板の表面側および裏面側の両側から形成される撮像装置が提案されている（例えば、特許文献１参照。）。この撮像装置においては、半導体基板の表面側のパッドの周辺に浅い深さの分離領域であるＳＴＩを形成し、半導体基板の裏面側の半導体素子およびパッドの周辺に比較的深い分離領域を形成する。これらの分離領域が重なる位置に配置されることにより、パッドが周囲の半導体基板から絶縁される。
上述の従来技術では、半導体基板が厚膜化した場合、分離領域の形成が困難になる。例えば、上述の撮像素子では、光を電気信号に変換する光電変換素子が各画素に配置される。赤外光等の波長が長い光の撮像を行う際には、この光電変換素子の膜厚を増加させる必要がある。長波長の光の変換効率を向上させるためである。しかし、厚膜化した半導体基板に分離領域を配置するためには、半導体基板に深い溝を形成する必要があり、製造プロセス上の制限がある。このため、例えば、分離領域の形成限界に基づく厚みを超える半導体基板の厚膜化が困難になるという問題がある。
本技術は、上述した問題点に鑑みてなされたものであり、厚膜化した半導体基板において分離領域の形成を容易に行うことを目的としている。
本技術は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体基板に形成された素子領域と、上記半導体基板の一方の面に配置されて上記素子領域に電気的に接続される配線層を備える配線領域と、上記配線層と電気的に接続される外部接続部と、上記外部接続部の周囲に配置されて上記半導体基板における上記配線領域が配置される面から上記半導体基板の中央部近傍までの深さに形成される表面側分離領域と、上記外部接続部の周囲に配置されて上記半導体基板における上記配線領域が配置される面とは異なる面から上記表面側分離領域の底部と隣接する深さに形成される裏面側分離領域とを具備する半導体装置である。これにより、半導体基板の中央部近傍までの深さの分離領域が表面および裏面から形成されるという作用をもたらす。表面および裏面の分離領域の深さの２倍の厚みを有する半導体基板の採用が想定される。
また、この第１の態様において、上記表面側分離領域は、上記半導体基板の周縁部にさらに配置され、上記裏面側分離領域は、上記半導体基板の周縁部にさらに配置されてもよい。これにより、分離領域が半導体基板の周縁部にさらに形成されるという作用をもたらす。
また、この第１の態様において、上記表面側分離領域は、上記素子領域の周囲にさらに配置され、上記裏面側分離領域は、上記素子領域の周囲にさらに配置されてもよい。これにより、分離領域が素子領域の周囲にさらに形成されるという作用をもたらす。
また、この第１の態様において、上記素子領域は、入射光に応じた画像信号を生成する画素であってもよい。これにより、画素の周囲に分離領域が形成されるという作用をもたらす。
また、この第１の態様において、上記裏面側分離領域は、上記表面側分離領域と異なる幅に形成されてもよい。これにより、表面側分離領域および裏面側分離領域の何れかの幅を狭くするという作用をもたらす。
また、この第１の態様において、上記裏面側分離領域は、底部の端部が上記表面側分離領域の底部の端部と隣接して配置されてもよい。これにより、表面側分離領域および裏面側分離領域は少なくとも底部の端部同士が隣接するという作用をもたらす。
また、この第１の態様において、２つの上記表面側分離領域と、上記２つの表面側分離領域と略等しい間隔に配置されるとともに上記２つの表面側分離領域とは異なる幅に形成される２つの上記裏面側分離領域とを具備してもよい。これにより、略等しい間隔に配置されたそれぞれ２つの表面側分離領域および裏面側分離領域が配置されるという作用をもたらす。
また、この第１の態様において、上記２つの裏面側分離領域は、自身の幅を除いた間隔が上記２つの表面側分離領域における自身の幅を除いた間隔と略等しい位置に配置されてもよい。これにより、それぞれ２つの表面側分離領域および裏面側分離領域の内側の距離が等しい位置に表面側分離領域および裏面側分離領域が配置されるという作用をもたらす。
また、この第１の態様において、上記２つの裏面側分離領域は、自身の幅を含む間隔が上記２つの表面側分離領域における自身の幅を含む間隔と略等しい位置に配置されてもよい。これにより、それぞれ２つの表面側分離領域および裏面側分離領域の外側の距離が等しい位置に表面側分離領域および裏面側分離領域が配置されるという作用をもたらす。
また、この第１の態様において、上記半導体基板における上記表面側分離領域より浅い深さに形成される第２の表面側分離領域をさらに具備してもよい。これにより、外部接続部の周囲の半導体基板の表面側に２つの分離領域が形成されるという作用をもたらす。
また、本技術の第２の態様は、半導体基板に形成される素子領域と外部接続部とを電気的に接続する配線層を備える配線領域が配置される上記半導体基板において、上記外部接続部の周囲の上記半導体基板における上記配線領域が配置される面から上記半導体基板の中央部近傍までの深さに表面側分離領域を形成する表面側分離領域形成工程と、上記外部接続部の周囲の上記半導体基板における上記配線領域が配置される面とは異なる面から上記表面側分離領域の底部と隣接する深さに裏面側分離領域を形成する裏面側分離領域形成工程とを具備する半導体装置の製造方法である。これにより、半導体基板の中央部近傍までの深さの分離領域が表面および裏面から形成されるという作用をもたらす。表面および裏面の分離領域の深さの２倍の厚みを有する半導体基板の採用が想定される。
本技術によれば、厚膜化した半導体基板において分離領域の形成を容易に行うという優れた効果を奏する。
次に、図面を参照して、本技術を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
７．カメラへの応用例
８．内視鏡手術システムへの応用例
９．移動体への応用例
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
７．カメラへの応用例
８．内視鏡手術システムへの応用例
９．移動体への応用例
＜１．第１の実施の形態＞
［撮像素子の構成］
図１は、本技術の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
［撮像素子の構成］
図１は、本技術の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。
同図の撮像素子において、上述の画素アレイ部１０と垂直駆動部２０、カラム信号処理部３０および制御部４０とは異なる半導体チップに形成される。すなわち、画素アレイ部１０の周辺回路である垂直駆動部２０、カラム信号処理部３０および制御部４０は、画素アレイ部１０とは異なる半導体基板上に形成される。
［画素の構成］
図２は、本技術の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す回路図である。同図の画素１００は、光電変換部１０１と、電荷保持部１０２と、ＭＯＳトランジスタ１０３乃至１０６とを備える。
図２は、本技術の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す回路図である。同図の画素１００は、光電変換部１０１と、電荷保持部１０２と、ＭＯＳトランジスタ１０３乃至１０６とを備える。
光電変換部１０１のアノードは接地され、カソードはＭＯＳトランジスタ１０３のソースに接続される。ＭＯＳトランジスタ１０３のドレインは、ＭＯＳトランジスタ１０４のソース、ＭＯＳトランジスタ１０５のゲートおよび電荷保持部１０２の一端に接続される。電荷保持部１０２の他の一端は、接地される。ＭＯＳトランジスタ１０５および１０６のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１０５のソースはＭＯＳトランジスタ１０６のドレインに接続される。ＭＯＳトランジスタ１０６のソースは、信号線１２に接続される。ＭＯＳトランジスタ１０３、１０４および１０６のゲートは、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬに接続される。なお、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬは、信号線１１を構成する。
光電変換部１０１は、前述のように照射された光に応じた電荷を生成するものである。この光電変換部１０１には、フォトダイオードを使用することができる。また、電荷保持部１０２およびＭＯＳトランジスタ１０３乃至１０６は、画素回路を構成する。
ＭＯＳトランジスタ１０３は、光電変換部１０１の光電変換により生成された電荷を電荷保持部１０２に転送するトランジスタである。ＭＯＳトランジスタ１０３における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。電荷保持部１０２は、ＭＯＳトランジスタ１０３により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１０５は、電荷保持部１０２に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１０６は、ＭＯＳトランジスタ１０５により生成された信号を画像信号として信号線１２に出力するトランジスタである。このＭＯＳトランジスタ１０６は、選択信号線ＳＥＬにより伝達される信号により制御される。
ＭＯＳトランジスタ１０４は、電荷保持部１０２に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部１０２をリセットするトランジスタである。このＭＯＳトランジスタ１０４によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ１０３による電荷の転送の前に実行される。なお、このリセットの際、ＭＯＳトランジスタ１０３を導通させることにより、光電変換部１０１のリセットも行うことができる。このように、画素回路は、光電変換部１０１により生成された電荷を画像信号に変換する。
［画素アレイ部の構成］
図３は、本技術の実施の形態に係る画素アレイ部の構成例を示す図である。同図は、画素アレイ部１０が形成された半導体チップの構成を表す図である。同図の画素アレイ部１０の周縁部には、パッド２００が配置される。このパッド２００は、外部の電子回路、例えば、図２において説明した垂直駆動部２０等と電気的に接続され、画素アレイ部１０の画素１００により生成された画像信号や画素１００に印加される制御信号を伝達するものである。パッド２００には、信号線１１および１２が接続され、画素アレイ部１０の中心部に配置された画素１００（不図示）との間で画像信号等のやりとりが行われる。また、パッド２００からは、例えば、ワイヤボンディングにより他の半導体チップ等のパッドと接続される。同図は、矩形形状に構成されたパッド２００を表したものであるが、他の形状、例えば、８角形状に構成されたパッド２００を使用することもできる。なお、画素アレイ部１０は、特許請求の範囲に記載の半導体装置の一例である。パッド２００は、特許請求の範囲に記載の外部接続部の一例である。
図３は、本技術の実施の形態に係る画素アレイ部の構成例を示す図である。同図は、画素アレイ部１０が形成された半導体チップの構成を表す図である。同図の画素アレイ部１０の周縁部には、パッド２００が配置される。このパッド２００は、外部の電子回路、例えば、図２において説明した垂直駆動部２０等と電気的に接続され、画素アレイ部１０の画素１００により生成された画像信号や画素１００に印加される制御信号を伝達するものである。パッド２００には、信号線１１および１２が接続され、画素アレイ部１０の中心部に配置された画素１００（不図示）との間で画像信号等のやりとりが行われる。また、パッド２００からは、例えば、ワイヤボンディングにより他の半導体チップ等のパッドと接続される。同図は、矩形形状に構成されたパッド２００を表したものであるが、他の形状、例えば、８角形状に構成されたパッド２００を使用することもできる。なお、画素アレイ部１０は、特許請求の範囲に記載の半導体装置の一例である。パッド２００は、特許請求の範囲に記載の外部接続部の一例である。
［分離領域の構成］
図４は、本技術の第１の実施の形態に係る分離領域の構成例を示す図である。同図は、図３において説明した画素アレイ部１０が形成された半導体チップの左上端部の構成を表した図である。パッド２００の周囲には分離領域が形成される。この分離領域は、パッド２００を周囲の半導体基板から絶縁するものである。また、この分離領域は、半導体基板の表面および裏面からそれぞれ重なる位置に形成され、半導体基板の略中央部において隣接して配置される。半導体基板の表面から形成される分離領域および裏面から形成される分離領域をそれぞれ表面側分離領域および裏面側分離領域と称する。同図の破線により記載された領域は表面側分離領域２２１を表し、１点鎖線により記載された領域は裏面側分離領域２１１を表す。
図４は、本技術の第１の実施の形態に係る分離領域の構成例を示す図である。同図は、図３において説明した画素アレイ部１０が形成された半導体チップの左上端部の構成を表した図である。パッド２００の周囲には分離領域が形成される。この分離領域は、パッド２００を周囲の半導体基板から絶縁するものである。また、この分離領域は、半導体基板の表面および裏面からそれぞれ重なる位置に形成され、半導体基板の略中央部において隣接して配置される。半導体基板の表面から形成される分離領域および裏面から形成される分離領域をそれぞれ表面側分離領域および裏面側分離領域と称する。同図の破線により記載された領域は表面側分離領域２２１を表し、１点鎖線により記載された領域は裏面側分離領域２１１を表す。
また、同図の画素１００の周囲にも表面側分離領域１２１および裏面側分離領域１１１が配置される。この表面側分離領域１２１および裏面側分離領域１１１は、画素１００を他の画素１００等から絶縁するものである。隣接する画素１００からリーク電流が流入すると、画素１００において生成される画像信号に誤差を生じ、ノイズの原因となる。そこで画素１００の周囲に表面側分離領域１２１および裏面側分離領域１１１を配置し、リーク電流の影響を除去する。また、裏面側分離領域１１１は、隣接する画素１００から斜めに入射する光の遮光を行うこともできる。
また、画素アレイ部１０を構成する半導体チップの周囲にも表面側分離領域３２１および裏面側分離領域３１１が配置される。これらの分離領域は、ガードリングと称され、半導体チップ端部の欠陥に起因するリーク電流等の影響を除去するものである。半導体チップが半導体ウェハーからダイシングにより切り出される際、端部に微細なき裂や欠け等が形成される。このき裂等がダングリングボンド等の欠陥の原因となる。そこでガードリングを配置してチップ端部の欠陥の影響を除去する。なお、パッド２００が形成される領域および画素１００が形成される領域は、特許請求の範囲に記載の素子領域の一例である。
［分離領域の構成］
図５は、本技術の第１の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図は、画素１００およびパッド２００を含む半導体チップの端部における画素アレイ部１０の構成を表す図である。同図の画素アレイ部１０は、半導体基板１４０と、絶縁層１３１と、配線層１３２と、支持基板１６０と、保護膜１５１と、遮光膜１５２と、平坦化膜１５３と、カラーフィルタ１５４と、オンチップレンズ１５５と、パッド２００とを備える。また、同図の画素アレイ部１０は、表面側分離領域１２１、２２１および３２１と、裏面側分離領域１１１、２１１および３１１とをさらに備える。
図５は、本技術の第１の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図は、画素１００およびパッド２００を含む半導体チップの端部における画素アレイ部１０の構成を表す図である。同図の画素アレイ部１０は、半導体基板１４０と、絶縁層１３１と、配線層１３２と、支持基板１６０と、保護膜１５１と、遮光膜１５２と、平坦化膜１５３と、カラーフィルタ１５４と、オンチップレンズ１５５と、パッド２００とを備える。また、同図の画素アレイ部１０は、表面側分離領域１２１、２２１および３２１と、裏面側分離領域１１１、２１１および３１１とをさらに備える。
半導体基板１４０は、図２において説明した画素回路を構成する素子の半導体部分が形成される領域である。画素回路を構成する素子の半導体部分は、ｐ型に構成されたウェル領域に形成される。便宜上、半導体基板１４０をｐ型に構成されたウェル領域と想定する。同図には、画素回路を構成する素子の例として光電変換部１０１を記載した。この光電変換部１０１は、ｎ型半導体領域１４１および当該ｎ型半導体領域１４１の周囲のウェル領域により構成される。ｎ型半導体領域１４１およびウェル領域の界面のｐｎ接合部によりフォトダイオードが構成される。
配線層１３２は、電気信号を伝達するものである。この配線層１３２は、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属により構成され、図１において説明した信号線１１および１２を構成するものである。同図には、配線層１３２の一部が後述するパッド２００に接続される様子を表した。また、配線層１３２は、画素回路の素子同士の接続にも使用される。絶縁層１３１は、配線層１３２を絶縁するものである。配線層１３２および絶縁層１３１は、多層に構成することができる。同図は、３層に構成された例を表したものである。これら配線層１３２および絶縁層１３１は、配線領域を構成する。なお、同図の画素アレイ部１０は、半導体基板１４０における配線層１３２が形成される面である表面とは異なる面である裏面に照射された光の撮像を行う。このような構成の撮像素子は、裏面照射型の撮像素子と称される。
支持基板１６０は、半導体基板１４０を支持する基板である。この支持基板１６０は、シリコンウェハ等により構成されて絶縁層１３１に接着され、画素アレイ部１０の製造の際の強度を向上させるものである。
オンチップレンズ１５５は、画素１００毎に配置され、入射光を光電変換部１０１に集光するレンズである。カラーフィルタ１５４は、オンチップレンズ１５５を透過した入射光のうち所望の波長の光を透過させる光学的なフィルタである。このカラーフィルタ１５４として、赤色光、緑色光および青色光をそれぞれ透過させるカラーフィルタ１５４を配置することができる。遮光膜１５２は、画素１００同士の境界に配置され、隣接する画素１００の領域から斜めに入射する光を遮光するものである。平坦化膜１５３は、カラーフィルタ１５４の下層に配置され、カラーフィルタ１５４が形成される面を平坦化する膜である。保護膜１５１は、半導体基板１４０の裏面側に配置され、半導体基板１４０を保護する膜である。
パッド２００は、配線領域に配置された金属膜により構成される。半導体基板１４０の裏面側に形成された開口部２０２により、表面が露出した構成となる。この開口部２０２を介してパッド２００の表面にボンディングワイヤが接続される。なお、開口部２０２は、画素アレイ部１０の裏面側の口径を大きくすることができる。ワイヤボンディングは、キャピラリーによりボンディングワイヤがパッド２００に加熱圧接されて行われる。この際、キャピラリーが開口部２０２の内壁に接触して半導体基板１４０等を損傷することがある。そこで、画素アレイ部１０の裏面側の開口部２０２の口径を大きくすることにより、キャピラリーと開口部２０２の内壁との接触を防ぐことができる。
表面側分離領域１２１および裏面側分離領域１１１は、半導体基板１４０における画素１００の周囲に配置される。また、表面側分離領域２２１および裏面側分離領域２１１は、半導体基板１４０におけるパッド２００の周囲に配置される。また、表面側分離領域３２１および裏面側分離領域３１１は、半導体基板１４０の周縁部に配置される。同図に表したように、表面側分離領域１２１、２２１および３２１は、半導体基板１４０の表面側から半導体基板１４０の中央部近傍にかけて形成される。これは、例えば、半導体基板１４０の表面側から中央部近傍までの深さに溝を形成し、この溝に絶縁物を配置することにより形成することができる。この絶縁物には、酸化シリコン（ＳｉＯ２）や窒化シリコン（Ｓｉ３Ｎ４）を使用することができる。
また、裏面側分離領域１１１、２１１および３１１は、半導体基板１４０の裏面側から半導体基板１４０の中央部近傍にかけて形成される。これは、表面側分離領域１２１、２２１および３２１と同様に、半導体基板１４０の裏面側から中央部近傍までの深さに溝を形成し、この溝に絶縁物を配置することにより形成することができる。この際、表面側分離領域１２１、２２１および３２１ならびに裏面側分離領域１１１、２１１および３１１は、半導体基板１４０の中央部近傍において底部が互いに隣接する。これにより、半導体基板１４０におけるパッド２００等が配置される領域を隔離することができる。同図の画素アレイ部１０では、表面側分離領域１２１、２２１および３２１が先に形成される。裏面側分離領域１１１、２１１および３１１は、表面側分離領域１２１、２２１および３２１に重なる位置の半導体基板１４０の裏面側から形成され、端部が表面側分離領域１２１、２２１および３２１の端部に埋没した形状に構成される。これにより、表面側分離領域１２１、２２１および３２１の底部と裏面側分離領域１１１等の底部同士が隣接して配置される。
このような表面側分離領域１２１、２２１および３２１ならびに裏面側分離領域１１１、２１１および３１１の形成深さの限界値は、採用する製造プロセスに応じて変化する。ここで、表面側分離領域１２１、２２１および３２１を形成する際の幅の深さに対する深さの比率をアスペクト比とすると、アスペクト比が高いほど、幅の狭い分離領域を形成することが可能となり、半導体チップを小型化することができる。特に、各画素１００の周囲に配置される分離領域においては、アスペクト比が高い溝の形成が必要となる。高いアスペクト比の溝の形成は、例えば、異方性のドライエッチングにより行うことができる。しかし、採用するプロセスの製造限界を超える溝の形成は不可能である。
一方、光電変換部１０１における光の吸収効率は、波長が長い光ほど低下する。このため、赤外光等の長波長の光の撮像を行う際には、光電変換部１０１の膜厚を厚くして吸収効率を向上させる必要がある。この際、半導体基板１４０も厚膜化するため、分離領域の形成が困難となる。
そこで、同図の画素アレイ部１０では、分離領域の形成を半導体基板１４０の表面および裏面の両側から行う。すなわち、半導体基板１４０の両面から分離領域のための溝の形成を行う。これにより、分離領域の形成プロセスにおける限界の深さの略２倍の厚さを有する半導体基板１４０において分離領域を形成することが可能となる。半導体基板１４０の片側から分離領域を形成する場合と比較して、略２倍の厚さの半導体基板１４０を採用することが可能となる。具体的には、裏面照射型の撮像素子において６乃至１０μｍの厚さの半導体基板１４０を使用することができる。また、半導体基板１４０の両面から分離領域のための溝を形成するため、溝を深掘りする必要がない。このため、分離領域の深さ方向のばらつきが小さくなり、深さ方向のマージンを小さくした分離領域にすることができる。
前述のように、表面側分離領域１２１、２２１および３２１および裏面側分離領域１１１、２１１および３１１は、半導体基板１４０の中央部近傍において端部が互いに隣接する位置に形成される。しかし、製造の際に位置ずれを生じ、表面側分離領域１２１等および裏面側分離領域１１１等の端部が互いに隣接しない場合が想定される。この場合、表面側分離領域１２１等および裏面側分離領域１１１等の幅を大きくすることにより、位置ずれに対するマージンを確保することができる。なお、同図の裏面側分離領域１１１、２１１および３１１は、表面側分離領域１２１、２２１および３２１より狭い幅に構成される。裏面側分離領域１１１等および表面側分離領域１２１等の幅を異なる値にすることにより、一方の分離領域を狭い幅に形成しながら他方の分離領域の幅に応じた位置ずれマージンを確保することができる。
［分離領域の製造方法］
図６乃至９は、本技術の第１の実施の形態に係る画素アレイ部の製造方法の一例を示す図である。同図は、画素アレイ部１０の製造工程を表した図である。まず、半導体基板１４０にウェル領域を形成し、画素回路等を構成する素子のｎ型半導体領域１４１等を形成する（図６におけるａ）。次に、半導体基板１４０の表面にレジスト４０１を配置する。このレジスト４０１は、表面側分離領域１２１等を形成する領域に開口部４０２が形成される（図６におけるｂ）。次に、レジスト４０１をマスクとして使用して半導体基板１４０をエッチングし、溝４０３を形成する。このエッチングは、ドライエッチングにより行うことができ、半導体基板１４０の中央近傍までの深さにエッチングする（図６におけるｃ）。次に、絶縁物膜４０４を成膜する。この絶縁物膜４０４には、例えば、Ｓｉ３Ｎ４を使用することができる。これにより、溝４０３に絶縁物が配置され（図６におけるｄ）、表面側分離領域１２１、２２１および３２１を形成することができる。なお、上述の溝４０３の形成および溝４０３への絶縁物の配置の工程は、特許請求の範囲に記載の表面側分離領域形成工程の一例である。
図６乃至９は、本技術の第１の実施の形態に係る画素アレイ部の製造方法の一例を示す図である。同図は、画素アレイ部１０の製造工程を表した図である。まず、半導体基板１４０にウェル領域を形成し、画素回路等を構成する素子のｎ型半導体領域１４１等を形成する（図６におけるａ）。次に、半導体基板１４０の表面にレジスト４０１を配置する。このレジスト４０１は、表面側分離領域１２１等を形成する領域に開口部４０２が形成される（図６におけるｂ）。次に、レジスト４０１をマスクとして使用して半導体基板１４０をエッチングし、溝４０３を形成する。このエッチングは、ドライエッチングにより行うことができ、半導体基板１４０の中央近傍までの深さにエッチングする（図６におけるｃ）。次に、絶縁物膜４０４を成膜する。この絶縁物膜４０４には、例えば、Ｓｉ３Ｎ４を使用することができる。これにより、溝４０３に絶縁物が配置され（図６におけるｄ）、表面側分離領域１２１、２２１および３２１を形成することができる。なお、上述の溝４０３の形成および溝４０３への絶縁物の配置の工程は、特許請求の範囲に記載の表面側分離領域形成工程の一例である。
次に、半導体基板１４０の表面の絶縁物膜４０４を除去する。これは、例えば、薬液を使用したウェットエッチングにより行うことができる。これにより、表面側分離領域１２１、２２１および３２１をそれぞれ分離することができる（図７におけるｅ）。次に、絶縁層１３１、配線層１３２およびパッド２００を形成し、支持基板１６０を接着する（図７におけるｆ）。次に、半導体基板１４０の天地を反転し、半導体基板１４０の裏面側を研削して薄肉化する（図７におけるｇ）。
次に、半導体基板１４０の裏面にレジスト４０５を配置する。このレジスト４０５には、裏面側分離領域１１１等を形成する領域に開口部４０６が形成される（図８におけるｈ）。次に、レジスト４０５をマスクとして使用して半導体基板１４０をエッチングし、溝４０７を形成する。この際、ドライエッチングにより半導体基板１４０の中央近傍までの深さにエッチングを行う（図８におけるｉ）。次に、絶縁物、例えば、Ｓｉ３Ｎ４の膜を半導体基板１４０の裏面および溝４０７の内部に配置し、保護膜１５１ならびに裏面側分離領域１１１、２１１および３１１を同時に形成する（図８におけるｊ）。なお、上述の溝４０７の形成および溝４０７への絶縁物の配置の工程は、特許請求の範囲に記載の裏面側分離領域形成工程の一例である。
次に、半導体基板１４０の裏面に、遮光膜１５２、平坦化膜１５３、カラーフィルタ１５４およびオンチップレンズ１５５を順に形成する（図９におけるｋ）。次に、パッド２００が配置された位置に開口部２０２を形成する。次に、ダイシングを行い、画素アレイ部１０を分離する（図９におけるｌ）。これにより、画素アレイ部１０を製造することができる。
［変形例］
上述の画素アレイ部１０は、表面側分離領域１２１等と裏面側分離領域１１１等とが異なる幅に構成され、表面側分離領域１２１等の断面における中央部と重なる位置に裏面側分離領域１１１等が配置されていたが、これと異なる形状に構成してもよい。
上述の画素アレイ部１０は、表面側分離領域１２１等と裏面側分離領域１１１等とが異なる幅に構成され、表面側分離領域１２１等の断面における中央部と重なる位置に裏面側分離領域１１１等が配置されていたが、これと異なる形状に構成してもよい。
図１０は、本技術の第１の実施の形態の第１の変形例に係る分離領域の構成例を示す図である。同図は、表面側分離領域２２１および裏面側分離領域２１１の構成を表した断面図である。表面側分離領域２２１および裏面側分離領域２１１を例に挙げて、本技術の第１の実施の形態の第１の変形例に係る分離領域を説明する。同図におけるａは、表面側分離領域２２１および裏面側分離領域２１１の底部の位置が横方向に異なる場合の例を表した図である。このように、表面側分離領域２２１および裏面側分離領域２１１は、横方向の任意の位置において隣接して配置する構成にすることができ、採用する分離領域の製造方法において想定される位置ずれに応じた構成にすることができる。
また、同図におけるｂは、同じ幅の表面側分離領域２２１および裏面側分離領域２１１を使用する場合の例である。同図におけるｂに表したように、表面側分離領域２２１および裏面側分離領域２１１の底部の端部において隣接して配置される構成にすることもできる。
図１１は、本技術の第１の実施の形態の第２の変形例に係る分離領域の構成例を示す図である。表面側分離領域２２１および裏面側分離領域２１１を例に挙げて、本技術の第１の実施の形態の第２の変形例に係る分離領域を説明する。同図におけるａは、表面側分離領域２２１および裏面側分離領域２１１の底部の位置が深さ方向に異なる場合の例を表した図である。このように、半導体基板１４０の中央部近傍における表面側分離領域２２１および裏面側分離領域２１１が隣接する領域を任意の大きさにすることができる。採用する分離領域の製造方法において想定される底部の深さばらつきに応じて、表面側分離領域２２１および裏面側分離領域２１１が隣接する領域の大きさを変更することができる。
また、同図におけるｂは、表面側分離領域２２１および裏面側分離領域２１１の断面の形状のバリエーションを表した図である。同図におけるｂの左側は半導体基板１４０の表面または裏面に対して順テーパ形状の断面に構成される例であり、同図におけるｂの右側は逆テーパ形状の断面に構成される例を表したものである。
以上説明した表面側分離領域２２１および裏面側分離領域２１１では、裏面側分離領域２１１の方が表面側分離領域２２１より狭い幅に構成されていたが、表面側分離領域２２１の方を狭い幅に構成することもできる。同図におけるｃは、この場合の例を表したものである。
以上説明したように、本技術の第１の実施の形態の画素アレイ部１０は、半導体基板１４０の表面側および裏面側の両側から分離領域を形成することにより、厚膜化された半導体基板において分離領域を形成することができる。これにより、分離領域の形成深さの限界に基づく厚みを超えて半導体基板を厚膜化することが可能となる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の画素アレイ部１０は、画素１００の周囲に表面側分離領域１２１を配置していた。これに対し、本技術の第２の実施の形態の撮像素子１は、画素１００の周辺の表面側分離領域１２１を省略する点で、上述の第１の実施の形態と異なる。
上述の第１の実施の形態の画素アレイ部１０は、画素１００の周囲に表面側分離領域１２１を配置していた。これに対し、本技術の第２の実施の形態の撮像素子１は、画素１００の周辺の表面側分離領域１２１を省略する点で、上述の第１の実施の形態と異なる。
［分離領域の構成］
図１２は、本技術の第２の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、画素１００の周囲の表面側分離領域を省略した点で、図４において説明した画素アレイ部１０と異なる。同図の画素１００においては、例えば、画素１００の境界領域の半導体基板１４０の表面側に不純物濃度が高いｐ型半導体領域を配置し、画素１００同士の分離を行うことができる。
図１２は、本技術の第２の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、画素１００の周囲の表面側分離領域を省略した点で、図４において説明した画素アレイ部１０と異なる。同図の画素１００においては、例えば、画素１００の境界領域の半導体基板１４０の表面側に不純物濃度が高いｐ型半導体領域を配置し、画素１００同士の分離を行うことができる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第２の実施の形態に係る画素アレイ部１０は、画素１００の周囲の表面側分離領域を省略することにより、画素アレイ部１０の構成を簡略化することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態の画素アレイ部１０は、パッド２００の周囲に表面側分離領域２２１および裏面側分離領域２１１を配置していた。これに対し、本技術の第３の実施の形態の画素アレイ部１０は、半導体基板１４０の表面側にＳＴＩをさらに配置する点で、上述の第１の実施の形態と異なる。
上述の第１の実施の形態の画素アレイ部１０は、パッド２００の周囲に表面側分離領域２２１および裏面側分離領域２１１を配置していた。これに対し、本技術の第３の実施の形態の画素アレイ部１０は、半導体基板１４０の表面側にＳＴＩをさらに配置する点で、上述の第１の実施の形態と異なる。
［分離領域の構成］
図１３は、本技術の第３の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、分離領域としてＳＴＩ２３１をさらに備える点で、図４において説明した画素アレイ部１０と異なる。ここで、ＳＴＩは、半導体基板に比較的浅い溝を形成し、この溝に絶縁物を埋め込んで形成される分離領域である。このＳＴＩ２３１をパッド２００の周囲に配置することにより、半導体基板１４０表面近傍におけるパッド２００の絶縁能力を向上させることができる。同図のＳＴＩ２３１は、例えば、ＳｉＯ２等の酸化物により構成することができる。また、ＳＴＩ２３１は、表面側分離領域２２１と重なる位置に配置することができる。なお、ＳＴＩ２３１は、特許請求の範囲に記載の第２の表面側分離領域の一例である。
図１３は、本技術の第３の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、分離領域としてＳＴＩ２３１をさらに備える点で、図４において説明した画素アレイ部１０と異なる。ここで、ＳＴＩは、半導体基板に比較的浅い溝を形成し、この溝に絶縁物を埋め込んで形成される分離領域である。このＳＴＩ２３１をパッド２００の周囲に配置することにより、半導体基板１４０表面近傍におけるパッド２００の絶縁能力を向上させることができる。同図のＳＴＩ２３１は、例えば、ＳｉＯ２等の酸化物により構成することができる。また、ＳＴＩ２３１は、表面側分離領域２２１と重なる位置に配置することができる。なお、ＳＴＩ２３１は、特許請求の範囲に記載の第２の表面側分離領域の一例である。
［分離領域の製造方法］
図１４は、本技術の第３の実施の形態に係る画素アレイ部の製造方法の一例を示す図である。同図は、分離領域のうちＳＴＩ２３１の製造方法を表した図である。ＳＴＩ２３１は、表面側分離領域２２１を形成した後に形成することができる。図６におけるｄにおいて絶縁物膜４０４を成膜した後に、レジスト４０８を配置する。このレジスト４０８には、ＳＴＩ２３１を形成する領域に開口部４０９が形成される（同図におけるａ）。次に、レジスト４０８をマスクとしてエッチングを行い半導体基板１４０に溝４１０を形成する。このエッチングには、ドライエッチングを使用することができる（同図におけるｂ）。
図１４は、本技術の第３の実施の形態に係る画素アレイ部の製造方法の一例を示す図である。同図は、分離領域のうちＳＴＩ２３１の製造方法を表した図である。ＳＴＩ２３１は、表面側分離領域２２１を形成した後に形成することができる。図６におけるｄにおいて絶縁物膜４０４を成膜した後に、レジスト４０８を配置する。このレジスト４０８には、ＳＴＩ２３１を形成する領域に開口部４０９が形成される（同図におけるａ）。次に、レジスト４０８をマスクとしてエッチングを行い半導体基板１４０に溝４１０を形成する。このエッチングには、ドライエッチングを使用することができる（同図におけるｂ）。
次に、半導体基板１４０の表面にＳｉＯ２の膜を成膜して溝４１０にＳｉＯ２を配置する。次に、Ｓｉ３Ｎ４により構成された絶縁物膜４０４をストッパとして化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）を行い、溝４１０以外に配置されたＳｉＯ２を除去する。これにより、溝４１０にＳＴＩ２３１を形成することができる（同図におけるｃ）。次に、絶縁物膜４０４を除去する。これは、例えば、ウェットエッチングにより行うことができる（同図におけるｄ）。その後、図７におけるｆの工程に移行する。以上の工程により、ＳＴＩ２３１を形成することができる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第３の実施の形態の撮像素子１は、半導体基板の表面側にＳＴＩ２３１を配置することにより、パッド２００に対する半導体基板１４０の表面近傍における絶縁能力を向上させることができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域からなる分離領域をパッド２００の周囲および半導体チップの周縁部に１つずつ備えていた。これに対し、本技術の第４の実施の形態の画素アレイ部１０は、複数の表面側分離領域および裏面側分離領域をそれぞれ備える点で、上述の第１の実施の形態と異なる。
上述の第１の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域からなる分離領域をパッド２００の周囲および半導体チップの周縁部に１つずつ備えていた。これに対し、本技術の第４の実施の形態の画素アレイ部１０は、複数の表面側分離領域および裏面側分離領域をそれぞれ備える点で、上述の第１の実施の形態と異なる。
［分離領域の構成］
図１５は、本技術の第４の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、表面側分離領域２２２および３２２ならびに裏面側分離領域２１２および３１２をさらに備える点で、図４において説明した画素アレイ部１０と異なる。表面側分離領域２２２および裏面側分離領域２１２は、パッド２００近傍の表面側分離領域２２１および裏面側分離領域２１１の外側に配置される。表面側分離領域３２２および裏面側分離領域３１２は、半導体チップの周縁部における表面側分離領域３２１および裏面側分離領域３１１の内側に配置される。すなわち、パッド２００の周囲および半導体チップの周縁部に表面側分離領域および裏面側分離領域が２重に配置される。なお、画素アレイ部１０の構成は、この例に限定されない。例えば、３つ以上の表面側分離領域および裏面側分離領域をパッド２００の周囲や半導体チップの周縁部に配置する構成にすることもできる。また、画素１００の間に複数の表面側分離領域および裏面側分離領域を配置する構成にすることもできる。
図１５は、本技術の第４の実施の形態に係る画素アレイ部の構成例を示す断面図である。同図の画素アレイ部１０は、表面側分離領域２２２および３２２ならびに裏面側分離領域２１２および３１２をさらに備える点で、図４において説明した画素アレイ部１０と異なる。表面側分離領域２２２および裏面側分離領域２１２は、パッド２００近傍の表面側分離領域２２１および裏面側分離領域２１１の外側に配置される。表面側分離領域３２２および裏面側分離領域３１２は、半導体チップの周縁部における表面側分離領域３２１および裏面側分離領域３１１の内側に配置される。すなわち、パッド２００の周囲および半導体チップの周縁部に表面側分離領域および裏面側分離領域が２重に配置される。なお、画素アレイ部１０の構成は、この例に限定されない。例えば、３つ以上の表面側分離領域および裏面側分離領域をパッド２００の周囲や半導体チップの周縁部に配置する構成にすることもできる。また、画素１００の間に複数の表面側分離領域および裏面側分離領域を配置する構成にすることもできる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第４の実施の形態の画素アレイ部１０は、パッド２００および半導体チップの周縁部に複数の表面側分離領域および裏面側分離領域が配置されるため、バッド２００および半導体チップ端部の絶縁能力をさらに向上させることができる。
＜５．第５の実施の形態＞
上述の第４の実施の形態の画素アレイ部１０は、２重に配置された表面側分離領域および裏面側分離領域が同じピッチに配置されていた。これに対し、本技術の第５の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域がそれぞれ異なるピッチに配置される点で、上述の第４の実施の形態と異なる。
上述の第４の実施の形態の画素アレイ部１０は、２重に配置された表面側分離領域および裏面側分離領域が同じピッチに配置されていた。これに対し、本技術の第５の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域がそれぞれ異なるピッチに配置される点で、上述の第４の実施の形態と異なる。
［分離領域の構成］
図１６は、本技術の第５の実施の形態に係る分離領域の構成例を示す断面図である。同図は、表面側分離領域２２１および２２２ならびに裏面側分離領域２１１および２１２の構成を表した断面図である。表面側分離領域２２１および２２２ならびに裏面側分離領域２１１および２１２を例に挙げて、本技術の第５の実施の形態に係る分離領域を説明する。同図の表面側分離領域２２１および２２２と裏面側分離領域２１１および２１２とは、それぞれ異なるピッチに配置される。同図におけるａでは、自身の幅を除いた表面側分離領域２２１および２２２の間隔と自身の幅を除いた裏面側分離領域２１１および２１２の間隔とが略等しい位置に、表面側分離領域２２１等および裏面側分離領域２１１等が形成される。すなわち、２つの表面側分離領域２２１および２２２の内側の距離と２つの裏面側分離領域２１１および２１２の内側の距離とが略等しくなる位置にこれらの分離領域が配置される。
図１６は、本技術の第５の実施の形態に係る分離領域の構成例を示す断面図である。同図は、表面側分離領域２２１および２２２ならびに裏面側分離領域２１１および２１２の構成を表した断面図である。表面側分離領域２２１および２２２ならびに裏面側分離領域２１１および２１２を例に挙げて、本技術の第５の実施の形態に係る分離領域を説明する。同図の表面側分離領域２２１および２２２と裏面側分離領域２１１および２１２とは、それぞれ異なるピッチに配置される。同図におけるａでは、自身の幅を除いた表面側分離領域２２１および２２２の間隔と自身の幅を除いた裏面側分離領域２１１および２１２の間隔とが略等しい位置に、表面側分離領域２２１等および裏面側分離領域２１１等が形成される。すなわち、２つの表面側分離領域２２１および２２２の内側の距離と２つの裏面側分離領域２１１および２１２の内側の距離とが略等しくなる位置にこれらの分離領域が配置される。
一方、同図におけるｂでは、自身の幅を含む表面側分離領域２２１および２２２の間隔と自身の幅を含む裏面側分離領域２１１および２１２の間隔とが略等しい位置に、表面側分離領域２２１等および裏面側分離領域２１１等が形成される。すなわち、２つの表面側分離領域２２１および２２２の外側の距離と２つの裏面側分離領域２１１および２１２の外側の距離とが略等しくなる位置にこれらの分離領域が配置される。このようにそれぞれ異なるピッチに表面側分離領域２２１および２２２と裏面側分離領域２１１および２１２とを配置することにより、表面側分離領域２２１等に対して裏面側分離領域２１１等が横方向に比較的大きくずれて形成された場合であっても、パッド２００等を分離することができる。それぞれ２つの表面側分離領域および裏面側分離領域のうちの少なくとも１つが隣接して配置されるためである。表面側分離領域２２１等および裏面側分離領域２１１等の位置ずれに対するマージンを確保することができる。
この様子を同図におけるｃにより説明する。同図におけるｃは、表面側分離領域２２１等および裏面側分離領域２１１等を簡略化して記載した図である。同図におけるｃにおいて、Ｗ１およびＷ２は、それぞれ表面側分離領域２２１および裏面側分離領域２１１の幅を表す。また、破線の矩形は、位置ずれを生じた場合の裏面側分離領域２１１を表す。同図におけるｃの左端は、表面側分離領域２２１よりも狭い幅に構成された裏面側分離領域２１１が配置される例であり、図５において説明した表面側分離領域２２１および裏面側分離領域２１１と同様の構成とした場合の例である。裏面側分離領域２１１の幅Ｗ２が十分小さいと仮定すると、同図におけるｃに表したように、位置ずれのマージンは
（Ｗ１＋Ｗ２）／２→Ｗ２／２
となる。
（Ｗ１＋Ｗ２）／２→Ｗ２／２
となる。
同図におけるｃの中央は、裏面側分離領域２１１の幅が表面側分離領域２２１と同じＷ１の場合の例であり、図１０におけるｂにおいて説明した表面側分離領域２２１および裏面側分離領域２１１と同様の構成とした場合の例である。この場合の位置ずれのマージンは、略Ｗ１となる。
同図におけるｃの右端は、同図におけるａの表面側分離領域２２１および２２２ならびに裏面側分離領域２１１および２１２に該当する場合の例である。裏面側分離領域２１１および２１２が同図におけるｃの右方向にずれて配置された場合であっても、裏面側分離領域２１１および２１２の少なくとも１つが表面側分離領域２２１および２２２の何れかと隣接する構成となる。このため、位置ずれに対するマージンが大きくなる。同図におけるｃに表したように、位置ずれに対するマージンは、
Ｗ１−Ｗ２／２→Ｗ１
となり、同図におけるｃの中央の例と略等しいマージンとなる。このように、同図におけるａおよびｂの表面側分離領域２２１等および裏面側分離領域２１１等は、狭い幅に構成された裏面側分離領域を使用するにも関わらず、広い幅に構成された裏面側分離領域を備える場合と同等の位置ずれマージンを確保することができる。幅が狭い分離領域は、前述の（図８におけるｊ）製造工程における溝（溝４０７）に絶縁物を配置する工程を簡略化することができる。一度の絶縁物膜の成膜により、溝を埋めることができるためである。
Ｗ１−Ｗ２／２→Ｗ１
となり、同図におけるｃの中央の例と略等しいマージンとなる。このように、同図におけるａおよびｂの表面側分離領域２２１等および裏面側分離領域２１１等は、狭い幅に構成された裏面側分離領域を使用するにも関わらず、広い幅に構成された裏面側分離領域を備える場合と同等の位置ずれマージンを確保することができる。幅が狭い分離領域は、前述の（図８におけるｊ）製造工程における溝（溝４０７）に絶縁物を配置する工程を簡略化することができる。一度の絶縁物膜の成膜により、溝を埋めることができるためである。
［分離領域の他の構成］
図１７は、本技術の第５の実施の形態に係る分離領域の他の構成例を示す断面図である。同図は、それぞれ３つずつの表面側分離領域および裏面側分離領域を備える場合の例である。このように、３つ以上の表面側分離領域および裏面側分離領域を備える場合においても、そのうちの２つは、自身の幅を除いた表面側分離領域２２１等の間隔と自身の幅を除いた裏面側分離領域２１１等の間隔とが等しい位置に配置される。これにより、比較的大きな位置ずれマージンを確保することができる。なお、自身の幅を含む表面側分離領域等の間隔と自身の幅を含む裏面側分離領域等の間隔とが等しい位置に配置することも可能である。
図１７は、本技術の第５の実施の形態に係る分離領域の他の構成例を示す断面図である。同図は、それぞれ３つずつの表面側分離領域および裏面側分離領域を備える場合の例である。このように、３つ以上の表面側分離領域および裏面側分離領域を備える場合においても、そのうちの２つは、自身の幅を除いた表面側分離領域２２１等の間隔と自身の幅を除いた裏面側分離領域２１１等の間隔とが等しい位置に配置される。これにより、比較的大きな位置ずれマージンを確保することができる。なお、自身の幅を含む表面側分離領域等の間隔と自身の幅を含む裏面側分離領域等の間隔とが等しい位置に配置することも可能である。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第５の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域をそれぞれ異なるピッチに配置することにより、比較的大きな位置ずれマージンを確保することができる。
＜６．第６の実施の形態＞
上述の第１の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域が矩形形状に構成されていた。これに対し、本技術の第６の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域の角部を面取りする点で、上述の第１の実施の形態と異なる。
上述の第１の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域が矩形形状に構成されていた。これに対し、本技術の第６の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域の角部を面取りする点で、上述の第１の実施の形態と異なる。
［分離領域の構成］
図１８は、本技術の第６の実施の形態に係る分離領域の構成例を示す図である。同図は、半導体基板１４０の表面における表面側分離領域２２１の角部の構成を表した図である。同図においてＷは、表面側分離領域２２１の幅を表す。同図におけるａの表面側分離領域２２１は、角部に対して面取りを行った形状に構成されたものである。また、同図におけるｂは、円弧により構成された角部を有する表面側分離領域２２１の例を表したものである。何れの場合も、角部の幅は辺の部分と略同じ値（Ｗ）となる。
図１８は、本技術の第６の実施の形態に係る分離領域の構成例を示す図である。同図は、半導体基板１４０の表面における表面側分離領域２２１の角部の構成を表した図である。同図においてＷは、表面側分離領域２２１の幅を表す。同図におけるａの表面側分離領域２２１は、角部に対して面取りを行った形状に構成されたものである。また、同図におけるｂは、円弧により構成された角部を有する表面側分離領域２２１の例を表したものである。何れの場合も、角部の幅は辺の部分と略同じ値（Ｗ）となる。
同図におけるｃは、比較例として図４において説明した表面側分離領域２２１を表したものである。同図におけるｃでは、角部の幅は√２Ｗとなり、辺の部分より広くなる。このため、同図におけるｃに表した表面側分離領域２２１では、製造工程において溝を形成する際、辺の部分より角の部分の方が深くなる。前述のように、溝はドライエッチングにより形成することができるが、ドライエッチングによるエッチング深さは、エッチングされる領域の大きさに影響を受けるためである。このような現象は、マイクロローディングと称される。このため、当該領域において絶縁物の配置が不十分となり分離領域の形成が困難になる。
これに対し、同図におけるａおよびｂでは、分離領域の幅が辺および角の部分において略等しいため、深さばらつきが減少し、深さ方向のマージンの低下を防止することができる。なお、裏面側分離領域２１１においても同様に角部の面取りを行うこともできる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第６の実施の形態の画素アレイ部１０は、表面側分離領域および裏面側分離領域の辺および角部の幅を等しくすることにより、深さ方向のマージンの低下を防止することができる。
＜７．カメラへの応用例＞
本技術は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
本技術は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
図１９は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
以上、本発明が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像素子１は、撮像素子１００２に適用することができる。撮像素子１００２に撮像素子１を適用することにより厚膜化した半導体基板に形成された撮像素子を使用することが可能となる。
なお、ここでは、一例としてカメラについて説明したが、本発明に係る技術は、その他、例えば監視装置等に適用されてもよい。
＜８．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２１は、図２０に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の撮像素子１は、撮像部１０４０２に適用することができる。撮像部１０４０２に本開示に係る技術を適用することにより、厚膜化した半導体基板に形成された撮像素子を使用することができる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜９．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２、１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２、１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像素子１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、厚膜化した半導体基板に形成された撮像素子を使用することができる。
最後に、上述した各実施の形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）半導体基板に形成された素子領域と、
前記半導体基板の一方の面に配置されて前記素子領域に電気的に接続される配線層を備える配線領域と、
前記配線層と電気的に接続される外部接続部と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに形成される表面側分離領域と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに形成される裏面側分離領域と
を具備する半導体装置。
（２）前記表面側分離領域は、前記半導体基板の周縁部にさらに配置され、
前記裏面側分離領域は、前記半導体基板の周縁部にさらに配置される
前記（１）に記載の半導体装置。
（３）前記表面側分離領域は、前記素子領域の周囲にさらに配置され、
前記裏面側分離領域は、前記素子領域の周囲にさらに配置される
前記（１）または（２）に記載の半導体装置。
（４）前記素子領域は、入射光に応じた画像信号を生成する画素である前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記裏面側分離領域は、前記表面側分離領域と異なる幅に形成される前記（１）から（４）のいずれかに記載の半導体装置。
（６）前記裏面側分離領域は、底部の端部が前記表面側分離領域の底部の端部と隣接して配置される前記（１）から（５）のいずれかに記載の半導体装置。
（７）２つの前記表面側分離領域と、
前記２つの表面側分離領域と略等しい間隔に配置されるとともに前記２つの表面側分離領域とは異なる幅に形成される２つの前記裏面側分離領域と
を具備する前記（１）から（４）のいずれかに記載の半導体装置。
（８）前記２つの裏面側分離領域は、自身の幅を除いた間隔が前記２つの表面側分離領域における自身の幅を除いた間隔と略等しい前記（７）に記載の半導体装置。
（９）前記２つの裏面側分離領域は、自身の幅を含む間隔が前記２つの表面側分離領域における自身の幅を含む間隔と略等しい前記（７）に記載の半導体装置。
（１０）前記半導体基板における前記表面側分離領域より浅い深さに形成される第２の表面側分離領域をさらに具備する前記（１）から（９）のいずれかに記載の半導体装置。
（１１）半導体基板に形成される素子領域と外部接続部とを電気的に接続する配線層を備える配線領域が配置される前記半導体基板において、前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに表面側分離領域を形成する表面側分離領域形成工程と、
前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに裏面側分離領域を形成する裏面側分離領域形成工程と
を具備する半導体装置の製造方法。
（１）半導体基板に形成された素子領域と、
前記半導体基板の一方の面に配置されて前記素子領域に電気的に接続される配線層を備える配線領域と、
前記配線層と電気的に接続される外部接続部と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに形成される表面側分離領域と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに形成される裏面側分離領域と
を具備する半導体装置。
（２）前記表面側分離領域は、前記半導体基板の周縁部にさらに配置され、
前記裏面側分離領域は、前記半導体基板の周縁部にさらに配置される
前記（１）に記載の半導体装置。
（３）前記表面側分離領域は、前記素子領域の周囲にさらに配置され、
前記裏面側分離領域は、前記素子領域の周囲にさらに配置される
前記（１）または（２）に記載の半導体装置。
（４）前記素子領域は、入射光に応じた画像信号を生成する画素である前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記裏面側分離領域は、前記表面側分離領域と異なる幅に形成される前記（１）から（４）のいずれかに記載の半導体装置。
（６）前記裏面側分離領域は、底部の端部が前記表面側分離領域の底部の端部と隣接して配置される前記（１）から（５）のいずれかに記載の半導体装置。
（７）２つの前記表面側分離領域と、
前記２つの表面側分離領域と略等しい間隔に配置されるとともに前記２つの表面側分離領域とは異なる幅に形成される２つの前記裏面側分離領域と
を具備する前記（１）から（４）のいずれかに記載の半導体装置。
（８）前記２つの裏面側分離領域は、自身の幅を除いた間隔が前記２つの表面側分離領域における自身の幅を除いた間隔と略等しい前記（７）に記載の半導体装置。
（９）前記２つの裏面側分離領域は、自身の幅を含む間隔が前記２つの表面側分離領域における自身の幅を含む間隔と略等しい前記（７）に記載の半導体装置。
（１０）前記半導体基板における前記表面側分離領域より浅い深さに形成される第２の表面側分離領域をさらに具備する前記（１）から（９）のいずれかに記載の半導体装置。
（１１）半導体基板に形成される素子領域と外部接続部とを電気的に接続する配線層を備える配線領域が配置される前記半導体基板において、前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに表面側分離領域を形成する表面側分離領域形成工程と、
前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに裏面側分離領域を形成する裏面側分離領域形成工程と
を具備する半導体装置の製造方法。
１ 撮像素子
１０ 画素アレイ部
２０ 垂直駆動部
３０ カラム信号処理部
４０ 制御部
１００ 画素
１１１、２１１、２１２、３１１、３１２ 裏面側分離領域
１２１、２２１、２２２、３２１、３２２ 表面側分離領域
１３１ 絶縁層
１３２ 配線層
１４０ 半導体基板
１５１ 保護膜
１５２ 遮光膜
１５３ 平坦化膜
１５４ カラーフィルタ
１５５ オンチップレンズ
２００ パッド
２３１ ＳＴＩ
１００２ 撮像素子
１０ 画素アレイ部
２０ 垂直駆動部
３０ カラム信号処理部
４０ 制御部
１００ 画素
１１１、２１１、２１２、３１１、３１２ 裏面側分離領域
１２１、２２１、２２２、３２１、３２２ 表面側分離領域
１３１ 絶縁層
１３２ 配線層
１４０ 半導体基板
１５１ 保護膜
１５２ 遮光膜
１５３ 平坦化膜
１５４ カラーフィルタ
１５５ オンチップレンズ
２００ パッド
２３１ ＳＴＩ
１００２ 撮像素子
Claims (11)
- 半導体基板に形成された素子領域と、
前記半導体基板の一方の面に配置されて前記素子領域に電気的に接続される配線層を備える配線領域と、
前記配線層と電気的に接続される外部接続部と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに形成される表面側分離領域と、
前記外部接続部の周囲に配置されて前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに形成される裏面側分離領域と
を具備する半導体装置。 - 前記表面側分離領域は、前記半導体基板の周縁部にさらに配置され、
前記裏面側分離領域は、前記半導体基板の周縁部にさらに配置される
請求項１記載の半導体装置。 - 前記表面側分離領域は、前記素子領域の周囲にさらに配置され、
前記裏面側分離領域は、前記素子領域の周囲にさらに配置される
請求項１記載の半導体装置。 - 前記素子領域は、入射光に応じた画像信号を生成する画素である請求項１記載の半導体装置。
- 前記裏面側分離領域は、前記表面側分離領域と異なる幅に形成される請求項１記載の半導体装置。
- 前記裏面側分離領域は、底部の端部が前記表面側分離領域の底部の端部と隣接して配置される請求項１記載の半導体装置。
- ２つの前記表面側分離領域と、
前記２つの表面側分離領域と略等しい間隔に配置されるとともに前記２つの表面側分離領域とは異なる幅に形成される２つの前記裏面側分離領域と
を具備する請求項１の半導体装置。 - 前記２つの裏面側分離領域は、自身の幅を除いた間隔が前記２つの表面側分離領域における自身の幅を除いた間隔と略等しい請求項７記載の半導体装置。
- 前記２つの裏面側分離領域は、自身の幅を含む間隔が前記２つの表面側分離領域における自身の幅を含む間隔と略等しい請求項７記載の半導体装置。
- 前記半導体基板における前記表面側分離領域より浅い深さに形成される第２の表面側分離領域をさらに具備する請求項１記載の半導体装置。
- 半導体基板に形成される素子領域と外部接続部とを電気的に接続する配線層を備える配線領域が配置される前記半導体基板において、前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面から前記半導体基板の中央部近傍までの深さに表面側分離領域を形成する表面側分離領域形成工程と、
前記外部接続部の周囲の前記半導体基板における前記配線領域が配置される面とは異なる面から前記表面側分離領域の底部と隣接する深さに裏面側分離領域を形成する裏面側分離領域形成工程と
を具備する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018021641A JP2019140219A (ja) | 2018-02-09 | 2018-02-09 | 半導体装置および半導体装置の製造方法 |
| PCT/JP2018/048008 WO2019155782A1 (ja) | 2018-02-09 | 2018-12-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018021641A JP2019140219A (ja) | 2018-02-09 | 2018-02-09 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019140219A true JP2019140219A (ja) | 2019-08-22 |
Family
ID=67548392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018021641A Pending JP2019140219A (ja) | 2018-02-09 | 2018-02-09 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2019140219A (ja) |
| WO (1) | WO2019155782A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802859A (zh) * | 2019-11-13 | 2021-05-14 | 爱思开海力士有限公司 | 图像传感器 |
| JP2021141262A (ja) * | 2020-03-06 | 2021-09-16 | Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 | 固体撮像装置用画素 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4131430A4 (en) * | 2020-03-31 | 2023-08-09 | Sony Semiconductor Solutions Corporation | LIGHT RECEIVING ELEMENT AND ELECTRONIC DEVICE |
| US11862678B2 (en) * | 2020-06-18 | 2024-01-02 | Omnivision Technologies, Inc. | Electrical isolation in pixel-array substrates using combination of doped semiconductor guard rings and overlapping isolation trenches |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923279B2 (en) * | 2009-01-21 | 2011-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for reducing cross-talk in image sensor devices |
| KR101788124B1 (ko) * | 2010-07-07 | 2017-10-20 | 삼성전자 주식회사 | 후면 조사형 이미지 센서 및 그 제조 방법 |
| JP6231741B2 (ja) * | 2012-12-10 | 2017-11-15 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
| JP6127869B2 (ja) * | 2013-09-25 | 2017-05-17 | ソニー株式会社 | 固体撮像素子及びその駆動方法、並びに電子機器 |
| JP2015076569A (ja) * | 2013-10-11 | 2015-04-20 | ソニー株式会社 | 撮像装置およびその製造方法ならびに電子機器 |
| WO2017018216A1 (ja) * | 2015-07-27 | 2017-02-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及びその製造方法、並びに電子機器 |
| US10163959B2 (en) * | 2015-11-16 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor and method for manufacturing the same |
| TWI785618B (zh) * | 2016-01-27 | 2022-12-01 | 日商新力股份有限公司 | 固體攝像元件及電子機器 |
-
2018
- 2018-02-09 JP JP2018021641A patent/JP2019140219A/ja active Pending
- 2018-12-27 WO PCT/JP2018/048008 patent/WO2019155782A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802859A (zh) * | 2019-11-13 | 2021-05-14 | 爱思开海力士有限公司 | 图像传感器 |
| JP2021141262A (ja) * | 2020-03-06 | 2021-09-16 | Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 | 固体撮像装置用画素 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019155782A1 (ja) | 2019-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7237819B2 (ja) | 撮像装置及び信号処理装置 | |
| TWI814902B (zh) | 攝像裝置 | |
| TWI782058B (zh) | 固體攝像裝置 | |
| WO2019155782A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2018051604A1 (ja) | 固体撮像素子、撮像装置、及び固体撮像素子の製造方法 | |
| JP2018195719A (ja) | 撮像素子および撮像素子の製造方法 | |
| WO2020137285A1 (ja) | 撮像素子および撮像素子の製造方法 | |
| WO2020137203A1 (ja) | 撮像素子および撮像装置 | |
| US20200357723A1 (en) | Semiconductor device, imaging device, and manufacturing apparatus | |
| WO2019176302A1 (ja) | 撮像素子および撮像素子の製造方法 | |
| WO2019106983A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2023112520A1 (ja) | 半導体装置、電子機器、及びウエハ | |
| WO2022138097A1 (ja) | 固体撮像装置およびその製造方法 | |
| WO2023042462A1 (ja) | 光検出装置、光検出装置の製造方法、及び電子機器 | |
| WO2022163351A1 (ja) | 固体撮像装置 | |
| WO2022130987A1 (ja) | 固体撮像装置およびその製造方法 | |
| WO2023106023A1 (ja) | 光検出装置及び電子機器 | |
| WO2022249678A1 (ja) | 固体撮像装置およびその製造方法 | |
| WO2024057814A1 (ja) | 光検出装置および電子機器 | |
| WO2022201745A1 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| US20230154948A1 (en) | Imaging element and imaging device | |
| WO2023017640A1 (ja) | 撮像装置及び電子機器 | |
| WO2024111457A1 (ja) | 光検出装置、その製造方法、及び電子機器 | |
| JP2022176838A (ja) | 固体撮像装置及び電子機器 | |
| CN116830265A (zh) | 半导体设备、制造半导体设备的方法以及电子设备 |