TWI683365B - 裝置及其製造方法以及電子裝置 - Google Patents

Abstract

本發明的一個實施方式提供一種具有優良的電特性的佈線或者具有穩定的電特性的佈線。本發明的一個實施方式是一種裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第二絕緣膜；藉由去除第一絕緣膜的一部分及第二絕緣膜的一部分，形成第一開口部；在第一開口部中及第二絕緣膜的頂面形成第一導電體；以及藉由使第一導電體的表面平坦化去除第一導電體的一部分，形成第二導電體。

Description

裝置及其製造方法以及電子裝置

本發明係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。本發明尤其係關於例如一種電極、裝置、半導體、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、鏡像裝置、記憶體裝置或者處理器。此外，本發明係關於一種電極、半導體、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、鏡像裝置、記憶體裝置或者處理器的製造方法。另外，本發明係關於一種電極、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、鏡像裝置、記憶體裝置或者處理器的驅動方法。

注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。

近年來，隨著電子裝置的高功能化、小型化或輕量化，對包括被微型化的元件的裝置的需求增高。隨著該裝置的微型化，對佈線層的微型化的需求也增高。此外，為了實現優良的特性的裝置，例如被要求具有低電阻的佈線層(參照專利文獻1)。

[專利文獻1]日本專利申請公開第平05-347360號公報

本發明的一個實施方式的目的之一是提供一種具有優良的電特性的佈線的形成方法。本發明的一個實施方式的目的之一是提供一種具有穩定的電特性的佈線的形成方法。本發明的一個實施方式的目的之一是提供一種微細的佈線的形成方法。本發明的一個實施方式的目的之一是提供一種在絕緣體中嵌入導電體的方法。此外，本發明的一個實施方式的目的之一是提供一種微型化的半導體裝置。

本發明的一個實施方式的目的之一是提供一種具有優良的電特性的裝置的製造方法。本發明的一個實施方式的目的之一是提供一種具有穩定的電特性的裝置的製造方法。本發明的一個實施方式的目的之一是提供一種可靠性高的裝置的製造方法。此外，本發明的一個實施方式的目的之一是提供一種良率高的裝置的製造方法。

注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個 實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並提取上述以外的目的。

本發明的一個實施方式是一種裝置的製造方法，該裝置包括元件及電極，電極包括與元件連接的區域，該裝置的製造方法包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第二絕緣膜；藉由去除第一絕緣膜的一部分及第二絕緣膜的一部分，形成第一開口部；在第一開口部中及第二絕緣膜的頂面形成第一導電體；藉由使第一導電體的表面平坦化去除第一導電體的一部分，形成第二導電體；在第二絕緣膜及第二導電體上形成第三絕緣膜，藉由去除第二絕緣膜的一部分及第三絕緣膜的一部分，以使第二導電體的頂面的一部分及側面的一部分露出的方式設置第二開口部；以與第二導電體接觸的方式在第三絕緣膜的頂面及第二開口部中形成第三導電體；以及藉由去除第三導電體的一部分，形成第四導電體。

本發明的一個實施方式是一種裝置的製造方法，該裝置包括元件及電極，電極包括與元件連接的區域，該裝置的製造方法包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第二絕緣膜；藉由去除第一絕緣膜的一部分及第二絕緣膜的一部分，形成第一開口部；在第一開口部中及第二絕緣膜的頂面形成第一導電體；藉由利用化學機械拋光法以使第一導電體的表面與基板的底面平行的方式去除第一導電體的一部分，在第一開口部中形成第二導電體；在第二絕緣膜及第二導電體上形成第三絕緣膜，藉由去除第二絕緣膜的一部分及第三絕緣膜的一部分，以使第二導電體的頂面的一部分及側面的一部分露出的方式設置第二開口部；以與第二導電體接觸的方式在第三絕緣膜的頂面及第二開口部中形成第三導電體；以及 藉由去除第三導電體的一部分，形成第四導電體。

本發明的一個實施方式是一種裝置的製造方法，該裝置包括元件及電極，電極包括與元件連接的區域，該裝置的製造方法包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第二絕緣膜；藉由去除第一絕緣膜的一部分及第二絕緣膜的一部分，形成第一開口部；在第一開口部中及第二絕緣膜的頂面形成第一導電體；藉由利用化學機械拋光法以使第一導電體的表面與基板的底面平行的方式去除第一導電體的一部分，在第一開口部中形成第二導電體；在第二絕緣膜及第二導電體上形成第三絕緣膜，藉由去除第二絕緣膜的一部分及第三絕緣膜的一部分，以使第二導電體的頂面的一部分及側面的一部分露出的方式設置第二開口部；以與第二導電體接觸的方式在第三絕緣膜的頂面及第二開口部中形成第三導電體；以及藉由利用化學機械拋光法以使第三導電體的表面與基板的底面平行的方式去除第三導電體的一部分，在第二開口部中形成第四導電體。

在上述結構中，元件較佳為包括氧化物半導體。此外，在上述結構中，較佳的是，第二絕緣膜包含鋁，第一絕緣膜包含矽。另外，在上述結構中，第二絕緣膜的氫透過性較佳的是比第一絕緣膜低。

本發明的一個實施方式是一種裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，第二絕緣膜包括與第一絕緣膜的頂面接觸的區域及與第二導電體的側面接觸的區域，第二導電體的側面包括與第一絕緣膜接觸的區域，並且，第二導電體與第一導電體的側面、第一導電體的頂面、第一絕緣膜的頂面接觸。

本發明的一個實施方式是一種裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，第二絕緣膜包括與第一絕緣膜的頂面接觸的區域及與第二導電體的側面接觸的區域，第二導電體包括具有第一厚度的第一區域及具有第二厚度的第二區域，第一區域與第一導電體的頂面接觸，第二區域與第一絕緣膜的頂面接觸，第一厚度比第二厚度薄。

本發明的一個實施方式是一種裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，第二絕緣膜包括與第一絕緣膜的頂面接觸的區域及與第二導電體的側面接觸的區域，第一導電體包括第三導電體及第四導電體，第三導電體的側面包括與第一絕緣膜接觸的區域，第四導電體與第三導電體的頂面接觸，第二導電體的側面與第二絕緣膜接觸，並且第二導電體與第三導電體的側面、第四導電體的頂面、第一絕緣膜的頂面接觸。

在上述結構中，較佳的是，裝置包括氧化物半導體以及層疊在第二導電體上的氧化物半導體。在上述結構中，較佳的是，第二絕緣膜包含鋁，並且第一絕緣膜包含矽。在上述結構中，較佳的是，第二絕緣膜的氫透過性比第一絕緣膜低。

本發明的一個實施方式是一種裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，第二絕緣膜包括與第一絕緣膜的頂面接觸的區域，第二導電體包括位於第一導電體上的區域，第一導電體的頂面中最高的區域的高度比第二絕緣膜的頂面中最高的區域的高度高，並 且，第二導電體的底面中最低的區域的高度比第二絕緣膜的頂面中最高的區域的高度低。

本發明的一個實施方式是一種包括上述結構中任一結構的裝置的電子裝置。

根據本發明的一個實施方式可以提供一種具有優良的電特性的佈線的形成方法。根據本發明的一個實施方式可以提供一種具有穩定的電特性的佈線的形成方法。根據本發明的一個實施方式可以提供一種在絕緣體中嵌入導電體的方法。

根據本發明的一個實施方式可以提供一種具有優良的電特性的裝置的製造方法。根據本發明的一個實施方式可以提供一種微細的佈線的形成方法。根據本發明的一個實施方式可以提供一種具有穩定的電特性的裝置的製造方法。根據本發明的一個實施方式可以提供一種可靠性高的裝置的製造方法。根據本發明的一個實施方式可以提供一種良率高的裝置的製造方法。此外，根據本發明的一個實施方式可以提供一種微型化的半導體裝置。

注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並提取上述以外的效果。

120‧‧‧元件

150‧‧‧電容元件

400‧‧‧基板

402‧‧‧絕緣膜

404‧‧‧導電層

406‧‧‧半導體

406a‧‧‧半導體

406b‧‧‧半導體

406c‧‧‧半導體

407‧‧‧通道形成區域

408‧‧‧絕緣膜

412‧‧‧絕緣膜

413‧‧‧導電層

416a‧‧‧導電層

416b‧‧‧導電層

418‧‧‧絕緣膜

423a‧‧‧低電阻區域

423b‧‧‧低電阻區域

426a‧‧‧導電層

426b‧‧‧導電層

454‧‧‧導電層

460‧‧‧元件分離區域

462‧‧‧絕緣膜

464a‧‧‧絕緣膜

464b‧‧‧絕緣膜

464h‧‧‧絕緣膜

470‧‧‧絕緣膜

474‧‧‧區域

476‧‧‧區域

490‧‧‧電晶體

490b‧‧‧電晶體

491‧‧‧電晶體

492‧‧‧電晶體

493‧‧‧電晶體

500‧‧‧裝置

511‧‧‧導電層

512‧‧‧導電層

512b‧‧‧導電層

512c‧‧‧導電層

513‧‧‧導電層

513a‧‧‧導電層

513b‧‧‧導電層

513c‧‧‧導電膜

513d‧‧‧導電膜

513e‧‧‧導電層

514‧‧‧導電層

515‧‧‧導電層

516‧‧‧導電層

516b‧‧‧導電層

517‧‧‧導電層

518‧‧‧導電層

519‧‧‧導電層

521‧‧‧導電層

522‧‧‧導電層

522a‧‧‧導電層

522b‧‧‧導電層

523‧‧‧導電層

523a‧‧‧導電層

523b‧‧‧導電層

524‧‧‧導電層

526‧‧‧導電膜

527‧‧‧導電層

528‧‧‧導電層

529‧‧‧導電層

530‧‧‧導電層

530b‧‧‧導電層

541‧‧‧導電層

541c‧‧‧導電層

542‧‧‧導電層

543‧‧‧導電層

543a‧‧‧導電層

543b‧‧‧導電層

543c‧‧‧導電膜

543d‧‧‧導電膜

543e‧‧‧導電層

544‧‧‧導電層

544b‧‧‧導電層

544c‧‧‧導電層

545‧‧‧導電層

546‧‧‧導電層

547‧‧‧導電層

547b‧‧‧導電層

548‧‧‧導電層

571‧‧‧絕緣膜

572‧‧‧絕緣膜

581‧‧‧絕緣膜

581a‧‧‧絕緣膜

581b‧‧‧絕緣膜

582‧‧‧絕緣膜

583‧‧‧絕緣膜

583a‧‧‧絕緣膜

583b‧‧‧絕緣膜

584‧‧‧絕緣膜

584b‧‧‧絕緣膜

585‧‧‧絕緣膜

586‧‧‧絕緣膜

587‧‧‧絕緣膜

588‧‧‧絕緣膜

589‧‧‧絕緣膜

590‧‧‧絕緣膜

591‧‧‧絕緣膜

591b‧‧‧絕緣膜

592‧‧‧絕緣膜

593‧‧‧絕緣膜

594‧‧‧絕緣膜

595‧‧‧絕緣膜

598‧‧‧絕緣膜

599‧‧‧絕緣膜

601‧‧‧開口部

602‧‧‧開口部

603‧‧‧開口部

604‧‧‧導電層

605‧‧‧開口部

606‧‧‧凸部

606a‧‧‧半導體

606b‧‧‧半導體

606c‧‧‧半導體

607‧‧‧遮罩

608‧‧‧遮罩

610‧‧‧厚度

611‧‧‧遮罩

612‧‧‧絕緣膜

613‧‧‧導電層

614‧‧‧遮罩

616a‧‧‧導電層

616b‧‧‧導電層

618‧‧‧絕緣膜

619‧‧‧絕緣膜

620‧‧‧層

621‧‧‧層

622‧‧‧層

623‧‧‧層

624‧‧‧層

625‧‧‧層

631‧‧‧絕緣膜

632‧‧‧絕緣膜

633‧‧‧覆蓋層

660a‧‧‧電容元件

660b‧‧‧電容元件

661a‧‧‧電晶體

661b‧‧‧電晶體

662a‧‧‧電晶體

662b‧‧‧電晶體

663a‧‧‧反相器

663b‧‧‧反相器

700‧‧‧基板

701‧‧‧像素部

702‧‧‧掃描線驅動電路

703‧‧‧掃描線驅動電路

704‧‧‧信號線驅動電路

710‧‧‧電容佈線

712‧‧‧閘極佈線

713‧‧‧閘極佈線

714‧‧‧源極電極層或汲極電極層

716‧‧‧電晶體

717‧‧‧電晶體

718‧‧‧液晶元件

719‧‧‧液晶元件

720‧‧‧像素

721‧‧‧切換電晶體

722‧‧‧驅動電晶體

723‧‧‧電容元件

724‧‧‧發光元件

725‧‧‧信號線

726‧‧‧掃描線

727‧‧‧電源線

728‧‧‧共用電極

800‧‧‧RF標籤

801‧‧‧通信器

802‧‧‧天線

803‧‧‧無線信號

804‧‧‧天線

805‧‧‧整流電路

806‧‧‧定電壓電路

807‧‧‧解調變電路

808‧‧‧調變電路

809‧‧‧邏輯電路

810‧‧‧記憶體電路

811‧‧‧ROM

901‧‧‧外殼

902‧‧‧外殼

903‧‧‧顯示部

904‧‧‧顯示部

905‧‧‧麥克風

906‧‧‧揚聲器

907‧‧‧操作鍵

908‧‧‧觸控筆

911‧‧‧外殼

912‧‧‧外殼

913‧‧‧顯示部

914‧‧‧顯示部

915‧‧‧連接部

916‧‧‧操作鍵

921‧‧‧外殼

922‧‧‧顯示部

923‧‧‧鍵盤

924‧‧‧指向裝置

931‧‧‧外殼

932‧‧‧冷藏室門

933‧‧‧冷凍室門

941‧‧‧外殼

942‧‧‧外殼

943‧‧‧顯示部

944‧‧‧操作鍵

945‧‧‧透鏡

946‧‧‧連接部

951‧‧‧車身

952‧‧‧車輪

953‧‧‧儀表板

954‧‧‧燈

1189‧‧‧ROM介面

1190‧‧‧基板

1191‧‧‧ALU

1192‧‧‧ALU控制器

1193‧‧‧指令解碼器

1194‧‧‧中斷控制器

1195‧‧‧時序控制器

1196‧‧‧暫存器

1197‧‧‧暫存器控制器

1198‧‧‧匯流排介面

1199‧‧‧ROM

1200‧‧‧記憶體裝置

1201‧‧‧電路

1202‧‧‧電路

1203‧‧‧開關

1204‧‧‧開關

1206‧‧‧邏輯元件

1207‧‧‧電容元件

1208‧‧‧電容元件

1209‧‧‧電晶體

1210‧‧‧電晶體

1213‧‧‧電晶體

1214‧‧‧電晶體

1220‧‧‧電路

2000‧‧‧攝像裝置

2001‧‧‧開關

2002‧‧‧開關

2003‧‧‧開關

2010‧‧‧像素部

2011‧‧‧像素

2012‧‧‧子像素

2012B‧‧‧子像素

2012G‧‧‧子像素

2012R‧‧‧子像素

2020‧‧‧光電轉換元件

2030‧‧‧像素電路

2031‧‧‧佈線

2047‧‧‧佈線

2048‧‧‧佈線

2049‧‧‧佈線

2050‧‧‧佈線

2053‧‧‧佈線

2054‧‧‧濾光片

2054B‧‧‧濾光片

2054G‧‧‧濾光片

2054R‧‧‧濾光片

2055‧‧‧透鏡

2056‧‧‧光

2057‧‧‧佈線

2060‧‧‧週邊電路

2070‧‧‧週邊電路

2080‧‧‧週邊電路

2090‧‧‧週邊電路

2091‧‧‧光源

2100‧‧‧電晶體

2200‧‧‧電晶體

2360‧‧‧光電二極體

2361‧‧‧電極

2362‧‧‧電極

2363‧‧‧低電阻層

4000‧‧‧RF標籤

5100‧‧‧顆粒

5120‧‧‧基板

5161‧‧‧區域

在圖式中：圖1A至圖1C是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖2A及圖2B是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖3A及圖3B是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖4是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖5A至圖5D是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖6A至圖6C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖7A至圖7C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖8A至圖8C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖9A及圖9B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖10是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖11是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖12是示出本發明的一個實施方式的裝置的一個例子的圖；圖13A及圖13B是示出本發明的一個實施方式的裝置的一個例子的圖；圖14是示出本發明的一個實施方式的裝置的一個例子的圖； 圖15A至圖15C是本發明的一個實施方式的電路圖；圖16A至圖16C是本發明的一個實施方式的電路圖；圖17A至圖17E是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖18A至圖18C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖19A至圖19C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖20A至圖20C是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖21是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖22是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖23A及圖23B是示出本發明的一個實施方式的電晶體的一個例子的剖面圖；圖24是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖25是包括本發明的一個實施方式的氧化物半導體的區域的能帶圖；圖26A及圖26B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖27A及圖27B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖28A及圖28B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖29A及圖29B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖； 圖30A及圖30B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖31A及圖31B是示出本發明的一個實施方式的電晶體的一個例子的俯視圖及剖面圖；圖32A及圖32B是示出本發明的一個實施方式的電晶體的一個例子的剖面圖；圖33A至圖33D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖34A至圖34D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖35A至圖35C是說明藉由XRD的CAAC-OS及單晶氧化物半導體的結構分析的圖；圖36A及圖36B是示出CAAC-OS的電子繞射圖案的圖；圖37是示出藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖；圖38是實施方式的CPU的結構實例；圖39是實施方式的記憶元件的電路圖；圖40是實施方式的RF標籤的結構實例；圖41A至圖41F是實施方式的RF標籤的使用例子；圖42A至圖42C是實施方式的顯示裝置的俯視圖及電路圖；圖43A至圖43F是實施方式的電子裝置；圖44A及圖44B是示出本發明的一個實施方式的裝置的俯視圖；圖45A及圖45B是示出本發明的一個實施方式的裝置的方塊圖；圖46A及圖46B是示出本發明的一個實施方式的裝置的剖面圖；圖47是示出本發明的一個實施方式的裝置的剖面圖；圖48是示出本發明的一個實施方式的裝置的一個例子的剖面圖； 圖49是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖50A至圖50C是示出本發明的一個實施方式的裝置的一個例子的剖面圖；圖51A至圖51D是示出本發明的一個實施方式的裝置的製造方法的一個例子的剖面圖；圖52A及圖52B是利用STEM的剖面觀察結果；圖53是利用STEM的剖面觀察結果；圖54A及圖54B是利用STEM的剖面觀察結果；圖55是利用STEM的剖面觀察結果；圖56A及圖56B是元件的剖面圖及俯視圖；圖57是元件的電阻值的測量結果。

將參照圖式對本發明的實施方式進行詳細的說明。注意，本發明不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同物件的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符號。此外，當參照不同元件符號的組件的記載時，可以適當地使用所參照的組件的厚度、組成、結構或形狀等的記載。

在圖式中，有時為了便於理解而誇大尺寸、膜(層)的厚度或區域。

此外，電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。一般而言，電位(電壓)是相對的，根據與參考電位之差決定。因此，在記載為“接地電位”等的情況下，電位也不侷限於0V。例如，也有電路中的最低電位為“接地電位”的情況。或者，也有電路中的實質上的中間電位為“接地電位”的情況。在該情況下，以該電位為基準規定正電位及負電位。

另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，在本說明書等中記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。

注意，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體”的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。

另外，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。

注意，半導體的雜質例如是指構成半導體的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，例如，有可能在半導體中形成DOS(Density of State：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體是氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，例如有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。當半導體是氧化物半導體時，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，當半導體是矽層時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。

在本說明書中，“A具有其端部從B的端部突出的形狀”有時指在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側。因此，例如可以將“A具有其端部從B的端部突出的形狀”的記載解釋為在俯視圖中A的一個端部位於B的一個端部的外側。

在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。

另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。

注意，在本說明書中，當記載為半導體時，可以換稱為氧化物半導體。作為半導體，還可以使用：矽或鍺等第14族半導體；碳化矽、矽化鍺、砷化鎵、磷化銦、硒化鋅或硫化鎘等化合物半導體；以及有機半導體。

在本說明書中，當簡單地記載為氧化物時，可以換稱為氧化物半導體、氧化物絕緣體或氧化物導電體。

在本說明書中，有時裝置例如是指半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、鏡像裝置、記憶體裝置、電光裝置等裝置。

實施方式1

在本實施方式中，對包括用來電連接元件與元件的導電層的裝置的製造方法進行說明。這裡，導電層例如是包括導電體的層。此外，導電層例如是指電極或插頭等。本發明的一個實施方式的裝置例如包括元件及電極，該電極包括與元件連接的區域。

[裝置的例子]

圖1A示出本發明的一個實施方式的裝置500的剖面的一個例子。圖1A所示的裝置500包括層621、層622、層621與層622之間的層620。層620包括與層621的頂面接觸的絕緣膜571、導電層543、與絕緣膜571的頂面以及導電層543的頂面接觸的導電層513、與絕緣膜571的頂面接觸的絕緣 膜585、與絕緣膜585的頂面接觸的絕緣膜586。此外，與絕緣膜586的頂面及導電層513的頂面接觸地設置有層622。

導電層543的側面包括與絕緣膜571接觸的區域及與導電層513接觸的區域。此外，導電層543的頂面包括與導電層513接觸的區域。

導電層513的側面包括與絕緣膜585接觸的區域及與絕緣膜586接觸的區域。

這裡，導電層543包括從絕緣膜571的頂面突出的區域的凸部606。導電層513包括與凸部606的頂面及側面接觸的區域。此外，導電層513的底面較佳為包括凹部。

藉由使導電層543包括凸部606，例如可以增大與導電層513的接觸面積。因此，有時可以進一步降低導電層543與導電層513的接觸電阻。此外，藉由使導電層513的底面具有凹部，可以增大與導電層543的接觸面積，由此有時可以進一步降低接觸電阻。

層621及層622較佳為包括導電體及絕緣體。此外，層621及層622較佳為包括元件，更佳為包括半導體元件。這裡，半導體元件例如是包括半導體及導電體的元件。導電層543較佳的是與層621所包括的導電體或半導體電連接。此外，導電層513較佳的是與層622所包括的導電體或半導體電連接。

如圖1B所示，層620也可以包括與絕緣膜571的頂面接觸的多個導電體。圖1B與圖1A的不同之處在於包括與絕緣膜571的頂面接觸的導電層413。這裡，由於導電層413形成在不包括凸部606等所例示的凸部的區域上，所以在圖1B所示的剖面中，導電層413的底面的平坦性比導電層513的底面高。此外，導電層513及導電層413較佳為包括設置在具有凸部606等所例示的凸部的區域上的第一區域及設置在不具有凸部的區域上的第二區域。

此外，如圖1C所示，層620也可以在絕緣膜571與層621之間包括絕緣膜584。在圖1C中，導電層543的側面與絕緣膜571及絕緣膜584接觸。

圖2A示出層620所包括的導電層543的形狀與圖1C不同的例子。在圖2A所示的剖面中，導電層543的頂面附近的區域的寬度比其底面附近的區域的寬度窄。

如圖2B所示，層620所包括的導電層543及導電層513也可以包括兩層以上的導電層。在圖2B中，導電層543包括與絕緣膜584、絕緣膜571及導電層513接觸的導電層543a以及與導電層543a的內面接觸且以嵌入的方式形成的導電層543b。此外，導電層513包括與絕緣膜585及絕緣膜586接觸的導電層513a以及與導電層513a的內面接觸且以嵌入的方式形成的導電層513b。

圖3A與圖1A的不同之處在於：在層620所包括的凸部606的頂面包括由導電層513覆蓋的區域及不由導電層513覆蓋的區域；以及在凸部606 的側面包括由導電層513覆蓋的區域及不由導電層513覆蓋的區域。

圖3B與圖1A的不同之處在於層620所包括的凸部606的形狀。圖3B與圖1A的不同之處在於凸部606包括與絕緣膜585的頂面接觸的區域以及與絕緣膜586接觸的側面。

在圖1A至圖3B中，導電層543例如電連接層621所包括的導電層與導電層513。此外，導電層513例如較佳為具有在樣本面內被引繞的佈線層的功能。另外，層622較佳為包括與導電層513電連接的多個導電層。參照圖4說明其一個例子。

圖4包括層621、層622、連接層621與層622的層620。層621包括具有半導體元件的層623、與層623的頂面接觸的絕緣膜581、與層623的頂面接觸的導電層511、與絕緣膜581的頂面接觸的絕緣膜582、與導電層511的頂面接觸的導電層542、與絕緣膜582的頂面接觸的絕緣膜583、與導電層542的頂面接觸的導電層512。導電層543與導電層512的頂面接觸。此外，導電層511較佳的是與層623所包括的半導體元件電連接。

絕緣膜582較佳的是與導電層511的頂面接觸。此外，導電層512較佳的是與絕緣膜582的頂面接觸。

導電層511的側面與絕緣膜581接觸，導電層542的側面與絕緣膜582接觸，導電層512的側面與絕緣膜583接觸。

層622包括與絕緣膜586的頂面接觸的絕緣膜587、與導電層513的頂面接觸的導電層544、與絕緣膜587的頂面接觸的絕緣膜588、與導電層544的頂面接觸的導電層514、與絕緣膜588的頂面及導電層514的頂面接觸的層624。層624包括半導體元件。此外，導電層514較佳的是與層624所包括的半導體元件電連接。

絕緣膜587較佳的是與導電層513的頂面接觸。絕緣膜587較佳的是與導電層413的頂面接觸。此外，導電層514較佳的是與絕緣膜587的頂面接觸。

導電層543電連接層621所包括的導電層512與導電層513。層622包括電連接導電層513與層622所包括的導電層514的導電層544。導電層542至導電層544等導電層有時稱為插頭。此外，導電層511至導電層514有時例如較佳為具有在樣本面內被引繞的佈線層的功能。這樣的佈線層較佳的是在樣本面內的電阻偏差小。

〈絕緣膜571〉

這裡，絕緣膜571較佳為具有阻擋氫及水的功能。例如，絕緣膜571較佳的是與絕緣膜584至絕緣膜586中的至少一個相比氫透過性及水透過性更低。此外，絕緣膜571較佳為具有阻擋氧的功能。例如，絕緣膜571較佳的是與絕緣膜584至絕緣膜586中的至少一個相比氧透過性更低。這裡，水及氫的透過性低例如是指與一般用作絕緣體的氧化矽等相比水及氫的透過性更低的情況。此外，氧透過性低是指與一般用作絕緣體的氧化矽等相比氧的透過性更低的情況。

藉由使絕緣膜571具有阻擋氫的功能，可以抑制層621所包括的絕緣體等所包含的氫擴散到層622。例如，當層622包括具有氧化物半導體的半導體元件時，藉由抑制氫擴散到該氧化物半導體，有時可以抑制半導體元件特性的降低。

藉由使絕緣膜571具有阻擋氧的功能，有時可以抑制氧從層622向外擴散，而氧容易供應給層622中。例如，當層622包括具有氧化物半導體的半導體元件時，有時藉由使氧容易供應給該氧化物半導體，可以提高半導體元件的特性。

作為絕緣膜571，例如可以使用氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO₃)或(Ba，Sr)TiO₃(BST)、氮化矽等的單層或疊層。另外，例如也可以對這些絕緣膜添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯、氧化鎵。此外，也可以對這些絕緣膜進行氮化處理形成氧氮化膜。還可以在上述絕緣膜上層疊氧化矽、氧氮化矽或氮化矽。尤其是，氧化鋁具有對水或氫的優良的阻擋性，所以是較佳的。

作為絕緣膜571，除了不容易使水或氫透過的材料的層之外，也可以使用包含其他絕緣材料的層的疊層。例如，也可以使用包含氧化矽或氧氮化矽的層、包含金屬氧化物的層等的疊層。

〈絕緣膜581等〉

作為圖1A至圖4所示的絕緣膜581至絕緣膜588，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等，以疊層或單層設置。

絕緣膜581至絕緣膜588可以藉由濺射法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等形成。尤其是，當藉由CVD法、較佳為藉由電漿CVD法形成該絕緣膜時，可以提高覆蓋性，所以是較佳的。另外，為了減少由電漿造成的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。

作為絕緣膜581至絕緣膜588可以使用矽碳氮化膜(SiCN膜)。此外，可以使用USG(Undoped Silicate Glass：未摻雜矽玻璃)、BPSG(Boron Phosphorus Silicate Glass：硼磷矽玻璃)、BSG(Borosilicate Glass：硼矽玻璃)等。藉由常壓CVD法形成USG、BPSG等即可。此外，例如，利用塗布法形成HSQ(氫倍半矽氧烷)等。

絕緣膜581、絕緣膜583等如圖10等所示也可以採用兩層以上的疊層。在圖10中示出絕緣膜581為絕緣膜581a及絕緣膜581b的兩層且絕緣膜583為絕緣膜583a及絕緣膜583b的兩層的例子。作為一個例子，可以將氮及矽的絕緣膜用於絕緣膜581a、絕緣膜583a，且將USG用於絕緣膜581b、絕緣膜583b，並將這些絕緣膜層疊。

〈導電層511等及導電層542等〉

作為圖1A至圖4所示的導電層511至導電層514及導電層542至導電 層544，可以使用金屬材料、合金材料或金屬氧化物材料等導電材料。例如，可以使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鈮、鉬、銀、鉭和鎢等中的金屬或以這些元素為主要成分的合金以單層結構或疊層結構形成。此外，可以使用氮化鎢、氮化鉬、氮化鈦等金屬氮化物。

作為一個例子，也可以使用氮化鈦、鈦等的材料和其他材料的疊層。例如，有時藉由在開口部中形成氮化鈦或鈦，然後層疊其他金屬，可以提高與開口部的緊密性。

例如，有包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜和鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜和鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。

[裝置的製造方法]

接著，參照圖5A至圖8C對圖2B所示的裝置500的製造方法的一個例子進行說明。

首先，在層621上依次形成絕緣膜584、絕緣膜571及絕緣膜585(參照圖5A)。絕緣膜584、絕緣膜571及絕緣膜585例如可以利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法(包括熱CVD法、MOCVD(Metal Organic CVD：有機金屬CVD)法、PECVD(Plasma Enhanced CVD： 電漿CVD)法等)、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法或PLD(Pulsed Laser Deposition：脈衝雷射沉積)法等形成。尤其是，當藉由CVD法、較佳為藉由電漿CVD法形成該絕緣膜時，可以提高覆蓋性，所以是較佳的。另外，為了減少由電漿造成的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。

接著，在絕緣膜585上形成遮罩611。遮罩例如可以利用光微影法使用光阻劑來形成。此外，也可以形成包括無機膜或金屬膜的硬遮罩(參照圖5B)。

接著，使用遮罩611對絕緣膜585、絕緣膜571及絕緣膜584進行蝕刻，來設置開口部601。然後，去除遮罩(參照圖5C)。作為絕緣體的蝕刻例如使用乾蝕刻法即可。此外，當作為絕緣膜571例如使用氧化鋁時，例如可以利用使用三氟化硼等的氣體的乾蝕刻等。

接著，在絕緣膜585上及開口部601內形成將成為導電層543的導電膜。這裡，示出作為導電層543使用導電層543a及導電層543b的疊層膜的例子。首先，形成將成為導電層543a的導電膜543c(參照圖5D)。接著，形成將成為導電層543b的導電膜543d(參照圖6A)。注意，導電層543可以為單層膜或三層以上的疊層膜。

接著，藉由對導電膜543d及導電膜543c的表面進行平坦化來將其去除，使絕緣膜585露出而形成導電層543a及導電層543b(參照圖6B)。較佳為利用化學機械拋光(Chemical Mechanical Polishing：CMP)法等拋 光法去除導電膜543d及導電膜543c。或者，也可以利用乾蝕刻。例如，可以利用回蝕等的方法。在利用CMP法等拋光法時，有時導電膜543d及導電膜543c的拋光速度在樣本的面內具有變動。在此情況下，在拋光速度較快的部分中，有時絕緣膜585的露出時間變長。較佳的是與導電膜543d及導電膜543c的拋光速度相比絕緣膜585的拋光速度更慢。藉由使絕緣膜585的拋光速度變慢，在導電膜543d及導電膜543c的拋光製程中，絕緣膜585可以用作拋光的停止膜。此外，可以提高絕緣膜585的表面的平坦性。

在此，CMP法是一種對被加工物的表面藉由化學、機械的複合作用進行平坦化的方法。一般而言，在拋光台上貼附砂布，且一邊在被加工物與砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來由漿料與被加工物表面之間的化學反應以及砂布與被加工物的機械拋光的作用對被加工物的表面進行拋光。

在CMP法中，作為砂布例如可以使用聚氨酯泡沫、不織布、絨面革等。此外，作為磨粒例如可以使用二氧化矽(氧化矽)、氧化鈰、氧化錳、氧化鋁等。此外，作為二氧化矽例如可以使用氣相法二氧化矽、膠體二氧化矽。

用於CMP法的漿料從容易去除被加工物或使漿料穩定的觀點來看有時需要調整pH。例如，在使用酸性的漿料時，用作停止膜的絕緣膜585較佳的是對酸具有高耐性。此外，在使用鹼性的漿料時，絕緣膜585較佳的是對鹼具有高耐性。

此外，作為漿料中的氧化劑例如也可以使用過氧化氫等。

這裡，作為一個例子，說明導電層543具有鎢且絕緣膜585具有氧化矽的情況。作為漿料中的磨粒例如較佳為使用氣相法二氧化矽、膠體二氧化矽。此外，例如較佳為使用酸性的漿料，例如作為氧化劑較佳為使用過氧化氫水。

這裡，例如，作為導電層543a也可以使用氮化鈦膜，作為導電層543b也可以使用鎢。此外，也可以在導電層543a與導電層543b之間使用鈦等。

或者，導電層543也可以包含銅。

絕緣膜585較佳為包含矽，更佳為包含矽及氧。例如，較佳為包含氧化矽、氧氮化矽等。

接著，形成絕緣膜586(參照圖6C)。關於絕緣膜586的形成方法，參照絕緣膜584等即可。

接著，在絕緣膜586上形成遮罩607(參照圖7A)。關於遮罩607參照遮罩611的記載即可。

接著，使用遮罩607對絕緣膜586及絕緣膜585進行蝕刻，來設置開口部602及開口部603。然後，去除遮罩(參照圖7B)。作為絕緣體的蝕刻例如使用乾蝕刻法即可。這裡，絕緣膜571的蝕刻速度比絕緣膜585慢，較佳的是蝕刻速度的差異較大。就是說，當設置開口部602及開口部603 時，絕緣膜571的蝕刻量越少越好。

當絕緣膜571與絕緣膜585的蝕刻速度的差異較小時，如圖7C所示，絕緣膜571被去除相當於厚度610的程度。厚度610例如有時在樣本面內具有變動。如後面所述，在開口部602及開口部603中形成導電層。所形成的該導電層有時例如用作在樣本面內被引繞的佈線層。這樣的佈線層較佳的是電阻偏差較小。

當厚度610在樣本面內具有變動時，有時厚度的偏差導致佈線層的電阻的偏差。因此，較佳的是使厚度610儘可能地變薄。或者，厚度610的偏差較佳為小。

藉由使絕緣膜571的蝕刻速度比絕緣膜585慢且蝕刻速度的差異變大，可以減薄厚度610。或者，可以減少厚度610的偏差。

厚度610的偏差有時也導致導電層543的凸部的高度偏差。藉由減少厚度610的偏差，有時可以減少凸部的高度偏差。

這裡，例如藉由作為絕緣膜571使用具有氧化鋁的膜且作為絕緣膜585使用具有氧及矽的膜，有時可以使絕緣膜571的蝕刻速度充分地慢於絕緣膜585，所以是較佳的。

這裡，開口部602設置在導電層543上。有時導電層543的蝕刻速度比絕緣膜585的蝕刻速度慢。在此情況下，由於絕緣膜585先被蝕刻，所 以在開口部602的下部形成導電層543的凸部。另一方面，由於開口部603形成在沒有導電層543等的與層621連接的導電層的區域上，所以在開口部603的下部不會形成導電層的凸部，就是說開口部603的底面的平坦性比開口部602高。如此，藉由在平坦性高的開口部中形成導電層，導電層的剖面積不受到凸部的影響，因此有時可以進一步減少導電層的電阻的偏差。

接著，在所設置的開口部602及開口部603中形成將成為導電層513等的導電層的膜。這裡，示出作為導電層513使用導電層513a及導電層513b的疊層膜的例子。首先，形成將成為導電層513a的導電膜513c。接著，形成將成為導電層513b的導電膜513d(參照圖8A)。注意，導電層513可以是單層膜或三層以上的疊層膜。

接著，藉由對導電膜513d及導電膜513c的表面進行平坦化來將其去除，使絕緣膜586露出而形成導電層513等導電層(參照圖8B)。例如較佳為利用CMP法等拋光法去除導電膜513d及導電膜513c。

接著，在絕緣膜586及導電層513等的導電層上形成層622(參照圖8C)。藉由上述製程，可以製造圖2B所示的裝置500。

這裡，如圖7B所示，當對絕緣膜586及絕緣膜585進行蝕刻設置開口部602時，有時絕緣膜585的一部分殘留在導電層543的側壁。該殘留的絕緣膜為絕緣膜598。

圖50A示出其一個例子。在圖50A所示的裝置500中，包括與導電層543所包括的凸部606的側壁及絕緣膜571的頂面接觸的絕緣膜598。絕緣膜598具有由導電層513及導電層543夾住的區域。圖50C示出放大圖50A的一部分的圖。這裡，絕緣膜598也可以只與導電層543的側面的一部分接觸。例如，如圖50B所示，在裝置500中，絕緣膜598也可以與導電層543所包括的凸部606的側壁的一部分接觸。在圖50B中，凸部606的側面的一部分與絕緣膜598接觸。此外，凸部606的側面在凸部606的上部附近包括不由絕緣膜598覆蓋的區域。藉由在此使裝置500包括絕緣膜598，有時導電層513的覆蓋性得到提高。因此，例如有時可以抑制導電層513的形狀不良。

〈裝置的變形例子〉

接著，示出在裝置500中層620包括電容元件150的例子。圖20C所示的裝置500與圖4所示的裝置500的不同之處在於包括層621上的導電層521、與導電層513形成在同一層中的導電層523、連接層621所包括的導電層與導電層523的導電層522。此外，圖4中的裝置所包括的導電層413在圖20C中未圖示，但是圖20C中的裝置也可以包括導電層413。

這裡，電容元件由導電層521及導電層523的一對電極以及用作電介質的絕緣膜571形成。導電層522與導電層543同樣地在絕緣膜571上具有凸部。導電層523與導電層513同樣地以覆蓋導電層522所具有的凸部的方式形成。

在圖20C中示出導電層522包括導電層522a及導電層522b的兩層且 導電層523包括導電層523a及導電層523b的兩層的例子，但是導電層522及導電層523也可以是單層或三層以上的疊層膜。

參照圖17A至圖20C對圖20C所示的裝置500的製造方法進行說明。

首先，在層621上形成絕緣膜584。接著，在絕緣膜584上設置遮罩608(參照圖17A)。接著，使用遮罩608對絕緣膜584進行蝕刻來設置開口部(參照圖17B)。接著，在所設置的開口部內及絕緣膜584上形成將成為導電層521的導電膜526(參照圖17C)。接著，對導電膜526的表面進行平坦化來將其去除，形成導電層521(參照圖17D)。接著，形成絕緣膜571及絕緣膜585(參照圖17E)。

接著，在絕緣膜585上設置遮罩614(參照圖18A)。接著，使用遮罩614對絕緣膜585、絕緣膜571及絕緣膜584進行蝕刻，在層621上設置開口部601及開口部603(參照圖18B)。接著，在開口部601及開口部603內以及絕緣膜585上形成將成為導電層543a、導電層522a等的導電膜543c，接著形成將成為導電層543b、導電層522b等的導電膜543d(參照圖18C)。

接著，對導電膜543d及導電膜543c的表面進行平坦化來將其去除，形成導電層543及導電層522(參照圖19A)。接著，形成絕緣膜586(參照圖19B)。接著，在絕緣膜586上設置遮罩614(參照圖19C)。

接著，使用遮罩614對絕緣膜586及絕緣膜585進行蝕刻，設置開口部602、開口部605(參照圖20A)。這裡，在開口部602及開口部605的下 部具有凸部。關於凸部的記載，例如參照圖7B的說明即可。

接著，藉由在開口部602、開口部605內以及絕緣膜586上形成導電膜之後，對該導電膜的表面進行平坦化來將其去除，形成導電層523及導電層513(參照圖20B)。然後，在導電層523、導電層513及絕緣膜586上形成層622，從而得到圖20C所示的裝置500。

[電晶體的例子]

對作為層622所包括的元件使用電晶體的例子進行說明。圖9A及圖9B示出層622所包括的電晶體490的一個例子。圖9A是電晶體490的俯視圖。圖9B示出對應於圖9A所示的點劃線E1-E2及點劃線E3-E4的剖面。

圖9B所示的剖面示出電晶體490形成在層625上的例子。層625可以是具有絕緣表面的基板，也可以設置在導電體上。此外，層625較佳為具有絕緣體及導電體。此外，層625例如也可以包括層621。

圖9A及圖9B所示的電晶體490包括層625上的絕緣膜402、絕緣膜402上的半導體406a、半導體406a上的半導體406b、與半導體406b的頂面接觸的導電層416a及導電層416b、與半導體406a的側面、半導體406b的頂面及側面、導電層416a的頂面及側面以及導電層416b的頂面及側面接觸的半導體406c、半導體406c上的絕緣膜412、絕緣膜412上的導電層404。

這裡，層625也可以包括夾著絕緣膜402與半導體406a對置的導電層。 該導電層也可以用作電晶體490的電極。

注意，半導體406b具有電晶體的通道形成區域的功能。另外，導電層404具有電晶體的第一閘極電極(也稱為前閘極電極)的功能。此外，導電層416a及導電層416b具有電晶體的源極電極及汲極電極的功能。

這裡，作為半導體406a、半導體406b及半導體406c，較佳為使用氧化物半導體。氧化物半導體將在後面說明。

如圖9B所示，可以由導電層404的電場電圍繞半導體406b(將由導電體的電場電圍繞半導體的電晶體結構稱為surrounded channel(s-channel)結構)。因此，有時在整個半導體406b中(塊內)形成通道。在s-channel結構中，可以使大電流流過電晶體的源極與汲極間，由此可以提高導通時的電流(通態電流，on-state current)。

由於可以得到高通態電流，因此s-channel結構可以說是適合於微型電晶體的結構。因為可以使電晶體微型化，所以包括該電晶體的裝置可以具有高集成度及高密度。例如，電晶體的通道長度較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下，並且，電晶體的通道寬度較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下。

以下，對半導體406a、半導體406b及半導體406c進行說明。

藉由在半導體406b的上下配置半導體406a及半導體406c，有時可以 提高電晶體的電特性。

半導體406a較佳為具有CAAC-OS。半導體406b較佳為具有CAAC-OS。半導體406c較佳為具有CAAC-OS。

半導體406b例如是包含銦的氧化物半導體。例如，在半導體406b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體406b較佳為包含元素M。元素M較佳的是鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，半導體406b較佳為包含鋅。當氧化物半導體包含鋅時，有時容易晶化。

注意，半導體406b不侷限於包含銦的氧化物半導體。半導體406b例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。

作為半導體406b例如使用能隙大的氧化物。半導體406b的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。

例如，半導體406a及半導體406c是包含除了氧之外的一種以上或兩種以上的構成半導體406b的元素的氧化物半導體。因為半導體406a及半 導體406c包含除了氧之外的一種以上或兩種以上的構成半導體406b的元素，所以在半導體406a與半導體406b的介面以及半導體406b與半導體406c的介面處不容易形成缺陷能階。

半導體406a、半導體406b及半導體406c較佳的是至少包含銦。另外，在半導體406a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In低於50atomic%，M高於50atomic%，更佳的是，In低於25atomic%，M高於75atomic%。此外，在半導體406b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In高於25atomic%，M低於75atomic%，更佳的是，In高於34atomic%，M低於66atomic%。此外，在半導體406c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In低於50atomic%，M高於50atomic%，更佳的是，In低於25atomic%，M高於75atomic%。另外，半導體406c也可以使用與半導體406a相同的種類的氧化物。注意，半導體406a及/或半導體406c有時也可以不包含銦。例如，半導體406a及/或半導體406c也可以包含氧化鎵。半導體406a、半導體406b及半導體406c所包含的各元素的原子數也可以不是簡單的整數比。

作為半導體406b使用其電子親和力大於半導體406a及半導體406c的氧化物。例如，作為半導體406b使用如下氧化物，該氧化物的電子親和力比半導體406a及半導體406c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。

注意，銦鎵氧化物具有較小的電子親和力及較高的氧阻擋性。因此，半導體406c較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。

此時，若施加閘極電壓，通道則形成在半導體406a、半導體406b和半導體406c中的電子親和力最大的半導體406b中。

在此，有時在半導體406a與半導體406b之間具有半導體406a和半導體406b的混合區域。另外，有時在半導體406b與半導體406c之間具有半導體406b和半導體406c的混合區域。混合區域的缺陷能階密度低。因此，在半導體406a、半導體406b和半導體406c的疊層體的能帶圖中，各層之間的介面及介面附近的能量連續地變化(也稱為連續接合)(參照圖25)。注意，有時無法明確地區分半導體406a、半導體406b及半導體406c的各邊界。

藉由作為半導體406b使用電子親和力大於半導體406a及半導體406c的氧化物，在對閘極電極施加電場時，在半導體406a、半導體406b和半導體406c中的電子親和力較大的半導體406b中形成通道。在此，藉由在半導體406b中形成通道，例如通道形成區域遠離與絕緣膜412之間的介面，由此可以減小與絕緣膜之間的介面的散射的影響。因此，可以提高電晶體的場效移動率。在此，如後面所述，因為半導體406b與半導體406c的構成元素相同，所以幾乎沒有發生介面散射。

此外，在使用氧化矽膜、氧氮化矽膜、氮氧化矽膜或氮化矽膜等作為 閘極絕緣膜的情況下，包含在閘極絕緣膜中的矽有可能混入氧化物半導體膜中。如果矽混入氧化物半導體膜中，則會導致氧化物半導體膜的結晶性下降、載子移動率下降等。因此，為了降低形成有通道的半導體406b的雜質濃度，例如矽濃度，較佳的是在半導體406b與閘極絕緣膜之間設置半導體406c。由於同樣的理由，為了降低從絕緣膜402擴散的雜質的影響，較佳的是在半導體406b與絕緣膜402之間設置半導體406a。

此外，為了提高電晶體的通態電流，半導體406c的厚度越小越好。例如，半導體406c具有其厚度小於10nm，較佳為5nm以下，更佳為3nm以下的區域即可。另一方面，半導體406c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體406b中的功能。因此，半導體406c較佳為具有一定程度的厚度。例如，半導體406c具有其厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域即可。另外，為了抑制從絕緣膜402等釋放的氧向外擴散，半導體406c較佳為具有阻擋氧的性質。

此外，為了提高可靠性，半導體406a較佳為厚且半導體406c較佳為薄。例如，半導體406a具有其厚度例如為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上的區域即可。藉由將半導體406a形成得厚，可以拉開從相鄰的絕緣體與半導體406a的介面至形成有通道的半導體406b的距離。注意，因為具有半導體的裝置的生產率可能會下降，所以半導體406a具有其厚度例如為200nm以下，較佳為120nm以下，更佳為80nm以下的區域即可。

另外，半導體406b包括藉由SIMS得到的氫濃度為1×10¹⁶atoms/cm³以 上且2×10²⁰atoms/cm³以下，較佳為1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更佳為1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，進一步較佳為1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下的區域。為了降低半導體406b的氫濃度，較佳為降低半導體406a及半導體406c的氫濃度。半導體406a及半導體406c具有藉由SIMS得到的氫濃度為1×10¹⁶atoms/cm³以上且2×10²⁰atoms/cm³以下，較佳為1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更佳為1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，進一步較佳為1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下的區域。此外，半導體406b具有藉由SIMS得到的氮濃度為1×10¹⁵atoms/cm³以上且5×10¹⁹atoms/cm³以下，較佳為1×10¹⁵atoms/cm³以上且5×10¹⁸atoms/cm³以下，更佳為1×10¹⁵atoms/cm³以上且1×10¹⁸atoms/cm³以下，進一步較佳為1×10¹⁵atoms/cm³以上且5×10¹⁷atoms/cm³以下的區域。為了降低半導體406b的氮濃度，較佳降低半導體406a及半導體406c的氮濃度。半導體406a及半導體406c具有藉由SIMS得到的氮濃度為1×10¹⁵atoms/cm³以上且5×10¹⁹atoms/cm³以下，較佳為1×10¹⁵atoms/cm³以上且5×10¹⁸atoms/cm³以下，更佳為1×10¹⁵atoms/cm³以上且1×10¹⁸atoms/cm³以下，進一步較佳為1×10¹⁵atoms/cm³以上且5×10¹⁷atoms/cm³以下的區域。

上述三層結構是一個例子。例如，也可以採用沒有半導體406a或半導體406c的兩層結構。或者，也可以採用在半導體406a上或下、或者在半導體406c上或下設置作為半導體406a、半導體406b和半導體406c例示的半導體中的任何一個半導體的四層結構。或者，也可以採用在半導體406a上、半導體406a下、半導體406c上、半導體406c下中的任何兩個以上的位置設置作為半導體406a、半導體406b和半導體406c例示的半導體中的 任何一個以上的半導體的n層結構(n為5以上的整數)。

絕緣膜408較佳為具有阻擋氧的功能。此外，絕緣膜408較佳為具有阻擋氫及水的功能。作為絕緣膜408例如可以使用絕緣膜571所示的材料。

〈電晶體的製造方法〉

接著，對電晶體490的製造方法的一個例子進行說明。圖9B所示的電晶體490設置在層625上。首先，在層625上依次形成絕緣膜402、將成為半導體406a的膜以及將成為半導體406b的膜。然後，較佳為進行第一加熱處理。第一加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，作為第一加熱處理，也可以在惰性氣體氛圍下進行加熱處理之後，在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處理以填補脫離的氧。藉由進行第一加熱處理，可以提高半導體406a及半導體406b的結晶性，並可以去除氫或水等雜質。

接著，在將成為半導體406b的膜上設置遮罩，利用乾蝕刻等形成半導體406b及半導體406a。這裡，作為一個例子將導電體用於遮罩。然後，對該遮罩進行加工，將其用作導電層416a及導電層416b。

接著，在半導體406a、半導體406b、導電層416a及導電層416b上依次形成將成為半導體406c的膜、將成為絕緣膜412的膜、將成為導電層404的導電膜。然後，使用遮罩利用乾蝕刻等形成導電層404。然後，去除遮罩。

接著，使用遮罩利用乾蝕刻等形成絕緣膜402、半導體406c。然後，形成絕緣膜408。

絕緣膜408例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。較佳的是，藉由作為絕緣膜408使用含氧的電漿形成氧化鋁膜，可以將該電漿中的氧作為過量氧添加到絕緣膜402及絕緣膜412的側面。此時，有時在絕緣膜408及絕緣膜402的膜介面附近形成包含多量的過量氧的混合區域。

較佳的是在形成將成為絕緣膜408的絕緣體之後的任何時機進行第二加熱處理。藉由進行第二加熱處理，包含在絕緣膜402及該混合區域中的過量氧透過絕緣膜402及半導體406a移動到半導體406b。藉由使過量氧移動到半導體406b，可以降低半導體406b的缺陷(氧缺陷)。關於第二加熱處理的條件可以參照第一加熱處理。

藉由上述製程，可以製造圖9A及圖9B所示的電晶體490。

這裡，作為絕緣膜402及絕緣膜412，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等，以疊層或單層設置。絕緣膜402及絕緣膜412可以藉由濺射法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等形成。尤其是，當藉由CVD法、較佳為藉由電漿CVD法形成該絕緣膜時，可以提高覆蓋性，所以是較佳的。另外，為了減少由電漿造成的損傷，較佳為利用熱CVD法、 MOCVD法或ALD法。

作為形成將成為半導體406a、半導體406b及半導體406c的膜的方法，例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法等。另外，在作為將成為半導體406a、半導體406b及半導體406c的膜藉由MOCVD法形成In-Ga-Zn氧化物層的情況下，作為源氣體可以使用三甲基銦、三甲基鎵及二甲基鋅等。注意，不侷限於上述源氣體的組合，也可以使用三乙基銦等代替三甲基銦。另外，也可以使用三乙基鎵等代替三甲基鎵。此外，還可以使用二乙基鋅等代替二甲基鋅。此外，作為半導體406a、半導體406b及半導體406c的乾蝕刻的氣體，例如可以使用甲烷(CH₄)及氬(Ar)的混合氣體等。

關於可以用於導電層416a、導電層416b的材料或形成方法，例如可以參照導電層542等。

〈電晶體的變形例子〉

圖26A是電晶體490的俯視圖。圖26B示出對應於圖26A所示的點劃線C1-C2及點劃線C3-C4的剖面。

圖26B所示的電晶體490包括：絕緣膜402；絕緣膜402上的半導體406a；半導體406a上的半導體406b；與半導體406a的側面以及半導體406b的頂面及側面接觸的導電層416a及導電層416b；與半導體406a的側面、半導體406b的頂面及側面、導電層416a的頂面及側面以及導電層416b的頂面及側面接觸的半導體406c；半導體406c上的絕緣膜412；絕緣膜412 上的導電層404。

圖27A是電晶體490的俯視圖。圖27B是對應於圖27A所示的點劃線G1-G2及點劃線G3-G4的剖面圖。

圖27A及圖27B所示的電晶體490包括：絕緣膜402；絕緣膜402的凸部上的半導體406a；半導體406a上的半導體406b；半導體406b上的半導體406c；與半導體406a、半導體406b及半導體406c接觸且彼此分離地配置的導電層416a及導電層416b；半導體406c、導電層416a及導電層416b上的絕緣膜412；絕緣膜412上的導電層404；導電層416a、導電層416b、絕緣膜412及導電層404上的絕緣膜408。

絕緣膜412在G3-G4剖面中至少與半導體406b的側面接觸。此外，導電層404在G3-G4剖面中至少隔著絕緣膜412面對半導體406b的頂面及側面。

圖28A是電晶體490的俯視圖的一個例子。圖28B示出對應於圖28A的點劃線E1-E2及點劃線E3-E4的剖面圖的一個例子。注意，在圖28A中，為了明確起見，省略一些組件如絕緣體等。

圖28A及圖28B所示的電晶體490包括：層625上的絕緣膜402；絕緣膜402上的半導體406a；半導體406a上的半導體406b；與半導體406b的頂面接觸的導電層416a及導電層416b；與半導體406a的側面、半導體406b的側面、導電層416a的側面及頂面以及導電層416b的側面及頂面接觸的 絕緣膜591b；與半導體406b的頂面接觸的半導體406c；半導體406c上的絕緣膜412；絕緣膜412上的導電層404；與導電層404的頂面及側面以及絕緣膜591b的頂面接觸的絕緣膜408。關於可以用於絕緣膜591b的材料等例如可以參照絕緣膜581。

圖29A是電晶體490的俯視圖的一個例子。圖29B示出對應於圖29A的點劃線F1-F2及點劃線F3-F4的剖面圖的一個例子。注意，在圖29A中，為了明確起見，省略一些組件如絕緣體等。

圖29A及圖29B所示的電晶體490不包括導電層416a及導電層416b，且導電層426a及導電層426b與半導體406b接觸。此時，較佳的是在半導體406b及/或半導體406a的至少與導電層426a及導電層426b接觸的區域設置低電阻區域423a(低電阻區域423b)。低電阻區域423a及低電阻區域423b例如可以藉由將導電層404等用作遮罩並對半導體406b及/或半導體406a添加雜質來形成。另外，也可以將導電層426a及導電層426b設置於半導體406b的孔(打穿的部分)或者凹部(沒有打穿的部分)中。藉由將導電層426a及導電層426b設置於半導體406b的孔或凹部中，導電層426a及導電層426b與半導體406b的接觸面積變大，因此能夠降低接觸電阻的影響。亦即，能夠提高電晶體的通態電流。

圖30A及圖30B是本發明的一個實施方式的電晶體490的俯視圖及剖面圖。圖30A是俯視圖，圖30B是對應於圖30A所示的點劃線I1-I2以及點劃線I3-I4的剖面圖。另外，在圖30A的俯視圖中，為了圖的簡化，省略一些組件。

圖30A及圖30B所示的電晶體490包括：層625上的導電層604；導電層604上的絕緣膜612；絕緣膜612上的半導體606a；半導體606a上的半導體606b；半導體606b上的半導體606c；與半導體606a、半導體606b及半導體606c接觸且彼此分離地配置的導電層616a及導電層616b；以及半導體606c、導電層616a及導電層616b上的絕緣膜618。另外，導電層604隔著絕緣膜612面對半導體606b的底面。此外，絕緣膜612也可以具有凸部。另外，也可以不設置半導體606a或絕緣膜618。

注意，半導體606b具有電晶體490的通道形成區域的功能。另外，導電層604具有電晶體490的第一閘極電極(也稱為前閘極電極)的功能。另外，導電層616a及導電層616b具有電晶體490的源極電極及汲極電極的功能。

另外，絕緣膜618較佳的是包含過量氧的絕緣體。

另外，關於導電層604，參照導電層404的記載。關於絕緣膜612，參照絕緣膜412的記載。關於半導體606a，參照半導體406c的記載。關於半導體606b，參照半導體406b的記載。關於半導體606c，參照半導體406a的記載。關於導電層616a及導電層616b，參照導電層416a及導電層416b的記載。關於絕緣膜618，參照絕緣膜402的記載。

因此，有時可以認為圖30A及圖30B所示的電晶體490與圖27A及圖27B所示的電晶體490僅有部分結構不同。明確而言，圖30A及圖30B所示 的電晶體490的結構與圖27A及圖27B所示的電晶體490不具有導電層404的結構類似。因此，關於圖30A和圖30B所示的電晶體490，可以適當地參照圖27A及圖27B所示的電晶體490的說明。

注意，電晶體490也可以包括隔著絕緣膜618與半導體606b重疊的導電體。該導電體用作電晶體490的第二閘極電極。關於該導電體，參照導電層413的記載。另外，也可以使用該第二閘極電極形成s-channel結構。

另外，也可以在絕緣膜618上設置有顯示元件。例如，也可以設置有像素電極、液晶層、共用電極、發光層、有機EL層、陽極、陰極等。顯示元件例如與導電層616a等連接。

另外，也可以在半導體上設置能夠用作通道保護膜的絕緣體。另外，如圖31A及圖31B所示，也可以在導電層616a及導電層616b與半導體606c之間設置絕緣膜619。在此情況下，導電層616a(導電層616b)與半導體606c藉由絕緣膜619中的開口部連接。關於絕緣膜619，可以參照絕緣膜618的記載。

另外，在圖30B及圖31B中，也可以在絕緣膜618上設置導電層613。圖32A和圖32B示出此時的例子。此外，關於導電層613，參照導電層413的記載。另外，既可以對導電層613供應與導電層604相同的電位或信號，又可以對導電層613供應與導電層604不同的電位或信號。例如，也可以對導電層613供應固定電位來控制電晶體490的臨界電壓。亦即，導電層613可以具有第二閘極電極的功能。

[半導體裝置的例子]

圖10示出本發明的一個實施方式的裝置500為半導體裝置的情況下的一個例子。此外，圖13A示出由圖10所示的點劃線圍繞的區域的放大圖。此外，圖13B示出在圖13A中導電層511至導電層513以及導電層542至導電層544分別層疊為兩層的例子。

圖11示出大致垂直於圖10所示的剖面的面的裝置500的剖面。這裡，圖10所示的剖面沿著線A1-A2，圖11所示的剖面沿著線A3-A4。

圖12示出與圖11不同的大致垂直於圖10所示的剖面的面的裝置500的剖面的一個例子。

圖10所示的裝置500包括層621、層622、連接層621與層622的層620。層621包括設置在基板400上的電晶體491、電晶體492及電晶體493，層622包括電晶體490及電容元件150。

〈層621〉

下面，說明層621。電晶體491包括：通道形成區域407；基板400上的絕緣膜462；絕緣膜462上的導電層454；與導電層454的側面接觸的絕緣膜470；位於基板400中且不與導電層454及絕緣膜470重疊的區域的區域476；與絕緣膜470重疊的區域的區域474。區域476是低電阻層，並較佳為用作電晶體491的源極區域或汲極區域。此外，區域474較佳的是可以用作LDD(輕摻雜汲極極)區域。

電晶體491可以為p通道型或n通道型電晶體，可以根據電路結構或驅動方法使用適當的電晶體。

基板400例如較佳為具有矽類半導體等半導體，較佳為具有單晶矽。或者，也可以包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等。此外，也可以使用具有晶格畸變的矽。此外，電晶體491也可以是使用GaAs和AlGaAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。

區域476較佳為包含磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。

作為導電層454的材料可以使用包含磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。

圖10所示的電晶體491是採用淺溝槽隔離(STI：Shallow Trench Isolation)法等實現元件分離的例子。明確而言，在圖10中，藉由蝕刻等在基板400中形成溝槽，將含有氧化矽等的絕緣物填埋於該溝槽中，然後利用蝕刻等部分去除該絕緣物來形成元件分離區域460，使用該元件分離區域460使電晶體491元件分離。

在位於溝槽以外的區域的基板400的凸部中設置有電晶體491的區域476、區域474以及通道形成區域407。再者，電晶體491還包括覆蓋通道形成區域407的絕緣膜462以及隔著絕緣膜462與通道形成區域407重疊的導電層454。

在電晶體491中，藉由使通道形成區域407中的凸部的側部及上部隔著絕緣膜462與導電層454重疊，可以使載子流過包括通道形成區域407的側部及上部的較廣的範圍。由此，可以縮小電晶體491在基板上所占的面積，並可以增加電晶體491中的載子的移動量。其結果，可以在增加電晶體491的通態電流的同時提高場效移動率。當將通道形成區域407中的凸部的通道寬度方向上的長度(通道寬度)設定為W並將通道形成區域407中的凸部的膜厚度設定為T時，當膜厚度T與通道寬度W之比(T/W)的縱橫比較高時，載子流過的範圍變得更廣，因此可以增加電晶體491的通態電流並提高場效移動率。

當電晶體491使用塊狀半導體基板時，縱橫比較佳為0.5以上，更佳為1以上。

電晶體491如圖23A所示也可以在基板400中不設置凸部。此外，電晶體491如圖23B所示也可以使用SOI(Silicon On Insulator：絕緣層上覆矽)基板形成。

關於電晶體492及電晶體493，參照電晶體491的記載即可。

以覆蓋電晶體491、電晶體492及電晶體493的方式設置有絕緣膜464a及絕緣膜464b。

以嵌入絕緣膜464a及絕緣膜464b的開口的方式設置有導電層541等。導電層541等較佳的是以在電晶體491或電晶體492的導電層454、區域476等上且與其接觸的方式設置。

在導電層541等上設置有絕緣膜581及導電層511等。導電層511等較佳的是與導電層541等的導電層連接。

在導電層511等上設置有絕緣膜582及導電層542等。導電層542等較佳的是以在導電層511等上且與其接觸的方式設置。

在導電層542等上設置有絕緣膜583及導電層512等。導電層512等較佳的是與導電層542等導電層連接。

在層621中例如也可以省略絕緣膜582、絕緣膜583、導電層542及導電層512。在此情況下，例如，導電層511等也可以與層620接觸。或者，也可以在絕緣膜581與絕緣膜582之間還包括層疊的絕緣膜及導電層。

關於絕緣膜464a及絕緣膜464b，例如也可以參照絕緣膜581的記載。關於導電層541，例如可以參照導電層542的記載。

〈層622〉

下面，說明層622。關於層622所包括的電晶體490，參照圖9A及圖9B、圖26A至圖32B即可。

在層622中，在電晶體490上包括絕緣膜591，以嵌入絕緣膜591的開口的方式設置有導電層544等。導電層544等較佳的是與層620所包括的導電層、電晶體490所包括的導電層404、導電層416a及導電層416b等連接。

在絕緣膜591及導電層544等上設置有絕緣膜592及導電層514等。導電層514等較佳的是與導電層544等連接。此外，以嵌入絕緣膜592的開口的方式設置有與導電層514等的頂面接觸的導電層545。

在絕緣膜592及導電層545等上設置有絕緣膜593及導電層515等。導電層515等較佳的是與導電層545等連接。此外，以嵌入絕緣膜593的開口的方式設置有與導電層515等的頂面接觸的導電層546。

在導電層546及絕緣膜593上設置有電容元件150。電容元件包括作為一對電極的導電層516及導電層517以及作為電介質的絕緣膜572。此外，在導電層546及絕緣膜593上也可以包括導電層516b等。

導電層516與導電層546接觸。此外，導電層517藉由設置在導電層517上的導電層547與設置在絕緣膜594上的導電層電連接。此外，導電層516等與導電層547等接觸。

作為絕緣膜572，例如可以使用氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO₃)或(Ba，Sr)TiO₃(BST)等所謂的high-k材料的絕緣膜的單層或疊層。另外，例如也可以對這些絕緣膜添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯、氧化鎵。此外，也可以對這些絕緣膜進行氮化處理形成氧氮化膜。還可以在上述絕緣膜上層疊氧化矽、氧氮化矽或氮化矽。

關於絕緣膜572的形成條件，例如參照絕緣膜571的記載即可。

在絕緣膜594上設置有絕緣膜595及導電層518等。導電層518等較佳的是與導電層547b等連接。此外，以嵌入絕緣膜595的開口的方式設置有與導電層518等的頂面接觸的導電層548。

在絕緣膜595上設置有絕緣膜599及導電層519等。此外，也可以在絕緣膜599中設置有到達導電層519等的開口部。

圖14所示的裝置500與圖10的不同之處在於電晶體490的形狀及電容元件150的形狀。這裡，圖14示出與圖10的電容元件150不同的電容元件150的例子。在圖14所示的電容元件150中，在絕緣膜593中例如設置柱狀的開口部，在開口部的內壁設置導電層516，在其上設置絕緣膜572，在絕緣膜572上以嵌入開口的方式設置導電層517。藉由將設置在柱狀等的開口部的內壁的導電層用作電容器的一個電極，可以增大電極面積。因此，可以增大電容。

關於圖14所示的電晶體490，參照圖28A及圖28B。

〈層620〉

層620包括連接層621與層622的佈線層。關於圖10的層620所示的導電層543、導電層513、導電層413、絕緣膜584至絕緣膜586等，可以參照圖1A至圖4所示的層620的記載。

在絕緣膜583上設置有絕緣膜584及導電層543等。層621所包括的導電層512等與層620所包括的導電層543等連接。在絕緣膜571及導電層543等所包括的凸部上設置有導電層513等，在絕緣膜571上設置有導電層413。導電層513等與層622所包括的導電層544等連接。此外，如圖10所示，層620所包括的導電層413可以隔著絕緣膜402位於電晶體490的下部。在此情況下，例如導電層413較佳為用作電晶體490的電極。

絕緣膜402位於導電層413與半導體406a之間。

作為絕緣膜402，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣膜402較佳為包含氧化矽或氧氮化矽。

例如，作為絕緣膜402也可以採用由包含氧化矽的膜夾住包含氧化鉿的膜的疊層結構。

這裡，導電層513及導電層413較佳為包括導電層543設置在具有凸 部的區域上的第一區域及設置在不具有凸部的區域上的第二區域。第二區域的底面的平坦性比第一區域的底面高。圖10、圖11等示出電晶體490的通道區域設置在導電層413所包括的第二區域上的例子。這裡，例如有時電荷被導電層的表面或導電層與絕緣膜的介面俘獲。在此情況下，有時藉由進一步使導電層的底面平坦，給通道區域帶來的影響變得均勻，所以是較佳的。

絕緣膜571較佳為使用不容易使氧透過的材料。上述材料是不但對氫、水而且對氧也具有優良的阻擋性的材料。藉由使用這種材料，可以抑制在對絕緣膜402進行加熱時被釋放的氧擴散到絕緣膜571的下方的層。其結果，可以增大可能從絕緣膜402被釋放而供應到電晶體490的半導體層的氧量。

如此，降低位於絕緣膜571的下方的各層所包含的氫或水的濃度、去除各層所包含的氫或水、或者抑制來源於各層所包含的氫的氣體的釋放，且使用絕緣膜571抑制氫或水擴散到電晶體490中。因此，可以使絕緣膜402或構成電晶體490的各層中的氫及水的含量極低。例如，可以將絕緣膜402、電晶體490的半導體406或絕緣膜412所包含的氫的濃度降低到低於5×10¹⁸cm^-3，較佳低於1×10¹⁸cm^-3，更佳低於3×10¹⁷cm^-3。

[電路的一個例子]

接著，示出能夠應用於本發明的一個實施方式的裝置的電路的一個例子。

圖15A示出包括三個電晶體及電容元件的電路的一個例子。這裡，將考慮作為三個電晶體使用圖10等所說明的電晶體490、電晶體491及電晶體492，且作為電容元件使用電容元件150的情況。

這裡，用於圖15A的電路的電晶體例如較佳的是在如圖10所示的裝置的剖面中設置在層621或層622中。尤其是，將電晶體491及電晶體492設置在層621中，且將電晶體490設置在層622中，在層621與層622之間設置層620，由此可以得到電晶體490至電晶體492的優良的特性。此外，電容元件150也可以設置在層620至層622中的任何一個層中。

作為包括圖15A所示的電路的裝置的一個例子，可以使用圖10的結構。在圖10中，電晶體491形成在層621中，電晶體490形成在層622中，電容元件形成在層622中。

在圖15A中，電晶體490的源極和汲極中的一個藉由浮動節點(FN)與電晶體491的閘極電極及電容元件150的一個電極連接。此外，電晶體490的源極和汲極中的另一個與電晶體492的源極和汲極中的一個連接。這些連接較佳的是藉由設置在層620中的導電層來實現。此外，電晶體491的源極電極和汲極電極中的一個藉由設置在層620中的導電層等例如與連接於層622的端子SL連接。電晶體491的源極和汲極中的另一個與電晶體492的源極和汲極中的另一個連接。

在圖10中，層621所包括的電晶體491的閘極電極的導電層454藉由設置在層620中的導電層543、導電層513等導電層與層622所包括的電容 元件150的電極的導電層516連接。導電層516在層622中與電晶體490的源極電極和汲極電極中的一個的導電層416b連接。電晶體492的源極和汲極中的一個藉由設置在層620中的導電層等與電晶體490的源極電極和汲極電極中的一個的導電層416a連接。

電晶體491的源極電極和汲極電極中的一個藉由設置在層620中的導電層等例如與連接於層622的端子SL連接。

這裡，在圖10中，如電晶體493那樣設置在層621中的電晶體例如可以用於與圖15A至圖15C等所示的電路連接的週邊電路諸如驅動電路及轉換器等。

圖22所示的裝置500與圖10的不同之處在於：電容元件150位於電晶體490的下部且位於電晶體491的上部，並設置在層621中；以及在絕緣膜583與絕緣膜584之間包括絕緣膜631、絕緣膜632、導電層529及導電層530。

在圖22所示的裝置500中，將導電層512用作電容元件150的一個電極。此外，裝置500包括以嵌入在絕緣膜631中的方式設置且用作插頭的導電層529等。此外，包括設置在絕緣膜631上的絕緣膜632、設置在導電層529等及絕緣膜631上且與導電層529等連接的導電層530、導電層530b等。這裡，將絕緣膜631用作電容元件150的電介質。此外，將導電層530b用作電容元件150的另一個電極。另外，導電層512藉由導電層529及導電層530與層620所包括的導電層543連接。導電層543藉由導電層513 與層622的導電層連接。

在圖10中示出電容元件設置在層622中的例子，如圖21所示也可以將電容元件150設置在層620中。圖21所示的裝置500包括圖20C所示的電容元件150。

圖21是包括圖15B所示的電路的裝置500的一個例子。圖15B與圖15A不同，不包括電晶體492，所以可以縮小電路面積。

這裡，如圖49所示，也可以在圖21中在絕緣膜571與絕緣膜584之間包括絕緣膜590。電容元件150包括導電層522及導電層523、夾在兩個導電層之間的絕緣膜590及絕緣膜571。作為絕緣膜590，例如較佳為使用包含氧化矽的絕緣膜。

圖48是包括圖15B所示的電路的裝置500的其他例子。

圖48所示的裝置500與圖10的不同之處在於：在絕緣膜586與絕緣膜402之間包括絕緣膜588、絕緣膜589、導電層527等以及導電層528等；電容元件150位於電晶體490的下部且設置在層620中。

圖48所示的裝置500包括以嵌入在絕緣膜588中的方式設置且用作插頭的導電層527等。此外，包括設置在絕緣膜588上的絕緣膜589、設置在導電層527等及絕緣膜588上且與導電層527等連接的導電層528等。

在圖48中，設置在層621中的電晶體491所包括的導電層454與設置在層620中的導電層521連接。將導電層521用作電容元件150的一個電極。此外，將設置在層620中的導電層524用作電容元件的另一個電極。另外，設置在層622中的電晶體490所包括的導電層416b藉由設置在層620中的導電層523及導電層522與導電層521連接。電晶體491的源極和汲極中的一個藉由設置在層620中的導電層等與電晶體490的源極電極和汲極電極中的一個的導電層416a連接。

電晶體491的源極電極和汲極電極中的另一個藉由設置在層620中的導電層等例如與連接於層622的端子SL連接。

在圖48中，示出導電層416b藉由導電層527、導電層528及導電層544與層620所包括的導電層523連接的例子。這裡，導電層544以打穿絕緣膜591、導電層416b、絕緣膜402等的方式設置。

如圖24所示，作為電容元件150的一個電極可以使用電晶體490所包括的導電層416b，作為電介質可以使用半導體406c及絕緣膜412的疊層膜。此時，電容元件150的另一個電極較佳為使用與電晶體490所包括的導電層404相同的材料等，並與導電層404同時形成。

〈電路工作〉

圖15A、圖15B、圖15C及圖16A所示的電路可以用作記憶體裝置。

下面，說明圖15B所示的電路的工作。

圖15B所示的電路藉由具有能夠保持電晶體491的閘極的電位的特徵，可以如下所示進行資訊的寫入、保持以及讀出。

對資訊的寫入及保持進行說明。首先，將端子WWL的電位設定為使電晶體490導通的電位，而使電晶體490導通。由此，端子BL的電位施加到與電晶體491的閘極及電容元件150的一個電極電連接的節點FN。換言之，對電晶體491的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將端子WWL的電位設定為使電晶體490成為非導通狀態的電位，使電荷保持在節點FN(保持)。

因為作為電晶體490的半導體層使用氧化物半導體，可以使關態電流(off-state current)極小，所以節點FN的電荷被長時間保持。

接著，對資訊的讀出進行說明。當在對端子BL施加規定的電位(恆電位)的狀態下對端子CL施加適當的電位(讀出電位)時，端子SL具有對應於保持在節點FN中的電荷量的電位。這是因為：在電晶體491為n通道電晶體的情況下，對電晶體491的閘極施加高位準電荷時的外觀上的臨界電壓V_{th_H}低於對電晶體491的閘極施加低位準電荷時的外觀上的臨界電壓V_{th_L}。在此，外觀上的臨界電壓是指為了使電晶體491成為“導通狀態”而需要的端子CL的電位。由此，藉由將端子CL的電位設定為V_{th_H}與V_{th_L}之間的電位V₀，可以辨別施加到節點FN的電荷。例如，在寫入時節點FN被供應高位準電荷的情況下，若端子CL的電位為V₀(>V_{th_H})，電晶體491則成 為“導通狀態”。另一方面，當節點FN被供應低位準電荷時，即便端子CL的電位為V₀(<V_{th_L})，電晶體491也保持“非導通狀態”。因此，藉由辨別端子SL的電位，可以讀出節點FN所保持的資訊。

注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。在不讀出資訊的記憶單元中，藉由對端子CL施加不管施加到節點FN的電荷如何都使電晶體491成為“非導通狀態”的電位，亦即低於V_{th_H}的電位，能夠讀出所希望的記憶單元中的資訊。或者，在不讀出資訊的記憶單元中，藉由對端子CL施加不管施加到節點FN的電荷如何都使電晶體491成為“導通狀態”的電位，亦即高於V_{th_L}的電位，能夠僅讀出所希望的記憶單元中的資訊。

接著，在圖15A所示的電路中，也可以與圖15B同樣地進行資訊的寫入、保持以及讀出。這裡，在圖15A中包括電晶體492。為了不讀出其他記憶單元的資訊，例如可以使電晶體492處於非導通狀態。由此，有時可以抑制從端子BL至端子SL的洩漏電流。此外，有時，在讀出時，為了不讀出其他記憶單元的資訊，對端子RWL施加使電晶體492成為“非導通狀態”的電位即可，不需要對端子CL施加高電位。

上述半導體裝置可以應用使用氧化物半導體的關態電流極小的電晶體來長期間保持存儲內容。亦即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。此外，在沒有電力供應時(但較佳的是固定電位)也可以長期間保持存儲內容。

此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。例如，不同於習知的非揮發性記憶體，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生絕緣體劣化等問題。換言之，在本發明的一個實施方式的半導體裝置中，在現有非揮發性記憶體中成為問題的重寫次數不受到限制，並且其可靠性得到極大的提高。再者，根據電晶體的導通狀態/非導通狀態進行資訊的寫入，所以能夠高速工作。

圖15C所示的半導體裝置在不包括電晶體491之處與圖15B所示的半導體裝置不同。在此情況下，也可以藉由與圖15B所示的半導體裝置同樣的工作進行資訊的寫入及保持工作。

對圖15C所示的半導體裝置中的資訊讀出進行說明。在電晶體490成為導通狀態時，處於浮動狀態的端子BL和電容元件150導通，且在端子BL和電容元件150之間再次分配電荷。其結果是，端子BL的電位產生變化。端子BL的電位的變化量根據電容元件150的一個電極的電位(或積累在電容元件150中的電荷)而具有不同的值。

例如，在電容元件150的一個電極的電位為V，電容元件150的電容為C，端子BL所具有的電容成分為CB，再次分配電荷之前的端子BL的電位為VB0時，再次分配電荷之後的端子BL的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定記憶單元處於其電容元件150的一個電極的電位V為V1和V0(V1>V0)這兩種的狀態時，可以得知保持電位V1時的端子BL的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的端子BL的電位(= (CB×VB0+C×V0)/(CB+C))。

並且，藉由對端子BL的電位和規定的電位進行比較，可以讀出資訊。

在此情況下，在用來驅動記憶單元的週邊電路中，使用在圖10等中作為一個例子示出的電晶體493等的設置在層621中的電晶體即可。

圖16B所示的電路圖示出所謂的CMOS電路的結構，其中將p通道電晶體2200和n通道電晶體2100串聯連接且將各閘極連接。圖1A至圖4所示的裝置500也可以包括圖16B所示的電路。在此情況下，例如，較佳的是將電晶體2200設置在層621中，將電晶體2100設置在層622中，使用設置在層620中的導電層進行電晶體的源極電極或汲極電極、閘極電極的連接。

圖16C所示的電路圖示出使電晶體2100和電晶體2200的各源極和各汲極連接的結構。藉由採用該結構，可以將其用作所謂的類比開關。圖1A至圖4所示的裝置500也可以包括圖16C所示的電路。在此情況下，例如，較佳的是將電晶體2200設置在層621中，將電晶體2100設置在層622中，使用設置在層620中的導電層進行電晶體的源極電極或汲極電極、閘極電極的連接。

圖16A示出能夠應用於本發明的一個實施方式的裝置的電路的一個例子。

圖16A所示的電路包括：電容元件660a；電容元件660b；電晶體661a；電晶體661b；電晶體662a；電晶體662b；反相器663a；反相器663b；佈線BL；佈線BLB；佈線WL；佈線CL；以及佈線GL。

圖16A所示的電路是藉由反相器663a及反相器663b環連接而構成正反器的記憶單元。以反相器663b的輸出信號被輸出的節點為節點VN1，以反相器663a的輸出信號被輸出的節點為節點VN2。另外，藉由將該記憶單元配置為矩陣狀，可以構成記憶體裝置(記憶單元陣列)。

電晶體662a的源極和汲極中的一個與佈線BL電連接，源極和汲極中的另一個與節點VN1電連接，閘極與佈線WL電連接。電晶體662b的源極和汲極中的一個與節點VN2電連接，源極和汲極中的另一個與佈線BLB電連接，閘極與佈線WL電連接。

電晶體661a的源極和汲極中的一個與節點VN1電連接，源極和汲極中的另一個與電容元件660a的一個電極電連接，閘極與佈線GL電連接。在此，以電晶體661a的源極和汲極中的另一個與電容元件660a的一個電極之間的節點為節點NVN1。電晶體661b的源極和汲極中的一個與節點VN2電連接，源極和汲極中的另一個與電容元件660b的一個電極電連接，閘極與佈線GL電連接。在此，以電晶體661b的源極和汲極中的另一個與電容元件660b的一個電極之間的節點為節點NVN2。

電容元件660a的另一個電極與佈線CL電連接。電容元件660b的另一個電極與佈線CL電連接。

可以根據施加到佈線WL的電位控制電晶體662a及電晶體662b的導通狀態和非導通狀態的選擇。可以根據施加到佈線GL的電位控制電晶體661a及電晶體661b的導通狀態和非導通狀態的選擇。

下面說明圖16A所示的記憶單元的寫入、保持以及讀出工作。

當進行寫入時，首先對佈線BL及佈線BLB施加對應於資料0或資料1的電位。

例如，當想要寫入資料1時，對佈線BL施加高位準的電源電位(VDD)，對佈線BLB施加接地電位。接著，對佈線WL施加高於或等於VDD與電晶體662a、電晶體662b的臨界電壓之和的電位(VH)。

接著，藉由將佈線WL的電位設定為小於電晶體662a、電晶體662b的臨界電壓，可以保持對正反器寫入了的資料1。

當進行讀出工作時，預先對佈線BL及佈線BLB施加VDD。接著，當對佈線WL施加VH時，佈線BL的電位保持VDD而不發生變化，而佈線BLB藉由電晶體662a及反相器663a進行放電，其電位成為接地電位。藉由利用感測放大器(未圖示)放大佈線BL與佈線BLB之間的電位差，可以讀出被保持的資料1。

另外，當想要寫入資料“0”時，對佈線BL施加接地電位且對佈線BLB 施加VDD，然後對佈線WL施加VH，即可。接著，藉由將佈線WL的電位設定為低於電晶體662a、電晶體662b的臨界電壓的電壓，可以保持寫入到正反器中的資料0。當進行讀出工作時，預先對佈線BL及佈線BLB施加VDD並對佈線WL施加VH，佈線BLB的電位保持VDD而不發生變化，佈線BL藉由電晶體662b及反相器663b進行放電，其電位成為接地電位。藉由利用感測放大器放大佈線BL與佈線BLB之間的電位差，可以讀出被保持的資料0。

因此，圖16A所示的半導體裝置用作所謂的SRAM(Static Random Access Memory：靜態隨機存取記憶體)。因為SRAM使用正反器保持資料，所以不需要更新工作。由此，可以抑制保持資料時的耗電量。另外，因為在正反器中不使用電容元件，所以適合於被要求高速工作的用途。

另外，圖16A所示的半導體裝置可以將資料藉由電晶體661a從節點VN1寫入到節點NVN1。與此同樣，也可以將資料藉由電晶體661b從節點VN2寫入到節點NVN2。藉由使電晶體661a或電晶體661b成為非導通狀態保持被寫入的資料。例如，即使停止供應電源電位也有時可以保持節點VN1及節點VN2的資料。

與當停止供應電源電位時立刻資料被消失的習知的SRAM不同，在圖16A所示的半導體裝置中，即使在停止供應電源電位之後也可以保持資料。因此，藉由適當地供應或停止電源電位，可以實現耗電量小的半導體裝置。例如，藉由將圖16A所示的半導體裝置用於CPU的存儲區域，也可以減少CPU的耗電量。

另外，可知節點NVN1及節點NVN2中保持資料的期間根據電晶體661a及電晶體661b的關態電流而變化。因此，為了延長資料的保持期間，將關態電流低的電晶體用於電晶體661a及電晶體661b即可。另外，增大電容元件660a及電容元件660b的電容即可。

例如，藉由將電晶體490及電容元件150用作電晶體661a及電容元件660a，可以在節點NVN1中長期間地保持資料。與此同樣，在將電晶體490及電容元件150用作電晶體661b及電容元件660b時，可以在節點NVN2中長期間地保持資料。因此，電晶體661a及電晶體661b可以參照電晶體490的記載。另外，電容元件660a及電容元件660b可以參照電容元件150的記載。

此外，電晶體490及電容元件150可以以至少部分地重疊於電晶體491的方式製造。在圖16A所示的電晶體662a、電晶體662b、反相器663a中包括的電晶體及反相器663b所包括的電晶體可以以其一部分至少與電晶體661a、電晶體661b、電容元件660a及電容元件660b重疊的方式製造。因此，有時可以在與習知的SRAM相比不增加佔有面積的情況下製造圖16A所示的半導體裝置。在電晶體662a、電晶體662b、反相器663a中包括的電晶體及反相器663b所包括的電晶體可以參照電晶體491的記載。

這裡，例如，較佳的是，將電晶體491設置在裝置500所包括的層621中，將電晶體490設置在層622中，將連接電晶體491與電晶體490的導電層設置在層620中。

此外，在圖10至圖14、圖21、圖22以及圖24所示的結構中，也可以將電晶體490的源極電極和汲極電極中的一個與電容元件150的連接應用於圖16A的電路中的電晶體661a的源極電極和汲極電極中的一個與電容元件660a的連接。此外，也可以將電晶體490的源極電極和汲極電極中的另一個與電晶體491的源極電極和汲極電極中的一個的連接應用於圖16A的電路中的電晶體661a的源極電極和汲極電極中的另一個與電晶體662a的源極電極和汲極電極中的一個的連接。

實施方式2

在本實施方式中，對氧化物半導體的結構進行說明。

〈氧化物半導體的結構〉

氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。

從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。

作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短程有序而不具有長程有序。

從相反的觀點來看，不能將本質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。

〈CAAC-OS〉

首先，對CAAC-OS進行說明。

CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。

在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。

下面，對利用TEM觀察的CAAC-OS進行說明。圖33A示出從大致平行 於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。

圖33B示出將圖33A中的區域(1)放大的Cs校正高解析度TEM影像。由圖33B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。

如圖33B所示，CAAC-OS具有特有的原子排列。圖33C是以輔助線示出特有的原子排列的圖。由圖33B和圖33C可知，一個顆粒的尺寸為1nm以上或者3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。

在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為沉積磚塊或塊體的結構(參照圖33D)。在圖33C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖33D所示的區域5161。

圖34A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面 的Cs校正高解析度TEM影像。圖34B、圖34C和圖34D分別示出將圖34A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖34B、圖34C和圖34D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。

接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO₄結晶的CAAC-OS的結構時，如圖35A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO₄結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。

注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。

另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO₄結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖35B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO₄的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖35C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由 使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。

接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO₄結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖36A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO₄結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖36B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖36B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖36B中的第一環起因於InGaZnO₄結晶的(010)面和(100)面等。另外，可以認為圖36B中的第二環起因於(110)面等。

如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。

此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列， 導致結晶性下降。

當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。

雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×10¹¹/cm³，較佳小於1×10¹¹/cm³，更佳小於1×10¹⁰/cm³，且是1×10^-9/cm³以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。

〈nc-OS〉

接著說明nc-OS。

在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。

在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。

如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。

nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。

〈a-like OS〉

a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。

在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和觀察不到結晶部的區域。

由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。

作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。

首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。

注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO₄結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO₄結晶部。每個晶格條紋對應於InGaZnO₄結晶的a-b面。

圖37示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖37可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖37中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×10⁸e^-/nm²時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×10⁸e^-/nm²的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖37中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。

如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。

此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。

例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO₄的密度為6.357g/cm³。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm³以上且小於5.9g/cm³。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化 物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm³以上且小於6.3g/cm³。

注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳的是儘可能減少所組合的單晶氧化物半導體的種類來估計密度。

如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。

實施方式3

在本實施方式中，說明至少可以使用上述實施方式所說明的電晶體且包含上述實施方式所說明的記憶體裝置的CPU。

圖38是示出將在上述實施方式中說明的記憶體裝置用於至少其一部分的CPU的結構的一個例子的方塊圖。

圖38所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器 1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198(Bus I/F)、能夠重寫的ROM1199以及ROM介面1189(ROM I/F)。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖38所示的CPU只不過是簡化其結構而表示的一個例子，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖38所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位、16位、32位、64位等。

藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。

ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態來進行暫存器1196的讀出或寫入。

另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據參考時脈信號生成內部時脈信號的內部時脈發生器，並將內部時脈信號供應到上述各種電路。

在圖38所示的CPU中，在暫存器1196中設置有記憶單元。

在圖38所示的CPU中，暫存器控制器1197根據來自ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。

圖39是可以用作暫存器1196的記憶體裝置的電路圖的一個例子。記憶體裝置1200包括在關閉電源時丟失存儲資料的電路1201、在關閉電源時不丟失存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶體裝置1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。電晶體1209較佳為其通道形成於氧化物半導體層的電晶體。作為電晶體1209，可以使用在上述實施方式中說明的電晶體490。

在此，電路1202可以使用上述實施方式所示的記憶體裝置。在停止對記憶體裝置1200供應電源電壓時，接地電位(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。

這裡，例如在圖10至圖14、圖21、圖22以及圖24所示的結構中，也可以將電晶體490的源極電極和汲極電極中的一個與電容元件150的連接應用於圖39的電路中的電晶體1209的源極電極和汲極電極中的一個與電容元件1208的連接。此外，也可以將電晶體490的源極電極和汲極電極中的另一個與電晶體491的閘極電極的連接應用於圖39的電路中的電晶體1209的源極電極和汲極電極中的一個與電晶體1210的閘極的連接。

在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的開啟狀態或關閉狀態)由輸入到電晶體1213的閘極的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的開啟狀態或關閉狀態)由輸入到電晶體1214的閘極的控制信號RD選擇。

電晶體1209的源極和汲極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一 個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個彼此電連接。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。

當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。

控制信號WE輸入到電晶體1209的第一閘極(第一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。

對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖39示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二 端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。

另外，雖然圖39示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號經由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。

在圖39所示的用於記憶體裝置1200的電晶體中，電晶體1209以外的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。例如，可以使用其通道形成在矽層或矽基板中的電晶體。此外，也可以作為用於記憶體裝置1200的所有的電晶體使用其通道形成在氧化物半導體層中的電晶體。或者，記憶體裝置1200還可以包括電晶體1209以外的其通道形成在氧化物半導體層中的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。

圖39所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。

在根據本發明的一個實施方式的半導體裝置中，在不向記憶體裝置 1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。

另外，其通道形成在氧化物半導體層中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體層中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即使在不向記憶體裝置1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶體裝置1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。

另外，由於該記憶元件是以藉由設置開關1203及開關1204進行預充電工作為特徵的記憶元件，因此它可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的資料為止的時間。

另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶體裝置1200供應電源電壓之後，可以將由電容元件1208保持的信號轉換為電晶體1210的狀態(開啟狀態或關閉狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。

藉由將這種記憶體裝置1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，在再次開始供應電源電壓之後在短時間內記憶體裝置可以恢復到停止供應電源之前的狀態。因此，在整個處理器或構成處理器的一個或 多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。

在本實施方式中，雖然對將記憶體裝置1200用於CPU的例子進行說明，但是也可以將記憶體裝置1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式4

在本實施方式中，參照圖40說明包括上述實施方式例示的記憶體裝置的RF標籤。

根據本實施方式的RF標籤在其內部包括記憶體電路，在該記憶體電路中儲存所需要的資料，並使用非接觸單元諸如無線通訊向外部發送資料和/或從外部接受資料。由於具有這種特徵，RF標籤可以被用於藉由讀取物品等的個體資訊來識別物品的個體識別系統等。注意，這些用途要求極高的可靠性。

參照圖40說明RF標籤的結構。圖40是示出RF標籤的結構例子的方塊圖。

如圖40所示，RF標籤800包括接收從與通信器801(也稱為詢問器、讀取器/寫入器等)連接的天線802發送的無線信號803的天線804。RF標籤800還包括整流電路805、定電壓電路806、解調變電路807、調變電路808、邏輯電路809、記憶體電路810、ROM811。另外，在包括在解調變電路807中的具有整流作用的電晶體中，也可以使用充分地抑制反向電流的材料，諸如氧化物半導體。由此，可以抑制起因於反向電流的整流作用的降低並防止解調變電路的輸出飽和，也就是說，可以使解調變電路的輸入和解調變電路的輸出之間的關係靠近於線性關係。注意，資料傳輸方法大致分成如下三種方法：將一對線圈相對地設置並利用互感進行通信的電磁耦合方法；利用感應場進行通信的電磁感應方法；以及利用電波進行通信的電波方法。在本實施方式所示的RF標籤800中可以使用上述任何方法。

接著，說明各電路的結構。天線804與連接於通信器801的天線802之間進行無線信號803的發送及接受。在整流電路805中，對藉由由天線804接收無線信號來生成的輸入交流信號進行整流，例如進行半波倍壓整流，並由設置在後級的電容元件使被整流的信號平滑化，由此生成輸入電位。另外，整流電路805的輸入一側或輸出一側也可以設置限制器電路。限制器電路是在輸入交流信號的振幅大且內部生成電壓大時進行控制以不使一定以上的電力輸入到後級的電路中的電路。

定電壓電路806是由輸入電位生成穩定的電源電壓而供應到各電路的電路。定電壓電路806也可以在其內部包括重設信號產生電路。重設信號產生電路是利用穩定的電源電壓的上升而生成邏輯電路809的重設信號的 電路。

解調變電路807是藉由包封檢測對輸入交流信號進行解調並生成解調信號的電路。此外，調變電路808是根據從天線804輸出的資料進行調變的電路。

邏輯電路809是分析解調信號並進行處理的電路。記憶體電路810是保持被輸入的資料的電路，並包括行解碼器、列解碼器、存儲區域等。此外，ROM811是保持識別號碼(ID)等並根據處理進行輸出的電路。

注意，根據需要可以適當地設置上述各電路。

在此，可以作為記憶體電路810使用上述實施方式所示的記憶體裝置。因為藉由作為記憶體電路810使用上述實施方式所示的記憶體裝置，即使在關閉電源的狀態下也可以保持資料，所以適用於RF標籤。再者，因為本發明的一個實施方式的記憶體裝置的資料寫入所需要的電力(電壓)比習知的非揮發性記憶體低得多，所以也可以不產生資料讀出時和寫入時的最大通信距離的差異。再者，本發明的一個實施方式的記憶體裝置可以抑制由於資料寫入時的電力不足引起誤動作或誤寫入的情況。

此外，因為本發明的一個實施方式的記憶體裝置可以用作非揮發性記憶體，所以還可以應用於ROM811。在此情況下，較佳的是生產者另外準備用來對ROM811寫入資料的指令防止使用者自由地重寫。由於生產者在預先寫入識別號碼後出貨，可以僅使出貨的良品具有識別號碼而不使所製造的 所有RF標籤具有識別號碼，由此不會發生出貨後的產品的識別號碼不連續的情況而可以更容易地根據出貨後的產品進行顧客管理。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式5

在本實施方式中，參照圖41A至圖41F說明本發明的一個實施方式的RF標籤的使用例子。RF標籤的用途廣泛，例如可以設置於物品諸如鈔票、硬幣、有價證券類、不記名債券類、證件類(駕駛執照、居民卡等，參照圖41A)、儲存媒體(DVD、錄影帶等，參照圖41B)、包裝用容器類(包裝紙、瓶子等，參照圖41C)、車輛類(自行車等，參照圖41D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣物類、生活用品類、包括藥品或藥劑的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機或行動電話)等或者各物品的裝運標籤(參照圖41E和圖41F)等。

本發明的一個實施方式的RF標籤4000以貼到物品表面上或者嵌入物品的方式固定。例如，當物品為書本時，RF標籤4000以嵌入在書本的紙張裡的方式固定在書本，而當物品為有機樹脂的包裝時，RF標籤4000以嵌入在有機樹脂中的方式固定在有機樹脂的包裝。本發明的一個實施方式的RF標籤4000實現了小型、薄型以及輕量，所以即使固定在物品中也不會影響到該物品的設計性。另外，藉由將本發明的一個實施方式的RF標籤4000設置於鈔票、硬幣、有價證券類、不記名債券類或證件類等，可以賦予識 別功能。藉由利用該識別功能可以防止偽造。另外，可以藉由在包裝用容器類、儲存媒體、個人物品、食物類、衣物類、生活用品類或電子裝置等中設置本發明的一個實施方式的RF標籤，可以提高檢品系統等系統的運行效率。另外，藉由在車輛類中安裝本發明的一個實施方式的RF標籤，可以防止盜竊等而提高安全性。

如上所述，藉由將本發明的一個實施方式的RF標籤應用於在本實施方式中列舉的各用途，可以降低包括資料的寫入或讀出等工作的功耗，因此能夠使最大通信距離長。另外，即使在不供應電力的狀態下，也可以在極長的期間保持資料，所以上述RF標籤適用於寫入或讀出的頻率低的用途。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式6

在本實施方式中說明本發明的一個實施方式的顯示面板的結構實例。

[結構實例]

圖42A是本發明的一個實施方式的顯示面板的俯視圖，圖42B是在將液晶元件用於本發明的一個實施方式的顯示面板的像素時可以使用的像素電路的電路圖。圖42C是在將有機EL元件用於本發明的一個實施方式的顯示面板的像素時可以使用的像素電路的電路圖。

可以根據上述實施方式形成配置在像素部中的電晶體。例如，可以參照上述實施方式所示的電晶體490。此外，因為該電晶體容易形成為n通道電晶體，所以將驅動電路中的可以由n通道電晶體構成的驅動電路的一部分與像素部的電晶體形成在同一基板上。如上所述，藉由將上述實施方式所示的電晶體用於像素部或驅動電路，可以提供可靠性高的顯示裝置。

這裡，較佳的是，將配置在顯示面板的像素部中的電晶體、驅動電路中的可以由n通道電晶體構成的驅動電路的一部分設置在上述實施方式所示的層622中。在此情況下，例如驅動電路中的電晶體的一部分也可以設置在上述實施方式所示的層621中。此外，驅動電路部與像素部例如也可以藉由設置在上述實施方式所示的層620中的佈線電連接。

圖42A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板700上設置有：像素部701；第一掃描線驅動電路702；第二掃描線驅動電路703；以及信號線驅動電路704。在像素部701中配置有從信號線驅動電路704延伸的多個信號線以及從第一掃描線驅動電路702及第二掃描線驅動電路703延伸的多個掃描線。此外，在掃描線與信號線的交叉區域中具有顯示元件的各像素配置為矩陣狀。另外，顯示裝置的基板700藉由FPC(Flexible Printed Circuit：軟性印刷電路板)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。

在圖42A中，在設置有像素部701的基板700上形成有第一掃描線驅動電路702、第二掃描線驅動電路703、信號線驅動電路704。由此，設置在外部的驅動電路等的構件的數量減少，從而能夠實現成本的降低。另外， 當在基板700的外部設置驅動電路時，需要使佈線延伸，佈線之間的連接數增加。當在基板700上設置驅動電路時，可以減少該佈線之間的連接數，從而可以實現可靠性或良率的提高。

[液晶面板]

圖42B示出像素的電路結構的一個例子。在此，示出可以用於VA方式的液晶顯示面板的像素的像素電路。

可以將該像素電路應用於一個像素具有多個像素電極層的結構。各像素電極層分別與不同的電晶體連接，以藉由不同閘極信號驅動各電晶體。由此，可以獨立地控制施加到多域像素中的各像素電極層的信號。

電晶體716的閘極佈線712和電晶體717的閘極佈線713彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體716和電晶體717共同使用用作資料線的源極電極層或汲極電極層714。作為電晶體716及電晶體717，可以適當地利用上述實施方式所示的電晶體490。由此可以提供可靠性高的液晶顯示面板。

電晶體716與第一像素電極層電連接，且電晶體717與第二像素電極層電連接。第一像素電極層和第二像素電極層彼此分離。注意，對第一像素電極層及第二像素電極層的形狀沒有特別的限制。第一像素電極層例如具有V字型的形狀即可。

電晶體716的閘極電極連接到閘極佈線712，而電晶體717的閘極電極 連接到閘極佈線713。藉由對閘極佈線712和閘極佈線713施加不同的閘極信號，可以使電晶體716及電晶體717的工作時序互不相同來控制液晶配向。

另外，也可以由電容佈線710、用作電介質的閘極絕緣膜以及與第一像素電極層或第二像素電極層電連接的電容電極形成儲存電容器。

多域結構的像素設置有第一液晶元件718和第二液晶元件719。第一液晶元件718由第一像素電極層、相對電極層以及它們之間的液晶層構成，而第二液晶元件719由第二像素電極層、相對電極層以及它們之間的液晶層構成。

此外，圖42B所示的像素電路不侷限於此。例如，也可以還對圖42B所示的像素追加開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。

(有機EL面板)

圖42C示出像素的電路結構的其他例子。在此，示出使用有機EL元件的顯示面板的像素結構。

在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，而產生電流。然後，藉由使電子和電洞再結合，發光有機化合物達到激發態，並且當該激發態返回到基態時，獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。

圖42C是示出可以應用的像素電路的一個例子的圖。這裡示出一個像素包括兩個n通道電晶體的例子。本發明的一個實施方式的金屬氧化物膜可以用於n通道電晶體的通道形成區域。另外，該像素電路可以採用數位時間灰階驅動。

以下說明可以應用的像素電路的結構及採用數位時間灰階驅動時的像素的工作。

像素720包括切換電晶體721、驅動電晶體722、發光元件724以及電容元件723。在切換電晶體721中，閘極電極層與掃描線726連接，第一電極(源極電極層和汲極電極層中的一個)與信號線725連接，並且第二電極(源極電極層和汲極電極層中的另一個)與驅動電晶體722的閘極電極層連接。在驅動電晶體722中，閘極電極層藉由電容元件723與電源線727連接，第一電極與電源線727連接，第二電極與發光元件724的第一電極(像素電極)連接。發光元件724的第二電極相當於共用電極728。共用電極728與形成在同一基板上的共用電位線電連接。

作為切換電晶體721及驅動電晶體722，可以適當地利用上述實施方式所示的電晶體490。由此可以提供可靠性高的有機EL顯示面板。

將發光元件724的第二電極(共用電極728)的電位設定為低電源電位。注意，低電源電位是指低於供應到電源線727的高電源電位的電位，例如，低電源電位可以為GND、0V等。將高電源電位與低電源電位的電位差設定 為發光元件724的正向臨界電壓以上，將該電位差施加到發光元件724來使電流流過發光元件724，以獲得發光。發光元件724的正向電壓是指為獲得所希望的亮度的電壓，至少包含正向臨界電壓。

另外，還可以使用驅動電晶體722的閘極電容代替電容元件723。作為驅動電晶體722的閘極電容，也可以利用在通道形成區域和閘極電極層之間的電容。

接著，說明輸入到驅動電晶體722的信號。當採用電壓輸入電壓驅動方式時，對驅動電晶體722輸入使驅動電晶體722充分處於開啟狀態或關閉狀態的兩個狀態的視訊信號。為了使驅動電晶體722在線性區域中工作，將比電源線727的電壓高的電壓施加到驅動電晶體722的閘極電極層。另外，對信號線725施加電源線電壓加驅動電晶體722的臨界電壓Vth的值以上的電壓。

當進行類比灰階驅動時，對驅動電晶體722的閘極電極層施加發光元件724的正向電壓加驅動電晶體722臨界電壓的Vth的值以上的電壓。另外，藉由輸入使驅動電晶體722在飽和區域中工作的視訊信號，使電流流過發光元件724。為了使驅動電晶體722在飽和區域中工作，使電源線727的電位高於驅動電晶體722的閘極電位。藉由採用類比方式的視訊信號，可以使與視訊信號對應的電流流過發光元件724，而進行類比灰階驅動。

注意，像素電路的結構不侷限於圖42C所示的像素結構。例如，還可以對圖42C所示的像素電路追加開關、電阻元件、電容元件、感測器、電 晶體或邏輯電路等。

當對圖42A至圖42C所示的電路應用上述實施方式所示的電晶體時，使源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以由控制電路等控制第一閘極電極的電位，且由未圖示的佈線將比源極電極低的電位等如上所示的電位輸入第二閘極電極。

例如，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED晶片(白色LED晶片、紅色LED晶片、綠色LED晶片、藍色LED晶片等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、壓電陶瓷顯示器等)、電潤濕(electrowetting)元件、量子點、使用碳奈米管的顯示元件中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為在各像素中使用量子點的顯示裝置的一個例子，有量子點顯 示器等。此外，量子點也可以設置在背光的一部分中，而不用作顯示元件。藉由使用量子點，可以進行色純度高的顯示。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。因而，可以進一步降低耗電量。此外，在使用LED晶片的情況下，也可以在LED晶片的電極或氮化物半導體下設置石墨烯或石墨。作為石墨烯或石墨也可以層疊多個層，而形成多層膜。如此藉由設置石墨烯或石墨，可以較容易地在其上形成氮化物半導體，例如具有晶體的n型GaN半導體層等。還有，也可以在其上設置具有晶體的p型GaN半導體層等來構成LED晶片。此外，也可以在石墨烯或石墨與具有晶體的n型GaN半導體層之間設置AlN層。此外，也可以利用MOCVD形成LED晶片所包括的GaN半導體層。注意，當設置石墨烯時，也可以利用濺射法形成LED晶片所包括的GaN半導體層。此外，在使用MEMS(微機電系統)的顯示元件中，在密封顯示元件的空間(例如，配置有顯示元件的元件基板與以與元件基板對置的方式配置的相對基板之間)配置乾燥劑。藉由配置乾燥劑，可以防止MEMS等因水分而不容易移動或變得容易劣化。

例如在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，例如可以使用半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金 屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等，可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸樹脂等合成樹脂等。或者，作為一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為一個例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低耗電量化或電路的高集成化。

另外，作為基板也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。

另外，也可以使用一個基板形成電晶體，然後將該電晶體轉置到另一個基板上。作為轉置電晶體的基板，除了上述可以設置電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基 板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或耗電量低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式7

本發明的一個實施方式的裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠播放儲存媒體如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個實施方式的裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖43A至圖43F示出這些電子裝置的具體例子。

圖43A是可攜式遊戲機，其包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖43A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可 攜式遊戲機所包括的顯示部的個數不限於此。

圖43B是可攜式資料終端，其包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，可以藉由連接部915改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置還稱為光感測器的光電轉換元件來附加位置輸入功能。

圖43C是膝上型個人電腦，其包括外殼921、顯示部922、鍵盤923以及指向裝置924等。

圖43D是電冷藏冷凍箱，其包括外殼931、冷藏室門932、冷凍室門933等。

圖43E是視頻攝影機，其包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，可以藉由連接部946改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所 形成的第一外殼941和第二外殼942之間的角度切換。

圖43F是汽車，其包括車身951、車輪952、儀表板953及燈954等。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式8

〈攝像裝置〉

以下對根據本發明的一個實施方式的攝像裝置進行說明。

圖44A是示出根據本發明的一個實施方式的攝像裝置2000的例子的平面圖。攝像裝置2000包括像素部2010、用來驅動像素部2010的週邊電路2060、週邊電路2070、週邊電路2080及週邊電路2090。像素部2010包括配置為p行q列(p及q為2以上的整數)的矩陣狀的多個像素2011。週邊電路2060、週邊電路2070、週邊電路2080及週邊電路2090分別與多個像素2011連接，並具有供應用來驅動多個像素2011的信號的功能。此外，在本說明書等中，有時將週邊電路2060、週邊電路2070、週邊電路2080及週邊電路2090等總稱為“週邊電路”或“驅動電路”。例如，週邊電路2060也可以說是週邊電路的一部分。

攝像裝置2000較佳為包括光源2091。光源2091能夠發射檢測光P1。

週邊電路至少包括邏輯電路、開關、緩衝器、放大電路或轉換電路中的一個。此外，也可以在形成像素部2010的基板上形成週邊電路。另外，也可以將IC晶片等半導體裝置用於週邊電路的一部分或全部。注意，也可以省略週邊電路2060、週邊電路2070、週邊電路2080和週邊電路2090中的一個以上。

如圖44B所示，在攝像裝置2000所包括的像素部2010中，也可以以像素2011傾斜的方式配置。藉由以像素2011傾斜的方式配置，可以縮短在行方向上及列方向上的像素間隔(間距)。由此，可以提高攝像裝置2000的攝像品質。

〈像素的結構例子〉

藉由使攝像裝置2000所包括的一個像素2011由多個子像素2012構成，且使每個子像素2012與使特定的波長區域的光透過的濾光片(濾色片)組合，可以獲得用來實現彩色影像顯示的資訊。

圖45A是示出用來取得彩色影像的像素2011的一個例子的平面圖。圖45A所示的像素2011包括設置有使紅色(R)的波長區域的光透過的濾色片的子像素2012(以下也稱為“子像素2012R”)、設置有使綠色(G)的波長區域的光透過的濾色片的子像素2012(以下也稱為“子像素2012G”)及設置有使藍色(B)的波長區域的光透過的濾色片的子像素2012(以下也稱為“子像素2012B”)。子像素2012可以被用作光感測器。

子像素2012(子像素2012R、子像素2012G及子像素2012B)與佈線2031、佈線2047、佈線2048、佈線2049、佈線2050電連接。此外，子像素2012R、子像素2012G及子像素2012B分別獨立地連接於佈線2053。在本說明書等中，例如將與第n行(n為1以上且p以下的整數)的像素2011連接的佈線2048及佈線2049分別稱為佈線2048[n]及佈線2049[n]。此外，例如，將與第m列(m為1以上且q以下的整數)的像素2011連接的佈線2053稱為佈線2053[m]。此外，在圖45A中，與第m列的像素2011所包括的子像素2012R連接的佈線2053稱為佈線2053[m]R，將與子像素2012G連接的佈線2053稱為佈線2053[m]G，將與子像素2012B連接的佈線2053稱為佈線2053[m]B。子像素2012藉由上述佈線與週邊電路電連接。

攝像裝置2000具有相鄰的像素2011的設置有使相同的波長區域的光透過的濾色片的子像素2012藉由開關彼此電連接的結構。圖45B示出配置在第n行第m列的像素2011所包括的子像素2012與相鄰於該像素2011的配置在第n+1行第m列的像素2011所包括的子像素2012的連接例子。在圖45B中，配置在第n行第m列的子像素2012R與配置在第n+1行第m列的子像素2012R藉由開關2001連接。此外，配置在第n行第m列的子像素2012G與配置在第n+1行第m列的子像素2012G藉由開關2002連接。此外，配置在第n行第m列的子像素2012B與配置在第n+1行第m列的子像素2012B藉由開關2003連接。

用於子像素2012的濾色片的顏色不侷限於紅色(R)、綠色(G)、藍色(B)，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素2011中設置檢測三種不同波長區域的光的子像素2012， 可以獲得全彩色影像。

或者，像素2011除了包括分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的各子像素2012以外，還可以包括設置有使黃色(Y)的光透過的濾色片的子像素2012。或者，像素2011除了包括分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的各子像素2012以外，還可以包括設置有使藍色(B)的光透過的濾色片的子像素2012。藉由在一個像素2011中設置檢測四種不同波長區域的光的子像素2012，可以進一步提高所獲得的影像的顏色再現性。

例如，在圖45A中，檢測紅色的波長區域的子像素2012、檢測綠色的波長區域的子像素2012及檢測藍色的波長區域的子像素2012的像素數比(或受光面積比)不侷限於1：1：1。例如，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。

設置在像素2011中的子像素2012的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同的波長區域的子像素2012，可以提高冗餘性，由此可以提高攝像裝置2000的可靠性。

此外，藉由使用反射或吸收可見光且使紅外光透過的IR(IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置2000。

藉由使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防 止大光量光入射光電轉換元件(受光元件)時產生的輸出飽和。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。

除了上述濾光片以外，還可以在像素2011中設置透鏡。這裡，參照圖46A及圖46B的剖面圖說明像素2011、濾光片2054、透鏡2055的配置例子。藉由設置透鏡2055，可以使光電轉換元件高效地受光。明確而言，如圖46A所示，可以使光2056穿過形成在像素2011中的透鏡2055、濾光片2054(濾光片2054R、濾光片2054G及濾光片2054B)及像素電路2030等而入射到光電轉換元件2020。

注意，如由點劃線圍繞的區域所示，有時箭頭所示的光2056的一部分被佈線2057的一部分遮蔽。因此，如圖46B所示，較佳為採用在光電轉換元件2020一側配置透鏡2055及濾光片2054，而使光電轉換元件2020高效地接收光2056的結構。藉由從光電轉換元件2020一側將光2056入射到光電轉換元件2020，可以提供檢測靈敏度高的攝像裝置2000。

作為圖46A及圖46B所示的光電轉換元件2020，也可以使用形成有pn接面或pin接面的光電轉換元件。

光電轉換元件2020也可以使用具有吸收輻射產生電荷的功能的物質形成。作為具有吸收輻射產生電荷的功能的物質，可舉出硒、碘化鉛、碘化汞、砷化鎵、碲化鎘、鎘鋅合金等。

例如，在將硒用於光電轉換元件2020時，可以實現對可見光、紫外光、 紅外光、X射線、伽瑪射線等較寬的波長區域具有光吸收係數的光電轉換元件2020。

在此，攝像裝置2000所包括的一個像素2011除了圖45A及圖45B所示的子像素2012以外，還可以包括具有第一濾光片的子像素2012。

〈攝像裝置的結構實例〉

圖47是構成攝像裝置的元件的剖面圖。圖47所示的攝像裝置包括層621、設置在層621上的層620以及設置在層620上的層622。層621包括設置在基板400上的電晶體491以及設置在基板400中的光電二極體2360。層622包括電晶體490及電晶體490b。關於電晶體490b，可以參照電晶體490的記載。

攝像裝置所包括的光電二極體2360包括電極2361、電極2362、由兩個電極夾住的半導體層。電極2362藉由層621所包括的導電層512b等與層620所包括的導電層543b連接。導電層513b與導電層543b所包括的凸部上及側面的至少一部分接觸。導電層513b藉由層622所包括的導電層544b等與電晶體490所包括的導電層416b連接。此外，較佳的是，導電層513b的一部分與絕緣膜571的頂面接觸。

電極2361藉由低電阻層2363與設置在其上部的導電層541c連接，且藉由層621所包括的導電層512c等其他佈線層與層620所包括的導電層543e連接。導電層513e與導電層543e所包括的凸部上及側面的至少一部分接觸。導電層513e藉由層622所包括的導電層544c等例如與層622所 包括的其他佈線層等連接。此外，導電層513e的一部分較佳的是與絕緣膜571的頂面接觸。

關於導電層513b、513e以及導電層543b、543e分別可以參照導電層513及543的記載。

在圖47所示的剖面圖的一個例子中，在基板400中，在與形成有電晶體491的面相反一側設置有光電二極體2360的受光面。藉由採用該結構，可以確保光路而不受各種電晶體或佈線等的影響。因此，可以形成高開口率的像素。此外，光電二極體2360的受光面也可以是與形成有電晶體491的面相同的面。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

(關於本說明書等的記載的附記)

下面，對上述實施方式及實施方式中的各結構的說明附加注釋。

各實施方式所示的結構可以與其他實施方式所示的結構適當地組合而構成本發明的一個實施方式。另外，當在一個實施方式中示出多個結構實例時，可以適當地組合這些結構實例。

另外，可以將某一實施方式中說明的內容(或其一部分)應用/組合/替換成該實施方式中說明的其他內容(或其一部分)及/或另一個或多個其 他實施方式中說明的內容(或其一部分)。

注意，實施方式中說明的內容是指各實施方式中利用各種圖式所說明的內容或者利用說明書所記載的文章而說明的內容。

另外，藉由將某一實施方式中示出的圖式(或其一部分)與該圖式的其他部分、該實施方式中示出的其他圖式(或其一部分)及/或另一個或多個其他實施方式中示出的圖式(或其一部分)組合，可以構成更多圖。

雖然在各實施方式中對本發明的一個實施方式進行了說明，但是本發明的一個實施方式不侷限於此。例如，作為本發明的一個實施方式，在實施方式1中說明作為關態電流較低的電晶體使用OS電晶體的結構，但是本發明的一個實施方式只要是關態電流較低的電晶體即可，所以本發明的一個實施方式不侷限於OS電晶體。因此，根據情況，本發明的一個實施方式例如也可以採用不使用OS電晶體的結構。

〈關於說明圖式的記載的附記〉

在本說明書等中，“上”“下”等表示配置的詞句是為了方便參照圖式對組件的位置關係進行說明而使用的。組件的位置關係根據描述各組件的方向適當地改變。因此，表示配置的詞句不侷限於本說明書中所示的記載，根據情況可以適當地更換表達方式。

“上”或“下”這樣的詞句不限定於組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，當記載為“絕緣層A上的電極B”時， 不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括絕緣層A與電極B之間包括其他組件的情況。

在本說明書等中，根據功能對組件進行分類並在方塊圖中以彼此獨立的方塊表示。然而，在實際的電路等中難以根據功能分類組件，有時一個電路涉及到多個功能或者多個電路涉及到一個功能。因此，方塊圖中的方塊的分割不侷限於說明書中說明的組件，而可以根據情況適當地不同。

為了便於說明，在圖式中，任意示出尺寸、層的厚度或區域。因此，本發明的一個實施方式並不侷限於圖式中的尺寸。圖式是為了明確起見而示意性地示出的，而不侷限於圖式所示的形狀或數值等。例如，可以包括雜波或定時偏差等所引起的信號、電壓或電流的不均勻等。

在俯視圖(也稱為平面圖、佈局圖)或透視圖等的圖式中，為了明確起見，有時省略部分組件的圖示。

〈關於可以換個方式表述的記載的附記〉

在本說明書等中，當說明電晶體的連接關係時，記載為“源極和汲極中的一個”(或者第一電極或第一端子)、“源極和汲極中的另一個”(或者第二電極或第二端子)。這是因為電晶體的源極和汲極根據電晶體的結構或工作條件等改變。注意，根據情況可以將電晶體的源極和汲極適當地換稱為源極(汲極)端子或源極(汲極)電極等。

注意，在本說明書等中，“電極”或“佈線”這樣的詞語不在功能上 限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”這樣的詞語還包括多個“電極”或“佈線”被形成為一體的情況等。

另外，在本說明書等中，可以適當地調換電壓和電位。電壓是指與參考電位之間的電位差，例如在參考電位為接地電壓時，可以將電壓換稱為電位。接地電壓不一定意味著0V。注意，電位是相對的，對佈線等供應的電位有時根據基準電壓而變化。

在本說明書等中，根據情況或狀態，可以互相調換“膜”和“層”等詞句。例如，有時可以將“導電膜”換稱為“導電層”。此外，有時可以將“絕緣膜”換稱為“絕緣層”。

〈關於詞句的定義的附記〉

下面，對上述實施方式中沒有涉及到的詞句的定義進行說明。

〈〈開關〉〉

在本說明書等中，開關是指具有藉由變為導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過的功能的元件。或者，開關是指具有選擇並切換電流路徑的功能的元件。

例如，可以使用電開關或機械開關等。換而言之，開關只要可以控制電流，就不侷限於特定的元件。

電開關的例子包括電晶體(例如雙極電晶體或MOS電晶體)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬(MIM)二極體、金屬-絕緣體-半導體(MIS)二極體或者二極體接法的電晶體)或者組合這些元件的邏輯電路。

當作為開關使用電晶體時，電晶體的“導通狀態”是指電晶體的源極與汲極在電性上短路的狀態。另外，電晶體的“非導通狀態”是指電晶體的源極與汲極在電性上斷開的狀態。當僅將電晶體用作開關時，對電晶體的極性(導電型)沒有特別的限制。

機械開關的例子包括像數位微鏡裝置(DMD)那樣的利用MEMS(微機電系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由移動該電極來控制導通和非導通而進行工作。

〈〈通道長度〉〉

在本說明書等中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極重疊的區域或者形成通道的區域中的源極和汲極之間的距離。

另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。

〈〈通道寬度〉〉

在本說明書等中，例如，通道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域、或者形成通道的區域中的源極和汲極相對的部分的長度。

另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。

另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，而不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在半導體的側面上的通道區域的比例較大。在此情況下，實際形成通道時獲得的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。

在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要假定預先知道半導體的形狀。因此，當不清楚半導體的形狀時，難以正確地測量實效通道寬度。

因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極重疊的區域中的源極與汲極相對的部分的長度，亦即外觀上的通道寬度稱 為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地描述為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地描述為“通道寬度”時，有時是指實效通道寬度。注意，藉由取得剖面TEM影像等並對其進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。

另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的值不同。

〈〈連接〉〉

在本說明書等中，“A與B連接”除了包括A與B直接連接的情況以外，還包括A與B電連接的情況。在此，“A與B電連接”是指當在A與B之間存在具有某種電作用的物件時，能夠在A和B之間進行電信號的授受。

注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表達為如下。

例如，可以表達為“X、Y、電晶體的源極(或第一端子等)、電晶體的 汲極(或第二端子等)互相電連接，並以X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y的順序依次電連接”。或者，可以表達為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，並以X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y的順序依次電連接”。或者，可以表達為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，並按照X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y的連接順序進行設置”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而確定技術範圍。

另外，作為其他表達方法，例如可以表達為“電晶體的源極(或第一端子等)至少藉由第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少藉由第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是藉由Z2的路徑”。或者，也可以表達為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表達為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等) 到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這些例子同樣的表達方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來確定技術範圍。

注意，這些表達方法只是一個例子而已，不侷限於上述表達方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電層和層等)。

[實施例1]

在本實施例中，作為包括本發明的一個實施方式的導電層的裝置參照圖2B所示的裝置500形成裝置，並觀察其剖面。

[樣本的製造]

首先，作為基板400準備126.6mm見方的矽晶圓。接著，在矽晶圓上作為絕緣膜464h形成厚度為100nm的氧氮化矽膜。然後，在氧氮化矽膜上形成150nm的鎢膜。

氧氮化矽膜利用PECVD法形成。成膜條件為如下條件：基板溫度為325℃；使用13.56MHz的RF電源；功率為35W；壓力為133.3Pa；作為氣體使用5sccm的甲矽烷及1000sccm的一氧化二氮。鎢膜利用濺射法形成。此外， 成膜條件為如下條件：基板溫度為130℃；使用1kW的DC電源；壓力為0.8Pa；作為氣體使用大約80sccm的氬。另外，靶材與基板間的距離為60mm。

接著，在鎢膜上形成光阻遮罩。然後，藉由利用乾蝕刻去除鎢膜的一部分，形成導電層512。然後，去除光阻遮罩(圖51A示出製程概要)。鎢膜的乾蝕刻條件為如下條件：上部電極與基板間的距離為115mm；壓力為2.0Pa；上部一側的RF電源的功率為1250W且下部一側的RF電源的功率為50W；作為蝕刻氣體流量使用28sccm的四氟甲烷、24sccm的氧、14sccm的氯。

接著，在矽晶圓及導電層512上作為絕緣膜584b形成厚度為800nm的氧化矽膜(圖51B示出製程概要)。然後，以在導電層512上殘留厚度為300nm左右的氧化矽的方式利用CMP法對氧化矽膜的頂面進行拋光(圖51C示出製程概要)。

氧化矽膜利用PECVD法形成。成膜條件為如下條件：基板溫度為300℃；使用電源頻率為27MHz的RF電源；功率為300W；壓力為100Pa；作為氣體使用15sccm的TEOS(Tetraethyl orthosilicate：四乙氧基矽烷)及750sccm的氧。

下面，說明CMP法的拋光條件。作為砂布，使用採用了聚氨酯泡沫體的霓塔哈斯(NITTA/HAAS)公司製造的IC1000/SUBA(在日本註冊的商標)。另外，作為漿料使用採用了氣相法二氧化矽的美國嘉柏微電子材料(Cabot Microelectronics)公司製造的Semi-Sperse(在日本註冊的商標)25。漿 料流量為150mL/min，拋光壓力為3.6psi。磨頭及工作臺的旋轉數分別為93rpm、90rpm。此時，在磨頭上安裝有被處理物且工作台上安裝有砂布的狀態下進行處理。採用上述拋光條件進行處理。在進行拋光之後，進行兆聲波清洗。

接著，在氧化矽膜上作為絕緣膜571形成厚度為50nm的氧化鋁膜。然後，在絕緣膜571上作為絕緣膜585形成厚度為50nm的氧氮化矽膜(圖51D示出製程概要)。氧化鋁膜利用濺射法形成。成膜條件為如下條件：使用氧化鋁的靶材；作為電源使用2.5kW的RF電源；壓力為0.4Pa；作為沉積氣體使用25sccm的氬、25sccm的氧。此外，靶材與基板間的距離為60mm。

氧氮化矽的成膜條件為如下條件：基板溫度為450℃；使用電源頻率為60MHz的RF電源；功率為150W；壓力為40Pa；作為氣體使用1sccm的甲矽烷、800sccm的一氧化二氮。

關於後面的製程，參照圖5B至圖8C即可。

接著，在絕緣膜585上形成光阻遮罩，在絕緣膜585、絕緣膜571及導電層512上的絕緣膜584b中形成開口部。利用乾蝕刻去除絕緣膜585、絕緣膜571及絕緣膜584b的一部分。

絕緣膜585、絕緣膜571及絕緣膜584b的蝕刻藉由五個步驟進行。

第一步驟的處理條件為：上部電極與基板間的距離為40mm；壓力為 6.5Pa；上部一側的RF電源的功率為1000W且下部一側的RF電源的功率為100W；作為蝕刻氣體使用100sccm的四氟甲烷；進行39sec處理。此外，處理室的溫度為20℃。

第二步驟的處理條件為：上部電極與基板間的距離為25mm；壓力為3.3Pa；上部一側的RF電源的功率為1800W且下部一側的RF電源的功率為2000W；作為蝕刻氣體使用800sccm的氬、30sccm的氧、22sccm的六氟-1，3-丁二烯；進行7sec處理。

第三步驟的處理條件為：上部電極與基板間的距離為25mm；壓力為5.2Pa；上部一側的RF電源的功率為300W且下部一側的RF電源的功率為1200W；作為蝕刻氣體使用275sccm的氬、50sccm的三氟甲烷；進行3sec處理。

第四步驟的處理條件為：上部電極與基板間的距離為25mm；壓力為2.6Pa；上部一側的RF電源的功率為300W且下部一側的RF電源的功率為1200W；作為蝕刻氣體使用275sccm的氬、50sccm的三氟甲烷；進行30sec處理。

第五步驟的處理條件為：上部電極與基板間的距離為25mm；壓力為3.3Pa；上部一側的RF電源的功率為1800W且下部一側的RF電源的功率為2000W；作為蝕刻氣體使用800sccm的氬、30sccm的氧、22sccm的六氟-1，3-丁二烯；進行43sec處理。

接著，在絕緣膜585的開口部內及絕緣膜585上，作為將成為導電層543a的導電膜形成厚度為5nm的氮化鈦膜。然後，作為將成為導電層543b的導電膜，在氮化鈦膜上、絕緣膜585的開口部內及絕緣膜585上以填充開口部的方式形成厚度為250nm的鎢膜。

氮化鈦的成膜條件為如下：以50sccm導入四氯化鈦0.05sec並將其附著到絕緣膜585上，然後以4500sccm導入氮氣體0.2sec進行清洗處理，以2700sccm導入氨氣體0.3sec並將其附著到絕緣膜585，然後以4000sccm導入氮氣體0.3sec，以上述製程為一個循環，藉由調節循環次數控制膜厚度。基板載物台的設定溫度為412℃，壓力為667Pa，基板載物台和發射氣體載物台之間的距離為3mm。

以三個步驟進行鎢的成膜。

在第一步驟中，作為成膜用氣體使用流量為160sccm的六氟化鎢、400sccm的矽烷、6000sccm的氬、2000sccm的氮，作為載物台背面用氣體使用流量為4000sccm的氬，成膜時的處理室內的壓力為1000Pa，基板載物台的設定溫度為390℃，以三個循環形成厚度為3nm的鎢膜。

在第二步驟中，作為成膜用氣體使用流量為250sccm的六氟化鎢、2200sccm及1700sccm的氫(將氣體線分為兩個而使用)、2000sccm的氬、200sccm的氮，作為載物台背面用氣體使用流量為4000sccm的氬，成膜時的處理室內的壓力為10666Pa，基板載物台的設定溫度為390℃，以15sec形成厚度為41nm的鎢膜。

在第三步驟中，作為成膜用氣體使用流量為250sccm的六氟化鎢、2200sccm及1700sccm的氫(將氣體線分為兩個而使用)、2000sccm的氬、200sccm的氮，作為載物台背面用氣體使用流量為4000sccm的氬，成膜時的處理室內的壓力為10666Pa，基板載物台的設定溫度為390℃，形成鎢膜。

接著，利用CMP法以使絕緣膜585露出的方式對鎢膜及氮化鈦膜的頂面進行拋光，形成導電層543a及導電層543a上的導電層543b。

下面，說明CMP法的拋光條件。作為砂布，使用採用了聚氨酯泡沫體的霓塔哈斯(NITTA/HAAS)公司製造的IC1000/SUBA(在日本註冊的商標)。另外，作為漿料使用採用了矽膠的美國嘉柏微電子材料(Cabot Microelectronics)公司製造的W7300-B21。漿料流量為150mL/min，拋光壓力為3.0psi。磨頭及工作臺的旋轉數分別為93rpm、90rpm。此時，在磨頭上安裝有被處理物且工作台上安裝有砂布的狀態下進行處理。採用上述拋光條件進行處理。在進行拋光之後，進行兆聲波清洗及稀氫氟酸清洗。

接著，在絕緣膜585及導電層543b上作為絕緣膜586形成厚度為120nm的氧氮化矽膜。作為氧氮化矽的成膜條件參照絕緣膜585的成膜條件。基板溫度為500℃。

接著，在絕緣膜586上形成光阻遮罩，在絕緣膜586及絕緣膜585中形成開口部。利用乾蝕刻去除絕緣膜586及絕緣膜585。乾蝕刻藉由兩個步驟進行。

第一步驟的處理條件為：上部電極與基板間的距離為40mm；壓力為6.5Pa；上部一側的RF電源的功率為1000W且下部一側的RF電源的功率為100W；作為蝕刻氣體使用100sccm的四氟甲烷；進行39sec處理。此外，處理室的溫度為20℃。

第二步驟的處理條件為：上部電極與基板間的距離為40mm；壓力為3.3Pa；上部一側的RF電源的功率為500W且下部一側的RF電源的功率為1150W；作為蝕刻氣體使用800sccm的氬、30sccm的氧、22sccm的六氟-1，3-丁二烯；進行32sec處理。

接著，在絕緣膜586的開口部內及絕緣膜586上作為將成為導電層513a的導電膜形成氮化鈦膜。然後，以填充開口部內的方式，在絕緣膜586的開口部內及絕緣膜586上作為將成為導電層513b的導電膜形成厚度為250nm的鎢膜。這裡，形成導電層513a的厚度不同的兩個條件的樣本(樣本1及樣本2)。作為將成為導電層513a的導電膜，在樣本1中形成厚度為5nm的氮化鈦膜，在樣本2中形成厚度為10nm的氮化鈦膜。關於氮化鈦的成膜條件，參照導電層543a的成膜條件。此外，關於鎢的成膜條件，參照導電層543b的成膜條件。

接著，利用CMP法以使絕緣膜586露出的方式對鎢膜及氮化鈦膜的頂面進行拋光，形成導電層513a及導電層513a上的導電層513b。

在CMP法的條件中，作為砂布，使用採用了聚氨酯泡沫體的霓塔哈斯 (NITTA/HAAS)公司製造的IC1000/SUBA(在日本註冊的商標)。另外，作為漿料使用採用了矽膠的美國嘉柏微電子材料(Cabot Microelectronics)公司製造的W7300-B21。漿料流量為150mL/min，拋光壓力為3.0psi。磨頭及工作臺的旋轉數分別為93rpm、90rpm。此時，在磨頭上安裝有被處理物且工作台上安裝有砂布的狀態下進行處理。採用上述拋光條件進行處理。在進行拋光之後，進行兆聲波清洗及稀氫氟酸清洗。

藉由上述製程形成樣本1及樣本2。

[樣本的觀察]

接著，對所形成的樣本1及樣本2作為覆蓋層633形成碳膜及碳膜上的鉑膜。然後，利用FIB(Focused Ion beam：聚焦離子束)對剖面進行加工。

接著，利用掃描透射型電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)，明確而言利用日立高新技術公司製造的“日立超薄膜評價裝置HD-2300”觀察樣本的剖面。加速電壓為200kV。圖52A、圖52B及圖53示出樣本1的觀察結果，圖54A、圖54B及圖55示出樣本2的觀察結果。

圖52A示出樣本1的剖面觀察結果，圖52B示出在圖52A中由點劃線圍繞的區域的放大圖，圖53示出在圖52B中由點劃線圍繞的區域的放大圖。此外，圖54A示出樣本2的剖面觀察結果，圖54B示出在圖54A中由點劃線圍繞的區域的放大圖，圖55示出在圖54B中由點劃線圍繞的區域的放大 圖。圖52A、圖54A的觀察倍率為13,000倍，圖52B、圖54B的觀察倍率為50,000倍，圖53、圖55的觀察倍率為150,000倍。這裡，在圖53等中省略導電層513a及導電層543a的元件符號。

在圖53及圖55所示的剖面中，導電層543a及導電層543b的頂面的高度比絕緣膜571的頂面的高度高。

如圖52A至圖55所示，導電層543a、導電層543b良好地填充覆蓋形成在絕緣膜584b、絕緣膜571等中的開口部內。此外，如圖55等所示，可知導電層513a良好地覆蓋形成在絕緣膜585、絕緣膜586等中的開口部內，在導電層513a上以填充開口部的方式形成有導電層513b。

實施例2

在本實施例中，估計使用用作插頭的導電層連接兩個以上的導電層時的電阻值。

[樣本的製造]

首先，準備樣本T-1至樣本T-4。在樣本T-1至樣本T-4中，在基板400上形成多個半導體元件。作為基板400使用矽晶圓。作為半導體元件，形成將矽用於通道區域的電晶體等。接著，形成導電層512，在導電層512的頂面形成絕緣膜584。以下，在沒有特別的記載的情況下，對樣本T-1至樣本T-4都進行相同的處理。

在絕緣膜584上作為絕緣膜571形成厚度為30nm的氧化鋁膜。利用濺射法使用氧化鋁靶材形成氧化鋁膜。然後，作為絕緣膜585形成厚度為50nm的氧化矽膜。利用電漿CVD法作為氣體使用SiH₄及N₂O形成氧化矽膜。

接著，在形成遮罩之後，利用蝕刻在氧化矽膜、氧化鋁膜及絕緣膜584中設置開口部。在作為遮罩形成將成為硬遮罩的鎢膜、氮化矽膜之後，塗佈有機膜來進行露光。然後，利用乾蝕刻去除鎢膜的一部分及氮化矽膜的一部分，形成硬遮罩。

接著，利用乾蝕刻去除絕緣膜584及絕緣膜585。作為乾蝕刻的氣體，使用六氟-1，3-丁二烯、氧及氬進行蝕刻，然後使用氫、八氟環丁烷及氬進行蝕刻，然後使用六氟-1，3-丁二烯、氧及氬進行蝕刻。

接著，在該開口部及絕緣膜585的表面作為將成為導電層543a的導電膜形成厚度為10nm的氮化鈦膜。然後，以填充該開口部的方式在氮化鈦膜上作為將成為導電層543b的導電膜形成厚度為150nm的鎢膜。

接著，利用CMP法以使絕緣膜585露出的方式對鎢膜及氮化鈦膜的頂面進行拋光，形成導電層543a及導電層543a上的導電層543b。

接著，作為絕緣膜586形成厚度為120nm的氧化矽膜。利用電漿CVD法作為氣體使用SiH₄及N₂O形成氧化矽膜。

接著，在絕緣膜586上形成光阻遮罩，在絕緣膜586及絕緣膜585中 形成開口部。利用乾蝕刻去除絕緣膜586及絕緣膜585。

接著，在該開口部及絕緣膜586的表面形成將成為導電層513a的導電膜。在樣本T-1及樣本T-2中，形成厚度為20nm的氮化鉭膜及氮化鉭膜上的厚度為5nm的氮化鈦膜。在樣本T-3及樣本T-4中，形成厚度為5nm的氮化鈦膜。利用濺射法形成氮化鉭膜。

然後，以填充該開口部的方式在該開口部及樣本T-1的表面作為將成為導電層513b的導電膜形成厚度為250nm的鎢膜。

接著，藉由利用CMP法以使絕緣膜586的表面露出的方式對鎢膜、氮化鈦膜及氮化鉭膜進行拋光，形成導電層513a及導電層513b。

[樣本的測量]

這裡，圖56A示出在本實施例中用來測量的元件120的剖面示意圖。圖56A所示的結構包括(m+2)個導電層513、(m+1)個導電層512、(2m+2)個導電層543。例如，第m導電層512與第(2m-1)導電層543及第(2m)導電層543連接。第(2m-1)導電層543與第m導電層513連接，第(2m)導電層543與第(m+1)導電層513連接。在本實施例中用來測量的元件包括1488個導電層543。

圖56B示出元件120的頂面的一部分。導電層543的頂面的形狀大致為正方形，且一邊長度大約為170nm。此外，導電層543具有插頭的功能，導電層512及導電層513具有佈線的功能。導電層512的線寬度大約為560nm， 導電層513的線寬度大約為440nm。注意，第一導電層512及第(m+2)導電層512具有50μm見方以上的較大的區域。

對樣本T-1至樣本T-4分別包括的3個元件120進行測量。圖57示出在電流-電壓特性中電壓為0.1V的電阻值。在每個樣本中元件間的電阻值的偏差小，能夠使電阻值足夠低。

500‧‧‧裝置

513‧‧‧導電層

543‧‧‧導電層

571‧‧‧絕緣膜

585‧‧‧絕緣膜

586‧‧‧絕緣膜

606‧‧‧凸部

620‧‧‧層

621‧‧‧層

622‧‧‧層

Claims (14)

1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在該第一絕緣膜上形成第二絕緣膜；藉由蝕刻該第一絕緣膜的一部分及該第二絕緣膜的第一部分，形成第一開口部；在該第一開口部中及該第二絕緣膜的頂面形成第一導電體；藉由使該第一導電體的表面平坦化去除該第一導電體的一部分，以形成第二導電體；在該第二絕緣膜及該第二導電體上形成第三絕緣膜，藉由去除該第二絕緣膜的第二部分及該第三絕緣膜的一部分，以使該第一絕緣膜的頂面的一部分、該第二導電體的頂面的一部分及該第二導電體的側面的一部分露出的方式形成第二開口部；在該第三絕緣膜的頂面及該第二開口部中形成第三導電體，該第三導電體是以與該第二導電體及該第一絕緣膜的該頂面的該部分接觸的方式形成；以及藉由去除該第三導電體的一部分，形成第四導電體，其中該第一絕緣膜的蝕刻速度比該第二絕緣膜的蝕刻速度慢。
2. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在該第一絕緣膜上形成第二絕緣膜；藉由蝕刻該第一絕緣膜的一部分及該第二絕緣膜的第一部分，形成第一開口部；在該第一開口部中及該第二絕緣膜的頂面形成第一導電體； 藉由利用化學機械拋光法以使該第一導電體的表面與該基板的底面平行的方式去除該第一導電體的一部分，在該第一開口部中形成第二導電體；在該第二絕緣膜及該第二導電體上形成第三絕緣膜，藉由去除該第二絕緣膜的第二部分及該第三絕緣膜的一部分，以使該第一絕緣膜的頂面的一部分、該第二導電體的頂面的一部分及該第二導電體的側面的一部分露出的方式形成第二開口部；在該第三絕緣膜的頂面及該第二開口部中形成第三導電體，該第三導電體是以與該第二導電體及該第一絕緣膜的該頂面的該部分接觸的方式形成；以及藉由去除該第三導電體的一部分，形成第四導電體，其中該第一絕緣膜的蝕刻速度比該第二絕緣膜的蝕刻速度慢。
3. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在該第一絕緣膜上形成第二絕緣膜；藉由蝕刻該第一絕緣膜的一部分及該第二絕緣膜的第一部分，形成第一開口部；在該第一開口部中及該第二絕緣膜的頂面形成第一導電體；藉由利用化學機械拋光法以使該第一導電體的表面與該基板的底面平行的方式去除該第一導電體的一部分，在該第一開口部中形成第二導電體；在該第二絕緣膜及該第二導電體上形成第三絕緣膜，藉由去除該第二絕緣膜的第二部分及該第三絕緣膜的一部分，以使該第一絕緣膜的頂面的一部分、該第二導電體的頂面的一部分及該第二導電 體的側面的一部分露出的方式形成第二開口部；在該第三絕緣膜的頂面及該第二開口部中形成第三導電體，該第三導電體是以與該第二導電體及該第一絕緣膜的該頂面的該部分接觸的方式形成；以及藉由利用化學機械拋光法以使該第三導電體的表面與該基板的該底面平行的方式去除該第三導電體的一部分，在該第二開口部中形成第四導電體，其中該第一絕緣膜的蝕刻速度比該第二絕緣膜的蝕刻速度慢。
4. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，包括在該第四導電體上形成元件的步驟，其中該元件包括氧化物半導體。
5. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第一絕緣膜包含鋁，並且該第二絕緣膜包含矽。
6. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第一絕緣膜的氫透過性比該第二絕緣膜低。
7. 一種半導體裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，該第二絕緣膜包括與該第一絕緣膜的頂面接觸的第一區域及與該第二導電體的側面接觸的第二區域，該第一導電體包括第三導電體及第四導電體， 該第三導電體的側面包括與該第一絕緣膜接觸的區域，該第四導電體與該第三導電體的頂面的第一部分接觸，並且，該第二導電體與該第三導電體的該側面、該第三導電體的該頂面的第二部分、該第四導電體的頂面以及該第一絕緣膜的該頂面接觸。
8. 一種半導體裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，該第二絕緣膜包括與該第一絕緣膜的頂面接觸的第一區域及與該第二導電體的側面接觸的第二區域，該第一導電體包括第三導電體及第四導電體，該第三導電體的側面包括與該第一絕緣膜接觸的區域，該第四導電體與該第三導電體的頂面的第一部分接觸，該第二導電體與該第三導電體的該側面、該第三導電體的該頂面的第二部分、該第四導電體的頂面以及該第一絕緣膜的該頂面接觸，該第二導電體包括第五導電體及第六導電體，該第五導電體的側面包括與該第二絕緣膜接觸的區域，該第六導電體與該第五導電體的頂面接觸，並且，該第五導電體與該第三導電體的該側面、該第三導電體的該頂面的該第二部分、該第四導電體的該頂面以及該第一絕緣膜的該頂面接觸。
9. 一種半導體裝置，包括：第一導電體； 第二導電體；第一絕緣膜；以及第二絕緣膜，其中，該第二絕緣膜包括與該第一絕緣膜的頂面接觸的第一區域及與該第二導電體的側面接觸的第二區域，該第一導電體包括第三導電體及第四導電體，該第三導電體的側面包括與該第一絕緣膜接觸的區域，該第四導電體與該第三導電體的頂面的第一部分接觸，該第二導電體與該第三導電體的側面、該第三導電體的該頂面的第二部分、該第四導電體的頂面以及該第一絕緣膜的該頂面接觸，該第二導電體包括第五導電體及第六導電體，該第五導電體的側面包括與該第二絕緣膜接觸的區域，該第六導電體與該第五導電體的頂面接觸，該第五導電體與該第三導電體的該側面、該第三導電體的該頂面的該第二部分、該第四導電體的該頂面以及該第一絕緣膜的該頂面接觸，並且，該第三導電體的該頂面的第二部分與該第四導電體的該頂面對齊。
10. 根據申請專利範圍第7至9項中任一項之半導體裝置，其中該半導體裝置包括氧化物半導體，以及並且該氧化物半導體層疊在該第二導電體上。
11. 根據申請專利範圍第7至9項中任一項之半導體裝置，其中該第一絕緣膜包含鋁，並且該第二絕緣膜包含矽。
12. 根據申請專利範圍第7至9項中任一項之半導體裝置， 其中該第一絕緣膜的氫透過性比該第二絕緣膜低。
13. 一種半導體裝置，包括：第一導電體；第二導電體；第一絕緣膜；以及第二絕緣膜，其中，該第二絕緣膜包括與該第一絕緣膜的頂面接觸的第一區域，該第二導電體包括位於該第一導電體上的第一區域，該第一導電體的頂面中最高的區域的高度比該第二絕緣膜的頂面中最高的第二區域的高度高，並且，該第二導電體的底面中最低的第二區域的高度比該第二絕緣膜的頂面中最高的該第二區域的高度低。
14. 一種包括申請專利範圍第7、8、9及13項中任一項之半導體裝置的電子裝置。

Images