TW201703238A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201703238A
TW201703238A TW105104489A TW105104489A TW201703238A TW 201703238 A TW201703238 A TW 201703238A TW 105104489 A TW105104489 A TW 105104489A TW 105104489 A TW105104489 A TW 105104489A TW 201703238 A TW201703238 A TW 201703238A
Authority
TW
Taiwan
Prior art keywords
layer
film
insulating layer
insulating
oxide
Prior art date
Application number
TW105104489A
Other languages
English (en)
Other versions
TWI769973B (zh
Inventor
須澤英臣
遠藤佑太
花岡一哉
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201703238A publication Critical patent/TW201703238A/zh
Application granted granted Critical
Publication of TWI769973B publication Critical patent/TWI769973B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

提供一種寄生電容減少的半導體裝置。該半導體裝置包括：第一絕緣層；第一絕緣層上的第一氧化物層；第一氧化物層上的半導體層；半導體層上的源極電極層及汲極電極層；第一絕緣層上的第二絕緣層；第二絕緣層、源極電極層以及汲極電極層上的第三絕緣層；半導體層上的第二氧化物層；第二氧化物層上的閘極絕緣層；閘極絕緣層上的閘極電極層；第三絕緣層、第二氧化物層、閘極絕緣層以及閘極電極層上的第四絕緣層。第二絕緣層包括與第一氧化物層、半導體層、源極電極層以及汲極電極層的各側面接觸的區域。第二絕緣層的頂面位於與源極電極層及汲極電極層同一個平面上，第二氧化物層包括與第一氧化物層、源極電極層、汲極電極層、第二絕緣層、及第三絕緣層的各側面接觸的區域。

Description

半導體裝置及其製造方法
本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。尤其是，本發明的一個實施方式係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、攝像裝置、以及上述裝置的驅動方法或製造方法。本發明的一個實施方式尤其係關於一種半導體裝置以及其製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體及半導體電路是半導體裝置的一個實施方式。另外，記憶體裝置、顯示裝置、電子裝置有時包含半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材 料被周知。另外，作為其他材料，氧化物半導體受到注目。
例如，在專利文獻1中，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體的電晶體。
[專利文獻1]PCT國際申請日本公表第平11-505377號公報
在使半導體元件微型化的情況下，電晶體附近的寄生電容成為很大的問題。
當電晶體工作時，在通道附近(例如源極電極與汲極電極之間)存在有寄生電容的情況下，需要對寄生電容充電的時間，因此電晶體的回應性降低，進而半導體裝置的回應性降低。
另外，在形成電晶體的各種製程(尤其為成膜及加工等)中，微型化的程度越高，控制製程也越難，由於製程中發生的不均勻，對電晶體特性，進而可靠性有很大的影響。
另外，隨著微型化，被要求的加工的精度提升，因此加工的難度也提升。
由此，本發明的一個實施方式的目的之一是減少電晶體附近的寄生電容。另外，本發明的一個實施方 式的目的之一是提供一種電特性良好的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。另外，本發明的一個實施方式的目的之一是減少起因於製程的電晶體或半導體裝置的特性的不均勻。另外，本發明的一個實施方式的目的之一是電晶體的製程的穩定化。另外，本發明的一個實施方式的目的之一是提供一種包括氧缺陷少的氧化物半導體層的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可以藉由簡單的製程形成的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有可以降低氧化物半導體層附近的介面能階的結構的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種低功耗的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。另外，本發明的一個實施方式的目的之一是提供一種上述半導體裝置的製造方法。
注意，這些課題的記載並不妨礙其他課題的存在。此外，本發明的一個實施方式並不需要解決所有上述課題。另外，從說明書、圖式、申請專利範圍等的記載這些課題以外的課題是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些以外的課題。
本發明的一個實施方式是一種半導體裝置，包括：第一絕緣層；第一絕緣層上的第一氧化物層；第一氧化物層上的半導體層；半導體層上的源極電極層及汲極電極層；第一絕緣層上的第二絕緣層；第二絕緣層、源極 電極層以及汲極電極層上的第三絕緣層；半導體層上的第二氧化物層；第二氧化物層上的閘極絕緣層；閘極絕緣層上的閘極電極層；第三絕緣層、第二氧化物層、閘極絕緣層以及閘極電極層上的第四絕緣層。第二絕緣層包括與第一氧化物層、半導體層、源極電極層以及汲極電極層的各側面接觸的區域。第二絕緣層的頂面位於與源極電極層及汲極電極層同一個平面上，第二氧化物層包括與第一氧化物層、源極電極層、汲極電極層、第二絕緣層、及第三絕緣層的各側面接觸的區域。
本發明的另一個實施方式是一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣層；在第一絕緣層上形成第一氧化物膜；在第一氧化物膜上形成半導體膜；在半導體膜上形成第一導電膜；在第一導電膜上形成第一遮罩；藉由使用第一遮罩對第一導電膜的一部分進行蝕刻，來將第一導電層形成為島狀；藉由使用第一遮罩且將第一導電層用作遮罩，對第一氧化物膜及半導體膜的一部分進行蝕刻，將第一氧化物層及半導體層形成為島狀；在第一絕緣層及第一導電層上形成第二絕緣膜；對第二絕緣膜進行化學機械拋光處理直到露出第一導電層，來形成第二絕緣層；在第一導電層及第二絕緣層上形成第三絕緣膜；在第三絕緣膜上形成第二遮罩；藉由使用第二遮罩對第三絕緣膜的一部分進行蝕刻，形成源極電極層、汲極電極層以及第三絕緣層；在第三絕緣層及半導體層上形成第二氧化物膜；在第二氧化物膜上形成第四絕緣膜；在第四 絕緣膜上形成第二導電膜；以及，對第二導電膜、第四絕緣膜、第二氧化物膜進行化學機械拋光處理，來形成第二氧化物層、閘極絕緣層以及閘極電極層。
另外，較佳的是：在形成半導體膜之後進行第一加熱處理，在第三絕緣層、第二氧化物層、閘極絕緣層以及閘極電極層上形成包含氧的第四絕緣層，在形成第四絕緣層時形成第三絕緣層和第四絕緣層的混合層，並且同時對混合層或第一絕緣層添加氧，並且進行第二加熱處理來使氧擴散到半導體層。
另外，較佳的是：第三絕緣膜為包含氧的絕緣膜，並且第四絕緣層藉由使用氧氣體的濺射法形成。
另外，較佳的是：第三絕緣膜為氧化矽膜，並且第四絕緣層藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
另外，較佳為在300℃以上且450℃以下的溫度下進行第二加熱處理。
本發明的另一個實施方式是一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣層；在第一絕緣層上形成第一氧化物膜；在第一氧化物膜上形成半導體膜；在半導體膜上形成第一導電膜；在第一導電膜上形成第二絕緣膜；在第二絕緣膜上形成第一遮罩；藉由使用第一遮罩對第二絕緣膜及第一導電膜的一部分進行蝕刻來形成第一導電層及第二絕緣層；在第二絕緣層及半導體膜上形成第二遮罩；藉由使用第二遮罩對第二絕緣層、第一導 電層、第一氧化物膜以及半導體膜的一部分進行蝕刻，來形成第一氧化物層、半導體層、源極電極層、汲極電極層、以及第三絕緣層；在第一絕緣層、第三絕緣層以及半導體層上形成第二氧化物膜；在第二氧化物膜上形成第三絕緣膜；在第三絕緣膜上形成第二導電膜；在第二導電膜上形成第三遮罩；藉由使用第三遮罩對第二氧化物膜、第三絕緣膜以及第二導電膜的一部分進行蝕刻形成第二氧化物層、閘極絕緣層以及閘極電極層。
另外，較佳的是：在形成半導體膜之後進行第一加熱處理；在第一絕緣層、第三絕緣層以及閘極電極層上形成包含氧的第四絕緣層；在形成第四絕緣層時，形成第一絕緣層和第四絕緣層的第一混合層及第三絕緣層和第四絕緣層的第二混合層，並且同時對第一混合層、第二混合層、第一絕緣層、或第二絕緣層添加氧且進行第二加熱處理，來使氧擴散到半導體層。
另外，較佳的是：第一絕緣膜及第二絕緣膜為包含氧的絕緣膜，並且第四絕緣層藉由使用氧氣體的濺射法形成。
另外，較佳的是：第一絕緣膜及第二絕緣膜為氧化矽膜，並且第四絕緣層藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
另外，較佳為以300℃以上且450℃以下進行第二加熱處理。
本發明的另一個實施方式是一種半導體裝置 的製造方法，包括如下步驟：形成第一絕緣層；在第一絕緣層上形成第一氧化物膜；在第一氧化物膜上形成半導體膜；在半導體膜上形成第一導電膜；在第一導電膜上形成第二絕緣膜；在第二絕緣膜上形成第三絕緣膜；在第三絕緣膜上形成第一遮罩；藉由使用第一遮罩對第三絕緣膜、第二絕緣膜、第一導電膜、半導體膜以及第一氧化物膜的一部分進行蝕刻，將第一氧化物層、半導體層、第二絕緣層以及第三絕緣層形成為島狀；在第一絕緣層及第三絕緣層上形成第四絕緣膜；對第四絕緣膜進行化學機械拋光處理直到露出第三絕緣層，來形成第四絕緣層；在第四絕緣層及第三絕緣層上形成第二遮罩；藉由使用第二遮罩形成源極電極層、汲極電極層、第五絕緣層以及第六絕緣層；在第四絕緣層、第六絕緣層、以及半導體層上形成第二氧化物膜；在第二氧化物膜上形成第五絕緣膜；在第五絕緣膜上形成第二導電膜；對第二導電膜、第五絕緣膜以及第二氧化物膜進行化學機械拋光處理形成第二氧化物層、閘極絕緣層以及閘極電極層。
另外，較佳的是：在形成半導體膜之後進行第一加熱處理；在形成第三絕緣膜時形成第二絕緣膜和第三絕緣膜的混合層，並且同時對混合層或第二絕緣膜添加氧；在第二氧化物層、閘極絕緣層、閘極電極層、第四絕緣層以及第六絕緣層上形成第七絕緣層；在形成第七絕緣層時形成第四絕緣層和第七絕緣層的混合層，並且同時對混合層或第四絕緣層添加氧；進行第二加熱處理，使氧擴 散到半導體層。
另外，較佳的是：第二絕緣膜及第四絕緣膜為包含氧的絕緣膜，並且第三絕緣膜及第七絕緣層藉由使用氧氣體的濺射法形成。
另外，較佳的是：第二絕緣膜及第四絕緣膜為氧化矽膜，並且第三絕緣膜及第七絕緣層藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
另外，較佳為在300℃以上且450℃以下的溫度下進行第二加熱處理。
另外，可以採用使用半導體裝置、麥克風、揚聲器以及外殼的結構。
藉由使用本發明的一個實施方式，能夠減少電晶體附近的寄生電容。另外，能夠提供一種電特性良好的半導體裝置。另外，能夠提供一種可靠性高的半導體裝置。另外，能夠減少起因於製程的電晶體或半導體裝置的特性的不均勻。另外，能夠使電晶體的製程穩定化。另外，能夠提供一種包括氧缺陷少的氧化物半導體層的半導體裝置。另外，能夠提供一種可以藉由簡單的製程形成的半導體裝置。另外，能夠提供一種具有可以降低氧化物半導體層附近的介面能階的結構的半導體裝置。另外，能夠提供一種低功耗的半導體裝置。另外，能夠提供一種新穎的半導體裝置等。另外，能夠提供一種上述半導體裝置的製造方法。
注意，這些效果的記載並不妨礙其他效果的 存在。此外，本發明的一個實施方式並不具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載這些效果以外的效果是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些以外的效果。
10‧‧‧電晶體
11‧‧‧電晶體
12‧‧‧電晶體
20‧‧‧顯示裝置
21‧‧‧表示區域
22‧‧‧週邊電路
24‧‧‧發光裝置
60‧‧‧電容元件
70‧‧‧發光元件
80‧‧‧液晶元件
100‧‧‧基板
103‧‧‧偏光板
105‧‧‧保護基板
110‧‧‧絕緣層
120‧‧‧半導體層
121‧‧‧絕緣體
121a‧‧‧絕緣體膜
122‧‧‧半導體層
122a‧‧‧半導體膜
123‧‧‧絕緣體
123a‧‧‧絕緣體膜
124‧‧‧氧化物層
130‧‧‧源極電極層
130a‧‧‧導電膜
130b‧‧‧導電層
140‧‧‧汲極電極層
150‧‧‧閘極絕緣層
150a‧‧‧絕緣膜
160‧‧‧閘極電極層
160a‧‧‧導電膜
161‧‧‧閘極電極層
162‧‧‧閘極電極層
165‧‧‧導電層
166‧‧‧導電層
167‧‧‧導電層
170‧‧‧絕緣層
170a‧‧‧絕緣膜
171‧‧‧混合層
171b‧‧‧絕緣層
172‧‧‧氧
173‧‧‧絕緣層
173a‧‧‧絕緣膜
174‧‧‧槽部
175‧‧‧絕緣層
175a‧‧‧絕緣膜
175b‧‧‧絕緣層
176‧‧‧光阻遮罩
177‧‧‧絕緣層
177a‧‧‧絕緣膜
190‧‧‧導電層
195‧‧‧導電層
200‧‧‧攝像裝置
201‧‧‧開關
202‧‧‧開關
203‧‧‧開關
210‧‧‧像素部
211‧‧‧像素
212‧‧‧子像素
212B‧‧‧子像素
212G‧‧‧子像素
212R‧‧‧子像素
220‧‧‧光電轉換元件
230‧‧‧像素電路
231‧‧‧佈線
247‧‧‧佈線
248‧‧‧佈線
249‧‧‧佈線
250‧‧‧佈線
253‧‧‧佈線
254‧‧‧濾光片
254B‧‧‧濾光片
254G‧‧‧濾光片
254R‧‧‧濾光片
255‧‧‧透鏡
256‧‧‧光
257‧‧‧佈線
260‧‧‧週邊電路
270‧‧‧週邊電路
280‧‧‧週邊電路
290‧‧‧週邊電路
291‧‧‧光源
300‧‧‧矽基板
310‧‧‧層
320‧‧‧層
330‧‧‧層
340‧‧‧層
351‧‧‧電晶體
352‧‧‧電晶體
353‧‧‧電晶體
360‧‧‧光電二極體
361‧‧‧陽極
362‧‧‧陰極
363‧‧‧低電阻區域
365‧‧‧光電二極體
366‧‧‧半導體層
367‧‧‧半導體層
368‧‧‧半導體層
370‧‧‧插頭
371‧‧‧佈線
372‧‧‧佈線
373‧‧‧佈線
374‧‧‧佈線
400‧‧‧基板
402‧‧‧保護基板
403‧‧‧偏光板
410‧‧‧導電層
418‧‧‧遮光層
420‧‧‧絕緣層
430‧‧‧絕緣層
440‧‧‧間隔物
450‧‧‧EL層
460‧‧‧彩色層
470‧‧‧黏合層
473‧‧‧黏合層
474‧‧‧黏合層
475‧‧‧黏合層
476‧‧‧黏合層
480‧‧‧導電層
490‧‧‧液晶層
510‧‧‧各向異性導電層
530‧‧‧光學調整層
601‧‧‧前驅物
602‧‧‧前驅物
700‧‧‧基板
701‧‧‧像素部
702‧‧‧掃描線驅動電路
703‧‧‧掃描線驅動電路
704‧‧‧信號線驅動電路
710‧‧‧電容佈線
712‧‧‧掃描線
713‧‧‧掃描線
714‧‧‧信號線
716‧‧‧電晶體
717‧‧‧電晶體
718‧‧‧液晶元件
719‧‧‧液晶元件
720‧‧‧像素
721‧‧‧切換電晶體
722‧‧‧驅動電晶體
723‧‧‧電容元件
724‧‧‧發光元件
725‧‧‧信號線
726‧‧‧掃描線
727‧‧‧電源線
728‧‧‧共用電極
800‧‧‧RF標籤
801‧‧‧通信器
802‧‧‧天線
803‧‧‧無線信號
804‧‧‧天線
805‧‧‧整流電路
806‧‧‧定電壓電路
807‧‧‧解調變電路
808‧‧‧調變電路
809‧‧‧邏輯電路
810‧‧‧記憶體電路
811‧‧‧ROM
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
1700‧‧‧被成膜基板
1701‧‧‧腔室
1702‧‧‧裝載室
1703‧‧‧預處理室
1704‧‧‧腔室
1705‧‧‧腔室
1706‧‧‧卸載室
1711a‧‧‧原料供應部
1711b‧‧‧原料供應部
1712a‧‧‧高速閥
1712b‧‧‧高速閥
1713a‧‧‧原料導入口
1713b‧‧‧原料導入口
1714‧‧‧原料排出口
1715‧‧‧排氣裝置
1716‧‧‧基板支架
1720‧‧‧傳送室
2100‧‧‧電晶體
2200‧‧‧電晶體
2201‧‧‧絕緣體
2202‧‧‧佈線
2203‧‧‧插頭
2204‧‧‧絕緣體
2205‧‧‧佈線
2207‧‧‧絕緣體
2210‧‧‧中間層
2211‧‧‧半導體基板
2212‧‧‧絕緣體
2213‧‧‧閘極電極
2214‧‧‧閘極絕緣體
2215‧‧‧源極區域及汲極區域
2750‧‧‧插板
2751‧‧‧晶片
2752‧‧‧端子
2753‧‧‧模鑄樹脂
2800‧‧‧面板
2801‧‧‧印刷線路板
2802‧‧‧封裝
2803‧‧‧FPC
2804‧‧‧電池
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
4000‧‧‧RF標籤
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
6000‧‧‧顯示模組
6001‧‧‧上蓋
6002‧‧‧下蓋
6003‧‧‧FPC
6004‧‧‧觸控面板
6005‧‧‧FPC
6006‧‧‧顯示面板
6007‧‧‧背光單元
6008‧‧‧光源
6009‧‧‧框架
6010‧‧‧印刷電路板
6011‧‧‧電池
7101‧‧‧外殼
7102‧‧‧外殼
7103‧‧‧顯示部
7104‧‧‧顯示部
7105‧‧‧麥克風
7106‧‧‧揚聲器
7107‧‧‧操作鍵
7108‧‧‧觸控筆
7302‧‧‧外殼
7304‧‧‧顯示部
7311‧‧‧操作按鈕
7312‧‧‧操作按鈕
7313‧‧‧連接端子
7321‧‧‧腕帶
7322‧‧‧錶帶扣
7501‧‧‧外殼
7502‧‧‧顯示部
7503‧‧‧操作按鈕
7504‧‧‧外部連接埠
7505‧‧‧揚聲器
7506‧‧‧麥克風
7701‧‧‧外殼
7702‧‧‧外殼
7703‧‧‧顯示部
7704‧‧‧操作鍵
7705‧‧‧透鏡
7706‧‧‧連接部
7921‧‧‧電線杆
7922‧‧‧顯示部
8000‧‧‧照相機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧操作按鈕
8004‧‧‧快門按鈕
8005‧‧‧連接部
8006‧‧‧透鏡
8100‧‧‧取景器
8101‧‧‧外殼
8102‧‧‧顯示部
8103‧‧‧按鈕
8121‧‧‧外殼
8122‧‧‧顯示部
8123‧‧‧鍵盤
8124‧‧‧指向裝置
8200‧‧‧頭戴顯示器
8201‧‧‧安裝部
8202‧‧‧透鏡
8203‧‧‧主體
8204‧‧‧顯示部
8205‧‧‧電纜
8206‧‧‧電池
9700‧‧‧汽車
9701‧‧‧車體
9702‧‧‧車輪
9703‧‧‧儀表板
9704‧‧‧燈
9710‧‧‧顯示部
9711‧‧‧顯示部
9712‧‧‧顯示部
9713‧‧‧顯示部
9714‧‧‧顯示部
9715‧‧‧顯示部
9721‧‧‧顯示部
9722‧‧‧顯示部
9723‧‧‧顯示部
在圖式中：圖1A至1C是說明電晶體的俯視圖及剖面圖；圖2A至2D是說明電晶體的剖面圖；圖3A和3B是電晶體的放大剖面圖及能帶圖；圖4A至4D是示出ALD成膜原理的模式圖；圖5A和5B的ALD裝置的示意圖；圖6A至6C是說明電晶體的製造方法的俯視圖及剖面圖；圖7A至7C是說明電晶體的製造方法的俯視圖及剖面圖；圖8A至8C是說明電晶體的製造方法的俯視圖及剖面圖；圖9A至9C是說明電晶體的製造方法的俯視圖及剖面圖；圖10A至10C是說明電晶體的製造方法的俯視圖及剖面圖；圖11A至11C是說明電晶體的製造方法的俯視圖及剖面圖； 圖12A至12C是說明電晶體的製造方法的俯視圖及剖面圖；圖13A至13C是說明電晶體的製造方法的俯視圖及剖面圖；圖14A至14C是說明電晶體的製造方法的俯視圖及剖面圖；圖15A至15C是說明電晶體的俯視圖及剖面圖；圖16A至16C是說明電晶體的製造方法的俯視圖及剖面圖；圖17A至17C是說明電晶體的製造方法的俯視圖及剖面圖；圖18A至18C是說明電晶體的製造方法的俯視圖及剖面圖；圖19A至19C是說明電晶體的製造方法的俯視圖及剖面圖；圖20A至20C是說明電晶體的製造方法的俯視圖及剖面圖；圖21A至21D是說明電晶體的製造方法的剖面圖；圖22A至22D是說明電晶體的製造方法的剖面圖；圖23A至23C是說明電晶體的製造方法的俯視圖及剖面圖；圖24A至24C是說明電晶體的俯視圖及剖面圖；圖25A至25C是說明電晶體的製造方法的俯視圖及剖面圖； 圖26A至26C是說明電晶體的製造方法的俯視圖及剖面圖；圖27A至27C是說明電晶體的製造方法的俯視圖及剖面圖；圖28A至28C是說明電晶體的製造方法的俯視圖及剖面圖；圖29A至29C是說明電晶體的製造方法的俯視圖及剖面圖；圖30A至30C是說明電晶體的製造方法的俯視圖及剖面圖；圖31A至31C是說明電晶體的製造方法的俯視圖及剖面圖；圖32A至32C是說明電晶體的製造方法的俯視圖及剖面圖；圖33A至33D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖34A至34D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖35A至35C是說明藉由XRD的CAAC-OS及單晶氧化物半導體的結構分析的圖；圖36A和36B是示出CAAC-OS的電子繞射圖案的圖；圖37是示出藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖； 圖38A至38D是半導體裝置的剖面圖及電路圖；圖39A至39C是半導體裝置的剖面圖及電路圖；圖40A和40B是示出攝像裝置的平面圖；圖41A和41B是示出攝像裝置的像素的平面圖；圖42A和42B是示出攝像裝置的剖面圖；圖43A和43B是示出攝像裝置的剖面圖；圖44是說明RF標籤的結構例子的圖；圖45是說明CPU的結構例子的圖；圖46是記憶元件的電路圖；圖47A至47C是說明顯示裝置的結構例子的圖及像素的電路圖；圖48A和48B是說明顯示裝置的俯視圖及剖面圖；圖49A和49B是說明顯示裝置的俯視圖及剖面圖；圖50是說明顯示模組的圖；圖51A是表示使用引線框型的封裝件的剖面結構的透視圖且圖51B是表示模組的結構的圖；圖52A至52E是說明電子裝置的圖；圖53A至53D是說明電子裝置的圖；圖54A至54C是說明電子裝置的圖；圖55A至55F是說明電子裝置的圖。
參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下的說明，所屬技術領域的通常知識者 可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同組件的陰影。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
在此，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如 可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即， 以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，在本說明書等中，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構 中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，上述第一連接路徑不具有第二連接路徑，上述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，上述第一連接路徑是經過Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，上述第三連接路徑不具有上述第二連接路徑，上述第三連接路徑是經過Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路 徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
〈關於說明圖式的記載的附加說明〉
在本說明書等中，“上”“下”等表示配置的詞句是為了方便參照圖式對組件的位置關係進行說明而使用的。另外，組件的位置關係是根據描述各組件的方向適當地改變的。因此，不限定於在本說明書中說明過的詞句，根據情況可以適當地更換表述方式。
此外，“上”或“下”這樣的用語不限定組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，當記載為“絕緣層A上的電極B”時，不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括絕緣層A與電極B之間包括其他組件的情況。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
此外，為了便於說明，在圖式中，任意示出尺寸、層的厚度或區域。因此，本發明並不限定於圖式中的尺寸。此外，圖式是為了明確起見而示意性地示出的，而不限定於圖式所示的形狀或數值等。
此外，在俯視圖(也稱為平面圖、佈局圖)或立體圖等的圖式中，為了明確起見，有時省略部分組件的圖示。
另外，“相同”可以是指具有相同的面積或相同的形狀的，或者也可以是指從基板表面向垂直方向有相同的高度。可以將“相同的高度”換稱為“相同的平面”。另外，在製程的方面來看可以設想不成為完全相同的形狀、相同的平面以及相同的高度，因此雖然是大致相同的，但是也可以稱為是相同的。
〈關於可以換個方式表述的記載的附加說明〉
在本說明書等中，當說明電晶體的連接關係時，記載為“源極和汲極中的一個”(或者第一電極或第一端子)或“源極和汲極中的另一個”(或者第二電極或第二端子)。這是因為電晶體的源極和汲極根據電晶體的結構或工作條件等而改變。此外，根據情況可以將電晶體的源極和汲極適當地換稱為源極(汲極)端子或源極(汲極)電極等。
此外，在本說明書等中，“電極”或“佈線”這樣的用語不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”這樣的用語還包括多個“電極”或“佈線”被形成為一體的情況等。
此外，在本說明書等中，電晶體是指至少包括閘極、汲極以及源極的三個端子的元件。在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區，並電流能夠流過汲極、通道區以及源極。
在此，因為源極和汲極根據電晶體的結構或工作條件等而調換，因此很難限定哪個是源極哪個是汲極。因此，有時將用作源極的部分或用作汲極的部分不稱為源極或汲極，而將源極和汲極中的一個稱為第一電極並將源極和汲極中的另一個稱為第二電極。
注意，本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混同而附上的，而不是 為了在數目方面上進行限定而附的。
另外，在本說明書等中，在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuits：軟性印刷電路板)或TCP(Tape Carrier Package：捲帶式封裝)等的裝置或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式直接安裝有IC(積體電路)的裝置有時被稱為顯示裝置。
另外，根據情況或狀況，可以互相調換“膜”和“層”。例如，有時可以將“導電層”更換為“導電膜”。此外，有時可以將“絕緣膜”更換為“絕緣層”。
〈關於詞句的定義的附記〉
下面，對本說明書等中的各詞句的定義進行說明。
在本說明書等中，“溝槽”或“槽”是指叫細的帶狀的凹部。
另外，在本說明書中，例如將氧氮化矽膜有時記載為SiOxNy。此時，x及y既可以是自然數，又可以是具有小數點的數。
〈關於連接〉
在本說明書中，“A與B連接”除了包括A與B直接連接的情況以外，還包括A與B電連接的情況。在此，“使A與B電連接”的描述是指當在A與B之間存在具有某種電作用的物件時，能夠進行A和B的電信號的授受。
注意，在一個實施方式中說明的內容(或者其一部分)可以應用於、組合於或者替換成在該實施方式中說明的其他內容(或者其一部分)和/或在其他的一個或多個實施方式中說明的內容(或者其一部分)。
注意，在實施方式中說明的內容是指在各種實施方式中利用各種圖式而說明的內容或利用說明書所記載的文章而說明的內容。
另外，藉由在一個實施方式中示出的圖式(或者其一部分)與該圖式的其他部分、在該實施方式中示出的其他圖式(或者其一部分)和/或在一個或多個其他實施方式中示出的圖式(或者其一部分)組合，可以構成更多圖式。
實施方式1
在本實施方式中，參照圖式說明本發明的一個實施方式的半導體裝置及其製造方法。
圖1A、圖1B以及圖1C是本發明的一個實施方式的電晶體10的俯視圖及剖面圖。圖1A是俯視圖，圖1B是圖1A所示的點劃線A1-A2間的剖面圖，並且圖1C是圖1A所示的點劃線A3-A4間的剖面圖。注意，在圖1A中，為了明確起見，放大、縮小或省略一部分的組件。另外，有時將點劃線A1-A2的方向稱為通道長度方向，將點劃線A3-A4的方向稱為通道寬度方向。
電晶體10包括基板100、絕緣層110、絕緣 體121、半導體層122、絕緣體123、源極電極層130、汲極電極層140、閘極絕緣層150、閘極電極層160、絕緣層175、絕緣層173以及絕緣層170。電晶體10在基板100上包括絕緣層110。電晶體10在絕緣層110上包括絕緣體121。電晶體10在絕緣體121上包括半導體層122。電晶體10在半導體層122上包括源極電極層130及汲極電極層140，並且源極電極層130及汲極電極層140與半導體層122電連接。電晶體10包括絕緣層173，並且絕緣層173具有與絕緣體121、半導體層122、絕緣體123、源極電極層130以及汲極電極層140的各側面接觸的區域。電晶體10在絕緣層173、源極電極層130以及汲極電極層140上包括絕緣層175，絕緣層175具有與絕緣體123的側面接觸的區域。電晶體10在半導體層122上包括絕緣體123，並且如圖1C所示，絕緣體123具有與絕緣體121、絕緣層173及絕緣層175的各側面接觸的區域。另外，如圖1B所示，絕緣體123具有與絕緣層170的底面、絕緣層175、源極電極層130及汲極電極層140的各側面接觸的區域。電晶體10在絕緣體123上包括閘極絕緣層150。電晶體10在閘極絕緣層150上包括閘極電極層160。
〈關於絕緣體〉
另外，絕緣體(例如絕緣體121、絕緣體123)是指在基本上具有絕緣性且當閘極電場或汲極電場變強時可以在 與半導體層的介面附近電流流過的層。
另外，上面所述的結構的特徵在於具有高散熱效果，這是因為半導體層122及絕緣體123各自具有與源極電極層130及汲極電極層140接觸的區域，所以對由於電晶體10的工作而發生在絕緣體121、半導體層122以及絕緣體123中的熱可以進行足夠地散熱。
另外，在電晶體10中，當形成絕緣層170時，在與絕緣層175的介面形成含有絕緣層175的材料、絕緣層170的材料或形成絕緣層170時所使用的氣體等的混合層，對該混合層或絕緣層175添加氧(稱為過量氧或exO)。藉由進行加熱處理，該氧擴散到半導體層122，而可以對存在於絕緣體121、半導體層122中的氧缺陷填補該氧。由此，能夠提高電晶體特性(例如臨界值及可靠性等)。
注意，由於例如在藉由濺射法進行成膜時施加的電壓、電力、電漿、或基板溫度等的影響，在形成絕緣層170時被添加的該過量氧是處於氧自由基、氧離子、或氧原子等各種狀態而存在的。此時，該過量氧處於比穩定狀態具有更多能量的狀態，並且可以進入絕緣層175中。
注意，添加氧的方法不被限定於上述方法，既可以在形成絕緣層110時包含該過量氧，又可以在形成絕緣層110之後採用其他方法(例如離子植入法、電漿浸沒離子佈植技術等)。
如圖1C中的點劃線A3-A4間的剖面圖所示，在電晶體10中，閘極電極層160在通道寬度方向上隔著閘極絕緣層150與絕緣體121、半導體層122以及絕緣體123的側面相對。就是說，在對閘極電極層160施加電壓時，在通道寬度方向上絕緣體121、半導體層122、絕緣體123被閘極電極層160的電場圍繞。將其半導體層122被閘極電極層160的電場圍繞的電晶體的結構稱為surrounded channel(s-channel：圍繞通道)結構。另外，在電晶體10中可以利用槽以自對準地形成閘極電極層、源極電極層以及汲極電極層，由此緩和位置對準精度，而能夠容易製造微型電晶體。另外，本實施方式所示的這種結構稱為自對準(Self Align或SA)s-channel FET(場效應電晶體)結構、溝槽閘極(Trench gate)s-channel FET結構、TGSA(Trench Gate Self Align：溝槽閘極對準)s-channel FET結構或GLSA(Gate Last Self Align：後閘極對準)s-channel FET結構。
在此，在將絕緣體121、半導體層122、以及絕緣體123統稱為半導體層120的情況下，在TGSA結構的電晶體中，當該電晶體處於導通狀態時在半導體層120的整體(塊體；bulk)中形成通道，因此通態電流增大。另一方面，當該電晶體處於關閉狀態時可以使形成在半導體層120中的整個通道區域空乏化，因此可以進一步減少關態電流。
另外，因為電晶體10具有TGSA結構，所以 可以減少在閘極電極-源極電極間或在閘極電極-汲極電極間發生的寄生電容，而電晶體10的截止頻率特性提高等，因此可以使電晶體10非常快地回應。
另外，在本實施方式中，如後面說明，對成為絕緣層175的第二絕緣膜進行平坦化處理直到露出源極電極層130及汲極電極層140，然後形成成為絕緣層173的第三絕緣膜。此時，在絕緣層173的頂面和源極電極層130及汲極電極層140的頂面較佳為平行於基板面並位於同一個平面中。由此，在基板面內對源極電極層130及汲極電極層140上的絕緣層173均勻地進行成膜，而能夠使槽部174的形成製程(例如，蝕刻處理時間等)穩定，而可以穩定地製造電晶體10。因此可以使電晶體的形狀穩定，而抑制電晶體特性的不均勻。
另外，源極電極層130或汲極電極層140的頂面位置也可以比閘極電極層160的底面位置低，又可以相同，還可以高。
另外，在電晶體10中，閘極電極層160的頂面位置也可以比絕緣層175的頂面位置低。另外，在電晶體10中，源極電極層130及汲極電極層140也可以在通道長度方向上比半導體層122短，又可以長。
〈關於通道長度〉
注意，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於導通狀態時在半導體中電流流過的 部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中都成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度被定為是形成通道的區域中的任一個值、最大值、最小值或平均值。
〈關於通道寬度〉
例如，通道寬度是指半導體(或在電晶體處於導通狀態時在半導體中電流流過的部分)和閘極電極重疊的區域的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中都成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度被定為是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖中所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時實效的通道寬度大於電晶體的俯視圖中所示的外觀上的通道寬度，而不能忽略其影響。例如，在包括微小且三維通道的電晶體中，有時形成在半導體的側面上的通道區域的比例變大。在此情況下，實際形成通道時獲得的實效的通道 寬度大於俯視圖中所示的外觀上的通道寬度。
但是，在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要假定預先知道半導體的形狀。因此，當不清楚半導體的形狀時，難以正確地測量實效通道寬度。
〈關於SCW〉
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極重疊的區域中的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在只記載為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在只記載為“通道寬度”時，有時是指實效通道寬度。此外，藉由取得剖面TEM影像等並對其進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的值不同。
〈微型化時的特性提升〉
為了實現半導體裝置的高集成化，必須進行電晶體的 微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化，尤其是通道寬度的縮短導致通態電流的降低。
然而，在圖1A至圖1C所示的本發明的一個實施方式的電晶體中，如上所述以覆蓋形成通道的半導體層122的方式形成有絕緣體123，通道形成層與閘極絕緣膜沒有接觸。因此，能夠抑制在通道形成層與閘極絕緣層的介面產生的載子散射，而可以增高電晶體的通態電流。
另外，在本發明的一個實施方式的電晶體中，以在通道寬度方向上電性上包圍成為通道的半導體層122的方式形成有閘極電極層160，由此閘極電場除了在垂直方向上之外，還在側面方向上施加到半導體層122。就是說，因為閘極電場施加到半導體層122整體，而在半導體層122整體電流流過，所以可以進一步增高通態電流。
此外，在本發明的一個實施方式的電晶體中，藉由將絕緣體123形成在絕緣體121及半導體層122上來得到不容易產生介面能階的效果，或者藉由將半導體層122成為位於中間層來得到消除從上下方混入的雜質的影響的效果等。因此，除了上述可以增高電晶體的通態電流的效果之外，還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此，可以降低Icut(閘極電壓VG為0V時的電流)，而可以降低功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。
另外，雖然在本實施方式中示出在半導體層120(半導體層122)等中形成通道等的情況的例子，但是本發明的實施方式的一個實施方式不侷限於此。例如，根據情況，可以使用包含矽(包括應變矽)、鍺、矽鍺、碳化矽、砷化鎵、鋁砷化鎵、銦磷、氮化鎵、有機半導體等的材料形成通道、通道附近、源極區域及汲極區域等。
〈電晶體的結構〉
以下示出本實施方式的電晶體的結構。
〈〈基板100〉〉
基板100例如可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以在上述基板上設置半導體元件並將其用作基板100。基板100不侷限於簡單的支撐材料，也可以是形成有電晶體等其他裝置的基板。此時，電晶體的閘極電極層160、源極電極層130和汲極電極層140中的至少一個也可以與上述其他裝置電連接。
此外，作為基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板100上。在此 情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板100，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板100也可以具有伸縮性。此外，基板100可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板100的厚度例如為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板100形成得薄，可以實現半導體裝置的輕量化。另外，藉由將基板100形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩解基板100上的半導體裝置因掉落等而受到的衝擊等。亦即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板100，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。具有撓性的基板100的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為具有撓性的基板100，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂、聚四氟乙烯(PTFE)等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板100。
〈〈絕緣層110〉〉
絕緣層110除了防止雜質從基板100擴散的功能以外，還可以具有對半導體層120(半導體層122)供應氧的功能。因此，絕緣層110較佳為包含氧，更佳為包含比化學計量比多的氧。例如，絕緣層110為利用熱脫附譜(TDS(Thermal Desorption Spectroscopy))分析而得到的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上的膜。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。此外，如上所述，當基板100是形成有其他裝置的基板時，絕緣層110還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing：化學機械拋光)法等進行平坦化處理，以使其表面平坦。
〈〈絕緣體121、123、半導體層122〉〉
作為絕緣體121、半導體層122及絕緣體123中可以使用的氧化物較佳為至少包含In(銦)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物作為半導體的電晶體的電特性偏差，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。典型的是，有In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Zn-Mg氧化物、In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以 舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
此外，當絕緣體123是In-M-Zn氧化物時，假設為In與M之和為100atomic%的情況下，In和M的原子數比率較佳為In為25atomic%以上且M小於75atomic%，更佳為In為34atomic%以上且M小於66atomic%。
可以藉由飛行時間二次離子質譜分析法(TOF-SIMS)、X射線光電子能譜(XPS)或ICP質量分析(ICP-MS)來對絕緣體123中的銦或鎵等的含量進行比較。
由於半導體層122的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上，所以可以減少電晶體10的關態電流。
半導體層122的厚度較佳為3nm以上且200nm以下，更佳為3nm以上且100nm以下，進一步較佳為3nm以上且50nm以下。
絕緣體121及絕緣體123是包含構成半導體層122的元素中的一種以上的氧化物膜。由此，半導體層122與絕緣體121及半導體層122與絕緣體123之間的各介面不容易發生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體10的場效移動率得到提高。
作為絕緣體121、絕緣體123，典型的是In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Ga-Zn氧化 物、Zn-Mg氧化物、In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)，並且與半導體層122相比，絕緣體121及絕緣體123的導帶底的能量較接近於真空能階，典型的是，絕緣體121及絕緣體123的導帶底的能量能階和半導體層122的導帶底的能量能階之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換言之，絕緣體121及絕緣體123的電子親和力與半導體層122的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。注意，電子親和力是指真空能階和導帶底能階之間的能量差。
藉由使絕緣體121及絕緣體123具有其原子個數比高於In的原子數比的Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd，有時得到如下效果：(1)增大絕緣體121、半導體層122及絕緣體123的能隙。(2)減小絕緣體121及絕緣體123的電子親和力。(3)遮蔽來自外部的雜質。(4)絕緣性比半導體層122高。(5)由於Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd是與氧的鍵合力強的金屬元素，所以藉由具有其原子個數比高於In的原子數比的Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd，不容易產生氧缺陷。
由於絕緣體121及絕緣體123的絕緣性比半導體層122高，所以絕緣體121及絕緣體123具有與閘極 絕緣層相同的功能。
另外，在絕緣體121及絕緣體123為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳為：In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。
另外，當絕緣體121及絕緣體123為In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，與半導體層122相比，絕緣體121及絕緣體123所包含的M(Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)的原子個數比高，典型地為半導體層122所包含的上述原子的1.5倍以上，較佳為2倍以上，更佳為3倍以上的原子個數比。上述由M表示的元素的與氧的鍵合力比銦強，因此具有抑制氧缺陷產生在絕緣體121及絕緣體123中的功能。就是說，絕緣體121及絕緣體123是與半導體層122相比不容易產生氧缺陷的氧化物膜。
另外，半導體層122的銦含量較佳為比絕緣體121及絕緣體123高。在半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此，藉由將銦含量高的氧化物用於半導體層122，可以實現高場效移動率的電晶體。
當半導體層122是In-M-Zn氧化物(M為Al、 Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，在用於形成半導體層122時的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作半導體層122的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，有In：M：Zn=1：1：1、1：1：1.2、2：1：1.5、2：1：2.3、3：1：2、4：2：3、4：2：4.1等。
當絕緣體121及絕緣體123是In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，在用於形成絕緣體121及絕緣體123時的靶材的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，較佳為x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。藉由使z2/y2為1以上且6以下，可以容易形成CAAC-OS膜作為絕緣體121及絕緣體123。作為靶材的金屬元素的原子個數比的典型例子，有In：M：Zn=1：3：2、1：3：4、1：3：6、1：3：8、1：4：4、1：4：5、1：4：6、1：4：7、1：4：8、1：5：5、1：5：6、1：5：7、1：5：8、1：6：8、1：6：4、1：9：6等。
絕緣體121及絕緣體123的原子個數比作為誤差會包括上述原子個數比的±40%的變動。
另外，絕緣體123既可以使用金屬氧化物， 例如氧化鋁(AlOx)、氧化鎵(GaOx)、氧化鉿(HfOx)、氧化矽(SiOx)、氧化鍺(GeOx)或氧化鋯(ZrOx)代替上述In-M-Zn氧化物、又可以在絕緣體123上具有該金屬氧化物。
注意，原子個數比並不侷限於此，根據所需要的半導體特性使用適當的原子個數比的材料即可。
另外，絕緣體121的組成也可以與絕緣體123相同。例如，作為絕緣體121及絕緣體123，可以使用濺射中的靶材的金屬元素的原子個數比為In：Ga：Zn=1：3：2、1：3：4或1：4：5的In-Ga-Zn氧化物。
此外，絕緣體121的組成也可以與絕緣體123不同。例如，作為絕緣體121，可以使用濺射中的靶材的金屬元素的原子個數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物，並且作為絕緣體123，可以使用靶材的金屬元素的原子個數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物。
絕緣體121、半導體層122及絕緣體123的厚度較佳為3nm以上且100nm以下，或者3nm以上且50nm以下。
在此，半導體層122的厚度既可以比絕緣體121薄或厚，又可以與絕緣體121相同。例如，當將半導體層122形成得厚時，可以提高電晶體的通態電流。另外，絕緣體121只要具有抑制生成與半導體層122之間的介面態的效果的程度的厚度即可。例如，半導體層122的厚度可以大於絕緣體121的厚度的1倍，或者可以為絕緣 體121的厚度的2倍以上、4倍以上或6倍以上。在不需要提高電晶體的通態電流的情況下，絕緣體121的厚度也可以比半導體層122的厚度厚。例如，當絕緣層110、絕緣層170、絕緣層173或絕緣層175具有過量氧時，藉由進行加熱處理，該氧擴散，來使半導體層122所包含的氧缺陷的量降低，從而可以使半導體裝置的電特性穩定。
另外，絕緣體123與絕緣體121同樣地只要具有抑制生成與半導體層122之間的介面態的效果的程度的厚度即可。例如，絕緣體123的厚度與絕緣體121相同，或者比絕緣體121薄即可。當絕緣體123厚時，來自閘極電極層160的電場有可能會到達半導體層122，由此較佳為將絕緣體123形成得薄。另外，絕緣體123所包含的氧擴散到源極電極層130及汲極電極層140並防止源極電極層130及汲極電極層140的氧化，由此較佳為將絕緣體123形成得薄。例如，絕緣體123的厚度比半導體層122薄即可。另外，絕緣體123的厚度不侷限於此，考慮閘極絕緣層150的耐壓，根據驅動電晶體的電壓而適當地設定絕緣體123的厚度即可。
當絕緣體121、半導體層122及絕緣體123的各組成都不同時，有時其介面可以使用STEM(Scanning Transmission Electron Microscopy：掃描穿透式電子顯微鏡)進行觀察。
〈氫濃度〉
絕緣體121、半導體層122及絕緣體123所含有的氫與鍵合於金屬原子的氧起反應而生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時會生成作為載子的電子。另外，當氫的一部分與鍵合於金屬原子的氧發生鍵合時，有時會生成作為載子的電子。因此，使用含有氫的氧化物作為半導體的電晶體容易具有常導通特性。
由此，較佳為儘可能地減少絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處的氧缺陷及氫。例如，在絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處，藉由二次離子質譜法(SIMS：Secondary Ion Mass Spectrometry)測到的氫濃度為1×1016atoms/cm3以上且2×1020atoms/cm3以下，較佳為1×1016atoms/cm3以上且5×1019atoms/cm3以下，更佳為1×1016atoms/cm3以上且1×1019atoms/cm3以下，更佳為1×1016atoms/cm3以上且5×1018atoms/cm3以下。其結果是，電晶體10可以具有正的臨界電壓的電特性(也稱為常關閉特性)。
〈碳濃度、矽濃度〉
另外，在絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導 體層122與絕緣體123的介面處包含第14族元素之一的矽或碳時，絕緣體121、半導體層122及絕緣體123中的氧缺陷會增加而形成n型區域。由此，較佳為降低絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處的碳濃度及矽濃度。例如，藉由SIMS測到的碳濃度及矽濃度為1×1016atoms/cm3以上且1×1019atoms/cm3以下，較佳為1×1016atoms/cm3以上且5×1018atoms/cm3以下，更佳為1×1016atoms/cm3以上且2×1018atoms/cm3以下。其結果是，電晶體10具有正的臨界電壓的電特性(也稱為常關閉特性)。
〈鹼金屬濃度或鹼土金屬濃度〉
鹼金屬及鹼土金屬在與氧化物鍵合時有時會生成載子而使電晶體的關態電流增大。由此，較佳為降低絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處的鹼金屬或鹼土金屬的濃度。例如，藉由SIMS測到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。其結果是，電晶體10具有正的臨界電壓的電特性(也稱為常關閉特性)。
〈氮濃度〉
另外，在絕緣體121中、半導體層122中、絕緣體 123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處包含氮時，產生作為載子的電子，因此載子密度增加而形成n型區域。因此，使用含有氮的氧化物的電晶體容易具有常導通特性。由此，較佳為儘可能地降低絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處的氮。例如，在絕緣體121中、半導體層122中、絕緣體123中以及絕緣體121與半導體層122的介面處以及半導體層122與絕緣體123的介面處，藉由SIMS測到的氮濃度為1×1015atoms/cm3以上且5×1019atoms/cm3以下，較佳為1×1015atoms/cm3以上且5×1018atoms/cm3以下，更佳為1×1015atoms/cm3以上且1×1018atoms/cm3以下，更佳為1×1015atoms/cm3以上且5×1017atoms/cm3以下。其結果是，電晶體10具有正的臨界電壓的電特性(也稱為常關閉特性)。
〈載子密度〉
藉由減少絕緣體121、半導體層122及絕緣體123中的雜質，能夠降低絕緣體121、半導體層122及絕緣體123的載子密度。因此，絕緣體121、半導體層122及絕緣體123的載子密度為1×1015個/cm3以下，較佳為1×1013個/cm3以下，更佳為小於8×1011個/cm3，進一步較佳為小於1×1011個/cm3，最較佳為小於1×1010個/cm3，並且為1×10-9個/cm3以上。
藉由將雜質濃度及缺陷能階密度低的氧化物膜用於絕緣體121、半導體層122及絕緣體123，能夠製造具有更優良的電特性的電晶體。在此，將雜質濃度及缺陷能階密度較低(氧缺陷少)的狀態稱為高純度本質或實質上高純度本質。因為高純度本質或實質上高純度本質的氧化物膜的載子發生源較少，所以有時可以降低載子密度。由此，通道區域被形成在氧化物膜中的電晶體容易具有正的臨界電壓的電特性(也稱為常關閉特性)。此外，高純度本質或實質上高純度本質的氧化物膜具有較低的缺陷能階密度，因此有時其陷阱態密度也變低。此外，使用高純度本質或實質上高純度本質的氧化物膜形成的電晶體的關態電流顯著小，在源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流可以為半導體參數分析儀的測量極限以下，亦即1×10-13A以下。由此，通道區域被形成在氧化物膜中的電晶體有時成為其電特性的變動小且可靠性高的電晶體。
另外，將上述高度純化的氧化物膜用於通道形成區域的電晶體的關態電流極小。例如，當將其源極與汲極之間的電壓設定為0.1V、5V或10V左右時，可以使以電晶體的通道寬度標準化的關態電流降低到幾yA/μm至幾zA/μm。
絕緣體121、半導體層122及絕緣體123例如可以具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS、多晶結構、微晶結構或非晶結構。在非單晶結 構中，非晶結構的缺陷能階密度最高，CAAC-OS的缺陷能階密度最低。
絕緣體121、半導體層122及絕緣體123例如可以具有微晶結構。微晶結構的絕緣體121、半導體層122及絕緣體123例如包含1nm以上且小於10nm的尺寸的微晶。或者，微晶結構的氧化物膜例如是在非晶相中具有1nm以上且小於10nm的結晶部的混合相結構。
絕緣體121、半導體層122及絕緣體123例如可以是非晶結構。非晶結構的絕緣體121、半導體層122及絕緣體123例如原子排列無秩序且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
另外，絕緣體121、半導體層122及絕緣體123也可以是具有CAAC-OS、微晶結構和非晶結構中兩種以上的結構的區域的混合膜。作為混合膜，例如可以舉出具有非晶結構的區域、微晶結構的區域及CAAC-OS的區域的單層結構。或者，作為混合膜，例如可以舉出非晶結構的區域、微晶結構的區域及CAAC-OS的區域的疊層結構。
絕緣體121、半導體層122及絕緣體123例如也可以具有單晶結構。
藉由將與半導體層122相比不容易產生氧缺陷的氧化物膜以與半導體層122的頂面和底面接觸的方式設置，可以減少半導體層122中的氧缺陷。另外，半導體 層122與包含構成半導體層122的金屬元素中的一種以上的絕緣體121、絕緣體123接觸，因此絕緣體121與半導體層122的介面以及半導體層122與絕緣體123的介面的介面能階密度極低。例如，雖然在對絕緣層110添加氧之後，該氧藉由加熱處理經過絕緣體121向半導體層122移動，但是此時氧不容易被介面能階俘獲，從而能夠高效地使絕緣體121所包含的氧移動到半導體層122。其結果，能夠減少半導體層122所包含的氧缺陷。另外，由於也對絕緣體121添加氧，所以能夠減少絕緣體121中的氧缺陷。也就是說，可以至少降低半導體層122的局部能階密度。
另外，當半導體層122與構成元素不同的絕緣膜(例如，包含氧化矽膜的閘極絕緣層)接觸時，有時會形成介面能階，而該介面能階形成通道。在該情況下，有時會出現臨界電壓不同的第二電晶體，而電晶體的外觀上的臨界電壓變動。然而，包含構成半導體層122的金屬元素中的一種以上的絕緣體121及絕緣體123與半導體層122接觸，因此在絕緣體121與半導體層122的介面以及絕緣體123與半導體層122的介面不容易形成介面能階。
另外，絕緣體121及絕緣體123可以被用作障壁膜以用來抑制絕緣層110、閘極絕緣層150的構成元素混入到半導體層122，而形成起因於雜質的能階。
例如，當作為絕緣層110或閘極絕緣層150使用包含矽的絕緣膜時，該閘極絕緣層150中的矽或有可 能混入到絕緣層110或閘極絕緣層150中的碳有時會混入到絕緣體121或絕緣體123中的離介面有幾nm左右的部分。若矽、碳等雜質混入到半導體層122中則會形成雜質能階，該雜質能階有時成為施體且生成電子而n型化。
然而，若絕緣體121、絕緣體123的厚度比幾nm厚，混入的矽、碳等雜質則不會到達半導體層122，因此可以減少雜質能階的影響。
也就是說，藉由設置絕緣體121、絕緣體123，可以減少電晶體的臨界電壓等電特性的不均勻。
另外，當在閘極絕緣層150與半導體層122接觸的介面形成通道時，在該介面發生介面散射，而電晶體的場效移動率變低。然而，以與半導體層122接觸的方式設置有包含構成半導體層122的金屬元素中的一種以上的絕緣體121、絕緣體123，由此在半導體層122與絕緣體121、絕緣體123的介面不容易發生載子散射，從而可以提高電晶體的場效移動率。
在本實施方式中，不僅能夠減少半導體層122的氧缺陷量，還能夠減少與半導體層122接觸的絕緣體121、絕緣體123的氧缺陷量，因此可以降低半導體層122的局部能階密度。其結果，本實施方式所示的電晶體10可以具有臨界電壓的變動小且可靠性高的特性。另外，本實施方式所示的電晶體10具有優良的電特性。
另外，作為電晶體的閘極絕緣層，大多使用包含矽的絕緣膜，因此較佳為如本發明的一個實施方式的 電晶體那樣不使氧化物層的用作通道的區域與閘極絕緣層接觸。另外，當通道被形成在閘極絕緣層與氧化物層的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物層的用作通道的區域與閘極絕緣層分開。
因此，藉由使半導體層120具有絕緣體121、半導體層122及絕緣體123的疊層結構，能夠將通道形成在半導體層122中，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
另外，半導體層並不需要具有三層，也可以具有單層、兩層、四層以及五層以上的結構。當具有單層時，可以使用相當於本實施方式所示的半導體層122的層。
〈能帶圖〉
在此，說明能帶圖。為了簡單起見，能帶圖示出絕緣層110、絕緣體121、半導體層122、絕緣體123及閘極絕緣層150的導帶底的能量(Ec)。
如圖3A、圖3B所示，在絕緣體121、半導體層122及絕緣體123中，導帶底的能量連續地變化。這從由於絕緣體121、半導體層122及絕緣體123的構成元素相同，氧容易互相擴散的事實，也可以得到理解。由此可以說，雖然絕緣體121、半導體層122及絕緣體123是組成互不相同的膜的疊層體，但是在物性上是連續的。
主要成分相同而層疊的氧化物膜不是簡單地將各層層疊，而以形成連續結(在此，尤其是指各層之間的導帶底的能量連續地變化的U字形井(U-shaped well)結構)的方式形成。換言之，以在各層的介面處不存在會形成捕獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的多層膜的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
注意，圖3B示出絕緣體121的Ec與絕緣體123的Ec相同的情況，但是也可以相互不同。
從圖3B可知，半導體層122成為井(well)，在半導體層122中形成通道。另外，也可以將以半導體層122為底而導帶底的能量連續地變化的U字形井結構通道稱為埋入通道。
另外，在絕緣體121與氧化矽膜等絕緣膜之間以及絕緣體123與氧化矽膜等絕緣膜之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階。藉由設置絕緣體121及絕緣體123，可以使半導體層122和該陷阱能階相隔。注意，當絕緣體121的Ec與半導體層122的Ec之間或絕緣體123的Ec與半導體層122的Ec之間的能量差小時，有時半導體層122的電子越過該能量差到達陷阱能階。當成為負的固定電荷的電子被陷阱能階俘獲時，在絕緣膜的介面產生負的固定電荷，由此，電晶體的臨界電壓向正方向漂移。並且，在電晶體的長期保存測試中，陷阱有可能會不被固定，這導致產生特性的變動。
因此，為了降低電晶體的臨界電壓的變動，絕緣體121的Ec與半導體層122的Ec之間及絕緣體123的Ec與半導體層122的Ec之間需要能量差。該能量差都較佳為0.1eV以上，更佳為0.2eV以上。
另外，絕緣體121、半導體層122及絕緣體123較佳為包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。
另外，在圖3B所示的能帶圖中，也可以在半導體層122與閘極絕緣層150之間設置In-Ga氧化物(例如，原子個數比為In：Ga=7：93的In-Ga氧化物)或氧化鎵而不設置絕緣體123。或者，也可以在設置有絕緣體123的情況下在絕緣體123與閘極絕緣層150之間設置In-Ga氧化物或氧化鎵。
作為半導體層122，使用電子親和力比絕緣體121及絕緣體123大的氧化物。例如，作為半導體層122，可以使用電子親和力比絕緣體121及絕緣體123大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.2eV以上且0.4eV以下的氧化物。
由於本實施方式所示的電晶體包括構成半導體層122的金屬元素中的一種以上的絕緣體121、絕緣體123，所以介面能階不容易形成在絕緣體121與半導體層122的介面以及半導體層122與絕緣體123的介面。就是說，藉由設置絕緣體121、絕緣體123，可以減少電晶體的臨界電壓等電特性的不均勻及變動。
〈〈源極電極層130、汲極電極層140〉〉
源極電極層130、汲極電極層140較佳為單獨使用選自銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)等的材料、上述材料的合金、或以上述材料為主成分的包含氧、氮、氟、矽等的化合物的導電層的單層或疊層。例如，當採用疊層時，與半導體層122接觸的下側的導電層使用容易與氧鍵合的材料，而上側的導電層使用強耐氧化性材料。另外，較佳為使用同時實現耐熱性和導電性的鎢或鉬等高熔點材料。此外，較佳為使用鋁或銅等低電阻導電材料形成。並且，當使用Cu-Mn合金時，氧化錳被形成在與包含氧的絕緣體的介面，該氧化錳能夠抑制Cu的擴散，所以是較佳的。另外，當使用氮化鉭時，發揮抑制氫、氧的擴散的效果(阻擋性)，並且氮化鉭自身具有不容易氧化的效果，所以是較佳的。
當使容易與氧鍵合的導電材料與氧化物半導體層接觸時，發生氧化物半導體層中的氧擴散到容易與氧鍵合的導電材料一側的現象。在氧化物半導體層的與源極電極層或汲極電極層接觸的附近的區域中產生氧缺陷，膜所稍微包含的氫進入該氧缺陷而使該區域顯著n型化。因此，可以使n型化的該區域用作電晶體的源極或汲極。
例如，藉由採用作為下側的導電層使用W且 作為上側的導電層使用Pt的疊層結構，可以在使與導電層接觸的氧化物半導體n型化的同時，抑制與絕緣層175接觸所導致的導電層的氧化。
〈〈閘極絕緣層150〉〉
作為閘極絕緣層150，可以使用氧(O)、氮(N)、氟(F)、鋁(Al)、鎂(Mg)、矽(Si)、鎵(Ga)、鍺(Ge)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、鉿(Hf)、鉭(Ta)、鈦(Ti)等。例如，可以使用包含氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氮氧化矽(SiNxOy)、氮化矽(SiNx)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)及氧化鉭(TaOx)中的一種以上的絕緣膜。另外，閘極絕緣層150也可以為上述材料的疊層。此外，閘極絕緣層150也可以包含鑭(La)、氮及鋯(Zr)等作為雜質。
另外，說明閘極絕緣層150的疊層結構的一個例子。閘極絕緣層150例如包含氧、氮、矽、鉿等。明確而言，較佳為包含氧化鉿及氧化矽或者氧氮化矽。
氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，與使用氧化矽的情況相比，閘極絕緣層150的厚度可增大，由此可以減少穿隧電流引起的洩漏電流。就是說，可以實現關態電流小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿的介電常數高。因此，為了形成關態電流小的電晶體，較佳為使用具 有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶結構或立方體晶結構等。但是，本發明的一個實施方式不侷限於此。
另外，在具有結晶結構的氧化鉿的被形成面有時具有起因於缺陷的介面能階。該介面能階有時被用作陷阱中心。由此，當氧化鉿鄰近地設置在電晶體的通道區域時，有時該介面能階引起電晶體的電特性的劣化。於是，為了減少介面能階的影響，有時較佳為在電晶體的通道區域與氧化鉿之間設置其他膜而使它們互相離開。該膜具有緩衝功能。具有緩衝功能的膜可以為包含於閘極絕緣層150的膜或者包含於氧化物半導體膜的膜。就是說，作為具有緩衝功能的膜，可以使用氧化矽、氧氮化矽、氧化物半導體等。另外，作為具有緩衝功能的膜，例如使用具有其能隙比成為通道區域的半導體大的半導體或絕緣體。另外，作為具有緩衝功能的膜，例如使用具有其電子親和力比成為通道區域的半導體小的半導體或絕緣體。另外，作為具有緩衝功能的膜，例如使用具有其電離能比成為通道區域的半導體大的半導體或絕緣體。
另一方面，藉由使具有上述結晶結構的氧化鉿的被形成面的介面能階(陷阱中心)俘獲電荷，有時可以控制電晶體的臨界電壓。為了使該電荷穩定存在，例如在通道區域與氧化鉿之間可以設置其能隙比氧化鉿大的絕緣體。或者，可以設置其電子親和力比氧化鉿小的半導體或絕緣體。此外，作為具有緩衝功能的膜，可以設置其電離 能比氧化鉿大的半導體或絕緣體。藉由使用這種絕緣體，可以不容易釋放被介面能階俘獲的電荷，從而可以長期間保持電荷。
作為上述絕緣體，例如可以舉出氧化矽、氧氮化矽。藉由使電子從氧化物半導體膜移到閘極電極層160，可以使閘極絕緣層150的介面能階俘獲電荷。作為具體例子，可以舉出如下條件：以高溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)在使閘極電極層160的電位處於比源極電極層130或汲極電極層140高的狀態下保持1秒以上，典型的是1分鐘以上。
如此，在使閘極絕緣層150等的介面能階俘獲所希望的量的電子的電晶體中，臨界電壓向正方向漂移。藉由調整閘極電極層160的電壓或施加電壓的時間，可以控制將俘獲電子的量(臨界電壓的變動量)。另外，只要能夠俘獲電荷，也可以不在閘極絕緣層150中。另外，也可以將具有相同的結構的疊層膜用於其他絕緣層。
〈〈閘極電極層160〉〉
作為閘極電極層160，例如可以使用鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、銅(Cu)、釔(Y)、鋯(Zr)、鉬(Mo)、釕(Ru)、銀(Ag)、鉭(Ta)及鎢(W)等的導電膜。此外，該閘極電極層160也可以是疊層。另外，作為該閘極電極層160也可以使用包含氮的導電膜。另外，當使用氮化鉭時，發揮抑制氫、氧的擴散的效果(阻擋性)，並且氮 化鉭自身具有不容易氧化的效果，所以是較佳的。
〈〈絕緣層170〉〉
作為絕緣層170，可以使用氧(O)、氮(N)、氟(F)、鋁(Al)、鎂(Mg)、矽(Si)、鎵(Ga)、鍺(Ge)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、鉿(Hf)、鉭(Ta)、鈦(Ti)等。例如，可以使用包含氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氮氧化矽(SiNxOy)、氮化矽(SiNx)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)及氧化鉭(TaOx)中的一種以上的絕緣膜。另外，絕緣層170也可以為上述材料的疊層。
另外，作為絕緣層170，也可以使用包含In或Zn的氧化物。典型的是，有In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Zn-Mg氧化物、In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)。
另外，絕緣層170較佳為包括氧化鋁膜。氧化鋁膜可以具有不使氫、水分等雜質及氧透過膜的阻擋效果。因此，將氧化鋁膜適合用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止導致電晶體的電特性變動的氫、水分等雜質向絕緣體121、半導體層122混入；防止從絕緣體121、半導體層122釋放作為主要成分材料的氧；防止氧的從絕緣層110的不需要的釋放。
另外，絕緣層170較佳為具有氧供應能力的膜。當形成用作絕緣層170的絕緣膜170a時，被形成絕緣層170與絕緣層175的混合層。藉由對該混合層或絕緣層175添加氧，然後進行加熱處理，氧擴散到氧化物半導體中，來可以對氧化物半導體中的氧缺陷填補氧，從而可以提高電晶體特性(例如，臨界電壓及可靠性等)。
另外，也可以在絕緣層170的上側或下側具有其他絕緣層。例如，可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。該絕緣層可以具有氧(O)、氮(N)、氟(F)、鋁(Al)、鎂(Mg)、矽(Si)、鎵(Ga)、鍺(Ge)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、鉿(Hf)、鉭(Ta)、鈦(Ti)等。例如，可以使用包含氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氮氧化矽(SiNxOy)、氮化矽(SiNx)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)及氧化鉭(TaOx)中的一種以上的絕緣膜。另外，該絕緣層也可以為上述材料的疊層。該絕緣層較佳為具有超過化學計量比的氧。能夠將從該絕緣層釋放的氧經由閘極絕緣層150擴散到半導體層120的通道形成區，因此能夠用氧填補形成在通道形成區中的氧缺陷。因此，可以獲得穩定的電晶體的電特性。
〈〈絕緣層173及絕緣層175〉〉
絕緣層173及絕緣層175可以具有氧(O)、氮(N)、氟(F)、鋁(Al)、鎂(Mg)、矽(Si)、鎵(Ga)、鍺(Ge)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、鉿(Hf)、鉭(Ta)、鈦(Ti)等。例如，可以使用包含氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氮氧化矽(SiNxOy)、氮化矽(SiNx)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)、氧化鉭(TaOx)及氧化鋁(AlOx)中的一種以上的絕緣膜。另外，絕緣層173及絕緣層175也可以為上述材料的疊層。絕緣層173及絕緣層175較佳為具有超過化學計量比的氧。
絕緣層173及絕緣層176可以使用低介電常數材料(low-k材料)。例如，可以使用導入有幾%的氟的氧化矽(SiOF)、導入有幾%的碳的氧化矽(SiOC)、氟矽酸鹽玻璃(FSG)、有機矽酸鹽玻璃(OSG)、氫倍半矽氧烷(HSQ)、甲基矽倍半氧烷(MSQ)、有機聚合物、聚醯亞胺、氟樹脂(聚四氟乙烯等)以及添加有氟的非晶碳等。藉由將low-k材料用於絕緣層173及絕緣層175，可以進一步降低電晶體10的電容。
〈導電層165〉
另外，如圖2A和圖2B所示那樣，電晶體10可以在絕緣層110之下包括導電層165，導電層165可以具有底閘極的功能。導電層既可以如圖2B所示那樣地被施加與 閘極電極層160相同的電位，又可以如圖2D所示那樣地被施加不同的電位。導電層165例如較佳為單獨使用選自銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)等的材料、上述材料的合金、或以上述材料為主成分的包含氧、氮、氟、矽等的化合物的導電層的單層或疊層。例如，導電層167可以具有強耐氧化性的材料。另外，導電層167較佳為使用同時實現耐熱性和導電性的鎢或鉬等高熔點材料。此外，較佳為使用鋁或銅等低電阻導電材料形成導電層167。
〈電晶體的製造方法〉
接著，參照圖6A至圖6C、圖7A至圖7C、圖8A至圖8C、圖9A至圖9C、圖10A至圖10C、圖11A至圖11C、圖12A至圖12C、圖13A至圖13C、以及圖14A至圖14C說明本實施方式的半導體裝置的製造方法。注意，省略與上述電晶體的結構中已說明的部分重複的部分。有時將圖6A至圖6C、圖7A至圖7C、圖8A至圖8C、圖9A至圖9C、圖10A至圖10C、圖11A至圖11C、圖12A至圖12C、圖13A至圖13C、以及圖14A至圖14C所示的A1-A2方向稱為圖1A及1B所示的通道長度方向。有時將圖6A至圖6C、圖7A至圖7C、圖8A至圖8C、圖9A至圖9C、圖10A至圖10C、圖11A至圖11C、圖12A 至圖12C、圖13A至圖13C、以及圖14A至圖14C所示的A3-A4方向稱為圖1A及1C所示的通道寬度方向。
在實施方式中，構成電晶體的各層(絕緣層、氧化物半導體層、導電層等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，也可以使用(MOCVD(有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
〈熱CVD法〉
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上產生反應而沉積在基板上。
藉由利用MOCVD法或ALD法等熱CVD法，可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，可以使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組 合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
〈ALD法〉
習知的利用CVD法的沉積裝置在進行成膜時將一種或多種用於反應的源氣體(前驅物(precursor))同時供應到腔室。在利用ALD法的沉積裝置中，將用於反應的前驅物依次引入腔室，並且，按該順序反復地引入氣體，由此進行成膜。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的前驅物依次供應到腔室內。為了防止多種前驅物混合，在引入第一前驅物之後引入惰性氣體(氬或氮等)等，然後引入第二前驅物。另外，也可以利用真空抽氣將第一前驅物排出來代替引入惰性氣體，然後引入第二前驅物。
圖4A至圖4D示出ALD法的成膜過程。第一前驅物601附著到基板表面(參照圖4A)，由此形成第一單層(參照圖4B)。此時，前驅物所包含的金屬原子等可以與存在於基板表面上的羥基鍵合。金屬原子也可以與甲基、乙基等烷基鍵合。該第一單層與在排氣第一前驅物601之後引入的第二前驅物602起反應(參照圖4C)，由此第二單層層疊在第一單層上而形成薄膜(參照圖4D)。例如，作為第二前驅物包含氧化劑時，存在於第一前驅物中的金屬原子或與該金屬原子鍵合的烷基、與氧化劑起化學反應，而 可以形成氧化膜。另外，當作為第二前驅物使用包含氫的氣體時，藉由還原反應可以形成金屬膜。
ALD法是基於表面化學反映的成膜方法，前驅物附著於被成膜表面，自終止機構起到作用，由此形成一個層。例如，三甲基鋁等前驅物與該存在於被成膜表面上的羥基(OH基)起反應。此時，只發生熱所引起的表面反應，因此前驅物與該被成膜表面接觸，前驅物中的金屬原子等可以利用熱能量附著於該被成膜表面。前驅物有如下特徵：具有高蒸汽壓；在成膜之前在熱上穩定而不分解；以及對基板的化學附著速度較快等。因為前驅物作為氣體被引入，所以在具有交替引入的前驅物充分擴散的時間時，即使在具有縱橫比高的凹凸的區域中也可以高覆蓋率地進行成膜。
在ALD法中，藉由控制氣體引入順序並反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據重複次數來進行調節，所以ALD法可以準確地調節厚度。藉由提高排氣能力，可以提高沉積速度，並且可以降低膜中的雜質濃度。
ALD法具有使用熱量的ALD法(熱ALD法)及使用電漿的ALD法(電漿ALD法)。熱ALD法是利用熱能量使前驅物起反應的方法，電漿ALD法是在自由基的狀態下使前驅物起反應的方法。
ALD法可以準確地形成極薄的膜。對具有凹 凸的面也可以以高的表面覆蓋率形成密度高的膜。
〈電漿ALD〉
另外，利用電漿ALD法可以以比使用熱量的ALD法(熱ALD法)低的溫度進行成膜。例如，電漿ALD法即使在100℃以下也能夠進行成膜而不降低沉積速度。另外，在電漿ALD法中，可以利用電漿將N2自由基化，因此除了氧化物以外還可以進行氮化物的成膜。
在電漿ALD中，可以提高氧化劑的氧化性。由此，在利用ALD形成膜時，可以減少殘留在膜中的前驅物或從前驅物脫離的有機成分，並且可以減少膜中的碳、氯、氫等，所以可以形成雜質濃度低的膜。
另外，當進行電漿ALD時，也可以使自由基種生成，如ICP(Inductively Coupled Plasma：電感耦合電漿)等離開基板的狀態下生成電漿，從而抑制對於基板或形成有保護膜的膜的電漿損傷。
藉由如上述那樣利用電漿ALD法，與其他成膜方法相比，可以降低製程溫度，並且提高表面的覆蓋率，由此可以形成該膜。由此可以抑制水、氫從外部進入。因此，可以使電晶體的可靠性得到提高。
〈ALD裝置的說明〉
圖5A示出利用ALD法的沉積裝置的一個例子。利用ALD法的沉積裝置包括：沉積室(腔室1701)；原料供應部 1711a、原料供應部1711b；用作流量控制器的高速閥1712a、高速閥1712b；原料導入口1713a、原料導入口1713b；原料排出口1714；排氣裝置1715。設置在腔室1701內的原料導入口1713a、原料導入口1713b藉由供應管或閥分別連接到原料供應部1711a、1711b，原料排出口1714藉由排出管、閥或壓力調節器連接到排氣裝置1715。
腔室內部設置有具備加熱器的基板支架1716，將被成膜基板1700配置在該基板支架上。
在原料供應部1711a、原料供應部1711b中，利用汽化器或加熱單元等由固態或液態的原料形成源氣體。或者，原料供應部1711a、原料供應部1711b也可以供應源氣體。
在此示出兩個原料供應部1711a、原料供應部1711b的例子，但是不侷限於此，也可以設置三個以上的原料供應部。另外，高速閥1712a、高速閥1712b可以按時間準確地進行控制，以供應源氣體和惰性氣體中的任一個。高速閥1712a、高速閥1712b為源氣體的流量控制器，並且也可以說是惰性氣體的流量控制器。
在圖5A所示的沉積裝置中，將被成膜基板1700設置在基板支架1716上，使腔室1701處於密閉狀態，然後使用加熱器對基板支架1716進行加熱來將被成膜基板1700加熱至所希望的溫度(例如，100℃以上或150℃以上)，反復地進行源氣體的供應、利用排氣裝置 1715的排氣、惰性氣體的供應以及利用排氣裝置1715的排氣，由此將薄膜形成在基板表面上。
在圖5A所示的沉積裝置中，藉由適當地選擇在原料供應部1711a、原料供應部1711b中準備的原料(揮發性有機金屬化合物等)，可以形成包含含有鉿(Hf)、鋁(Al)、鉭(Ta)和鋯(Zr)等中的一種以上的元素的氧化物(也包括複合氧化物)的絕緣層。明確而言，可以形成含有氧化鉿的絕緣層、含有氧化鋁的絕緣層、含有矽酸鉿的絕緣層或含有矽酸鋁的絕緣層等。此外，藉由適當地選擇在原料供應部1711a、原料供應部1711b中準備的原料(揮發性有機金屬化合物等)，也可以形成鎢層或鈦層等金屬層、氮化鈦層等氮化物層等的薄膜。
例如，當使用利用ALD法的沉積裝置形成氧化鉿層時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽，四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此時，從原料供應部1711a供應的第一源氣體為TDMAH，從原料供應部1711b供應的第二源氣體為臭氧。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料有四(乙基甲基醯胺)鉿等。注意，氮能夠使電荷俘獲能階消失。因此，當源氣體含有氮時，可以形成電荷俘獲能階密度低的氧化鉿。
例如，當使用利用ALD法的沉積裝置形成氧化鋁層時，使用如下兩種氣體：藉由使包含溶劑和鋁前體 化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此時，從原料供應部1711a供應的第一源氣體為TMA，從原料供應部1711b供應的第二源氣體為H2O。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的沉積裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的沉積裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次反復引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的沉積裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後依次反復引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次反復引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替 In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。此外，也可以使用Zn(CH3)2氣體。
〈〈多室沉積裝置〉〉
圖5B示出具備至少一個圖5A所示的沉積裝置的多室製造裝置的一個例子。
圖5B所示的製造裝置可以以不接觸於大氣的方式連續地形成疊層膜，由此實現雜質混入的防止及處理量的提高。
圖5B所示的製造裝置至少包括裝載室1702、傳送室1720、預處理室1703、用作沉積室的腔室1701、卸載室1706。在製造裝置的腔室(也包括裝載室、處理室、傳送室、沉積室、卸載室等)中，為了防止水分的附著等，較佳為充填露點被管理的惰性氣體(氮氣體等)，更佳為保持減壓狀態。
另外，腔室1704、腔室1705也可以是與腔室1701同樣的利用ALD法的沉積裝置，還可以是利用電漿CVD、濺射法或有機金屬化學氣相沉積(MOCVD：Metal Organic Chemical Vapor Deposition)法的沉積裝置。
例如，以下示出將腔室1704作為利用電漿CVD法的沉積裝置且將腔室1705作為利用MOCVD法的沉積裝置，由此形成疊層膜的例子。
圖5B示出傳送室1720的俯視圖為六角形的例子，但是根據疊層膜的層數也可以採用具有其以上的多 角形的頂面形狀且連接更多腔室的製造裝置。在圖5B中，基板的頂面形狀為矩形，但是不侷限於此。另外，雖然圖5B示出單片式(single wafer type)沉積裝置的例子，但是也可以採用同時對多個基板進行成膜的成批式(batch-type)沉積裝置。
〈絕緣層110的形成〉
首先，在基板100上形成絕緣層110。絕緣層110藉由電漿CVD法、熱CVD法(MOCVD法、ALD法)或濺射法等，例如可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭等氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁、氮化氧化鋁等氮化物絕緣膜、或者這些混合材料而形成。另外，也可以為上述材料的疊層，與後面成為絕緣體121的第一絕緣體膜接觸的疊層中的上層較佳為使用可能會成為向半導體層122的氧的供應源且包含過量氧的材料而形成。
例如，作為絕緣層110，可以使用藉由電漿CVD法形成的100nm厚的氧氮化矽膜。
接著，藉由進行第一加熱處理，可以使絕緣層110所包含的水、氫等脫離。其結果，能夠降低絕緣層110所包含的水、氫等的濃度，藉由加熱處理可以減少該水、氫等對後面形成的第一氧化物半導體膜的擴散量。
〈第一絕緣體膜、半導體膜的形成〉
接著，在絕緣層110上形成後面成為絕緣體121的第一絕緣體膜以及後面成為半導體層122的半導體膜。第一絕緣體膜及半導體膜利用濺射法、MOCVD法及PLD法等可以形成，較佳為利用濺射法形成。作為濺射法，可以利用RF濺射法、DC濺射法及AC濺射法等。另外，藉由利用對向靶材式(也稱為對向電極法、氣相濺射法、VDSP(Vapor Deposition Sputtering：氣相沉積))法)濺射法，可以降低成膜時的電漿損傷。
例如，當藉由濺射法形成第一絕緣體膜時，較佳的是，在濺射裝置中的各腔室中，能夠使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)且將基板加熱到100℃以上，較佳為400℃以上，來儘可能地去除對氧化物半導體來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止包含碳成分或水分等的氣體從排氣系統倒流到腔室內。此外，也可以使用組合渦輪分子泵和低溫泵的排氣系統。
為了獲得高純度本質氧化物半導體，不僅需要對腔室進行高真空抽氣，而且需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下的高純度氣體，能夠儘可能地防止水分等混入氧化物半導體膜。
作為濺射氣體，適當地使用稀有氣體(典型的 是氬)、氧氣體、稀有氣體和氧氣體的混合氣體。此外，當採用稀有氣體和氧氣體的混合氣體時，較佳為增高相對於稀有氣體的氧的氣體比例。
另外，在形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下，較佳為設定為150℃以上且450℃以下，更佳為設定為200℃以上且420℃以下來形成氧化物半導體膜，可以形成CAAC-OS膜。
第一絕緣體膜可以以其電子親和力比半導體膜小的方式選擇材料。
另外，半導體膜的銦含量較佳為比第一絕緣體膜及第二絕緣體膜高。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於Ga的氧化物的移動率比In的比率等於或少於Ga的氧化物高。因此，藉由將銦含量高的氧化物用於半導體層122，可以實現高場效移動率的電晶體。
在第一絕緣體膜及半導體膜中，例如在利用濺射法形成時，可以藉由利用多室式濺射裝置來在第一絕緣體膜及半導體膜不露出於大氣的情況下連續地形成。此時，可以抑制過剩的雜質等進入第一絕緣體膜及半導體膜的介面處，從而可以降低介面態密度。其結果，可以使電晶體的電特性，尤其可靠性測試中的特性穩定化。
當在該半導體膜中有損傷時，由於第一絕緣 體膜的存在可以使成為主要電導路徑的半導體膜從損傷部相隔，其結果，可以使電晶體的電特性，尤其可靠性測試中的特性穩定化。
例如，作為第一絕緣體膜，也可以使用藉由濺射法利用In：Ga：Zn=1：3：4(原子個數比)的靶材而形成的20nm厚的氧化物半導體膜。另外，作為半導體膜，也可以使用藉由濺射法利用In：Ga：Zn=1：1：1(原子個數比)的靶材而形成的15nm厚的氧化物半導體膜。
另外，較佳為在形成第一絕緣體膜、半導體膜之後進行第二加熱處理。藉由進行第二加熱處理，可以降低半導體膜的氧缺陷的量。
第二加熱處理的溫度典型為250℃以上且低於基板應變點，較佳為300℃以上且650℃以下，更佳為350℃以上且550℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行第二加熱處理。或者，在惰性氣體氛圍中進行加熱之後，也可以在氧氛圍或乾燥空氣(露點為-80℃以下，較佳為-100℃以下，更佳為-120℃以下的空氣)氛圍中進行加熱。另外，也可以在減壓狀態下進行加熱。注意，除了上述乾燥空氣以外，較佳為惰性氣體及氧氣體不包含氫、水等，典型為露點為-80℃以下，較佳為-100℃以下。處理時間為3分鐘至24小時。
注意，在第二加熱處理中，可以利用電阻發熱體等發熱體所產生的熱傳導或熱輻射加熱被處理物的裝 置來代替電爐。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行第二加熱處理的裝置。作為高溫氣體使用氬等稀有氣體或氮那樣的惰性氣體。
第二加熱處理也可以在後面說明的形成絕緣體121、半導體層122的蝕刻之後進行。
例如，可以在氮氛圍中以450℃進行1小時的加熱處理之後，在氧氛圍中以450℃進行1小時的加熱處理。
藉由上述步驟，可以減少半導體膜的氧缺陷或者氫、水等雜質。另外，可以形成局部能階密度得到減少的半導體膜。
〈第一導電膜的形成〉
接著，在半導體膜上形成成為源極電極層130、汲極電極層140的第一導電膜。第一導電膜可以利用濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉 積(PLD)法等來形成。
第一導電膜的材料較佳為單獨使用選自銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)等的材料、上述材料的合金、或包含以上述材料為主成分的化合物的導電膜的單層或疊層。例如，當採用疊層時，與半導體層122接觸的下側的導電層使用容易與氧鍵合的材料，而上側的導電層使用強耐氧化的材料。另外，較佳為使用同時實現耐熱性和導電性的鎢(W)或鉬(Mo)等高熔點材料。此外，較佳為使用鋁(Al)或銅(Cu)等低電阻導電材料形成。並且，當使用Cu-Mn合金時，包含氧化錳的膜被形成在與包含氧的絕緣體的介面，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
例如，作為第一導電膜，可以藉由濺射法形成20nm至100nm厚的鎢膜。
另外，後面製程中對第一導電膜進行加工來形成的導電層130b可以具有後面製程中的硬遮罩的功能以及源極電極層或汲極電極層的功能，不需要進行另行的成膜製程，因此可以縮短半導體的製程。
〈形成絕緣體121及半導體層122〉
接著，藉由光微影製程形成光阻遮罩，使用該光阻遮罩對第一導電膜選擇性且部分地進行蝕刻來形成導電層 130b。接著，在去除導電層130b上的光阻劑之後，將導電層130b用作硬遮罩，且對半導體膜及第一氧化物半導體膜選擇性地進行蝕刻，來將半導體層122及絕緣體121形成為島狀。注意，作為蝕刻方法可以使用乾蝕刻法。另外，與只使用光阻遮罩的情況相比，藉由將導電層130b用作硬遮罩且對半導體膜及第一氧化物半導體膜進行蝕刻，能夠進一步減少蝕刻之後的氧化物半導體層的邊緣粗糙度(Edge Roughness)。
例如，作為蝕刻氣體使用甲烷氣體或氬氣且使用光阻遮罩及硬遮罩，對第一氧化物半導體膜及半導體膜選擇性地進行蝕刻，來可以形成絕緣體121及半導體層122。注意，此時也可以絕緣層110的一部分被蝕刻。
〈形成絕緣膜〉
接著，在絕緣層110及導電層130b上形成成為絕緣層173的絕緣膜173a(參照圖7A至圖7C)。絕緣膜173a可以藉由電漿CVD法、熱CVD法(MOCVD法、ALD法)、濺射法、或旋塗法等，例如使用氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)及氧化鉭(TaOx)等的氧化物絕緣膜、氮化矽(SiNx)、氮氧化矽(SiNxOy)、氮化鋁(AlNx)、氮氧化鋁(AlNxOy)等的氮化物絕緣膜、或者些材料的混合材料來形成。另外，也可以使 用上述材料的疊層。
另外，作為絕緣膜173a可以使用低介電常數材料(low-k材料)。例如，可以使用導入有幾%的氟的氧化矽(SiOF)、導入有幾%的碳的氧化矽(SiOC)、氟矽酸鹽玻璃(FSG)、有機矽酸鹽玻璃(OSG)、氫倍半矽氧烷(HSQ)、甲基矽倍半氧烷(MSQ)、有機聚合物、氟樹脂(聚四氟乙烯等)、聚醯亞胺以及添加有氟的非晶碳等。
另外，可以在形成絕緣膜173a之後進行第二加熱處理。
〈第二絕緣膜的平坦化〉
接著，藉由直到導電層130b露出進行絕緣膜173a的平坦化處理形成絕緣層173(參照圖8A至圖8C)。平坦化處理可以利用CMP法等進行。由此，可以使後面說明的基板面內的導電層130b上的絕緣膜175a的膜厚度均勻。
另外，可以在使絕緣膜173a平坦化之後進行第二加熱處理。
〈形成絕緣膜〉
接著，在絕緣層173及導電層130b上形成成為絕緣層175的第三絕緣膜175a(參照圖9A至圖9C)。
絕緣膜175a可以使用與絕緣膜173a相同的材料及方法來形成。
〈形成槽部〉
接著，藉由光微影製程在絕緣膜175a上形成光阻遮罩176(參照圖10A至圖10C)。另外，也可以在絕緣膜175a上塗布有機膜之後或在光阻劑上塗布有機膜之後進行光微影製程。該有機膜包含丙二醇甲醚、乳酸乙酯等，並且除了具有曝光時的反射防止膜(BARC；Bottom Anti Reflective Coating)的功能之外，還可以提高光阻劑和膜的密接性及解析度。
另外，在形成通道長度極短的電晶體的情況下，至少對切斷將成為源極電極層130、汲極電極層140的導電層130b的區域利用電子束曝光、液浸曝光、EUV(Extreme Ultra-violet：極端遠紫外光)曝光等適應於細線加工的方法進行光阻遮罩加工，並藉由蝕刻製程對該區域進行蝕刻即可。此外，在藉由電子束曝光形成光阻遮罩的情況下，若作為該光阻遮罩使用正型光阻劑就可以使曝光區域抑制為最小限度，而可以提高處理量。藉由採用這種方法，可以形成通道長度為100nm以下，進一步為30nm以下的電晶體。另外，也可以藉由使用X射線等的曝光技術進行微細加工。
藉由使用該光阻遮罩的乾蝕刻法對絕緣膜175a的一部分進行加工處理。由此在與形成絕緣層175的同時形成槽部174。
接著，藉由以切斷露出的導電層130b的方式對導電層130b的一部分進行蝕刻，來形成源極電極層 130及汲極電極層140(參照圖11A至圖11C)。
另外，為了去除蝕刻殘渣，也可以在形成源極電極層130及汲極電極層140之後進行洗滌處理。藉由進行該洗滌處理，能夠抑制源極電極層130與汲極電極層140之間的短路。該洗滌處理可以使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、稀釋的氫氟酸、草酸、磷酸等酸性的溶液進行。注意，藉由洗滌處理，半導體層122的一部分被蝕刻，而凹部被形成在半導體層122中。
例如，在使作為絕緣膜173a形成的氧氮化矽膜平坦化之後，藉由光微影法在該氧氮化矽膜上形成光阻遮罩，且藉由使用該光阻遮罩及包含碳或氟的氣體進行乾蝕刻來形成氧氮化矽中的開口，並且藉由使用氯類氣體或氟類氣體對導電層130b進行乾蝕刻來可以形成源極電極層130、汲極電極層140。
〈形成第二絕緣體膜123a〉
接著，在半導體層122及絕緣層175上形成用作絕緣體123的第二絕緣體膜123a。第二絕緣體膜123a可以藉由使用與第一絕緣體膜相同的方法形成，並且作為第二絕緣體膜123a可以選擇其電子親和力比半導體膜小的材料。
例如，作為第二絕緣體膜123a，可以使用藉由利用In：Ga：Zn=1：3：2(原子個數比)的靶材的濺射法 而形成的5nm厚的氧化物半導體膜。
〈形成絕緣膜150a〉
接著，在第二絕緣體膜123a上形成成為閘極絕緣層150的絕緣膜150a。作為絕緣膜150a可以使用例如氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭等。另外，絕緣膜150a也可以為上述材料的疊層。絕緣膜150a可以藉由使用濺射法、CVD法(電漿CVD法、MOCVD法、ALD法等)、MBE法等形成。另外，絕緣膜150a可以適當地利用與絕緣層110相同的方法形成。
例如，作為絕緣膜150a，可以藉由電漿CVD法形成10nm厚的氧氮化矽。
〈形成導電膜160a〉
接著，在絕緣膜150a上形成成為閘極電極層160的導電膜160a(參照圖12A至圖12C)。作為導電膜160a，例如可以使用鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、銅(Cu)、釔(Y)、鋯(Zr)、鉬(Mo)、釕(Ru)、銀(Ag)、金(Au)、鉑(Pt)、鉭(Ta)、鎢(W)、或以這些材料為主要成分的合金材料。導電膜160a可以藉由濺射法或CVD法(電漿CVD法、MOCVD法以及ALD法等)、MBE法、蒸鍍法、電鍍法等形成。另外，作為導電膜160a，既可以使 用包含氮的導電膜，又可以使用上述導電膜和包含氮的導電膜的疊層。另外，導電膜160a既可以是單層，又可以是疊層。
例如，可以採用藉由ALD法形成10nm厚的氮化鈦、以及藉由金屬CVD法形成150nm厚的鎢的疊層結構。
〈平坦化處理〉
接著，進行平坦化處理。作為平坦化處理可以使用CMP法、乾蝕刻法等。當絕緣膜150a露出時、當第二絕緣體膜123a露出時、或當絕緣層175露出時可以結束平坦化處理。由此，可以形成閘極電極層160、閘極絕緣層150以及絕緣體123(參照圖13A至圖13C)。
注意，在平坦化了的絕緣層175上設置有第二絕緣體膜123a或絕緣膜150a的情況下，也可以重新使用光阻遮罩進行加工。藉由光微影製程在第二絕緣體膜123a或絕緣膜150a上形成光阻遮罩。該遮罩具有比閘極電極層160的頂面部更大的面積，利用該遮罩對絕緣膜150a及第二絕緣體膜123a選擇性地進行蝕刻，來可以形成閘極絕緣層150及絕緣體123。
藉由在電晶體10中設置不容易產生氧缺陷的絕緣體123，可以抑制氧從通道寬度方向上的絕緣體123的側面脫離，從而可以抑制氧缺陷的產生。其結果，可以實現電特性得到提高且可靠性高的電晶體。
〈形成絕緣層170〉
接著，在絕緣層173、絕緣體123、閘極絕緣層150以及閘極電極層160上形成絕緣層170。
絕緣層170可以藉由電漿CVD法、熱CVD法(MOCVD法、ALD法)、濺射法等，例如使用氧化鋁(AlOx)、氧化鎂(MgOx)、氧化矽(SiOx)、氧氮化矽(SiOxNy)、氧化鎵(GaOx)、氧化鍺(GeOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鑭(LaOx)、氧化釹(NdOx)、氧化鉿(HfOx)及氧化鉭(TaOx)等的氧化物絕緣膜、氮化矽(SiNx)、氮氧化矽(SiNxOy)、氮化鋁(AlNx)、氮氧化鋁(AlNxOy)等的氮化物絕緣膜、或者這些材料的混合材料來形成。另外，也可以使用上述材料的疊層。另外，作為絕緣層170，也可以使用包含In或Zn的氧化物。典型的是，有In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Zn-Mg氧化物、In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)。
另外，作為絕緣層170，較佳為藉由濺射法形成氧化鋁膜。另外，作為濺射用靶材較佳為使用氧化鋁。另外，作為形成絕緣層170時所使用的氣體較佳為包含氧氣體。
當形成該氧化鋁膜時，混合層171被形成在與絕緣層173之間的介面。
例如，由於藉由濺射法在成膜時被施加的電 壓、電力、電漿、基板溫度等的影響，形成絕緣層170時所使用的氧氣體是處於氧自由基、氧離子、氧原子等各種各樣的狀態下存在的，並且該氧氣體具有比穩定狀態更高的能量。此時，氧(也稱為過剩氧、exO)172添加到絕緣層173或混合層171中。
〈添加氧〉
另外，在製造電晶體10時也可以另行進行添加氧的處理，而不侷限於上述方法。該添加氧的處理可以對絕緣層110、對第一氧化物半導體膜、或對上面說明的第二絕緣體膜123a進行。作為所添加的氧，使用氧自由基、氧原子、氧原子離子和氧分子離子等中的任一個以上。另外，作為添加氧的方法，有離子摻雜法、離子植入法、電漿浸沒離子佈植技術等。
另外，在作為添加氧的方法使用離子植入法的情況下，可以使用氧原子離子，也可以使用氧分子離子。若使用氧分子離子，則能夠減少對被添加氧的膜的損傷。氧分子離子在該要添加氧的膜表面分離而成為氧原子離子被添加。由於在從氧分子分離為氧原子時消耗能量，所以對該要添加氧的膜添加氧分子離子時的每氧原子離子的能量比對該要添加氧的膜添加氧原子離子時的小。因此，可以減少對該被添加氧的膜的損傷。
另外，在注入氧分子離子的情況下，與注入氧原子離子的情況相比，每氧原子離子的能量小。因此， 藉由注入氧分子離子，能夠提高加速電壓，從而能夠提高處理量。另外，藉由注入氧分子離子，能夠將為添加同量的氧原子離子所需的劑量減少至為注入氧原子離子時的一半。其結果，可以提高製程的處理量。
另外，在對該要添加氧的膜添加氧時，較佳為以氧原子離子的濃度分佈的峰值位於該要添加氧的膜的方式對該要添加氧的膜添加氧。其結果，與注入氧原子離子的情況相比，能夠降低注入時的加速電壓，而能夠減少對該被添加氧的膜的損傷。就是說，可以減少該被添加氧的膜的缺陷量，從而能夠抑制電晶體的電特性的變動。
另外，也可以利用將該要添加氧的膜暴露於在包含氧的氛圍中產生的電漿的電漿處理(電漿浸沒離子佈植技術)，對該要添加氧的膜添加氧。作為包含氧的氛圍，可以舉出包含氧、臭氧、一氧化二氮、二氧化氮等氧化性氣體的氛圍。另外，藉由將該要添加氧的膜暴露於在對基板100一側施加偏壓的狀態下產生的電漿中，能夠增加對該要添加氧的膜的氧添加量，所以是較佳的。作為進行這樣的電漿處理的裝置的一個例子有灰化裝置。
例如，可以將加速電壓設定為5kV，利用離子植入法將劑量為1×1016/cm2的氧分子離子添加到第一氧化物半導體膜。
藉由組合上述製程和後面的加熱處理進行處理，可以減少半導體層122的氧缺損量。注意，添加有氧的膜的膜密度比添加氧之前的膜低。
接著，也可以進行第三加熱處理。第三加熱處理的溫度典型地可以為150℃以上且低於基板的應變點，較佳為250℃以上且500℃以下，更佳為300℃以上且450℃以下。藉由該加熱處理，被添加的氧172擴散並移動到半導體層122，來可以對半導體層122中存在的氧缺陷填補氧(參照圖14A至圖14C)。
例如，可以藉由濺射法使用氧化鋁(AlOx)靶材且作為濺射時的氣體使用含有50體積%的氧氣體來形成絕緣層170。該絕緣層170的厚度可以為20nm至40nm。另外，作為第三加熱處理，可以在氧氣分下以400℃進行加熱處理1小時。
藉由上述製程，半導體膜的局部能階密度得到降低，由此可以製造電特性優良的電晶體。此外，還可以製造因經過時間或進行壓力測試而產生的電特性的變動少的可靠性高的電晶體。
實施方式2
在本實施方式中，對具有與在實施方式1中說明的電晶體10不同的結構的電晶體11及電晶體12的製造方法進行說明。
〈電晶體10的變形例子1：電晶體11〉
參照圖15A至圖15C說明其形狀與圖1A至1C所示的電晶體10的形狀不同的電晶體11。
圖15A、圖15B以及圖15C是電晶體11的俯視圖及剖面圖。圖15A是電晶體11的俯視圖，圖15B是圖15A所示的點劃線A1-A2間的剖面圖，並且圖15C是圖15A所示的點劃線A3-A4間的剖面圖。
電晶體11的與電晶體10不同之點在於絕緣層170具有與絕緣體121、半導體層122、源極電極層130、汲極電極層140及絕緣層175的側面接觸的區域。
另外，電晶體11的與電晶體10製造方法不同之點在於：如後面所述在同一個製程中形成絕緣體121、半導體層122、源極電極層130、汲極電極層140以及絕緣層175；在各製程中不進行平坦化處理。
〈電晶體11的製造方法〉
參照圖16A至圖16C、圖17A至圖17C、圖18A至圖18C、圖19A至圖19C、圖20A至圖20C、圖21A至圖21D、圖22A至圖22D、以及圖23A至圖23C說明電晶體11的製造方法。另外，對與在實施方式1中說明的電晶體10同樣的製程援用該說明。
如圖16A及圖16B所示，形成絕緣層110、成為絕緣體121的第一絕緣體膜121a、成為半導體層122的半導體膜122a、成為源極電極層130及汲極電極層140的導電膜130a、以及成為絕緣層175的絕緣膜175a，藉由光微影法在絕緣膜175a上形成光阻遮罩176。
接著，使用光阻遮罩176對絕緣膜175a及導 電膜130a的一部分進行蝕刻，形成槽部174、絕緣層175b以及導電層130b(參照圖17A至圖17C)。
接著，使用光阻遮罩對絕緣層175b、導電層130b、半導體膜122a以及第一絕緣體膜121a的一部分進行蝕刻，來形成絕緣體121、半導體層122、源極電極層130、汲極電極層140以及絕緣層175(參照圖18A至圖18C)。
接著，依次形成成為絕緣體123的第二絕緣體膜123a、成為閘極絕緣層150的絕緣膜150a、成為閘極電極層160的導電膜160a(參照圖19A至圖19C)。
接著，使用藉由光微影法形成的光阻遮罩，對導電膜160a、絕緣膜150a、以及第二絕緣體膜123a的各一部分進行蝕刻，形成絕緣體123、閘極絕緣層150以及閘極電極層160(參照圖20A至圖20C)。
注意，絕緣體123、閘極絕緣層150以及閘極電極層160不一定需要同時形成。如圖21A至圖21D、圖22A至圖22D所示，也可以對絕緣膜150a不進行蝕刻而形成絕緣體123及閘極電極層160。另外，也可以以絕緣體123的端部與閘極絕緣層150及閘極電極層160的端部不重疊的方式形成。
接著，藉由形成絕緣層170且進行加熱處理，可以使氧172擴散到半導體層122，來可以減少半導體層122中的氧缺陷(參照圖23A至圖23C)。
藉由上述製程可以形成電晶體11。
在電晶體11的製造方法中，由於可以在對成為源極電極層130及汲極電極層140的導電膜130a進行加工之前形成成為絕緣層175的絕緣膜175a，因此可以在基板面內使絕緣膜175a的厚度均勻，而能夠使形成槽部174時的蝕刻處理時間穩定。由此，可以穩定地製造電晶體11，來使電晶體的形狀穩定化。因此，能夠使電晶體特性穩定。
〈電晶體10的變形例子2：電晶體12〉
參照圖24A至圖24C說明其形狀與圖1A至圖1C所示的電晶體10的形狀不同的電晶體12。
圖24A、圖24B以及圖24C是電晶體12的俯視圖及剖面圖。圖24A是電晶體12的俯視圖，圖24B是圖24A所示的點劃線A1-A2間的剖面圖，並且圖24C是圖24A所示的點劃線A3-A4間的剖面圖。
電晶體12的與電晶體10不同之點在於包括絕緣層177。
另外，如後面所述，電晶體12的與電晶體10不同之點在於：在進行加工之前形成成為絕緣體121的第一絕緣體膜121a、成為半導體層122的半導體膜122a、成為源極電極層130及汲極電極層140的導電膜130a、成為絕緣層175的絕緣膜175a以及成為絕緣層177的絕緣膜177a的各膜。
〈電晶體12的製造方法〉
參照圖25A至圖25C、圖26A至圖26C、圖27A至圖27C、圖28A至圖28C、圖29A至圖29C、圖30A至圖30C、圖31A至圖31C、以及圖32A至圖32C說明電晶體12的製造方法。另外，對與在實施方式1中說明的電晶體10同樣的製程援用該說明。
在進行加工之前，在絕緣層110上依次形成成為絕緣體121的第一絕緣體膜121a、成為半導體層122的半導體膜122a、成為源極電極層130及汲極電極層140的導電膜130a、成為絕緣層175的絕緣膜175a以及成為絕緣層177的絕緣膜177a的各膜。
另外，絕緣層177可以使用與絕緣層170相同的材料及方法形成。
接著，藉由使用光阻遮罩對絕緣膜177a、絕緣膜175a、導電膜130a、半導體膜122a以及第一絕緣體膜121a的一部分進行蝕刻，來形成絕緣體121、半導體層122、導電層130b、絕緣層175b以及絕緣層171b(參照圖26A至圖26C)。注意，此時也可以絕緣層110的一部分被蝕刻。
接著，形成成為絕緣層173的絕緣膜173a(參照圖27A至圖27C)。絕緣膜173a可以藉由電漿CVD法、熱CVD法(MOCVD法、ALD法)、濺射法、或旋塗法等形成。
接著，藉由對絕緣膜173a進行利用CMP法 的平坦化處理直到露出絕緣層171b，形成絕緣層173(參照圖28A至圖28C)。另外，絕緣層171b較佳為在與絕緣層173相同的CMP處理條件下被拋光的速度慢，亦即具有用作停止層的功能。
接著，在絕緣層173及絕緣層171b上藉由光微影法形成光阻遮罩，並且將絕緣層171b用作硬遮罩，對導電層130b的一部分進行蝕刻直到露出半導體層122。由此，形成源極電極層130、汲極電極層140以及絕緣層175(參照圖29A至圖29C)。
接著，依次形成第二絕緣體膜123a、絕緣膜150a以及導電膜160a(參照圖30A至圖30C)。
接著，對導電膜160a、絕緣膜150a以及第二絕緣體膜123a進行平坦化處理，來形成絕緣體123、閘極絕緣層150以及閘極電極層160(參照圖31A至圖31C)。
接著，藉由形成絕緣層170且進行加熱處理，可以使氧172擴散到半導體層122，來可以減少半導體層122中的氧缺陷(參照圖32A至圖32C)。
藉由上述步驟，可以形成電晶體12。
在電晶體12的製造方法中，由於可以在對成為源極電極層130及汲極電極層140的導電膜130a進行加工之前形成成為絕緣層175的絕緣膜175a，因此可以在基板面內使絕緣膜175a的厚度均勻，而能夠使形成槽部174時的蝕刻處理時間穩定。由此，可以穩定地製造電 晶體12，來使電晶體的形狀穩定化。因此，能夠使電晶體特性(例如，臨界電壓及可靠性等)穩定。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
〈氧化物半導體的結構〉
在本實施方式中說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor)、a-like OS(amorphous-like Oxide Semiconductor)、非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
已知，非晶結構一般被定義為處於介穩狀態並沒有固定化，並且為各向同性且不具有非均勻結構等。另外，也可以說是鍵角可靈活地改變且具有短程有序性而不具有長程有序性的結構。
從相反的角度來看，不能將本質上穩定的氧 化物半導體稱為完全是非晶(completely amorphous)的氧化物半導體。另外，不能將不是等方性(例如，在微小區域中具有週期性結構)的氧化物半導體稱為完全是非晶的氧化物半導體。注意，a-like OS在微小區域中具有週期性結構，但同時具有空洞(void)，所以是不穩定的結構。因此，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖33A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用 日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖33B示出將圖33A中的區域(1)放大的Cs校正高解析度TEM影像。由圖33B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖33B所示，CAAC-OS具有特有的原子排列。圖33C是以輔助線示出特有的原子排列的圖。由圖33B和圖33C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖33D)。在圖33C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖33D所示的區域5161。
圖34A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖34B、圖34C和圖34D分別示出將圖34A中的區 域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖34B、圖34C和圖34D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖35A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖35B所示地那樣觀察 不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖35C所示地那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖36A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖36B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖36B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖36B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖36B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時會因為雜質的混入或缺陷的產生等而得到降低，所以從相反的角度來看，CAAC-OS也可以說是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
在氧化物半導體具有雜質或缺陷的情況下，其特性有時因為光或熱等而發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質或氧缺陷少的CAAC-OS為載子密度低的氧化物半導體。明確而言，可以將氧化物半導體的載子密度設定為低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且為1×10-9/cm3以上。將這種氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，CAAC-OS可以說是具有穩定的特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS 所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸為大於10nm且為100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當藉由利用使用其直徑比顆粒大的X射線束的out-of-plane法對nc-OS進行分析時，檢測不到表示結晶面的峰值。此外，在使用其束徑比顆粒大(例如，50nm以上)的電子束對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS及非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖37示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖37可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖37中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖37中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。亦即，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的 疊層膜。
實施方式4
在本實施方式中，參照圖式說明利用本發明的一個實施方式的電晶體的電路的一個例子。
[剖面結構]
圖38A示出本發明的一個實施方式的半導體裝置的剖面圖。在圖38A中，X1-X2方向表示通道長度方向，Y1-Y2方向表示通道寬度方向。圖38A所示的半導體裝置在下部包括使用第一半導體材料的電晶體2200，而在上部包括使用第二半導體材料的電晶體2100。圖38A示出作為使用第二半導體材料的電晶體2100應用上述實施方式所示的電晶體的例子。注意，點劃線的左側表示電晶體的通道長度方向的剖面，而點劃線的右側表示電晶體的通道寬度方向的剖面。
第一半導體材料和第二半導體材料較佳為具有彼此不同的禁止帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用單晶矽等作為氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，藉由將在上述實施方式中例示出的電晶體適用於使用氧化物半導體的電晶 體，可以得到良好的次臨界值特性，而實現微型電晶體。此外，該電晶體的開關速度快所以可以進行高速工作，並且其關態電流小所以洩漏電流小。
電晶體2200可以是n通道電晶體和p通道電晶體中的任一個，根據電路使用適合的電晶體即可。另外，除了使用包含氧化物半導體的根據本發明的一個實施方式的電晶體之外，半導體裝置的材料及結構等具體結構並不需要侷限於在此所示的結構。
在圖38A所示的結構中，在電晶體2200上隔著絕緣體2201及絕緣體2207設置有電晶體2100。電晶體2200與電晶體2100之間設置有多個佈線2202。此外，藉由埋入各種絕緣體中的多個插頭2203電連接設置在上層及下層的佈線或電極。此外，還設置有覆蓋電晶體2100的絕緣體2204以及絕緣體2204上的佈線2205。
如此，藉由層疊兩種電晶體，可以減少電路的佔有面積，而可以高密度地設置多個電路。
在此，在將矽類半導體材料用於設置在下層的電晶體2200時，設置在電晶體2200的半導體膜的附近的絕緣體中的氫具有使矽的懸空鍵終結而提高電晶體2200的可靠性的效果。另一方面，在將氧化物半導體用於設置在上層的電晶體2100時，設置在電晶體2100的半導體膜的附近的絕緣體中的氫有可能成為在氧化物半導體中生成載子的原因之一，所以有時引起電晶體2100的可靠性的下降。因此，當在使用矽類半導體材料的電晶體 2200上層疊使用氧化物半導體的電晶體2100時，在它們之間設置具有阻擋氫的擴散的功能的絕緣體2207是有效的。藉由利用絕緣體2207將氫封閉在下層，可以提高電晶體2200的可靠性，此外，由於從下層到上層的氫的擴散得到抑制，所以同時可以提高電晶體2100的可靠性。
絕緣體2207例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
此外，較佳為在電晶體2100上以覆蓋包括氧化物半導體膜的電晶體2100的方式形成具有阻擋氫的擴散的功能的障壁膜2208。該障壁膜可以使用與絕緣體2207相同的材料，特別較佳為使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質和氧透過膜的遮斷(阻擋)效果高。因此，藉由作為覆蓋電晶體2100的該障壁膜使用氧化鋁膜，可以防止氧從電晶體2100中的氧化物半導體膜脫離，還可以防止水及氫混入氧化物半導體膜。另外，該障壁膜既可以使用絕緣體2204的疊層中的一層，又可以設置在絕緣體2204的下面。
另外，電晶體2200不僅是平面型電晶體，而且還可以是各種類型的電晶體。例如，可以是FIN(鰭)型、TRI-GATE(三閘極)型電晶體等。圖38D示出此時的剖面圖的例子。在半導體基板2211上設置有絕緣體2212。半導體基板2211具有先端細的凸部(也稱為鰭)。在該凸部上可以設置有絕緣體。該絕緣體是當形成凸部時 用作用來不對半導體基板2211進行蝕刻的遮罩的。另外，凸部可以是先端不細的形狀，例如該凸部也可以是大致長方體或先端粗的形狀。在半導體基板2211的凸部上設置有閘極絕緣體2214，且在該閘極絕緣體2214上設置有閘極電極2213。在半導體基板2211中形成有源極區域及汲極區域2215。另外，雖然在此示出了半導體基板2211具有凸部的例子，但是根據本發明的一個實施方式的半導體裝置不侷限於此。例如，也可以加工SOI基板形成具有凸部的半導體區域。
〈電路結構例子〉
在上述結構中，藉由適當地連接電晶體2100及電晶體2200的電極，可以構成各種電路。下面說明藉由使用本發明的一個實施方式的半導體裝置來可以實現的電路結構例子。
〈CMOS反相器電路〉
圖38B所示的電路圖示出所謂的CMOS反相器的結構，其中將p通道電晶體2200和n通道電晶體2100串聯連接且將各閘極連接。
〈CMOS類比開關〉
圖38C所示的電路圖示出將電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用該結構，可 以將其用作所謂的CMOS類比開關。
〈記憶體裝置的例子〉
圖39A至圖39C示出半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)使用本發明的一個實施方式的電晶體，即使在沒有電力供應的情況下也能夠保持存儲內容，並且，對寫入次數也沒有限制。
在圖39A所示的半導體裝置包括：使用第一半導體材料的電晶體3200；使用第二半導體材料的電晶體3300；以及電容元件3400。作為電晶體3300，可以使用在實施方式1及2中所說明的電晶體。
圖39B示出圖39A所示的半導體裝置的剖面圖。該剖面圖的半導體裝置採用在電晶體3300中設置有背閘極的結構，但是也可以採用不設置背閘極的結構。
電晶體3300是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
在圖39A中，第一佈線3001與電晶體3200的源極電極電連接，第二佈線3002與電晶體3200的汲極電極電連接。此外，第三佈線3003與電晶體3300的源極電極和汲極電極中的一個電連接，第四佈線3004與電晶體3300的閘極電極電連接。再者，電晶體3200的閘極電 極與電晶體3300的源極電極和汲極電極中的另一個及電容元件3400的電極中的一個電連接，第五佈線3005與電容元件3400的電極中的另一個電連接。
在圖39A所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300處於導通狀態的電位，使電晶體3300處於導通狀態。由此，第三佈線3003的電位施加到電晶體3200的閘極電極及電容元件3400。換言之，對電晶體3200的閘極電極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態的電位，來使電晶體3300成為關閉狀態，而保持施加到電晶體3200的閘極電極的電荷(保持)。
因為電晶體3300的關態電流極小，所以電晶體3200的閘極電極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，根據保持在電晶體3200的閘極電極中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極施加 高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200處於“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極電極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則處於“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。例如，可以採用如下結構：在不讀出資料的記憶單元中，對第五佈線3005施加不管閘極電極的狀態如何都使電晶體3200成為“關閉狀態”的電位，亦即小於Vth_H的電位，來唯讀出所希望的記憶單元的資料。或者，可以採用如下結構：在不讀出資料的記憶單元中，對第五佈線3005施加不管閘極電極的狀態如何都使電晶體3200成為“導通狀態”的電位，亦即大於Vth_L的電位，來唯讀出所希望的記憶單元的資料。
圖39C所示的半導體裝置與圖39A所示的半導體裝置不同之處在於圖39C所示的半導體裝置沒有設置電晶體3200。在此情況下也可以藉由與上述相同的工作 進行資料的寫入及保持工作。
接著，對資料的讀出進行說明。在電晶體3300處於開啟狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在隨帶第三佈線3003的佈線電容和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極的一個的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極的一個的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的電極的一個的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
藉由對第三佈線3003的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將使用上述第一半導體材料的電晶體用於用來驅動記憶單元的驅動電路，並在該驅動電路上作為電晶體3300層疊使用第二半導體材料的電晶體。
在本實施方式所示的半導體裝置中，藉由使用其通道形成區域包含氧化物半導體的關態電流極小的電晶體，可以極長期地保持存儲內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持存儲內容。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如閘極絕緣層的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
在本說明書等中，有時即使不指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的通常知識者也能夠構成發明的一個實施方式。就是說，即使未指定連接位置，也可以說發明的一個實施方式是明確的，並且，當在本說明書等記載有指定連接位置的內容時，有時可以判斷為在本說明書等中記載有該方式。尤其是，在端子的連接位置有多個的情況下，不一定必須要將該端子的 連接位置限於指定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的連接位置，就能夠構成發明的一個實施方式。
在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的通常知識者能夠指定發明。或者，當至少指定某個電路的功能時，有時所屬技術領域的通常知識者能夠指定發明。也就是說，只要指定功能，就可以說是發明的一個實施方式是明確的，而判斷為在本說明書等中記載有該方式。因此，即使只指定某個電路的連接位置而不指定其功能時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。或者，即使只指定某個電路的功能而不指定其連接位置時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。
注意，在本說明書等中，可以在某一個實施方式中示出的圖式或者文章中取出其一部分而構成發明的一個實施方式。因此，在記載有說明某一部分的圖式或者文章的情況下，取出圖式或者文章的一部分的內容也算是所公開的發明的一個實施方式，所以能夠構成發明的一個實施方式。因此，例如，可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容器、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零件、裝置、工作方法、製造方法等中的一個或多個的圖式 或者文章中，可以取出其一部分而構成發明的一個實施方式。例如，可以從由N個(N是整數)電路元件(電晶體、電容器等)構成的電路圖中取出M個(M是整數，M<N)電路元件(電晶體、電容器等)來構成發明的一個實施方式。作為其他例子，可以從由N個(N是整數)層構成的剖面圖中取出M個(M是整數，M<N)層來構成發明的一個實施方式。再者，作為其他例子，可以從由N個(N是整數)要素構成的流程圖中取出M個(M是整數，M<N)要素來構成發明的一個實施方式。
〈攝像裝置〉
以下對本發明的一個實施方式的攝像裝置進行說明。
圖40A是示出本發明的一個實施方式的攝像裝置200的例子的平面圖。攝像裝置200包括像素部210、用來驅動像素部210的週邊電路260、週邊電路270、週邊電路280及週邊電路290。像素部210包括配置為p行q列(p及q為2以上的整數)的矩陣狀的多個像素211。週邊電路260、週邊電路270、週邊電路280及週邊電路290分別與多個像素211連接，並具有供應用來驅動多個像素211的信號的功能。此外，在本說明書等中，有時將週邊電路260、週邊電路270、週邊電路280及週邊電路290等總稱為“週邊電路”或“驅動電路”。例如，週邊電路260也可以說是週邊電路的一部分。
攝像裝置200較佳為包括光源291。光源291 能夠發射檢測光P1。
週邊電路至少包括邏輯電路、開關、緩衝器、放大電路和轉換電路中的一個。此外，也可以在形成像素部210的基板上製造週邊電路。另外，也可以將IC晶片等半導體裝置用於週邊電路的一部分或全部。注意，也可以省略週邊電路260、週邊電路270、週邊電路280和週邊電路290中的一個以上。
如圖40B所示，在攝像裝置200所包括的像素部210中，也可以以像素211傾斜的方式配置。藉由以像素211傾斜的方式配置，可以縮短在行方向上及列方向上的像素間隔(間距)。由此，可以提高攝像裝置200的攝像品質。
〈像素的結構例子1〉
藉由使攝像裝置200所包括的一個像素211由多個子像素212構成，且使每個子像素212與使特定的波長區域的光透過的濾光片(濾色片)組合，可以獲得用來實現彩色影像顯示的資料。
圖41A是示出用來取得彩色影像的像素211的一個例子的平面圖。圖41A所示的像素211包括設置有使紅色(R)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212R”)、設置有使綠色(G)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212G”)及設置有使藍色(B)的波長區域的光透過的濾色片的子像 素212(以下也稱為“子像素212B”)。子像素212可以被用作光感測器。
子像素212(子像素212R、子像素212G及子像素212B)與佈線231、佈線247、佈線248、佈線249、佈線250電連接。此外，子像素212R、子像素212G及子像素212B分別連接於各獨立的佈線253。在本說明書等中，例如將與第n行(n為1以上且p以下的整數)的像素211連接的佈線248及佈線249分別稱為佈線248[n]及佈線249[n]。此外，例如，將與第m列(m為1以上且q以下的整數)的像素211連接的佈線253稱為佈線253[m]。此外，在圖41A中，將與第m列的像素211所包括的子像素212R連接的佈線253稱為佈線253[m]R，將與子像素212G連接的佈線253稱為佈線253[m]G，將與子像素212B連接的佈線253稱為佈線253[m]B。子像素212藉由上述佈線與週邊電路電連接。
攝像裝置200具有所相鄰的像素211中設置有使相同的波長區域的光透過的濾色片的子像素212藉由開關彼此電連接的結構。圖41B示出配置在第n行第m列的像素211所包括的子像素212與相鄰於該像素211的配置在第n+1行第m列的像素211所包括的子像素212的連接例子。在圖41B中，配置在第n行第m列的子像素212R與配置在第n+1行第m列的子像素212R藉由開關201連接。此外，配置在第n行第m列的子像素212G與配置在第n+1行第m列的子像素212G藉由開關202連 接。此外，配置在第n行第m列的子像素212B與配置在第n+1行第m列的子像素212B藉由開關203連接。
用於子像素212的濾色片的顏色不侷限於紅色(R)、綠色(G)、藍色(B)，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素211中設置檢測三種不同波長區域的光的子像素212，可以獲得全彩色影像。
或者，像素211除了包括分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的各子像素212以外，還可以包括設置有使黃色(Y)的光透過的濾色片的子像素212。或者，像素211除了包括分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的各子像素212以外，還可以包括設置有使藍色(B)的光透過的濾色片的子像素212。藉由在一個像素211中設置檢測四種不同波長區域的光的子像素212，可以進一步提高所獲得的影像的顏色再現性。
例如，在圖41A中，檢測紅色的波長區域的子像素212、檢測綠色的波長區域的子像素212及檢測藍色的波長區域的子像素212的像素數比(或受光面積比)不侷限於1：1：1。例如，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。
設置在像素211中的子像素212的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的 檢測相同的波長區域的子像素212，可以提高冗餘性，由此可以提高攝像裝置200的可靠性。
此外，藉由使用反射或吸收可見光且使紅外光透過的IR(IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置200。
藉由使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防止大光量光入射到光電轉換元件(受光元件)時產生的輸出飽和。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。
除了上述濾光片以外，還可以在像素211中設置透鏡。這裡，參照圖42A及圖42B的剖面圖說明像素211、濾光片254、透鏡255的配置例子。藉由設置透鏡255，可以使光電轉換元件高效地受光。明確而言，如圖42A所示，可以使光256穿過形成在像素211中的透鏡255、濾光片254(濾光片254R、濾光片254G及濾光片254B)及像素電路230等而入射到光電轉換元件220。
注意，如由點劃線圍繞的區域所示，有時箭頭所示的光256的一部分被佈線257的一部分遮蔽。因此，如圖42B所示，較佳為採用在光電轉換元件220一側配置透鏡255及濾光片254，而使光電轉換元件220高效地接收光256的結構。藉由從光電轉換元件220一側將光256入射到光電轉換元件220，可以提供檢測靈敏度高的攝像裝置200。
作為圖42A及圖42B所示的光電轉換元件 220，也可以使用形成有pn接面或pin接面的光電轉換元件。
光電轉換元件220也可以使用具有吸收輻射產生電荷的功能的物質形成。作為具有吸收輻射產生電荷的功能的物質，可舉出硒、碘化鉛、碘化汞、砷化鎵、碲化鎘、鎘鋅合金等。
例如，在將硒用於光電轉換元件220時，可以實現對可見光、紫外光、紅外光、X射線、伽瑪射線等較寬的波長區域具有光吸收係數的光電轉換元件220。
在此，攝像裝置200所包括的一個像素211除了圖41A及圖41B所示的子像素212以外，還可以包括具有第一濾光片的子像素212。
〈像素的結構例子2〉
下面，對包括使用矽的電晶體及使用本發明的氧化物半導體的電晶體的像素的一個例子進行說明。
圖43A及圖43B是構成攝像裝置的元件的剖面圖。
圖43A所示的攝像裝置包括設置在矽基板300上的使用矽形成的電晶體351、在電晶體351上層疊配置的使用氧化物半導體形成的電晶體352及電晶體353以及對矽基板300設置的包括陽極361及陰極362的光電二極體360。各電晶體及光電二極體360與各種插頭370及佈線371電連接。此外，光電二極體360的陽極361藉 由低電阻區域363與插頭370電連接。
攝像裝置包括：包括設置在矽基板300上的電晶體351及光電二極體360的層310、以與層310接觸的方式設置且包括佈線371的層320、以與層320接觸的方式設置且包括電晶體352及電晶體353的層330、以與層330接觸的方式設置且包括佈線372及佈線373的層340。
在圖43A的剖面圖的一個例子中，在矽基板300中，在與形成有電晶體351的面相反一側設置有光電二極體360的受光面。藉由採用該結構，可以確保光路而不受各種電晶體或佈線等的影響。因此，可以形成高開口率的像素。此外，光電二極體360的受光面也可以是與形成有電晶體351的面相同的面。
在像素只包括使用氧化物半導體的電晶體時，層310為包括使用氧化物半導體的電晶體的層即可。或者，像素也可以只包括使用氧化物半導體的電晶體而省略層310。
在圖43A的剖面圖中，可以以設置在層310中的光電二極體360與設置在層330中的電晶體重疊的方式形成。因此，可以提高像素的集成度。也就是說，可以提高攝像裝置的解析度。
在圖43B中，攝像裝置可以採用將光電二極體365設置在層340一側且電晶體上的結構。在圖43B中，例如，在層310中包括使用矽的電晶體351及電晶體 352，在層320中包括佈線371，在層330中包括使用氧化物半導體的電晶體352及電晶體353，在層340中包括光電二極體365，光電二極體365包括半導體層366、半導體層367及半導體層368，並且佈線373藉由插頭370與佈線374電連接。
藉由採用圖43B所示的元件結構，可以擴大開口率。
或者，光電二極體365也可以採用使用非晶矽膜或微晶矽膜等的pin接面二極體元件等。光電二極體365包括依次層疊的n型半導體層368、i型半導體層367及p型半導體層366的結構。i型半導體層367較佳為使用非晶矽。p型半導體層366及n型半導體層368可以使用包含賦予各導電型的摻雜物的非晶矽或者微晶矽等。以非晶矽為光電轉換層的光電二極體365在可見光波長區域內的靈敏度較高，而易於檢測微弱的可見光。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
〈RF標籤〉
在本實施方式中，參照圖44說明包括上述實施方式所說明的電晶體或記憶體裝置的RF標籤。
根據本實施方式的RF標籤在其內部包括記憶體電路，在該記憶體電路中儲存所需要的資料，並使用非 接觸單元諸如無線通訊向外部發送資料和/或從外部接受資料。由於具有這種特徵，RF標籤可以被用於藉由讀取物品等的個體資訊來識別物品的個體識別系統等。注意，這些用途要求極高的可靠性。
參照圖44說明RF標籤的結構。圖44是示出RF標籤的結構例子的方塊圖。
如圖44所示，RF標籤800包括接收從與通信器801(也稱為詢問器、讀取器/寫入器等)連接的天線802發送的無線信號803的天線804。RF標籤800還包括整流電路805、定電壓電路806、解調變電路807、調變電路808、邏輯電路809、記憶體電路810、ROM811。另外，在包括在解調變電路807中的具有整流作用的電晶體中，也可以使用充分地抑制反向電流的材料，諸如氧化物半導體。由此，可以抑制起因於反向電流的整流作用的降低並防止解調變電路的輸出飽和，也就是說，可以使解調變電路的輸入和解調變電路的輸出之間的關係靠近於線性關係。注意，資料傳輸方法大致分成如下三種方法：將一對線圈相對地設置並利用互感進行通信的電磁耦合方法；利用感應場進行通信的電磁感應方法；以及利用電波進行通信的電波方法。在本實施方式所示的RF標籤800中可以使用上述任何方法。
接著，說明各電路的結構。天線804與連接於通信器801的天線802之間進行無線信號803的發送及接受。在整流電路805中，對藉由由天線804接收無線信 號來生成的輸入交流信號進行整流，例如進行半波倍壓整流，並由設置在後級的電容元件使被整流的信號平滑化，由此生成輸入電位。另外，整流電路805的輸入一側或輸出一側也可以設置限制器電路。限制器電路是在輸入交流信號的振幅大且內部生成電壓大時進行控制以不使一定以上的電力輸入到後級的電路中的電路。
定電壓電路806是由輸入電位生成穩定的電源電壓而供應到各電路的電路。定電壓電路806也可以在其內部包括重設信號產生電路。重設信號產生電路是利用穩定的電源電壓的上升而生成邏輯電路809的重設信號的電路。
解調變電路807是藉由包封檢測對輸入交流信號進行解調並生成解調信號的電路。此外，調變電路808是根據從天線804輸出的資料進行調變的電路。
邏輯電路809是分析解調信號並進行處理的電路。記憶體電路810是保持被輸入的資料的電路，並包括行解碼器、列解碼器、存儲區域等。此外，ROM811是保持識別號碼(ID)等並根據處理進行輸出的電路。
注意，可以適當地設置上述各電路。
在此，可以將上述實施方式所示的電晶體用於記憶體電路810。因為根據本發明的一個實施方式的電晶體即使在關閉電源的狀態下也可以保持資料，所以適用於RF標籤。再者，因為根據本發明的一個實施方式的記憶體電路的資料寫入所需要的電力(電壓)比習知的非揮發 性記憶體低得多，所以也可以不產生資料讀出時和寫入時的最大通信距離的差異。再者，根據本發明的一個實施方式的記憶體電路可以抑制由於資料寫入時的電力不足引起誤動作或誤寫入的情況。
此外，因為根據本發明的一個實施方式的記憶體電路可以用作非揮發性記憶體，所以還可以應用於ROM811。在此情況下，較佳為生產者另外準備用來對ROM811寫入資料的指令防止使用者自由地重寫。由於生產者在預先寫入識別號碼後出貨，可以僅使出貨的良品具有識別號碼而不使所製造的所有RF標籤具有識別號碼，由此不發生出貨後的產品的識別號碼不連續的情況而可以容易根據出貨後的產品進行顧客管理。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中，對包括上述實施方式所說明的記憶體裝置的CPU進行說明。
圖45是示出其至少一部分使用上述實施方式所說明的電晶體的CPU的一個例子的結構的方塊圖。
〈CPU〉
圖45所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU 控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖45所示的CPU只不過是簡化其結構而所示的一個例子，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖45所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位數例如可以為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制 ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號來生成內部時脈信號的內部時脈生成器，並將內部時脈信號供應到上述各種電路。
在圖45所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用實施方式1至3所示的電晶體。
在圖45所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197選擇在暫存器1196所具有的記憶單元中由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
〈記憶體電路〉
圖46是可以用作暫存器1196的記憶元件1200的電路圖的一個例子。記憶元件1200包括當電源關閉時丟失存儲資料的電路1201、當電源關閉時不丟失存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記 憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述實施方式所說明的記憶體裝置。在停止對記憶元件1200供應電源電壓時，地電位(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的第一閘極。例如，電晶體1209的第一閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極電極和汲極電極中的一個，開關1203的第二端子對應於電晶體1213的源極電極和汲極電極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的導通狀態或關閉狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極電極和汲極電極中的一個，開關1204的第二端子對應於電晶體1214的源極電極和汲極電極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的導通狀態或關閉狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極電極和汲極電極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體 1210的源極電極和汲極電極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極電極和汲極電極中的一個)。開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極電極和汲極電極中的一個)。開關1204的第二端子(電晶體1214的源極電極和汲極電極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)、開關1204的第一端子(電晶體1214的源極電極和汲極電極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以採用對電容元件1208的一對電極中的另一個輸入固定電位的結構。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的第一閘極 (第一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
圖46所示的電晶體1209具有包括第二閘極(第二閘極電極：背閘極)的結構。可以對第一閘極輸入控制信號WE並對第二閘極輸入控制信號WE2。控制信號WE2可以是具有固定電位的信號。作為該固定電位，例如選擇地電位GND或低於電晶體1209的源極電極的電位的電位等。此時，控制信號WE2為具有用來控制電晶體1209的臨界電壓的電位信號，並能夠進一步降低電晶體1209的閘極電壓VG為0V時的電流。控制信號WE2也可以是與控制信號WE相同的電位信號。另外，電晶體1209也可以使用不具有第二閘極的電晶體。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極電極和汲極電極中的另一個。圖46示出從電路1201輸出的信號輸入到電晶體1209的源極電極和汲極電極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖46示出從開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)輸出 的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極電極和汲極電極中的另一個)輸出的信號輸入到該節點。
在圖46所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。例如，可以使用其通道形成在矽層或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道由氧化物半導體層形成的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體層形成的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖46所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本發明的一個實施方式的半導體裝置中，在不向記憶元件1200供應電源電壓期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的 資料。
另外，其通道形成在氧化物半導體層中的電晶體的關態電流極低。例如，其通道形成在氧化物半導體層中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓期間也可以保持存儲內容(資料)。
另外，由於該記憶元件是藉由設置開關1203及開關1204進行預充電工作的記憶元件，因此它可以縮短直到在再次開始供應電源電壓之後電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將由電容元件1208保持的信號轉換為電晶體1210的狀態(導通狀態或關閉狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電 源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然在本實施方式中對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF(Radio Frequency：射頻)標籤。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，說明使用本發明的一個實施方式的電晶體的顯示裝置的結構例子。
〈顯示裝置的結構例子〉
圖47A是本發明的一個實施方式的顯示裝置的俯視圖，圖47B是用來說明在將液晶元件用於本發明的一個實施方式的顯示裝置的像素時可以使用的像素電路的電路圖。另外，圖47C是用來說明在將有機EL元件用於本發明的一個實施方式的顯示裝置的像素時可以使用的像素電路的電路圖。
可以根據實施方式1至3形成配置在像素部中的電晶體。此外，因為該電晶體容易形成為n通道電晶 體，所以將驅動電路中的可以由n通道電晶體構成的驅動電路的一部分與像素部的電晶體形成在同一基板上。如上所述，藉由將上述實施方式所示的電晶體用於像素部或驅動電路，可以提供可靠性高的顯示裝置。
圖47A示出主動矩陣型顯示裝置的俯視圖的一個例子。在顯示裝置的基板700上包括：像素部701；第一掃描線驅動電路702；第二掃描線驅動電路703；以及信號線驅動電路704。在像素部701中配置有從信號線驅動電路704延伸的多個信號線以及從第一掃描線驅動電路702及第二掃描線驅動電路703延伸的多個掃描線。此外，在掃描線與信號線的交叉區域中以矩陣狀設置有分別具有顯示元件的像素。另外，顯示裝置的基板700藉由FPC(Flexible Printed Circuit：軟性印刷電路板)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。
在圖47A中，在與像素部701同一基板700上形成第一掃描線驅動電路702、第二掃描線驅動電路703、信號線驅動電路704。由此，設置在外部的驅動電路等的構件的數量減少，從而能夠實現成本的降低。另外，當在基板700的外部設置驅動電路時，需要使佈線延伸，且佈線之間的連接數量增加。當在基板700上設置驅動電路時，可以減少該佈線之間的連接數量，從而可以謀求提高可靠性或良率。另外，也可以採用第一掃描線驅動電路702、第二掃描線驅動電路703和信號線驅動電路704中的任一個安裝在基板700上的結構或它們設置在基 板700的外部的結構。
〈液晶顯示裝置〉
另外，圖47B示出像素的電路結構的一個例子。在此，作為一個例子示出可以用於VA方式的液晶顯示裝置的像素的像素電路。
可以將該像素電路應用於一個像素具有多個像素電極層的結構。各像素電極層分別與不同的電晶體連接，以能夠藉由不同閘極信號驅動各電晶體。由此，可以獨立地控制施加到以多域設計的像素中的各像素電極層的信號。
電晶體716的掃描線712和電晶體717的掃描線713彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體716和電晶體717共同使用信號線714。作為電晶體716及電晶體717，可以適當地利用實施方式1至3所示的電晶體。由此可以提供可靠性高的液晶顯示裝置。
另外，電晶體716與第一像素電極層電連接，並且電晶體717與第二像素電極層電連接。第一像素電極層與第二像素電極層彼此分離。注意，對第一像素電極層及第二像素電極層的形狀沒有特別的限制。例如，第一像素電極層可以是V字狀。
電晶體716的閘極電極連接到掃描線712，而電晶體717的閘極電極連接到掃描線713。藉由對掃描線 712和掃描線713施加不同的閘極信號，可以使電晶體716及電晶體717的工作時序互不相同來控制液晶配向。
另外，也可以由電容佈線710、用作電介質的閘極絕緣層以及與第一像素電極層或第二像素電極層電連接的電容電極形成儲存電容器。
多域設計在一個像素中設置有第一液晶元件718和第二液晶元件719。第一液晶元件718由第一像素電極層、相對電極層以及它們之間的液晶層構成，而第二液晶元件719由第二像素電極層、相對電極層以及它們之間的液晶層構成。
此外，圖47B所示的像素電路不侷限於此。例如，也可以在圖47B所示的像素電路中加上開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
圖48A及圖48B是液晶顯示裝置的俯視圖及剖面圖的一個例子。圖48A示出具有顯示裝置20、顯示區域21、週邊電路22及FPC(撓性印刷基板)42的典型的結構。
圖48B示出圖48A中的虛線A-A’之間、B-B’之間以及C-C’之間剖面圖。A-A’之間表示週邊電路部，B-B’之間表示顯示區域，C-C’之間表示FPC的連接部。
除了電晶體11以外，顯示裝置20還包括導電層190、導電層195、絕緣層420、液晶層490、液晶元件80、電容元件60、絕緣層430、間隔物440、彩色層460、黏合層470、導電層480、遮光層418、基板400、 黏合層473、黏合層474、黏合層475、黏合層476、偏光板103、偏光板403、保護基板105、保護基板402以及各向異性導電層510。
〈有機EL顯示裝置〉
圖47C示出像素的電路結構的其他例子。在此，示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，而產生電流。然後，藉由使電子和電洞再結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
圖47C是示出可以應用的像素電路的一個例子的圖。這裡示出在一個像素中使用兩個n通道電晶體的例子。另外，該像素電路可以採用數位時間灰階驅動。
以下說明可以應用的像素電路的結構及採用數位時間灰階驅動時的像素的工作。
像素720包括切換電晶體721、驅動電晶體722、發光元件724以及電容元件723。在切換電晶體721中，閘極電極層與掃描線726連接，第一電極(源極電極層和汲極電極層中的一個)與信號線725連接，並且第二電極(源極電極層和汲極電極層中的另一個)與驅動電晶體722的閘極電極層連接。在驅動電晶體722中，閘極電極 層藉由電容元件723與電源線727連接，第一電極與電源線727連接，第二電極與發光元件724的第一電極(像素電極)連接。發光元件724的第二電極相當於共用電極728。共用電極728與形成在同一基板上的共用電位線電連接。
作為切換電晶體721及驅動電晶體722，可以適當地利用實施方式1至3所示的電晶體。由此可以提供可靠性高的有機EL顯示裝置。
將發光元件724的第二電極(共用電極728)的電位設定為低電源電位。注意，低電源電位是指低於供應到電源線727的高電源電位的電位，例如可以以GND、0V等為低電源電位。將高電源電位與低電源電位設定為發光元件724的正向臨界電壓以上，將其電位差施加到發光元件724上來使電流流過發光元件724，以使發光元件724發光。發光元件724的正向電壓是指獲得所希望的亮度時的電壓，至少包含正向臨界電壓。
另外，還可以使用驅動電晶體722的閘極電容代替電容元件723而省略電容元件723。
接著，說明輸入到驅動電晶體722的信號。當採用電壓輸入電壓驅動方式時，對驅動電晶體722輸入使驅動電晶體722充分處於導通狀態或關閉狀態的兩個狀態的視訊信號。為了使驅動電晶體722在線性區域中工作，所以將比電源線727的電壓高的電壓施加到驅動電晶體722的閘極電極層。另外，對信號線725施加電源線電 壓和驅動電晶體722的臨界電壓Vth的總和以上的電壓。
當進行類比灰階驅動時，對驅動電晶體722的閘極電極層施加發光元件724的正向電壓和驅動電晶體722的臨界電壓Vth的總和以上的電壓。另外，藉由輸入使驅動電晶體722在飽和區域中工作的視訊信號，使電流流過發光元件724。為了使驅動電晶體722在飽和區域中工作，使電源線727的電位高於驅動電晶體722的閘極電位。藉由採用類比方式的視訊信號，可以使與視訊信號對應的電流流過發光元件724中，而進行類比灰階驅動。
注意，像素電路的結構不侷限於圖47C所示的像素結構。例如，還可以在圖47C所示的像素電路中加上開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當將上述實施方式所例示的電晶體應用於圖47A至圖47C所例示的電路時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以由控制電路等控制第一閘極電極的電位，並且可以藉由未圖示的佈線將比供應到源極電極的電位低的電位等上述電位施加到第二閘極電極。
圖49A及圖49B是發光裝置的俯視圖及剖面圖的一個例子。圖49A示出具有發光裝置24、顯示區域21、週邊電路22及FPC(撓性印刷基板)42的典型的結構。
圖49B示出圖49A中的虛線A-A’之間、B-B’ 之間以及C-C’之間剖面圖。A-A’之間表示週邊電路部，B-B’之間表示顯示區域，C-C’之間表示FPC的連接部。
除了電晶體11以外，發光裝置24包括導電層190、導電層195、導電層410、光學調整層530、EL層450、發光元件70、電容元件60、間隔物440、彩色層460、黏合層470、導電層480、遮光層418、基板400以及各向異性導電層510。
例如，在本說明書等中，顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、微機電系統(MEMS)、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等中的至少一個。另外，也可以包括對比度、亮度、反射率、透射率等因電作用或磁作用而發生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場發射顯示器(FED)或SED方式平面型 顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，參照圖50說明應用本發明的一個實施方式的半導體裝置的顯示模組。
〈顯示模組〉
圖50所示的顯示模組6000在上蓋6001與下蓋6002之間包括連接於FPC6003的觸控面板6004、連接於FPC6005的顯示面板6006、背光單元6007、框架6009、印刷電路板6010、電池6011。注意，有時沒有設置背光單元6007、電池6011、觸控面板6004等。
例如，可以將本發明的一個實施方式的半導體裝置用於顯示面板6006或安裝在印刷基板的積體電路。
上蓋6001及下蓋6002可以根據觸控面板6004及顯示面板6006的尺寸適當地改變其形狀或尺寸。
觸控面板6004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板6006重疊的方式被形成。此外，也可以使顯示面板6006的相對基板(密封基板)具有觸控面板功能。或者，光感測器可以被設置於顯示面板6006的每個像素內，實現作為光學式觸控面板的功能。或者，也可以在顯示面板6006的每個像素內設置觸控感測器用電極，實現電容式觸控面板的功能。
背光單元6007包括光源6008。也可以採用將光源6008設置於背光單元6007的端部且使用光擴散板的結構。
框架6009保護顯示面板6006，並且還用作阻擋從印刷電路板6010產生的電磁波的電磁屏蔽。此外，框架6009也可以具有散熱板的功能。
印刷電路板6010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用另行設置的電池6011。注意，當使用商用電源時可以省略電池6011。
此外，在顯示模組6000中還可以設置偏光板、相位差板、稜鏡片等構件。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式9
在本實施方式中，說明根據本發明的一個實施方式的半導體裝置的使用例子。
〈使用引線框架型插板的封裝〉
圖51A示出使用引線框架型插板(interposer)的封裝的剖面結構的透視圖。在圖51A所示的封裝中，相當於根據本發明的一個實施方式的半導體裝置的晶片2751藉由利用打線接合法與插板2750上的端子2752連接。端子2752配置在插板2750的設置有晶片2751的面上。晶片2751也可以由模鑄樹脂2753密封，這裡在各端子2752的一部分露出的狀態下進行密封。
圖51B示出其中封裝被安裝在電路基板中的電子裝置(行動電話)的模組的結構。在圖51B所示的行動電話機的模組中，印刷線路板2801安裝有封裝2802及電池2804。另外，設置有顯示元件的面板2800藉由FPC2803安裝有印刷線路板2801。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式10
在本實施方式中，參照圖式說明本發明的一個實施方式的電子裝置及照明設備。
〈電子裝置〉
藉由使用本發明的一個實施方式的半導體裝置，可以製造電子裝置及照明設備。另外，藉由使用本發明的一個實施方式的半導體裝置，可以製造可靠性高的電子裝置或照明設備。另外，藉由使用本發明的一個實施方式的半導體裝置，可以製造觸控感測器的檢測靈敏度得到提高的電子裝置或照明設備。
作為電子裝置，例如可以舉出：電視機(也稱為電視或電視接收機)；用於電腦等的監視器；數位相機、數位攝影機等影像拍成裝置；數位相框；行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；音頻再生裝置；彈珠機等大型遊戲機等。
此外，當本發明的一個實施方式的電子裝置或照明設備具有撓性時，也可以將該電子裝置或照明設備沿著房屋及高樓的內壁或外壁、汽車的內部裝飾或外部裝飾的曲面組裝。
本發明的一個實施方式的電子裝置可以包括二次電池，較佳的是，藉由非接觸電力傳送對二次電池充電。
作為二次電池，例如，可以舉出利用凝膠狀電解質的鋰聚合物電池(鋰離子聚合物電池)等鋰離子二次電池、鎳氫電池、鎳鎘電池、有機自由基電池、鉛蓄電池、空氣二次電池、鎳鋅電池、銀鋅電池等。
本發明的一個實施方式的電子裝置可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或 資訊等。另外，在電子裝置包括二次電池時，可以將天線用於非接觸電力傳送。
圖52A示出一種可攜式遊戲機，該可攜式遊戲機包括外殼7101、外殼7102、顯示部7103、顯示部7104、麥克風7105、揚聲器7106、操作鍵7107以及觸控筆7108等。根據本發明的一個實施方式的半導體裝置可用於內置在外殼7101的積體電路或CPU等。藉由對顯示部7103或顯示部7104使用本發明的一個實施方式的顯示裝置，可以提供一種使用者友好且不容易發生品質降低的可攜式遊戲機。注意，雖然圖52A所示的可攜式遊戲機包括兩個顯示部亦即顯示部7103和顯示部7104，但是可攜式遊戲機所包括的顯示部的數量不限於兩個。
圖52B示出一種智慧手錶，包括外殼7302、顯示部7304、操作按鈕7311、操作按鈕7312、連接端子7313、腕帶7321、錶帶扣7322等。根據本發明的一個實施方式的半導體裝置可用於內置在外殼7302的記憶體或CPU等。
圖52C示出一種可攜式資訊終端，包括安裝於外殼7501中的顯示部7502、操作按鈕7503、外部連接埠7504、揚聲器7505、麥克風7506等。根據本發明的一個實施方式的半導體裝置可用於內置在外殼7501的便攜用記憶體或CPU等。另外，由於可以使顯示部7502具有高解析度，所以雖然顯示部7502為中小型，但是也可以進行全高清晰、4K或8K等各種顯示，由此可以獲得非常 清晰度高的影像。
圖52D示出一種攝影機，包括第一外殼7701、第二外殼7702、顯示部7703、操作鍵7704、透鏡7705、連接部7706等。操作鍵7704及透鏡7705被設置在第一外殼7701中，顯示部7703被設置在第二外殼7702中。並且，第一外殼7701和第二外殼7702由連接部7706連接，第一外殼7701和第二外殼7702之間的角度可以由連接部7706改變。顯示部7703所顯示的影像也可以根據連接部7706所形成的第一外殼7701和第二外殼7702之間的角度切換。可以將本發明的一個實施方式的攝像裝置設置在透鏡7705的焦點的位置上。根據本發明的一個實施方式的半導體裝置可用於內置在第一外殼7701的積體電路或CPU等。
圖52E是數位看板，該數位看板具備設置於電線杆7921的顯示部7922。根據本發明的一個實施方式的半導體裝置可用於顯示部7922的控制電路。
圖53A示出膝上型個人電腦，該膝上型個人電腦包括外殼8121、顯示部8122、鍵盤8123及指向裝置8124等。根據本發明的一個實施方式的半導體裝置可用於內置在外殼8121的積體電路或CPU等。另外，由於顯示部8122可實現高解析度，所以雖然顯示部8122為中小型，但是也可以進行全高清晰、4K或8K等各種顯示，由此可以獲得非常清晰度高的影像。
圖53B示出汽車9700的外觀。圖53C示出汽 車9700的駕駛座位。汽車9700包括車體9701、車輪9702、儀表板9703、燈9704等。本發明的一個實施方式的半導體裝置可以用於汽車9700的顯示部及控制用的積體電路等。例如，可以在圖53C所示的顯示部9710至顯示部9715中設置本發明的一個實施方式的顯示裝置或半導體裝置。
顯示部9710和顯示部9711是設置在汽車的擋風玻璃上的顯示裝置或輸入輸出裝置。藉由使用透光性導電材料來製造顯示裝置或輸入輸出裝置中的電極，可以使本發明的一個實施方式的顯示裝置或輸入輸出裝置成為能看到對面的所謂的透視式顯示裝置或輸入輸出裝置。透視式顯示裝置或輸入輸出裝置即使在駕駛汽車9700時也不會成為視野的障礙。因此，可以將本發明的一個實施方式的顯示裝置或輸入輸出裝置設置在汽車9700的擋風玻璃上。另外，當在顯示裝置或輸入輸出裝置中設置用來驅動顯示裝置或輸入輸出裝置的電晶體等時，較佳為採用使用有機半導體材料的有機電晶體、使用氧化物半導體的電晶體等具有透光性的電晶體。
顯示部9712是設置在立柱部分的顯示裝置。例如，藉由將來自設置在車體的成像單元的影像顯示在顯示部9712，可以補充被立柱遮擋的視野。顯示部9713是設置在儀表板部分的顯示裝置。例如，藉由將來自設置在車體的成像單元的影像顯示在顯示部9713，可以補充被儀表板遮擋的視野。也就是說，藉由顯示來自設置在車體 外側的成像單元的影像，可以補充死角，從而提高安全性。另外，藉由顯示補充看不到的部分的影像，可以更自然、舒適地確認安全。
圖53D示出採用長座椅作為駕駛座位及副駕駛座位的汽車室內。顯示部9721是設置在車門部分的顯示裝置或輸入輸出裝置。例如，藉由將來自設置在車體的成像單元的影像顯示在顯示部9721，可以補充被車門遮擋的視野。另外，顯示部9722是設置在方向盤的顯示裝置。顯示部9723是設置在長座椅的中央部的顯示裝置。另外，藉由將顯示裝置或輸入輸出裝置設置在被坐面或靠背部分，也可以將該顯示裝置用作以該顯示裝置為發熱源的座椅取暖器。
顯示部9714、顯示部9715或顯示部9722可以提供導航資訊、速度表、轉速計、行駛距離、加油量、排檔狀態、空調的設定以及其他各種資訊。另外，使用者可以適當地改變顯示部所顯示的顯示內容及佈局等。另外，顯示部9710至顯示部9713、顯示部9721及顯示部9723也可以顯示上述資訊。顯示部9710至顯示部9715、顯示部9721至顯示部9723還可以被用作照明設備。此外，顯示部9710至顯示部9715、顯示部9721至顯示部9723還可以被用作加熱裝置。
圖54A示出照相機8000的外觀。照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004以及連接部8005等。另外，照相機8000也可 以安裝透鏡8006。
連接部8005包括電極，除了後面說明的取景器8100以外，還可以與閃光燈裝置等連接。
在此照相機8000包括能夠從外殼8001拆卸下透鏡8006而交換的結構，透鏡8006及外殼8001也可以被形成為一體。
藉由按下快門按鈕8004，可以進行攝像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行攝像。
可以對顯示部8002適用本發明的一個實施方式的顯示裝置或半導體裝置。
圖54B示出照相機8000安裝有取景器8100時的例子。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的連接部8005的連接部，可以將取景器8100安裝到照相機8000。另外，該連接部包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
可以將本發明的一個實施方式的半導體裝置用於外殼8101內的積體電路及影像感測器。
另外，在圖54A和圖54B中，照相機8000與 取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備本發明的一個實施方式的顯示裝置或輸入輸出裝置的取景器。
圖54C示出頭戴顯示器8200的外觀。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接受的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼臉的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，可以識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對主體8203中的積體電路適用本發明的 一個實施方式的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式11
在本實施方式中，參照圖55A至圖55F說明使用根據本發明的一個實施方式的半導體裝置的RF標籤的使用例子。
〈RF標籤的使用例子〉
RF標籤的用途廣泛，例如可以設置於物品諸如鈔票、硬幣、有價證券類、不記名債券類、證件類(駕駛執照、居民卡等，參照圖55A)、車輛類(自行車等，參照圖55B)、包裝用容器類(包裝紙、瓶子等，參照圖55C)、儲存媒體(DVD、錄影帶等，參照圖55D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣物類、生活用品類、包括藥品或藥劑的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機或行動電話)等或者各物品的裝運標籤(參照圖55E和圖55F)等。
根據本發明的一個實施方式的RF標籤4000以附著到物品表面上或者嵌入物品的方式固定。例如，當物品為書本時，RF標籤4000以嵌入在書本的紙張裡的方式固定在書本，而當物品為有機樹脂的包裝時，RF標籤4000以嵌入在有機樹脂中的方式固定在有機樹脂的包 裝。根據本發明的一個實施方式的RF標籤4000實現了小型、薄型以及輕量，所以即使固定在物品中也不會影響到該物品的設計性。另外，藉由將根據本發明的一個實施方式的RF標籤4000設置於鈔票、硬幣、有價證券類、不記名債券類或證件類等，可以賦予識別功能。藉由利用該識別功能可以防止偽造。另外，可以藉由在包裝用容器類、儲存媒體、個人物品、食物類、衣物類、生活用品類或電子裝置等中設置根據本發明的一個實施方式的RF標籤，可以提高檢品系統等系統的運行效率。另外，藉由在車輛類中安裝根據本發明的一個實施方式的RF標籤，可以防止盜竊等而提高安全性。
如上所述，藉由將使用根據本發明的一個實施方式的半導體裝置的RF標籤應用於在本實施方式中列舉的各用途，可以降低包括資料的寫入或讀出等工作的功耗，因此能夠使最大通信距離長。另外，即使在不供應電力的狀態下，也可以在極長的期間保持資料，所以上述RF標籤可以適用於寫入或讀出的頻率低的用途。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
100‧‧‧基板
110‧‧‧絕緣層
120‧‧‧半導體層
121‧‧‧絕緣體
122‧‧‧半導體層
123‧‧‧絕緣體
130‧‧‧源極電極層
140‧‧‧汲極電極層
150‧‧‧閘極絕緣層
160‧‧‧閘極電極層
170‧‧‧絕緣層
173‧‧‧絕緣層
175‧‧‧絕緣層

Claims (16)

  1. 一種半導體裝置，包括：第一絕緣層；該第一絕緣層上的第一氧化物層；該第一氧化物層上的半導體層；該半導體層上的源極電極層及汲極電極層；該第一絕緣層上的第二絕緣層；該第二絕緣層、該源極電極層以及該汲極電極層上的第三絕緣層；該半導體上的第二氧化物層；該第二氧化物層上的閘極絕緣層；該閘極絕緣層上的閘極電極層；以及該第三絕緣層、該第二氧化物層、該閘極絕緣層以及該閘極電極層上的第四絕緣層，其中，該第二絕緣層包括與該第一氧化物層的第一側面、該半導體層的側面、該源極電極層的第一側面、以及該汲極電極層的第一側面接觸的區域，該第二絕緣層的頂面位於與該源極電極層的頂面及該汲極電極層的頂面同一個平面上，並且，該第二氧化物層包括與該第一氧化物層的第二側面、該源極電極層的第二側面、該汲極電極層的第二側面、該第二絕緣層的側面、以及該第三絕緣層的側面接觸的區域。
  2. 一種半導體裝置的製造方法，包括如下步驟： 形成第一絕緣層；在該第一絕緣層上形成第一氧化物膜；在該第一氧化物膜上形成半導體膜；在該半導體膜上形成第一導電膜；在該第一導電膜上形成第一遮罩；藉由使用該第一遮罩對該第一導電膜的一部分進行蝕刻來將第一導電層形成為島狀；藉由使用該第一遮罩且將該第一導電層用作遮罩，對該第一氧化物膜及該半導體膜的一部分進行蝕刻，來將第一氧化物層及半導體層形成為島狀；在該第一絕緣層及該第一導電層上形成第二絕緣膜；對該第二絕緣膜進行化學機械拋光處理直到露出該第一導電層，來形成第二絕緣層；在該第一導電層及該第二絕緣層上形成第三絕緣膜；在該第三絕緣膜上形成第二遮罩；藉由使用該第二遮罩對該第三絕緣膜的一部分進行蝕刻，來形成源極電極層、汲極電極層以及第三絕緣層；在該第三絕緣層及該半導體層上形成第二氧化物膜；在該第二氧化物膜上形成第四絕緣膜；在該第四絕緣膜上形成第二導電膜；以及對該第二導電膜、該第四絕緣膜、該第二氧化物膜進行化學機械拋光處理，來形成第二氧化物層、閘極絕緣層以及閘極電極層。
  3. 根據申請專利範圍第2項之半導體裝置的製造方 法，其中在形成該半導體膜之後進行第一加熱處理，在該第三絕緣層、該第二氧化物層、該閘極絕緣層以及該閘極電極層上形成包含氧的第四絕緣層，在形成該第四絕緣層時形成該第三絕緣層和該第四絕緣層的混合層，並且同時對該混合層或該第一絕緣層中添加氧，並且進行第二加熱處理來使被添加到該混合層或該第一絕緣層的該氧擴散到該半導體層。
  4. 根據申請專利範圍第3項之半導體裝置的製造方法，其中該第三絕緣膜為包含氧的絕緣膜，並且該第四絕緣層藉由使用氧氣體的濺射法形成。
  5. 根據申請專利範圍第3項之半導體裝置的製造方法，其中該第三絕緣膜為氧化矽膜，並且該第四絕緣層藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
  6. 根據申請專利範圍第3項之半導體裝置的製造方法，其中在300℃以上且450℃以下的溫度下進行該第二加熱處理。
  7. 一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣層； 在該第一絕緣層上形成第一氧化物膜；在該第一氧化物膜上形成半導體膜；在該半導體膜上形成第一導電膜；在該第一導電膜上形成第二絕緣膜；在該第二絕緣膜上形成第一遮罩；藉由使用該第一遮罩對該第二絕緣膜及該第一導電膜的一部分進行蝕刻來形成第一導電層及第二絕緣層；在該第二絕緣層及該半導體膜上形成第二遮罩；藉由使用該第二遮罩對該第二絕緣層、該第一導電層、該第一氧化物膜以及該半導體膜的一部分進行蝕刻，來形成第一氧化物層、半導體層、源極電極層、汲極電極層以及第三絕緣層；在該第一絕緣層、該第三絕緣層以及該半導體層上形成第二氧化物膜；在該第二氧化物膜上形成第三絕緣膜；在該第三絕緣膜上形成第二導電膜；在該第二導電膜上形成第三遮罩；以及藉由使用該第三遮罩對該第二氧化物膜、該第三絕緣膜以及該第二導電膜的一部分進行蝕刻，來形成第二氧化物層、閘極絕緣層以及閘極電極層。
  8. 根據申請專利範圍第7項之半導體裝置的製造方法，其中在形成該半導體膜之後進行第一加熱處理，在該第一絕緣層、該第三絕緣層以及該閘極電極層上 形成包含氧的第四絕緣層，在形成該第四絕緣層時形成該第一絕緣層和該第四絕緣層的第一混合層及該第三絕緣層和該第四絕緣層的第二混合層，並且同時對該第一混合層、該第二混合層、該第一絕緣層或該第二絕緣層添加氧，並且進行第二加熱處理來使被添加到該第一混合層、該第二混合層、該第一絕緣層或該第二絕緣層的該氧擴散到該半導體層。
  9. 根據申請專利範圍第8項之半導體裝置的製造方法，其中該第一絕緣層及該第二絕緣膜都為包含氧的絕緣膜，並且該第四絕緣層藉由使用氧氣體的濺射法形成。
  10. 根據申請專利範圍第8項之半導體裝置的製造方法，其中該第一絕緣層及該第二絕緣膜都為氧化矽膜，並且該第四絕緣層藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
  11. 根據申請專利範圍第8項之半導體裝置的製造方法，其中在300℃以上且450℃以下的溫度下進行該第二加熱處理。
  12. 一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣層； 在該第一絕緣層上形成第一氧化物膜；在該第一氧化物膜上形成半導體膜；在該半導體膜上形成第一導電膜；在該第一導電膜上形成第二絕緣膜；在該第二絕緣膜上形成第三絕緣膜；在該第三絕緣膜上形成第一遮罩；藉由使用該第一遮罩對該第三絕緣膜、該第二絕緣膜、該第一導電膜、該半導體膜以及該第一氧化物膜的一部分進行蝕刻來將第一氧化物層、半導體層、第二絕緣層以及第三絕緣層形成為島狀；在該第一絕緣層及該第三絕緣層上形成第四絕緣膜；對該第四絕緣膜進行化學機械拋光處理直到露出該第三絕緣層，來形成第四絕緣層；在該第四絕緣層及該第三絕緣層上形成第二遮罩；藉由使用該第二遮罩形成源極電極層、汲極電極層、第五絕緣層以及第六絕緣層；在該第四絕緣層、該第六絕緣層以及該半導體層上形成第二氧化物膜；在該第二氧化物膜上形成第五絕緣膜；在該第五絕緣膜上形成第二導電膜；以及對該第二導電膜、該第五絕緣膜以及該第二氧化物膜進行化學機械拋光處理，來形成第二氧化物層、閘極絕緣層以及閘極電極層。
  13. 根據申請專利範圍第12項之半導體裝置的製造方 法，其中在形成該半導體膜之後進行第一加熱處理，在形成該第三絕緣膜時形成該第二絕緣膜和該第三絕緣膜的混合層，並且同時對該混合層或該第二絕緣膜添加氧，在該第二氧化物層、該閘極絕緣層以及該閘極電極層上形成第七絕緣層，在形成該第七絕緣層時形成該第四絕緣層和該第七絕緣層的混合層，並且同時對該第四絕緣層和該第七絕緣層的該混合層或該第四絕緣層添加氧，並且進行第二加熱處理來使被添加到該第四絕緣層和該第七絕緣層的該混合層或該第四絕緣層的該氧擴散到該半導體層。
  14. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第二絕緣膜及該第四絕緣膜都為包含氧的絕緣膜，並且該第三絕緣膜及該第七絕緣層都藉由使用氧氣體的濺射法形成。
  15. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第二絕緣膜及該第四絕緣膜都為氧化矽膜，並且該第三絕緣膜及該第七絕緣層都藉由使用50體積%以上的氧氣體並使用氧化鋁靶材的濺射法形成。
  16. 根據申請專利範圍第13項之半導體裝置的製造方法，其中在300℃以上且450℃以下的溫度下進行該第二加熱處理。
TW105104489A 2015-02-20 2016-02-16 半導體裝置及其製造方法 TWI769973B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-032252 2015-02-20
JP2015032252 2015-02-20

Publications (2)

Publication Number Publication Date
TW201703238A true TW201703238A (zh) 2017-01-16
TWI769973B TWI769973B (zh) 2022-07-11

Family

ID=56690006

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109133919A TWI758887B (zh) 2015-02-20 2016-02-16 半導體裝置及其製造方法
TW105104489A TWI769973B (zh) 2015-02-20 2016-02-16 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109133919A TWI758887B (zh) 2015-02-20 2016-02-16 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US10403646B2 (zh)
JP (6) JP6663742B2 (zh)
TW (2) TWI758887B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713157B (zh) * 2017-04-11 2020-12-11 南韓商三星電子股份有限公司 行動電子裝置
TWI752678B (zh) * 2020-04-16 2022-01-11 台灣積體電路製造股份有限公司 積體電路結構、像素感測器電路與偵測電磁輻射的方法
TWI825372B (zh) * 2020-05-08 2023-12-11 日商青井電子股份有限公司 半導體裝置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240069807A (ko) 2015-04-13 2024-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102652370B1 (ko) * 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
JPWO2018224912A1 (ja) * 2017-06-08 2020-06-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10340391B2 (en) * 2017-06-29 2019-07-02 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102490900B1 (ko) * 2017-12-05 2023-01-19 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
JP7240383B2 (ja) * 2018-04-12 2023-03-15 株式会社半導体エネルギー研究所 半導体装置
JP6689936B2 (ja) * 2018-10-15 2020-04-28 パナソニック株式会社 撮像装置の製造方法
JP7508374B2 (ja) 2018-12-28 2024-07-01 株式会社半導体エネルギー研究所 半導体装置
US20220085214A1 (en) * 2019-01-29 2022-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102019104436A1 (de) * 2019-02-21 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2021009620A1 (ja) * 2019-07-18 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111312767B (zh) * 2020-02-21 2023-07-18 京东方科技集团股份有限公司 显示基板及显示装置
CN113964119A (zh) 2020-07-21 2022-01-21 联华电子股份有限公司 半导体元件
US20220382168A1 (en) * 2021-05-28 2022-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices using a photomask
JP2023143131A (ja) * 2022-03-25 2023-10-06 マクセル株式会社 書類用スタンド

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3833903B2 (ja) 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6900481B2 (en) 2002-02-21 2005-05-31 Intel Corporation Non-silicon semiconductor and high-k gate dielectric metal oxide semiconductor field effect transistors
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005116592A (ja) 2003-10-03 2005-04-28 Takehide Shirato 電界効果トランジスタ
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067039B2 (ja) 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101681882B1 (ko) 2008-09-19 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN102160104B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 半导体装置
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011043195A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101837102B1 (ko) 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR102357169B1 (ko) 2010-04-02 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8975680B2 (en) * 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329779B2 (ja) * 2013-02-25 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2014187181A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
WO2014181785A1 (en) * 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713157B (zh) * 2017-04-11 2020-12-11 南韓商三星電子股份有限公司 行動電子裝置
TWI752678B (zh) * 2020-04-16 2022-01-11 台灣積體電路製造股份有限公司 積體電路結構、像素感測器電路與偵測電磁輻射的方法
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
TWI825372B (zh) * 2020-05-08 2023-12-11 日商青井電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TWI758887B (zh) 2022-03-21
JP2016157933A (ja) 2016-09-01
US10403646B2 (en) 2019-09-03
JP6859467B2 (ja) 2021-04-14
JP7090769B2 (ja) 2022-06-24
JP2021119600A (ja) 2021-08-12
TWI769973B (zh) 2022-07-11
JP2022137038A (ja) 2022-09-21
US11183516B2 (en) 2021-11-23
JP6715965B2 (ja) 2020-07-01
JP7402923B2 (ja) 2023-12-21
US20190181159A1 (en) 2019-06-13
JP2019110304A (ja) 2019-07-04
JP2020107892A (ja) 2020-07-09
US20160247832A1 (en) 2016-08-25
JP2024037838A (ja) 2024-03-19
TW202105695A (zh) 2021-02-01
JP6663742B2 (ja) 2020-03-13

Similar Documents

Publication Publication Date Title
JP7224520B2 (ja) 半導体装置
JP7471349B2 (ja) 半導体装置
JP7090769B2 (ja) 半導体装置
JP6934089B2 (ja) 半導体装置
JP6736321B2 (ja) 半導体装置の製造方法
JP2020074432A (ja) 半導体装置の作製方法
TW201709346A (zh) 半導體裝置、其製造方法以及電子裝置
JP2016219761A (ja) 構造体の作製方法、および半導体装置の作製方法