JP4940797B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4940797B2
JP4940797B2 JP2006190232A JP2006190232A JP4940797B2 JP 4940797 B2 JP4940797 B2 JP 4940797B2 JP 2006190232 A JP2006190232 A JP 2006190232A JP 2006190232 A JP2006190232 A JP 2006190232A JP 4940797 B2 JP4940797 B2 JP 4940797B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
forming
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006190232A
Other languages
English (en)
Other versions
JP2007173767A (ja
Inventor
樹理 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006190232A priority Critical patent/JP4940797B2/ja
Priority to KR1020060093663A priority patent/KR100856013B1/ko
Priority to US11/535,741 priority patent/US7638845B2/en
Publication of JP2007173767A publication Critical patent/JP2007173767A/ja
Application granted granted Critical
Publication of JP4940797B2 publication Critical patent/JP4940797B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、バックゲート電極が設けられた電界効果型トランジスタを形成する方法に適用して好適なものである。
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、特許文献１、２に開示されているように、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｇｅｎ）基板や貼り合わせ基板などが用いられている。
また、従来の半導体装置では、例えば、特許文献３、４に開示されているように、電界効果型トランジスタの高耐圧化を図るために、電界効果型トランジスタを覆う絶縁膜上にバックゲート電極を形成し、ゲートまたはソースにバックゲート電極を接続する方法がある。
さらに、非特許文献１には、バルク基板上にＳＯＩ層を形成することで、ＳＯＩトランジスタを低コストで形成できる方法が開示されている。この非特許文献１に開示された方法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとの選択比の違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。そして、空洞部内に露出したＳｉの熱酸化を行うことにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2層を埋め込み、Ｓｉ基板とＳｉ層との間にＢＯＸ層を形成する。
ここで、電界効果型トランジスタの微細化に対応しつつ、電界効果型トランジスタの高速化および低消費電力化を両立させるために、ＳＯＩトランジスタにバックゲート構造またはダブルゲート構造を持たせる方法がある。
特開２００２−２９９５９１号公報 特開２０００−１２４０９２号公報 特開平９−４５９０９号公報 特開平９−２０５２１１号公報 Ｔ．Ｓａｋａｉ ｅｔ ａｌ．"Ｓｅｐａｒａｔｉｏｎ ｂｙ ＢｏｎｄｉｎｇＳｉ Ｉｓｌａｎｄｓ（ＳＢＳＩ） ｆｏｒ ＬＳＩ Ａｐｐｌｉｃａｔｉｏｎ"，Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＧｉＧｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
しかしながら、従来の半導体集積回路では、トランジスタの微細化に伴ってチャネル長が短くなると、サブスレショルド領域のドレイン電流の立ち上がり特性が劣化する。このため、トランジスタの低電圧動作の妨げになるとともに、オフ時のリーク電流が増加し、動作時や待機時の消費電力が増大するだけでなく、トランジスタの破壊要因にもなるという問題があった。
また、バックゲート電極が電界効果型トランジスタ下の全面に配置されると、バックゲート電極とソース／ドレイン層との寄生容量が増大し、ＳＯＩトランジスタの高速化の妨げになるという問題があった。
そこで、本発明の目的は、バックゲート電極によるしきい値制御性を向上させるとともに、ソース／ドレイン層との寄生容量を低減することが可能な半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体層下の一部に形成された第１絶縁体と、前記第１絶縁体を避けるようにして前記半導体層下に形成され、前記第１絶縁体と比誘電率の異なる第２絶縁体と、前記第１絶縁体および前記第２絶縁体下に形成されたバックゲート電極と、前記半導体層上に形成されたゲート電極と、前記半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。
これにより、ゲート電極下にバックゲート電極を配置することを可能としつつ、バックゲート電極とチャネル領域とを高誘電体材料を介して結合することが可能となるとともに、バックゲート電極とソース／ドレイン層とを低誘電体材料を介して結合することが可能となる。このため、バックゲート電極とチャネル領域との間の結合容量を増大させつつ、バックゲート電極と基板間の寄生容量を低減することができる。この結果、ゲート電極やソース／ドレインコンタクトなどの配置の制約を受けることなく、バックゲート電極を配置することが可能となるとともに、バックゲート電極によるしきい値制御性を向上させることが可能となり、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの高速化を実現することができる。
また、本発明の一態様に係る半導体装置によれば、前記バックゲート電極と前記ゲート電極とを接続する配線層をさらに備えることを特徴とする。
これにより、バックゲート電極とゲート電極とが同電位となるように制御することができ、チャネル領域の深い部分のポテンシャルの支配力を向上させることができる。このため、チップサイズの増大を抑制しつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となるとともに、電界効果型トランジスタの高耐圧化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、半導体基板上に配置され、エピタキシャル成長にて成膜された半導体層と、前記半導体基板と前記半導体層との間に一部に埋め込まれた第１埋め込み絶縁体と、前記第１埋め込み絶縁体を避けるようにして前記半導体基板と前記半導体層との間に埋め込まれ、前記第１埋め込み絶縁体と比誘電率の異なる第２埋め込み絶縁体と、前記半導体層上に形成されたゲート電極と、前記半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。
これにより、バックゲート電極の配置の自由度を向上させることが可能となり、ゲート電極やソース／ドレインコンタクトなどの配置の制約を受けることなく、電界集中が起こる部分にバックゲート電極を配置することが可能となる。このため、電界効果型トランジスタの設計の自由度を向上させることが可能となるとともに、電界効果型トランジスタの高耐圧化を図ることができる。
また、半導体層の裏面側にバックゲート電極を配置することにより、ドレイン電位をバックゲート電極でシールドすることが可能となる。このため、ＳＯＩのＳｉ薄膜の表面からドレイン電位が与えられた場合においても、ドレインのオフセット層や高濃度不純物拡散層と埋め込み酸化膜との界面に高電圧がかかることを防止することができる。この結果、ドレインのオフセット層や高濃度不純物拡散層と埋め込み絶縁体との界面に局所的に強い電界が発生することを防止することができ、ＳＯＩトランジスタの高耐圧化を図ることができる。
さらに、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、サブスレショルド領域のドレイン電流の立ち上がり特性を向上させることが可能となるとともに、ドレイン側のチャネル端の電界を緩和することができる。このため、トランジスタの低電圧動作を可能としつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの耐圧を向上させることができる。
また、バックゲート電極とチャネル領域とを高誘電体材料を介して結合することが可能となるとともに、バックゲート電極とソース／ドレイン層とを低誘電体材料を介して結合することが可能となる。このため、バックゲート電極とチャネル領域との間の結合容量を増大させつつ、バックゲート電極と基板間の寄生容量を低減することができ、バックゲート電極によるしきい値制御性を向上させて、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの高速化を実現することができる。
また、本発明の一態様に係る半導体装置によれば、前記第１埋め込み絶縁体は前記ゲート電極下に配置され、前記第２埋め込み絶縁体は前記ソース／ドレイン層下に配置され、前記第１埋め込み絶縁体は前記第２埋め込み絶縁体よりも比誘電率が大きいことを特徴とする。
これにより、バックゲート電極とチャネル領域との間の結合容量を増大させつつ、バックゲート電極と基板間の寄生容量を低減することができ、バックゲート電極によるしきい値制御性を向上させて、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの高速化を実現することができる。
また、本発明の一態様に係る半導体装置によれば、半導体基板上に配置され、エピタキシャル成長にて成膜された第１半導体層と、前記第１半導体層上に配置され、エピタキシャル成長にて成膜された第２半導体層と、前記第１および第２半導体層の側壁をそれぞれ介して前記第１および第２半導体層下に回り込むように配置され、前記半導体基板上で前記第１および第２半導体層を支持する支持体と、前記支持体を避けるようにして前記半導体基板と前記第１半導体層との間に埋め込まれた第１埋め込み絶縁体と、前記支持体を避けるようにして前記第１半導体層と前記第２半導体層との間に埋め込まれ、前記支持体よりも比誘電率の大きな第２埋め込み絶縁体と、前記第２半導体層上に形成されたゲート電極と、前記第２半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。
これにより、第１および第２半導体層下に埋め込み絶縁体を形成するために、組成の異なる半導体層間のエッチングレートの違いを利用して下層の半導体層を除去した場合においても、上層の半導体層の側壁だけでなく、上層の半導体層の下から上層の半導体層を支持することが可能となるとともに、第１および第２半導体層下にそれぞれ埋め込まれる埋め込み絶縁体の比誘電率を端部と中央部とで異ならせることができる。このため、電界効果型トランジスタが形成される第１および第２半導体層の撓みを抑制しつつ、第１および第２半導体層下に埋め込み絶縁体をそれぞれ形成することが可能となり、第１および第２半導体層および埋め込み絶縁体の膜厚の均一性を向上させることが可能となるとともに、バックゲート電極とチャネル領域とを高誘電体材料を介して結合し、バックゲート電極とソース／ドレイン層とを低誘電体材料を介して結合することが可能となる。この結果、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを均一に形成することが可能となり、ＳＯＩトランジスタの低価格化を実現することが可能となるとともに、ＳＯＩトランジスタの高性能化を達成することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１半導体層を成膜する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に成膜する工程と、前記第１半導体層と同一の組成を持つ第３半導体層を前記第２半導体層上に成膜する工程と、前記第２半導体層と同一の組成を持つ第４半導体層を前記第３半導体層上に成膜する工程と、前記第１から第４半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、前記第１溝を介して前記第１および第３半導体層を横方向にエッチングすることにより、前記第２および第４半導体層下にそれぞれ配置された第１および第３半導体層の一部を除去する工程と、前記第１溝を介して前記第２および第４半導体層下に回り込むように配置され、前記半導体基板上で前記第２および第４半導体層を支持する支持体を形成する工程と、前記支持体が形成された前記第１および第３半導体層の少なくとも一部を前記第２および第４半導体層から露出させる第２溝を形成する工程と、前記第２溝を介して第１および第３半導体層を選択的にエッチングすることにより、前記第１および第３半導体層がそれぞれ除去された第１および第２空洞部を形成する工程と、前記第２溝を介して前記第１および第２空洞部にそれぞれ埋め込まれ、前記支持体よりも比誘電率の大きな埋め込み絶縁層を形成する工程とを備えることを特徴とする。
これにより、第１および第３半導体層上に第２および第４半導体層がそれぞれ積層された場合においても、第２溝を介してエッチング液を第１および第３半導体層に接触させることが可能となり、第２および第４半導体層を残したまま、第１および第３半導体層を除去することが可能となるとともに、第２および第４半導体層下の第１および第２空洞部内にそれぞれ埋め込まれた埋め込み絶縁層を形成することができる。また、第１溝に埋め込まれた支持体を形成することにより、第２および第４半導体層下に第１および第２空洞部がそれぞれ形成された場合においても、第２および第４半導体層の側壁だけでなく、第２および第４半導体層の下から第２および第４半導体層を支持することが可能となるとともに、第２および第４半導体層下の端部と中央部とで比誘電率をそれぞれ異ならせることができる。
このため、第２および第４半導体層の欠陥の発生を低減させつつ、第２および第４半導体層の中央部を埋め込み絶縁層上にそれぞれ配置することが可能となるとともに、第２および第４半導体層の端部を支持体上にそれぞれ配置することが可能となり、バックゲート電極とチャネル領域との間の結合容量を増大させつつ、バックゲート電極とソース／ドレイン層間の寄生容量を低減することが可能となるとともに、ＳＯＩ基板を用いることなく、ＳＯＩトランジスタを第４半導体層に形成することができる。この結果、コストアップを抑制しつつ、バックゲート電極によるしきい値制御性を向上させることが可能となり、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの高速化を実現することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体基板、前記第２および第４半導体層はＳｉ、前記第１および第３半導体層はＳｉＧｅであることを特徴とする。
これにより、半導体基板、第１から第４半導体層間の格子整合をとることを可能としつつ、半導体基板、第２および第４半導体層よりも第１および第３半導体層のエッチングレートを大きくすることが可能となる。このため、結晶品質の良い第２および第４半導体層を第１および第３半導体層上に形それぞれ形成することが可能となり、第２および第４半導体層の品質を損なうことなく、第２および第４半導体層と半導体基板との間の絶縁を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、半導体基板上にエピタキシャル成長にて形成された半導体層と、絶縁層に上下を挟まれるようにして前記半導体基板と前記半導体層との間に部分的に埋め込まれた埋め込み導電体層とを備え、前記埋め込み導電体層上にチャネルが配置されるようにして前記半導体層に形成された電界効果型トランジスタとを備えることを特徴とする。
これにより、ＳＯＩ基板を用いることなく、ＳＯＩトランジスタを形成することが可能となるとともに、半導体基板と半導体層との間に埋め込み導電体層を部分的に埋め込むことで、ＳＯＩトランジスタのソース／ドレイン層下を避けるようにしてチャネル下にバックゲート電極を配置することができる。このため、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、サブスレショルド領域のドレイン電流の立ち上がり特性を向上させることが可能となるとともに、ＳＯＩトランジスタ下のバックゲート電極を配置した場合においても、ソース／ドレイン層の寄生容量の増大を抑制することができる。この結果、コスト増を抑制した上で、トランジスタのオン電流を増大させることが可能となり、ＳＯＩトランジスタの高速化を図ることが可能となるとともに、低電圧動作を可能としつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記半導体層の側壁を介して前記埋め込み導電体層を両側から挟み込むようにして電界効果型トランジスタのソース／ドレイン層下に回り込むように配置され、前記半導体基板上で前記半導体層を支持する支持体をさらに備えることを特徴とする。
これにより、半導体層下に空洞部が形成された場合においても、半導体層の側壁だけでなく、半導体層の下から半導体層を支持することが可能となるとともに、半導体基板と半導体層との間に部分的に埋め込み導電体層を埋め込むことができる。このため、半導体層の撓みを抑制しつつ、半導体層下に埋め込み導電体層を埋め込むことが可能となり、半導体層の膜厚の均一性を向上させることが可能となるとともに、ＳＯＩトランジスタのソース／ドレイン層下を避けるようにしてチャネル下に埋め込み導電体層を配置することができる。この結果、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを均一に形成することが可能となるとともに、ソース／ドレイン層の寄生容量の増大を抑制しつつ、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、ＳＯＩトランジスタの低価格化を実現しつつ、ＳＯＩトランジスタの高性能化および低消費電力化を両立させることが可能となるとともに、トランジスタ特性のバラツキを低減することができる。
また、本発明の一態様に係る半導体装置によれば、前記絶縁層は熱酸化膜、酸窒化膜またはＨｉｇｈ−Ｋ絶縁膜、前記埋め込み導電体層は不純物がドープされた多結晶半導体、アモルファス半導体、金属または合金であることを特徴とする。
これにより、ＣＶＤなどの汎用的な半導体製造プロセスを用いることで、半導体基板と半導体層との間にバックゲート電極を埋め込むことが可能となるとともに、バックゲート電極の低抵抗化を図ることができる。また、半導体層と導電体層との間の絶縁層を熱酸化にて形成することにより、半導体層と導電体層との間の絶縁層の膜厚制御を精度よく行いつつ、半導体層と導電体層との間の絶縁層を薄膜化することができる。このため、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することが可能となるとともに、ＳＯＩトランジスタの閾値電圧を、バックゲート電極により低電圧で制御することが可能となり、ＳＯＩトランジスタの低消費電力化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記埋め込み導電体層は、前記電界効果型トランジスタのゲート電極よりも幅方向に延伸された延伸部を備え、前記埋延伸部を介して前記埋め込み導電体層に接続されたバックゲートコンタクト電極をさらに備えることを特徴とする。
これにより、電界効果型トランジスタのチャネル領域に対応させて埋め込み導電体層を電界効果型トランジスタ下に配置した場合においても、ゲート電極に邪魔されることなく、埋め込み導電体層とコンタクトをとることができ、埋め込み導電体層の電位を外部から制御することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記埋め込み導電体層と前記電界効果型トランジスタのゲート電極とは仕事関数が互いに異なることを特徴とする。
これにより、ゲート電極やソース／ドレインコンタクトなどの配置の制約を受けることなく、電界効果型トランジスタのアクティブ領域の電位を埋め込み導電体層にて制御することが可能となる。このため、製造プロセスの煩雑化を抑制しつつ、サブスレショルド領域のドレイン電流の立ち上がり特性を向上させることが可能となるとともに、ドレイン側のチャネル端の電界を緩和することができる。このため、トランジスタの低電圧動作を可能としつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となるとともに、電界効果型トランジスタの高耐圧化を図ることができる。
また、電界効果型トランジスタの表面側に形成されたゲート電極と電界効果型トランジスタ下に配置された埋め込み導電体層とで仕事関数が互いに異なるように設定することにより、半導体層のボディ領域がイントリンジックまたは低濃度にドーピングされている場合においても、電界効果型トランジスタのしきい値を数ボルト程度変化させることができる。閾値電圧の高低にかかわらず、半導体層のドーパント濃度は低いため、電界効果型トランジスタの移動度を向上させ、オン電流を増大させることができる。また、半導体層の不純物濃度を低くすることが可能となることから、半導体層を厚膜化した場合においても、急峻なサブスレショルドを得ることが可能となり、特性バラツキを低減させることが可能となるとともに、製造歩留まりを向上させることを可能として、コストダウンを図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記絶縁層と前記電界効果型トランジスタのゲート絶縁膜とは膜厚または比誘電率が互いに異なることを特徴とする。
これにより、電界効果型トランジスタ下に埋め込み導電体層を配置することを可能としつつ、埋め込み導電体層とチャネル領域との間の結合容量を増大させたり、埋め込み導電体層とソース／ドレイン層との間の寄生容量を低減させたりすることができる。このため、ゲート電極やソース／ドレインコンタクトなどの配置の制約を受けることなく、埋め込み導電体層を配置することが可能となるとともに、埋め込み導電体層によるしきい値制御性を向上させ、動作時や待機時の消費電力を低減させたり、ＳＯＩトランジスタの高速化を実現したりすることができる。また、膜厚が１ｎｍから２０ｎｍの薄いシリコン酸化膜やシリコン窒化膜、あるいは、ＡＬ，Ｚｒ，Ｈｒなどの酸化膜からなるＨｉｇｈ−Ｋ絶縁膜で絶縁層を形成すれば、埋め込み導電体層による閾値の制御性が向上し、かつ、良好なサブスレショルドを得ることができる。
また、本発明の一態様に係る半導体装置によれば、前記埋め込み導電体層と前記ゲート電極とを電気的に接続する配線層をさらに備えることを特徴とする。
これにより、電界効果型トランジスタのチャネル領域の裏側がゲート電極と同電位となるように制御することができ、チャネル領域ポテンシャルの支配力を向上させることができる。このため、半導体層を厚膜化した場合においても、急峻なサブスレショルドを得ることが可能となり、オフ時のリーク電流を減少させることを可能としつつ、特性バラツキを低減させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記電界効果型トランジスタのソース層と前記埋め込み導電体層とを電気的に接続する配線層をさらに備えることを特徴とする。
これにより、埋め込み導電体層の電位を安定化させることが可能となるとともに、電界効果型トランジスタの耐圧を向上させることが可能となり、電界効果型トランジスタの高耐圧化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記電界効果型トランジスタのゲート電極およびソース層と独立して前記埋め込み導電体層に電気的に接続された配線層をさらに備えることを特徴とする。
これにより、埋め込み導電体層に電圧を印加することで、電界効果型トランジスタのしきい値をダイナミックに制御することが可能となり、電界効果型トランジスタの動作中にしきい値を変化させることができる。
また、本発明の一態様に係る半導体装置によれば、前記埋め込み導電体層はＮ極性またはＰ極性を持つ多結晶半導体、アモルファス半導体、シリサイドあるいはメタルであり、前記電界効果型トランジスタのゲート電極はＮ極性またはＰ極性を持つ多結晶半導体、アモルファス半導体、シリサイドあるいは前記埋め込み導電体層と仕事関数が異なるメタルゲートであることを特徴とする。
これにより、埋め込み導電体層およびゲート電極の不純物の極性または濃度を組み合わせることにより、チャネルの不純物濃度を低く保ちつつ、電界効果型トランジスタのしきい値を調整することができる。このため、閾値の高低にかかわらず電界効果型トランジスタの移動度を向上させ、オン電流を増大させることが可能となるとともに、半導体層を厚膜化した場合においても、急峻なサブスレショルドを得ることが可能となり、特性バラツキを低減させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体層を半導体基板上に形成する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第１および第２半導体層から前記半導体基板を露出させる第１露出部を形成する工程と、前記第１露出部を介して前記第１半導体層を横方向にエッチングすることにより、前記第２半導体層下の第１半導体層の一部を除去する工程と、前記第１露出部を介して前記第２半導体層下に回り込むように配置され、前記半導体基板上で前記第２半導体層を支持する支持体を形成する工程と、前記第１半導体層の一部を前記第２半導体層から露出させる第２露出部を形成する工程と、前記第２露出部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記空洞部の上下面に絶縁膜を形成する工程と、前記絶縁膜にて上下が挟まれるようにして前記空洞部内に埋め込まれた埋め込み導電体層を形成する工程とを備えることを特徴とする。
これにより、第２半導体層を残したまま第１半導体層を除去することが可能となり、第２半導体層下に空洞部を形成することが可能となるとともに、第２半導体層を支持体にて覆うことで、第２半導体層下に空洞部が形成された場合においても、第２半導体層を支持体にて半導体基板上に支持することが可能となる。また、第１半導体層の一部を露出させる露出部を設けることにより、第１半導体層上に第２半導体層が積層された場合においても、エッチングガスまたはエッチング液を第１半導体層に接触させることが可能となり、第２半導体層を残したまま第１半導体層を除去することが可能となるとともに、絶縁膜にて上下が挟まれるようにして空洞部内に埋め込まれた埋め込み導電体層を形成することが可能となる。さらに、第１露出部を介して第１半導体層を横方向にエッチングしてから支持体を形成することにより、第２半導体層下に空洞部が形成された場合においても、第２半導体層の側壁だけでなく、第２半導体層の下から第２半導体層を支持することが可能となるとともに、半導体基板と第２半導体層との間に部分的に埋め込み導電体層を埋め込むことができる。このため、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を埋め込み絶縁層上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタのソース／ドレイン層下を避けるようにしてチャネル下に埋め込み導電体層を配置することができる。この結果、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを均一に形成することが可能となるとともに、ソース／ドレイン層の寄生容量の増大を抑制しつつ、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、ＳＯＩトランジスタの低価格化を実現しつつ、ＳＯＩトランジスタの高性能化および低消費電力化を両立させることが可能となるとともに、トランジスタ特性のバラツキを低減することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体基板および前記第２半導体層はＳｉ、前記第１半導体層はＳｉＧｅであることを特徴とする。
これにより、半導体基板、第２半導体層および第１半導体層間の格子整合をとることを可能としつつ、半導体基板および第２半導体層よりも第１半導体層のエッチングレートを大きくすることが可能となる。このため、結晶品質の良い第２半導体層を第１半導体層上に形成することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、化学的気相成長法にて前記空洞部内に埋め込まれた埋め込み導電体層を形成することを特徴とする。
これにより、汎用的な半導体製造プロセスを用いることで、導電体層の埋め込み性を確保しつつ、半導体基板と半導体層との間にバックゲート電極を形成することが可能となり、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記空洞部内に埋め込まれた埋め込み導電体層を形成する工程は、前記空洞部内が埋め込まれるようにして導電体層を前記半導体基板上の全面に堆積する工程と、等方性エッチングまたは異方性エッチングのいずれか少なくとも一方を用いることで、前記第２半導体層下に前記埋め込み導電体層が残るようにして前記半導体基板上の導電体層を選択的に除去する工程とを備えることを特徴とする。
これにより、埋め込み導電体層を空洞部内に埋め込むために、半導体基板上の全面に導電体層が堆積された場合においても、埋め込み導電体層を空洞部内に残したまま、不要な導電体層を除去することができ、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記空洞部内に埋め込まれた埋め込み導電体層を形成する工程は、前記空洞部内が埋め込まれるようにして導電体層を前記半導体基板上の全面に堆積する工程と、前記導電体層の全面をバックエッチングすることで、前記第２半導体層下に前記埋め込み導電体層が残るようにして前記半導体基板上の導電体層を除去する工程とを備えることを特徴とする。
これにより、埋め込み導電体層を空洞部内に埋め込むために、半導体基板上の全面に導電体層が堆積された場合においても、単に導電体層の全面をバックエッチングすることで、埋め込み導電体層を空洞部内に残したまま、不要な導電体層を除去することができ、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することが可能となる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
（１）第１実施形態
図１（ａ）〜図１２（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す平面図、図１（ｂ）〜図１２（ｂ）は、図１（ａ）〜図１２（ａ）のＡ１−Ａ１´〜Ａ１２−Ａ１２´線でそれぞれ切断した断面図、図１（ｃ）〜図１２（ｃ）は、図１（ａ）〜図１２（ａ）のＢ１−Ｂ１´〜Ｂ１２−Ｂ１２´線でそれぞれ切断した断面図である。
図１において、半導体基板３１上には、半導体層５１、３３、５２、３５が順次積層されている。なお、半導体層５１、５２は、半導体基板３１および半導体層３３、３５よりもエッチングレートが大きな材質を用いることができ、半導体基板３１、半導体層３３、３５、５１、５２の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣなどの中から適宜選択することができる。特に、半導体基板３１がＳｉの場合、半導体層５１、５２としてＳｉＧｅ、半導体層３３、３５としてＳｉを用いることが好ましい。これにより、半導体層５１、５２と半導体層３３、３５との間の格子整合をとることを可能としつつ、半導体層５１、５２と半導体層３３、３５との間の選択比を確保することができる。また、半導体層５１、３３、５２、３５としては、単結晶半導体層、多結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。また、半導体層５１、５２の代わりに、半導体層をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、半導体層５１、３３、５２、３５の膜厚は、例えば、１〜１００ｎｍ程度とすることができる。
そして、半導体層３５の熱酸化により半導体層３５の表面に下地酸化膜５３を形成する。そして、ＣＶＤなどの方法により、下地酸化膜５３上の全面に酸化防止膜５４を形成する。なお、酸化防止膜５４としては、例えば、シリコン窒化膜を用いることができる。
次に、図２に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜５４、下地酸化膜５３、半導体層３５、５２、３３、５１をパターニングすることにより、半導体基板３１を露出させる溝３６を所定の方向に沿って形成する。なお、半導体基板３１を露出させる場合、半導体基板３１の表面でエッチングを止めるようにしてもよいし、半導体基板３１をオーバーエッチングして半導体基板３１に凹部を形成するようにしてもよい。また、溝３６の配置位置は、半導体層３３の素子分離領域の一部に対応させることができる。
さらに、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜５４、下地酸化膜５３、半導体層３５、５２をパターニングすることにより、溝３６と重なるように配置された溝３６よりも幅の広い溝３７を形成する。ここで、溝３７の配置位置は、半導体層３５の素子分離領域に対応させることができる。
なお、半導体層３３の表面を露出させる代わりに、半導体層５２の表面でエッチングを止めるようにしてもよいし、半導体層５２をオーバーエッチングして半導体層５２の途中までエッチングするようにしてもよい。ここで、半導体層５２のエッチングを途中で止めることにより、溝３６内の半導体層３３の表面が露出されることを防止することができる。このため、半導体層５１、５２をエッチング除去する際に、溝３６内の半導体層３３がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝３６内の半導体層３３のオーバーエッチングを抑制することができる。
次に、図３に示すように、溝３６、３７を介して半導体層５１、５２を横方向にエッチングすることにより、半導体層３３、３５下にそれぞれ配置された半導体層５１、５２の一部を除去し、半導体層３３、３５の端部の上下面を半導体層５１、５２からそれぞれ露出させる空隙６０ａ、６０ｂを形成する。
次に、図４に示すように、ＣＶＤなどの方法により、溝３６、３７内に埋め込まれ、半導体層３３、３５を半導体基板３１上で支持する支持体５６を半導体基板３１上の全面に形成する。ここで、半導体層３３、３５の端部の上下面を半導体層５１、５２からそれぞれ露出させる空隙６０ａ、６０ｂを形成することにより、半導体層３３、３５の側壁をそれぞれ介して半導体層３３、３５下に回り込むようにして支持体５６を溝３６、３７内に埋め込むことができる。なお、支持体５６の材質としては、例えば、シリコン酸化膜の他、ＦＳＧ（フッ化シリケードグラス）膜などを用いるようにしてもよい。また、支持体５６の材質としては、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜の他、ＰＳＧ膜、ＢＰＳＧ膜、ＰＡＥ（ｐｏｌｙ ａｒｙｌｅｎｅｅｔｈｅｒ）系膜、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＰＣＢ系膜、ＣＦ系膜、ＳｉＯＣ系膜、ＳｉＯＦ系膜などの有機ｌｏｗｋ膜、或いはこれらのポーラス膜を用いるようにしてもよい。
次に、図５に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜５４、下地酸化膜５３、半導体層３５、５２、３３、５１をパターニングすることにより、半導体基板３１を露出させる溝３８を溝３６と直交する方向に沿って形成する。なお、半導体基板３１を露出させる場合、半導体基板３１の表面でエッチングを止めるようにしてもよいし、半導体基板３１をオーバーエッチングして半導体基板３１に凹部を形成するようにしてもよい。また、溝３８の配置位置は、半導体層３３、３５の素子分離領域に対応させることができる。
次に、図６に示すように、溝３８を介してエッチングガスまたはエッチング液を半導体層５１、５２に接触させることにより、半導体層５１、５２をエッチング除去し、半導体基板３１と半導体層３３との間に空洞部５７ａを形成するとともに、半導体層３３、３５間に空洞部５７ｂを形成する。
ここで、溝３６、３７内に支持体５６を設けることにより、半導体層５１、５２が除去された場合においても、半導体層３３、３５を半導体基板３１上で支持することが可能となるとともに、溝３６、３７とは別に溝３８を設けることにより、半導体層３３、３５下にそれぞれ配置された半導体層５１、５２にエッチングガスまたはエッチング液を接触させることが可能となる。このため、半導体層３３、３５の結晶品質を損なうことなく、半導体層３３、３５と半導体基板３１との間の絶縁を図ることが可能となる。
なお、半導体基板３１、半導体層３３、３５がＳｉ、半導体層５１、５２がＳｉＧｅの場合、半導体層５１、５２のエッチング液としてフッ硝酸を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：１００〜１０００程度を得ることができ、半導体基板３１および半導体層３３、３５のオーバーエッチングを抑制しつつ、半導体層５１、５２を除去することが可能となる。また、半導体層５１、５２のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
また、半導体層５１、５２をエッチング除去する前に、陽極酸化などの方法により半導体層５１、５２を多孔質化するようにしてもよいし、半導体層５１、５２にイオン注入を行うことにより、半導体層５１、５２をアモルファス化するようにしてもよい。これにより、半導体層５１、５２のエッチングレートを増大させることが可能となり、半導体層３３、３５のオーバーエッチングを抑制しつつ、半導体層５１、５２のエッチング面積を拡大することができる。
次に、図７に示すように、ＣＶＤ法またはＳＯＧ法等の処理にて半導体基板３１と半導体層３３、３５との間の空洞部５７ａ、５７ｂに埋め込まれた埋め込み絶縁層３９を形成する。なお、埋め込み絶縁層３９の材質としては、支持体５６よりも比誘電率の大きな材料を用いることが好ましく、例えば、シリコン酸化膜の他、シリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層３９として、例えば、シリコン酸化膜の他、ＨｆＯ2、ＨｆＯＮ、ＨｆＡｌＯ、ＨｆＡｌＯＮ、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＯ2、ＺｒＯＮ、ＺｒＡｌＯ、ＺｒＡｌＯＮ、ＺｒＳｉＯ、ＺｒＳｉＯＮ、Ｔａ2Ｏ5、Ｙ2Ｏ3、（Ｓｒ，Ｂａ）ＴｉＯ3、ＬａＡｌＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ12、Ｐｂ（Ｚｉ，Ｔｉ）Ｏ3などの誘電体を用いるようにしてもよい。
これにより、半導体層３３、３５の側壁だけでなく、半導体層３３、３５の下から半導体層３３、３５を半導体基板３１上で支持することが可能となるとともに、互いに比誘電率の異なる埋め込み絶縁層３９および支持体５６を半導体層３３、３５下に配置することができる。このため、半導体層３３、３５の撓みを抑制しつつ、半導体層３３、３５下に埋め込み絶縁層３９をそれぞれ形成することが可能となり、半導体層３３、３５および埋め込み絶縁層３９の膜厚の均一性を向上させることが可能となるとともに、半導体層３５に電界効果型トランジスタを形成した場合においても、半導体層３３からなるバックゲート電極を半導体層３５下に配置することを可能としつつ、バックゲート電極とチャネル領域とを高誘電体材料を介して結合し、バックゲート電極とソース／ドレイン層とを低誘電体材料を介して結合することが可能となる。この結果、ゲート電極やソース／ドレインコンタクトなどの配置の制約を受けることなく、バックゲート電極を配置することが可能となるとともに、バックゲート電極によるしきい値制御性を向上させることが可能となり、かつ、ソース・ドレインの寄生容量を減らすことが出来る。さらに、動作時や待機時の消費電力を低減させることが可能となるとともに、ＳＯＩトランジスタの高速化を実現することができる。
次に、図８に示すように、ＣＶＤ処理またはＳＯＧ処理などの方法により、溝３８内が埋め込まれるようにして、支持体５６上に絶縁層４５を堆積する。なお、絶縁層４５としては、例えば、ＳｉＯ2またはＳｉ3Ｎ4などを用いることができる。
次に、図９に示すように、ＣＭＰ（化学的機械的研磨）などの方法を用いて絶縁層４５および支持体５６を薄膜化するとともに、酸化防止膜５４および下地酸化膜５３を除去することにより、半導体層３５の表面を露出させる。
図８または図９において、適当な加速エネルギーを選択すれば、イオン注入により、半導体層３３のみに、ドーパントを導入できる。この後、アニール処理により、結晶性の回復とドーパントの活性化ができる。
次に、図１０に示すように、半導体層３５の表面の熱酸化を行うことにより、半導体層３５の表面にゲート絶縁膜４１を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜４１が形成された半導体層３５上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、半導体層３５上に配置されたゲート電極４２を形成する。
次に、図１１に示すように、ゲート電極４２をマスクとして、Ｂ、ＢＦ2、Ａｓ、Ｐなどの不純物を半導体層３５内にイオン注入することにより、ゲート電極４２を挟み込むように配置されたソース／ドレイン層４３ａ、４３ｂを半導体層３５に形成する。
次に、図１２に示すように、ＣＶＤなどの方法により、ゲート電極４５上に層間絶縁層４４を堆積する。そして、層間絶縁層４４および支持体５６に埋め込まれ、半導体層３３に接続されたバックゲートコンタクト電極４５ａ、４５ｂを層間絶縁層４４上に形成する。さらに、層間絶縁層４４に埋め込まれ、ソース層４７ａおよびドレイン層４７ｂにそれぞれ接続されたソースコンタクト電極４６ａおよびドレインコンタクト電極４６ｂを層間絶縁層４４上に形成する。
なお、バックゲートコンタクト電極４５ａ、４５ｂを介してゲート電極４５と半導体層３３とを電気的に接続するようにしてもよい。これにより、バックゲート電極とゲート電極４５とが同電位となるように制御することができ、チャネル領域の深い部分のポテンシャルの支配力を向上させることができる。このため、チップサイズの増大を抑制しつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となるとともに、電界効果型トランジスタの高耐圧化を図ることができる。
（２）第２実施形態
図１３（ａ）〜図２６（ａ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す平面図、図１３（ｂ）〜図２６（ｂ）は、図１３（ａ）〜図２６（ａ）のＡ１３−Ａ１３´〜Ａ２６−Ａ２６´線でそれぞれ切断した断面図、図１３（ｃ）〜図２６（ｃ）は、図１３（ａ）〜図２６（ａ）のＢ１３−Ｂ１３´〜Ｂ２６−Ｂ２６´線でそれぞれ切断した断面図である。
図１３において、半導体基板１上にはエピタキシャル成長にて第１半導体層２が形成され、第１半導体層２上にはエピタキシャル成長にて第２半導体層３が形成されている。なお、第１半導体層２は、半導体基板１および第２半導体層３よりもエッチングレートが大きな材質を用いることができ、半導体基板１、第１半導体層２および第２半導体層３の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板１がＳｉの場合、第１半導体層２としてＳｉＧｅ、第２半導体層３としてＳｉを用いることが好ましい。これにより、第１半導体層２と第２半導体層３との間の格子整合をとることを可能としつつ、第１半導体層２と第２半導体層３との間の選択比を確保することができる。また、第１半導体層２としては、単結晶半導体層の他、多結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。また、第１半導体層２の代わり、単結晶半導体層をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、第１半導体層２および第２半導体層３の膜厚は、例えば、１〜２００ｎｍ程度とすることができる。
そして、第２半導体層３の熱酸化あるいはＣＶＤ法により第２半導体層３の表面に、該表面を保護する下地酸化膜４を形成する。そして、ＣＶＤなどの方法により、下地酸化膜４上の全面に酸化防止膜５を形成する。なお、酸化防止膜５としては、例えば、シリコン窒化膜を用いることができ、酸化防止膜としての機能のほかに、ＣＭＰ（化学的機械研磨）による平坦化プロセスのストッパー層として機能させることもできる。
次に、図１４に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜５、下地酸化膜４、第２半導体層３および第１半導体層２をパターニングすることにより、半導体基板１の一部を露出させる溝６を形成する。なお、半導体基板１の一部を露出させる場合、半導体基板１の表面でエッチングを止めるようにしてもよいし、半導体基板１をオーバーエッチングして半導体基板１に凹部を形成するようにしてもよい。また、溝６の配置位置は、第２半導体層３の素子分離領域の一部に対応させることができる。そして、溝６を介して第１半導体層２を横方向にエッチングすることにより、第２半導体層３下に配置された第１半導体層２の一部を除去し、第２半導体層３の端部の下面を第１半導体層２から露出させる。なお、第１半導体層２を横方向にエッチングする場合、第１半導体層２が除去された部分を図２５のソース層２５ａおよびドレイン層２５ｂに対応させ、第１半導体層２が残された部分を図２５のチャネル領域に対応させることが好ましい。
次に、図１５に示すように、ＣＶＤなどの方法により、第２半導体層３の側壁を介して半第２導体層３下に回り込むように溝６内に埋め込まれ、第２半導体層３を半導体基板１上で支持する支持体７を半導体基板１上の全面に形成する。なお、支持体７の材質としてはシリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。なお、半導体基板１全体を覆うように形成された支持体７は、第２半導体層３の撓み等を抑制して、平坦性を保ったまま第２半導体層３を支持する必要がある。そのため、その機械的な強度を確保する意味で、素子分離最小寸法以上の膜厚にすることが好ましい。例えば、65nm世代の半導体集積回路では、100-200nm程度の膜厚が好ましい。また、支持体７の材質としては、シリコン酸化膜などの絶縁体を用いることができる。そして、ＣＭＰまたはエッチバックなどの方法にて支持体７を薄膜化することにより、溝６内に支持体７が埋め込まれた状態で酸化防止膜５の表面を露出させる、ここで、酸化防止膜５を設けることで、ＣＭＰによる平坦化プロセスのストッパー層として機能させることができる。
次に、図１６に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜５、下地酸化膜４、第２半導体層３および第１半導体層２をパターニングすることにより、第１半導体層２の一部を露出させる溝８ａおよび段差８ｂを形成する。ここで、溝８ａおよび段差８ｂの配置位置は、第２半導体層３の素子分離領域の一部に対応させることができる。
なお、第１半導体層２の一部を露出させる場合、第１半導体層２の表面でエッチングを止めるようにしてもよいし、第１半導体層２をオーバーエッチングして第１半導体層２に凹部を形成するようにしてもよい。あるいは、溝８ａ内および段差８ｂの第１半導体層２を貫通させて半導体基板１の表面を露出させるようにしてもよい。ここで、第１半導体層２のエッチングを途中で止めることにより、溝８ａ内および段差８ｂの半導体基板１の表面が露出されることを防止することができる。このため、第１半導体層２をエッチング除去する際に、溝８ａ内および段差８ｂの半導体基板１がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝８ａ内および段差８ｂの半導体基板１のオーバーエッチングを抑制することができる。
次に、図１７に示すように、溝８ａおよび段差８ｂを介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部９を形成する。
ここで、溝６内に支持体７を設けることにより、第１半導体層２が除去された場合においても、第２半導体層３を半導体基板１上で支持することが可能となるとともに、溝６とは別に溝８ａを設けることにより、第２半導体層３下の第１半導体層２にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第２半導体層３の品質を損なうことなく、第２半導体層３と半導体基板１との間の絶縁を図ることが可能となる。
なお、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、第１半導体層２のエッチング液としてフッ硝酸（フッ酸、硝酸、水の混合液）を用いることが好ましい。これにより、半導体基板１および第２半導体層３のオーバーエッチングを抑制しつつ、第１半導体層２を除去することが可能となる。また、第１半導体層２のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
また、第１半導体層２をエッチング除去する前に、陽極酸化などの方法により第１半導体層２を多孔質化するようにしてもよいし、第１半導体層２にイオン注入を行うことにより、第１半導体層２をアモルファス化するようにしてもよいし、半導体基板１としてＰ型半導体基板を用いるようにしてもよい。これにより、第１半導体層２のエッチングレートを増大させることが可能となり、第１半導体層２のエッチング面積を拡大することができる。
次に、図１８に示すように、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９内の上下面に絶縁膜１０を形成する。これにより、第２半導体層３下に形成される絶縁膜１０の膜厚制御を精度よく行いつつ、絶縁膜１０を薄膜化することができる。このため、絶縁膜１０を介してＳＯＩトランジスタの裏面側からＳＯＩトランジスタのチャネルのポテンシャルを効率よく制御することができ、ＳＯＩトランジスタの閾値電圧を低電圧で制御することを可能として、ＳＯＩトランジスタの低消費電力化を図ることができる。
なお、図１８の方法では、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９内の上下面に絶縁膜１０を形成する方法について説明したが、ＡＬＤ法、ＭＯＣＶＤ法、あるいは、ＣＶＤ法にて半導体基板１と第２半導体層３との間の空洞部９内の上下面に絶縁膜１０を成膜させるようにしてもよい。これにより、第２半導体層３の膜減りを防止しつつ、半導体基板１と第２半導体層３との間の空洞部９内の上下面に酸化膜以外の材料を成膜させることが可能となり、絶縁膜１０の誘電率を増大させることを可能として、ＳＯＩトランジスタのチャネルのポテンシャルの支配力を向上させることができる。
なお、絶縁膜１０の材質としては、例えば、シリコン酸化膜の他、シリコン窒化膜などを用いるようにしてもよい。あるいは、絶縁膜１０の材質として、例えば、ＨｆＯ2、Ｈ
ｆＯＮ、ＨｆＡｌＯ、ＨｆＡｌＯＮ、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＯ2、ＺｒＯＮ、
ＺｒＡｌＯ、ＺｒＡｌＯＮ、ＺｒＳｉＯ、ＺｒＳｉＯＮ、Ｔａ2Ｏ5、Ｙ2Ｏ3、（Ｓｒ，Ｂａ）ＴｉＯ3、ＬａＡｌＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ12、Ｐｂ（Ｚｉ，Ｔｉ）
Ｏ3などの誘電体を用いるようにしてもよい。
また、第２半導体層３上に酸化防止膜５を設けることで、第２半導体層３の表面が熱酸化されることを防止しつつ、第２半導体層３の裏面側に絶縁膜１０を形成することが可能となり、第２半導体層３の膜減りを抑制することが可能となる。
また、溝６、８ａの配置位置を第２半導体層３の素子分離領域に対応させることにより、第２半導体層３の横方向および縦方向の素子分離を行うことが可能となるとともに、溝６内に支持体７を埋め込むことにより、第２半導体層３を半導体基板１上で支持する支持体７の溝をアクティブ領域に確保する必要がなくなる。このため、工程増を抑制しつつ、ＳＯＩトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、ＳＯＩトランジスタのコストダウンを図ることが可能となる。
次に、図１９に示すように、絶縁膜１０が形成された空洞部９内にＡＬＤ、ＭＯＣＶＤ，ＣＶＤなどの方法にて導電膜を埋め込むことにより、絶縁膜１０が形成された空洞部９内に埋め込み導電体層１１を形成する。そして、ＣＭＰまたはエッチバックなどの方法にて埋め込み導電体層１１を薄膜化することにより、空洞部９内に埋め込み導電体層１１が埋め込まれた状態で酸化防止膜５の表面を露出させる、ここで、酸化防止膜５を設けることで、ＣＭＰによる平坦化プロセスのストッパー層として機能させることができる。なお、埋め込み導電体層１１としては、例えば、Ｂ、Ａｓ、Ｐなどの不純物がドープされた多結晶半導体やアモルファス半導体を用いるようにしてもよいし、Ｗ、Ｍｏ、Ａｌ、Ｃｕ、Ｔｉ、Ｔａなどの金属を用いるようにしてもよいし、ＴｉＮ、ＴａＮ，シリサイド、ゲルマノサイドなどの合金を用いるようにしてもよい。
これにより、汎用的な半導体製造プロセスを用いることで、埋め込み導電体層１１をバックゲート電極として機能させることが可能となるとともに、埋め込み導電体層１１の埋め込み性を確保しつつ、第２半導体層３下に埋め込み導電体層１１を形成することが可能となり、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することができる。
ここで、電界効果型トランジスタが形成される半導体層３とバックゲート電極として機能する埋め込み導電体層１１とで仕事関数あるいは不純物の極性または濃度が互いに異なるように設定するようにしてもよい。これにより、半導体層３のボディ領域がイントリンジックまたは低濃度にドーピングされている場合においても、しきい値を数ボルト程度変化させることができ、電界効果型トランジスタの移動度を向上させ、オン電流を増大させることができる。また、半導体層３の不純物濃度を低くすることが可能となることから、半導体層３を厚膜化した場合においても、急峻なサブスレショルドを得ることが可能となり、特性バラツキを低減させることが可能となるとともに、製造歩留まりを向上させることを可能として、コストダウンを図ることができる。
また、溝６を介して第１半導体層２を横方向にエッチングしてから支持体７を形成することにより、第２半導体層３下に空洞部９が形成された場合においても、第２半導体層３の側壁だけでなく、第２半導体層３の下から第２半導体層３を支持することが可能となるとともに、半導体基板１と第２半導体層３との間に部分的に埋め込み導電体層１１を埋め込むことができ、図２５のソース層２５ａおよびドレイン層２５ｂ下を避けるようにしてチャネル下にバックゲート電極を配置することができる。このため、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、サブスレショルド領域のドレイン電流の立ち上がり特性を向上させることが可能となるとともに、ＳＯＩトランジスタ下のバックゲート電極を配置した場合においても、ソース層２５ａおよびドレイン層２５ｂ層の寄生容量の増大を抑制することができる。
次に、図２０に示すように、ウェットエッチングまたはプラズマエッチングなどの等方性エッチングあるいは異方性エッチングあるいはそれらを適宜組み合わせて用いながら、埋め込み導電体層１１を選択的にエッチングすることにより、第２半導体層３下に埋め込み導電体層１１を残したまま溝８ａ内および段差８ｂの埋め込み導電体層１１を除去する。
なお、埋め込み導電体層１１の全面をバックエッチングすることで、第２半導体層３下に埋め込み導電体層１１が残るようにして溝８ａ内および段差８ｂの埋め込み導電体層１１を除去するようにしてもよい。これにより、埋め込み導電体層１１を空洞部９内に埋め込むために、半導体基板１上の全面に埋め込み導電体層１１が堆積された場合においても、埋め込み導電体層１１の全面を単にバックエッチングすることで、埋め込み導電体層１１を空洞部９内に残したまま、不要な導電体層を除去することができ、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタ下にバックゲート電極を配置することが可能となる。
あるいは、半導体基板１上の全面に堆積された埋め込み導電体層１１を酸化処理し、溝８ａ内および段差８ｂの埋め込み導電体層１１を絶縁酸化膜化しても良い。例えば、埋め込み導電体層１１に多結晶シリコンを用いた場合には、酸化処理にて、溝８ａ内および段差８ｂの多結晶シリコンをシリコン酸化膜に変化させることができる。
次に、図２１に示すように、フォトリソグラフィー技術を用いることにより、埋め込み導電体層１１の端部上を露出させる開口部Ｒａが形成されたレジストパターンＲを酸化防止膜５上に形成する。そして、レジストパターンＲをマスクとして酸化防止膜５、下地酸化膜４および第２半導体層３をエッチングすることにより、埋め込み導電体層１１の端部上の絶縁膜１０を露出させる。
次に、図２２に示すように、ＣＶＤなどの方法により酸化防止膜５上の全面が覆われるようにして溝８ａ内および段差８ｂに埋め込まれた埋め込み絶縁体１３を成膜する。なお、埋め込み絶縁体１３としては、例えば、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。
次に、図２３に示すように、ＣＭＰまたはエッチバックなどの方法にて埋め込み絶縁体１３を薄膜化するとともに、酸化防止膜５をストッパー層として、ＣＭＰによる平坦化を止める。続いて、図２４に示すように、下地酸化膜４および酸化防止膜５を除去することにより、第２半導体層３の表面を露出させる。
次に、図２５に示すように、第２半導体層３の表面の熱酸化を行うことにより、第２半導体層３の表面にゲート絶縁膜２１を形成する。なお、ゲート絶縁膜２１は、ＡＬＤ法や、ＣＶＤ法によるシリコン窒化膜や、Ｈｆ，Ｚｒ酸化膜等のＨｉｇｈ−Ｋ絶縁膜を用いて形成し、絶縁膜１０と膜厚または比誘電率が互いに異なるように設定するようにしてもよい。これにより、電界効果型トランジスタ下に埋め込み導電体層１１を配置することを可能としつつ、埋め込み導電体層１１とチャネル領域との間の結合容量を増大させたり、埋め込み導電体層１１とソース層２５ａおよびドレイン層２５ｂとの間の寄生容量を低減させたりすることができる。このため、ゲート電極２２やソースコンタクト電極２７ａ、ドレインコンタクト電極２７ｂなどの配置の制約を受けることなく、埋め込み導電体層１１を配置することが可能となるとともに、埋め込み導電体層１１によるしきい値制御性を向上させ、動作時や待機時の消費電力を低減させたり、ＳＯＩトランジスタの高速化を実現したりすることができる。また、膜厚が１ｎｍから２０ｎｍの薄いシリコン酸化膜やシリコン窒化膜、あるいは、ＡＬ，Ｚｒ，Ｈｒなどの酸化膜からなるＨｉｇｈ−Ｋ絶縁膜で絶縁膜１０を形成すれば、埋め込み導電体層１１による閾値の制御性が向上し、かつ、良好なサブスレショルドを得ることができる。
そして、ＣＶＤなどの方法により、ゲート絶縁膜２１が形成された第２半導体層３上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３上にゲート電極２２を形成する。ここで、第２半導体層３上にゲート電極２２を形成する場合、埋め込み導電体層１１の端部上を避けるようにしてゲート電極２２を配置することができる。また、埋め込み導電体層１１とゲート電極２２とは仕事関数が互いに異なるように設定してもよい。例えば、埋め込み導電体層１１としてＮ極性またはＰ極性を持つ多結晶半導体、アモルファス半導体、シリサイドあるいはメタルを用いたり、ゲート電極２１としてＮ極性またはＰ極性を持つ多結晶半導体、アモルファス半導体、シリサイドあるいは埋め込み導電体層１１と仕事関数が異なるメタルゲートを用いたりすることができる。これにより、埋め込み導電体層１１およびゲート電極２２の不純物の極性または濃度を組み合わせることにより、チャネルの不純物濃度を低く保ちつつ、電界効果型トランジスタのしきい値を調整することができる。このため、閾値の高低にかかわらず電界効果型トランジスタの移動度を向上させ、オン電流を増大させることが可能となるとともに、第２半導体層３層を厚膜化した場合においても、急峻なサブスレショルドを得ることが可能となり、特性バラツキを低減させることが可能となる。
次に、ゲート電極２２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、ゲート電極２４の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層２３ａ、２３ｂを第２半導体層３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層２３ａ、２３ｂが形成された第２半導体層３上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極２４の側壁にサイドウォール２４ａ、２４ｂを形成する。そして、ゲート電極２２およびサイドウォール２４ａ、２４ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、サイドウォール２４ａ、２４ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース層２５ａおよびドレイン層２５ｂを第２半導体層３に形成する。
次に、図２６に示すように、ＣＶＤなどの方法により、ゲート電極２２上に層間絶縁層２６を堆積する。そして、層間絶縁層２６および埋め込み絶縁体１３に埋め込まれ、埋め込み導電体層１１に接続されたバックゲートコンタクト電極２７ｄを層間絶縁層２６上に形成する。また、層間絶縁層２６に埋め込まれ、ソース層２５ａ、ドレイン層２５ｂおよびゲート電極２２にそれぞれ接続されたソースコンタクト電極２７ａ、ドレインコンタクト電極２７ｂおよびゲートコンタクト電極２７ｃを層間絶縁層２６上に形成する。
これにより、第２半導体層３の欠陥の発生を低減させつつ、ＳＯＩトランジスタを第２半導体層３に形成することが可能となるとともに、ＳＯＩトランジスタのソース層２５ａおよびドレイン層２５ｂ下を避けるようにしてチャネル下にバックゲート電極を配置することができる。このため、製造工程の煩雑化を抑制しつつ、ＳＯＩトランジスタのアクティブ領域の電位をバックゲート電極にて制御することが可能となり、サブスレショルド領域のドレイン電流の立ち上がり特性を向上させることが可能となるとともに、ＳＯＩトランジスタ下のバックゲート電極を配置した場合においても、ソース層２５ａおよびドレイン層２５ｂの寄生容量の増大を抑制することができる。この結果、コスト増を抑制した上で、トランジスタのオン電流を増大させることが可能となり、ＳＯＩトランジスタの高速化を図ることが可能となるとともに、低電圧動作を可能としつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となる。
また、埋め込み導電体層１１の端部上を避けるようにしてゲート電極２２を配置することにより、電界効果型トランジスタのチャネル領域に対応させて埋め込み導電体層１１を電界効果型トランジスタ下に配置した場合においても、ゲート電極２２に邪魔されることなく、埋め込み導電体層１１とコンタクトをとることができ、埋め込み導電体層１１の電位を外部から制御することが可能となる。
なお、ゲートコンタクト電極２７ｃおよびバックゲートコンタクト電極２７ｄを介してゲート電極２２と埋め込み導電体層１１とを電気的に接続するようにしてもよい。これにより、バックゲート電極とゲート電極２２とが同電位となるように制御することができ、チャネル領域のポテンシャル支配力を向上させ、サブスレッショルド領域のドレイン電流立ち上がりを急峻にすることができる。このため、チップサイズの増大を抑制しつつ、オフ時のリーク電流を減少させることができ、動作時や待機時の消費電力を低減させることが可能となるとともに、電界効果型トランジスタの高耐圧化を図ることができる。
あるいは、ソースコンタクト電極２７ａおよびバックゲートコンタクト電極２７ｄを介してソース層２５ａと埋め込み導電体層１１とを電気的に接続するようにしてもよいし、ゲート電極２２およびゲート電極２２とは別個に埋め込み導電体層１１の電位を制御するようにしてもよい。
また、上述した実施形態では、絶縁膜１０を形成する際に、第２半導体層３の表面の熱酸化を防止するために、第２半導体層３上に酸化防止膜５を形成する方法について説明したが、第２半導体層３上に酸化防止膜５を形成することなく、絶縁膜１０を形成するようにしてもよい。この場合、絶縁膜１０の形成時に第２半導体層３の表面に形成された絶縁膜は、エッチングまたは研磨により除去するようにしてもよい。
本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。
符号の説明
１ 半導体基板、２ 第１半導体層、３ 第２半導体層、４ 下地酸化膜、５ 酸化防止膜、６、８ａ 溝、７ 支持体、８ｂ 段差、９ 空洞部、１０ 絶縁膜、１１ 埋め込み導電体層、Ｒ レジストパターン、Ｒａ 開口部、１３ 埋め込み絶縁体、２１ ゲート絶縁膜、２２ ゲート電極、２３ａ、２３ｂ ＬＤＤ層、２4ａ、２４ｂ サイドウ
ォール、２５ａ ソース層、２５ｂ ドレイン層、２６ 層間絶縁膜、２７ａ ソースコンタクト電極、２７ｂ ドレインコンタクト電極、２７ｃ ゲートコンタクト電極、２７ｄ バックゲートコンタクト電極、３１ 半導体基板、 ３３、３５ 第２半導体層、５１、５２ 第１半導体層、４１ ゲート絶縁膜、４２ ゲート電極、４３ａ ソース層、４３ｂ ドレイン層、３６、３７、３８ 溝、４４ 層間絶縁層、３９ 埋め込み絶縁層、４５ 埋め込み絶縁体、４５ａ、４５ｂ バックゲートコンタクト電極、４６ａ ソースコンタクト電極、４６ｂ ドレインコンタクト電極、５３ 下地酸化膜、５４ 酸化防止膜、５６ 支持体、５７ａ、５７ｂ 空洞部、６０ａ、６０ｂ 空隙、６１ サイドウォール

Claims (7)

  1. 半導体基板上に第１半導体層を成膜する工程と、
    前記第１半導体層とは組成の異なる第２半導体層を前記第１半導体層上に成膜する工程と、
    前記第１半導体層と同一の組成を持つ第３半導体層を前記第２半導体層上に成膜する工程と、
    前記第２半導体層と同一の組成を持つ第４半導体層を前記第３半導体層上に成膜する工程と、
    前記第１半導体層、前記第２半導体層、前記第３半導体層、第４半導体層をそれぞれ貫通して前記半導体基板を露出させる第１溝を形成する工程と、
    前記第２半導体層および前記第４半導体層よりも前記第１半導体層および前記第３半導体層の方がエッチングされ易い条件で、前記第１溝を介して前記第１半導体層および前記第３半導体層を横方向にエッチングすることにより、前記第２半導体層下の前記第１半導体層の一部、および前記第４半導体層下の前記第３半導体層の一部をそれぞれ除去する工程と、
    前記第１溝を介して前記第２半導体層下および前記第４半導体層下に回り込むように配置され、前記半導体基板上で前記第２半導体層および前記第４半導体層を支持する絶縁性の支持体を形成する工程と、
    前記支持体が形成された前記第１半導体層および前記第３半導体層を前記第２半導体層下および前記第４半導体層下からそれぞれ露出させる第２溝を形成する工程と、
    前記第２半導体層および前記第４半導体層よりも前記第１半導体層および前記第３半導体層の方がエッチングされ易い条件で、前記第２溝を介して前記第１半導体層および前記第３半導体層をエッチングすることにより、前記第１半導体層および前記第３半導体層がそれぞれ除去された第１空洞部および第２空洞部を形成する工程と、
    前記第２溝を介して前記第１空洞部および前記第２空洞部にそれぞれ埋め込まれ、前記支持体よりも比誘電率の大きな埋め込み絶縁層を形成する工程と、
    前記第４半導体層であって前記埋め込み絶縁層の直上に位置する領域にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記第４半導体層であって前記支持体の直上に位置する領域にソース、ドレインを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記半導体基板、前記第２半導体層および前記第４半導体層はＳｉ、前記第１半導体層および前記第３半導体層はＳｉＧｅであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 第１半導体層を半導体基板上に形成する工程と、
    前記第１半導体層とは組成の異なる第２半導体層を前記第１半導体層上に形成する工程と、
    前記第１半導体層および前記第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、
    前記第２半導体層よりも前記第１半導体層の方がエッチングされ易い条件で、前記第１溝を介して前記第１半導体層を横方向にエッチングすることにより、前記第２半導体層下の前記第１半導体層の一部を除去する工程と、
    前記第１溝を介して前記第２半導体層下に回り込むように配置され、前記半導体基板上で前記第２半導体層を支持する支持体を形成する工程と、
    前記第１半導体層の一部を前記第２半導体層下から露出させる第２溝を形成する工程と、
    前記第２半導体層よりも前記第１半導体層の方がエッチングされ易い条件で、前記第２溝を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
    前記空洞部の上下面に絶縁膜を形成する工程と、
    前記絶縁膜にて上下が挟まれるようにして前記空洞部内に埋め込まれた埋め込み導電体層を形成する工程と、
    前記第２半導体層であって前記埋め込み導電体層の直上に位置する領域にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記第２半導体層であって前記支持体の直上に位置する領域にソース、ドレインを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 前記半導体基板および前記第２半導体層はＳｉ、前記第１半導体層はＳｉＧｅであることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記埋め込み導電体層を化学的気相成長法にて形成することを特徴とする請求項３または請求項４記載の半導体装置の製造方法。
  6. 前記埋め込み導電体層を形成する工程は、
    前記空洞部内が埋め込まれるようにして導電体層を前記半導体基板上の全面に堆積する工程と、
    等方性エッチングまたは異方性エッチングのいずれか少なくとも一方を用いることで、前記第２半導体層下に前記埋め込み導電体層が残るようにして前記半導体基板上の前記導電体層を選択的に除去する工程と、を備えることを特徴とする請求項３から請求項５のいずれか１項記載の半導体装置の製造方法。
  7. 前記埋め込み導電体層を形成する工程は、
    前記空洞部内が埋め込まれるようにして導電体層を前記半導体基板上の全面に堆積する工程と、
    前記導電体層の全面をバックエッチングすることで、前記第２半導体層下に前記埋め込み導電体層が残るようにして前記半導体基板上の前記導電体層を除去する工程と、を備えることを特徴とする請求項３から請求項５のいずれか１項記載の半導体装置の製造方法。
JP2006190232A 2005-10-03 2006-07-11 半導体装置の製造方法 Expired - Fee Related JP4940797B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006190232A JP4940797B2 (ja) 2005-10-03 2006-07-11 半導体装置の製造方法
KR1020060093663A KR100856013B1 (ko) 2005-10-03 2006-09-26 반도체 장치 및 반도체 장치의 제조 방법
US11/535,741 US7638845B2 (en) 2005-10-03 2006-09-27 Semiconductor device with buried conductive layer

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005289671 2005-10-03
JP2005289671 2005-10-03
JP2005341436 2005-11-28
JP2005341436 2005-11-28
JP2006190232A JP4940797B2 (ja) 2005-10-03 2006-07-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007173767A JP2007173767A (ja) 2007-07-05
JP4940797B2 true JP4940797B2 (ja) 2012-05-30

Family

ID=37910390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190232A Expired - Fee Related JP4940797B2 (ja) 2005-10-03 2006-07-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7638845B2 (ja)
JP (1) JP4940797B2 (ja)
KR (1) KR100856013B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881273B1 (fr) * 2005-01-21 2007-05-04 St Microelectronics Sa Procede de formation d'un substrat semi-conducteur de circuit integre
US7821066B2 (en) * 2006-12-08 2010-10-26 Michael Lebby Multilayered BOX in FDSOI MOSFETS
JP2008198826A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 半導体装置の製造方法
US20090256207A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Finfet devices from bulk semiconductor and methods for manufacturing the same
US8426920B2 (en) * 2011-06-29 2013-04-23 Institute of Microelectronics, Chinese Academy of Sciences MOSFET and method for manufacturing the same
FR2995720B1 (fr) * 2012-09-18 2014-10-24 Commissariat Energie Atomique Procede de realisation d'un dispositif a effet de champ a double grille a grilles independantes
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6936574B2 (ja) * 2016-12-07 2021-09-15 日機装株式会社 光半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472769A (ja) * 1990-07-13 1992-03-06 Seiko Epson Corp 薄膜トランジスタ
JPH0548108A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置およびその製造方法
JPH0945909A (ja) 1995-07-31 1997-02-14 Matsushita Electric Works Ltd 高耐圧ｄｍｏｓｆｅｔ
JPH09162713A (ja) 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
JP3210853B2 (ja) 1996-01-26 2001-09-25 松下電工株式会社 半導体装置
JPH09326492A (ja) * 1996-06-06 1997-12-16 Nippon Telegr & Teleph Corp <Ntt> 横型絶縁ゲート電界効果トランジスタ用半導体基板及びそれを用いた横型絶縁ゲート電界効果トランジスタ
US6054734A (en) * 1996-07-26 2000-04-25 Sony Corporation Non-volatile memory cell having dual gate electrodes
JP2877103B2 (ja) 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JPH11261072A (ja) 1998-03-11 1999-09-24 Denso Corp 半導体集積回路装置
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6339002B1 (en) 1999-02-10 2002-01-15 International Business Machines Corporation Method utilizing CMP to fabricate double gate MOSFETS with conductive sidewall contacts
JP4332925B2 (ja) 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
US6383904B1 (en) 2000-10-16 2002-05-07 Advanced Micro Devices, Inc. Fabrication of self-aligned front gate and back gate of a field effect transistor in semiconductor on insulator
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002299591A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置
US6423599B1 (en) * 2001-05-01 2002-07-23 Advanced Micro Devices, Inc. Method for fabricating a field effect transistor having dual gates in SOI (semiconductor on insulator) technology
US6596570B2 (en) 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
JP2003188383A (ja) 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3793808B2 (ja) * 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
JP3790238B2 (ja) * 2002-12-27 2006-06-28 株式会社東芝 半導体装置
US20070126034A1 (en) * 2003-10-10 2007-06-07 Tokyo Institute Of Technology Semiconductor substrate, semiconductor device and process for producing semiconductor substrate
JP4726120B2 (ja) * 2005-07-22 2011-07-20 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070080402A1 (en) 2007-04-12
KR20070037678A (ko) 2007-04-06
JP2007173767A (ja) 2007-07-05
KR100856013B1 (ko) 2008-09-03
US7638845B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
JP4644577B2 (ja) 半導体装置および半導体装置の製造方法
US7479423B2 (en) Semiconductor device and manufacturing method of semiconductor device
US6887747B2 (en) Method of forming a MISFET having a schottky junctioned silicide
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
JP4940797B2 (ja) 半導体装置の製造方法
JP4197634B2 (ja) マルチ・メサ型電界効果トランジスタ構造およびその製造方法
US20200335337A1 (en) Semiconductor device and method of forming the same
WO2005020325A1 (ja) 半導体装置及びその製造方法
JP2007189189A (ja) 半導体装置および半導体装置の製造方法
KR100737309B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4081006B2 (ja) 半導体デバイスの製造方法。
KR100718178B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007134366A (ja) 半導体装置および半導体装置の製造方法
JP4626500B2 (ja) 半導体装置の製造方法
JP4797495B2 (ja) 半導体装置の製造方法
JP4011014B2 (ja) 半導体装置およびその製造方法
JP4867362B2 (ja) 半導体装置の製造方法
JP4696821B2 (ja) 半導体装置の製造方法
CN100511709C (zh) 半导体装置及半导体装置的制造方法
JP5098178B2 (ja) 半導体装置の製造方法
JP2007194315A (ja) 半導体装置および半導体装置の製造方法
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2005276913A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees