JP2002359376A

JP2002359376A - 半導体装置及びその作製方法

Info

Publication number: JP2002359376A
Application number: JP2002089062A
Authority: JP
Inventors: Akira Tsunoda; 朗角田; Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-03-27
Filing date: 2002-03-27
Publication date: 2002-12-13

Abstract

(57)【要約】【課題】画素部に形成される画素電極や走査線（ゲー
ト線）及びデータ線の配置を適したものとして、かつ、
マスク数及び工程数を増加させることなく高い開口率を
実現した画素構造を提供することを目的とする。さら
に、ＴＦＴの特性を向上させ、画素部や駆動回路の駆動
条件に最適なＴＦＴの構造を、少ないフォトマスクの数
で実現する技術を提供することを目的とする。【解決手段】第１の電極と、半導体膜の間に形成され
た第１の絶縁膜及び第２の絶縁膜と、半導体膜と第２の
電極との間に形成された第３の絶縁膜とを有し、半導体
膜は第２の絶縁膜の平坦面に形成され、第１の電極及び
第２の電極は相対する同じ位置において半導体膜と交差
部を形成し、該交差部の外側で第１の絶縁膜及び第２の
絶縁膜とに形成された開孔を介して接続している構成と
している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た結晶構造を有する半導体膜を用いた薄膜トランジスタ
（Thin Film Transistor、以下ＴＦＴと記す）を用いた
半導体装置及びその作製方法に関する。尚、本明細書に
おいて半導体装置とは、半導体特性を利用して機能する
装置全般を指し、本発明により作製される半導体装置は
ＴＦＴを内蔵した液晶表示装置に代表される表示装置、
半導体集積回路（マイクロプロセッサ、信号処理回路ま
たは高周波回路等）を範疇に含んでいる。

【０００２】

【従来の技術】テレビ受像器、パーソナルコンピュー
タ、携帯電話装置など半導体素子を内蔵した様々な半導
体装置において、文字や画像を表示するためのディスプ
レイは情報を人間が認識する手段として必要不可欠なも
のとなっている。特に最近では、液晶の電気光学特性を
利用した液晶表示装置に代表される平板型のディスプレ
イ（フラットパネルディスプレイ）が積極的に用いられ
ている。

【０００３】フラットパネルディスプレイの一つの形態
として、画素毎にＴＦＴを設け、データ信号を順次書き
込むことにより映像表示を行うアクティブマトリクス駆
動方式が知られている。ＴＦＴはアクティブマトリクス
駆動方式を実現する上で必須の素子となっている。

【０００４】ＴＦＴは非晶質シリコンを用いて作製され
るものがほとんどであったが、電界効果移動度が低く、
映像信号を処理するために必要な周波数で動作させるこ
とが不可能であったので、もっぱら画素毎に設けるスイ
ッチング素子としてのみ使用されていた。データ線に映
像信号を出力するデータ線側駆動回路や、走査線に走査
信号を出力する走査線側駆動回路はＴＡＢ(Tape Automa
ted Bonding)やＣＯＧ(Chip on Glass)により実装する
外付けのＩＣ（ドライバＩＣ）で賄っていた。

【０００５】しかしながら、画素密度が増加すると画素
ピッチが狭くなるので、ドライバＩＣを実装する方式に
は限界があると考えられている。例えば、ＵＸＧＡ（画
素数１２００×１６００個）を想定した場合、ＲＧＢカ
ラー方式では単純に見積もっても６０００個の接続端子
が必要になる。接続端子数の増加は接点不良の発生確率
を増加させる原因となる。また、画素部の周辺部分の領
域（額縁領域）が増大し、これをディスプレイとする半
導体装置の小型化や外観のデザインを損なう要因とな
る。このような背景から、駆動回路一体型の表示装置の
必要性が明瞭になっている。画素部と走査線側及びデー
タ線側駆動回路を同一の基板に一体形成することで接続
端子の数は激減し、また額縁領域の面積も縮小させるこ
とができる。

【０００６】それを実現する手段として、多結晶シリコ
ン膜でＴＦＴを形成する方法が提案されている。しか
し、多結晶シリコンを用いてＴＦＴを形成しても、その
電気的特性は所詮単結晶シリコン基板に形成されるＭＯ
Ｓトランジスタの特性に匹敵するものではなかった。例
えば、電界効果移動度は単結晶シリコンの１／１０以下
である。また、結晶粒界に形成される欠陥に起因してオ
フ電流が高くなってしまうといった問題点を有してい
る。

【０００７】データ線駆動回路は高い駆動能力（オン電
流、Ｉ_on）及びホットキャリア効果による劣化を防ぎ信
頼性を向上させることが求められる一方で、画素部は低
いオフ電流（Ｉ_off）が求められている。

【０００８】オフ電流値を低減するためのＴＦＴ構造と
して、低濃度ドレイン（ＬＤＤ：Lightly Doped drai
n）構造が知られている。この構造は、チャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域或いはドレイン領域との間に、低濃度に不純物元素を
添加したＬＤＤ領域を設けたものである。また、ホット
キャリアによるオン電流値の劣化を防ぐのに有効な構造
として、ＬＤＤ領域の一部分がゲート電極と重なるＬＤ
Ｄ構造（以下、Gate-drain Overlapped LDDを省略して
ＧＯＬＤと呼ぶ）が知られている。

【０００９】

【発明が解決しようとする課題】ＴＦＴを設けたアクテ
ィブマトリクス駆動方式の画素は、液晶に電圧を印加す
る画素電極の他に、ゲート電極に接続する走査線（ゲー
ト線）とソースまたはドレインに接続するデータ線とが
交差している。補助容量には画素電極と前段の走査線
（ゲート線）とを重ねる付加容量型と、専用の容量線を
設ける蓄積容量型の２種類が知られている。いずれにし
ても、画質の高精細化が進むにつれ、必然的に画素一つ
当たりに許されるＴＦＴや補助容量のサイズは縮小を余
儀なくされる。従って、規定の画素サイズの中で各画素
の高開口率を得るためには、これらの画素の構成に必要
な要素を効率よくレイアウトすることが不可欠となって
くる。

【００１０】ＴＦＴは半導体膜や絶縁膜、或いは導電膜
を、フォトマスクを用いて所定の形状にエッチング加工
しながら積層することにより作製する。しかし、画素部
や各駆動回路の要求に合わせてＴＦＴの構造を最適化す
るために単純にフォトマスクの数を増やすと、製造工程
が複雑となり工程数が必然的に増加してしまう。

【００１１】限定された画素サイズの中で高開口率を実
現するためには、画素部の構成に必要な要素を効率よく
配置することが不可欠となる。本発明は、画素部に形成
される画素電極や走査線（ゲート線）及びデータ線の配
置を適したものとして、かつ、マスク数及び工程数を増
加させることなく高い開口率を実現した画素構造を提供
することを目的とする。

【００１２】さらに、ＴＦＴの特性を向上させ、画素部
や駆動回路の駆動条件に最適なＴＦＴの構造を、少ない
フォトマスクの数で実現する技術を提供することを目的
とする。

【００１３】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、第１の電極と、半導体膜の間に形成さ
れた第１の絶縁膜及び第２の絶縁膜と、半導体膜と第２
の電極との間に形成された第３の絶縁膜とを有し、半導
体膜は第２の絶縁膜の平坦面に形成され、第１の電極及
び第２の電極は相対する同じ位置において半導体膜と交
差部を形成し、該交差部の外側で第１の絶縁膜及び第２
の絶縁膜とに形成された開孔を介して接続している構成
としている。

【００１４】上記構成の他に、第１の電極及び第１の配
線と、半導体膜の間に形成された第１の絶縁膜及び第２
の絶縁膜と、半導体膜と第２の電極及び第２の配線との
間に形成された第３の絶縁膜と、第２の電極及び第２の
配線上に形成された第４の絶縁膜とを有し、半導体膜は
第２の絶縁膜の平坦面に形成され、第１の電極及び第２
の電極は相対する同じ位置において半導体膜と交差部を
形成し、該交差部の外側で第１の絶縁膜及び第２の絶縁
膜とに形成された開孔を介して接続し、第１の配線と半
導体膜とは、第１の絶縁膜乃至第４の絶縁膜と第３の絶
縁膜と第４の絶縁膜とにそれぞれ形成された開孔部を介
して第３の電極により接続している構造としている。

【００１５】上記構成の他に、第１の電極及び第１の配
線と、半導体膜の間に形成された第１の絶縁膜及び第２
の絶縁膜と、半導体膜と第２の電極及び第２の配線との
間に形成された第３の絶縁膜と、第２の電極及び第２の
配線上に形成された第４の絶縁膜とを有し、半導体膜
は、第２の絶縁膜の平坦面に形成され、第１の電極及び
第２の電極は、相対する同じ位置において半導体膜と交
差部を形成し、該交差部の外側で第１の絶縁膜及び第２
の絶縁膜とに形成された開孔を介して接続し、第１の配
線と、半導体膜に形成された一方の一導電型の不純物領
域とは、第１の絶縁膜乃至第４の絶縁膜と、第３の絶縁
膜及び第４の絶縁膜とに、それぞれ形成された開孔部を
介して第３の電極により接続し半導体膜に形成された他
方の一導電型の不純物領域には第３の絶縁膜と第４の絶
縁膜に形成された開孔部を介して第４の電極が接続して
いる構造としている。

【００１６】第１の電極と第２の電極とで半導体膜を挟
み同じ電圧を印加することで、実質的に半導体膜の膜厚
を半分にしたのと同様な効果が得られ、空乏層が早く広
がるのでサブスレッショルド係数を小さくすることがで
きる。また、電界効果移動度を向上させることができ
る。特に、上記構成において、第１の電極と第２の電極
とは、半導体膜との交差部において、端部を概略一致さ
せることによりその効果をより発揮させることができ
る。

【００１７】また、第１の配線をデータ線、第２の配線
を走査線とすることでアクティブマトリクス駆動方式に
対応した画素部を形成することが可能であり、第１の絶
縁膜乃至第４の絶縁膜とを組み合わせることにより、画
素電極を最上層に形成し、当該配線を重ね合わせて形成
することにより、その面積を大きくすることができる。
こうした構成によりカ画素の開口率を向上させることが
できる。

【００１８】このような構成を実現するための本発明の
作製方法は、絶縁表面上に、第１の電極及び第１の配線
を形成し、第１の電極及び第１の配線上に第１の絶縁膜
及び第２の絶縁膜を形成し、第２の絶縁膜を化学的機械
研磨により平坦化し、その後第２の絶縁膜上に半導体膜
を形成し、半導体膜上に第３の絶縁膜を形成し、第１の
絶縁膜乃至第３の絶縁膜に開孔部を形成し、該開孔部に
おいて第１の電極の一部を露出させ、第３の絶縁膜上に
第２の電極及び第２の配線を形成し、第１の電極と第２
の電極とを開孔部において接続することを特徴としてい
る。

【００１９】また、他の構成は、絶縁表面上に、第１の
電極及び第１の配線を形成し、第１の電極及び第１の配
線上に第１の絶縁膜及び第２の絶縁膜を形成し、第２の
絶縁膜を化学的機械研磨により平坦化し、その後第２の
絶縁膜上に半導体膜を形成し、半導体膜上に第３の絶縁
膜を形成し、第１の絶縁膜乃至第３の絶縁膜に開孔部を
形成し、該開孔部において第１の電極の一部を露出さ
せ、第３の絶縁膜上に第２の電極及び第２の配線を形成
し、第１の電極と第２の電極とを第１の開孔部において
接続し、第２の電極及び第２の配線上に第４の絶縁膜を
形成し、第１の絶縁膜乃至第４の絶縁膜に第２の開孔部
を形成し、該開孔部において第１の配線の一部を露出さ
せ、第３の絶縁膜及び第４の絶縁膜に第３の開孔部を形
成し、該開孔部において半導体膜の一部を露出させ、第
４の絶縁膜上に第３の電極を形成し、第１の配線と半導
体膜とを第２の開孔部及び第３の開孔部において接続す
ることを特徴としている。

【００２０】また、他の構成は、絶縁表面上に、第１の
電極及び第１の配線を形成し、第１の電極及び第１の配
線上に第１の絶縁膜及び第２の絶縁膜を形成し、第２の
絶縁膜を化学的機械研磨により平坦化し、その後第２の
絶縁膜上に半導体膜を形成し、半導体膜上に第３の絶縁
膜を形成し、第１の絶縁膜乃至第３の絶縁膜に開孔部を
形成し、該開孔部において第１の電極の一部を露出さ
せ、第３の絶縁膜上に第２の電極及び第２の配線を形成
し、第１の電極と第２の電極とを第１の開孔部において
接続し、半導体膜に一対の一導電型の不純物領域を形成
し、第２の電極及び第２の配線上に第４の絶縁膜を形成
し、第１の絶縁膜乃至第４の絶縁膜に第２の開孔部を形
成し、該開孔部において第１の配線の一部を露出させ、
第３の絶縁膜及び第４の絶縁膜に第３の開孔部を形成
し、該開孔部において半導体膜に形成された一方の一導
電型の不純物領域の一部を露出させ、第４の絶縁膜上に
第３の電極を形成し、第１の配線と半導体膜に形成され
た一方の一導電型の不純物領域とを第２の開孔部及び第
３の開孔部において接続することを特徴としている。

【００２１】上記作製方法に従えば、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴとから駆動回路部と画素部とか
らなる半導体装置を７枚のフォトマスクを使って作製す
ることができる。また、化学的機械研磨を用いることに
より、第１の電極及び第１の配線により形成される半導
体膜下層側の凹凸をなくすことができる。

【００２２】

【発明の実施の形態】本発明の実施の形態を図１を参照
して説明する。図１（Ａ）において絶縁表面を有する基
板１０上に第１の電極１１が形成されている。第１の電
極１１はタングステン（Ｗ）、モリブデン（Ｍｏ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）から選ばれた一種また
は複数種からなる合金又は化合物で形成されるものであ
る。その厚さは１５０〜４００nmの厚さを有している。

【００２３】この第１の電極１１を覆って第１の絶縁膜
１２を酸化窒化シリコン膜又は窒化シリコン膜で１０〜
５０nmの厚さで形成する。酸化窒化シリコン膜を用いる
場合にはプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏの
混合ガスから作製され、膜中に窒素が２０〜４０原子％
含まれる膜を適用する。この酸化窒化シリコン膜にして
も、窒化シリコン膜にしても窒素含有の絶縁膜を用いる
ことにより、基板１０側からアルカリ金属などの不純物
の拡散を防止することが出来る。

【００２４】第１の絶縁膜１２上には、第２の絶縁膜１
３を形成する。第２の絶縁膜１２は酸化窒化シリコン膜
又は酸化シリコン膜を用い、０．５〜１μmの厚さで形
成する。第１の絶縁膜１２の表面は、先に形成した第１
の電極１１に起因する凹凸を有している。この凹凸は表
面を研磨することにより平坦化する。平坦化の手法とし
ては化学的機械研磨（Chemical-Mechanical Polishin
g：以下、ＣＭＰと記す）第２の絶縁膜に対するＣＭＰ
の研磨剤（スラリー）には、例えば、塩化シリコンガス
を熱分解して得られるフュームドシリカ粒子をＫＯＨ添
加水溶液に分散したものを用いると良い。ＣＭＰにより
第２の絶縁膜１３を０．１〜０．５μm程度除去して、
表面を平坦化する。

【００２５】表面が平坦化された第２の絶縁膜１３上に
は、結晶構造を有する半導体膜１４を形成する。これ
は、第１の絶縁膜１２上に形成した非晶質半導体膜を結
晶化して得る。非晶質半導体膜は堆積した後、加熱処理
やレーザー光の照射により結晶化させる。非晶質半導体
膜の材料に限定はないが、好ましくはシリコン又はシリ
コンにゲルマニウムを格子歪み緩和剤として添加した
（Ｓｉ_1-xＧｅ_x；０＜ｘ＜１、代表的には、ｘ＝０．０
０１〜０．０５）半導体膜などで形成しても良い。

【００２６】半導体膜１４ａ上には第３の絶縁膜１５を
形成し、さらに半導体膜１４ａと交差するように第２の
電極１６を形成する。第１の電極１１と第２の電極１５
とは概略端部が一致するように配置し、その両者に挟ま
れた半導体膜の交差部がチャネル形成領域１８となる。
チャネル形成領域１８の外側には、ソース又はドレイン
を形成する第１の不純物領域１９、ＬＤＤを形成する第
２の不純物領域２０を形成されている。ＬＤＤ２０は必
須でないが、必要に応じて設けると良い。その他、第４
の絶縁膜１６、配線１７は必要に応じて設ける。

【００２７】第１の電極１１と第２の電極１５は図１
（Ｂ）に示すように半導体膜１４の外側で、第１の絶縁
膜１２、第２の絶縁膜１３、第３の絶縁膜１４ｂに形成
された開孔部２１において電気的に接続する。

【００２８】ＣＭＰにより除去する膜厚は、第１の絶縁
膜１２及び第２の絶縁膜１３の厚さやその誘電率及び第
３の絶縁膜１４ｂの厚さを考慮して決める。ここに残存
する膜は、実質的にゲート絶縁膜として機能する。従っ
て、第１の電極１１上において第１の絶縁膜１２と第２
の絶縁膜１３の両方が残るように研磨しても良いし、第
１の絶縁膜１２が露出させても良い。

【００２９】例えば、第１の絶縁膜１２及び第２の絶縁
膜１３が酸化窒化シリコン膜で形成され誘電率が７．５
であり、第３の絶縁膜１４ｂが酸化シリコン膜で形成す
る場合は誘電率が３．９となり両者に差異が生じる。そ
の場合、ＣＭＰ後の仕上がり寸法は、第１の絶縁膜１２
と第２の絶縁膜１３との合計膜厚を１５０nmとし、第３
の絶縁膜１５の膜厚を１１０nmとすると良い。

【００３０】ＴＦＴは半導体膜とゲート絶縁膜とゲート
電極との配置により、トップゲート型（プレーナー型）
とボトムゲート型（逆スタガ型）などが知られている。
いずれにしても、サブスレッショルド係数を小さくする
には膜厚を薄くする必要がある。ＴＦＴで用いられるよ
うに非晶質半導体膜を結晶化した半導体膜を適用する場
合には、その非晶質半導体膜が薄くなると共に結晶性が
悪くなり、純粋に膜厚を薄くした効果を得ることができ
ない。しかし、図１において示すように半導体膜の上下
に電極を重ねることにより、実質的に半導体膜の厚さを
半分にしたと同様な効果を得ることができる。その結
果、電圧の印加と共に早く空乏化し、電界効果移動度や
サブスレッショルド係数を小さくすることができる。

【００３１】また、ここでは第１の電極１１について示
したが、同時にこの層を使って各種信号又は電力を伝達
する配線を形成することができる。また、ＣＭＰによる
平坦化処理と組み合わせると、その上層に形成する半導
体膜などに何ら影響を与えることはない。また、多層配
線により配線の高密度化を実現できる。以下、実施例に
より、アクティブマトリクス駆動の表示装置に適用する
具体例を示す。

【００３２】

【実施例】[実施例１]本発明の実施の形態を図面を用い
て説明する。ここでは、同一基板上に画素部と、画素部
の近くに設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ
及びｐチャネル型ＴＦＴ）を同時に作製する方法につい
て詳細に説明する。本実施の形態において用いる図２乃
至図６は、その作製工程を説明する断面図であり、図７
乃至図９はそれに対応する上面図を示し、説明の便宜上
共通する符号を用いて説明する。

【００３３】図２（Ａ）において、基板１０１はガラス
基板、石英基板、セラミック基板などを用いることがで
きる。また、シリコン基板、金属基板またはステンレス
基板の表面に絶縁膜を形成したものを用いても良い。ま
た、本実施例の処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いてもよい。

【００３４】この基板１０１の絶縁表面上に第１の配線
１０２、１０５、１０８と第１の電極１０３、１０４、
１０６、１０９を形成する。第１の配線及び第１の電極
はＷ、Ｍｏ）、Ｔｉ、Ｔａから選ばれた一種又は複数種
からなる導電性材料で形成する。図７（Ａ）は画素部に
おけるそれらの上面図を示す。ここでは、配線１０５は
データ線、配線１０７は電源供給線として用いるものと
する。また、第１の電極１０６、１０８はＴＦＴの一方
のゲート電極として用いるものである。

【００３５】第１の配線及び第１の電極を形成した後、
第１の絶縁膜１１０、第２の絶縁膜１１１を形成する。
第１の絶縁膜１１０は酸窒化シリコン膜を用い、１０〜
５０nmの厚さで形成する。第２の絶縁膜１１１は酸化シ
リコン膜又は酸窒化シリコン膜を用い、０．５〜１μm
の厚さで形成する。

【００３６】第２の絶縁膜の表面は、先に形成した第１
の配線及び第１の電極に起因する凹凸を有している。好
ましくは、この凹凸を平坦化することが望ましい。平坦
化の手法としてはＣＭＰを用いる。第２の絶縁膜に対す
るＣＭＰの研磨剤（スラリー）には、例えば、塩化シリ
コンガスを熱分解して得られるフュームドシリカ粒子を
ＫＯＨ添加水溶液に分散したものを用いると良い。ＣＭ
Ｐにより第２の絶縁膜を０．１〜０．５μm程度除去し
て表面を平坦化する。

【００３７】こうして、図２（Ｂ）に示すように平坦化
された第２の絶縁膜１１２が形成され、その上に半導体
膜を形成する。半導体膜１１３は結晶構造を有する半導
体で形成する。これは、第１の絶縁膜上に形成した非晶
質半導体膜を結晶化して得る。非晶質半導体膜は堆積し
た後、加熱処理やレーザー光の照射により結晶化させ
る。非晶質半導体膜の材料に限定はないが、好ましくは
シリコン又はシリコンゲルマニウム（Ｓｉ_xＧｅ_1-x；０
＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合
金などで形成する。

【００３８】その後、半導体膜１１３をエッチングによ
り島状に分割し、図２（Ｃ）に示すように半導体膜１１
４〜１１７を形成する。図７（Ｂ）はその上面図を示
し、第１の電極と半導体膜とが交差するように配置す
る。

【００３９】次いで、図３（Ａ）に示すように、半導体
膜１０４〜１０７を覆う第３の絶縁膜１１８を形成す
る。第３の絶縁膜１１８は、プラズマＣＶＤ法やスパッ
タ法でシリコンを含む絶縁物で形成する。その厚さは４
０〜１５０nmとする。半導体膜１１４〜１１７を覆って
形成される第３の絶縁膜は、本実施の形態において作製
するＴＦＴのゲート絶縁膜として用いる。

【００４０】第３の絶縁膜１１８上にはゲート電極や配
線を形成するために導電膜を形成する。本発明において
ゲート電極は２層又はそれ以上の導電膜を積層して形成
する。第２の絶縁膜１１８上に形成する第１の導電膜１
１９はモリブデン、タングステンなどの高融点金属の窒
化物で形成し、その上に形成する第２の導電膜１２０は
高融点金属又はアルミニウムや銅などの低抵抗金属、或
いはポリシリコンなどで形成する。具体的には、第１の
導電膜としてＷ、Ｍｏ、Ｔａ、Ｔｉから選ばれ一種又は
複数種の窒化物を選択し、第２の導電膜としてＷ、Ｍ
ｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕから選ばれ一種又は複数種
の合金、或いはｎ型多結晶シリコンを用いる。この第１
の導電膜及び第２の導電膜１２０はマスク１２１を形成
した後、エッチング処理を行い第２の配線及び第２の電
極を形成する。

【００４１】図３（Ｂ）に示すように、第１のエッチン
グ処理により、端部にテーパーを有する第１形状の電極
１２２〜１２５を形成する（第１の導電膜１２２ａ〜１
２５ａと第２の導電膜１２２ｂ〜１２５ｂで成る）。第
１の形状の電極１２２〜１２５及び第１形状の配線１２
５で覆われない第３の絶縁膜１３０は、表面が２０〜５
０nm程度エッチングされ薄くなった領域が形成された状
態を示している。

【００４２】第１のドーピング処理は、イオン注入法ま
たは質量分離をしないでイオンを注入するイオンドープ
法により行う。ドーピングは第１形状の電極１２２〜１
２５をマスクとして用い、半導体膜１１４〜１１７に第
１濃度の一導電型不純物領域１２６〜１２９を形成す
る。第１濃度は１×１０²⁰〜１．５×１０²¹/cm³とす
る。

【００４３】次に、レジストからなるマスクを除去せず
に図４（Ａ）に示すように第２のエッチング処理を行
う。このエッチング処理では、第２の導電膜を異方性エ
ッチングして第２の形状の電極１３１〜１３４を形成す
る（第１の導電膜１３１ａ〜１３４ａと第２の導電膜１
３１ｂ〜１３４ｂで成る）。第２の形状の電極１３１〜
１３４はこのエッチング処理により幅を縮小させ、その
端部が第１濃度の一導電型不純物領域１２６〜１２９の
内側に位置するように形成する。次の工程で示すよう
に、この後退幅によりＬＤＤの長さを決める。

【００４４】図８（Ａ）はこの上面図を示し、第２形状
の電極１３３、１３４が半導体膜１１６、１１７とそれ
ぞれ重なり、交差部を形成するように配置されている状
態を示している。この交差部は、第１の電極が半導体膜
と交差して形成される交差部と同じ位置になるようにす
る。また、第１の電極１１６と第２の電極１３３は、第
３の絶縁膜、第１の絶縁膜、第２の絶縁膜に形成された
開孔部１０９において電気的に接続される。

【００４５】そして、この状態で一導電型の不純物を第
２のドーピング処理を行い一導電型の不純物を半導体膜
１１４〜１１７に添加する。このドーピング処理で形成
される第２濃度の一導電型不純物領域１３５〜１３８
は、第２形状の電極１３１〜１３４を構成する第１の導
電膜１３１ａ〜１３４ａと一部が重なるように自己整合
的に形成される。イオンドープ法で添加される不純物
は、第１の導電膜１３１ａ〜１３４ａを通過させて添加
するため、半導体膜に達するイオンの数は減少し、必然
的に低濃度となる。その濃度は１×１０¹⁷〜１×１０¹⁹
/cm³となる。

【００４６】次いで、図４（Ｂ）で示すように、レジス
トからなるマスク１３９、１４０を形成し第３のドーピ
ング処理を行う。この第３のドーピング処理により、半
導体膜１１５、１１７に第３濃度の一導電型とは反対の
導電型の不純物領域１４１、１４２を形成する。第３濃
度の一導電型とは反対の導電型の不純物領域は第２形状
の電極１３２、１３４と重なる領域に形成されるもので
あり、１．５×１０²⁰〜５×１０²¹/cm³の濃度範囲で当
該不純物元素が添加される。

【００４７】以上までの工程でそれぞれの半導体膜に価
電子制御を目的とした不純物を添加した領域が形成され
る。第１の電極１０３、１０４、１０６、１０９と、第
２の形状の電極１３１〜１３４は半導体膜と交差する位
置においてゲート電極として機能する。また、ゲート電
極となる。また、第２の形状の配線１３４は、第１の配
線１０７と重なる部位において容量を形成する。

【００４８】その後、それぞれの半導体膜に添加された
不純物元素を活性化処理する工程を行う。この活性化は
ガス加熱型の瞬間熱アニール法を用いて行う。加熱処理
の温度は窒素雰囲気中で４００〜７００℃、代表的には
４５０〜５００℃で行う。この他に、ＹＡＧレーザーの
第２高調波（５３２nm）を用いたレーザーアニール法を
適用することもできる。レーザー光の照射により活性化
を行うには、ＹＡＧレーザーの第２高調波（５３２nm）
を用いこの光を半導体膜に照射する。勿論、レーザー光
に限らずランプ光源を用いるＲＴＡ法でも同様であり、
基板の両面又は基板殻からランプ光源の輻射により半導
体膜を加熱する。

【００４９】その後、図５（Ａ）に示すように、プラズ
マＣＶＤ法で窒化シリコンから成る第３の絶縁膜１４３
を５０〜１００nmの厚さに形成し、クリーンオーブンを
用いて４１０℃の熱処理を行い、窒化シリコン膜から放
出される水素で半導体膜の水素化を行う。

【００５０】次いで、パッシベーション膜である第３の
絶縁膜１４３上に有機絶縁物材料から成る第４の絶縁膜
１４４を形成する。有機絶縁物材料を用いる理由は第４
の絶縁膜１４４の表面を平坦化するためのものである。
より完全な平坦面を得るためには、この表面をＣＭＰ法
により平坦化処理することが望ましい。ＣＭＰ法を併用
する場合には、第４の絶縁膜をプラズマＣＶＤ法で形成
される酸化シリコン膜、塗布法で形成されるＳＯＧ(Spi
n on Glass)やＰＳＧなどを用いることもできる。

【００５１】こうして平坦化された第４の絶縁膜１４４
の表面に酸化インジウム・スズを主成分とする透明導電
膜１４５を６０〜１２０nmの厚さで形成する。この表面
にも微細な凹凸が形成されるため、酸化アルミニウムを
研磨剤として用いたＣＭＰ法により研磨して平坦化して
おくことが望ましい。図８（Ｂ）はこの状態の上面図を
示している。

【００５２】その後、透明導電膜１４５をエッチング処
理して第３の電極１４６を形成する。そして、第１の絶
縁膜乃至第４の絶縁膜、又は第３の絶縁膜と第４の絶縁
膜（パッシベーション膜１４３も含む）とに開孔を形成
し、配線１４７〜１５３を形成する。この配線はチタン
膜とアルミニウム膜を積層して形成する。

【００５３】以上までの工程において、一導電型不純物
領域をｎ型、一導電型とは反対の不純物領域をｐ型とす
ると、同一基板上にｎチャネル型ＴＦＴ２０２、ｐチャ
ネル型ＴＦＴ２０３を有する駆動回路部２００と、ｎチ
ャネル型ＴＦＴ２０４とｐチャネル型ＴＦＴ２０５を有
する画素部２０１が形成される。

【００５４】駆動回路部２００において、ｎチャネル型
ＴＦＴ２０２は一対のゲート電極１３１、１０３により
チャネル形成領域１６０が形成される。第２濃度の一導
電型の不純物領域１３５はＬＤＤとして、第１濃度の一
導電型の不純物領域１２６はソース又はドレイン領域と
して機能する。ｐチャネル型ＴＦＴ２０３は一対のゲー
ト電極１３２、１０４によりチャネル形成領域１６１が
形成される。第３濃度の一導電型とは反対の不純物領域
１４１はソース又はドレイン領域として機能する。ＬＤ
Ｄのチャネル長方向の長さは０．５〜２．５μm、好ま
しくは１．５μmで形成する。このようなＬＤＤの構成
は、主にホットキャリア効果によるＴＦＴの劣化を防ぐ
ことを目的としている。これらｎチャネル型ＴＦＴ及び
ｐチャネル型ＴＦＴによりシフトレジスタ回路、バッフ
ァ回路、レベルシフタ回路、ラッチ回路などを形成する
ことができる。特に、駆動電圧が高いバッファ回路に
は、ホットキャリア効果による劣化を防ぐ目的から、ｎ
チャネル型ＴＦＴ２０２の構造が適している。

【００５５】画素部２０１において、ｎチャネル型ＴＦ
Ｔ２０４は一対のゲート電極１３３、１０６によりチャ
ネル形成領域１６２が形成される。第２濃度の一導電型
の不純物領域１３６はＬＤＤとして、第１濃度の一導電
型の不純物領域１２８はソース又はドレイン領域として
機能する。このｎチャネル型ＴＦＴ２０４は第１濃度の
一導電型の不純物領域を挿んで２つのＴＦＴが直列接続
した形となっている。

【００５６】以上のように、本発明は半導体膜を挿んで
一対のゲート電極を形成することにより、実質的に半導
体膜の厚さが半分となり、ゲート電圧の印加に伴って空
乏化が早く進んで電界効果移動度を増加させ、サブスレ
ッショルド係数を低下させることが可能となる。その結
果、この構造のＴＦＴを駆動回路に使用することによ
り、駆動電圧を低下させることができる。また、電流駆
動能力が向上し、ＴＦＴのサイズ（特にチャネル幅）を
小さくすることができる。そのため集積密度を向上させ
ることができる。また、半導体膜の両側からゲート電圧
を印加することにより、半導体膜に接する絶縁膜中の固
定電荷の影響が低減し、しきい値電圧の変動によるばら
つきを低減させることができる。

【００５７】画素部２０１はアクティブマトリクス駆動
方式の発光装置に適用できる構造を示すものであり、図
６には第４の絶縁膜上に発光素子を形成した状態を示し
ている。第４の絶縁膜上には、ｎチャネル型ＴＦＴ２０
４、ｐチャネル型ＴＦＴ２０５を覆う隔壁層１７０が形
成される。有機化合物層や陰極はウエット処理（薬液に
よるエッチングや水洗などの処理）を行うことができな
いので、第３の電極１４６に合わせて、第４の絶縁膜上
に感光性樹脂材料で形成される隔壁層１７０を設ける。
隔壁層１７０はポリイミド、ポリアミド、ポリイミドア
ミド、アクリルなど有機樹脂材料を用いて形成する。こ
の隔壁層１７０は第３の電極の端部を覆うように形成す
る。また、隔壁層１７０の端部は４５〜６０度のテーパ
ー角が付くように形成する。

【００５８】図９はこの状態の画素部の上面図を示して
いる。隔壁層１７０は同図において点線で囲う領域に形
成される。

【００５９】ここで示す、アクティブマトリクス駆動方
式の発光装置は有機発光素子をマトリクス状に配列させ
て構成するものである。有機発光素子１７４は陽極と陰
極とその間に形成された有機化合物層とから成る。第３
の電極１４６は透明導電膜で形成した場合陽極となる。
有機化合物層は、正孔移動度が相対的に高い正孔輸送性
材料、その逆の電子輸送性材料、発光性材料などを組み
合わせて形成する。それらは層状に形成しても良いし、
混合して形成しても良い。

【００６０】有機化合物材料は合計しても１００nm程度
の薄膜層として形成する。そのため、陽極として形成す
るＩＴＯの表面は平坦性を高めておく必要がある。平坦
性が悪い場合は、最悪有機化合物層の上に形成する陰極
とショートしてしまう。それを防ぐための他の手段とし
て、１〜５nmの絶縁膜５０８を形成する方法を採用する
こともできる。絶縁膜５０８としては、ポリイミド、ポ
リイミドアミド、ポリアミド、アクリルなどを用いるこ
とができる。第４の電極１７２はＭｇＡｇやＬｉＦなど
のアルカリ金属またはアルカリ土類金属などの材料を用
いて形成することにより陰極とすることができる。

【００６１】第４の電極１７２は、仕事関数の小さいマ
グネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシ
ウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ
（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）
でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、
ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さ
らにその上層には、窒化シリコンまたは、ＤＬＣ膜で成
る絶縁膜１７３を２〜３０nm、好ましくは５〜１０nmの
厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成可
能であり、１００℃以下の温度で形成しても、被覆性良
く隔壁層１７０の端部を覆って形成することができる。
ＤＬＣ膜の内部応力は、アルゴンを微量に混入させるこ
とで緩和することが可能であり、保護膜として用いるこ
とが可能である。そして、ＤＬＣ膜は酸素をはじめＣ
Ｏ、ＣＯ₂、Ｈ₂Ｏなどのガスバリア性が高いので、バリ
ア膜として用いる絶縁膜１７３として適している。

【００６２】図１５はこのような画素部４５０を有する
発光装置の構成を示す図であり、画素部４５０に形成し
た絶縁膜５１１上に有機樹脂５１２を充填し、基板５１
３封止している。端部にはシール部材５１５を設けさら
に気密性を高めても良い。フレキシブルプリント回路
（ＦＰＣ）は端子部４５３に装着する。

【００６３】ここで本実施例のアクティブマトリクス型
自発光装置の構成を図１６の斜視図を用いて説明する。
本実施例のアクティブマトリクス駆動の発光装置は、ガ
ラス基板６０１上に形成された、画素部６０２と、走査
線駆動回路６０３と、データ線駆動回路６０４で構成さ
れる。画素部のスイッチング用ＴＦＴ６０５はｎチャネ
ル型ＴＦＴであり、走査線駆動回路６０３に接続された
ゲート配線６０６、データ線駆動回路６０４に接続され
たソース配線６０７の交点に配置されている。また、ス
イッチング用ＴＦＴ６０５のドレイン領域は電流制御用
ＴＦＴ６０８のゲートに接続されている。

【００６４】さらに、電流制御用ＴＦＴ６０８のデータ
線側は電源供給線６０９に接続される。電源供給線６０
９には接地電位（アース電位）が与えられている。ま
た、電流制御用ＴＦＴ６０８のドレイン領域には有機発
光素子６１０が接続されている。また、有機発光素子６
１０のカソードには所定の電圧（本実施例では１０〜１
２Ｖ）が加えられる。

【００６５】そして、外部入出力端子となるＦＰＣ６１
１には駆動回路まで信号を伝達するための入出力配線
（接続配線）６１２、６１３、及び電源供給線６０９に
接続された入出力配線６１４が設けられている。以上の
ように、ＴＦＴと有機発光装置を組み合わせて画素部を
形成し発光装置を完成させることができる。

【００６６】[実施例２]本発明の他の実施の例を図面を
用いて説明する。ここでは、液晶表示装置に適した画素
構造及び駆動回路の構成の一例を説明する。本実施の形
態において用いる図１０及び図１１は、その作製工程を
説明する断面図であり、図１２及び図１３はそれに対応
する上面図を示し、説明の便宜上共通する符号を用いて
説明する。

【００６７】図１０（Ａ）において、基板３０１、第１
の配線３０２〜３０６、島状に分割された半導体膜３１
０〜３１２は実施の形態１と同様ものとする。図１２
（Ａ）はこの状態の上面図を示している。

【００６８】最初に、酸化窒化シリコン膜から形成され
る第１の絶縁膜３０７を５０nm形成し、第２の絶縁膜３
０８をＴＥＯＳで形成される酸化シリコン膜を用いて１
μmの厚さに形成し、表面をＣＭＰで平坦化した後、第
３の絶縁膜３０９として酸化窒化シリコン膜３０９を形
成した３層構造としている。勿論、実施の形態１と同様
な構成としても構わない。

【００６９】次いで、図１０（Ｂ）に示すように、半導
体膜３１０〜３１２を覆う第３の絶縁膜３１３ａを形成
する。第３の絶縁膜３１３ａは、プラズマＣＶＤ法やス
パッタ法でシリコンを含む絶縁物で形成する。その厚さ
は４０〜１５０nmとする。

【００７０】その上には第２の配線３１３ｂ、３１４〜
３１６を形成する。第２の配線を形成する材料に限定は
ないが、モリブデン、タングステンなどの高融点金属の
窒化物で形成する第１層と、その上に形成する高融点金
属又はアルミニウムや銅などの低抵抗金属、或いはポリ
シリコンなどで形成する。具体的には、第１層目をＷ、
Ｍｏ、Ｔａ、Ｔｉから選ばれ一種又は複数種の窒化物を
選択し、第２層目をＷ、Ｍｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕ
から選ばれ一種又は複数種の合金、或いはｎ型多結晶シ
リコンを用いる。図１２（Ｂ）はこの状態の上面図を示
している。

【００７１】その後、実施の形態１と同様にイオンドー
ピング法により各半導体膜に不純物領域を形成する。さ
らに活性化や水素化の熱処理を行う。この熱処理におい
て、ガス加熱型のＲＴＡ法を用いると良い。

【００７２】窒化シリコン膜から成るパッシベーション
膜３１７と、アクリル、ポリイミド、ポリアミド、ポリ
イミドアミドから選ばれる有機樹脂材料から成る第５の
絶縁膜３１８を形成し、これをもって第４の絶縁膜とす
る。第４の絶縁膜の表面はＣＭＰにより平坦化処理する
ことが望ましい。その後、開孔を形成して配線３１９〜
３２２、画素電極３２３を形成する。

【００７３】こうして、同一基板上にｎチャネル型ＴＦ
Ｔ４０２、ｐチャネル型ＴＦＴ４０３を有する駆動回路
部４００と、ｎチャネル型ＴＦＴ４０４とｐチャネル型
ＴＦＴ４０５を有する画素部４０１が形成される。

【００７４】駆動回路部４００において、ｎチャネル型
ＴＦＴ４０２は半導体膜３１０において第１の配線３０
３と第２の配線３１３ｂとの交差部にはチャネル形成領
域３３０が形成される。第２濃度の一導電型の不純物領
域３３４はＬＤＤとして、第１濃度の一導電型の不純物
領域３３５はソース又はドレイン領域として機能する。
ＬＤＤのチャネル長方向の長さは０．５〜２．５μm、
好ましくは１．５μmで形成する。このようなＬＤＤの
構成は、主にホットキャリア効果によるＴＦＴの劣化を
防ぐことを目的としている。ｐチャネル型ＴＦＴ４０３
は半導体膜３１０において第１の配線３０４と第２の配
線３１４との交差部にチャネル形成領域３３１が形成さ
れる。第３濃度の一導電型とは反対の不純物領域３３６
はソース又はドレイン領域として機能する。これらｎチ
ャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレ
ジスタ回路、バッファ回路、レベルシフタ回路、ラッチ
回路などを形成することができる。特に、駆動電圧が高
いバッファ回路には、ホットキャリア効果による劣化を
防ぐ目的から、第１のｎチャネル型ＴＦＴ４０２の構造
が適している。

【００７５】また、ＣＭＯＳ構造としなくても、ＮＭＯ
Ｓ又はＰＭＯＳを基本とした回路にも本発明は同様に適
用することができる。

【００７６】画素部４０１において、ｎチャネル型ＴＦ
Ｔ４０４は半導体膜３１２において第１の配線３０６と
第２の配線３１５との交差部にはチャネル形成領域３３
０が形成される。第２濃度の一導電型の不純物領域３３
７はＬＤＤとして、第１濃度の一導電型の不純物領域３
３８はソース又はドレイン領域として機能する。このｎ
チャネル型ＴＦＴ４０４は第１濃度の一導電型の不純物
領域を挿んで２つのＴＦＴが直列接続した形となってい
る。

【００７７】また、画素部４０１においてｎチャネル型
ＴＦＴ４０４に接続する容量部は、半導体膜３１２と第
３の絶縁膜と第２の配線３１５によって形成されてい
る。

【００７８】図１３はこの状態の画素部の上面図を示
し、Ａ−Ａ'線が図１１（Ａ）に対応している。また、
Ｂ−Ｂ'線は図１１（Ｂ）に対応している。

【００７９】以上のように、本発明は半導体膜を挿んで
一対のゲート電極を形成することにより、実質的に半導
体膜の厚さが半分となり、ゲート電圧の印加に伴って空
乏化が早く進んで電界効果移動度を増加させ、サブスレ
ッショルド係数を低下させることが可能となる。

【００８０】図１１（Ａ）まで形成した後、図１４に示
すように配向膜４５３を形成し、ラビング処理を行う。
なお、図示しないが、配向膜３８３を形成する前に、ア
クリル樹脂膜等の有機樹脂膜をパターニングすることに
よって基板間隔を保持するための柱状のスペーサを所望
の位置に形成しておいても良い。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。

【００８１】次いで、対向基板４５０上に対向電極４５
１を形成し、その上に配向膜４５２を形成しラビング処
理を施す。対向電極４５１はＩＴＯで形成する。そし
て、シールパターン４５４が形成された対向基板４５０
を貼り合わせる。その後、両基板の間に液晶材料４５５
を注入し、封止剤（図示せず）によって完全に封止す
る。液晶材料には公知の液晶材料を用いれば良い。この
ようにして図１４に示すアクティブマトリクス駆動の液
晶表示装置が完成する。

【００８２】[実施例３]本発明により作製されるＴＦＴ
の動作特性の一例として、１９段のリングオシレータ回
路の特性を図１７に示す。ＴＦＴのサイズは、ｎチャネ
ル型ＴＦＴでチャネル長（Ｌ）が５μm、チャネル幅
（Ｗ）が１０μm、ｐチャネル型ＴＦＴでチャネル長
（Ｌ）が５μm、チャネル幅（Ｗ）が２０μmである。本
発明のＴＦＴは実施例１により作製されるものであり、
半導体膜を挟んで上下に第１電極及び第２電極が形成さ
れゲート電極としたものであり、その端部は概略一致し
た構造となっている。

【００８３】比較試料１は従来のＴＦＴであり、半導体
膜の片側に第１電極（ゲート電極）が形成されたもので
ある。比較試料２は半導体膜を挟んで上下に第１電極及
び第２電極が形成されゲート電極としたものであり、一
方の電極が半導体膜の全面と重なるように形成されたも
のである。

【００８４】図１７は駆動電圧に対する発振周波数をプ
ロットしたものである。本発明のＴＦＴは比較試料１、
２と比べて低電圧で高い発振周波数が得られ、その効果
は顕著である。これは、ＴＦＴのサブスレッショルド係
数が小さくなった事実を間接的に示すものであり、本発
明の効果が実証されている。比較試料２は、寄生容量の
影響で発振周波数が低下しているものと考えられる。

【００８５】

【発明の効果】以上のように、半導体膜を挿んで一対の
ゲート電極を形成することにより、実質的に半導体膜の
厚さが半分となり、ゲート電圧の印加に伴って空乏化が
早く進んで電界効果移動度を増加させ、サブスレッショ
ルド係数を低下させることが可能となる。その結果、こ
の構造のＴＦＴを駆動回路に使用することにより、駆動
電圧を低下させることができる。また、電流駆動能力が
向上し、ＴＦＴのサイズ（特にチャネル幅）を小さくす
ることができる。そのため集積密度を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明のＴＦＴの構造を説明する断面図。

【図２】発光装置における駆動回路部と画素部の作製
工程を説明する断面図。

【図３】発光装置における駆動回路部と画素部の作製
工程を説明する断面図。

【図４】発光装置における駆動回路部と画素部の作製
工程を説明する断面図。

【図５】発光装置における駆動回路部と画素部の作製
工程を説明する断面図。

【図６】発光装置における駆動回路部と画素部の作製
工程を説明する断面図。

【図７】発光装置の画素部の作製工程を説明する上面
図。

【図８】発光装置の画素部の作製工程を説明する上面
図。

【図９】発光装置の画素部の構成を説明する上面図。

【図１０】液晶表示装置における駆動回路部と画素部
の作製工程を説明する断面図。

【図１１】液晶表示装置における駆動回路部と画素部
の作製工程を説明する断面図。

【図１２】液晶表示装置における画素部の作製工程を
説明する上面図。

【図１３】液晶表示装置の画素部の構成を説明する上
面図。

【図１４】液晶表示装置の構成を説明する断面図。

【図１５】発光装置の構成を示す断面図。

【図１６】画素部及び駆動回路部が形成された基板の
構成を説明する斜視図。

【図１７】リングオシレータ回路の駆動電圧対発振周
波数特性を示すグラフ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１７Ｎ６１２Ｃ６１７Ｖ６２７ＡＦターム(参考） 2H092 JA25 JA26 JA37 JA41 JB61 MA05 MA08 NA27 PA01 PA03 5C094 AA10 AA13 AA15 AA24 AA25 AA43 AA44 AA48 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 FA01 FA02 FB12 FB14 FB15 5F110 AA01 AA04 AA08 AA30 BB02 BB04 CC10 DD01 DD02 DD03 DD05 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE29 EE30 FF02 FF03 FF04 FF09 FF10 FF12 FF28 FF30 FF36 GG01 GG02 GG13 GG28 GG29 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL07 HL11 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN27 NN35 NN73 NN78 PP03 QQ11 QQ19 QQ23

Claims

【特許請求の範囲】

【請求項１】第１の電極と、半導体膜の間に形成された
第１の絶縁膜及び第２の絶縁膜と、前記半導体膜と、第
２の電極との間に形成された第３の絶縁膜とを有し、前
記半導体膜は前記第２の絶縁膜の平坦面に形成され、前
記第１の電極及び前記第２の電極は相対する同じ位置に
おいて前記半導体膜と交差部を形成し、該交差部の外側
で前記第１の絶縁膜及び第２の絶縁膜とに形成された開
孔を介して接続していることを特徴とする半導体装置。
【請求項２】第１の電極及び第１の配線と、半導体膜の
間に形成された第１の絶縁膜及び第２の絶縁膜と、前記
半導体膜と、第２の電極及び第２の配線との間に形成さ
れた第３の絶縁膜と、前記第２の電極及び第２の配線上
に形成された第４の絶縁膜とを有し、前記半導体膜は前
記第２の絶縁膜の平坦面に形成され、前記第１の電極及
び前記第２の電極は、相対する同じ位置において前記半
導体膜と交差部を形成し、該交差部の外側で前記第１の
絶縁膜及び第２の絶縁膜とに形成された開孔を介して接
続し、前記第１の配線と、前記半導体膜とは、前記第１
の絶縁膜乃至第４の絶縁膜と、前記第３の絶縁膜と第４
の絶縁膜とにそれぞれ形成された開孔部を介して第３の
電極により接続していることを特徴とする半導体装置。
【請求項３】第１の電極及び第１の配線と、半導体膜の
間に形成された第１の絶縁膜及び第２の絶縁膜と、前記
半導体膜と、第２の電極及び第２の配線との間に形成さ
れた第３の絶縁膜と、前記第２の電極及び第２の配線上
に形成された第４の絶縁膜とを有し、前記半導体膜は、
前記第２の絶縁膜の平坦面に形成され、前記第１の電極
及び前記第２の電極は相対する同じ位置において前記半
導体膜と交差部を形成し、該交差部の外側で前記第１の
絶縁膜及び第２の絶縁膜とに形成された開孔を介して接
続し、前記第１の配線と前記半導体膜に形成された一方
の一導電型の不純物領域とは、前記第１の絶縁膜乃至前
記第４の絶縁膜と、前記第３の絶縁膜及び前記第４の絶
縁膜とにそれぞれ形成された開孔部を介して第３の電極
により接続し前記半導体膜に形成された他方の一導電型
の不純物領域には、前記第３の絶縁膜と第４の絶縁膜に
形成された開孔部を介して第４の電極が接続しているこ
とを特徴とする半導体装置。
【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記第１の電極と、前記第２の電極とは、前記半導
体膜との交差部において、端部が概略一致していること
を特徴とする半導体装置。
【請求項５】請求項２又は請求項３において、前記第２
の電極と、前記第２の配線とは連続して形成されている
ことを特徴とする半導体装置。
【請求項６】絶縁表面上に、第１の電極及び第１の配線
を形成し、前記第１の電極及び前記第１の配線上に第１
の絶縁膜及び第２の絶縁膜を形成し、前記第２の絶縁膜
を化学的機械研磨により平坦化し、その後、前記第２の
絶縁膜上に半導体膜を形成し、前記半導体膜上に第３の
絶縁膜を形成し、前記第１の絶縁膜乃至前記第３の絶縁
膜に開孔部を形成し、該開孔部において前記第１の電極
の一部を露出させ、前記第３の絶縁膜上に第２の電極及
び第２の配線を形成し、前記第１の電極と前記第２の電
極とを前記開孔部において接続することを特徴とする半
導体装置の作製方法。
【請求項７】絶縁表面上に、第１の電極及び第１の配線
を形成し、前記第１の電極及び前記第１の配線上に第１
の絶縁膜及び第２の絶縁膜を形成し、前記第２の絶縁膜
を化学的機械研磨により平坦化し、その後、前記第２の
絶縁膜上に半導体膜を形成し、前記半導体膜上に第３の
絶縁膜を形成し、前記第１の絶縁膜乃至前記第３の絶縁
膜に開孔部を形成し、該開孔部において前記第１の電極
の一部を露出させ、前記第３の絶縁膜上に第２の電極及
び第２の配線を形成し、前記第１の電極と前記第２の電
極とを前記第１の開孔部において接続し、前記第２の電
極及び第２の配線上に第４の絶縁膜を形成し、前記第１
の絶縁膜乃至第４の絶縁膜に第２の開孔部を形成し、該
開孔部において前記第１の配線の一部を露出させ、前記
第３の絶縁膜及び第４の絶縁膜に第３の開孔部を形成
し、該開孔部において前記半導体膜の一部を露出させ、
前記第４の絶縁膜上に第３の電極を形成し、前記第１の
配線と前記半導体膜とを前記第２の開孔部及び前記第３
の開孔部において接続することを特徴とする半導体装置
の作製方法。
【請求項８】絶縁表面上に、第１の電極及び第１の配線
を形成し、前記第１の電極及び前記第１の配線上に第１
の絶縁膜及び第２の絶縁膜を形成し、前記第２の絶縁膜
を化学的機械研磨により平坦化し、その後、前記第２の
絶縁膜上に半導体膜を形成し、前記半導体膜上に第３の
絶縁膜を形成し、前記第１の絶縁膜乃至前記第３の絶縁
膜に開孔部を形成し、該開孔部において前記第１の電極
の一部を露出させ、前記第３の絶縁膜上に第２の電極及
び第２の配線を形成し、前記第１の電極と前記第２の電
極とを前記第１の開孔部において接続し、前記半導体膜
に一対の一導電型の不純物領域を形成し、前記第２の電
極及び第２の配線上に第４の絶縁膜を形成し、前記第１
の絶縁膜乃至第４の絶縁膜に第２の開孔部を形成し、該
開孔部において前記第１の配線の一部を露出させ、前記
第３の絶縁膜及び第４の絶縁膜に第３の開孔部を形成
し、該開孔部において前記半導体膜に形成された一方の
一導電型の不純物領域の一部を露出させ、前記第４の絶
縁膜上に第３の電極を形成し、前記第１の配線と前記半
導体膜に形成された一方の一導電型の不純物領域とを前
記第２の開孔部及び前記第３の開孔部において接続する
ことを特徴とする半導体装置の作製方法。
【請求項９】請求項６乃至請求項８のいずれか一におい
て、前記第１の電極と、前記第２の電極とは、前記半導
体膜との交差部において、端部を概略一致させることを
特徴とする半導体装置の作製方法。