JP2002359376A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002359376A5 JP2002359376A5 JP2002089062A JP2002089062A JP2002359376A5 JP 2002359376 A5 JP2002359376 A5 JP 2002359376A5 JP 2002089062 A JP2002089062 A JP 2002089062A JP 2002089062 A JP2002089062 A JP 2002089062A JP 2002359376 A5 JP2002359376 A5 JP 2002359376A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- wiring
- island
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims 63
- 239000012535 impurity Substances 0.000 claims 16
- 238000004519 manufacturing process Methods 0.000 claims 7
- 238000000034 method Methods 0.000 claims 7
- 230000015572 biosynthetic process Effects 0.000 claims 5
- 238000005498 polishing Methods 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 3
- 239000012528 membrane Substances 0.000 claims 1
Claims (15)
- 第1の電極と、第2の電極と、半導体膜と、前記第1の電極と前記半導体膜との間に形成された第1の絶縁膜と、前記半導体膜と前記第2の電極との間に形成された第2の絶縁膜と、を有し、
前記半導体膜は前記第1の絶縁膜の平坦面に形成され、
前記第1の電極と前記第2の電極は前記半導体膜を挟んで重なる位置にあることを特徴とする半導体装置。 - 第1の電極と、第2の電極と、島状の半導体膜と、前記第1の電極と前記島状の半導体膜との間に形成された第1の絶縁膜と、前記島状の半導体膜と前記第2の電極との間に形成された第2の絶縁膜と、を有し、
前記島状の半導体膜は前記第1の絶縁膜の平坦面に形成され、
前記第1の電極と前記第2の電極は、前記島状の半導体膜を挟んで重なる位置にあり、且つ前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜とに形成された開孔部において電気的に接続していることを特徴とする半導体装置。 - 第1の電極及び第1の配線と、第2の電極及び第2の配線と、第3の配線と、島状の半導体膜と、前記第1の電極及び前記第1の配線と前記島状の半導体膜との間に形成された第1の絶縁膜と、前記島状の半導体膜と前記第2の電極及び前記第2の配線との間に形成された第2の絶縁膜と、前記第2の電極及び前記第2の配線と前記第3の配線との間に形成された第3の絶縁膜と、を有し、
前記島状の半導体膜は前記第1の絶縁膜の平坦面に形成され、
前記第1の電極と前記第2の電極は、前記島状の半導体膜を挟んで重なる位置にあり、且つ前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜とに形成された第1の開孔部において電気的に接続し、
前記第1の配線と前記島状の半導体膜は、前記第1の配線上の前記第1の絶縁膜乃至前記第3の絶縁膜とに形成された第2の開孔部と、前記島状の半導体膜上の前記第2の絶縁膜及び前記第3の絶縁膜とに形成された第3の開孔部と、において前記第3の配線により電気的に接続していることを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記半導体膜は、チャネル形成領域と、第1の濃度の不純物領域と、前記チャネル形成領域と前記第1の濃度の不純物領域との間に形成された第2の濃度の不純物領域と、を有し、
前記第2の濃度の不純物領域は、前記第2の絶縁膜を介して一部が前記第2の電極と重なることを特徴とする半導体装置。 - 第1の電極及び第1の配線と、第2の電極及び第2の配線と、第3の電極と、第3の配線と、島状の半導体膜と、前記第1の電極及び前記第1の配線と前記島状の半導体膜との間に形成された第1の絶縁膜と、前記島状の半導体膜と前記第2の電極及び前記第2の配線との間に形成された第2の絶縁膜と、前記第2の電極及び前記第2の配線と前記第3の配線との間に形成された第3の絶縁膜と、を有し、
前記島状の半導体膜は前記第1の絶縁膜の平坦面に形成され、チャネル形成領域と、一対の不純物領域とを有し、
前記第1の電極と前記第2の電極は、前記島状の半導体膜を挟んで重なる位置にあり、且つ前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜とに形成された第1の開孔部において電気的に接続し、
前記第1の配線と前記島状の半導体膜の一方の不純物領域は、前記第1の配線上の前記第1の絶縁膜乃至前記第3の絶縁膜とに形成された第2の開孔部と、前記島状の半導体膜の一方の不純物領域上の前記第2の絶縁膜及び前記第3の絶縁膜とに形成された第3の開孔部と、において前記第3の配線により電気的に接続し、
前記島状の半導体膜の他方の不純物領域と前記第3の電極は、前記島状の半導体膜の一方の不純物領域上の前記第2の絶縁膜及び前記第3の絶縁膜とに形成された第4の開孔部において前記第3の配線により電気的に接続していることを特徴とする半導体装置。 - 請求項1乃至請求項5のいずれか一において、
前記半導体膜を挟んで前記第1の電極と前記第2の電極の端部が概略一致していることを特徴とする半導体装置。 - 請求項1乃至請求項6のいずれか一において、
前記第1の絶縁膜および前記第3の絶縁膜は積層膜であることを特徴とする半導体装置。 - 請求項1乃至請求項7のいずれか一において、
前記第2の電極及び前記第2の配線は積層構造であり、端部にテーパー部を有することを特徴とする半導体装置。 - 絶縁表面上に、第1の電極及び第1の配線を形成し、
前記第1の電極及び前記第1の配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜を化学的機械研磨により平坦化し、
前記第1の絶縁膜上に島状の半導体膜を形成し、
前記第1の絶縁膜及び前記島状の半導体膜上に第2の絶縁膜を形成し、
前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜に前記第1の電極の一部が露出するように開孔部を形成し、
前記第2の絶縁膜上に第2の電極及び第2の配線を形成し、前記第1の電極と前記第2の電極とを前記開孔部において電気的に接続することを特徴とする半導体装置の作製方法。 - 絶縁表面上に、第1の電極及び第1の配線を形成し、
前記第1の電極及び前記第1の配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜を化学的機械研磨により平坦化し、
前記第1の絶縁膜上に島状の半導体膜を形成し、
前記第1の絶縁膜及び前記島状の半導体膜上に第2の絶縁膜を形成し、
前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜に前記第1の電極の一部が露出するように第1の開孔部を形成し、
前記第2の絶縁膜上に第2の電極及び第2の配線を形成し、前記第1の電極と前記第2の電極とを前記第1の開孔部において電気的に接続し、
前記第2の絶縁膜と、前記第2の電極及び前記第2の配線上に第3の絶縁膜を形成し、前記第1の絶縁膜乃至前記第3の絶縁膜に前記第1の配線の一部が露出するように第2の開孔部を形成し、前記第2の絶縁膜及び前記第3の絶縁膜に前記島状の半導体膜の一部が露出するように第3の開孔部を形成し、前記第3の絶縁膜上に第3の配線を形成し、前記第1の配線と前記島状の半導体膜とを前記第2の開孔部及び前記第3の開孔部において電気的に接続することを特徴とする半導体装置の作製方法。 - 請求項9または請求項10において、
前記半導体膜にはチャネル形成領域と、第1の濃度の不純物領域と、前記チャネル形成領域と前記第1の濃度の不純物領域との間に第2の濃度の不純物領域と、が形成されており、
前記第2の濃度の不純物領域は、前記第2の絶縁膜を介して一部が前記第2の電極と重なるように形成されることを特徴とする半導体装置の作製方法。 - 絶縁表面上に、第1の電極及び第1の配線を形成し、
前記第1の電極及び前記第1の配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜を化学的機械研磨により平坦化し、
前記第1の絶縁膜上に島状の半導体膜を形成し、
前記島状の半導体膜上に第2の絶縁膜を形成し、
前記島状の半導体膜の外側の前記第1の絶縁膜及び前記第2の絶縁膜に前記第1の電極の一部が露出するように第1の開孔部を形成し、
前記第2の絶縁膜上に第2の電極及び第2の配線を形成し、前記第1の電極と前記第2の電極とを前記第1の開孔部において電気的に接続し、
前記島状の半導体膜に一対の不純物領域を形成し、
前記第2の絶縁膜と、前記第2の電極及び第2の配線上に第3の絶縁膜を形成し、前記第1の絶縁膜乃至前記第3の絶縁膜に前記第1の配線の一部が露出するように第2の開孔部を形成し、前記第2の絶縁膜及び前記第3の絶縁膜に前記島状の半導体膜に形成された一方の不純物領域の一部が露出するように第3の開孔部を形成し、前記第3の絶縁膜上に第3の配線を形成し、前記第1の配線と前記島状の半導体膜に形成された一方の不純物領域とを前記第2の開孔部及び前記第3の開孔部において電気的に接続することを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項12のいずれか一において、
前記第1の電極と、前記第2の電極とは、前記半導体膜を挟んで端部が概略一致するように形成されることを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項13のいずれか一において、
前記第1の絶縁膜および前記第3の絶縁膜は積層膜で形成されることを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項14のいずれか一において、
前記第2の電極及び前記第2の配線は積層構造からなり、端部にテーパー部が形成されることを特徴とする半導体装置の作製方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089062A JP2002359376A (ja) | 2001-03-27 | 2002-03-27 | 半導体装置及びその作製方法 |
US10/125,790 US6982194B2 (en) | 2001-03-27 | 2002-04-19 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-91493 | 2001-03-27 | ||
JP2001091493 | 2001-03-27 | ||
JP2002089062A JP2002359376A (ja) | 2001-03-27 | 2002-03-27 | 半導体装置及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002359376A JP2002359376A (ja) | 2002-12-13 |
JP2002359376A5 true JP2002359376A5 (ja) | 2005-09-08 |
Family
ID=26612276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089062A Withdrawn JP2002359376A (ja) | 2001-03-27 | 2002-03-27 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002359376A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
US7541614B2 (en) | 2003-03-11 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
JP4940797B2 (ja) * | 2005-10-03 | 2012-05-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5371144B2 (ja) | 2007-06-29 | 2013-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20190038687A (ko) | 2010-02-05 | 2019-04-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
KR101803730B1 (ko) | 2010-04-09 | 2017-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102576678B (zh) | 2010-05-12 | 2015-11-25 | 松下知识产权经营株式会社 | 柔性半导体装置及其制造方法 |
TWI665778B (zh) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
US10186618B2 (en) * | 2015-03-18 | 2019-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10170528B2 (en) * | 2015-08-07 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display panel and manufacturing method thereof |
-
2002
- 2002-03-27 JP JP2002089062A patent/JP2002359376A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020526938A5 (ja) | Nandメモリデバイスおよびnandメモリデバイスを形成するための方法 | |
JP2016195267A5 (ja) | ||
JP2008294408A5 (ja) | ||
JP2009157354A5 (ja) | ||
JP2007165861A5 (ja) | ||
JP2009158936A5 (ja) | ||
JP2004111721A5 (ja) | ||
KR20110098441A (ko) | 그라핀 전자 소자 및 제조방법 | |
JP2003332582A5 (ja) | ||
JP2009158942A5 (ja) | ||
JP2007158301A5 (ja) | ||
JP2002359376A5 (ja) | ||
JP2016171321A5 (ja) | 半導体装置 | |
JP2006113568A5 (ja) | ||
WO2006055179A3 (en) | Methods and structures for electrical communication with an overlying electrode for a semiconductor element | |
JP2006352098A5 (ja) | ||
CN107492557A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2003179056A5 (ja) | ||
JP2004047608A5 (ja) | ||
JP2005123243A5 (ja) | ||
JP2007283480A5 (ja) | ||
JP2011097046A5 (ja) | ||
JP2009044154A5 (ja) | ||
JP2006073618A5 (ja) | ||
JPS607149A (ja) | 半導体装置の製造方法 |