JP2004111721A5 - - Google Patents

Claims (7)

1. 半導体基板と、
   前記半導体基板内に形成された平板状の空洞と、
   前記半導体基板の表面内に、前記空洞の面内方向における端部に接するようにして形成された素子分離領域と
   を具備することを特徴とする半導体装置。
2. 半導体基板と、
   前記半導体基板内に複数形成された平板状の空洞と、
   隣接する前記空洞間の前記半導体基板表面内に、前記空洞に接するようにして形成された素子分離領域と
   を具備することを特徴とする半導体装置。
3. 前記空洞上面の面積は、該空洞上に位置する素子領域の底面の面積よりも大きい
   ことを特徴とする請求項１または２記載の半導体装置。
4. 前記素子分離領域及び前記空洞は、前記空洞上に位置する素子領域の周囲を取り囲み、前記素子領域と前記半導体基板とを電気的に分離する
   ことを特徴とする請求項１乃至３いずれか１項記載の半導体装置。
5. １つの前記空洞上には、１つの素子領域のみが形成される
   ことを特徴とする請求項１乃至４いずれか１項記載の半導体装置。
6. 半導体基板の第１領域上に形成された第１半導体層と、
   前記半導体基板の第２領域上に、空洞を介在して形成された第２半導体層と、
   前記第１、第２半導体層間の前記半導体基板上に、前記空洞に接するようにして形成され、前記第１、第２半導体層を電気的に分離する素子分離領域と
   を具備することを特徴とする半導体装置。
7. 半導体基板中に、平板状の空洞を部分的に形成する工程と、
   隣接する前記空洞間の前記半導体基板表面に、該空洞の面内方向端部に接するように絶縁膜を形成して、隣接する空洞上に位置する素子領域間を電気的に分離する工程と、
   前記素子領域上に半導体素子を形成する工程と
   を具備することを特徴とする半導体装置の製造方法。