CN102856360B - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN102856360B CN102856360B CN201110174874.5A CN201110174874A CN102856360B CN 102856360 B CN102856360 B CN 102856360B CN 201110174874 A CN201110174874 A CN 201110174874A CN 102856360 B CN102856360 B CN 102856360B
- Authority
- CN
- China
- Prior art keywords
- substrate
- gate stack
- backgate
- semiconductor substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 6
- -1 HfRu Inorganic materials 0.000 claims description 6
- 229910004129 HfSiO Inorganic materials 0.000 claims description 6
- 241000849798 Nita Species 0.000 claims description 6
- 241001521328 Ruta Species 0.000 claims description 6
- 235000003976 Ruta Nutrition 0.000 claims description 6
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- 229910004200 TaSiN Inorganic materials 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 6
- 229910008482 TiSiN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 6
- 235000005806 ruta Nutrition 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910004140 HfO Inorganic materials 0.000 claims description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体结构，该结构包括衬底、半导体基体、背栅介质层、背栅、空腔、栅极堆叠、侧墙、源/漏区，其中所述栅极堆叠位于所述半导体基体之上，所述侧墙位于所述栅极堆叠的侧壁上，所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧，所述空腔嵌于所述衬底中，所述半导体基体悬置所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连，所述背栅介质层位于所述半导体基体的侧壁上，所述背栅位于所述背栅介质层的侧壁上。相应地，本发明还提供了一种半导体结构的制造方法。利于抑制短沟效应，调节半导体器件的阈值电压，提高器件性能，并降低成本，简化工艺。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon on Insulator)结构因能很好地抑制短沟效应，提高器件按比例缩小的能力，已成为深亚微米及纳米级MOS器件的优选结构。
随着SOI技术的不断发展，在现有技术文献“Silicon-on-Nothing-anInnovative Process for Advanced CMOS”(IEEE电子器件会刊，第147卷2000年第11期)中，Malgorzata Jurcazak，Thomas Skotnicki，M.Paoli等人提出了一种将沟道区制备在空腔上的新型SOI器件-SON(Silicon on Nothing)器件结构。
SON(Silicon on Nothing)是一项由法国CEA-Leti和ST意法半导体公司为90nm及其以下技术节点的CMOS制程发展起来的高级技术，SON通过“空腔”结构在沟道下形成局域的绝缘体上硅，所述空腔可以是空气间隙或是氧化物填充。与SOI器件相比，空腔结构的介电常数显著减小，大大减小了埋氧层二维电场效应的影响，DIBL效应可以大大降低，而且可以通过控制硅膜厚度和空腔高度，得到很好的短沟特性，获得较为陡直的亚阈值斜率，同时可以改善SOI器件的自加热效应，以及可以采用体硅代替较昂贵的SOI片作为原始晶片，被认为是代替SOI技术的一个首选结构。
制备SON器件最关键的问题是如何制备空腔层。SON结构提出之初，采用的是外延SiGe牺牲层工艺。后续又有文献报道了用氦(He)离子注入附加退火或氢-氦(H-He)离子联合注入附加退火的方法制备SON器件。外延SiGe牺牲层工艺增加了器件制作的工艺步骤，同时增加了工艺的复杂度；而随着器件特征尺寸的缩小，对器件超浅结深的要求也使得离子注入成为一个难题，现有技术要真正用到目前的超大规模集成电路制造工艺中还面临着许多挑战。
另一方面，随着半导体尺寸减小，掺杂剂起伏等导致半导体器件的阈值电压控制变得越来越困难。一个熟知的解决办法是在半导体器件中采用背栅来对阈值电压进行控制。鉴于SON器件制作的工艺，如何在SON器件中制作背栅极，进一步提高半导体器件的性能，还有许多技术难题待解决。
发明内容
本发明旨在至少解决上述技术缺陷，提供一种半导体器件结构及其制造方法，降低成本，简化工艺步骤，同时通过在半导体器件中形成背栅，增强对阈值电压的控制，减小短沟道效应，提高半导体器件的性能。
为达上述目的，本发明提供了一种半导体结构，该结构包括衬底、半导体基体、背栅介质层、背栅、空腔、栅极堆叠、侧墙、源/漏区，其中：
所述栅极堆叠位于所述半导体基体之上；
所述侧墙位于所述栅极堆叠的侧壁上；
所述源/漏区嵌于所述半导体基体中，位于所述栅极堆叠的两侧；
所述空腔嵌于所述衬底中；
所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；
所述背栅介质层位于所述半导体基体的侧壁上；
所述背栅位于所述背栅介质层的侧壁上。
其中，所述背栅介质层的材料为氧化硅、氮化硅、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合。
对于PMOS，所述背栅的材料为MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx中的一种或其组合；对于NMOS，所述背栅的材料为TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。
相应地，本发明还提供了一种半导体结构的制造方法，该方法包括：
(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；
(b)在所述栅极堆叠两侧的衬底上形成凹槽，湿法腐蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，悬置在所述空腔上的衬底部分形成半导体基体；
(c)在所述半导体基体的侧壁上依次形成背栅介质层、背栅；
(d)形成源/漏区。
其中，形成所述凹槽的方法为：
在所述衬底和栅极堆叠上形成掩膜层；
在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；
刻蚀所述开口中的掩膜层，去掉所述光刻胶；
刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。
根据本发明提供的半导体结构及其制造方法，采用常用的半导体刻蚀工艺，在普通晶片上即可制造出SON(silicon-on-nothing)器件结构，极大地简化了工艺，降低了成本，提高了效率。同时，通过在半导体器件中形成背栅，抑制短沟道效应，调节半导体器件的阈值电压，提高器件性能，并降低成本，简化工艺。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图；
图2至图9为根据图1示出的方法制造半导体结构过程中该半导体结构在各个制造阶段的剖面结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
下面首先对本发明提供的半导体结构进行概述，请参考图9。该半导体结构包括衬底100、半导体基体250、背栅介质层260、背栅270、空腔410、栅极堆叠、侧墙230、源/漏区500，其中：
所述栅极堆叠位于所述半导体基体250之上；
所述侧墙230位于所述栅极堆叠的侧壁上；
所述源/漏区500嵌于所述半导体基体250中，位于所述栅极堆叠的两侧；
所述空腔410嵌于所述衬底100中；
所述半导体基体250悬置于所述空腔410上方，在沿栅极长度的方向上，所述半导体基体250中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体250与所述衬底相连；
所述背栅介质层260位于所述半导体基体250的侧壁上；
所述背栅270位于所述半导体基体250的侧壁上；。
其中，所述背栅介质层260的材料为氧化硅、氮化硅、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合。
对于PMOS，所述背栅270的材料为MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx中的一种或其组合；对于NMOS，所述背栅270的材料为TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。
下面对该半导体结构的制造方法进行阐述。
请参考图1，该方法包括：
步骤S101，提供衬底100，在所述衬底100上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙230；
步骤S102，在所述栅极堆叠两侧的衬底上形成凹槽400，湿法腐蚀所述栅极堆叠两侧的凹槽400，使其穿通，形成空腔410，悬置在所述空腔400上的衬底部分形成半导体基体250；
步骤S103，在所述半导体基体250的侧壁上依次形成背栅介质层260、背栅270；
步骤S104，形成源/漏区500。
下面结合图2至图9对步骤S101至步骤S104进行说明。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
参考图2，在步骤S101中，提供衬底100，随后在所述衬底100上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙230。所述栅极堆叠包括栅介质层200和栅极210，可选地，所述栅极堆叠还包括位于所述栅极之上的覆盖层220。
在本实施例中，衬底100为单晶硅。优选地，衬底的晶面为{100}。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括单晶Ge、单晶SiGe或其组合。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400μm-800μm的厚度范围内。
在形成栅极堆叠时，首先在衬底100上形成栅介质层200，在本实施例中，所述栅介质层200可以为氧化硅、氮化硅或其组合形成，在其他实施例中，所述栅介质层200也可以是高K介质，例如，HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，其厚度可以为1nm-5nm，如2nm、4nm。所述栅极210可以是通过沉积形成的重掺杂多晶硅，或是先形成功函数金属层(对于NMOS，例如TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax等，对于PMOS，例如MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx)，其厚度可以为1nm-20nm，如3nm、5nm、8nm、10nm、12nm或15nm，再在所述功函数金属层上形成重掺杂多晶硅、Ti、Co、Ni、Al、W或其合金等而形成栅极210。最后在栅极210上形成覆盖层220，例如通过沉积氮化硅、氧化硅、氮氧化硅、碳化硅或其组合形成，用以保护栅极210的顶部区域。
接着，在所述栅极堆叠的侧壁上形成侧墙230，用于将栅极隔离保护。所述侧墙230可以由氮化硅、氧化硅、氮氧化硅、碳化硅或其组合，和/或其他合适的材料形成，可以具有多层结构。所述侧墙230可以通过包括沉积刻蚀工艺形成，其厚度范围可以是10nm-100nm，如30nm、50nm或80nm。
参考图3、图4和图5，在步骤S102中，在所述栅极堆叠两侧的衬底上形成凹槽400，湿法腐蚀所述栅极堆叠两侧的凹槽400，使其穿通，形成空腔410，跨接在所述空腔400上的衬底部分形成半导体基体250。
首先，在所述衬底100上形成凹槽400，具体方法是，在所述衬底100和栅极堆叠上形成掩膜层300，在所述掩膜层300上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧，所述光刻胶未在图中显示。刻蚀所述开口中的掩膜层300，在掩膜层上形成开口310，去掉所述光刻胶，如图3所示。在本实施例中，所述开口310的一边接于所述侧墙230。在本发明的其他一些实施例中，在所述开口310和所述侧墙230之间也可以隔着部分所述掩膜层300，可以根据所设计的半导体器件的尺寸等进行合理的设置。然后刻蚀所述衬底100，在栅极堆叠的两侧形成凹槽400，如图4所示。所述掩膜层300的材料是氧化硅、氮化硅、氮氧化硅或其组合，可以通过化学气相淀积等合适的方法形成在所述衬底上，刻蚀所述掩膜层的方法包括干法刻蚀RIE，或采用合适的腐蚀液进行湿法腐蚀。所述掩膜层的厚度可以根据设计要求进行控制，其厚度范围是1～5μm。刻蚀所述衬底形成凹槽400的方法为干法刻蚀RIE，通过调整和控制RIE设备的气体流量、组分、功耗等，可以获得陡直的侧壁，或者根据需要，使得横向钻蚀增加。在本实施例中，干法刻蚀出的凹槽400具有近乎陡直的侧壁，在后续湿法腐蚀中，利用湿法腐蚀的各向异性，使栅极堆叠两侧的所述凹槽400相互穿通。在本发明的其他一些实施例中，也可以通过调整干法RIE的工艺参数，增加刻蚀出凹槽400的横向钻蚀程度，有助于在后续步骤中，使所述凹槽400穿通。
如图5所示，在所述栅极堆叠两侧的衬底中形成凹槽400后，采用湿法腐蚀工艺继续腐蚀所述凹槽400，使栅极堆叠两侧的凹槽穿通，形成空腔410，悬空跨接在所述空腔上方的衬底部分形成半导体基体250，在后续工艺步骤中，可以在半导体基体250中形成源/漏区，同时半导体基体250也作为半导体器件的沟道区，在沿栅极宽度的方向上，所述半导体基体的两端与所述衬底100相连。在本实施例中，所述衬底的晶面为{100}，湿法腐蚀的腐蚀液可以是氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺-邻苯二酚(EDP)等，或其组合，腐蚀液的浓度为5～40％质量百分比，反应温度为40℃～90℃。由于KOH、TMAH等腐蚀液对单晶硅腐蚀具有各向异性，对{111}晶面的腐蚀速率与对其他晶面的腐蚀速率之比几乎为1∶100，因此对{111}晶面基本不腐蚀，如图5所示，所述空腔410的侧壁皆为腐蚀停止面，晶面为{111}。利用各向异性腐蚀，使得所述凹槽结构穿通。
执行步骤S103，在所述半导体基体250的侧壁上依次形成背栅介质层260、背栅270，如图6所示。所述背栅介质层260的材料为氧化硅、氮化硅、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合。对于PMOS，所述背栅270的材料为MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx中的一种或其组合；对于NMOS，所述背栅270的材料为TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。形成所述背栅介质层260、背栅270的方法为原子层沉积(ALD，Atom Layer Deposition)。所述原子层沉积的具体工艺，如工艺温度、反应时间及掺杂粒子均可根据产品设计灵活调整，不再赘述。随后，执行RIE刻蚀，去除在所述栅极堆叠以及覆盖在衬底其他区域上的背栅介质层260和背栅层270，如图7所示。
参考图8，执行步骤S 104，形成源/漏区500。对于PMOS来说，源/漏区500可以是P型掺杂，对于NMOS来说，源/漏区500可以是N型掺杂。在形成源/漏区500之前，可以通过刻蚀部分侧墙230，以增大源/漏区接触面积，然后再进行离子注入，形成源/漏区500，然后对所述半导体结构进行退火，以激活源/漏区500中的掺杂，退火可以采用包括快速退火、尖峰退火等其他合适的方法形成。随后，去掉掩膜层300，如图9所示，还可以根据具体器件设计，在空腔410中填充重掺杂多晶硅或金属(未在图中示出)，用于背栅极的接触和引出。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (15)
1.一种半导体结构，该结构包括衬底、半导体基体、背栅介质层、背栅、空腔、栅极堆叠、侧墙、源/漏区，其中：
所述栅极堆叠位于所述半导体基体之上；
所述侧墙位于所述栅极堆叠的侧壁上；
所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧，其中源/漏区之间的沟道区完全位于所述栅极堆叠和所述侧墙下方；
所述空腔包括在所述栅极堆叠两侧衬底中暴露出的凹槽，所述凹槽在所述栅极堆叠下方衬底中穿通；
所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；
所述背栅介质层位于所述半导体基体的侧壁上；
所述背栅位于所述背栅介质层的侧壁上。
2.根据权利要求1所述的半导体结构，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。
3.根据权利要求1所述的半导体结构，其中，所述衬底的晶面为{100}。
4.根据权利要求1所述的半导体结构，其中所述背栅介质层的材料为氧化硅、氮化硅、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合。
5.根据权利要求1所述的半导体结构，其中：
对于PMOS，所述背栅的材料为MoNx,TiSiN,TiCN,TaAlC,TiAlN,TaN,PtSix,Ni3Si,Pt,Ru,Ir,Mo,HfRu,RuOx中的一种或其组合；
对于NMOS，所述背栅的材料为TaC,TiN,TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax,NiTax。
6.一种半导体结构的制造方法，该方法包括以下步骤：
(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；
(b)在所述栅极堆叠两侧的衬底上形成凹槽，湿法腐蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，悬置在所述空腔上的衬底部分形成半导体基体；
(c)在所述半导体基体的侧壁上依次形成背栅介质层、背栅；
(d)形成源/漏区，其中源/漏区之间的沟道区完全位于所述栅极堆叠和所述侧墙下方。
7.根据权利要求6所述的方法，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。
8.根据权利要求6所述的方法，其中，所述衬底的晶面为{100}。
9.根据权利要求6所述的方法，其中，步骤(b)中形成凹槽的方法为：
在所述衬底和栅极堆叠上形成掩膜层；
在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；
刻蚀所述开口中的掩膜层，去掉所述光刻胶；
刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。
10.根据权利要求9所述的方法，其中，刻蚀形成所述凹槽的方法为干法刻蚀。
11.根据权利要求6所述的方法，其中，步骤(b)中，湿法腐蚀的方法的腐蚀液包括氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、乙二胺-邻苯二酚(EDP)或其组合。
12.根据权利要求11所述的方法，其中，所述腐蚀液的浓度为5～40％质量百分比，反应温度为40℃～90℃。
13.根据权利要求6所述的方法，其中所述背栅介质层的材料为氧化硅、氮化硅、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合。
14.根据权利要求6所述的方法，其中：
对于PMOS，所述背栅的材料为MoNx,TiSiN,TiCN,TaAlC,TiAlN,TaN,PtSix,Ni3Si,Pt,Ru,Ir,Mo,HfRu,RuOx中的一种或其组合；
对于NMOS，所述背栅的材料为TaC,TiN,TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax,NiTax。
15.根据权利要求6所述的方法，其中，步骤(c)中，形成所述背栅介质层、背栅的方法为原子层沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110174874.5A CN102856360B (zh) | 2011-06-27 | 2011-06-27 | 一种半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110174874.5A CN102856360B (zh) | 2011-06-27 | 2011-06-27 | 一种半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102856360A CN102856360A (zh) | 2013-01-02 |
| CN102856360B true CN102856360B (zh) | 2015-09-16 |
Family
ID=47402776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110174874.5A Active CN102856360B (zh) | 2011-06-27 | 2011-06-27 | 一种半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102856360B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109573940B (zh) * | 2017-09-29 | 2023-03-21 | 上海新微技术研发中心有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN102104042A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 一种半导体器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734063B2 (en) * | 2002-07-22 | 2004-05-11 | Infineon Technologies Ag | Non-volatile memory cell and fabrication method |
| JP4031329B2 (ja) * | 2002-09-19 | 2008-01-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5645368B2 (ja) * | 2009-04-14 | 2014-12-24 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
2011
- 2011-06-27 CN CN201110174874.5A patent/CN102856360B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN102104042A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 一种半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102856360A (zh) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102299156B (zh) | 一种半导体器件及其制造方法 | |
| US8525263B2 (en) | Programmable high-k/metal gate memory device | |
| CN103779226A (zh) | 准纳米线晶体管及其制造方法 | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| CN102110611B (zh) | 具有改善的载流子迁移率的nmos的制造方法 | |
| CN102117750A (zh) | Mosfet结构及其制作方法 | |
| CN103632973A (zh) | 半导体器件及其制造方法 | |
| CN102142373B (zh) | 一种半导体器件的制造方法 | |
| CN102842616B (zh) | 一种半导体结构及其制造方法 | |
| CN103489779A (zh) | 半导体结构及其制造方法 | |
| CN103377946B (zh) | 一种半导体结构及其制造方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103377930B (zh) | 半导体结构及其制造方法 | |
| CN103426756A (zh) | 半导体器件及其制造方法 | |
| CN102856360B (zh) | 一种半导体结构及其制造方法 | |
| US20120018791A1 (en) | Flash memory device and manufacturing method of the same | |
| CN102683210A (zh) | 一种半导体结构及其制造方法 | |
| CN102842615B (zh) | 一种半导体结构及其制造方法 | |
| CN102655094A (zh) | 一种半导体结构及其制造方法 | |
| CN102856376B (zh) | 一种半导体结构及其制造方法 | |
| CN104576381B (zh) | 一种非对称超薄soimos晶体管结构及其制造方法 | |
| CN102856375B (zh) | 一种半导体结构及其制造方法 | |
| CN103165622B (zh) | 一种半导体结构及其制造方法 | |
| CN103377925A (zh) | 一种半导体结构及其制造方法 | |
| CN104576376A (zh) | 一种mosfet结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NMC Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190221 Address after: 100176 Beijing Daxing District Beijing economic and Technological Development Zone Wenchang Road 8 Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |