JP2007088418A5 - - Google Patents

Claims (9)

1. 基板と、
   前記基板内に配置されて第１幅を有する上部活性領域と、
   前記上部活性領域の下部に接続されて前記第１幅よりも大きい第２幅を有する下部活性領域と、
   前記基板内に配置されて前記上部活性領域及び下部活性領域を確定する素子分離膜と、
   前記上部活性領域を貫通して前記下部活性領域内に延長され、前記上部活性領域及び下部活性領域を横切る絶縁されたゲート電極と、
   を含むことを特徴とする半導体素子。
2. 前記絶縁されたゲート電極は、
   前記上部活性領域内に配置されて前記上部活性領域を横切る上部ゲート延長部と、
   前記上部ゲート延長部の下部に延長されて前記下部活性領域を横切る下部ゲート延長部と、を含み、前記下部ゲート延長部は前記第２幅と実質的に同じ幅を具備することを特徴とする請求項１記載の半導体素子。
3. 前記上部ゲート延長部及び下部ゲート延長部は、フラスコ形状であることを特徴とする請求項２記載の半導体素子。
4. 前記素子分離膜は、
   前記上部活性領域を確定する上部素子分離膜と、
   前記上部素子分離膜の下部に延長されて前記下部活性領域を確定する下部素子分離膜と、を含み、前記下部素子分離膜は前記上部素子分離膜よりも狭い幅を有することを特徴とする請求項２記載の半導体素子。
5. 前記下部素子分離膜は、写真工程の限界解像度よりも狭い幅を有することを特徴とする請求項４記載の半導体素子。
6. 前記上部ゲート延長部の互いに向かい合う側壁は、前記上部素子分離膜と接触することを特徴とする請求項４記載の半導体素子。
7. 前記下部ゲート延長部の互いに向かい合う側壁は、前記下部素子分離膜と接触することを特徴とする請求項４記載の半導体素子。
8. 前記絶縁されたゲート電極両側の前記基板内に提供されたソース／ドレイン領域を、さらに含むことを特徴とする請求項１記載の半導体素子。
9. 前記ソース／ドレイン領域の底は、前記上部活性領域よりも下レベルに位置することを特徴とする請求項８記載の半導体素子。