JP2006343755A5 - - Google Patents

Claims (9)

1. 絶縁基板、
   前記絶縁基板上に形成されていて、ゲート電極を含むゲート線、
   前記ゲート線と絶縁されて交差する、ソース電極を含むデータ線、
   前記ソース電極と、前記ゲート線上で対向しているドレイン電極、
   前記データ線下に形成されていて、前記ドレイン電極下まで延長された突出部を含む半導体を含み、
   前記半導体の前記データ線から離れて前記ドレイン電極側に位置する部分は、前記ゲート電極を含むゲート線が占有する領域の内部に位置することを特徴とする薄膜トランジスタ表示板。
2. 前記ドレイン電極は、前記半導体が占有する領域の内部に位置することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
3. 前記半導体の突出部は、前記ゲート電極を含むゲート線が占有する領域の内部に位置することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
4. 前記ドレイン電極と連結されている画素電極をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
5. 絶縁基板、
   前記絶縁基板上に形成されていて、ゲート電極を含むゲート線、
   前記ゲート線上に形成されているゲート絶縁膜、
   前記ゲート絶縁膜上に形成されていて、突出部を含む線状半導体、
   前記線状半導体上に形成されて前記ゲート線と交差する、ソース電極を含むデータ線、
   前記線状半導体の突出部上に形成されているドレイン電極、
   前記データ線及びドレイン電極上に形成されていて、前記ドレイン電極を露出する接触孔が形成されている保護膜、
   前記保護膜上に形成されていて、前記接触孔を通じて前記ドレイン電極と連結されている画素電極を含み、
   前記線状半導体の前記データ線から離れて前記ドレイン電極側に位置する部分は、前記ゲート電極を含むゲート線が占有する領域の内部に位置することを特徴とする薄膜トランジスタ表示板。
6. 前記ドレイン電極は、前記半導体が占有する領域の内部に位置することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
7. 前記半導体の突出部は、前記ゲート電極を含むゲート線が占有する領域の内部に位置することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
8. 前記画素電極は、前記ドレイン電極に向かってのびた枝部を含み、前記枝部は、前記ドレイン電極と連結されていることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
9. 前記接触孔は、前記ドレイン電極及び前記ドレイン電極周辺の前記半導体を露出することを特徴とする請求項５に記載の薄膜トランジスタ表示板。