JP2016532296A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016532296A5 JP2016532296A5 JP2016536476A JP2016536476A JP2016532296A5 JP 2016532296 A5 JP2016532296 A5 JP 2016532296A5 JP 2016536476 A JP2016536476 A JP 2016536476A JP 2016536476 A JP2016536476 A JP 2016536476A JP 2016532296 A5 JP2016532296 A5 JP 2016532296A5
- Authority
- JP
- Japan
- Prior art keywords
- gate structure
- gate
- silicon germanium
- integrated circuit
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 23
- -1 silicon germanium Chemical compound 0.000 claims 23
- 239000000463 material Substances 0.000 claims 21
- 239000004065 semiconductor Substances 0.000 claims 21
- 238000000407 epitaxy Methods 0.000 claims 15
- 239000000758 substrate Substances 0.000 claims 11
- 239000002184 metal Substances 0.000 claims 10
- 229910052751 metal Inorganic materials 0.000 claims 10
- 229910021332 silicide Inorganic materials 0.000 claims 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 10
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N Nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 229910021334 nickel silicide Inorganic materials 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Claims (21)
- 集積回路であって、
基板であって、前記基板の頂部表面まで延在する半導体材料を含む、前記基板と、
前記基板内に配置されるフィールド酸化物と、
前記フィールド酸化物に近接する前記半導体材料の上の第1のゲート構造であって、前記半導体材料の上のゲート誘電体層と、前記第1のゲート構造の前記ゲート誘電体層上のゲートとを含む、前記第1のゲート構造と、
前記フィールド酸化物の上の第2のゲート構造であって、前記第2のゲート構造のゲートが前記第1のゲート構造に面する前記フィールド酸化物の側壁に重ならないように、前記第2のゲート構造のゲート誘電体層上の前記ゲートを含む、前記第2のゲート構造と、
前記第1のゲート構造と前記第2のゲート構造との間の前記基板におけるシリコンゲルマニウムソース/ドレイン領域であって、前記シリコンゲルマニウムソース/ドレイン領域と前記フィールド酸化物との間の境界の頂部端が、前記半導体材料の頂部表面から前記シリコンゲルマニウムソース/ドレイン領域の深さの3分の1より多く延在しないようになっている、前記シリコンゲルマニウムソース/ドレイン領域と、
前記シリコンゲルマニウムソース/ドレイン領域上まで延在する、前記第2のゲート構造の前記ゲートの横方向表面の近隣の誘電体スペーサと、
前記シリコンゲルマニウムソース/ドレイン領域上の金属シリサイドと、
前記第1のゲート構造と前記第2のゲート構造との間のコンタクトであって、前記コンタクトの底部の少なくとも半分が、前記シリコンゲルマニウムソース/ドレイン領域上の前記金属シリサイドに直接的に接するようになっている、前記コンタクトと、
を含む、集積回路。 - 集積回路であって、
半導体材料を含む基板と、
前記基板内に配置されるフィールド酸化物と、
前記フィールド酸化物に近接する前記半導体材料の上の第1のゲート構造であって、前記半導体材料の上のゲート誘電体層と、前記第1のゲート構造の前記ゲート誘電体層上のゲートとを含む、前記第1のゲート構造と、
前記フィールド酸化物の上の第2のゲート構造であって、ゲートを含む、前記第2のゲート構造と、
前記第1のゲート構造と前記第2のゲート構造との間の前記基板におけるシリコンゲルマニウムソース/ドレイン領域であって、前記第2のゲート構造のゲートが前記シリコンゲルマニウムソース/ドレイン領域に隣接する前記フィールド酸化物の側壁に重ならない、前記シリコンゲルマニウムソース/ドレイン領域と、
前記第2のゲート構造のゲートの横方向表面に隣接する誘電体スペーサであって、前記シリコンゲルマニウムソース/ドレイン領域上まで延在する、前記誘電体スペーサと、
前記シリコンゲルマニウムソース/ドレイン領域上の金属シリサイドと、
前記第1のゲート構造と前記第2のゲート構造との間のコンタクトであって、前記コンタクトの底部の少なくとも半分が、前記シリコンゲルマニウムソース/ドレイン領域上の前記金属シリサイドに直接的に接する、前記コンタクトと、
を含む、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記第1のゲート構造の中心から前記第2のゲート構造の中心までの横方向距離が、前記集積回路を製造するために用いられる設計ルールに従ったコンタクトされるゲート構造のための最小距離である、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記第1のゲート構造の中心から前記第2のゲート構造の中心までの横方向距離が150ナノメートル未満である、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記コンタクトの前記底部が幅40ナノメートル未満である、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記金属シリサイドがニッケルシリサイドを含む、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記シリコンゲルマニウムソース/ドレイン領域の深さが、50ナノメートル〜80ナノメートルである、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記金属シリサイドが実質的に平坦である、集積回路。 - 請求項1又は2に記載の集積回路であって、
前記フィールド酸化物の頂部表面が、前記第1のゲート構造の下の前記半導体材料の頂部表面の15ナノメートル内の共面である、集積回路。 - 集積回路を形成する方法であって、
基板を提供することであって、前記基板が、前記基板の頂部表面まで延在する半導体材料を含む、前記提供することと、
前記基板にフィールド酸化物を形成することと、
前記フィールド酸化物に近接して前記半導体材料の上に第1のゲート構造のゲートを形成することと、
前記フィールド酸化物の近隣の前記半導体材料に重ならないように前記フィールド酸化物の上に第2のゲート構造のゲートを形成することと、
前記第1のゲート構造と前記第2のゲート構造との間の前記半導体材料の一部を露出させるように前記第2のゲート構造の上にエピタキシーハードマスクを形成することであって、前記エピタキシーハードマスクが前記第1のゲート構造と前記第2のゲート構造との間の前記フィールド酸化物の近隣の前記半導体材料の頂部表面に重なる、前記エピタキシーハードマスクを形成することと、
ソース/ドレインキャビティを形成するように前記エピタキシーハードマスクによって露出された前記第1のゲート構造と前記第2のゲート構造との間のソース/ドレイン領域における前記半導体材料を取り除くことと、
前記ソース/ドレインキャビティにおいてシリコンゲルマニウムソース/ドレイン領域を形成することであって、前記フィールド酸化物の側壁における前記シリコンゲルマニウムソース/ドレイン領域の頂部端が前記半導体材料の頂部表面から前記シリコンゲルマニウムソース/ドレイン領域の深さの3分の1より多く延在しない、前記シリコンゲルマニウムソース/ドレイン領域を形成することと、
誘電体スペーサが前記シリコンゲルマニウムソース/ドレイン領域上まで延在するように、前記第2のゲート構造の前記ゲートの横方向表面の近隣に前記誘電体スペーサを形成することと、
前記シリコンゲルマニウムソース/ドレイン領域上に金属シリサイドを形成することと、
前記第1のゲート構造と前記第2のゲート構造との間にコンタクトを形成することであって、前記コンタクトの底部の少なくとも半分が前記シリコンゲルマニウムソース/ドレイン領域上の前記金属シリサイドに直接的に接する、前記コンタクトを形成することと、
を含む、方法。 - 請求項10に記載の方法であって、
前記エピタキシーハードマスクを形成することが、
前記第1のゲート構造と前記第2のゲート構造と前記半導体材料と前記フィールド酸化物との上にエピタキシーハードマスク層を形成することと、
前記第2のゲート構造を覆い、前記第1のゲート構造と前記第2のゲート構造との間の前記エピタキシーハードマスク層の一部を露出させるように、前記エピタキシーハードマスク層の上にエピタキシーマスクを形成することであって、前記エピタキシーマスクが前記第1のゲート構造と前記第2のゲート構造との間の前記フィールド酸化物の近隣の前記半導体材料の頂部表面に重なる、前記エピタキシーマスクを形成することと、
前記エピタキシーハードマスクを形成するように前記エピタキシーマスクによって露出された前記エピタキシーハードマスク層を取り除くことと、
を含む、方法。 - 請求項10に記載の方法であって、
前記ソース/ドレイン領域における前記半導体材料を取り除くことが、前記ソース/ドレインキャビティにおける前記フィールド酸化物の前記側壁の一部が露出されるように実施される、方法。 - 請求項10に記載の方法であって、
前記ソース/ドレイン領域における前記半導体材料を取り除くことが、前記半導体材料が前記エピタキシーハードマスクの直下の前記フィールド酸化物の前記側壁上に残るように実施される、方法。 - 請求項10に記載の方法であって、
前記シリコンゲルマニウムソース/ドレイン領域を形成することが、エピタキシャルプロセスによって実施される、方法。 - 請求項10に記載の方法であって、
前記第1のゲート構造の中心から前記第2のゲート構造の中心までの横方向距離が、前記集積回路を製造するために用いられる設計ルールに従ったコンタクトされるゲート構造のための最小距離である、方法。 - 請求項10に記載の方法であって、
前記第1のゲート構造の中心から前記第2のゲート構造の中心までの横方向距離が150ナノメートル未満である、方法。 - 請求項10に記載の方法であって、
前記コンタクトの前記底部が幅40ナノメートル未満である、方法。 - 請求項10に記載の方法であって、
前記金属シリサイドがニッケルシリサイドを含む、方法。 - 請求項10に記載の方法であって、
前記シリコンゲルマニウムソース/ドレイン領域の深さが50ナノメートル〜80ナノメートルである、方法。 - 請求項10に記載の方法であって、
前記金属シリサイドが実質的に平坦である、方法。 - 請求項10に記載の方法であって、
前記フィールド酸化物の頂部表面が、前記第1のゲート構造の下の前記半導体材料の前記頂部表面の15ナノメートル内の共面である、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/972,973 | 2013-08-22 | ||
US13/972,973 US9093298B2 (en) | 2013-08-22 | 2013-08-22 | Silicide formation due to improved SiGe faceting |
PCT/US2014/052253 WO2015027141A1 (en) | 2013-08-22 | 2014-08-22 | Improved silicide formation by improved sige faceting |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016532296A JP2016532296A (ja) | 2016-10-13 |
JP2016532296A5 true JP2016532296A5 (ja) | 2017-09-21 |
JP6419184B2 JP6419184B2 (ja) | 2018-11-07 |
Family
ID=52479609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016536476A Active JP6419184B2 (ja) | 2013-08-22 | 2014-08-22 | 改善されたSiGeファセットによる改善されたシリサイド形成 |
Country Status (5)
Country | Link |
---|---|
US (3) | US9093298B2 (ja) |
EP (1) | EP3036769B1 (ja) |
JP (1) | JP6419184B2 (ja) |
CN (1) | CN105453264B (ja) |
WO (1) | WO2015027141A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9847225B2 (en) * | 2011-11-15 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing the same |
US9093298B2 (en) | 2013-08-22 | 2015-07-28 | Texas Instruments Incorporated | Silicide formation due to improved SiGe faceting |
US9721947B2 (en) * | 2014-02-12 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing |
KR102200922B1 (ko) * | 2014-07-17 | 2021-01-11 | 삼성전자주식회사 | 절연 패턴을 갖는 반도체 소자 및 그 형성 방법 |
US9385197B2 (en) | 2014-08-29 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor structure with contact over source/drain structure and method for forming the same |
US9324820B1 (en) * | 2014-10-28 | 2016-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming semiconductor structure with metallic layer over source/drain structure |
US10026837B2 (en) | 2015-09-03 | 2018-07-17 | Texas Instruments Incorporated | Embedded SiGe process for multi-threshold PMOS transistors |
US20170141228A1 (en) * | 2015-11-16 | 2017-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor and manufacturing method thereof |
US10141443B2 (en) * | 2016-03-24 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices FinFET devices with optimized strained-sourece-drain recess profiles and methods of forming the same |
US10177241B2 (en) | 2016-10-28 | 2019-01-08 | Globalfoundries Inc. | Methods of forming a gate contact for a transistor above the active region and an air gap adjacent the gate of the transistor |
US9899321B1 (en) * | 2016-12-09 | 2018-02-20 | Globalfoundries Inc. | Methods of forming a gate contact for a semiconductor device above the active region |
US10297675B1 (en) * | 2017-10-27 | 2019-05-21 | Globalfoundries Inc. | Dual-curvature cavity for epitaxial semiconductor growth |
US10714334B2 (en) | 2017-11-28 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive feature formation and structure |
CN111194482A (zh) * | 2017-11-30 | 2020-05-22 | 英特尔公司 | 用于高级集成电路结构制造的鳍状物图案化 |
US10796968B2 (en) | 2017-11-30 | 2020-10-06 | Intel Corporation | Dual metal silicide structures for advanced integrated circuit structure fabrication |
US10580875B2 (en) * | 2018-01-17 | 2020-03-03 | Globalfoundries Inc. | Middle of line structures |
US10121517B1 (en) | 2018-03-16 | 2018-11-06 | Videolicious, Inc. | Systems and methods for generating audio or video presentation heat maps |
US10388770B1 (en) | 2018-03-19 | 2019-08-20 | Globalfoundries Inc. | Gate and source/drain contact structures positioned above an active region of a transistor device |
CN110634743B (zh) * | 2018-06-25 | 2023-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5571733A (en) * | 1995-05-12 | 1996-11-05 | Micron Technology, Inc. | Method of forming CMOS integrated circuitry |
US6107157A (en) * | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
US6448129B1 (en) * | 2000-01-24 | 2002-09-10 | Micron Technology, Inc. | Applying epitaxial silicon in disposable spacer flow |
CN100499045C (zh) * | 2005-09-15 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 形成硅锗源漏结构的集成工艺方法 |
JP5380827B2 (ja) * | 2006-12-11 | 2014-01-08 | ソニー株式会社 | 半導体装置の製造方法 |
CN101330006A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构及其制造方法 |
KR101409374B1 (ko) * | 2008-04-10 | 2014-06-19 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 |
US7838366B2 (en) * | 2008-04-11 | 2010-11-23 | United Microelectronics Corp. | Method for fabricating a metal gate structure |
KR101050405B1 (ko) * | 2009-07-03 | 2011-07-19 | 주식회사 하이닉스반도체 | 스트레인드채널을 갖는 반도체장치 제조 방법 |
DE102009039522B4 (de) | 2009-08-31 | 2015-08-13 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen |
US8455859B2 (en) * | 2009-10-01 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained structure of semiconductor device |
US8377784B2 (en) * | 2010-04-22 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a semiconductor device |
US9064688B2 (en) * | 2010-05-20 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing enhanced cleaning in the formation of MOS devices |
US8236659B2 (en) * | 2010-06-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source and drain feature profile for improving device performance and method of manufacturing same |
US8680625B2 (en) * | 2010-10-15 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Facet-free semiconductor device |
CN102456739A (zh) * | 2010-10-28 | 2012-05-16 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
US8435848B2 (en) * | 2010-10-28 | 2013-05-07 | Texas Instruments Incorporated | PMOS SiGe-last integration process |
US8455930B2 (en) * | 2011-01-05 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained semiconductor device with facets |
US8643069B2 (en) * | 2011-07-12 | 2014-02-04 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
US8835267B2 (en) * | 2011-09-29 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and fabrication method thereof |
US8927374B2 (en) * | 2011-10-04 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and fabrication method thereof |
KR20130045716A (ko) * | 2011-10-26 | 2013-05-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US8735255B2 (en) * | 2012-05-01 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor device |
US9219129B2 (en) * | 2012-05-10 | 2015-12-22 | International Business Machines Corporation | Inverted thin channel mosfet with self-aligned expanded source/drain |
US9006071B2 (en) * | 2013-03-27 | 2015-04-14 | International Business Machines Corporation | Thin channel MOSFET with silicide local interconnect |
US9093298B2 (en) * | 2013-08-22 | 2015-07-28 | Texas Instruments Incorporated | Silicide formation due to improved SiGe faceting |
-
2013
- 2013-08-22 US US13/972,973 patent/US9093298B2/en active Active
-
2014
- 2014-08-22 WO PCT/US2014/052253 patent/WO2015027141A1/en active Application Filing
- 2014-08-22 EP EP14838365.6A patent/EP3036769B1/en active Active
- 2014-08-22 JP JP2016536476A patent/JP6419184B2/ja active Active
- 2014-08-22 CN CN201480043691.1A patent/CN105453264B/zh active Active
-
2015
- 2015-06-19 US US14/744,384 patent/US9202883B2/en active Active
- 2015-10-05 US US14/875,343 patent/US9406769B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016532296A5 (ja) | ||
CN106711213B (zh) | 半导体元件及其制作方法 | |
JP2015156515A5 (ja) | 半導体装置の作製方法 | |
JP2015529017A5 (ja) | ||
JP2012049514A5 (ja) | ||
WO2013101790A3 (en) | Finfet with merged fins and vertical silicide | |
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2012160716A5 (ja) | ||
JP2006186303A5 (ja) | ||
JP2012015500A5 (ja) | ||
WO2013002902A3 (en) | Method and structure for low resistive source and drain regions in a replacement metal gate process flow | |
JP2013149963A5 (ja) | 半導体装置の作製方法 | |
CN103579007B (zh) | 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 | |
US9922834B2 (en) | Semiconductor device and fabrication method thereof | |
TWI629790B (zh) | 半導體元件及其製作方法 | |
JP2014204041A5 (ja) | ||
JP2017017320A5 (ja) | ||
JP2017212267A5 (ja) | 半導体装置 | |
JP2019057603A5 (ja) | ||
JP2015167256A5 (ja) | 半導体装置の作製方法 | |
JP2016529708A5 (ja) | ||
JP2018537858A5 (ja) | ||
JP2015225872A5 (ja) | ||
JP2017028282A5 (ja) | ||
JP2013123042A5 (ja) |