JP2013149963A5 - 半導体装置の作製方法 - Google Patents

Claims (3)

1. ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する半導体装置の作製方法であって、
   前記酸化物半導体層上に、前記ソース電極及び前記ドレイン電極となる、導電層を形成し、
   前記導電層上に、絶縁層を形成し、
   前記絶縁層上に、ハードマスク層を形成し、
   前記ハードマスク層上に、レジストを形成し、
   前記レジストに、電子ビームを照射して、前記酸化物半導体層のチャネル形成領域と重なる領域に第１の開口を形成し、
   前記第１の開口を有するレジストを用いて、前記ハードマスク層に第２の開口を形成し、
   前記ハードマスク層を用いて、前記絶縁層をエッチングし、かつ前記導電層をエッチングして、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記絶縁層の表面を、ＣＭＰ法を用いて平坦化し、
   前記平坦な表面上に、前記ハードマスク層を形成することを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記ハードマスク層は、アモルファスシリコンを有することを特徴とする半導体装置の作製方法。