JP2012248829A5 - 半導体装置の作製方法 - Google Patents

Claims (3)

1. 絶縁表面上に、第１のゲート電極を形成し、
   前記第１のゲート電極上に、第１の絶縁層を形成し、
   前記第１の絶縁層を介して前記第１のゲート電極と重なる領域を有する半導体層を形成し、
   ハーフトーンマスクを用いることによって、第１の領域と第２の領域を有し前記第１の領域が前記第２の領域より薄く、且つ、貫通する開口を有する第２の絶縁層を形成し、
   前記第２の絶縁層上に、前記第１の領域を介して前記半導体層と重なる領域を有する第２のゲート電極と、前記第２の領域と重なる領域を有し、且つ前記貫通する開口において下方の配線または電極と接する画素電極と、を形成することを特徴とする半導体装置の作製方法。
2. 絶縁表面上に、第１のゲート電極を形成し、
   前記第１のゲート電極上に、第１の絶縁層を形成し、
   前記第１の絶縁層を介して前記第１のゲート電極と重なる領域を有する酸化物半導体層を形成し、
   ハーフトーンマスクを用いることによって、第１の領域と第２の領域を有し前記第１の領域が前記第２の領域より薄く、且つ、貫通する開口を有する第２の絶縁層を形成し、
   前記第２の絶縁層上に、前記第１の領域を介して前記酸化物半導体層と重なる領域を有する第２のゲート電極と、前記第２の領域と重なる領域を有し、且つ前記貫通する開口において下方の配線または電極と接する画素電極と、を形成することを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記第１の領域と重なるように前記第２のゲート電極上に第３の絶縁層と、前記貫通する開口と重なるように前記画素電極上に第４の絶縁層と、を形成することを特徴とする半導体装置の作製方法。