JP5352752B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5352752B2 JP5352752B2 JP2013104790A JP2013104790A JP5352752B2 JP 5352752 B2 JP5352752 B2 JP 5352752B2 JP 2013104790 A JP2013104790 A JP 2013104790A JP 2013104790 A JP2013104790 A JP 2013104790A JP 5352752 B2 JP5352752 B2 JP 5352752B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- transistor
- region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 342
- 239000003990 capacitor Substances 0.000 claims description 86
- 238000005530 etching Methods 0.000 claims description 37
- 239000011701 zinc Substances 0.000 claims description 30
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 18
- 229910052738 indium Inorganic materials 0.000 claims description 17
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 239000011734 sodium Substances 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 3
- 229910052708 sodium Inorganic materials 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 747
- 239000010408 film Substances 0.000 description 233
- 125000004429 atom Chemical group 0.000 description 73
- 125000004430 oxygen atom Chemical group O* 0.000 description 65
- 230000006870 function Effects 0.000 description 60
- 239000011159 matrix material Substances 0.000 description 51
- 239000000758 substrate Substances 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 38
- 239000004973 liquid crystal related substance Substances 0.000 description 34
- 239000000463 material Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 34
- 229910007541 Zn O Inorganic materials 0.000 description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 25
- 229910052760 oxygen Inorganic materials 0.000 description 25
- 239000001301 oxygen Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000012298 atmosphere Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000007792 addition Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910019092 Mg-O Inorganic materials 0.000 description 6
- 229910019395 Mg—O Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910052783 alkali metal Inorganic materials 0.000 description 5
- 150000001340 alkali metals Chemical class 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001307 laser spectroscopy Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Vehicle Body Suspensions (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Bipolar Transistors (AREA)
Description
ランジスタを用いた半導体装置、表示装置、発光装置、及びそれらの作製方法に関する。
または、半導体装置、表示装置、発光装置を用いた電子機器に関する。
すことが、または、しきい値を制御してオフ電流を低減することができることが知られて
いる。このような構成のトランジスタは、ダブルゲート型のトランジスタ、または、デュ
アルゲート型のトランジスタと呼ばれている。以下、このような構成のトランジスタを、
バックゲート電極を有するボトムゲート型のトランジスタとも呼ぶことがある。
ることができる。(特許文献1の図7等参照)。
イズを減らすために、トランジスタの上には、平坦化用の絶縁層が形成され、当該平坦化
用の絶縁層上に画素電極が形成されている。ここで、トランジスタのバックゲート電極は
、当該平坦化用の絶縁層の下層であって、トランジスタの半導体層(チャネルが形成され
る半導体層)に近い位置に配置される。
されるので、バックゲート電極を設けない構成のトランジスタを用いた表示装置よりも、
その作製工程が増えるという課題がある。
形成すると、バックゲート電極とトランジスタの半導体層の間に平坦化用の絶縁層が存在
する。平坦化用の絶縁層は一般に厚さが厚いため、当該バックゲート電極が十分に機能を
果たすことができないという課題がある。
半導体装置を、より少ない工程で作製することを課題の一つとする。または、本発明の一
態様は、より少ない工程で作製可能な、バックゲート電極を有するボトムゲート型のトラ
ンジスタを用いた半導体装置を提供することを課題の一つとする。または、本発明の一態
様は、バックゲート電極によって半導体層に強い電界を加えることができる半導体装置を
提供することを課題の一つとする。または、本発明の一態様は、しきい値電圧が制御され
る半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリ
オフ状態になりやすい半導体装置を提供することを課題の一つとする。または、本発明の
一態様は、オン電流の大きいトランジスタを用いた半導体装置を提供することを課題の一
つとする。または、本発明の一態様は、光がチャネル等に入射するのを抑制可能なトラン
ジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様
は、劣化しにくいトランジスタを有する半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、ハーフトーンマスクまたはグレートーンマスクを用いて、ト
ランジスタのチャネルの上に設ける絶縁層の厚さを異ならせる半導体装置を提供すること
を課題の一つとする。または、本発明の一態様は、工程数の増加を抑えながら、より良い
半導体装置を提供することを課題の一つとする。または、本発明の一態様は、工程数の増
加を抑えることにより、コストの増加を抑えた半導体装置を提供することを課題の一つと
する。または、本発明の一態様は、オフ電流の少ないトランジスタを用いて、正確な表示
を行うことができる表示装置を提供することを課題の一つとする。または、本発明の一態
様は、開口率の高い表示装置を提供することを課題の一つとする。または、本発明の一態
様は、画素電極へのノイズが少ない半導体装置を提供することを課題の一つとする。また
は、本発明の一態様は、画素電極の下に設けられる絶縁層が、バックゲート電極の下に設
けられる絶縁層よりも厚い半導体装置を提供することを課題の一つとする。
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
ト電極と、第1のゲート電極上の第1の絶縁層と、第1の絶縁層上の半導体層と、半導体
層上の第2の絶縁層と、第2の絶縁層上の第2のゲート電極とを有し、第1のゲート電極
は、第1の絶縁層を介して、半導体層と重なる領域を有し、第2のゲート電極は、第2の
絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第2の絶縁層上に設けられ
、第1の領域は、第2のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重
なる領域のうちの、少なくとも一部の領域であり、第2の領域は、画素電極が設けられた
領域のうちの、少なくとも一部の領域であり、第1の領域における第2の絶縁層は、第2
の領域における第2の絶縁層よりも薄いことを特徴とする半導体装置である。
方をソース電極とし、他方をドレイン電極とすることができる。画素電極は、第2の絶縁
層に設けられた開口において、トランジスタと電気的に接続されていてもよい。
両方を含んでいてもよい。
、第1の絶縁層を形成し、第1の絶縁層上に、第1の絶縁層を介して第1のゲート電極の
少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第1の領域
と第2の領域を有し、第1の領域が第2の領域より薄い第2の絶縁層を形成し、第2の絶
縁層上に、第2の絶縁層の第1の領域を介して半導体層の少なくとも一部と少なくとも一
部が重なる第2のゲート電極と、第2の絶縁層の第2の領域の少なくとも一部の上に、画
素電極の少なくとも一部とを形成することを特徴とする半導体装置の作製方法である。
、第1の絶縁層を形成し、第1の絶縁層上に、第1の絶縁層を介して第1のゲート電極の
少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第1の領域
と第2の領域を有し第1の領域が第2の領域より薄く、且つ貫通する開口を有する第2の
絶縁層を形成し、第2の絶縁層上に、第2の絶縁層の第1の領域を介して半導体層の少な
くとも一部と少なくとも一部が重なる第2のゲート電極と、第2の絶縁層の第2の領域の
少なくとも一部の上に少なくとも一部が重なり、且つ貫通する開口において下方の配線ま
たは電極と接する画素電極とを形成することを特徴とする半導体装置の作製方法である。
は多階調マスクを用いることによって形成してもよい。
用いた半導体装置を、より少ない工程で作製することができる。または、より少ない工程
で作製可能な、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体
装置を提供することができる。または、バックゲート電極によって半導体層に強い電界を
加えることができる半導体装置を提供することができる。または、しきい値電圧が制御さ
れる半導体装置を提供することができる。または、ノーマリオフ状態になりやすい半導体
装置を提供することができる。または、オン電流の大きいトランジスタを用いた半導体装
置を提供することができる。または、ハーフトーンマスク、グレートーンマスク、位相シ
フトマスク、または多階調マスクなどを用いて、トランジスタのチャネルの上に設ける絶
縁層の厚さを異ならせる半導体装置を提供することができる。または、工程数の増加を抑
えながら、より良い半導体装置を提供することができる。または、工程数の増加を抑える
ことにより、コストの増加を抑えた半導体装置を提供することができる。または、オフ電
流の少ないトランジスタを用いて、正確な表示を行うことができる表示装置を提供するこ
とができる。または、開口率の高い表示装置を提供することができる。または、画素電極
へのノイズが少ない表示装置を提供することができる。または、画素電極の下に設けられ
る絶縁層が、バックゲート電極の下に設けられる絶縁層よりも厚い表示装置を提供するこ
とができる。
下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態およ
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に
説明する構成において、同一部分又は同様な機能を有する部分については同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。
形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実
施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換
えなどを行うことができる。
の部分の構成、その実施の形態において述べる別の図(一部でもよい)の構成、及び/又
は、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)の構成と組み
合わせることができる。
ある。よって、本発明の実施形態の一態様は、必ずしもそのスケールに限定されない。ま
たは、図は、理想的な例を模式的に示したものである。よって、本発明の実施形態の一態
様は、図に示す形状などに限定されない。例えば、製造技術による形状のばらつき、誤差
による形状のばらつきなどを含むことが可能である。
続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続さ
れている場合とを含むものとする。ここで、X、Yは、対象物(例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど)が、XとYとの間に1個以上接続されることが可能である。
とする回路が、XとYとの間に1個以上接続されることが可能である。なお、一例として
、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合
は、XとYとは機能的に接続されているものとする。
気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直
接接続されている場合とを含むものとする。つまり、電気的に接続されている、と明示的
に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じで
あるとする。
いる場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一
の導電層が、配線及び電極のような複数の構成要素の機能を併せ持っている場合もある。
本明細書において電気的に接続とは、このような、一の導電層が、複数の構成要素の機能
を併せ持っている場合も、その範疇に含める。
本実施の形態では、本発明の半導体装置など(表示装置、発光装置など)の一態様につ
いて図面を参照して説明する。
又は絶縁基板)200の上に、トランジスタ100と、電極110とを有する。トランジ
スタ100は、電極101と、電極101上の絶縁層102と、絶縁層102上の半導体
層103と、半導体層103上の絶縁層105と、絶縁層105上の電極106とを有す
る。電極101は、絶縁層102を介して、半導体層103と重なる領域を有する。電極
106は、絶縁層105を介して、半導体層103と重なる領域を有する。電極110は
、絶縁層105上に設けられる。領域121は、電極106の少なくとも一部が、半導体
層103の少なくとも一部と重なる領域のうちの、少なくとも一部の領域である。領域1
22は、電極110が設けられた領域のうちの、少なくとも一部の領域である。領域12
1における絶縁層105は、領域122における絶縁層105よりも薄い。絶縁層105
は領域121と領域121よりも厚い領域122を有し、領域121は電極106と半導
体層103とが重なる領域の少なくとも一部の領域であり、領域122は電極110の少
なくとも一部と重畳するともいえる。
トランジスタ100の第2のゲート電極(バックゲート電極)として機能させることがで
きる。また、電極110は、画素電極として機能させることができる。絶縁層105の薄
い領域(領域121)を介して電極106は半導体層103と重なるため、電極106は
バックゲート電極として十分機能する。電極110と電極106は、同じ導電膜をエッチ
ングすることによって形成されたものであってもよい。この場合、電極110と電極10
6は同じ材料を有し、概ね同じ膜厚を有する。また、電極110と電極106は、異なる
導電膜をエッチングすることによって形成されたものであってもよい。同じ導電膜をエッ
チングする場合には、プロセス工程数を低減することが出来る。
を、両方有することが望ましい。ただし、本発明の実施形態の一態様は、これに限定され
ず、第1のゲート電極または第2のゲート電極(バックゲート電極)のいずれか一方のみ
を有し、他方を有さないことも可能である。例えば、図66(C)に示すように、電極1
06を有さない構成であってもよい。そのような場合でも、トランジスタとして機能させ
ることが出来る。
する。電極104aと電極104bの一方をソース電極とし、他方をドレイン電極とする
ことができる。図1(A)では、電極104aと電極104bが半導体層103の上方に
(例えば、電極104aと電極104bが、半導体層103の上面および側面と接するよ
うに)設けられている。半導体層103の下面と、電極104a及び電極104bとは、
接していない。
ただし、本発明の実施形態の一態様は、これに限定されず、トランジスタが、ソース電極
またはドレイン電極のいずれか一方のみを有し、他方を有さないことも可能であり、両方
を有さないことも可能である。そのような場合でも、当該トランジスタが、半導体層10
3を用いて別の素子(例えば、別のトランジスタ)に接続されるようにすれば、半導体層
103にチャネルが形成されるトランジスタを正常に機能させることが出来る。
子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン
電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有し
ており、ドレインとチャネル領域とソースとを介して電流を流すことが出来るものである
。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるた
め、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソー
スとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ば
ない場合がある。その場合、一例として、ソースとドレインとの一方を、第1端子、第1
電極、又は第1領域と表記し、ソースとドレインとの他方を、第2端子、第2電極、又は
第2領域と表記する場合がある。
に接続することができる。
の上にYが直接接していることに限定されない。直接接してはいない場合、つまり、Xと
Yと間に別の対象物が介在する場合も含むものとする。ここで、X、Yは、対象物(例え
ば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
いる場合は、層Xの上に直接接して層Yがある場合と、層Xの上に直接接して別の層(例
えば層Zなど)があって、その上に直接接して層Yがある場合とを含むものとする。なお
、別の層(例えば層Zなど)は、単層でもよいし、複層(積層)でもよい。
Xの上にYが直接接していることに限定されず、XとYとの間に別の対象物が介在する場
合も含むものとする。従って例えば、「層Xの上方に、層Yが」、という場合は、層Xの
上に直接接して層Yがある場合と、層Xの上に直接接して別の層(例えば層Zなど)があ
って、その上に直接接して層Yがある場合とを含むものとする。なお、別の層(例えば層
Zなど)は、単層でもよいし、複層(積層)でもよい。
bと重ならない領域の厚さが薄くなっていてもよい。例えば、電極104aと電極104
bを作製するためのエッチング加工をする際に、電極104a及び電極104bとなる層
の下層に存在する半導体層103の表面の一部がエッチングされても良い。こうして、半
導体層103のうちチャネルとなる領域の少なくとも一部が薄くなったトランジスタ(ま
たは、チャネルの上部と、電極104a及び電極104bとの間などにチャネル保護膜が
ないトランジスタ)を、チャネルエッチング型のトランジスタと呼ぶ場合がある。
装置のその他の構成の例を示す。なお、図1(A)と同じ部分は同じ符号を用いて示し、
説明は省略する。
の間に、絶縁層107が設けられた構成とすることもできる。絶縁層107は、電極10
4aと電極104bを作製するためのエッチング加工をする際に、半導体層103(特に
、半導体層103のチャネルとなる領域)がエッチングされるのを防止するための保護膜
(チャネル保護膜)としての機能を有する。チャネル保護膜が設けられたトランジスタを
チャネル保護型のトランジスタと呼ぶ場合がある。この場合、半導体層103を薄くする
ことが出来るため、トランジスタ100のS値を良くする(小さくする)ことが出来る。
21において、絶縁層105を除去することが可能である。その場合、電極106と、絶
縁層107とは、一部で直接接する構造となる。このようにすることにより、電極106
はバックゲート電極として、より強い電界を半導体層103に印加することが可能となる
。
103の下方に(例えば、電極104aと電極104bの上面及び端面の一部が半導体層
103の下面と接するように)形成してもよい。このようにすることにより、半導体層1
03は、電極104aと電極104bをエッチングするときのダメージを受けないように
することが出来る。または、半導体層103を薄くすることができ、S値を良くする(S
値を小さくする)ことが出来る。
31bと、電極104a及び電極104bの端部132a及び端部132bとが、概略揃
った形状とすることもできる。このような半導体層103と電極104a及び電極104
bは、半導体膜と当該半導体膜上の導電膜との積層膜を、同一のマスクを用いてエッチン
グすることによって形成することができる。当該マスクとして、露光に用いる光の透過率
が互いに異なる領域を3つ以上有するフォトマスク(以下、ハーフトーンマスク、グレー
トーンマスク、位相シフトマスク、または多階調マスクという)を用いることができる。
ハーフトーンマスクを用いることによって、半導体層103が露出した領域と、半導体層
103が除去された領域とを、1枚のマスクを用いたエッチング工程によって形成するこ
とができる。こうして、トランジスタ100の作製工程を更に減らし、半導体装置の更な
る低コスト化を実現することができる。なお、ハーフトーンマスクを用いて半導体層10
3と電極104a及び電極104bとを形成した場合、電極104a及び電極104bの
下には、必ず半導体層103が存在する構成となる。なお、端部132a及び/又は端部
132bは、階段状になっている場合もある。
て機能する絶縁層107を設けることもできる。このように、図3(B)以外の場合にお
いても、チャネル保護膜を設けていない様々なトランジスタにおいて、チャネル保護膜を
追加して設けることが出来る。
4bとの間に、導電層108a及び導電層108bを有する構成とすることもできる。導
電層108a及び導電層108bは、例えば、導電性を付与する不純物元素が添加された
半導体層を用いて形成することができる。または、例えば、導電層108a及び導電層1
08bは、導電性の金属酸化物を用いて形成することもできる。または、例えば、導電層
108a及び導電層108bは、導電性を付与する不純物元素が添加された、導電性の金
属酸化物を用いて形成することもできる。なお、図1(A)などの場合において、半導体
層103の一部の領域に、導電性を付与する不純物元素が添加されていてもよい。導電性
を付与する不純物元素の一例として、リン、ヒ素、ボロン、水素、スズなどがある。
、並びに、導電層108a及び導電層108bと重ならない領域では、厚さが薄くなって
いる。これは、電極104aと電極104b、並びに、導電層108a及び導電層108
bを作製するためのエッチング加工をする際に、電極104aと電極104bとなる層、
並びに、導電層108a及び導電層108bとなる層の下層に存在する半導体層103の
表面の一部がエッチングされるためである(チャネルエッチング型のトランジスタ)。な
お、半導体層103と導電層108a及び導電層108bとの間にチャネル保護膜を設け
ることによって、半導体層103がエッチングされるのを防止してもよい(チャネル保護
型のトランジスタ)。
たがこれに限定されず、電極110と電極106は別の層を用いて形成されていてもよい
。
4a及び電極104bと、導電層108a及び導電層108bとの間において、絶縁層を
設けることが可能である。そして、その絶縁層に開口を設けて、電極104a及び電極1
04bと、半導体層103とを接続、または、電極104a及び電極104bと、導電層
108a及び導電層108bとを接続するようにしてもよい。
の種類は、特定のものに限定されることはない。基板の一例としては、半導体基板(例え
ば単結晶基板又はシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基
板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タ
ングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム
、繊維状の材料を含む紙、又は基材フィルムなどがある。
ジスタ100を転置することによって、当該別の基板上にトランジスタ100を配置して
もよい。
(A)などに示したトランジスタ100では、バックゲート電極によって、しきい値電圧
を効果的に制御することが可能となる。そのため、ノーマリオフ状態になりやすくするこ
とが出来る。または、バックゲート電極によって、オン電流を効果的に大きくすることが
出来る。または、バックゲート電極によって、オフ電流を効果的に小さくすることが出来
る。または、バックゲート電極によって、オンオフ比を大きくすることが出来る。そのた
め、上記構成を表示装置に採用することによって、表示装置は正確な表示を行うことがで
きる。または、上記構成を表示装置や発光装置に採用し、絶縁層105を平坦化膜として
も機能させることによって、開口率を高くすることが出来る。
ため、その一部または全部に対して、変更、追加、修正、削除、応用、上位概念化、又は
、下位概念化したものに相当する他の実施の形態と自由に組み合わせて実施することがで
きる。
本実施の形態では、本発明の半導体装置など(表示装置、発光装置など)の一態様につ
いて図面を参照して説明する。
)、図9(A)などを用いて示した構成において、領域122又はその一部における絶縁
層105を複数の層の積層とすることができる。領域122又はその一部における絶縁層
105は、m(mは2以上の自然数)個の層の積層を有する。領域121又はその一部に
おける絶縁層105は、mと同じ、または、mより少ない個数の層の積層または単層を有
していてもよい。または、絶縁層105は、有機絶縁層を含んでいてもよい。絶縁層10
5は、有機絶縁層と無機絶縁層の積層を含んでいてもよい。
9(A)などに示した構成において、領域122における絶縁層105は層105aと層
105bの積層を有し、領域121における絶縁層105は層105aの単層を有しても
よい。層105bは、層105aよりも上に形成されている。このような構成を、図1(
C)、図1(D)、図2(B)、図3(C)、図3(D)、図9(B)に示す。このよう
な構成にすることにより、エッチングされやすさの差異(選択比)を利用して、必要な部
分のみエッチングすることによって、層105aと層105bの積層を形成することが出
来る。その結果、絶縁層105の各領域における膜厚を制御しやすくすることが出来る。
または、膜質によって、異なる機能(例えば、平坦化機能、不純物をブロックする機能、
遮光する機能など)を、各領域に適切に持たせることが出来る。または、一部の層を、感
光性材料を用いて形成することによって、プロセス工程数を少なくすることが出来る。
合、有機材料を用いるため、層105aよりも層105bの方を厚くすることが可能であ
る。層105aを無機絶縁層(より望ましくは、窒化珪素膜)とすることによって、例え
ば層105b中の不純物がトランジスタ100に進入するのを防止することができる。ま
たは、層105bを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として機
能させることができるため、トランジスタ100等による凹凸を緩和することができる。
こうして、電極110が形成される表面を平坦にすることができる。そのため、例えば、
電極110を画素電極として用いる場合に、表示不良を低減することができる。または、
層105bの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出
来る。または、膜質が異なることによってエッチングの選択比が異なるため、必要な部分
のみを選択的にエッチングして、所定の形状の層105a及び層105bの積層を形成す
ることが出来る。
くは層105bを)、カラーフィルタ、及び/又は、ブラックマトリクスにしてもよい。
カラーフィルタ、及び/又は、ブラックマトリクスにすることによって、トランジスタ1
00が設けられた基板(絶縁表面200を有する基板)と別の基板(例えば、表示装置に
おける対向基板等)との貼り合わせマージンを大きくすることが出来る。または、トラン
ジスタ100の近傍の層105a、及び/又は、層105b(またはそれらの一部)に、
ブラックマトリクスを用いることにより、トランジスタ100に光が入りにくくすること
が出来る。光が入りにくいことによって、トランジスタ100のオフ電流や、トランジス
タ100の劣化を低減することが可能となる。例えば、図65(A)に示すように、層1
05bの一部において、ブラックマトリクス652を設けることができる。なお、ブラッ
クマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る
。
ることが望ましいため、層105bにおいて形成されることが望ましい。ただし、これに
限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
厚を薄くすることによって、電極106による電界をチャネルに十分に供給することが出
来る。または、層105bの膜厚を厚くすることによって、トランジスタ100等による
凹凸を十分に緩和することができる。
B)、図9(A)などに示した構成において、領域122における絶縁層105は層10
5bと層105cの積層を有し、領域121における絶縁層105は層105cの単層を
有してもよい。層105cは、層105bよりも上に形成されている。このような構成を
、図26(A)、図26(B)、図27(A)、図28(A)、図28(B)、図34(
A)に示す。このような構成にすることにより、エッチングされやすさの差異(選択比)
を利用して、必要な部分のみエッチングすることによって、層105bと層105cの積
層を形成することが出来る。その結果、絶縁層105の各領域における膜厚を制御しやす
くすることが出来る。または、膜質によって、異なる機能(例えば、平坦化機能、不純物
をブロックする機能、遮光する機能など)を、各領域に適切に持たせることが出来る。ま
たは、一部の層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少
なくすることが出来る。
合、有機材料を用いるため、層105cよりも層105bの方を厚くすることが可能であ
る。層105cを無機絶縁層(より望ましくは、窒化珪素膜)とすることによって、層1
05b中の不純物が電極106や電極106上に設けられる層(例えば、液晶層、配向膜
、有機EL層など)に進入するのを防止することができる。または、層105bを有機絶
縁層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ100等
による凹凸を緩和することができる。こうして、電極110が形成される表面を平坦にす
ることができる。そのため、例えば、電極110を画素電極として用いる場合に、表示不
良を低減することができる。または、層105bの膜厚を厚くすることが出来るために、
画素電極へのノイズを減らすことが出来る。または、膜質が異なることによってエッチン
グの選択比が異なるため、必要な部分のみを選択的にエッチングして、所定の形状の層1
05b及び層105cの積層を形成することが出来る。
くは層105bを)、カラーフィルタ、及び/又は、ブラックマトリクスとしてもよい。
カラーフィルタ、及び/又は、ブラックマトリクスとすることによって、トランジスタ1
00が設けられた基板(絶縁表面200を有する基板)と別の基板(例えば、表示装置に
おける対向基板等)との貼り合わせマージンを大きくすることが出来る。または、トラン
ジスタ100の近傍の層105b、及び/又は、層105c(またはそれらの一部)に、
ブラックマトリクスを用いることにより、トランジスタ100に光が入りにくくすること
が出来る。光が入りにくいことによって、トランジスタ100のオフ電流を低減、及び/
又は、トランジスタ100の劣化を低減することが可能となる。例えば、図65(B)に
示すように、層105bの一部において、ブラックマトリクス652を設けることができ
る。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用
いることも出来る。
ることが望ましいため、層105bにおいて形成されることが望ましい。ただし、これに
限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
厚を薄くすることによって、電極106による電界をチャネルに十分に供給することが出
来る。または、層105bの膜厚を厚くすることによって、トランジスタ100等による
凹凸を十分に緩和することができる。
B)、図9(A)などに示した構成において、領域122における絶縁層105は層10
5aと層105bと層105cの積層とを有し、領域121における絶縁層105は層1
05aと層105cの積層を有してもよい。このような構成を、図26(C)、図26(
D)、図27(B)、図28(C)、図28(D)、図34(B)に示す。このような構
成にすることにより、エッチングされやすさの差異(選択比)を利用して、必要な部分の
みエッチングすることによって、層105aと層105bと層105cの積層を形成する
ことが出来る。その結果、絶縁層105の各領域における膜厚を制御しやすくすることが
出来る。または、膜質によって、異なる機能(例えば、平坦化機能、不純物をブロックす
る機能、遮光する機能など)を、各領域に適切に持たせることが出来る。または、一部の
層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少なくすること
が出来る。
機絶縁層としてもよい。その場合、有機材料を用いるため、層105aおよび層105c
よりも層105bの方を厚くすることが可能である。層105aを無機絶縁層(より望ま
しくは、窒化珪素膜)とすることによって、例えば、層105b中の不純物がトランジス
タ100に進入するのを防止することができる。または、層105cを無機絶縁層(より
望ましくは、窒化珪素膜)とすることによって、層105b中の不純物が電極106や電
極106上に設けられる層に進入するのを防止することができる。層105bを有機絶縁
層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ100等に
よる凹凸を緩和することができる。こうして、電極110が形成される表面を平坦にする
ことができる。そのため、例えば、電極110を画素電極として用いる場合に、表示不良
を低減することができる。または、層105bの膜厚を厚くすることが出来るために、画
素電極へのノイズを減らすことが出来る。または、層105aと層105b、または、層
105bと層105cの膜質を異ならせることができる。そして、膜質が異なることによ
るエッチングの選択比が異なることを利用して、必要な部分のみを選択的にエッチングし
て、所定の形状の層105aと層105bと層105cの積層を形成することが出来る。
(より望ましくは層105bを)、カラーフィルタ、及び/又は、ブラックマトリクスと
してもよい。カラーフィルタ、及び/又は、ブラックマトリクスとすることによって、ト
ランジスタ100が設けられた基板(絶縁表面200を有する基板)と別の基板(例えば
、表示装置における対向基板等)との貼り合わせマージンを大きくすることが出来る。ま
たは、トランジスタ100の近傍の層105a、層105b、及び/又は、層105c(
またはそれらの一部)に、ブラックマトリクスを用いることにより、トランジスタ100
に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ100
のオフ電流を低減、及び/又は、トランジスタ100の劣化を低減することが可能となる
。例えば、図65(C)に示すように、層105bの一部において、ブラックマトリクス
652を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィ
ルタを複数重ねる構成を用いることも出来る。
ることが望ましいため、層105bにおいて形成されることが望ましい。ただし、これに
限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
の層の積層であっても良い。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態1な
どの他の実施の形態と自由に組み合わせることや、置き換えて実施することができる。
本実施の形態では、本発明の半導体装置など(表示装置、発光装置など)の一態様につ
いて図面を参照して説明する。
)、図9(A)などを用いて示した構成では、トランジスタ100のチャネル近傍におい
て絶縁層105を薄くする構成を示した。しかしながら、絶縁層105を薄くする領域(
領域121)の範囲は、これに限定されない。領域121の範囲はチャネル近傍の一部で
あってもよい。例えば、図1(A)に示した構成は、図66(A)に示す構成に変更する
ことができる。図66(A)では、領域121の範囲はチャネル近傍の一部(図1(A)
における領域121より狭い範囲)である。図1(A)以外の図の構成も同様に変更する
ことができる。または、領域121の範囲は、トランジスタ100の全体近傍であっても
よいし、もっと広い範囲であってもよい。例えば、トランジスタ100の近傍(例えば、
電極106が、電極104a及び/又は電極104bと重なる領域)において、絶縁層1
05を薄くする構成であってもよい。
3(D)、図9(B)、図26(A)、図26(B)、図27(A)、図28(A)、図
28(B)、図34(A)、図26(C)、図26(D)、図27(B)、図28(C)
、図28(D)、図34(B)、図65(A)、図65(B)、図65(C)などに示し
た構成では、トランジスタ100のチャネル近傍の層105bを除去して、絶縁層105
を薄くする構成を示した。しかしながら、層105bを除去する領域は、これに限定され
ない。層105bを除去する領域はチャネル近傍の一部であってもよい。例えば、図1(
C)に示した構成は、図66(B)に示す構成に変更することができる。図66(B)で
は、領域121の範囲はチャネル近傍の一部(図1(C)における領域121より狭い範
囲)である。図1(C)以外の図の構成も同様に変更することができる。または、領域1
21の範囲は、トランジスタ100の全体近傍であってもよいし、もっと広い範囲であっ
てもよい。例えば、図1(C)、図1(D)、図2(B)、図3(C)、図3(D)、図
9(B)、図26(C)、図26(D)、図27(B)、図28(C)、図28(D)、
図34(B)に示した構成において、トランジスタ100の近傍の層105bを除去して
、絶縁層105を薄くしてもよい。例えば、電極106が、電極104a及び/又は電極
104bと重なる領域において、層105bを除去してもよい。この構成を、図1(E)
、図2(D)、図2(C)、図3(E)、図2(E)、図9(C)、図26(E)、図2
7(D)、図27(C)、図28(E)、図27(E)、図34(C)に示す。
34(C)に示した構成において、層105bを除去した領域の一部または全部において
、更に層105aまたは層105cの一方を除去してもよい。
4bと重なる領域)において、絶縁層105を薄くする構成では、電極106が、電極1
04a及び/又は電極104bと重なることにより形成される寄生容量の容量値を大きく
することができる。そのため、当該寄生容量を保持容量として積極的に用いることもでき
る。例えば、当該保持容量を画素の保持容量として用いることができる。このようにトラ
ンジスタ100の近傍において、絶縁層105を薄くしたとしても、電極106に一定の
電位が与えられている場合は、当該電位は電極104a及び/又は電極104bの電位に
影響を与えない。ただし、本発明の実施形態の一態様は、これに限定されない。
に入力される信号と同様の信号が電極106に入力される場合等)には、電極106に与
えられる電位の変化が、電極104a及び/又は電極104bの電位に与える影響を低減
するために、電極106と電極104a及び/又は電極104bとの間において、絶縁層
105の厚さを厚くすることが望ましい。例えば、電極106と電極104a及び/又は
電極104bとの間に層105bが存在することが望ましい。こうして、電極106に与
えられる電位の変化が、電極104a及び/又は電極104bの電位に与える影響を低減
し、例えば、電極104bと接続された電極110に入力される信号にノイズが入るのを
防止することができる。そのため、電極110を画素電極とした場合に、表示装置の表示
品質を良くすることができる。ただし、本発明の実施形態の一態様は、これに限定されな
い。
とも一部に電極106が形成されていても良い。電極106が小さい場合は、電極104
a及び/又は電極104bと、電極106との重なりが小さくなるため、電極106に与
えられる電位の変化が、電極104a及び/又は電極104bの電位に与える影響を低減
することが出来る。
駆動回路や信号線駆動回路)を形成する場合、駆動回路上の全体を領域121としてもよ
い。例えば、駆動回路上の層105b全体を除去してもよい。これは、駆動回路上には画
像表示を行うための表示素子を設ける必要がないため、層105bによる平坦化を行わな
くてもよいためである。または、駆動回路上の層105b全体を除去することによって、
電極や配線によって形成される容量素子(寄生容量)を大きくすることができる。こうし
て、ブートストラップ動作を行うための容量素子(寄生容量)や、ダイナミック回路用の
容量素子(寄生容量)を大きくすることができる。または、駆動回路上の層105b全体
を除去する場合、層105bの一部を残すためのマージンが必要ないため、駆動回路全体
のレイアウト面積を小さくできる。この場合に、駆動回路に含まれるトランジスタ100
のうちの複数のトランジスタ100の電極106は互いに電気的に接続されていてもよい
。または、駆動回路に含まれるトランジスタ100のうちの複数のトランジスタ100に
おいて、電極106は互いに分離されていてもよいし、分離されていなくてもよい。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態2などの他の実施の形態と自由に組み合わせることや、置
き換えて実施することができる。
本実施の形態では、本発明の半導体装置など(表示装置、発光装置など)の一態様につ
いて図面を参照して説明する。
110と電極104bの接続部分の構成例について示す。
bの接続部分の構成例について、図4及び図5を用いて説明する。
bの接続部分を拡大した図である。図4(A)の拡大図において、層105aの開口の端
部と層105bの開口の端部は概略揃った形状となっている。このような開口は、例えば
、層105aとなる膜Aと、層105bとなる膜Bの積層膜を形成した後、同じフォトマ
スクを用いて、膜Aと膜Bをエッチング加工することによって形成することができる。
定されない。例えば、図4(B)に示す構成としてもよい。図4(B)では、層105a
の開口の端部と層105bの開口の端部は揃っておらず、層105bの開口の径は、層1
05aの開口の径よりも大きい(開口の径の差を図中Δx1で示す)。このような形状の
開口は、例えば、図4(A)の拡大図に示した構成を作製した後、層105bをアッシン
グすることによって形成することができる。層105bをアッシングする場合には、層1
05bは有機絶縁層によって形成する。なお、アッシングとは、放電等により生成した活
性酸素分子もしくはオゾン分子もしくは酸素原子等を有機物である層に化学的に作用させ
て灰化させることにより層の一部を除去することである。または、層105aとなる膜A
と、層105bとなる膜Bの積層膜を形成した後、フォトマスクによって膜Aと膜Bをエ
ッチング加工した後、別のフォトマスクによって、エッチング加工された膜Bを更にエッ
チング加工することによって形成することもできる。または、層105aとなる膜Aと、
層105bとなる膜Bの積層膜を形成した後、フォトマスクによって膜Bをエッチング加
工した後、別のフォトマスクによって膜Aをエッチング加工することによって形成するこ
ともできる。膜Aと膜Bを別のフォトマスクによってエッチング加工する場合には、例え
ば、図5(B)に示すように、図4(B)に示す構成より、層105bの開口の径を、層
105aの開口の径よりも更に大きくすることもできる(開口の径の差を図中Δx3で示
す)。または、膜Aと膜Bを別のフォトマスクによってエッチング加工する場合には、例
えば、図5(A)に示すように、層105aの開口の径を、層105bの開口の径よりも
大きくすることもできる(開口の径の差を図中Δx2で示す)。
10と電極104bの接続部分の構成例について示した。しかし、絶縁層105の積層構
造はこれに限定されないため、当該積層構造に応じて、電極110と電極104bの接続
部分は様々な構成とすることができる。
104bの接続部分の構成例について図29に示す。図29(A)は、図26(A)に示
した構成と、当該構成における電極110と電極104bの接続部分を拡大した図である
。図29(A)では、層105bの開口の端部と層105cの開口の端部は揃っておらず
、層105bの開口の径は、層105cの開口の径よりも大きい。図29(B)では、層
105bの開口の端部と層105cの開口の端部は揃っておらず、層105cの開口の径
は、層105bの開口の径よりも大きい。
形成し、フォトマスクによって膜Bをエッチング加工した後、層105cとなる膜Cを形
成し、別のフォトマスクによって膜Cをエッチング加工することによって形成することが
できる。図29(B)に示した形状の開口は、例えば、層105bとなる膜Bと層105
cとなる膜Cの積層膜を形成した後、フォトマスクによって膜Bと膜Cをエッチング加工
した後、別のフォトマスクによって、エッチング加工された膜Cを更にエッチング加工す
ることによって形成することができる。
は概略揃った形状であってもよい。
電極110と電極104bの接続部分の構成例について図30に示す。図30(A)は、
図26(C)に示した構成と、当該構成における電極110と電極104bの接続部分を
拡大した図である。図30(A)では、層105aの開口の端部と層105bの開口の端
部は概略揃っている。層105aの開口の端部及び層105bの開口の端部と、層105
cの開口の端部とは揃っておらず、層105a及び層105bの開口の径は、層105c
の開口の径よりも大きい。図30(B)では、層105aの開口の端部と層105cの開
口の端部は概略揃っている。層105aの開口の端部及び層105cの開口の端部と、層
105bの開口の端部とは揃っておらず、層105bの開口の径は、層105a及び層1
05cの開口の径よりも大きい。
る膜Bの積層膜を形成し、フォトマスクによって膜Bと膜Aをエッチング加工した後、層
105cとなる膜Cを形成し、別のフォトマスクによって膜Cをエッチング加工すること
によって形成することができる。
る膜Bの積層膜を形成し、フォトマスクによって膜Bをエッチング加工した後、層105
cとなる膜Cを形成し、別のフォトマスクによって膜Cと膜Aをエッチング加工すること
によって形成することができる。
と層105cの開口の端部は揃った形状であってもよい。
とが、全て、揃っていない形状であってもよい。その場合、層105aの端部を層105
bが覆うような構成としてもよい。層105bの端部は、層105cが覆ってもよいし、
覆わなくてもよい。
、θ2で示す)と、層105bの開口の端部のテーパー角(図中、θ1で示す)とは、概
略同じであっても良いし、互いに異なっていてもよい。図29に示した構成において、層
105bの開口の端部のテーパー角(図中、θ1で示す)、層105cの開口の端部のテ
ーパー角(図中、θ3で示す)とは、概略同じであっても良いし、互いに異なっていても
よい。図30に示した構成において、層105aの開口の端部のテーパー角(図中、θ2
で示す)と、層105bの開口の端部のテーパー角(図中、θ1で示す)、層105cの
開口の端部のテーパー角(図中、θ3で示す)とは、3つの角度全てが概略同じであって
も良いし、2つの角度が概略同じであっても良いし、3つの角度が互いに異なっていても
よい。
らかにするため、θ1は小さいことが望ましい。例えば、θ2は、θ1よりも大きい方が
望ましい。また例えば、θ3は、θ1よりも大きい方が望ましい。ただし、本発明の実施
形態の一態様は、これに限定されない。
(端部の下端における接線)と当該層の底面とがなす角度をいうものとする。各層の厚さ
や材質、各層に開口を形成する際のエッチング条件等を制御することによって、各層のテ
ーパー角を制御することができる。
示した構成における、電極110と電極104bの接続部分の構成例について示した。し
かしながら、実施の形態1乃至実施の形態3で示したその他の構成の半導体装置において
も、電極110と電極104bの接続部分において、同様の構成を適用することができる
。
成例は、絶縁層105に設けられた開口において、絶縁層105の下に設けられた任意の
電極と絶縁層105の上に設けられた任意の電極とを電気的に接続する接続部分の構成に
適用することができる。例えば、電極110と同じ層に形成される電極と、電極104b
と同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極
110や電極110と同じ層に形成される電極と、電極101や電極101と同じ層に形
成される電極との接続部分の構成にも適用することができる。例えば、電極106や電極
106と同じ層に形成される電極と、電極101や電極101と同じ層に形成される電極
との接続部分の構成にも適用することができる。例えば、電極106や電極106と同じ
層に形成される電極と、電極104bや電極104bと同じ層に形成される電極との接続
部分の構成にも適用することができる。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態3などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、トランジスタ100の電極106と他の電極または配線との電気的
な接続の例について説明する。なお、説明に用いる図面において、先の実施の形態で説明
に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
することによって、電極106に電極101と同じ電位を供給することが出来る。したが
って、トランジスタ100のオン電流を増やすことが出来る。電極106を電極101と
電気的に接続した例を、図6(A)〜図6(E)、図7(A)〜図7(E)、図8(A)
〜図8(E)、図9(D)、図9(E)、図31(A)〜図31(E)、図32(A)〜
図32(E)、図33(A)〜図33(E)、図34(D)、図34(E)に示す。なお
、実施の形態1乃至実施の形態4で述べた様々な図に対しても、これらの図と同様に、電
極106と電極101とを電気的に接続させることができ、同様に図を記述することが出
来る。
する場合に、1画素毎に開口を形成して電極106を電極101と電気的に接続してもよ
い。その結果、コンタクト抵抗や配線抵抗を低くすることが出来る。または、複数の画素
毎に開口を形成して電極106を電極101と電気的に接続してもよい。その結果、レイ
アウト面積を小さくすることが出来る。または、電極106と電極101の電気的接続は
、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。
画素マトリクス領域の外側で行うことにより、画素マトリクス領域の中でのレイアウト面
積を小さくすることが出来る。その結果、開口率を向上させることが出来る。なお、画素
マトリクス領域の外側に、駆動回路が設けられている場合は、電極106と電極101の
電気的接続は、駆動回路と、画素マトリクス領域との間の領域で行うことが好適である。
ことができる。このように接続することによって、電極106に電極104aまたは電極
104bと同じ電位を供給することが出来る。電極106を電極104bと接続した例を
、図13(A)〜図13(E)、図14(A)〜図14(E)、図15(A)〜図15(
E)、図38(A)〜図38(E)、図39(A)〜図39(E)、図40(A)〜図4
0(E)に示す。なお、実施の形態1乃至実施の形態4で述べた様々な図に対しても、こ
れらの図と同様に、電極106と電極104aまたは電極104bとを電気的に接続させ
ることができ、同様に図を記述することが出来る。
する場合に、1画素毎に開口を形成して電極106を電極104bと電気的に接続しても
よいし、複数の画素毎に開口を形成して電極106を電極104bと電気的に接続しても
よい。また、電極106と電極104bの電気的接続は、画素マトリクス領域の中で行っ
てよいし、画素マトリクス領域の外側で行ってもよい。これらにより、上述した場合と同
様、コンタクト抵抗や配線抵抗を低く、及び/又は、レイアウト面積を小さくすることが
出来る。
きる。このように接続させることによって、電極106に電極104b及び電極110と
同じ電位を供給することが出来る。電極106を電極104b及び電極110と接続した
例を、図16(A)〜図16(E)、図17(A)〜図17(E)、図18(A)〜図1
8(E)、図41(A)〜図41(E)、図42(A)〜図42(E)、図43(A)〜
図43(E)に示す。なお、これらの図に示した構成は、電極110と電極106が同じ
導電膜から一体形成される例であり、電極110と電極106をまとめて電極110と表
記している。なお、電極110と電極106が同じ導電膜から形成される例を示したがこ
れに限定されない。電極110と電極106は異なる導電膜をエッチング加工することに
よって形成してもよい。また、電極110と電極106が接することによって電気的に接
続されていてもよい。なお、実施の形態1乃至実施の形態4で述べた様々な図に対しても
、これらの図と同様に、電極106と電極104b及び電極110とを電気的に接続させ
ることができ、同様に図を記述することが出来る。
気的に接続することができる。ここで、電極101と電極101aとは、同じ導電膜を、
同じマスク(レチクル)を用いてエッチングすることにより形成することができる。つま
り、同時にパターニングされている。したがって、電極101と電極101aとは、材質
、厚さなどは、概ね等しい。電極106を電極101aと接続した例を、図10(A)〜
図10(E)、図11(A)〜図11(E)、図12(A)〜図12(E)、図35(A
)〜図35(E)、図36(A)〜図36(E)、図37(A)〜図37(E)に示す。
なお、実施の形態1乃至実施の形態4で述べた様々な図に対しても、これらの図と同様に
、電極106と電極101と同じ層を用いて形成された電極とを電気的に接続させること
ができ、同様に図を記述することが出来る。
する場合に、1画素毎に開口を形成して電極106を電極101aと電気的に接続しても
よいし、複数の画素毎に開口を形成して電極106を電極101aと電気的に接続しても
よい。また、電極106と電極101aの電気的接続は、画素マトリクス領域の中で行っ
てよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極101aは、画素マ
トリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電
層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電
極101aは、別の画素に配置されたゲート信号線、あるいは、同じ画素の中の別のゲー
ト信号線とすることができる。
電極104cと電気的に接続することができる。ここで、電極104aと電極104bと
電極104cとは、同じ導電膜を、同じマスク(レチクル)を用いてエッチングすること
により形成することができる。つまり、同時にパターニングされている。したがって、電
極104aと電極104bと電極104cとは、材質、厚さなどは、概ね等しい。電極1
06を電極104cと接続した例を、図23(A)〜図23(E)、図24(A)〜図2
4(E)、図25(A)〜図25(E)、図49(A)〜図49(E)、図50(A)〜
図50(E)、図51(A)〜図51(E)に示す。なお、図25(A)〜図25(E)
、図51(A)〜図51(E)において、電極104cの下には、半導体層103と同じ
層に形成された半導体層103aが存在する。なお、実施の形態1乃至実施の形態4で述
べた様々な図に対しても、これらの図と同様に、電極106と、電極104aや電極10
4bと同じ層を用いて形成された電極とを電気的に接続させることができ、同様に図を記
述することが出来る。
する場合に、1画素毎に開口を形成して電極106を電極104cと電気的に接続しても
よいし、複数の画素毎に開口を形成して電極106を電極104cと電気的に接続しても
よい。また、電極106と電極104cの電気的接続は、画素マトリクス領域の中で行っ
てよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極104cは、画素マ
トリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電
層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電
極104cは、別の画素に配置された信号線、電源線、あるいは、同じ画素の中の別の信
号線、電源線とすることができる。
とができる。
素列)のトランジスタ100の電極106が、当該画素行(または当該画素列)に設けら
れた容量線に電気的に接続された構成としても良い。または、画素マトリクスの各画素行
(または各画素列)に容量線を設け、各画素行(または各画素列)のトランジスタ100
の電極106が、当該画素行(または当該画素列)の隣の画素行(または画素列)に設け
られた容量線に電気的に接続された構成としても良い。
たは各サブ画素列)に容量線を設け、各サブ画素行(または各サブ画素列)のトランジス
タ100の電極106が、当該サブ画素行(または当該サブ画素列)に設けられた容量線
に電気的に接続された構成としても良い。または、画素マトリクスの1画素が複数のサブ
画素を有する場合には、各画素行(または各画素列)に容量線を設け、各サブ画素行(ま
たは各サブ画素列)のトランジスタ100の電極106が、当該画素行(または当該画素
列)に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリク
スの1画素が複数のサブ画素を有する場合には、各サブ画素行(または各サブ画素列)に
容量線を設け、各サブ画素行(または各サブ画素列)のトランジスタ100の電極106
が、当該サブ画素行(または当該サブ画素列)の隣のサブ画素行(またはサブ画素列)に
設けられた容量線に電気的に接続された構成としても良い。
)において、容量線を共有することができる。その結果、容量線の数を減らすことが出来
る。
に一定の電位(好ましくは、電極101に与えられる電位のうち最も低い電位と等しい電
位、または、それよりも更に低い電位)を与えることが出来る。これによって、トランジ
スタ100のしきい値電圧を制御し、ノーマリオフとすることもできる。更に、電極10
1、電極104aなどとの容量カップリングに起因するノイズが、電極110に入らない
ようにすることができる。
にパルス信号を供給することができる。例えば、コモン反転駆動を行う場合、対向電極と
容量線の電位が、同じ振幅値で変化する場合がある。そのような場合においても、電極1
06に、トランジスタ100がオフ状態となるような低い電位を供給することによって、
トランジスタ100のしきい値電圧を制御し、ノーマリオフとすることもできる。
量線を一方の電極として形成される容量素子の一対の電極間には、半導体層103が挟ま
れないことが好ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
る。例えば、電源線、初期化用配線などとすることができる。例えば、EL素子(有機発
光素子)を用いた表示装置における画素回路に設けられる配線であってもよい。または、
駆動回路(例えば、表示装置における走査線駆動回路や信号線駆動回路等)に設けられる
配線であってもよい。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態4などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、トランジスタ100の電極101(または電極101と同じ層に形
成された電極)と、トランジスタ100の電極104aまたは電極104b(または電極
104aや電極104bと同じ層に形成された電極)との電気的な接続の一例について説
明する。説明には、図19、図44、図45を用いる。なお、説明に用いる図面において
、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する
。
トランジスタ100の電極101と同じ層に形成された電極101aと、電極104aや
電極104bと同じ層に形成された電極104cの電気的な接続の例を示す。
bに設けられた開口191と、絶縁層102と層105aと層105bに設けられた開口
192とにおいて、電極110bによって電気的に接続されている。
た開口193と、絶縁層102と層105aに設けられた開口194とにおいて、電極1
10bによって電気的に接続されている。つまり、電極104cと電極101aの接続部
分109において、層105bは除去されている。
構成に限定されない。例えば、図19(C)や図19(D)に示す構成のように、電極1
04cと電極101aの接続部分109の一部において、層105bが残っていてもよい
。
た開口195と、絶縁層102と層105aと層105bに設けられた開口196とにお
いて、電極110bによって電気的に接続されている。
bに設けられた開口197と、絶縁層102と層105aに設けられた開口198とにお
いて、電極110bによって電気的に接続されている。
いて、トランジスタ100の電極101と同じ層に形成された電極101aと、電極10
4aや電極104bと同じ層に形成された電極104cの電気的な接続の例を示す。
cに設けられた開口441と、絶縁層102と層105bと層105cに設けられた開口
442とにおいて、電極110bによって電気的に接続されている。
た開口443と、絶縁層102と層105cに設けられた開口444とにおいて、電極1
10bによって電気的に接続されている。つまり、電極104cと電極101aの接続部
分109において、層105bは除去されている。
構成に限定されない。例えば、図44(C)や図44(D)に示す構成のように、電極1
04cと電極101aの接続部分109の一部において、層105bが残っていてもよい
。
た開口445と、絶縁層102と層105bと層105cに設けられた開口446とにお
いて、電極110bによって電気的に接続されている。
cに設けられた開口447と、絶縁層102と層105cに設けられた開口448とにお
いて、電極110bによって電気的に接続されている。
ける場合において、トランジスタ100の電極101と同じ層に形成された電極101a
と、電極104aや電極104bと同じ層に形成された電極104cの電気的な接続の例
を示す。
bと層105cに設けられた開口451と、絶縁層102と層105aと層105bと層
105cに設けられた開口452とにおいて、電極110bによって電気的に接続されて
いる。
cに設けられた開口453と、絶縁層102と層105aと層105cに設けられた開口
454とにおいて、電極110bによって電気的に接続されている。つまり、電極104
cと電極101aの接続部分109において、層105bは除去されている。
構成に限定されない。例えば、図45(C)や図45(D)に示す構成のように、電極1
04cと電極101aの接続部分109の一部において、層105bが残っていてもよい
。
cに設けられた開口455と、絶縁層102と層105aと層105bと層105cに設
けられた開口456とにおいて、電極110bによって電気的に接続されている。
bと層105cに設けられた開口457と、絶縁層102と層105aと層105cに設
けられた開口458とにおいて、電極110bによって電気的に接続されている。
ランジスタ100をダイオード接続する場合における、電極104bと電極101の接続
構成に適用することができる。ダイオード接続したトランジスタは、例えば、保護回路や
、駆動回路等に用いることができる。または、電極104cと電極101aとの接続構成
は、ゲート電極と、ソース電極またはドレイン電極とを接続する場合においても、適用す
ることが出来る。例えば、1つの画素の中に、複数のトランジスタを設けて構成されるよ
うな画素回路や、駆動回路において、ゲート電極と、ソース電極またはドレイン電極とを
接続する場合に用いられる。例えば、画素にEL素子(有機発光素子)を有する画素回路
では、複数のトランジスタが設けられており、ゲート電極とソース電極またはドレイン電
極とを接続する場合がある。または、ゲート線を駆動するための回路においても、複数の
トランジスタが設けられている。
5中の開口451〜開口458の形状は、実施の形態4において図4、図5、図29、及
び図30を用いて示した開口の構成と同様の構成を適用することができる。
させることも可能である。例えば、絶縁層102にコンタクトホールを設けて、電極10
4cと電極101aとを直接接続させることも可能である。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態5などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、トランジスタ100が有する寄生容量を大きくする構成、または、
トランジスタ100と電気的に接続される容量素子の容量値を大きくする構成について、
その一例を説明する。説明には、図20、図21、図46、図47を用いる。なお、説明
に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて
示し、説明は省略する。
として層105aと層105bの積層を用いた場合の例であり、図46(A)、図46(
C)、図47(B)、図47(C)は、絶縁層105として層105bと層105cの積
層を用いた場合の例であり、図46(B)、図46(D)、図47(A)、図47(D)
は、絶縁層105として層105aと層105bと層105cの積層を用いた場合の例で
ある。
部分が除去されており、電極104bと電極106の間の寄生容量の容量値(または容量
素子の容量値)が大きい。図中、例えば、破線で囲んだ部分281において寄生容量が生
じる、及び/又は、容量素子が形成される。電極104b、電極106の形状や、電極1
04b上の層105bを除去する範囲等を適宜定めることによって、この容量の値を調整
することができる。
容量が生じる、及び/又は、容量素子が形成される可能性がある。電極104b、電極1
01の形状を適宜定めることによって、この容量の値を調整することができる。
または、容量値の大きな容量素子を形成することが出来る。例えば、トランジスタ100
をブートストラップ動作を行う回路に用いる場合には、ゲートとソース間の容量を大きく
することが好ましい。または、ダイナミック回路において、信号を容量素子に保存する場
合は、その容量素子は大きいことが望ましい。そのため、図20、図21、図46、図4
7等で示した構成のトランジスタ100を用いるのが好ましい。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態6などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、半導体装置など(表示装置、発光装置など)が有する容量素子の構
成について、その一例を説明する。説明には、図22、図48を用いる。なお、説明に用
いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し
、説明は省略する。
の積層を用いた場合の例であり、図48(A)、図48(C)は、絶縁層105として層
105bと層105cの積層を用いた場合の例であり、図48(B)、図48(D)、図
48(E)は、絶縁層105として層105aと層105bと層105cの積層を用いた
場合の例である。
104bと同じ層に形成された電極104cを他方の電極として、容量素子を形成するこ
とができる。この一例を、図22(A)、図22(B)に示す。図中、例えば、破線で囲
まれた部分282に容量素子は形成される。なお、電極106aは、電極106と同じ層
に形成された電極である。なお、図22(A)、図22(B)において、電極106aが
電極104cと電気的に接続されている例を示したが、本発明の実施形態の一態様は、こ
れに限定されない。電極106aは、電極104cと電気的に接続されていなくてもよい
し、電極101aと電気的に接続されていてもよいし、電極101a及び電極104cの
両方と電気的に接続されていてもよいし、部分282上に設けない構成であってもよい。
の電極として、容量素子を形成することができる。この一例を、図22(C)、図22(
D)、図22(E)、図48(A)、図48(B)、図48(C)、図48(D)、図4
8(E)に示す。図中、例えば、破線で囲まれた部分283に容量素子は形成される。
。図22(D)に示す構成において、領域121cの層105bは除去されている。更に
、図22(D)において、電極101aが設けられた幅(紙面左右の方向)よりも広い幅
で層105bを除去した構成が図22(E)である。また、図48(C)及び図48(D
)では、図48(A)、図48(B)において、層105bの一部を除去した構成を示し
ている。図48(C)及び図48(D)に示す構成において、領域121cの層105b
は除去されている。更に、図48(D)において、電極101aが設けられた幅(紙面左
右の方向)よりも広い幅で層105bを除去した構成が図48(E)である。
と同じ層に形成される電極であってもよい。電極101aは電極101であってもよい。
電極104cは電極104であってもよい。
られる容量素子として用いることができる。または、例えば、画素に設けられる保持容量
として用いることができる。または、駆動回路において、信号を保持するための容量素子
として用いることが出来る。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態7などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、実施の形態1乃至実施の形態8において示した構成における、絶縁
層、電極、半導体層等の材料の一例について説明する。
103と同じ層に形成する半導体層も同様の材料を用いることができる。
含んでいてもよい。酸化物半導体としては、例えば、四元系金属の酸化物であるIn−S
n−Ga−Zn−O系酸化物半導体や、三元系金属の酸化物であるIn−Ga−Zn−O
系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物
半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、
Sn−Al−Zn−O系酸化物半導体、Hf−In−Zn−O系酸化物半導体や、二元系
金属の酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、A
l−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物
半導体、In−Mg−O系酸化物半導体や、In−Ga−O系酸化物半導体、一元系金属
の酸化物であるIn−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半
導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外
の元素、例えばSiO2を含ませてもよい。
、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない。また
例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(G
a)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない。
In−Ga−Zn−O系酸化物半導体は、IGZOと呼ぶことができる。
−Zn−O系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組
成比は、原子数比でIn:Sn:Znが、1:2:2、2:1:3、1:1:1、または
20:45:35などを用いる。
ーゲットの組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算する
とIn2O3:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1
(モル数比に換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはI
n:Zn=1.5:1〜15:1(モル数比に換算するとIn2O3:ZnO=3:4〜
15:2)とする。例えば、ターゲットは、原子数比がIn:Zn:O=X:Y:Zのと
き、Z>1.5X+Yとする。
合、ターゲットの組成比は、原子数比で、In:Ga:Zn=1:1:0.5、In:G
a:Zn=1:1:1、又はIn:Ga:Zn=1:1:2とすることができる。
るアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することが
できる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナ
トリウム、カリウム等のアルカリ金属の濃度を低減することができる。
れていても問題がなく、ナトリウム(Na)のようなアルカリ金属が多量に含まれる廉価
なソーダ石灰ガラスも使えると指摘されている(神谷、野村、細野、「アモルファス酸化
物半導体の物性とデバイス開発の現状」、固体物理、2009年9月号、Vol.44、
pp.621−633.)。しかし、このような指摘は適切でない。アルカリ金属は酸化
物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導
体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNa
は、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNa+
となる。また、Naは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素
の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイ
ナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特
性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるト
ランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低
い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が1×1018/c
m3以下、より好ましくは1×1017/cm3以下である場合には、上記不純物の濃度
を低減することが望ましい。具体的に、二次イオン質量分析法によるNa濃度の測定値は
、5×1016/cm3以下、好ましくは1×1016/cm3以下、更に好ましくは1
×1015/cm3以下とするとよい。同様に、Li濃度の測定値は、5×1015/c
m3以下、好ましくは1×1015/cm3以下とするとよい。同様に、K濃度の測定値
は、5×1015/cm3以下、好ましくは1×1015/cm3以下とするとよい。
導体層は、単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。酸化物半導体層としては、c軸配向し、そのab面に垂直な方向から見て、三
角形、六角形、正三角形、または正六角形の原子配列を有し、かつc軸方向に垂直な方向
から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む結晶(
CAAC:C Axis Aligned Crystalともいう。)を含む酸化物を
用いることができる。
り、図69乃至図71は上方向をc軸方向とし、c軸方向と直交する面をab面とする。
なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。
また、図69において、丸で囲まれたO原子は4配位のO原子を示し、二重丸で囲まれた
O原子は3配位のO原子を示す。
子(以下4配位のO原子)と、を有する構造を示す。In原子が1個に対して、近接の酸
素原子のみ示した構造を、ここではサブユニットと呼ぶ。図69(A)の構造は、八面体
構造をとるが、簡単のため平面構造で示している。なお、図69(A)の上半分および下
半分にはそれぞれ3個ずつ4配位のO原子がある。図69(A)に示すサブユニットは電
荷が0である。
子(以下3配位のO原子)と、Ga原子に近接の2個の4配位のO原子と、を有する構造
を示す。3配位のO原子は、いずれもab面に存在する。図69(B)の上半分および下
半分にはそれぞれ1個ずつ4配位のO原子がある。また、In原子も5配位をとるため、
図69(B)に示す構造をとりうる。図69(B)に示すサブユニットは電荷が0である
。
と、による構造を示す。図69(C)の上半分には1個の4配位のO原子があり、下半分
には3個の4配位のO原子がある。または、図69(C)の上半分に3個の4配位のO原
子があり、下半分に1個の4配位のO原子があってもよい。図69(C)に示すサブユニ
ットは電荷が0である。
と、を有する構造を示す。図69(D)の上半分には3個の4配位のO原子があり、下半
分には3個の4配位のO原子がある。図69(D)に示すサブユニットは電荷が+1とな
る。
は1個の4配位のO原子があり、下半分には1個の4配位のO原子がある。図69(E)
に示すサブユニットは電荷が−1となる。
の集合体を1ユニットと呼ぶ。
す6配位のIn原子の上半分の3個のO原子は下方向にそれぞれ3個の近接In原子を有
し、下半分の3個のO原子は上方向にそれぞれ3個の近接In原子を有する。図69(B
)に示す5配位のGa原子の上半分の1個のO原子は下方向に1個の近接Ga原子を有し
、下半分の1個のO原子は上方向に1個の近接Ga原子を有する。図69(C)に示す4
配位のZn原子の上半分の1個のO原子は下方向に1個の近接Zn原子を有し、下半分の
3個のO原子は上方向にそれぞれ3個の近接Zn原子を有する。この様に、金属原子の上
方向の4配位のO原子の数と、そのO原子の下方向にある近接金属原子の数は等しく、同
様に金属原子の下方向の4配位のO原子の数と、そのO原子の上方向にある近接金属原子
の数は等しい。O原子は4配位なので、下方向にある近接金属原子の数と、上方向にある
近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のO原子の数
と、別の金属原子の下方向にある4配位のO原子の数との和が4個のとき、金属原子を有
する二種のサブユニット同士は結合することができる。例えば、6配位の金属原子(In
またはSn)が下半分の4配位のO原子を介して結合する場合、4配位のO原子が3個で
あるため、5配位の金属原子(GaまたはIn)または4配位の金属原子(Zn)のいず
れかと結合することになる。
する。また、このほかにも、層構造の合計の電荷が0となるようにサブユニット同士が結
合して1グループを構成する。
示す。図70(B)に、3つのグループで構成されるユニットを示す。なお、図70(C
)は、図70(B)の層構造をc軸方向から観察した場合の原子配列を示す。
数のみ示し、例えば、Sn原子の上半分および下半分にはそれぞれ3個ずつ4配位のO原
子があることを丸枠の3として示している。同様に、図70(A)において、In原子の
上半分および下半分にはそれぞれ1個ずつ4配位のO原子があり、丸枠の1として示して
いる。また、同様に、図70(A)において、下半分には1個の4配位のO原子があり、
上半分には3個の4配位のO原子があるZn原子と、上半分には1個の4配位のO原子が
あり、下半分には3個の4配位のO原子があるZn原子とを示している。
ら順に4配位のO原子が3個ずつ上半分および下半分にあるSn原子が、4配位のO原子
が1個ずつ上半分および下半分にあるIn原子と結合し、そのIn原子が、上半分に3個
の4配位のO原子があるZn原子と結合し、そのZn原子の下半分の1個の4配位のO原
子を介して4配位のO原子が3個ずつ上半分および下半分にあるIn原子と結合し、その
In原子が、上半分に1個の4配位のO原子があるZn原子2個からなるサブユニットと
結合し、このサブユニットの下半分の1個の4配位のO原子を介して4配位のO原子が3
個ずつ上半分および下半分にあるSn原子と結合している構成である。グループのいくつ
かを結合して1ユニットを構成する。
れ−0.667、−0.5と考えることができる。例えば、In(6配位または5配位)
原子、Zn(4配位)原子、Sn(5配位または6配位)原子の電荷は、それぞれ+3、
+2、+4である。従って、Sn原子を含むサブユニットは電荷が+1となる。そのため
、Sn原子を含む層構造を形成するためには、電荷+1を打ち消す電荷−1が必要となる
。電荷−1をとる構造として、図69(E)に示すように、2個のZn原子を含むサブユ
ニットが挙げられる。例えば、Sn原子を含むサブユニットが1個に対し、2個のZn原
子を含むサブユニットが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0
とすることができる。
には、図70(B)に示したユニットとすることで、In−Sn−Zn−O系の結晶(I
n2SnZn3O8)を得ることができる。なお、得られるIn−Sn−Zn−O系の層
構造は、In2SnZn2O7(ZnO)m(mは0または自然数。)とする組成式で表
すことができる。
や、三元系金属の酸化物であるIn−Ga−Zn−O系酸化物(IGZOとも表記する。
)、In−Al−Zn−O系酸化物、Sn−Ga−Zn−O系酸化物、Al−Ga−Zn
−O系酸化物、Sn−Al−Zn−O系酸化物や、二元系金属の酸化物であるIn−Zn
−O系酸化物、Sn−Zn−O系酸化物、Al−Zn−O系酸化物、Zn−Mg−O系酸
化物、Sn−Mg−O系酸化物、In−Mg−O系酸化物や、In−Ga−O系酸化物、
一元系金属の酸化物であるIn−O系酸化物、Sn−O系酸化物、Zn−O系酸化物など
を用いた場合も同様である。
デル図を示す。
ら順に4配位のO原子が3個ずつ上半分および下半分にあるIn原子が、4配位のO原子
が1個上半分にあるZn原子と結合し、そのZn原子の下半分の3個の4配位のO原子を
介して、4配位のO原子が1個ずつ上半分および下半分にあるGa原子と結合し、そのG
a原子の下半分の1個の4配位のO原子を介して、4配位のO原子が3個ずつ上半分およ
び下半分にあるIn原子と結合している構成である。グループのいくつかを結合して1ユ
ニットを構成する。
図71(B)の層構造をc軸方向から観察した場合の原子配列を示している。
の電荷は、それぞれ+3、+2、+3であるため、In原子、Zn原子およびGa原子か
らなるサブユニットは、電荷が0となる。そのため、これらの組み合わせであれば層構造
の合計の電荷は常に0となる。
の電荷は、それぞれ+3、+2、+3であるため、In原子、Zn原子およびGa原子の
いずれかを含むサブユニットは、電荷が0となる。そのため、これらのサブユニットの組
み合わせであればグループの合計の電荷は常に0となる。
よって作製することができる。ターゲット材料は上述のとおりの材料を用いることができ
る。スパッタリング法を用いてCAAC膜を成膜する場合には、雰囲気中の酸素ガス比が
高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を
行う場合には、酸素ガス比を30%以上とすることが好ましく、40%以上とすることが
より好ましい。雰囲気中からの酸素の補充によって、CAACの結晶化が促進されるから
である。
れる基板を150℃以上に加熱しておくことが好ましく、170℃以上に加熱しておくこ
とがより好ましい。基板温度の上昇に伴って、CAACの結晶化が促進されるからである
。
酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい
。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復
元することができるからである。
AC膜は、当該被成膜面に概略垂直となるc軸を有するため、当該被成膜面に存在する凹
凸は、CAAC膜における結晶粒界の発生を誘発することになるからである。よって、C
AAC膜が成膜される前に当該被成膜表面に対して化学機械研磨(Chemical M
echanical Polishing:CMP)などの平坦化処理を行うことが好ま
しい。また、当該被成膜面の平均ラフネスは、0.5nm以下であることが好ましく、0
.3nm以下であることがより好ましい。
水素(水酸基を含む)が含まれていることがある。本発明の一態様では、酸化物半導体膜
(または、酸化物半導体膜によって形成された酸化物半導体層)中の水分又は水素などの
不純物を低減(脱水化または脱水素化)するために、減圧雰囲気下、窒素や希ガスなどの
不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア(CRDS(キャビティリング
ダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点
換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰
囲気下で、酸化物半導体膜(酸化物半導体層)に加熱処理を施す。
半導体層)中の水分又は水素を脱離させることができる。具体的には、250℃以上75
0℃以下、好ましくは400℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例
えば、500℃、3分間以上6分間以下で行えばよい。加熱処理にRTA法を用いれば、
短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理する
ことができる。
添加する。こうして、酸化物半導体膜(酸化物半導体層)中等における酸素欠陥を低減し
、酸化物半導体膜(酸化物半導体層)をi型化又はi型に限りなく近くすることができる
。
より酸素が多い領域を有する絶縁膜を形成し、その後加熱することによって行うことがで
きる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜(酸化物半導体層)に供給する
ことができる。こうして、酸化物半導体膜(酸化物半導体層)を酸素を過剰に含む状態と
することができる。過剰に含まれる酸素は、例えば、酸化物半導体膜(酸化物半導体層)
を構成する結晶の格子間に存在する。
物半導体層)に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜の
うち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量
論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜(酸化物半導体層)に
接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜(酸化物半導体
層)を挟む構成とすることで、上記効果をより高めることができる。
ても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水
分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、そ
の水素が酸化物半導体膜(酸化物半導体層)へ侵入し、又は水素が酸化物半導体膜(酸化
物半導体層)中の酸素を引き抜き、酸化物半導体膜が低抵抗化(n型化)してしまい、寄
生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜に
なるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性
の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、
窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム
膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸
化物半導体膜(酸化物半導体層)に近い側に形成する。そして、窒素の含有比率が低い絶
縁膜を間に挟んで、酸化物半導体膜(酸化物半導体層)と重なるように、バリア性の高い
絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜(酸化物半導
体層)内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防
ぐことができる。また、酸化物半導体膜(酸化物半導体層)に接するように窒素の比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を
用いた絶縁膜が直接酸化物半導体膜(酸化物半導体層)に接するのを防ぐことができる。
は、酸素雰囲気下で酸化物半導体膜(酸化物半導体層)に加熱処理を施すことによってお
こなってもよい。加熱処理の温度は、例えば100℃以上350℃未満、好ましくは15
0℃以上250℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、
水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純
度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(
即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好
ましい。
加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、2.45
GHzのマイクロ波でプラズマ化した酸素を酸化物半導体膜(酸化物半導体層)に添加す
れば良い。
ることができる。こうして、オフ電流を著しく低減したトランジスタ100が得られる。
シリコンとは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体であ
る。微結晶シリコンは、結晶粒径が2nm以上200nm以下、好ましくは10nm以上
80nm以下、より好ましくは20nm以上50nm以下、さらに好ましくは25nm以
上33nm以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。
このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。
0cm−1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm
−1とアモルファスシリコンを示す480cm−1の間に微結晶シリコンのラマンスペク
トルのピークがある。また、未結合手(ダングリングボンド)を終端するため水素または
ハロゲンを少なくとも1原子%またはそれ以上含んでいる。さらに、ヘリウム、アルゴン
、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させるこ
とで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関す
る記述は、例えば、米国特許4,409,134号で開示されている。
てもよい。トランジスタ100の半導体層103は、多結晶シリコンを含んでいてもよい
。または、トランジスタ100の半導体層103は、有機半導体、カーボンナノチューブ
などを含んでいてもよい。
極も同様の材料を用いることができる。
しては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO
)、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができ
る。なお、電極110は、透光性を有する領域と、反射性を有する領域の両方を含んでい
てもよい。これにより、半透過型の表示装置を構成することが出来る。また、電極110
は反射性を有する導電材料を用いて形成されていてもよい。これにより、反射型の表示装
置を構成することが出来る。または、画素が形成された基板とは逆側に光を放出する構成
(トップエミッション)の発光装置を構成することが出来る。
0と重なるようにトランジスタ100の上部に電極110を設けることにより、開口率を
向上させることが出来る。
極も同様の材料を用いることができる。
しては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO
)、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができ
る。
いてもよい。絶縁層105は無機絶縁層と有機絶縁層の積層を含んでいてもよい。例えば
、層105a及び層105cは無機絶縁層とすることができる。層105bは有機絶縁層
とすることができる。
層105bとして、緑色の有機絶縁層、青色の有機絶縁層、赤色の有機絶縁層などを用い
ることができる。絶縁層105または層105bをブラックマトリクスとする場合には、
絶縁層105または層105bとして、黒色の有機絶縁層を用いることができる。
。ポリイミドを用いることにより、絶縁層105または層105b上に形成される発光素
子の劣化を低減することが可能となる。また、有機絶縁層として感光性の材料を用いても
良い。感光性の材料を用いた膜では、レジストマスクを形成することなく、当該膜のエッ
チング加工を行うこともできる。また、有機絶縁層は、インクジェット法等の液滴吐出法
を用いて形成したものであってもよい。また、インクジェット法等の液滴吐出法を用いて
形成した層をエッチング加工したものであってもよい。例えば、インクジェット法等の液
滴吐出法を用いて形成した層をレジストマスクを用いてエッチング加工したものであって
もよい。
る。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態8などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、半導体装置の作製方法の一態様を示す。
絶縁層102上に、絶縁層102を介して電極101の少なくとも一部と少なくとも一部
が重なる半導体層103を形成する(図59(A))。
極104b上に、絶縁膜591を形成する。絶縁膜591はポジ型の感光性材料によって
形成されているものとする(図59(B))。
ここで、ハーフトーンマスク592は、領域592a、領域592b、領域592cを有
し、互いに露光に用いる光の透過率が異なる。ここで、(領域592cの透過率)>(領
域592bの透過率)>(領域592aの透過率)とする(図59(C))。
、領域121と領域122を有し、領域121が領域122より薄く、且つ、貫通する開
口123を有する絶縁層105を形成することができる(図59(D))。
なくとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の
少なくとも一部を形成する(図59(E))。
限定されない。ネガ型の感光性材料を用いてもよい。また、絶縁膜591として感光性の
材料を用いず、絶縁膜591の上にレジストを形成し、当該レジストをハーフトーンマス
クを用いて露光することによってレジストマスクを形成し、当該レジストマスクを用いて
絶縁膜591をエッチング加工することにより、絶縁層105を形成してもよい。
4a及び電極104bを形成する。ここまでの作製工程は図59と同様である。電極10
4a及び電極104b上に、絶縁膜601aを形成し、絶縁膜601a上に絶縁膜601
bを形成する(図60(A))。
る。ハーフトーンマスク603を用いることによって、レジスト602を露光する。ここ
で、ハーフトーンマスク603は、領域603a、領域603b、領域603cを有し、
互いに露光に用いる光の透過率が異なる。ここで、(領域603cの透過率)>(領域6
03bの透過率)>(領域603aの透過率)とする(図60(B))。
て、互いに厚さが異なる3つの領域を有するレジストマスク604を形成する(図60(
C))。
することによって、領域121と領域122を有し、領域121が領域122より薄く、
且つ、貫通する開口123を有する絶縁層(層105aと層105bの積層)を形成する
ことができる(図60(D))。
くとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の少
なくとも一部を形成する(図60(E))。
がこれに限定されない。ネガ型の感光性材料を用いてもよい。また、レジスト602を用
いず、絶縁膜601bを感光性材料を用いて形成し、絶縁膜601bをハーフトーンマス
クを用いて露光することによって、絶縁層(層105aと層105bの積層)を形成して
もよい。
定されない。例えば、図61に示すような作製工程とすることができる。
24を形成する。こうして、層105bを形成する(図61(B))。
口123を形成する。この際、層105bの一部が更にエッチングされてもよい。こうし
て、領域121と領域122を有し、領域121が領域122より薄く、且つ、貫通する
開口123を有する絶縁層(層105aと層105bの積層)を形成することができる(
図61(C))。
くとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の少
なくとも一部を形成する(図61(D))。
た後、これらの膜のエッチング工程を行う構成を示したがこれに限定されない。例えば、
図62に示すような作製工程とすることができる。
。
する層105aを形成する(図62(B))。
チングされてもよい。こうして、領域121と領域122を有し、領域121が領域12
2より薄く、且つ、貫通する開口123を有する絶縁層(層105aと層105bの積層
)を形成することができる(図62(D))。
くとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の少
なくとも一部を形成する(図62(E))。
膜601a及び絶縁膜601b)から形成する作製工程であって、一方の膜のみ選択的に
除去することにより、領域121と領域122を形成する例を示した。しかしながらこれ
に限定されず、絶縁層105をm(mは自然数)個の膜から形成する作製工程であって、
m個の膜のうち、n個の膜(nはmよりも小さい自然数)のみ選択的に除去することによ
り、領域121と領域122を形成してもよい。
工程は、図26(C)に示す構成の半導体装置の作製工程に対応する。
開口127を有する層105bを形成する(図63(B))。
する開口123を形成する。こうして、領域121と領域122を有し、領域121が領
域122より薄く、且つ、貫通する開口123を有する絶縁層(層105aと層105b
と層105cの積層)を形成することができる(図63(D))。
くとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の少
なくとも一部を形成する(図63(E))。
は異なる工程の例を図64に示す。図64に示す工程は、図26(C)に示す構成におい
て、層105aの端部を層105bが覆っている場合の半導体装置の作製工程に対応する
。
形成したあと、絶縁膜601bを形成する(図64(A))。
を形成する(図64(B))。ここで、開口128は開口128aにおいて形成され、開
口128aよりも径が小さい。
成する。こうして、領域121と領域122を有し、領域121が領域122より薄く、
且つ、貫通する開口123を有する絶縁層(層105aと層105bと層105cの積層
)を形成することができる(図64(D))。
くとも一部が重なる電極106と、領域122の少なくとも一部の上に、電極110の少
なくとも一部を形成する(図64(E))。
た図に示した構成の半導体装置の作製方法を示したが、上記実施の形態において示したそ
の他の構成の半導体装置についても同様に作製することができる。
加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって
、実施の形態1乃至実施の形態9などの他の実施の形態と自由に組み合わせて実施するこ
とができる。
本実施の形態では、実施の形態1乃至実施の形態10で示した半導体装置を、表示装置
に応用した例について説明する。
いることができる。
図1(C)に示した構成の半導体装置を液晶表示装置に用いた場合の画素の断面図である
。図52において、図1と同じ部分は同じ符号を用いて示し、説明は省略する。
きる。電極110は画素電極とすることができる。層105bは、カラーフィルタ及び/
又はブラックマトリクスとすることができる。
、スペーサとして機能させることが出来る。したがって、突起物510によって、トラン
ジスタ100が形成された基板(以下、画素基板と呼ぶ)と液晶層を封止するための基板
(以下、対向基板と呼ぶ)との間隔を制御することができる。なお、突起物510によっ
てブラックマトリクスを形成してもよい。または、突起物510は、液晶分子の配向を制
御するリブとして機能させることが出来る。突起物510によって、液晶分子が倒れる方
向を制御することが出来る。
対向基板は図示していない。なお、対向電極は、画素基板に設けてもよいし、対向基板に
設けてもよい。また、配向膜も図示していないが、配向膜を設けてもよいし、設けなくて
もよい。
は無い領域(例えば、層105bが除去された領域)を埋めるように、層510a及び層
510bを更に設けてもよい。こうして、画素基板上の液晶層に面する部分の凹凸を緩和
することができる。層510a及び層510bは突起物510と異なる材料を用いて形成
してもよいし、同じ材料を用いて形成してもよい。層510a、層510b、及び突起物
510のいずれか又は全てによってブラックマトリクスを形成してもよい。なお、図52
(B)において、層510a及び層510bの一方を設けない構成であってもよい。例え
ば、層510aのみを設ける構成であってもよい。
グラフィ工程によって加工して形成することができる。または、感光性材料を用いて形成
することが出来る。なお、インクジェット等の液滴吐出法によって形成したものであって
もよい。図52では、画素基板上に突起物510を設ける例を示したがこれに限定されず
、対向基板上に突起物を設けてもよい。
れに限定されない。突起物510は、電極110と重ならないように設けることも可能で
ある。また、突起物510は、電極110の一部と重なり、且つ一部と重ならないように
設けることも可能である。また、突起物510は、各画素に設けてもよいし、複数の画素
毎に設けてもよい。突起物510は、画素の配線と一部が重なるように設けてもよいし、
ブラックマトリクスと一部が重なるように設けてもよい。
これに限定されない。実施の形態1乃至実施の形態10において示した半導体装置を液晶
表示装置に適用することができる。例えば、実施の形態1乃至実施の形態10において示
した半導体装置を液晶表示装置に適用し、図52と同様に、突起物510、層510a、
層510bのいずれかを設けることができる。
追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがっ
て、実施の形態1乃至実施の形態10などの他の実施の形態と自由に組み合わせて実施す
ることができる。
本実施の形態では、実施の形態1乃至実施の形態10で示した半導体装置を、表示装置
に応用した例について説明する。
などの画素に用いることができる。
。画素は、トランジスタと、容量素子と、液晶素子とを有する。さらに、ゲート信号線5
51、ソース信号線552、容量線553なども有する。ソース信号線552は、映像信
号線ということもできる。なお、図55(A)〜図55(F)に示した構成の画素では、
1画素の中にサブ画素を有している。当該トランジスタとして、実施の形態1乃至実施の
形態10で示したトランジスタ100を用いることができる。図55(G)は、図55(
A)〜図55(F)中で用いたトランジスタ記号である。図55(G)において、トラン
ジスタ記号と、実施の形態1乃至実施の形態10で示したトランジスタ100の構成との
対応を示す。
図55(H)に示すとおり、液晶素子は、電極110(画素電極に対応)と、電極550
(対向電極に対応)とを有する。また、電極110と電極550の間に液晶層を有する。
形態8で示した寄生容量や容量素子を用いることができる。
用いた表示装置(以下、EL表示装置という)または発光装置の画素に用いることもでき
る。
)〜図56(C)に示す画素は、EL素子560と、トランジスタ562と、トランジス
タ563と、容量素子564とを有する。さらに、ゲート信号線551、ソース信号線5
52、容量線553、電流供給線561なども有する。ソース信号線552は、映像信号
線ともいう。トランジスタ562は、トランジスタ563のゲートに映像信号を供給する
か否かを制御する機能を有する。トランジスタ563は、EL素子560へ供給する電流
を制御する機能を有する。当該トランジスタとして、実施の形態1乃至実施の形態10で
示したトランジスタ100を用いることができる。トランジスタ記号と、実施の形態1乃
至実施の形態10で示したトランジスタ100の構成との対応は、図55(G)に示した
とおりである。
示装置などの駆動回路に用いることができる。駆動回路としては、例えば、画素に信号を
出力する走査線駆動回路や信号線駆動回路に用いることができる。図57(A)及び図5
7(B)に、駆動回路の一部の一例を示す。駆動回路が有するトランジスタ(トランジス
タ701、トランジスタ702、トランジスタ703、トランジスタ704、トランジス
タ705、トランジスタ706、トランジスタ707、トランジスタ708、トランジス
タ709、トランジスタ710、トランジスタ711、トランジスタ712、トランジス
タ713、トランジスタ715、トランジスタ801、トランジスタ802、トランジス
タ803、トランジスタ804、トランジスタ805、トランジスタ806、トランジス
タ807、トランジスタ808、トランジスタ809、トランジスタ810、トランジス
タ811、トランジスタ812、トランジスタ813、トランジスタ814、トランジス
タ815、トランジスタ816、トランジスタ817)の一部、または全部に対して、実
施の形態1乃至実施の形態10で示したトランジスタ100を用いることができる。
た寄生容量や容量素子を用いることができる。
追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがっ
て、実施の形態1乃至実施の形態11などの他の実施の形態と自由に組み合わせて実施す
ることができる。
本実施の形態では、実施の形態1乃至実施の形態10で示した半導体装置を、液晶表示
装置などの表示装置に応用した例について説明する。
また、図53の上面図におけるA1乃至A2の断面図が、図58(A)または図58(B
)である。
と、容量素子531と、液晶素子(または表示素子)とを有する。なお、画素530はサ
ブ画素であってもよい。図53、図58では、液晶素子(または表示素子)の画素電極に
相当する電極110のみ図示しており、対向電極(共通電極)は、図示していない。
採用することが出来る。したがって、トランジスタ100の構成は、実施の形態1乃至実
施の形態10で示した構成と同様であるため、同じ部分は同じ符号で示し、説明は省略す
る。なお、図58(A)は、図1(A)に示した構成のトランジスタ100を適用した例
であり、図58(B)は、図1(C)に示した構成のトランジスタ100を適用した例で
ある。
ことができる。なお、図58(A)では、絶縁層105を薄くした領域121cにおいて
、容量素子531を形成する例である。図58(B)では、層105bを除去した領域1
21cにおいて、容量素子531を形成する例である。図58(B)に示した容量素子5
31の構成は、図22(D)で示した容量素子の構成に対応する。
接続される。トランジスタ100の電極101は、トランジスタのゲート電極となると共
に、ゲート配線としても機能する。電極101と並行に、電極101aが設けられている
。電極101aは、トランジスタ100の電極106に電位を与える配線として機能する
と共に、隣接する行の画素(またはサブ画素)の容量線としても機能する。トランジスタ
100の電極104aはソース電極またはドレイン電極の一方となると共に、ソース配線
としても機能する。ソース配線は、ゲート配線と交差するように設けられている。トラン
ジスタ100の電極104bは、ソース電極またはドレイン電極の他方となり、開口50
1bにおいて、電極110と電気的に接続される。容量素子531の一対の電極のうち一
方は電極110であり、他方は電極101aである。
ができる。なお、電極101aと電極101とを異なる材料によって形成してもよい。
す。また、図54の上面図におけるA1乃至A2の断面図が、図58(C)または図58
(D)である。
と、容量素子532と、液晶素子(または表示素子)とを有する。なお、画素530はサ
ブ画素であってもよい。
あるため、同じ部分は同じ符号で示し、説明は省略する。なお、図58(C)は、図1(
A)に示した構成のトランジスタ100を適用した例であり、図58(D)は、図1(C
)に示した構成のトランジスタ100を適用した例である。このように、トランジスタ1
00として、実施の形態1乃至実施の形態10で示した様々な構成を採用することが出来
る。
ことができる。なお、図58(C)では、絶縁層105を薄くした領域121cにおいて
、容量素子532を形成する例である。図58(D)では、層105bを除去した領域1
21cにおいて、容量素子532を形成する例である。図58(D)に示した容量素子5
31の構成は、図22(E)で示した容量素子の構成に対応する。
続される。トランジスタ100の電極101は、トランジスタのゲート電極となると共に
、ゲート配線としても機能する。電極101と並行に、電極101bが設けられている。
電極101bは容量線として機能する。トランジスタ100の電極104aはソース電極
またはドレイン電極の一方となると共に、ソース配線としても機能する。ソース配線は、
ゲート配線と交差するように設けられている。トランジスタ100の電極104bは、ソ
ース電極またはドレイン電極の他方となり、開口502bにおいて、電極110と電気的
に接続される。容量素子532の一対の電極のうち一方は電極110であり、他方は電極
101bである。
ができる。なお、電極101bと電極101とを異なる材料によって形成してもよい。
されない。また、図53に示した構成において、電極110を複数の開口を有する構成と
してもよい。電極110は任意の形状とすることができる。
とができる。または、反射性を有する領域と透光性を有する領域との両方を含む電極とす
ることができる。電極110として、反射性を有する領域と透光性を有する領域との両方
を含む電極を用いる場合、液晶表示装置を半透過型とすることができる。
いる場合、当該反射性を有する領域に含まれる反射電極が形成された層と同じ層に、同じ
材料を用いて電極106を形成することができる。こうして、トランジスタ100の半導
体層103を遮光することもできる。また、反射性を有する領域と透光性を有する領域と
の両方を含む電極は、透光性の膜と反射性の膜との積層をハーフトーンマスクを用いてエ
ッチング加工することによって形成することもできる。
する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出
来る。表示素子、表示装置、発光素子又は発光装置の一例としては、EL(エレクトロル
ミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)
、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電
流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素
子、エレクトロウェッティング素子、グレーティングライトバルブ(GLV)、プラズマ
ディスプレイパネル(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラ
ミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラス
ト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。EL素子を用い
た表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装
置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面
型ディスプレイ(SED:Surface−conduction Electron−
emitter Disply)などがある。液晶素子を用いた表示装置の一例としては
、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶
ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子イ
ンク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがっ
て、実施の形態1乃至実施の形態12などの他の実施の形態と自由に組み合わせて実施す
ることができる。
本実施の形態では、表示装置を表示モジュールに応用した例について説明する。
01、表示装置902、バックライトユニット903、筐体904を有し、表示装置90
2は、ドライバIC905と電気的に接続されている。また、バックライトユニット90
3には、端子906により電源電圧や信号が供給されている。
ールであってもよい。また、表示モジュールは、フレキシブルプリントサーキット(FP
C)を有していてもよい。図72において、ドライバIC905は、フレキシブルプリン
トサーキット(FPC)によって表示装置902と電気的に接続されていてもよい。また
、表示モジュールは、偏光板や位相差板等の光学フィルムを有していてもよい。
追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがっ
て、実施の形態1乃至実施の形態13などの他の実施の形態と自由に組み合わせて実施す
ることができる。
本実施の形態においては、電子機器の例について説明する。
である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LE
Dランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続
端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフ
ォン5008、等を有することができる。
、赤外線ポート5010、等を有することができる。図67(B)は記録媒体を備えた携
帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表
示部5002、記録媒体読込部5011、等を有することができる。図67(C)はゴー
グル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012
、イヤホン5013、等を有することができる。図67(D)は携帯型遊技機であり、上
述したものの他に、記録媒体読込部5011、等を有することができる。図67(E)は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シ
ャッターボタン5015、受像部5016、等を有することができる。図67(F)は携
帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011
、等を有することができる。図67(G)はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図67(H)は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有すること
ができる。図68(A)はディスプレイであり、上述したものの他に、支持台5018、
等を有することができる。図68(B)はカメラであり、上述したものの他に、外部接続
ポート5019、シャッターボタン5015、受像部5016、等を有することができる
。図68(C)はコンピュータであり、上述したものの他に、ポインティングデバイス5
020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。
図68(D)は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移
動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。
々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など
)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示す
る機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能
、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能
を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数
の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の
一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮し
た画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに
、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラ
に内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができ
る。なお、図67(A)乃至図67(H)、図68(A)乃至図68(D)に示す電子機
器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
ることを特徴とする。
E)は、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ
5025等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するス
ペースを広く必要とすることなく設置可能である。
示す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴
者は表示パネル5026の視聴が可能になる。
形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
ル5028は、自動車の車体5029に取り付けられており、車体の動作又は車体内外か
ら入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を
有していてもよい。
である。図68(H)は、旅客用飛行機の座席上部の天井5030に表示パネル5031
を設けたときの、使用時の形状について示した図である。表示パネル5031は、天井5
030とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮
により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作
することで情報を表示する機能を有する。
たがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノ
レール、鉄道等を含む)、船舶等、様々なものに設置することができる。
いて、その一部分を取り出して、発明の一態様を構成することは可能である。したがって
、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取
り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成す
ることが可能であるものとする。そのため、例えば、能動素子(トランジスタ、ダイオー
ドなど)、配線、受動素子(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有
機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面
または文章において、その一部分を取り出して、発明の一態様を構成することが可能であ
るものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等)を有
して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジスタ、容
量素子等)を抜き出して、発明の一態様を構成することは可能である。別の例としては、
N個(Nは整数)の層を有して構成される断面図から、M個(Mは整数で、M<N)の層
を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、N個
(Nは整数)の要素を有して構成されるフローチャートから、M個(Mは整数で、M<N
)の要素を抜き出して、発明の一態様を構成することは可能である。
いて、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すこと
は、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べ
る図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位
概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが
可能である。
は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能
である。したがって、ある内容について、図に記載されていれば、文章を用いて述べてい
なくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を
構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様
として開示されているものであり、発明の一態様を構成することが可能である。
101 電極
102 絶縁層
103 半導体層
104 電極
105 絶縁層
106 電極
107 絶縁層
110 電極
121 領域
122 領域
123 開口
124 開口
125 開口
126 開口
127 開口
128 開口
191 開口
192 開口
193 開口
194 開口
195 開口
196 開口
197 開口
198 開口
200 絶縁表面
281 部分
282 部分
283 部分
441 開口
442 開口
443 開口
444 開口
445 開口
446 開口
447 開口
448 開口
451 開口
452 開口
453 開口
454 開口
455 開口
456 開口
457 開口
458 開口
510 突起物
530 画素
531 容量素子
532 容量素子
550 電極
551 ゲート信号線
552 ソース信号線
553 容量線
560 EL素子
561 電流供給線
562 トランジスタ
563 トランジスタ
564 容量素子
591 絶縁膜
592 ハーフトーンマスク
602 レジスト
603 ハーフトーンマスク
604 レジストマスク
652 ブラックマトリクス
701 トランジスタ
702 トランジスタ
703 トランジスタ
704 トランジスタ
705 トランジスタ
706 トランジスタ
707 トランジスタ
708 トランジスタ
709 トランジスタ
710 トランジスタ
711 トランジスタ
712 トランジスタ
713 トランジスタ
714 容量素子
715 トランジスタ
801 トランジスタ
802 トランジスタ
803 トランジスタ
804 トランジスタ
805 トランジスタ
806 トランジスタ
807 トランジスタ
808 トランジスタ
809 トランジスタ
810 トランジスタ
811 トランジスタ
812 トランジスタ
813 トランジスタ
814 トランジスタ
815 トランジスタ
816 トランジスタ
817 トランジスタ
901 筐体
902 表示装置
903 バックライトユニット
904 筐体
905 ドライバIC
906 端子
101a 電極
101b 電極
103a 半導体層
104a 電極
104b 電極
104c 電極
105a 層
105b 層
105c 層
106a 電極
108a 導電層
108b 導電層
109 接続部分
110b 電極
121c 領域
128a 開口
131a 端部
131b 端部
132a 端部
132b 端部
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
5018 支持台
5019 外部接続ポート
501a 開口
501b 開口
5020 ポインティングデバイス
5021 リーダ/ライタ
5022 筐体
5023 表示部
5024 リモコン装置
5025 スピーカ
5026 表示パネル
5027 ユニットバス
5028 表示パネル
5029 車体
502a 開口
502b 開口
5030 天井
5031 表示パネル
5032 ヒンジ部
510a 層
510b 層
592a 領域
592b 領域
592c 領域
601a 絶縁膜
601b 絶縁膜
601c 絶縁膜
603a 領域
603b 領域
603c 領域
Claims (2)
- 第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、酸化物半導体層と、第1の絶縁層と、第2の絶縁層と、第3の絶縁層と、を有し、
前記第1の導電層は、トランジスタの第1のゲート電極となり、
前記第1の絶縁層は、前記第1の導電層と、前記酸化物半導体層との間に設けられ、
前記酸化物半導体層は、前記トランジスタのチャネル形成領域を有し、
前記酸化物半導体層の下面全面は、前記第1の絶縁層を介して前記第1の導電層と重なり、
前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、を有し、
前記酸化物半導体層は、前記第1の絶縁層の表面に垂直な方向に沿うようにc軸配向した領域を有し、
前記第2の導電層は、前記トランジスタのソース電極又はドレイン電極の一方となり、
前記第3の導電層は、前記トランジスタのソース電極又はドレイン電極の他方となり、
前記第2の導電層と、前記第3の導電層とは、前記酸化物半導体層上方に形成された第1の導電膜を、エッチング加工する工程を経て形成されたものであり、
前記第2の絶縁層と、前記第3の絶縁層とは、前記第3の導電層と、前記第4の導電層との間に設けられ、
前記第4の導電層は、前記トランジスタの第2のゲート電極となり、
前記第4の導電層と、前記第5の導電層とは、第2の導電膜をエッチング加工する工程を経て形成されたものであり、
前記第5の導電層は、容量素子の一対の電極のうちの一方、及び、画素電極となり、
前記第1の導電層と重なる領域は、前記第2の絶縁層が設けられた領域であって、且つ、前記第3の絶縁層が設けられていない領域を有し、
前記容量素子の一対の電極のうちの他方と重なる領域は、前記第1の絶縁層と、前記第2の絶縁層と、が設けられた領域であって、且つ、前記第3の絶縁層が設けられていない領域を有することを特徴とする表示装置。 - 請求項1において、
前記酸化物半導体層は、水素濃度が1×1018/cm3以下であり、且つ、ナトリウム濃度が5×1016/cm3以下であることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013104790A JP5352752B2 (ja) | 2011-05-05 | 2013-05-17 | 表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011103344 | 2011-05-05 | ||
JP2011103344 | 2011-05-05 | ||
JP2013104790A JP5352752B2 (ja) | 2011-05-05 | 2013-05-17 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012102545A Division JP6005390B2 (ja) | 2011-05-05 | 2012-04-27 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013173057A Division JP5401624B1 (ja) | 2011-05-05 | 2013-08-23 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013219367A JP2013219367A (ja) | 2013-10-24 |
JP5352752B2 true JP5352752B2 (ja) | 2013-11-27 |
Family
ID=47089650
Family Applications (15)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012102545A Active JP6005390B2 (ja) | 2011-05-05 | 2012-04-27 | 半導体装置の作製方法 |
JP2013104790A Active JP5352752B2 (ja) | 2011-05-05 | 2013-05-17 | 表示装置 |
JP2013173057A Active JP5401624B1 (ja) | 2011-05-05 | 2013-08-23 | 表示装置 |
JP2015101821A Active JP6017627B2 (ja) | 2011-05-05 | 2015-05-19 | 表示装置 |
JP2015248698A Active JP6096875B2 (ja) | 2011-05-05 | 2015-12-21 | 表示装置 |
JP2016226757A Active JP6444360B2 (ja) | 2011-05-05 | 2016-11-22 | 半導体装置 |
JP2017026947A Active JP6330067B2 (ja) | 2011-05-05 | 2017-02-16 | 半導体装置 |
JP2018082173A Withdrawn JP2018129542A (ja) | 2011-05-05 | 2018-04-23 | 半導体装置 |
JP2019121249A Active JP6793226B2 (ja) | 2011-05-05 | 2019-06-28 | 表示装置 |
JP2019123490A Active JP6765480B2 (ja) | 2011-05-05 | 2019-07-02 | 表示装置 |
JP2020154504A Active JP7090130B2 (ja) | 2011-05-05 | 2020-09-15 | 表示装置 |
JP2020186573A Active JP7076519B2 (ja) | 2011-05-05 | 2020-11-09 | 表示装置 |
JP2022080727A Active JP7228729B2 (ja) | 2011-05-05 | 2022-05-17 | 表示装置 |
JP2022094886A Withdrawn JP2022118095A (ja) | 2011-05-05 | 2022-06-13 | 液晶表示装置 |
JP2023170310A Pending JP2024012289A (ja) | 2011-05-05 | 2023-09-29 | 表示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012102545A Active JP6005390B2 (ja) | 2011-05-05 | 2012-04-27 | 半導体装置の作製方法 |
Family Applications After (13)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013173057A Active JP5401624B1 (ja) | 2011-05-05 | 2013-08-23 | 表示装置 |
JP2015101821A Active JP6017627B2 (ja) | 2011-05-05 | 2015-05-19 | 表示装置 |
JP2015248698A Active JP6096875B2 (ja) | 2011-05-05 | 2015-12-21 | 表示装置 |
JP2016226757A Active JP6444360B2 (ja) | 2011-05-05 | 2016-11-22 | 半導体装置 |
JP2017026947A Active JP6330067B2 (ja) | 2011-05-05 | 2017-02-16 | 半導体装置 |
JP2018082173A Withdrawn JP2018129542A (ja) | 2011-05-05 | 2018-04-23 | 半導体装置 |
JP2019121249A Active JP6793226B2 (ja) | 2011-05-05 | 2019-06-28 | 表示装置 |
JP2019123490A Active JP6765480B2 (ja) | 2011-05-05 | 2019-07-02 | 表示装置 |
JP2020154504A Active JP7090130B2 (ja) | 2011-05-05 | 2020-09-15 | 表示装置 |
JP2020186573A Active JP7076519B2 (ja) | 2011-05-05 | 2020-11-09 | 表示装置 |
JP2022080727A Active JP7228729B2 (ja) | 2011-05-05 | 2022-05-17 | 表示装置 |
JP2022094886A Withdrawn JP2022118095A (ja) | 2011-05-05 | 2022-06-13 | 液晶表示装置 |
JP2023170310A Pending JP2024012289A (ja) | 2011-05-05 | 2023-09-29 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (8) | US8680529B2 (ja) |
JP (15) | JP6005390B2 (ja) |
KR (8) | KR101426514B1 (ja) |
TW (8) | TW202414842A (ja) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042024B2 (en) * | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
TW202414842A (zh) | 2011-05-05 | 2024-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US9419146B2 (en) | 2012-01-26 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5304939B1 (ja) * | 2012-05-31 | 2013-10-02 | 大日本印刷株式会社 | 光学積層体、偏光板、偏光板の製造方法、画像表示装置、画像表示装置の製造方法及び画像表示装置の視認性改善方法 |
JP5961060B2 (ja) * | 2012-07-18 | 2016-08-02 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR102241249B1 (ko) | 2012-12-25 | 2021-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 저항 소자, 표시 장치, 및 전자기기 |
KR20240105514A (ko) * | 2012-12-25 | 2024-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9905585B2 (en) * | 2012-12-25 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising capacitor |
JP6141777B2 (ja) | 2013-02-28 | 2017-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9608122B2 (en) * | 2013-03-27 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2014157126A1 (en) * | 2013-03-27 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP6230253B2 (ja) * | 2013-04-03 | 2017-11-15 | 三菱電機株式会社 | Tftアレイ基板およびその製造方法 |
KR101619158B1 (ko) | 2013-04-30 | 2016-05-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치 |
TWI802017B (zh) * | 2013-05-16 | 2023-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9754971B2 (en) | 2013-05-18 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI495942B (zh) * | 2013-05-20 | 2015-08-11 | Au Optronics Corp | 畫素結構、顯示面板與畫素結構的製作方法 |
JP6400336B2 (ja) * | 2013-06-05 | 2018-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015195327A (ja) * | 2013-06-05 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
JP6135427B2 (ja) | 2013-09-27 | 2017-05-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
DE112014005486T5 (de) * | 2013-12-02 | 2016-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
JP6387560B2 (ja) * | 2014-01-09 | 2018-09-12 | 株式会社Joled | 薄膜トランジスタ、表示装置および電子機器 |
US9653487B2 (en) * | 2014-02-05 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, module, and electronic device |
CN104835827B (zh) * | 2014-02-11 | 2018-06-05 | 群创光电股份有限公司 | 显示面板 |
TWI545733B (zh) | 2014-02-11 | 2016-08-11 | 群創光電股份有限公司 | 顯示面板 |
KR20160132982A (ko) * | 2014-03-18 | 2016-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
TWI657488B (zh) * | 2014-03-20 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 |
US9297998B2 (en) * | 2014-03-28 | 2016-03-29 | Amazon Technologies, Inc. | Electrode of an electrowetting device |
CN103970392B (zh) * | 2014-04-18 | 2019-10-01 | 京东方科技集团股份有限公司 | 一种触摸屏及显示装置 |
CN106256017B (zh) * | 2014-04-18 | 2020-02-07 | 株式会社半导体能源研究所 | 半导体装置、包括该半导体装置的显示装置 |
KR102188065B1 (ko) * | 2014-05-23 | 2020-12-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
US9722090B2 (en) * | 2014-06-23 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including first gate oxide semiconductor film, and second gate |
WO2016042433A1 (en) * | 2014-09-19 | 2016-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US20160155849A1 (en) * | 2014-12-02 | 2016-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, module, and electronic device |
KR102308669B1 (ko) * | 2014-12-05 | 2021-10-05 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
CN107004722A (zh) * | 2014-12-10 | 2017-08-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
KR102305495B1 (ko) | 2015-01-07 | 2021-09-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
US9954112B2 (en) * | 2015-01-26 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP6754763B2 (ja) * | 2015-07-03 | 2020-09-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
WO2017018416A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
CN105470388B (zh) * | 2015-11-18 | 2018-09-28 | 深圳市华星光电技术有限公司 | 有机半导体薄膜晶体管及其制作方法 |
KR102629293B1 (ko) * | 2015-11-20 | 2024-01-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치 |
WO2017094682A1 (ja) * | 2015-12-01 | 2017-06-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
KR102402599B1 (ko) * | 2015-12-16 | 2022-05-26 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 그 제조 방법 |
CN105739803B (zh) * | 2016-02-26 | 2018-10-12 | 京东方科技集团股份有限公司 | 触摸屏及其制作方法、触摸装置 |
WO2017159625A1 (ja) * | 2016-03-15 | 2017-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
JP6725317B2 (ja) | 2016-05-19 | 2020-07-15 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2017208161A1 (ja) * | 2016-06-03 | 2017-12-07 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
US10242617B2 (en) * | 2016-06-03 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and driving method |
US10475869B2 (en) * | 2016-08-23 | 2019-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device including display element and transistor |
WO2018043643A1 (ja) * | 2016-09-02 | 2018-03-08 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置 |
WO2018061851A1 (ja) * | 2016-09-27 | 2018-04-05 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN106340543B (zh) * | 2016-09-30 | 2017-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板极其制造方法和显示面板 |
WO2018078488A1 (en) * | 2016-10-25 | 2018-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and touch panel input system |
CN108666218A (zh) | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
CN107919365B (zh) * | 2017-11-21 | 2019-10-11 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
CN111656430B (zh) * | 2018-02-01 | 2022-07-26 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
JP6678830B1 (ja) * | 2018-06-27 | 2020-04-08 | 三菱電機株式会社 | 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置 |
CN110112141B (zh) * | 2019-04-26 | 2021-02-02 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及制备方法 |
WO2020230328A1 (ja) * | 2019-05-16 | 2020-11-19 | 三菱電機株式会社 | トランジスタ基板、液晶表示装置、および、トランジスタ基板の製造方法 |
CN110690228B (zh) | 2019-09-06 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
JP2020181985A (ja) * | 2020-06-25 | 2020-11-05 | 株式会社ジャパンディスプレイ | 表示装置 |
JPWO2022238805A1 (ja) * | 2021-05-13 | 2022-11-17 | ||
TWI792336B (zh) * | 2021-06-02 | 2023-02-11 | 力晶積成電子製造股份有限公司 | 金屬氧化物半導體結構的製作方法 |
WO2023126995A1 (ja) * | 2021-12-27 | 2023-07-06 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
CN115425120B (zh) * | 2022-08-09 | 2023-10-20 | 惠科股份有限公司 | 显示面板的制备方法 |
GB2623632A (en) * | 2022-09-26 | 2024-04-24 | Lg Display Co Ltd | Display panel, display device, and method of manufacturing display panel |
Family Cites Families (278)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5225099B2 (ja) | 1972-06-06 | 1977-07-05 | ||
US3862830A (en) | 1973-07-18 | 1975-01-28 | Rca Corp | Method of forming vitreous enclosures for liquid crystal cells |
JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH01134336A (ja) | 1987-11-19 | 1989-05-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
JPH03146927A (ja) | 1989-11-02 | 1991-06-21 | Casio Comput Co Ltd | Tftアクティブマトリックス型液晶表示パネルおよびその製造方法 |
JP3345890B2 (ja) | 1990-08-06 | 2002-11-18 | 株式会社ニコン | システムカメラおよびリアコンバージョンレンズ鏡筒 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH08184839A (ja) | 1994-12-27 | 1996-07-16 | Casio Comput Co Ltd | 液晶表示素子 |
JPH08234212A (ja) | 1995-02-28 | 1996-09-13 | Casio Comput Co Ltd | 液晶表示素子 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JP3007812B2 (ja) | 1995-05-19 | 2000-02-07 | シャープ株式会社 | 液晶表示素子及びその製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP3531048B2 (ja) | 1997-02-20 | 2004-05-24 | 松下電器産業株式会社 | 液晶表示装置 |
JPH11109406A (ja) | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
JP3941901B2 (ja) | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
KR100662059B1 (ko) | 1998-10-12 | 2006-12-27 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
JP4251697B2 (ja) * | 1998-12-28 | 2009-04-08 | シャープ株式会社 | 液晶表示装置 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
US6326682B1 (en) | 1998-12-21 | 2001-12-04 | Kulite Semiconductor Products | Hermetically sealed transducer and methods for producing the same |
US6317186B1 (en) | 1998-12-28 | 2001-11-13 | International Business Machines Corporation | Method for sealing corner regions of a liquid crystal display |
US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
US7288420B1 (en) * | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP3581073B2 (ja) | 2000-03-07 | 2004-10-27 | シャープ株式会社 | イメージセンサおよびその製造方法 |
US8617351B2 (en) | 2002-07-09 | 2013-12-31 | Applied Materials, Inc. | Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction |
US7141757B2 (en) | 2000-03-17 | 2006-11-28 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent |
US6528751B1 (en) | 2000-03-17 | 2003-03-04 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma |
US7220937B2 (en) | 2000-03-17 | 2007-05-22 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination |
US6853141B2 (en) | 2002-05-22 | 2005-02-08 | Daniel J. Hoffman | Capacitively coupled plasma reactor with magnetic plasma control |
US8048806B2 (en) | 2000-03-17 | 2011-11-01 | Applied Materials, Inc. | Methods to avoid unstable plasma states during a process transition |
US7196283B2 (en) | 2000-03-17 | 2007-03-27 | Applied Materials, Inc. | Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface |
US6900596B2 (en) | 2002-07-09 | 2005-05-31 | Applied Materials, Inc. | Capacitively coupled plasma reactor with uniform radial distribution of plasma |
US20070048882A1 (en) | 2000-03-17 | 2007-03-01 | Applied Materials, Inc. | Method to reduce plasma-induced charging damage |
US6894245B2 (en) | 2000-03-17 | 2005-05-17 | Applied Materials, Inc. | Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
US7030335B2 (en) | 2000-03-17 | 2006-04-18 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
TW493282B (en) | 2000-04-17 | 2002-07-01 | Semiconductor Energy Lab | Self-luminous device and electric machine using the same |
US7697099B2 (en) | 2003-11-07 | 2010-04-13 | Sharp Kabushiki Kaisha | Liquid crystal display device and fabrication method thereof |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
US6646284B2 (en) | 2000-12-12 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
JP2002258253A (ja) | 2001-02-28 | 2002-09-11 | Seiko Epson Corp | 液晶装置の製造方法、液晶装置及び電子機器 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002280567A (ja) * | 2001-03-22 | 2002-09-27 | Display Technologies Inc | 表示装置用アレイ基板の製造方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
KR100435203B1 (ko) | 2001-08-17 | 2004-06-09 | 주식회사 진우엔지니어링 | 백라이트용 백색 유기발광소자 및 이를 이용한 액정디스플레이 장치 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
CN1564961A (zh) | 2001-10-03 | 2005-01-12 | 松下电器产业株式会社 | 液晶显示面板 |
CN1200465C (zh) | 2001-10-24 | 2005-05-04 | 翰立光电股份有限公司 | 显示元件的封装结构及其形成方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
TWI283899B (en) | 2002-07-09 | 2007-07-11 | Applied Materials Inc | Capacitively coupled plasma reactor with magnetic plasma control |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US6998776B2 (en) | 2003-04-16 | 2006-02-14 | Corning Incorporated | Glass package that is hermetically sealed with a frit and method of fabrication |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP4413573B2 (ja) | 2003-10-16 | 2010-02-10 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP2005266195A (ja) * | 2004-03-18 | 2005-09-29 | Sharp Corp | 液晶表示装置 |
KR20050077961A (ko) | 2004-01-30 | 2005-08-04 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2005331848A (ja) * | 2004-05-21 | 2005-12-02 | Nec Lcd Technologies Ltd | 液晶表示装置 |
JP2005353287A (ja) | 2004-06-08 | 2005-12-22 | Hitachi Displays Ltd | 有機el素子及びその製造方法 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
EP1624333B1 (en) * | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
JP5152448B2 (ja) | 2004-09-21 | 2013-02-27 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
KR101058458B1 (ko) * | 2004-09-22 | 2011-08-24 | 엘지디스플레이 주식회사 | 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
JP2006165530A (ja) | 2004-11-10 | 2006-06-22 | Canon Inc | センサ及び非平面撮像装置 |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7985677B2 (en) | 2004-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
JP4772395B2 (ja) | 2005-06-24 | 2011-09-14 | 三菱電機株式会社 | 電気光学表示装置およびその製造方法 |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
TW200706060A (en) | 2005-07-28 | 2007-02-01 | Univision Technology Inc | Color filter conversion apparatus and OLED apparatus thereof |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
KR101441579B1 (ko) | 2005-10-06 | 2014-09-22 | 파나소닉 주식회사 | 변기 시트 장치 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR100703158B1 (ko) | 2005-10-24 | 2007-04-06 | 삼성전자주식회사 | 표시장치와 그 제조방법 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
US7431628B2 (en) | 2005-11-18 | 2008-10-07 | Samsung Sdi Co., Ltd. | Method of manufacturing flat panel display device, flat panel display device, and panel of flat panel display device |
US7425166B2 (en) | 2005-12-06 | 2008-09-16 | Corning Incorporated | Method of sealing glass substrates |
JP5178204B2 (ja) | 2005-12-06 | 2013-04-10 | コーニング インコーポレイテッド | フリットで密封されたガラスパッケージおよびその製造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
KR100673765B1 (ko) | 2006-01-20 | 2007-01-24 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
KR100635514B1 (ko) | 2006-01-23 | 2006-10-18 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
KR100712185B1 (ko) | 2006-01-25 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
EP1811570B1 (en) | 2006-01-23 | 2020-11-25 | Samsung Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
US8164257B2 (en) | 2006-01-25 | 2012-04-24 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
KR100688795B1 (ko) | 2006-01-25 | 2007-03-02 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
KR100685854B1 (ko) | 2006-01-25 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
KR100671638B1 (ko) | 2006-01-26 | 2007-01-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치 |
KR100688790B1 (ko) | 2006-01-27 | 2007-03-02 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치 및 그 제조 방법 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
JP5015473B2 (ja) | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタアレイ及びその製法 |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070082644A (ko) | 2006-02-17 | 2007-08-22 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
JP2007256881A (ja) | 2006-03-27 | 2007-10-04 | Sony Corp | ディスプレイ装置 |
KR100732817B1 (ko) | 2006-03-29 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP2007310152A (ja) * | 2006-05-18 | 2007-11-29 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
KR20070117788A (ko) | 2006-06-09 | 2007-12-13 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
US20080001937A1 (en) | 2006-06-09 | 2008-01-03 | Samsung Electronics Co., Ltd. | Display substrate having colorable organic layer interposed between pixel electrode and tft layer, plus method of manufacturing the same and display device having the same |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
US20080032431A1 (en) | 2006-08-03 | 2008-02-07 | Tpo Displays Corp. | Method for fabricating a system for displaying images |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4748456B2 (ja) | 2006-09-26 | 2011-08-17 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
KR101281167B1 (ko) * | 2006-11-22 | 2013-07-02 | 삼성전자주식회사 | 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR20080051756A (ko) | 2006-12-06 | 2008-06-11 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
KR100787463B1 (ko) | 2007-01-05 | 2007-12-26 | 삼성에스디아이 주식회사 | 글래스 프릿, 실링재 형성용 조성물, 발광 장치 및 발광 장치의 제조방법 |
KR100838077B1 (ko) | 2007-01-12 | 2008-06-16 | 삼성에스디아이 주식회사 | 평판 표시장치의 제조방법 |
KR20080067158A (ko) | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 표시장치 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP2008191518A (ja) | 2007-02-07 | 2008-08-21 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
CN101256980B (zh) | 2007-02-28 | 2011-10-26 | 奇美电子股份有限公司 | 有机电致发光显示装置及其制作方法 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP2008276212A (ja) | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
JP2008270061A (ja) | 2007-04-24 | 2008-11-06 | Canon Inc | 表示装置 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP5044273B2 (ja) * | 2007-04-27 | 2012-10-10 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR100883072B1 (ko) | 2007-07-12 | 2009-02-10 | 엘지전자 주식회사 | 표시장치 |
JP2009047967A (ja) * | 2007-08-21 | 2009-03-05 | Seiko Epson Corp | 電気光学装置及び電子機器 |
KR101457362B1 (ko) | 2007-09-10 | 2014-11-03 | 주식회사 동진쎄미켐 | 유리 프릿 및 이를 이용한 전기소자의 밀봉방법 |
KR100897132B1 (ko) | 2007-09-12 | 2009-05-14 | 삼성모바일디스플레이주식회사 | 표시패널 봉지장치 및 이를 이용한 유기전계발광표시장치의 제조방법 |
JP5489423B2 (ja) | 2007-09-21 | 2014-05-14 | 富士フイルム株式会社 | 放射線撮像素子 |
US8008627B2 (en) | 2007-09-21 | 2011-08-30 | Fujifilm Corporation | Radiation imaging element |
US8247730B2 (en) | 2007-09-28 | 2012-08-21 | Corning Incorporated | Method and apparatus for frit sealing with a variable laser beam |
JP4506810B2 (ja) * | 2007-10-19 | 2010-07-21 | ソニー株式会社 | 表示装置 |
JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2009157156A (ja) | 2007-12-27 | 2009-07-16 | Sony Corp | 画素回路および表示装置 |
JP2009175477A (ja) * | 2008-01-25 | 2009-08-06 | Mitsubishi Electric Corp | 液晶パネル及びその製造方法 |
JP5308461B2 (ja) | 2008-02-28 | 2013-10-09 | コーニング インコーポレイテッド | ガラスエンベロープの封止法 |
JP5182993B2 (ja) | 2008-03-31 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
JP5336102B2 (ja) * | 2008-04-03 | 2013-11-06 | 三菱電機株式会社 | Tft基板 |
KR101472849B1 (ko) | 2008-05-09 | 2014-12-15 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널 |
US9041202B2 (en) * | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
KR101488927B1 (ko) * | 2008-07-14 | 2015-02-09 | 삼성디스플레이 주식회사 | 표시기판 |
JP5414213B2 (ja) * | 2008-07-18 | 2014-02-12 | 株式会社ジャパンディスプレイ | 画像表示装置およびその製造方法 |
TWI495108B (zh) * | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
KR101448000B1 (ko) | 2008-08-26 | 2014-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP2010080341A (ja) | 2008-09-26 | 2010-04-08 | Toshiba Mobile Display Co Ltd | 表示装置 |
JP2010080339A (ja) | 2008-09-26 | 2010-04-08 | Toshiba Mobile Display Co Ltd | 表示装置 |
JP5525224B2 (ja) | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR101623958B1 (ko) | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5361651B2 (ja) * | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
KR101980167B1 (ko) * | 2008-11-07 | 2019-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101547855B1 (ko) | 2008-11-18 | 2015-08-28 | 삼성디스플레이 주식회사 | 반도체 박막 트랜지스터 기판과 그 제조 방법 |
TWI654754B (zh) * | 2008-11-28 | 2019-03-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
JP5294929B2 (ja) * | 2009-03-06 | 2013-09-18 | シャープ株式会社 | 半導体装置、tft基板、および表示装置 |
TWI529942B (zh) | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP5251705B2 (ja) | 2009-04-27 | 2013-07-31 | 株式会社島津製作所 | 分析装置制御システム |
CN102422426B (zh) | 2009-05-01 | 2016-06-01 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR20100127051A (ko) * | 2009-05-25 | 2010-12-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
KR20100130850A (ko) * | 2009-06-04 | 2010-12-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
EP2449595B1 (en) * | 2009-06-30 | 2017-07-26 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101073301B1 (ko) * | 2009-07-15 | 2011-10-12 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
KR102181301B1 (ko) | 2009-07-18 | 2020-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
CN105070749B (zh) | 2009-07-18 | 2019-08-09 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
WO2011010542A1 (en) | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI559501B (zh) | 2009-08-07 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
TWI596741B (zh) | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
KR101746198B1 (ko) * | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
WO2011027702A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
KR101697586B1 (ko) * | 2009-09-10 | 2017-01-18 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
KR102246529B1 (ko) * | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102111264B1 (ko) | 2009-09-16 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
JP2011065895A (ja) | 2009-09-17 | 2011-03-31 | Toshiba Corp | ガラス封止体、発光装置及びガラス封止体の製造方法 |
JP2011070797A (ja) | 2009-09-24 | 2011-04-07 | Toshiba Corp | 封止体の製造方法および有機el装置 |
JP5650388B2 (ja) | 2009-10-05 | 2015-01-07 | 三菱電機株式会社 | 有機elパネル、パネル接合型発光装置、有機elパネルの製造方法 |
KR20110037220A (ko) | 2009-10-06 | 2011-04-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
KR102009305B1 (ko) | 2009-11-06 | 2019-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101058113B1 (ko) * | 2009-11-13 | 2011-08-24 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 유기 발광 표시 장치 |
KR101108158B1 (ko) * | 2009-11-30 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 및 그 제조 방법 |
JP5297400B2 (ja) | 2010-02-12 | 2013-09-25 | パナソニック株式会社 | 発光装置 |
KR101084198B1 (ko) * | 2010-02-24 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
KR20110101771A (ko) * | 2010-03-09 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 |
JP2011204645A (ja) | 2010-03-26 | 2011-10-13 | Panasonic Electric Works Co Ltd | 発光装置 |
US8653514B2 (en) | 2010-04-09 | 2014-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
DE112011101969B4 (de) * | 2010-06-11 | 2018-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
KR101783352B1 (ko) * | 2010-06-17 | 2017-10-10 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
KR101108176B1 (ko) | 2010-07-07 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치 |
JP2012041196A (ja) | 2010-08-12 | 2012-03-01 | Asahi Glass Co Ltd | 封着材料層付きガラス部材とそれを用いた電子デバイスおよびその製造方法 |
US8647919B2 (en) * | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
US8545281B2 (en) | 2011-04-13 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing electroluminesccent device |
TW202414842A (zh) * | 2011-05-05 | 2024-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP5947098B2 (ja) | 2011-05-13 | 2016-07-06 | 株式会社半導体エネルギー研究所 | ガラス封止体の作製方法および発光装置の作製方法 |
JP6220497B2 (ja) | 2011-06-09 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
KR102038844B1 (ko) | 2011-06-16 | 2019-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 밀봉체의 제작 방법 및 밀봉체, 그리고 발광 장치의 제작 방법 및 발광 장치 |
JP6111022B2 (ja) | 2011-06-17 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 封止体の作製方法および発光装置の作製方法 |
JP5816029B2 (ja) | 2011-08-24 | 2015-11-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
US9472776B2 (en) | 2011-10-14 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing sealed structure including welded glass frits |
JP2013101923A (ja) | 2011-10-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 分散組成物の加熱方法、及びガラスパターンの形成方法 |
TWI577006B (zh) | 2011-11-29 | 2017-04-01 | 半導體能源研究所股份有限公司 | 密封體、發光裝置、電子裝置及照明設備 |
KR102101167B1 (ko) * | 2012-02-03 | 2020-04-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2014013959A1 (en) * | 2012-07-20 | 2014-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP6142331B2 (ja) * | 2013-04-19 | 2017-06-07 | 株式会社Joled | 薄膜半導体装置、有機el表示装置、及びそれらの製造方法 |
US9754971B2 (en) * | 2013-05-18 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI624936B (zh) * | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
JP5964807B2 (ja) * | 2013-08-30 | 2016-08-03 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル有機電界発光装置及びその製造方法 |
TWI545733B (zh) * | 2014-02-11 | 2016-08-11 | 群創光電股份有限公司 | 顯示面板 |
CN105470279B (zh) * | 2014-09-11 | 2020-02-14 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
US9893239B2 (en) * | 2015-12-08 | 2018-02-13 | Nichia Corporation | Method of manufacturing light emitting device |
KR102490373B1 (ko) * | 2016-02-18 | 2023-01-20 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN109970050B (zh) | 2019-05-14 | 2020-09-04 | 广州特种承压设备检测研究院 | 改性石墨烯及改性石墨烯浆料的制备方法 |
-
2012
- 2012-04-19 TW TW112144804A patent/TW202414842A/zh unknown
- 2012-04-19 TW TW101113951A patent/TWI550865B/zh active
- 2012-04-19 TW TW105139689A patent/TWI654762B/zh active
- 2012-04-19 TW TW107127133A patent/TWI671911B/zh active
- 2012-04-19 TW TW108123615A patent/TWI743509B/zh active
- 2012-04-19 TW TW109137940A patent/TWI792087B/zh active
- 2012-04-19 TW TW105119563A patent/TWI573277B/zh active
- 2012-04-19 TW TW106129810A patent/TWI639237B/zh active
- 2012-04-27 KR KR1020120044841A patent/KR101426514B1/ko active IP Right Grant
- 2012-04-27 JP JP2012102545A patent/JP6005390B2/ja active Active
- 2012-05-03 US US13/462,945 patent/US8680529B2/en active Active
-
2013
- 2013-05-17 JP JP2013104790A patent/JP5352752B2/ja active Active
- 2013-08-23 JP JP2013173057A patent/JP5401624B1/ja active Active
-
2014
- 2014-03-21 US US14/221,753 patent/US9040995B2/en active Active
- 2014-04-11 KR KR1020140043787A patent/KR20140050001A/ko active Application Filing
-
2015
- 2015-05-19 JP JP2015101821A patent/JP6017627B2/ja active Active
- 2015-05-21 US US14/718,333 patent/US9508862B2/en active Active
- 2015-12-21 JP JP2015248698A patent/JP6096875B2/ja active Active
-
2016
- 2016-11-22 JP JP2016226757A patent/JP6444360B2/ja active Active
- 2016-11-23 US US15/360,226 patent/US10283530B2/en active Active
-
2017
- 2017-02-16 JP JP2017026947A patent/JP6330067B2/ja active Active
- 2017-03-23 US US15/467,231 patent/US10068926B2/en active Active
-
2018
- 2018-04-23 JP JP2018082173A patent/JP2018129542A/ja not_active Withdrawn
- 2018-09-04 US US16/120,657 patent/US20190081082A1/en not_active Abandoned
- 2018-12-27 KR KR1020180170430A patent/KR102106027B1/ko active IP Right Grant
-
2019
- 2019-06-28 JP JP2019121249A patent/JP6793226B2/ja active Active
- 2019-07-02 JP JP2019123490A patent/JP6765480B2/ja active Active
- 2019-11-07 KR KR1020190141686A patent/KR102158152B1/ko active IP Right Grant
-
2020
- 2020-09-14 KR KR1020200117496A patent/KR102323191B1/ko active IP Right Grant
- 2020-09-15 JP JP2020154504A patent/JP7090130B2/ja active Active
- 2020-11-09 JP JP2020186573A patent/JP7076519B2/ja active Active
-
2021
- 2021-11-01 KR KR1020210147770A patent/KR102432073B1/ko active IP Right Grant
-
2022
- 2022-01-28 US US17/586,947 patent/US11942483B2/en active Active
- 2022-05-17 JP JP2022080727A patent/JP7228729B2/ja active Active
- 2022-06-13 JP JP2022094886A patent/JP2022118095A/ja not_active Withdrawn
- 2022-08-08 KR KR1020220098390A patent/KR20220115901A/ko active Application Filing
-
2023
- 2023-09-29 JP JP2023170310A patent/JP2024012289A/ja active Pending
-
2024
- 2024-02-07 US US18/435,283 patent/US20240213258A1/en active Pending
- 2024-04-22 KR KR1020240053250A patent/KR20240058069A/ko active Application Filing
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6330067B2 (ja) | 半導体装置 | |
TWI843078B (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5352752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |