DE112011101969B4 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112011101969B4
DE112011101969B4 DE112011101969.6T DE112011101969T DE112011101969B4 DE 112011101969 B4 DE112011101969 B4 DE 112011101969B4 DE 112011101969 T DE112011101969 T DE 112011101969T DE 112011101969 B4 DE112011101969 B4 DE 112011101969B4
Authority
DE
Germany
Prior art keywords
oxide semiconductor
insulating layer
layer
semiconductor layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011101969.6T
Other languages
English (en)
Other versions
DE112011101969T5 (de
Inventor
Shunpei Yamazaki
Yuta ENDO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011101969T5 publication Critical patent/DE112011101969T5/de
Application granted granted Critical
Publication of DE112011101969B4 publication Critical patent/DE112011101969B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Halbleitervorrichtung, umfassend:ein Substrat (100);eine erste Isolierschicht (102), die Silizium und Sauerstoff enthält, über dem Substrat (100);eine Oxidhalbleiterschicht (100) über und in Kontakt mit der ersten Isolierschicht (102);eine Source-Elektrode (108a) und eine Drain-Elektrode (108b) in elektrischer Verbindung mit der Oxidhalbleiterschicht (106);eine zweite Isolierschicht (112) über der Oxidhalbleiterschicht (106), der Source-Elektrode (108a) und der Drain-Elektrode (108b); undeine Gate-Elektrode (114) über der zweiten Isolierschicht (112);wobei die Anzahl von Sauerstoffatomen pro Einheitsvolumen der ersten Isolierschicht (102) mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen der ersten Isolierschicht (102) ist, undwobei die Gate-Elektrode (114) mit der Oxidhalbleiterschicht (106) samt der zweiten Isolierschicht (112), die zwischen der Gate-Elektrode (114) und der Oxidhalbleiterschicht (106) liegt, überlappt.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Man beachte, dass eine Halbleitervorrichtung in vorliegender Beschreibung alle elektronischen Vorrichtungen bezeichnet, die unter Nutzung von Halbleitereigenschaften arbeiten können, wobei elektrooptische Vorrichtungen, Halbleiterschaltungen und elektronische Vorrichtungen allesamt Halbleitervorrichtungen sind.
  • Hintergrund der Erfindung
  • Zunehmend ins Blickfeld gerückt ist eine Technik, durch die Transistoren unter Verwendung von Halbleiterdünnfilmen gebildet werden, die über einem Substrat mit einer isolierenden Oberfläche gebildet sind. Der Transistor findet in einem weiten Bereich von elektronischen Vorrichtungen Anwendung, so beispielsweise bei einer integrierten Schaltung (IC Integrated Circuit) oder einer Bildanzeigevorrichtung (Anzeigevorrichtung). Ein siliziumbasiertes Halbleitermaterial ist gemeinhin als Material für einen Halbleiterdünnfilm bekannt, der bei dem Transistor anwendbar ist. Darüber hinaus ist ein Oxidhalbleiter als weiteres Material ins Blickfeld gerückt.
  • Ein Transistor, dessen aktive Schicht ein amorphes Oxid verwendet, das Indium (In), Gallium (Ga) und Zink (Zn) verwendet und eine Elektronenträgerkonzentration von weniger als 1018 /cm3 aufweist, ist beispielsweise bereits offenbart worden (siehe Patentdruckschrift 1).
  • Von einem Transistor, der einen Oxidhalbleiter beinhaltet, ist bekannt, dass bei ihm ein Problem hinsichtlich geringer Betriebssicherheit aufgrund einer hohen Wahrscheinlichkeit der Änderung von elektrischen Eigenschaften auftritt, obwohl der Transistor, der einen Oxidhalbleiter beinhaltet, bei einer höheren Geschwindigkeit als ein Transistor, der amorphes Silizium beinhaltet, betrieben werden kann und einfacher als ein Transistor, der polykristallines Silizium beinhaltet, hergestellt werden kann. So ändert sich beispielsweise die Schwellenspannung des Transistors nach einer Lichtbestrahlung oder einem BT-Belastungstest (Bias Temperature BT, Vortemperatur). Man beachte, dass in vorliegender Beschreibung die Schwellenspannung eine Gate-Spannung beschreibt, die zum Einschalten eines Transistor von Nöten ist. Die Gate-Spannung betrifft eine Potenzialdifferenz zwischen einer Source und einem Gate, wenn das Potenzial der Source als Bezugspotenzial verwendet wird.
  • Patentdruckschriften
  • US 2010/0123132 A1 befasst sich mit einer Dünnfilmvorrichtung und einer Fertigungsmethode dafür. Eine entsprechende Dünnfilmvorrichtung ist eine Dünnfilmvorrichtung, die einen Oxidhalbleiterfilm, welcher auf einem Substrat abgelagert ist, als aktive Schicht nutzt, wobei der Oxidhalbleiterfilm ein amorpher Oxidhalbleiter ist, der mit gepulstem Licht bestrahlt wird.
  • US 2007/0272922 A1 beschreibt einen ZNO-Dünnfilmtransistor und ein Verfahren zum Formen desselben. Beispielhafte Ausführungsformen beziehen sich auf einen Zinkoxid-(ZnO) Dünnfilmtransistor, der bei geringerer Temperatur hergestellt werden kann, und ein Verfahren zum Formen desselben.
  • US 2008/0038882 A1 beschreibt eine Dünnfilmvorrichtung und ein Verfahren zum Herstellen derselben. Dabei wird eine Dünnfilmvorrichtung, wie etwa ein Dünnfilmtransistor, bereitgestellt, der in der Lage ist, die Erzeugung von Sauerstofffehlstellen an einer Grenzfläche zu steuern, und erwünschte Verhaltensweisen bereitzustellen.
  • JP 2006-165528 A befasst sich mit einer Bildanzeigevorrichtung. Die Aktivmatrix-Bildanzeigevorrichtung besitzt ein amorphes Oxid, das als Aktivschicht eines Feldeffekttransistors genutzt wird, um ein Lichtsteuerungselement anzusteuern. Die Aktivschicht des Feldeffekttransistors ist ein amorphes Oxid, das eine Elektronenladungsträger-Konzentration von weniger als 1018/cm3 hat.
  • Offenbarung der Erfindung
  • Eine Änderung der Schwellenspannung eines einen Oxidhalbleiter beinhaltenden Transistors infolge einer Lichtbestrahlung oder eines BT-Tests senkt die Betriebssicherheit des einen Oxidhalbleiter beinhaltenden Transistors merklich. Daher besteht eine Aufgabe eines Ausführungsbeispieles der vorliegenden Erfindung darin, die Betriebssicherheit einer einen Oxidhalbleiter beinhaltenden Halbleitervorrichtung zu verbessern.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist ein Halbleiter oder ein Verfahren zum Herstellen der Halbleitervorrichtung, der/das auf dem technischen Gedanken beruht, dass ein Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) als Basisisolierschicht oder Schutzisolierschicht in Kontakt mit einer Oxidhalbleiterschicht in einem einen Oxidhalbleiter beinhaltenden Transistor verwendet wird. Bei dem Sauerstoffüberschuss aufweisenden Siliziumoxid (SiOx mit X > 2) ist die Anzahl von Sauerstoffatomen pro Einheitsvolumen mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen. Die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen werden durch Rutherford'sche Rückstreuspektrometrie gemessen.
  • Man beachte, dass bei einem herkömmlichen einen Oxidhalbleiter beinhaltenden Transistor die Reinheit einer Oxidhalbleiterschicht niedrig ist, und elektrische Eigenschaften in einigen Fällen, so beispielsweise infolge des Einwirkens von Wasserstoff, Feuchtigkeit oder dergleichen in dem Oxidhalbleiter oder infolge des Einflusses eines Sauerstoffmangels in dem Oxidhalbleiter, instabil werden.
  • Bei einem derartigen Transistor werden dann, wenn eine positive Spannung an einer Gate-Elektrode anliegt, Wasserstoffionen mit positiver Ladung, die in der Oxidhalbleiterschicht vorhanden sind, zu einer Hinterkanalseite (einer Seite entgegengesetzt bzw. gegenüberliegend zu einer Seite, wo eine Gate-Isolierschicht ausgebildet ist) transferiert und sammeln sich an einer Oxidhalbleiterschichtseite einer Grenzfläche zwischen der Oxidhalbleiterschicht und einer Isolierschicht mit Bereitstellung auf der Hinterkanalseite. Die positive Ladung wird von den gesammelten Wasserstoffionen zu Ladungseinfangzentren hin (so beispielsweise einem Wasserstoffatom, Wasser oder einer Verunreinigung) in der Isolierschicht transferiert, wodurch sich eine negative Ladung auf der Hinterkanalseite der Oxidhalbleiterschicht sammelt. Mit anderen Worten, es entsteht ein parasitärer Kanal auf der Hinterkanalseite des Transistors, und es verschiebt sich die Schwellenspannung zur negativen Seite hin, sodass der Transistor tendenziell normalerweise an (on) ist.
  • Um eine Änderung der elektrischen Eigenschaften des Transistors zu unterdrücken, ist es daher wichtig, dass die Isolierschicht keine Verunreinigungen beinhaltet, die als Ladungseinfangzentren dienen, oder dass der Gehalt an Verunreinigungen äußerst gering ist. Beinhaltet die Isolierschicht keine Verunreinigungen, die als Ladungseinfangzentren dienen, oder ist der Gehalt an Verunreinigungen äußerst gering, so wird die positive Ladung nicht einfach transferiert, und es wird eine Schwellenspannung des Transistors unterdrückt, sodass der Transistor normalerweise aus (off) sein kann.
  • Wenn darüber hinaus eine negative Spannung an der Gate-Elektrode anliegt, werden Wasserstoffionen, die in der Oxidhalbleiterschicht vorhanden sind, zu der Gate-Isolierschichtseite transferiert und sammeln sich auf der Oxidhalbleiterschichtseite der Grenzfläche zwischen der Oxidhalbleiterschicht und der Gate-Isolierschicht. Im Ergebnis verschiebt sich die Schwellenspannung des Transistors zur negativen Seite.
  • Man beachte, dass dann, wenn das Anliegen der Spannung an der Gate-Elektrode aufhört und der Transistor übrig bleibt, die positive Ladung von dem Ladungseinfangzentrum freigegeben wird, und sich die Schwellenspannung des Transistors zur positiven Seite hin verschiebt, wodurch eine Rückkehr in den Anfangszustand erfolgt, oder sich zur positiven Seite hin über den Anfangszustand hinaus verschiebt. Diese Phänomene weisen auf das Vorhandensein von leicht zu transferierenden Ionen in der Oxidhalbleiterschicht hin. Man kann davon ausgehen, dass ein Ion, das äußerst einfach transferiert wird, ein Wasserstoffion ist, da es das kleinste Atom ist.
  • Man beachte, dass bei einem Bottom-Gate-Transistor dann, wenn eine Oxidhalbleiterschicht über einer Gate-Isolierschicht gebildet und sodann eine Wärmebehandlung daran vorgenommen wird, nicht nur Wasser oder Wasserstoff, das/der in der Oxidhalbleiterschicht enthalten ist, sondern auch Wasser oder Wasserstoff, das/der in der Gate-Isolierschicht enthalten ist, entfernt werden kann. Entsprechend beinhaltet die Gate-Isolierschicht eine kleine Anzahl von Ladungseinfangzentren.
  • Wird die Oxidhalbleiterschicht mit Licht bestrahlt, das eine optische Energie einer gegebenen Menge oder mehr aufweist, so kann die Bindung eines Metallelementes (M) und eines Wasserstoffatoms (H) (auch als M-H-Bindung bezeichnet) in der Oxidhalbleiterschicht aufgebrochen werden. Man beachte, dass die optische Energie mit einer Wellenlänge von annähernd 400 nm gleich oder im Wesentlichen gleich der Bindungsenergie eines Metallelementes und eines Wasserstoffatoms ist. Wird eine negative Gate-Vorspannung an einem Transistor angelegt, bei dem die Bindung eines Metallelementes und eines Wasserstoffatoms in einer Oxidhalbleiterschicht aufgebrochen ist, so wird ein Wasserstoffion, das von einem Metallelement gelöst ist, zu einer Gate-Elektrodenseite hingezogen, sodass die Verteilung von Ladung geändert wird, die Schwellenspannung des Transistors sich zur negativen Seite verschiebt und der Transistor tendenziell normalerweise an (on) ist.
  • Man beachte, dass Wasserstoffionen, die durch Lichtbestrahlung und Anlegen der negativen Gate-Vorspannung an dem Transistor zur Grenzfläche mit einer Gate-Isolierschicht transferiert werden, durch Beenden des Anlegens der Spannung in den Anfangszustand zurücktransferiert werden. Dies kann als typisches Beispiel für einen Ionentransfer in der Oxidhalbleiterschicht betrachtet werden.
  • Um eine derartige Änderung der elektrischen Eigenschaften durch Anlegen einer Spannung (BT-Verschlechterung) oder eine derartige Änderung der elektrischen Eigenschaften durch Lichtbestrahlung (Lichtverschlechterung) zu verringern, ist wirkungsvoll, ein Wasserstoffatom oder eine ein Wasserstoffatom enthaltende Verunreinigung, so beispielsweise Wasser, aus einer Oxidhalbleiterschicht gründlich zu entfernen, um die Oxidhalbleiterschicht gut zu reinigen.
  • Die Ladungsdichte, die nur 1×1015 cm-3 in der Oxidhalbleiterschicht beträgt, oder die Ladung pro Einheitsfläche, die nur 1×1010 cm-2 beträgt, beeinträchtigt die Eigenschaften des Transistors nicht oder allenfalls sehr geringfügig. Daher wird vorgezogen, wenn die Ladungsdichte kleiner oder gleich 1×1015 cm-3 ist.
  • Man beachte, dass ein Sauerstoffatom (O) und ein Wasserstoffatom (H) gekoppelt und durch Einbringen von Sauerstoff in die Oxidhalbleiterschicht stabilisiert werden. Daher wird vorgezogen, wenn Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) als Basisisolierschicht oder Schutzisolierschicht in Kontakt mit der Oxidhalbleiterschicht auf der Hinterkanalseite verwendet wird. Das Sauerstoffüberschuss aufweisende Siliziumoxid kann Sauerstoff in die Oxidhalbleiterschicht oder die Grenzfläche hiervon einbringen. Bei dem Sauerstoffüberschuss aufweisenden Siliziumoxid (SiOx mit X > 2) ist die Anzahl von Sauerstoffatomen pro Einheitsvolumen mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen. Die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen wird durch Rutherford'sche Rückstreuspektrometrie gemessen.
  • Bei Siliziumoxid ist allgemein bekannt, dass SiOx mit X = 2 chemisch stabil ist. Für den Fall von SiOx mit X > 2 wird ein Überschuss an Sauerstoff über dem stöchiometrischen Anteil ohne Weiteres nach außen unter Einwirkung von Energie, so beispielsweise von Wärme, abgegeben.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist eine Halbleitervorrichtung oder ein Verfahren zur Herstellung der Halbleitervorrichtung auf Basis des technischen Gedankens, dass Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) als Basisisolierschicht in einem einen Oxidhalbleiter beinhaltenden Top-Gate-Transistor verwendet wird.
  • Unter Verwendung des Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) als Basisisolierschicht kann Ladung oder dergleichen, die durch den Betrieb einer Halbleitervorrichtung oder dergleichen verursacht werden kann, in ausreichendem Maße davor bewahrt werden, an der Grenzfläche zwischen der Basisisolierschicht und der Oxidhalbleiterschicht eingefangen zu werden. Dieser Effekt ergibt sich aus einer Verringerung der Grenzflächenzustandsdichte der Oxidhalbleiterschicht und der Basisisolierschicht durch einen Überschuss an Sauerstoff über dem stöchiometrischen Anteil in der Basisisolierschicht.
  • Mit anderen Worten, es verringert ungeachtet der Schwierigkeit einer Unterbindung des Einfangens von Ladung an der Grenzfläche zwischen der Basisisolierschicht und der Oxidhalbleiterschicht bei Erzeugung eines Sauerstoffmangels in der Oxidhalbleiterschicht durch Verwenden eines Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) für die Basisisolierschicht ein Überschuss an Sauerstoff über dem stöchiometrischen Anteil die Grenzflächenzustandsdichte und den Sauerstoffmangel der Oxidhalbleiterschicht, und es kann der Einfluss des Einfangens von Ladung an der Grenzfläche zwischen der Oxidhalbleiterschicht und der Basisisolierschicht verringert werden.
  • In einigen Fällen kann Ladung infolge des Sauerstoffmangels der Oxidhalbleiterschicht erzeugt werden. Im Allgemeinen dient ein Sauerstoffmangel in einer Oxidhalbleiterschicht als Donor, um ein Elektron, das ein Träger ist, zu erzeugen. Im Ergebnis verschiebt sich die Schwellenspannung eines Transistors in der negativen Richtung. Demgegenüber wird Sauerstoff aus der Basisisolierschicht dem Sauerstoffmangel in der Oxidhalbleiterschicht zugeführt, wodurch eine Verschiebung der Schwellenspannung in der negativen Richtung unterdrückt wird.
  • Auf diese Weise ergibt sich entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung ein Effekt aus der Verwendung von Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) für die Basisisolierschicht.
  • Durch den vorbeschriebenen Effekt der Unterdrückung des Einfangens von Ladung an der Grenzfläche zwischen der Basisisolierschicht und der Oxidhalbleiterschicht kann eine Fehlfunktion, so beispielsweise die Zunahme eines Aus-Zustands-Stromes (off state current) des einen Oxidhalbleiter beinhaltenden Transistors, oder eine Änderung der Schwellenspannung unterdrückt werden, und es kann zudem die Betriebssicherheit der Halbleitervorrichtung verbessert werden.
  • Man beachte, dass die Basisisolierschicht vorzugsweise eine ausreichende Dicke in Bezug auf die Oxidhalbleiterschicht aufweist. Dies rührt daher, dass die Zufuhr von Sauerstoff zu der Oxidhalbleiterschicht gegebenenfalls nicht ausreichend ist, wenn die Basisisolierschicht in Bezug auf die Oxidhalbleiterschicht dünn ist. Die Ausdruck „mit ausreichender Dicke“ bedeutet, dass ein Siliziumoxidfilm eine Dicke von mehr als 100 nm aufweist.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: eine Basisisolierschicht, eine Oxidhalbleiterschicht, eine Source-Elektrode und eine Drain-Elektrode, die elektrisch mit der Oxidhalbleiterschicht verbunden sind, wovon ein Gate-Isolierschichtteil in Kontakt mit der Oxidhalbleiterschicht ist, und eine Gate-Elektrode über der Gate-Isolierschicht. Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) wird als Basisisolierschicht verwendet.
  • Bei vorbeschriebener Struktur kann eine Schutzisolierschicht, die die Gate-Isolierschicht und die Gate-Elektrode bedeckt, beinhaltet sein. Darüber hinaus kann eine leitfähige Schicht unter der Oxidhalbleiterschicht vorgesehen sein.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist eine Halbleitervorrichtung oder ein Verfahren zum Herstellen der Halbleitervorrichtung, die/das auf dem technischen Gedanken beruht, dass Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) für eine Schutzisolierschicht in einem einen Oxidhalbleiter beinhaltenden Bottom-Gate-Transistor verwendet wird.
  • Durch Verwenden des Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) für die Schutzisolierschicht kann in ausreichendem Maße verhindert werden, dass Ladung oder dergleichen, die durch den Betrieb einer Halbleitervorrichtung oder dergleichen verursacht wird, an der Grenzfläche zwischen der Schutzisolierschicht und der Oxidhalbleiterschicht eingefangen wird. Dieser Effekt ergibt sich aus einer Verringerung der Grenzflächenzustandsdichte zwischen der Oxidhalbleiterschicht und der Schutzisolierschicht durch einen Überschuss an Sauerstoff über dem stöchiometrischen Anteil in der Schutzisolierschicht.
  • Mit anderen Worten, es verringert trotz der Schwierigkeit der Unterdrückung des Einfangens von Ladung an der Grenzfläche zwischen der Schutzisolierschicht und der Oxidhalbleiterschicht bei Erzeugung eines Sauerstoffmangels in der Oxidhalbleiterschicht durch Verwenden von Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) für die Schutzisolierschicht ein Überschuss an Sauerstoff über dem stöchiometrischen Anteil die Grenzflächenzustandsdichte und den Sauerstoffmangel der Oxidhalbleiterschicht, weshalb der Einfluss des Einfangens der Ladung an der Grenzfläche zwischen der Oxidhalbleiterschicht und der Schutzisolierschicht verringert werden kann.
  • Auf diese Weise ergibt sich entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung ein Effekt aus der Verwendung von Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) für die Schutzisolierschicht.
  • Durch den vorbeschriebenen Effekt der Unterdrückung des Einfangens von Ladung an der Grenzfläche zwischen der Schutzisolierschicht und der Oxidhalbleiterschicht können eine Fehlfunktion, so beispielsweise die Zunahme eines Aus-Zustands-Stromes (off state current) des einen Oxidhalbleiter beinhaltenden Transistors, oder eine Änderung der Schwellenspannung unterdrückt werden, und es kann die Betriebssicherheit der Halbleitervorrichtung verbessert werden.
  • Man beachte, dass die Schutzisolierschicht vorzugsweise eine ausreichende Dicke in Bezug auf die Oxidhalbleiterschicht aufweist. Dies rührt daher, dass die Zufuhr von Sauerstoff zu dem Oxidhalbleiter unzureichend sein kann, wenn die Schutzisolierschicht in Bezug auf die Oxidhalbleiterschicht dünn ist.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: eine Basisisolierschicht; eine Gate-Elektrode; eine Gate-Isolierschicht; eine Oxidhalbleiterschicht über der Gate-Elektrode, wobei die Gate-Isolierschicht dazwischen vorgesehen ist; eine Source-Elektrode und eine Drain-Elektrode, die elektrisch mit der Oxidhalbleiterschicht verbunden sind; und eine Schutzisolierschicht, wovon ein Teil in Kontakt mit der Oxidhalbleiterschicht ist, über der Source-Drain-Elektrode bzw. der Source-Elektrode und der Drain-Elektrode. Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) wird für die Schutzisolierschicht verwendet.
  • Bei der vorbeschriebenen Struktur wird eine leitfähige Schicht unter der Oxidhalbleiterschicht bereitgestellt.
  • In vorstehender Struktur kann eine Kanallänge L des Transistors, die durch den Abstand zwischen der Source-Elektrode und der Drain-Elektrode bestimmt wird, größer oder gleich 10 nm oder kleiner oder gleich 10 µm, vorzugsweise 0,1 µm bis 0,5 µm, sein. Die Kanallänge L kann 10 µm oder mehr betragen. Eine Kanalbreite W kann größer oder gleich 10 µm sein.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung wird Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) als Basisisolierschicht einer Top-Gate-Struktur oder für eine Schutzisolierschicht einer Bottom-Gate-Struktur verwendet, und es kann die Instabilität der elektrischen Eigenschaften vor und nach der Lichtbestrahlung oder einem BT-Test verbessert werden. Entsprechend wird ein Transistor mit stabilen elektrischen Eigenschaften bereitgestellt.
  • Figurenliste
  • Die begleitende Zeichnung setzt sich wie folgt zusammen.
    • 1A bis 1C sind eine Planansicht und Querschnittsansichten zur Darstellung eines Beispieles einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 2A bis 2D sind Querschnittsansichten zur jeweiligen Darstellung eines Beispieles einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 3A bis 3E sind Querschnittsansichten zur Darstellung eines Beispieles eines Herstellungsprozesses einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 4A bis 4E sind Querschnittsansichten zur Darstellung eines Beispieles eines Herstellungsprozesses einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 5A bis 5E sind Querschnittsansichten zur Darstellung eines Beispieles eines Herstellungsprozesses einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 6A bis 6E sind Querschnittsansichten zur Darstellung eines Beispieles eines Herstellungsprozesses einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 7A bis 7E sind Querschnittsansichten zur Darstellung eines Beispieles eines Herstellungsprozesses einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 8A bis 8C zeigen jeweils einen Modus einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 9 zeigt einen Modus einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 10 zeigt einen Modus einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 11 zeigt einen Modus einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 12A bis 12F zeigen jeweils ein elektronisches Gerät als Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist.
    • 13A und 13B zeigen jeweils Transistoreigenschaften einer Halbleitervorrichtung, die ein Beispiel der vorliegenden Erfindung ist.
    • 14 zeigt ein Emissionsspektrum einer Lichtquelle, die bei einem Beispiel der vorliegenden Erfindung verwendet wird.
    • 15A und 15B zeigen jeweils Transistoreigenschaften einer Halbleitervorrichtung, die ein Beispiel der vorliegenden Erfindung ist.
    • 16 zeigt eine Struktur einer Halbleitervorrichtung, die bei einem Beispiel der vorliegenden Erfindung verwendet wird.
  • Optimale Ausführungsweise der Erfindung
  • Nachstehend werden Ausführungsbeispiele der vorliegenden Erfindung detailliert unter Bezugnahme auf die begleitende Zeichnung beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die nachstehende Beschreibung beschränkt. Es erschließt sich einem Fachmann auf dem einschlägigen Gebiet, dass der Modus und die Details auf verschiedene Weisen geändert werden können. Daher ist die vorliegende Erfindung nicht auf die Beschreibung der Ausführungsbeispiele beschränkt gedacht. Beim Beschreiben der Strukturen der vorliegenden Erfindung anhand der Zeichnung werden dieselben Bezugszeichen gemeinsam für dieselben Teile bzw. Abschnitte in verschiedenen Figuren verwendet. Man beachte, dass dasselbe Schraffiermuster bei ähnlichen Teilen verwendet wird und dass ähnliche Teile in einigen Fällen nicht eigens durch Bezugszeichen bezeichnet werden.
  • Man beachte zudem, dass Ordnungszahlen wie „erster“ und „zweiter“ in der vorliegenden Beschreibung aus Gründen der Einfachheit benutzt werden und nicht die Reihenfolge von Schritten oder die Reihenfolge der Stapelung der Schichten angeben. Darüber hinaus sind Ordnungszahlen in vorliegender Beschreibung keine speziellen Begriffe, die die vorliegende Erfindung spezifizieren.
  • Ausführungsbeispiel 1
  • Beim vorliegenden Ausführungsbeispiel werden Modi einer Halbleitervorrichtung und eines Verfahrens zum Herstellen der Halbleitervorrichtung anhand 1A bis 1C, 2A bis 2D, 3A bis 3E, 4A bis 4E, 5A bis 5E, 6A bis 6E und 7A bis 7E beschrieben.
  • 1A bis 1C sind eine Planansicht und Querschnittsansichten zur Darstellung eines Transistors 151, der ein vom Top-Gate-Top-Kontakt-Typ seiender Transistor ist, als ein Beispiel einer Halbleitervorrichtung eines Ausführungsbeispieles der vorliegenden Erfindung. Hierbei ist 1A eine Planansicht, 1B ist eine Querschnittsansicht entlang A-B von 1A, und 1C ist eine Querschnittsansicht entlang C-D von 1A. Man beachte, dass einige Komponenten des Transistors 151 (beispielsweise eine Gate-Isolierschicht 112) aus Gründen der Einfachheit in 1A weggelassen sind.
  • Der Transistor 151, der in 1A bis 1C dargestellt ist, beinhaltet über einem Substrat 100 eine Basisisolierschicht 102, eine Oxidhalbleiterschicht 106, eine Source-Elektrode 108a, eine Drain-Elektrode 108b, die Gate-Isolierschicht 112 und eine Gate-Elektrode 114.
  • Als Material der Basisisolierschicht 102 kann Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) verwendet werden. Bei Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) ist die Anzahl von Sauerstoffatomen pro Einheitsvolumen mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen. Die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen wird durch Rutherford'sche Rückstreuspektrometrie gemessen. Die Basisisolierschicht 102 kann durch Stapeln von Schichten unter Verwendung von Materialien gebildet werden, die unter Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumnitrid, einem gemischten Material hieraus und dergleichen ausgewählt sind. So wird beispielsweise eine schichtartige Struktur aus einer Siliziumnitridschicht und einer Siliziumoxidschicht für die Basisisolierschicht 102 verwendet, wodurch verhindert wird, dass Feuchtigkeit in den Transistor 151 aus dem Substrat oder dergleichen eintritt. In dem Fall, in dem die Basisisolierschicht 102 mit einer schichtartigen Struktur gebildet ist, ist eine Schicht auf einer Seite in Kontakt mit der Oxidhalbleiterschicht 106 vorzugsweise eine Oxidschicht, so beispielsweise eine Siliziumoxidschicht. Man beachte, dass die Basisisolierschicht 102 als Basisschicht des Transistors 151 wirkt. Durch Verwenden des Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) für die Basisisolierschicht 102 verringert der Überschuss an Sauerstoff über dem stöchiometrischen Anteil die Grenzflächenzustandsdichte und den Sauerstoffmangel der Oxidhalbleiterschicht 106, sodass der Einfluss des Einfangens von Ladung an einer Grenzfläche zwischen der Oxidhalbleiterschicht 106 und der Basisisolierschicht 102 verringert werden kann.
  • Hierbei bezeichnet Siliziumnitridoxid eine Substanz, bei der der Stickstoffanteil höher als der Sauerstoffanteil ist, so beispielsweise eine Substanz, die Sauerstoff, Stickstoff, Silizium und Wasserstoff in Konzentrationen in einem Bereich von 5 Atomprozent bis 30 Atomprozent, 20 Atomprozent bis 55 Atomprozent, 25 Atomprozent bis 35 Atomprozent beziehungsweise 10 Atomprozent bis 25 Atomprozent enthält. Man beachte, dass in vorliegender Beschreibung Siliziumoxynitrid eine Substanz ist, die mehr Sauerstoff als Stickstoff enthält. So beinhaltet beispielsweise Siliziumoxynitrid Sauerstoff im Bereich von größer oder gleich 50 Atomprozent und kleiner oder gleich 70 Atomprozent, Stickstoff in einem Bereich von größer oder gleich 0,5 Atomprozent und kleiner oder gleich 15 Atomprozent, Silizium in einem Bereich von größer oder gleich 25 Atomprozent und kleiner oder gleich 35 Atomprozent und Wasserstoff in einem Bereich von größer oder gleich 0,1 Atomprozent und kleiner oder gleich 10 Atomprozent. Man beachte, dass die vorstehenden Bereiche Werte angeben, die man durch Vewenden der Rutherford'schen Rückstreuspektrometrie (Rutherford Backscattering Spectrometry RBS) oder der Wasserstoffvorwärtsstreuspektrometrie (Hydrogen Forward Scattering HFS) erhält. Darüber hinaus überschreitet die Gesamtzahl der Prozentsätze der konstituierenden Elemente 100 Atomprozent nicht.
  • Als Material, das für die Oxidhalbleiterschicht verwendet wird, beinhaltet der Oxidhalbleiter wenigstens ein Element, das aus In, Ga, Sn, Zn, AI, Mg, Hf und Lanthanoid ausgewählt ist. Verwendet werden können beispielsweise ein Vier-Komponenten-Metalloxid-Material, so beispielsweise ein In-Sn-Ga-Zn-O-basiertes Material; ein Drei-Komponenten-Metalloxid-Material, so beispielsweise ein In-Ga-Zn-O-basiertes Material, ein In-Sn-Zn-O-basiertes Material, ein In-AI-Zn-O-basiertes Material, ein Sn-Ga-Zn-O-basiertes Material, ein Al-Ga-Zn-O-basiertes Material, ein Sn-AI-Zn-O-basiertes Material, ein In-Hf-Zn-O-basiertes Material, ein In-La-Zn-O-basiertes Material, ein In-Ce-Zn-O-basiertes Material, ein In-Pr-Zn-O-basiertes Material, ein In-Nb-Zn-O-basiertes Material, ein In-Pm-Zn-O-basiertes Material, ein In-Sm-Zn-O-basiertes Material, ein In-Eu-Zn-O-basiertes Material, ein In-Gd-Zn-O-basiertes Material, ein In-Er-Zn-O-basiertes Material, ein In-Tm-Zn-O-basiertes Material, ein In-Yb-Zn-O-basiertes Material oder ein In-Lu-Zn-O-basiertes Material; ein Zwei-Komponenten-Metalloxid-Material, so beispielsweise ein In-Zn-O-basiertes Material, ein Sn-Zn-O-basiertes Material, ein Al-Zn-O-basiertes Material, ein Zn-Mg-O-basiertes Material, ein Sn-Mg-O-basiertes Material, ein In-Mg-O-basiertes Material oder ein In-Ga-O-basiertes Material; oder ein EinKomponenten-Metalloxid-Material, so beispielsweise ein In-O-basiertes Material, ein Sn-O-basiertes Material oder ein Zn-O-basiertes Material. Darüber hinaus können die vorgenannten Materialien SiO2 enthalten. Hierbei bezeichnet beispielsweise ein In-Ga-Zn-O-basiertes Material eine Oxidschicht, die Indium (In), Gallium (Ga) und Zink (Zn) enthält, und es besteht keine spezielle Beschränkung beim Zusammensetzungsverhältnis hiervon. Darüber hinaus kann der In-Ga-Zn-basierte Oxidhalbleiter ein Element enthalten, das nicht In, Ga und Zn ist. So ist beispielsweise für den Fall der Verwendung eines In-Zn-O-basierten Materials ein atomares Verhältnisses hiervon wie folgt: In : Zn = 0,5:1 bis 50:1, vorzugsweise In : Zn = 1 : 1 bis 20 : 1, besonders bevorzugt In : Zn = 3 : 2 bis 30 : 2. Das atomare Verhältnis von Zn ist innerhalb des vorgenannten Bereiches, wodurch die Feldeffektmobilität des Transistors verbessert werden kann. Wenn hierbei das atomare Verhältnis der Verbindung gleich In : Zn : O = X : Y : Z ist, wird vorgezogen, wenn gilt: Z > 1,5 X + Y.
  • Die Oxidhalbleiterschicht kann mit einem Dünnfilm gebildet werden, der unter Verwendung eines Materials gebildet ist, das durch die chemische Formel InMO3(ZnO)m mit m > 0 dargestellt wird. Hierbei stellt M ein oder mehrere Metallelemente dar, die aus Ga, AI, Mn und Co ausgewählt sind. So kann M beispielsweise Ga, Ga und Al, Ga und Mn, Ga und Co oder dergleichen sein.
  • Die Oxidhalbleiterschicht wird vorzugsweise unter Verwendung eines Materials mit einer Bandlücke gebildet, die größer oder gleich 3 eV ist, vorzugsweise unter Verwendung eines Materials mit einer Bandlücke von größer oder gleich 3 eV und kleiner als 3,6 eV. Darüber hinaus ist die Elektronenaffinität des Materials vorzugsweise größer oder gleich 4 eV, des Weiteren vorzugsweise größer oder gleich 4 eV und kleiner als 4,9 eV. Von derartigen Materialien ist insbesondere ein Material wünschenswert, dessen Trägerkonzentration, die aus einem Donor und einem Akzeptor hergeleitet ist, kleiner als 1×1014 cm-3, vorzugsweise kleiner als 1×1011 cm-3 ist. Darüber hinaus ist die Wasserstoffkonzentration der Oxidhalbleiterschicht vorzugsweise kleiner als 1×1018 cm-3, besonders bevorzugt kleiner als 1×1018 cm-3. Die vorbeschriebene Oxidhalbleiterschicht wird durch gute Reinigung als vom i-Typ (intrinsisch) gebildet. Ein Dünnfilmtransistor, dessen aktive Schicht unter Verwendung der vorbeschriebenen Oxidhalbleiterschicht gebildet wird, kann einen äußerst niedrigen Aus-Zustands-Strom (off state current) von 1 zA (Zeptoampère, 10-21 Ampere) (extrem hohe Werte von 1020 Ohm bis 1021 Ohm nach Umrechnung in Widerstände) aufweisen.
  • Sind die Oxidhalbleiterschicht und die Basisisolierschicht in Kontakt miteinander, so können die Grenzflächenzustandsdichte zwischen der Basisisolierschicht 102 und der Oxidhalbleiterschicht 106 und der Sauerstoffmangel in der Oxidhalbleiterschicht 106 verringert werden. Durch Verringerung der Grenzflächenzustandsdichte kann die Änderung der Schwellenspannung nach einem BT-Test klein ausfallen.
  • Ein Material mit hoher dielektrischer Konstante, so beispielsweise Hafniumoxid oder Aluminiumoxid, kann für die Gate-Isolierschicht 112 unter Berücksichtigung der Funktion der Gate-Isolierschicht des Transistors verwendet werden. Darüber hinaus kann eingedenk einer Gate-Standhaltespannung (gate withstand voltage) oder des Grenzflächenzustandes mit dem Oxidhalbleiter ein Material mit hoher dielektrischer Konstante, so beispielsweise Hafniumoxid oder Aluminiumoxid, auf Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid gestapelt werden. Für den Fall der Verwendung von Siliziumoxid wird vorzugsweise dieselbe Struktur wie die Struktur der Basisisolierschicht 102 verwendet. Ein Überschuss an Sauerstoff über dem stöchiometrischen Anteil verringert die Grenzflächenzustandsdichte und den Sauerstoffmangel der Oxidhalbleiterschicht 106, weshalb der Einfluss des Einfangens von Ladung an einer Grenzfläche zwischen der Oxidhalbleiterschicht 106 und der Gate-Isolierschicht 112 verringert werden kann.
  • Des Weiteren kann eine Schutzisolierschicht über dem Transistor 151 bereitgestellt werden. Die Schutzisolierschicht kann dieselbe Struktur wie die Basisisolierschicht 102 aufweisen. Darüber hinaus kann, damit die Source-Elektrode 108a oder die Drain-Elektrode 108b elektrisch mit einer Verdrahtung verbunden ist, ein Öffnungsabschnitt in der Basisisolierschicht 102, der Gate-Isolierschicht 112 oder dergleichen gebildet werden. Eine zweite Gate-Elektrode kann des Weiteren unter der Oxidhalbleiterschicht 106 vorgesehen sein. Man beachte, dass die Oxidhalbleiterschicht 106 vorzugsweise zu einer Inselform verarbeitet wird, jedoch nicht notwendigerweise zu dieser Form verarbeitet werden muss.
  • 2A bis 2D zeigen Querschnittsstrukturen von Transistoren mit Strukturen, die von denjenigen des Transistors 151 verschieden sind.
  • Der Transistor 152, der in 2A dargestellt ist, ist dahingehend derselbe wie der Transistor 151, dass die Basisisolierschicht 102, die Oxidhalbleiterschicht 106, die Source-Elektrode 108a, die Drain-Elektrode 108b, die Gate-Isolierschicht 112 und die Gate-Elektrode 114 beinhaltet sind. Die Unterschiede zwischen dem Transistor 152 und dem Transistor 151 sind die Positionen, wo die Oxidhalbleiterschicht 106 mit der Source-Elektrode 108a und der Drain-Elektrode 108b verbunden sind. Mit anderen Worten, es ist bei dem Transistor 152 ein unterer Teil der Oxidhalbleiterschicht 106 in Kontakt mit der Source-Elektrode 108a und der Drain-Elektrode 108b. Die anderen Komponenten sind ähnlich zu denjenigen des Transistors 151 von 1A bis 1C.
  • Der Transistor 153, der in 2B dargestellt ist, ist dahingehend derselbe wie der Transistor 152, dass die Basisisolierschicht 102, die Oxidhalbleiterschicht 106, die Source-Elektrode 108a, die Drain-Elektrode 108b, die Gate-Isolierschicht 112 und die Gate-Elektrode 114 beinhaltet sind. Der Unterschied zwischen dem Transistor 153 und dem Transistor 152 ist die Position der Gate-Elektrode in Bezug auf die Oxidhalbleiterschicht 106. Mit anderen Worten, bei dem Transistor 153 ist die Gate-Elektrode unter der Oxidhalbleiterschicht 106 vorgesehen, wobei die Gate-Isolierschicht 112 dazwischen vorgesehen ist. Darüber hinaus ist bei dem Transistor 153 eine Schutzisolierschicht 124 vorgesehen, um die Source-Elektrode 108a, die Drain-Elektrode 108b und die Oxidhalbleiterschicht 106 zu bedecken. Die anderen Komponenten sind ähnlich zu denjenigen des Transistors 152 von 2A. Bei dem Transistor 153 kann die Schutzisolierschicht 124, die in Kontakt mit der Oxidhalbleiterschicht 106 ist, dieselbe Struktur wie die Basisisolierschicht 102 des Transistors 151 aufweisen und wird unter Verwendung eines Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) gebildet.
  • Der Transistor 154, der in 2C dargestellt ist, ist dahingehend derselbe wie der Transistor 151, dass die Basisisolierschicht 102, die Oxidhalbleiterschicht 106, die Source-Elektrode 108a, die Drain-Elektrode 108b, die Gate-Isolierschicht 112 und die Gate-Elektrode 114 beinhaltet sind. Der Unterschied zwischen dem Transistor 154 und dem Transistor 151 ist die Position der Gate-Elektrode in Bezug auf die Oxidhalbleiterschicht 106. Mit anderen Worten, bei dem Transistor 154 ist die Gate-Elektrode unter der Oxidhalbleiterschicht 106 vorgesehen, wobei die Gate-Isolierschicht 112 dazwischen vorgesehen ist. Darüber hinaus ist bei dem Transistor 154 eine Schutzisolierschicht 124 vorgesehen, um die Source-Elektrode 108a, die Drain-Elektrode 108b und die Oxidhalbleiterschicht 106 zu bedecken. Die anderen Komponenten sind ähnlich zu denjenigen des Transistors 151 von 1A bis 1C. Bei dem Transistor 154 kann die Schutzisolierschicht 124, die in Kontakt mit der Oxidhalbleiterschicht 106 ist, dieselbe Struktur wie die Basisisolierschicht 102 des Transistors 151 aufweisen und wird unter Verwendung eines Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) gebildet.
  • Der Transistor 155, der in 2D dargestellt ist, ist dahingehend derselbe wie der Transistor 151 und der Transistor 152, dass die Basisisolierschicht 102, die Gate-Isolierschicht 112 und die Gate-Elektrode 114, die Source-Elektrode 108a und die Drain-Elektrode 108b beinhaltet sind. Der Transistor 155 unterscheidet sich von dem Transistor 151 und dem Transistor 152 dahingehend, dass ein Kanalbereich 126, ein Source-Bereich 122a und ein Drain-Bereich 122b über einer flachen Oberfläche bei einer Oxidhalbleiterschicht ausgebildet sind. Die Source-Elektrode 108a und die Drain-Elektrode 108b sind mit dem Source-Bereich 122a beziehungsweise dem Drain-Bereich 122b durch die Schutzisolierschicht 124 verbunden. Man beachte, dass man, obwohl die Gate-Isolierschicht 112 nur unterhalb der Gate-Elektrode 114 in 2D vorgesehen ist, bei diesem Ausführungsbeispiel nicht hierauf beschränkt ist. Die Gate-Isolierschicht 112 kann beispielsweise derart vorgesehen sein, dass sie die Oxidhalbleiterschicht, beinhaltend den Kanalbereich 126, den Source-Bereich 122a und den Drain-Bereich 122b bedeckt.
  • Die Basisisolierschicht 102 kann dieselbe Struktur wie die Basisisolierschicht 102 des Transistors 151 aufweisen.
  • Beispiele für Herstellungsprozesse von Transistoren gemäß Darstellung in 1A bis 1C werden nachstehend unter Bezugnahme auf 3A bis 3E und 4A bis 4E beschrieben.
  • Als Erstes wird ein Beispiel für einen Herstellungsprozess des Transistors 151 gemäß Darstellung in 1A bis 1C unter Bezugnahme auf 3A bis 3E beschrieben.
  • Die Basisisolierschicht 102 wird über dem Substrat 100 (siehe 3A) gebildet. Ein Merkmal dieses Ausführungsbeispieles ist die Verwendung von Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) für die Basisisolierschicht 102.
  • Obwohl keine bestimmte Beschränkung hinsichtlich des Materials und dergleichen des Substrates 100 besteht, ist notwendig, dass das Substrat eine Wärmebeständigkeit aufweist, die groß genug ist, um wenigstens einer später durchgeführten Wärmebehandlung standzuhalten. Es können beispielsweise ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat oder ein Saphirsubstrat als Substrat 100 verwendet werden. Alternativ können ein Einkristallhalbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbindungshalbleitersubstrat aus Silizium-Germanium oder dergleichen, ein SOI-Substrat oder dergleichen als Substrat 100 verwendet werden. Als Alternative kann ein beliebiges dieser Substrate, das zudem mit einem Halbleiterelement versehen ist, als Substrat 100 verwendet werden.
  • Ein flexibles Substrat kann alternativ als Substrat 100 verwendet werden. In diesem Fall wird der Transistor direkt über dem flexiblen Substrat hergestellt. Man beachte, dass als Verfahren zum Bereitstellen des Transistors über dem flexiblen Substrat ein Verfahren vorhanden ist, bei dem ein nicht flexibles Substrat als Substrat 100 verwendet wird, wobei der Transistor darüber gebildet wird, woraufhin der Transistor abgetrennt und zu einem flexiblen Substrat transferiert wird. In diesem Fall ist eine Trennschicht vorzugsweise zwischen dem Substrat 100 und dem Transistor vorgesehen.
  • Als Bildungsverfahren für die Basisisolierschicht 102 kann beispielsweise ein Plasma-CVD-Verfahren, ein Sputter-Verfahren oder dergleichen verwendet werden. Es wird bevorzugt, ein Sputter-Verfahren zu verwenden. Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) wird für die Basisisolierschicht 102 verwendet. Alternativ kann die Basisisolierschicht 102 durch Stapeln von Schichten unter Verwendung von Materialien gebildet werden, die aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumnitrid und einem gemischten Material hieraus und dergleichen bestehen. Für den Fall, dass die Basisisolierschicht 102 mit einer schichtartigen Struktur gebildet ist, wird eine Schicht auf einer Seite in Kontakt mit der Oxidhalbleiterschicht 106 vorzugsweise unter Verwendung eines Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) verwendet. Die Gesamtdicke der Basisisolierschicht 102 ist vorzugsweise größer 100 nm, besonders bevorzugt größer oder gleich 300 nm. Bei der Basisisolierschicht 102 mit großer Dicke kann die Menge des Sauerstoffs, der von der Basisisolierschicht 102 abgegeben wird, vergrößert werden.
  • Für den Fall, dass Sauerstoff oder ein Mischgas aus Sauerstoff und einem Edelgas (beispielsweise Helium, Neon, Argon, Krypton oder Xenon) als Aufbringgas bei der Bildung des Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) unter Verwendung eines Sputter-Verfahrens verwendet wird, wird vorzugsweise das Verhältnis von Sauerstoff in einem Mischverhältnis aus Sauerstoff und Edelgas vergrößert. Beispielsweise kann die Sauerstoffkonzentration in dem Gesamtgas größer oder gleich 20% und kleiner oder gleich 100% sein.
  • Das Siliziumoxid wird beispielsweise durch ein RF-Sputter-Verfahren unter Verwendung eines Quarz-Targets (vorzugsweise synthetischer Quarz) unter den nachfolgenden Bedingungen gebildet: die Substrattemperatur ist größer oder gleich 30 °C und kleiner oder gleich 450 °C (vorzugsweise größer oder gleich 70 °C und kleiner oder gleich 200 °C); der Abstand zwischen dem Substrat und dem Target (T-S-Abstand) ist größer oder gleich 20 mm und kleiner oder gleich 400 mm (vorzugsweise größer oder gleich 40 mm und kleiner oder gleich 200 mm); der Druck ist größer oder gleich 0,1 Pa und kleiner oder gleich 4 Pa (vorzugsweise größer oder gleich 0,2 Pa und kleiner oder gleich 1,2 Pa); die Hochfrequenzenergiequelle ist größer oder gleich 0,5 kW und kleiner oder gleich 12 kW (vorzugsweise größer oder gleich 1 kW und kleiner oder gleich 5 kW), und das Verhältnis O2/(O2+Ar) in dem Aufbringgas ist größer als 20% und kleiner oder gleich 100% (vorzugsweise größer oder gleich 50% und kleiner oder gleich 100%). Man beachte, dass ein Silizium-Target anstelle des Quarz-Targets (vorzugsweise synthetischer Quarz) als Target verwendet werden kann. Man beachte zudem, dass ein Sauerstoffgas oder ein Mischgas aus Sauerstoff und Argon als Aufbringgas verwendet wird.
  • Als Nächstes wird eine Oxidhalbleiterschicht über der Basisisolierschicht 102 aufgebracht und sodann zur Bildung der Oxidhalbleiterschicht 106 mit Inselform (siehe 3B) verarbeitet.
  • Die Oxidhalbleiterschicht kann beispielsweise unter Verwendung eines Sputterverfahrens, eines Vakuumaufdampfverfahrens, eines Pulslaseraufbringverfahrens, eines CVD-Verfahrens oder dergleichen gebildet werden. Die Dicke der Oxidhalbleiterschicht ist vorzugsweise größer oder gleich 3 nm und kleiner oder gleich 50 nm. Ist die Oxidhalbleiterschicht zu dick (beispielsweise bei einer Dicke von 100 nm oder mehr), so wird der Einfluss des Kurzkanal-Effektes größer, weshalb die Möglichkeit besteht, dass ein Transistor geringer Größe normalerweise ein(geschaltet) ist. Hierbei bezeichnet „normalerweise ein(geschaltet)“ einen Zustand, in dem ein Kanal sogar dann existiert, wenn keine Spannung an der Gate-Elektrode angelegt ist und Strom in dem Transistor fließt. Man beachte, dass die Basisisolierschicht 102 und die Oxidhalbleiterschicht vorzugsweise sukzessive ohne Einwirkung von Luft aufgebracht werden.
  • Die Oxidhalbleiterschicht wird vorzugsweise durch ein Sputter-Verfahren unter Verwendung eines In-Ga-Zn-O-basierten Oxid-Targets gebildet.
  • Als In-Ga-Zn-O-basiertes Oxid-Target kann beispielsweise ein Oxid-Target mit einem Zusammensetzungsverhältnis von In2O3 : Ga2O3 : ZnO = 1 : 1 : 1 [molares Verhältnis] verwendet werden. Man beachte, dass es nicht notwendig ist, das Material und das Zusammensetzungsverhältnis des Targets auf das Vorbeschriebene zu beschränken. So kann beispielsweise ein Oxid-Target mit einem Zusammensetzungsverhältnis von In2O3 : Ga2O3 : ZnO = 1 : 1 : 2 [molares Verhältnis] alternativ verwendet werden.
  • Die relative Dichte des Oxid-Targets ist größer oder gleich 90% und kleiner oder gleich 100%, vorzugsweise größer oder gleich 95% und kleiner oder gleich 99,9%. Durch Verwendung des Metalloxid-Targets mit vergleichsweise hoher relativer Dichte kann eine dichte Oxidhalbleiterschicht gebildet werden.
  • Das Aufbringen kann in einer Edelgasatmosphäre, einer Sauerstoffatmosphäre, eine Mischgasatmosphäre aus Edelgas und Sauerstoff oder dergleichen durchgeführt werden. Darüber hinaus wird vorgezogen, eine Atmosphäre unter Verwendung eines hochreinen Gases zu verwenden, aus dem Verunreinigungen, so beispielsweise Wasserstoff, Wasser, eine Hydroxyl-Gruppe und Hydrid in ausreichendem Maße entfernt worden sind, um das Eintreten von Wasserstoff, Wasser, einer Hydroxyl-Gruppe und eines Hydrides in die Oxidhalbleiterschicht zu verhindern.
  • Eine Behandlung mit Sauerstoff enthaltendem Plasma kann an der Oxidhalbleiterschicht vorgenommen werden. Mittels Durchführen dieser Behandlung an der Oxidhalbleiterschicht mit Sauerstoff beinhaltendem Plasma kann der Sauerstoff entweder in der Oxidhalbleiterschicht oder/und in der Umgebung der Grenzfläche des Oxidhalbleiterfilmes oder in beidem beinhaltet sein. In diesem Fall ist die Menge des Sauerstoffs, der in der Oxidhalbleiterschicht beinhaltet ist, größer als der stöchiometrische Anteil der Oxidhalbleiterschicht, vorzugsweise größer als der stöchiometrische Anteil und kleiner als das Doppelte des stöchiometrischen Anteils. Alternativ kann die Menge von Sauerstoff größer als Y, vorzugsweise größer als Y und kleiner als 2Y, sein wobei die Menge von Sauerstoff in demjenigen Fall, in dem das Material der Oxidhalbleiterschicht ein Einkristall ist, gleich Y ist. Bei einer weiteren Alternative kann die Menge von Sauerstoff größer als Z, vorzugsweise größer als Z und kleiner als 2Z bezogen auf die Menge des Sauerstoffes Z in dem Isolierfilm für den Fall sein, dass keine Sauerstoffdotierung durchgeführt wird. Der Grund für das Vorhandensein einer oberen Grenze in dem vorgenannten bevorzugten Bereich besteht darin, dass die Oxidhalbleiterschicht Wasserstoff wie eine wasserstoffspeichernde Legierung aufnehmen kann, wenn die Menge an Sauerstoff zu groß ist. Man beachte, dass in der Oxidhalbleiterschicht die Menge von Sauerstoff größer als die Menge von Wasserstoff ist.
  • Die Oxidhalbleiterschicht kann beispielsweise folgendermaßen gebildet werden.
  • Ein Beispiel für Aufbringbedingungen lautet folgendermaßen: Der Abstand zwischen dem Substrat und dem Target ist gleich 60 mm, der Druck ist 0,4 Pa, während die Gleichstromleistung (DC) gleich 0,5 kW ist und die Aufbringatmosphäre eine Mischatmosphäre aus Argon und Sauerstoff ist (Die Fließrate des Sauerstoffes liegt bei 33%). Man beachte, dass vorzugsweise ein Puls-Gleichstrom-Sputter-Verfahren (DC) verwendet wird, da Pulversubstanzen (die auch als Teilchen bzw. Partikel oder Staub bezeichnet werden), die bei der Aufbringung erzeugt werden, verringert werden können und die Filmdicke gleichmäßig sein kann.
  • Zunächst wird das Substrat 100 in einer Aufbringkammer platziert, die unter verringertem Druck gehalten wird, und es wird die Substrattemperatur auf eine Temperatur eingestellt, die größer oder gleich 100 °C und kleiner oder gleich 600 °C, vorzugsweise größer oder gleich 200 °C und kleiner oder gleich 400 °C ist. Dies rührt daher, dass die Konzentration von überschüssigem Wasserstoff (einschließlich Wasser oder einer Hydroxyl-Gruppe oder einer anderen in dem Oxidhalbleiterfilm beinhalteten Verunreinigung) verringert werden kann, wenn eine Aufbringung bei gleichzeitiger Erwärmung des Substrates 100 durchgeführt wird. Darüber hinaus kann eine Beschädigung infolge des Sputterns verringert werden. Sauerstoff wird von der Basisisolierschicht 102 abgegeben, und es können der Sauerstoffmangel in der Oxidhalbleiterschicht und die Grenzflächenzustandsdichte zwischen der Basisisolierschicht 102 und der Oxidhalbleiterschicht verringert werden.
  • Man beachte, dass vor Ausbildung der Oxidhalbleiterschicht 106 durch ein Sputter-Verfahren, ein umgekehrtes Sputtern, bei dem Plasma mit einem eingeführten Edelgas erzeugt wird, durchgeführt werden kann, sodass ein Material, das an einer Oberfläche angebracht ist, wo die Oxidhalbleiterschicht gebildet werden soll (beispielsweise einer Oberfläche der Basisisolierschicht 102), entfernt werden kann. Hierbei ist das umgekehrte Sputtern ein Verfahren, durch das Ionen mit einer zu bearbeitenden Oberfläche zusammenstoßen, wodurch die Oberfläche modifiziert wird, was im Gegensatz zu einem normalen Sputtern steht, bei dem Ionen mit einem Sputter-Target zusammenprallen. Ein Beispiel für ein Verfahren, bei dem man Ionen mit einer zu bearbeitenden Oberfläche zusammenprallen lässt, ist ein Verfahren, bei dem eine Hochfrequenzspannung an einer zu bearbeitenden Oberfläche in einer Argonatmosphäre angelegt wird, wodurch ein Plasma in der Umgebung des zu bearbeitenden Objektes erzeugt wird. Man beachte, dass eine Atmosphäre aus Stickstoff, Helium, Sauerstoff oder dergleichen anstatt einer Argonatmosphäre verwendet werden kann.
  • Der Prozess der Bildung der Oxidhalbleiterschicht 106 kann derart durchgeführt werden, dass eine Maske mit einer gewünschten Form über der Oxidhalbleiterschicht ausgebildet wird, woraufhin die Oxidhalbleiterschicht geätzt wird. Die vorbeschriebene Maske kann durch ein Verfahren wie Fotolithographie gebildet werden. Alternativ kann ein Verfahren wie das Tintenstrahldruckverfahren zur Bildung der Maske verwendet werden.
  • Man beachte, dass das Ätzen der Oxidhalbleiterschicht ein Trockenätzen oder ein Nassätzen sein kann. Zudem sei darauf hingewiesen, dass beide auch kombiniert werden können.
  • Anschließend kann eine Wärmebehandlung (erste Wärmebehandlung) an der Oxidhalbleiterschicht vorgenommen werden. Durch die erste Wärmebehandlung kann überschüssiger Wasserstoff (einschließlich Wasser oder einer Hydroxyl-Gruppe) in der Oxidhalbleiterschicht entfernt werden, und es kann die Struktur der Oxidhalbleiterschicht geordnet werden. Die Temperatur der ersten Wärmebehandlung ist größer oder gleich 100 °C und kleiner oder gleich 650 °C oder kleiner als der Belastungpunkt (strain point) des Substrates, vorzugsweise größer oder gleich 250 °C und kleiner oder gleich 600 °C. Die Wärmebehandlung wird in einer Oxidationsgasatmosphäre oder einer Inertgasatmosphäre durchgeführt.
  • Man beachte, dass die Inertgasatmosphäre eine Atmosphäre ist, die Stickstoff oder ein Edelgas (beispielsweise Helium, Neon oder Argon) als Hauptkomponente und vorzugsweise kein Wasser, keinen Wasserstoff oder dergleichen enthält. Die Reinheit des Stickstoffs oder des Edelgases wie Helium, Neon oder Argon, das in eine Wärmebehandlungsvorrichtung eingeleitet wird, ist größer oder gleich 6N (99,9999%), vorzugsweise größer oder gleich 7N (99,99999%) (das heißt, die Verunreinigungskonzentration ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm). Der Begriff „Inertgasatmosphäre“ bezeichnet eine Atmosphäre, die ein Inertgas als Hauptkomponente und ein Reaktivgas mit einem Anteil von weniger als 10 ppm enthält. Der Begriff „Reaktivgas“ bezeichnet ein Gas, das mit Silizium, Metall und dergleichen reagiert.
  • Man beachte, dass das Oxidationsgas Sauerstoff, Ozon, Lachgas (nitrous oxid) und dergleichen bezeichnet und vorzugsweise kein Wasser, keinen Wasserstoff und dergleichen enthält. Die Reinheit von Sauerstoff, Ozon, Lachgas oder dergleichen, die in die Wärmebehandlungsvorrichtung eingeleitet werden, ist beispielsweise größer oder gleich 6N (99,9999%), vorzugsweise größer oder gleich 7N (99,99999%) (das heißt, die Verunreinigungskonzentration ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm). Ein Oxidationgas, das mit einem Inertgas gemischt ist, kann für die Oxidationsgasatmosphäre verwendet werden und beinhaltet ein Oxidationsgas wenigstens in einem Anteil von größer oder gleich 10 ppm.
  • Durch die erste Wärmebehandlung wird Sauerstoff von der Basisisolierschicht 102 abgegeben, und es können die Grenzflächenzustandsdichte zwischen der Basisisolierschicht 102 und der Oxidhalbleiterschicht 106 sowie der Sauerstoffmangel in der Oxidhalbleiterschicht 106 verringert werden. Durch Verringerung der Grenzflächenzustandsdichte kann die Änderung der Schwellenspannung nach einem BT-Test klein sein. Es ist gemeinhin bekannt, dass Sauerstoffmangel in einer Oxidhalbleiterschicht als Donor wirkt und ein Elektron bewirkt, das ein Träger ist. Werden Elektronen in der Oxidhalbleiterschicht 106 erzeugt, so verschiebt sich die Schwellenspannung des Transistors 151 in der negativen Richtung, und der Transistor 151 ist tendenziell normalerweise an. Der Sauerstoffmangel in der Oxidhalbleiterschicht 106 wird ausgeglichen, wodurch der Betrag der Verschiebung der Schwellenspannung in der negativen Richtung verringert werden kann.
  • Die Wärmebehandlung kann derart durchgeführt werden, dass beispielsweise ein zu bearbeitendes Objekt in einen Elektroofen eingeführt wird, in dem ein Widerstandsheizelement oder dergleichen verwendet und auf 350 °C in einer Stickstoffatmosphäre für 1 Stunde erwärmt wird. Während der Wärmebehandlung ist die Oxidhalbleiterschicht nicht Luft ausgesetzt, sodass der Eintritt von Wasser und Wasserstoff verhindert wird.
  • Bei der Wärmebehandlungsvorrichtung ist man nicht auf einen Elektroofen beschränkt, sondern es kann die Wärmebehandlungsvorrichtung auch eine Vorrichtung sein, die ein zu bearbeitendes Objekt durch thermische Konduktion oder thermische Strahlung, die durch ein Medium, so beispielsweise ein erwärmtes Gas, abgegeben wird, erwärmt. Verwendet werden können beispielsweise eine RTA-Vorrichtung (Rapid Thermal Anneal RTA, schnelles thermisches Glühen), so beispielsweise eine GRTA-Vorrichtung (Gas Rapid Thermal Anneal GRTA, schnelles thermisches Glühen mit Gas) oder eine LRTA-Vorrichtung (Lamp Rapid Thermal Anneal LRTA, schnelles thermisches Glühen mit Lampe). Eine LRTA-Vorrichtung ist eine Vorrichtung zum Erwärmen eines zu bearbeitenden Objektes mittels Lichtstrahlung (elektromagnetische Welle), die von einer Lampe, so beispielsweise einer Halogenlampe, einer Metallhalidlampe, einer Xenonbogenlampe, einer Kohlenstoffbogenlampe, einer Hochdrucknatriumlampe oder einer Hochdruckquecksilberlampe, abgegeben wird. Eine GRTA-Vorrichtung ist eine Vorrichtung zum Durchführen einer Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als Gas wird ein Inertgas, das nicht mit dem zu bearbeitenden Objekt bei der Wärmebehandlung reagiert, so beispielsweise Stickstoff, oder ein Edelgas wie Argon verwendet.
  • Als erste Wärmebehandlung kann beispielsweise ein GRTA-Prozess folgendermaßen durchgeführt werden. Das zu bearbeitende Objekt wird in eine Inertgasatmosphäre eingebracht, die erwärmt worden ist, für einige Minuten erwärmt und aus der Inertgasatmosphäre genommen. Der GRTA-Prozess ermöglicht eine Hochtemperaturwärmebehandlung für kurze Zeit. Darüber hinaus kann der GRTA-Prozess sogar dann eingesetzt werden, wenn die Temperatur die obere Temperaturgrenze des zu bearbeitenden Objektes übersteigt. Man beachte, dass die Inertgasatmosphäre während des Prozesses in eine Oxidationsgas beinhaltende Atmosphäre geändert werden kann. Dies rührt daher, dass mittels Durchführen der ersten Wärmebehandlung in der ein Oxidationsgas beinhaltenden Atmosphäre der Sauerstoffmangel in der Oxidhalbleiterschicht 106 ausgeglichen werden kann und Defektniveaus in einer Energielücke infolge des Sauerstoffmangels verringert werden können.
  • Die vorbeschriebene Wärmebehandlung (erste Wärmebehandlung) hat einen Effekt dahingehend, dass überschüssiger Wasserstoff (einschließlich Wasser und einer Hydroxyl-Gruppe) und dergleichen entfernt werden kann, was man als Dehydratisierung oder Dehydrogenierung bzw. Dehydrierung oder dergleichen bezeichnet. Die Behandlung der Dehydratisierung oder Dehydrogenierung bzw. Dehydrierung kann beispielsweise durchgeführt werden, nachdem die Oxidhalbleiterschicht zu einer Inselform verarbeitet worden ist. Eine derartige Behandlung der Dehydratisierung oder Dehydrogenierung bzw. Dehydrierung kann einfach oder mehrfach durchgeführt werden.
  • Man beachte, dass bei dieser Beschreibung die Oxidhalbleiterschicht 106 zu einer Inselform verarbeitet und sodann die erste Wärmebehandlung durchgeführt wird. Gleichwohl ist ein Ausführungsbeispiel der vorliegenden Erfindung nicht hierauf beschränkt. Nachdem die erste Wärmebehandlung durchgeführt worden ist, kann die Oxidhalbleiterschicht 106 verarbeitet werden.
  • Als Nächstes wird eine leitfähige Schicht zum Bilden der Source-Elektrode und der Drain-Elektrode (einschließlich einer Verdrahtung, die in derselben Schicht wie die Source-Elektrode und die Drain-Elektrode ausgebildet wird) über der Basisisolierschicht 102 und der Oxidhalbleiterschicht 106 gebildet, und es wird die leitfähige Schicht dahingehend verarbeitet, dass die Source-Elektrode 108a und die Drain-Elektrode 108b verarbeitet wird, die voneinander entfernt sind (siehe 3C). Eine Kanallänge L des Transistors wird durch den Abstand zwischen Kanten der Source-Elektrode 108a und der Drain-Elektrode 108b, die hier gebildet sind, bestimmt.
  • Als leitfähige Schicht, die für die Source-Elektrode 108a und die Drain-Elektrode 108b verwendet wird, können beispielsweise verwendet werden: eine Metallschicht, die ein Element enthält, das unter Al, Cr, Cu, Ta, Ti, Mo und W ausgewählt ist; eine Metallnitridschicht, die ein beliebiges der vorgenannten Elemente als Komponente hiervon enthält (beispielsweise eine Titannitridschicht, eine Molybdännitridschicht oder eine Wolframnitridschicht), oder dergleichen. Es kann eine weitere Struktur verwendet werden, bei der eine einen hohen Schmelzpunkt aufweisende Metallschicht aus Ti, Mo W oder dergleichen oder eine Metallnitridschicht aus einem beliebigen dieser Elemente (Titannitridschicht, Molybdännitridschicht oder Wolframnitrischicht) auf einer Seite oder auf beiden Seiten von einer unteren Seite und einer oberen Seite der einer niedrigen Schmelzpunkt und niedrigen Widerstand aufweisenden Metallschicht aus Al, Cu oder dergleichen gestapelt ist.
  • Des Weiteren kann die leitfähige Schicht, die für die Source-Elektrode 108a und die Drain-Elektrode 108b verwendet wird, unter Verwendung eines leitfähigen Metalloxides gebildet werden. Als leitfähiges Metalloxid können Indiumoxid (In2O3), Zinnoxid (SnO2), Zinkoxid (ZnO), eine Indiumoxid-Zinnoxid-Legierung (In2O3-SnO2; abgekürzt als ITO), eine Indiumoxid-Zinkoxid-Legierung (In2O3-ZnO) oder ein beliebiges Metalloxidmaterial, in dem Silizium oder Siliziumoxid enthalten sind, verwendet werden.
  • Die leitfähige Schicht kann durch Ätzen unter Verwendung einer Resist-Maske bearbeitet werden. Ein ultraviolettes Licht, ein KrF-Laserlicht, ein ArF-Laserlicht oder dergleichen werden vorzugsweise für die Lichtbestrahlung zur Bildung einer Resistmaske zum Ätzen eingesetzt.
  • Damit die Kanallänge L kleiner als 25 nm sein kann, wird die Lichtbestrahlung vorzugsweise zum Zeitpunkt der Bildung der Resist-Maske unter Verwendung von beispielsweise Extremultraviolett mit extrem kurzer Wellenlänge von einigen Nanometern bis einigen Dutzend Nanometern verwendet. Bei der Lichtbestrahlung durch extremultraviolettes Licht ist die Auflösung hoch und die Tiefenschärfe (focus depth) groß. Daher kann die Kanallänge L des später gebildeten Transistors verkürzt werden, wodurch die Betriebsgeschwindigkeit der Schaltung vergrößert werden kann.
  • Das Ätzen kann unter Verwendung einer Resist-Maske vorgenommen werden, die unter Verwendung einer sogenannte Multiton-Maske gebildet wird. Eine Resist-Maske, die unter Verwendung einer Multiton-Maske gebildet wird, weist eine Mehrzahl von Dicken auf und kann des Weiteren durch Aschen (ashing) der Form nach geändert werden. Damit kann eine derartige Resist-Maske in einer Mehrzahl von Ätzchritten für verschiedene Muster verwendet werden. Daher kann eine Resist-Maske entsprechend wenigstens zwei Arten von verschiedenen Mustern unter Verwendung einer Multiton-Maske gebildet werden. Mit anderen Worten, es kann eine Vereinfachung der Schritte erreicht werden.
  • Man beachte, dass beim Ätzen der leitfähigen Schicht ein Teil der Oxidhalbleiterschicht 106 derart geätzt wird, dass die Oxidhalbleiterschicht in einigen Fällen mit einer Nut (ausgenommener bzw. zurückgenommener Abschnitt) gebildet wird.
  • Anschließend kann eine Plasmabehandlung unter Verwendung eines Gases wie Sauerstoff, Ozon, Lachgas vorgenommen werden, damit eine freiliegende Oberfläche der Oxidhalbleiterschicht 106 oxidiert und der Sauerstoffmangel ausgeglichen wird. In demjenigen Fall, in dem die Plasmabehandlung vorgenommen wird, wird die Gate-Isolierschicht 112 in Kontakt mit einem Teil der Oxidhalbleiterschicht 106 vorzugsweise im Anschluss an die Plasmabehandlung ohne Lufteinwirkung gebildet.
  • Sodann wird die Gate-Isolierschicht 112 derart gebildet, dass die Source-Elektrode 108a und die Drain-Elektrode 108b bedeckt und in Kontakt mit einem Teil der Oxidhalbleiterschicht 106 (siehe 3D) ist.
  • Man beachte, dass ein Material mit hoher dielektrischer Konstante, so beispielsweise Hafniumoxid oder Aluminiumoxid, für die Gate-Isolierschicht 112 verwendet werden kann, was mit der Funktion der Gate-Isolierschicht des Transistors zusammenhängt. Alternativ kann ein Material mit hoher dielektrischer Konstante, so beispielsweise Hafniumoxid oder Aluminiumoxid, auf Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid gestapelt werden, was mit der Gate-Standhaltespannung (gate withstand voltage) und dem Grenzflächenzustand mit dem Oxidhalbleiter zu tun hat. Die Gesamtdicke der Gate-Isolierschicht 112 ist vorzugsweise größer oder gleich 1 nm und kleiner oder gleich 300 nm, besonders bevorzugt größer oder gleich 5 nm und kleiner oder gleich 50 nm. Wird die Dicke der Gate-Isolierschicht größer, so wird der Kurzkanaleffekt stärker gefördert, und es verschiebt sich die Schwellenspannung tendenziell mehr zur negativen Seite. Demgegenüber ist bekannt, dass eine Leckage infolge eines Tunnelstromes zunimmt, wenn die Dicke der Gate-Isolierschicht kleiner als 5 nm. Ist die Dicke der Gate-Isolierschicht größer oder gleich 5 nm und kleiner oder gleich 50 nm, so kann eine Änderung der Schwellenspannung nach einem BT-Test verringert werden. Für den Fall der Verwendung von Siliziumoxid für die Gate-Isolierschicht wird vorzugsweise dieselbe Struktur wie bei der Basisisolierschicht 102 verwendet.
  • Nachdem die Gate-Isolierschicht 112 gebildet ist, kann eine zweite Wärmebehandlung durchgeführt werden. Die Temperatur der zweiten Wärmebehandlung ist größer oder gleich 250 °C und kleiner oder gleich 700 °C, vorzugsweise größer oder gleich 350 °C und kleiner oder gleich 600 °C oder kleiner als der Belastungpunkt des Substrates.
  • Die zweite Wärmebehandlung kann in einer Oxidationsgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden, wobei die Atmosphäre vorzugsweise kein Wasser, keinen Wasserstoff und dergleichen enthält. Zudem wird vorgezogen, wenn die Reinheit eines in eine Wärmebehandlungsvorrichtung eingeleiteten Gases größer oder gleich 6N (99,9999%), vorzugsweise größer oder gleich 7N (99,99999%) ist (das heißt, die Verunreinigungskonzentration ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm).
  • Die zweite Wärmebehandlung kann Defekte in der Gate-Isolierschicht 112 verringern.
  • Man beachte, dass keine speziellen Beschränkungen hinsichtlich des Zeitpunktes der zweiten Wärmebehandlung gegeben sind, solange diese nur durchgeführt wird, nachdem die Gate-Isolierschicht 112 gebildet ist. So kann beispielsweise die zweite Wärmebehandlung durchgeführt werden, nachdem die Gate-Elektrode 114 gebildet ist.
  • Sodann wird die Gate-Elektrode 114 gebildet (siehe 3E). Gebildet werden kann die Gate-Elektrode 114 unter Verwendung eines Metallmaterials, so beispielsweise Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Skandium; eines Nitrids aus einem beliebigen dieser Materialien oder eines Legierungsmaterials, das ein beliebiges dieser Materialien als Hauptkomponente enthält. Man beachte, dass die Gate-Elektrode 114 mit einer Einschichtstruktur oder einer schichtartigen Struktur gebildet sein kann.
  • Durch den vorbeschriebenen Prozess wird der Transistor 151 gebildet.
  • Als Nächstes wird ein Beispiel für einen Herstellungsprozess des Transistors 152 von 2A anhand 4A bis 4E beschrieben. Man beachte, dass bei Schichten und Elektroden, die mit denselben Bezugszeichen wie diejenigen bei dem Transistor 151 bezeichnet sind, das Bildungsverfahren des Transistors 151 übernommen werden kann, außer dies ist anders angegeben.
  • Zunächst wird die Basisisolierschicht 102 über dem Substrat 100 (siehe 4A) gebildet. Die Basisisolierschicht 102 wird unter Verwendung eines Sauerstoffüberschuss aufweisenden Siliziumoxids (SiOx mit X > 2) gebildet.
  • Als Nächstes wird eine leitfähige Schicht zum Bilden einer Source-Elektrode und einer Drain-Elektrode (einschließlich einer Verdrahtung, die in derselben Schicht wie die Source-Elektrode und die Drain-Elektrode gebildet ist) über der Basisisolierschicht 102 gebildet, und es wird die leitfähige Schicht verarbeitet, um die Source-Elektrode 108a und die Drain-Elektrode 108b zu bilden, die voneinander getrennt sind (siehe 4B).
  • Anschließend wird eine Oxidhalbleiterschicht über der Basisisolierschicht 102 derart ausgebildet, dass sie in Kontakt mit der Source-Elektrode 108a und der Drain-Elektrode 108b ist, und derart verarbeitet, dass die Oxidhalbleiterschicht 106 in Inselform gebildet wird (siehe 4C). Anschließend kam die erste Wärmebehandlung auf ähnliche Weise wie bei dem Transistor 151 durchgeführt werden.
  • Als Nächstes wird die Gate-Isolierschicht 112 derart ausgebildet, dass sie die Source-Elektrode 108a und die Drain-Elektrode 108b bedeckt und in Kontakt mit einem Teil der Oxidhalbleiterschicht 106 (siehe 4D) ist. Anschließend kann die zweite Wärmebehandlung ähnlich zu dem Transistor 151 durchgeführt werden.
  • Anschließend wird die Gate-Elektrode 114 gebildet (siehe 4E).
  • Durch den vorbeschriebenen Prozesse wird der Transistor 152 gebildet.
  • Man beachte, dass sich dann, wenn Ladung an der Grenzfläche der Oxidhalbleiterschicht eingefangen wird, die Schwellenspannung des Transistors verschiebt. Wenn beispielsweise eine positive Ladung an der Hinterkanalseite eingefangen wird, verschiebt sich die Schwellenspannung des Transistors in der negativen Richtung. Als ein Faktor für dieses Einfangen von Ladung kann ein Modell des Transfers und Einfangens von Kationen (oder Atomen, die Kationen bewirken) aufgeführt werden. Bei diesem Ausführungsbeispiel wird ein Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) für die Basisisolierschicht verwendet, wodurch die Grenzflächenzustandsdichte zwischen der Oxidhalbleiterschicht und der Basisisolierschicht verringert wird. Entsprechend kann bei dem vorbeschriebenen Modell das angenommene Einfangen von Ladung unterdrückt werden, und es kann die Verschiebung der Schwellenspannung des Transistors unterdrückt werden.
  • Als Nächstes wird ein Beispiel eines Herstellungsprozesses des Transistors 153 von 2B anhand von 5A bis 5E beschrieben. Man beachte, dass bei den Schichten und Elektroden, die mit denselben Bezugszeichen wie diejenigen bei dem Transistor 151 bezeichnet sind, das Bildungsverfahren des Transistors 151 übernommen werden kann, außer dies ist anders angegeben.
  • Zunächst wird die Basisisolierschicht 102 über dem Substrat 100 (siehe 5A) gebildet. Gebildet werden kann die Basisisolierschicht 102 hierbei mit einer einzelnen Schicht oder einer gestapelten Schicht unter Verwendung von einem oder mehreren von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid und dergleichen.
  • Als Nächstes wird die Gate-Elektrode 114 über der Basisisolierschicht 102 (siehe 5B gebildet).
  • Sodann wird die Gate-Isolierschicht 112 über der Gate-Elektrode 114 (siehe 5C) gebildet.
  • Als Nächstes werden die Source-Elektrode 108a und die Drain-Elektrode 108b über der Gate-Isolierschicht 112 gebildet. Eine Oxidhalbleiterschicht wird derart gebildet, dass sie mit der Source-Elektrode 108a und der Drain-Elektrode 108b verbunden ist, und es wird die Oxidhalbleiterschicht derart verarbeitet, dass die Oxidhalbleiterschicht 106 in Inselform gebildet wird. Anschließend wird eine erste Wärmebehandlung ähnlich wie bei dem Transistor 151 (siehe 5D) durchgeführt.
  • Als Nächstes wird die Schutzisolierschicht 124 derart ausgebildet, dass sie die Oxidhalbleiterschicht 106, die Source-Elektrode 108a und die Drain-Elektrode 108b bedeckt (siehe 5E). Für die Schutzisolierschicht 124 wird SiOx mit X > 2 verwendet. Anschließend wird die zweite Wärmebehandlung ähnlich wie bei dem Transistor 151 durchgeführt.
  • Durch den vorbeschriebenen Prozess wird der Transistor 153 gebildet.
  • Als Nächstes wird ein Beispiel für einen Herstellungsprozess des Transistors 154 von 2C anhand 6A bis 6E beschrieben. Man beachte, dass mit Blick auf Schichten und Elektroden, die mit denselben Bezugzeichen wie diejenigen bei dem Transistor 151 bezeichnet werden, das Bildungsverfahren des Transistors 151 übernommen werden kann, außer dies ist anders angegeben.
  • Als Erstes wird die Basisisolierschicht 102 über dem Substrat 100 (siehe 6A) gebildet.
  • Hierbei kann die Basisisolierschicht 102 mit einer einzelnen Schicht oder einer gestapelten Schicht unter Verwendung von einem oder mehreren von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid und dergleichen gebildet werden.
  • Als Nächstes wird die Gate-Elektrode 114 über der Basisisolierschicht 102 (siehe 6B) gebildet.
  • Sodann wird die Gate-Isolierschicht 112 über der Gate-Elektrode 114 (siehe 6C) gebildet.
  • Als Nächstes wird eine Oxidhalbleiterschicht über der Gate-Isolierschicht 112 gebildet, und es wird die Oxidhalbleiterschicht derart verarbeitet, dass die Oxidhalbleiterschicht 106 in Inselform gebildet wird. Anschließend kann die erste Wärmebehandlung auf ähnliche Weise über dem Transistor 151 durchgeführt werden. Sodann werden die Source-Elektrode 108a und die Drain-Elektrode 108b derart gebildet, dass sie mit der Oxidhalbleiterschicht 106 verbunden sind (siehe 6D).
  • Als Nächstes wird die Schutzisolierschicht 124 derart gebildet, dass sie die Oxidhalbleiterschicht 106, die Source-Elektrode 108a und die Drain-Elektrode 108b bedeckt (siehe 6E). Für die Schutzisolierschicht 124 wird SiOx mit X > 2 verwendet. Anschließend kann die zweite Wärmebehandlung auf ähnliche Weise wie bei dem Transistor 151 durchgeführt werden.
  • Durch den vorbeschriebenen Prozess wird der Transistor 154 gebildet.
  • Ein Beispiel für einen Herstellungsprozess des Transistors 155 von 2D wird nachstehend anhand 7A bis 7E beschrieben. Man beachte, dass bei Schichten und Elektroden, die mit denselben Bezugszeichen wie diejenigen bei dem Transistor 151 bezeichnet sind, das Bildungsverfahren des Transistors 151 übernommen werden kann, außer dies ist anders angegeben.
  • Als Erstes wird die Basisisolierschicht 102 über dem Substrat 100 (siehe 7A) gebildet. Für die Basisisolierschicht 102 wird Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) verwendet.
  • Als Nächstes wird eine Oxidhalbleiterschicht über der Basisisolierschicht 102 gebildet, und es wird die Oxidhalbleiterschicht derart verarbeitet, dass die Oxidhalbleiterschicht 106 in Inselform (siehe 7B) gebildet wird. Anschließend kann die erste Wärmebehandlung auf ähnliche Weise wie bei dem Transistor 151 durchgeführt werden.
  • Als Nächstes werden die Gate-Isolierschicht 112 und die Gate-Elektrode 114 gebildet und derart verarbeitet, dass sie dasselbe Muster aufweisen, und zwar mittels Fotolithographie (siehe 7C). Bei diesem Schritt kann die Gate-Elektrode 114 bearbeitet werden, woraufhin die Gate-Isolierschicht 112 unter Verwendung der Gate-Elektrode 114 als Maske bearbeitet werden kann.
  • Als Nächstes wird der Widerstand der Oxidhalbleiterschicht 106 unter Verwendung der Gate-Elektrode 114 als Maske verringert, wodurch der Source-Bereich 122a und der Drain-Bereich 122b gebildet werden. Ein Bereich unter der Gate-Elektrode, dessen Widerstand nicht verringert wird, dient als Kanalbereich 126 (siehe 7D). In diesem Falle wird die Kanallänge L des Transistors durch die Breite der Gate-Elektrode bestimmt. Auf diese Weise wird mittels Durchführen eines Mustems unter Verwendung der Gate-Elektrode als Maske eine Überlappung der Gate-Elektrode mit dem Source- oder Drain-Bereich nicht erreicht, und es bildet sich keine parasitäre Kapazität in diesem Bereich, sodass die Betriebsgeschwindigkeit des Transistors vergrößert werden kann.
  • Als Nächstes wird die Schutzisolierschicht 124 gebildet, und es werden Öffnungsabschnitte in Bereichen der Schutzisolierschicht 124 in Überlappung mit dem Source-Bereich 122a und dem Drain-Bereich 122b gebildet. Als Nächstes wird eine leitfähige Schicht zur Bildung der Source-Elektrode und der Drain-Elektrode (einschließlich einer Verdrahtung, die in derselben Schicht wie die Source-Elektrode und die Drain-Elektrode gebildet sind) gebildet und derart bearbeitet, dass die Source-Elektrode 108a und die Drain-Elektrode 108b, die voneinander getrennt sind, gebildet werden (siehe 7E).
  • Durch den vorbeschriebenen Prozess wird der Transistor 155 gebildet.
  • Die Oxidhalbleiterschicht, die als Aktivschicht des Transistors bei diesem Ausführungsbeispiel verwendet wird, wird derart stark gereinigt, dass sie zu einer vom i-Typ (intrinsisch) seienden Oxidhalbleiterschicht wird, und zwar auf folgende Weise: eine Verunreinigung, so beispielsweise Wasserstoff (einschließlich Wasser und einer Hydroxyl-Gruppe) wird aus einem Oxidhalbleiter durch Erwärmen des Substrates bei dem Schritt zur Bildung der Oxidhalbleiterschicht oder Durchführen einer Wärmebehandlung nach der Bildung der Oxidhalbleiterschicht gebildet. Zudem wird Sauerstoff, der die Hauptkomponente der Oxidhalbleiterschicht ist und zum gleichen Zeitpunkt wie der Schritt des Entfernens der Verunreinigung verringert bzw. reduziert wird, der Oxidhalbleiterschicht aus der Basisisolierschicht oder der Schutzisolierschicht mit Bildung unter Verwendung von Sauerstoffüberschuss aufweisendem Siliziumoxid (SiOx mit X > 2) zugesetzt. Der Transistor, der die Oxidhalbleiterschicht beinhaltet, die auf vorstehende Weise stark gereinigt wurde, weist einen niedrigen Aus-Zustands-Strom (off state current) und eine unterdrückte Schwankung der elektrischen Eigenschaften auf und ist damit elektrisch stabil.
  • Wie vorstehend beschrieben worden ist, kann die Halbleitervorrichtung, die einen Oxidhalbleiter mit stabilen elektrischen Eigenschaften aufweist, bereitgestellt werden. Daher kann eine Halbleitervorrichtung mit großer Betriebssicherheit bereitgestellt werden.
  • Die bei diesem Ausführungsbeispiel beschriebenen Verfahren und Strukturen können je nach Bedarf mit beliebigen Verfahren und Strukturen, die im Zusammenhang mit den anderen Ausführungsbeispielen beschrieben sind, kombiniert werden.
  • Ausführungsbeispiel 2
  • Eine Halbleitervorrichtung (die auch als Anzeigevorrichtung bezeichnet wird) mit Anzeigefunktion kann unter Verwendung des Transistors hergestellt werden, wovon ein Beispiel bei Ausführungsbeispiel 1 beschrieben worden ist. Darüber hinaus können ein Teil oder die gesamte Schaltung, die den Transistor beinhaltet, über einem Substrat ausgebildet werden, wo ein Pixelabschnitt gebildet ist, wodurch ein systeminternes Feld (system on panel) erhalten werden kann.
  • Wie in 8A gezeigt ist, wird ein Dichtmittel 205 derart bereitgestellt, dass es einen Pixelabschnitt 202 umgibt, der über einem ersten Substrat 201 vorgesehen ist, wobei der Pixelabschnitt 202 zwischen dem ersten Substrat 201 und einem zweiten Substrat 206 abgedichtet wird. Wie in 8A gezeigt ist, werden eine Scanleitungstreiberschaltung 204 und eine Signalleitungstreiberschaltung 203, die unter Verwendung einer Einkristallhalbleiterschicht oder einer polykristallinen Halbleiterschicht über einem Substrat mit separater Bereitstellung gebildet werden, in einem Bereich montiert, der von demjenigen Bereich verschieden ist, der von dem Dichtmittel 205 über dem ersten Substrat 201 umgeben ist. Des Weiteren werden verschiedene Signale und Potenziale des Signalleitungstreiberschaltung 203 und der Scanleitungstreiberschaltung 204, die separat gebildet werden, und dem Pixelabschnitt 202 aus flexiblen gedruckten Schaltungen (Flexible Printed Circuits FPCs) 218a und 218b zugeführt.
  • Wie in 8B und 8C gezeigt ist, wird das Dichtmittel 205 derart bereitgestellt, dass es den Pixelabschnitt 202 und die Scanleitungstreibereinheit 204 umgibt, die über dem ersten Substrat 201 vorgesehen sind. Das zweite Substrat 206 ist über dem Pixelabschnitt 202 und der Scanleitungstreiberschaltung 204 vorgesehen. Infolgedessen sind der Pixelabschnitt 202 und die Scanleitungstreiberschaltung 204 zusammen mit einem Anzeigeelement durch das erste Substrat 201, das Dichtmittel 205 und das zweite Substrat 206 abgedichtet. Wie in 8B und 8C gezeigt ist, wird die Signalleitungstreiberschaltung 203, die unter Verwendung einer Einkristallhalbleiterschicht oder einer polykristallinen Halbleiterschicht über einem Substrat mit separater Bereitstellung gebildet wird, in einem Bereich montiert, der von demjenigen Bereich verschieden ist, der von dem Dichtmittel 205 über dem ersten Substrat 201 umgeben wird. Wie in 8B und 8C gezeigt ist, werden verschiedene Signale und Potenziale der Signalleitungstreiberschaltung 203, die separat gebildet wird, der Scanleitungstreiberschaltung 204 und dem Pixelabschnitt 202 von einer FPC 218 zugeführt.
  • Obwohl 8B und 8C jeweils dasjenige Beispiel darstellen, bei dem eine beliebige Signalleitungstreiberschaltung 203 separat gebildet und auf dem ersten Substrat 201 montiert wird, ist man bei der vorliegenden Erfindung nicht auf diese Struktur beschränkt. Die Scanleitungstreiberschaltung kann separat gebildet und sodann montiert werden, oder es können nur ein Teil des Signalleitungstreiberschaltung oder ein Teil der Scanleitungstreiberschaltung separat gebildet und sodann montiert werden.
  • Man beachte, dass das Verbindungs- bzw. Anschlussverfahren einer separat ausgebildeten Treiberschaltung keinen speziellen Beschränkungen unterliegt, sodass ein COG-Verfahren (Chip On Glas COG, Chip auf Glas), ein Drahtanbindungsverfahren, ein TAB-Verfahren (Tape Automated Bonding TAB, Automatisches Anbinden mittels Band) oder dergleichen verwendet werden können. 8A zeigt ein Beispiel, bei dem die Signalleitungstreiberschaltung 203 und die Scanleitungstreiberschaltung 204 durch ein COG-Verfahren montiert werden. 8B zeigt ein Beispiel, bei dem die Signalleitungstreiberschaltung 203 durch ein COG-Verfahren montiert wird. 8C zeigt ein Beispiel, bei dem die Signalleitungstreiberschaltung 203 durch ein TAB-Verfahren montiert wird.
  • Darüber hinaus beinhaltet die Anzeigevorrichtung ein Feld (panel), bei dem ein Anzeigeelement abgedichtet wird, sowie ein Modul, bei dem ein IC und dergleichen, der eine Steuerung beinhaltet, an dem Feld montiert sind.
  • Man beachte, dass eine Anzeigevorrichtung in vorliegender Beschreibung eine Bildanzeigevorrichtung, eine Anzeigevorrichtung oder eine Lichtquelle (einschließlich einer Beleuchtungsquelle) bezeichnet. Die Anzeigevorrichtung beinhaltet ein beliebiges der nachfolgenden Module: ein Modul, das mit einem Verbinder versehen ist, so beispielsweise einem FPC, einem TAB-Band oder einem TCP; ein Modul, bei dem eine bedruckte Leiterplatte am Ende eines TAB-Bandes oder TCP vorgesehen ist; und ein Modul, bei dem eine integrierte Schaltung (IC) direkt auf einem Anzeigeelement durch ein COG-Verfahren montiert wird.
  • Der Pixelabschnitt und die Scanleitungstreiberschaltung mit Bereitstellung über dem ersten Substrat beinhalten eine Mehrzahl von Transistoren, wobei ein beliebiger der Transistoren, die im Zusammenhang mit Ausführungsbeispiel 1 beschrieben worden sind, zum Einsatz kommen kann.
  • Als Anzeigeelement, das in der Anzeigevorrichtung bereitgestellt wird, kann ein Flüssigkristallelement (das auch als Flüssigkristallanzeigeelement bezeichnet wird) oder ein Lichtemissionselement (das auch als Lichtemissionsanzeigeelement bezeichnet wird) verwendet werden. Ein Lichtemissionselement beinhaltet in dieser Kategorie ein Element, dessen Luminanz durch einen Strom oder eine Spannung gesteuert wird, und insbesondere ein anorganisches elektrolumineszentes (EL) Element, ein organisches EL-Element und dergleichen. Des Weiteren kann ein Anzeigemedium, dessen Kontrast durch einen elektrischen Effekt, so beispielsweise elektronische Tinte, geändert wird, verwendet werden.
  • Ein Ausführungsbeispiel der Halbleitervorrichtung wird anhand 9, 10 und 11 beschrieben. 9, 10 und 11 entsprechen Querschnittsansichten entlang der Linie M-N in 8B.
  • Wie in 9 bis 11 dargestellt ist, beinhaltet die Halbleitervorrichtung eine Verbindungsanschlusselektrode 215 und eine Anschlusselektrode 216. Die Verbindungsanschlusselektrode 215 und die Anschlusselektrode 216 sind elektrisch mit einem Anschluss verbunden, der in dem FPC 218 beinhaltet ist, und zwar durch eine anisotrope leitfähige Schicht 219.
  • Die Verbindungsanschlusselektrode 215 wird unter Verwendung derselben leitfähigen Schicht wie die erste Elektrodenschicht 230 gebildet, und es wird die Anschlusselektrode 216 unter Verwendung derselben leitfähigen Schicht als Source- und Drain-Elektroden eines Transistors 210 und eines Transistors 211 gebildet.
  • Der Pixelabschnitt 202 und die Scanleitungstreiberschaltung 204 mit Bereitstellung über dem ersten Substrat 201 beinhalten jeweils eine Mehrzahl von Transistoren. 9, 10 und 11 zeigen jeweils den Transistor 210, der in dem Pixelabschnitt 202 beinhaltet ist, sowie den Transistor 211, der in der Scanleitungstreiberschaltung 204 beinhaltet ist.
  • Bei diesem Ausführungsbeispiel kann der im Zusammenhang mit Ausführungsbeispiel 1 beschriebene Transistor als Transistor 210 und Transistor 211 zum Einsatz kommen. Eine Schwankung der elektrischen Eigenschaften des Transistors 210 und des Transistors 211 wird unterdrückt, und es sind der Transistor 210 und der Transistor 211 elektrisch stabil. Daher können hochgradig betriebssichere Halbleitervorrichtungen als Halbleitervorrichtungen, die in 9 bis 11 dargestellt sind, bereitgestellt werden.
  • Der Transistor 210, der in dem Pixelabschnitt 202 bereitgestellt wird, ist elektrisch mit dem Anzeigeelement verbunden und bildet so ein Anzeigefeld. Es existieren keine besonderen Beschränkungen hinsichtlich der Art des Anzeigeelementes, solange nur das Anzeigen erfolgen kann, und es können zudem verschiedene Arten von Anzeigeelementen zum Einsatz kommen.
  • Man beachte, dass ein Beispiel für eine Flüssigkristallanzeigevorrichtung unter Verwendung eines Flüssigkristallelementes als Anzeigeelement in 9 beschrieben ist. Wie in 9 gezeigt ist, beinhaltet ein Flüssigkristallelement 213, das ein Anzeigeelement ist, die erste Elektrodenschicht 230, eine zweite Elektrodenschicht 231 und eine Flüssigkristallschicht 208. Man beachte, dass Isolierschichten 232 und 233, die als Ausrichtschichten wirken, derart vorgesehen sind, dass die Flüssigkristallschicht 208 dazwischen vorgesehen ist. Die zweite Elektrodenschicht 231 ist auf der dem zweiten Substrat 206 zu eigenen Seite vorgesehen, und es sind die erste Elektrodenschicht 230 und die zweite Elektrodenschicht 231 gestapelt, wobei die Flüssigkristallschicht 208 dazwischen vorgesehen ist.
  • Ein Abstandshalter 235 ist ein säulenartiger Abstandshalter, den man durch selektives Ätzen einer Isolierschicht erhält, und ist dafür vorgesehen, die Dicke (Zelllücke) der Flüssigkristallschicht 208 zu steuern. Alternativ kann ein kugelförmiger Abstandshalter verwendet werden.
  • In demjenigen Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, können ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein polymerverteilter Flüssigkristall, ein ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet werden. Diese Flüssigkristallmaterialien zeigen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chiral nematische Phase, eine isotrope Phase oder dergleichen, was von den jeweiligen Bedingungen abhängt.
  • Alternativ kann ein Flüssigkristall, der eine blaue Phase zeigt, für die eine Ausrichtschicht nicht notwendig ist, verwendet werden. Eine blaue Phase ist diejenige von den Flüssigkristallphasen, die genau dann erzeugt wird, bevor sich eine cholesterische Phase zu einer isotropen Phase ändert, während die Temperatur des cholesterischen Flüssigkristalls zunimmt. Da die blaue Phase nur in einem schmalen Temperaturbereich auftritt, wird eine Flüssigkristallverbindung, in die ein chirales Material eingemischt ist, als Flüssigkristallschicht verwendet, um den Temperaturbereich zu verbessern. Die Flüssigkristallverbindung mit einem Flüssigkristall mit einer blauen Phase und einem chiralen Mittel mit einer kurzen Reaktionszeit von 1 ms oder weniger weist eine optische Isotropie auf, die den Ausrichtprozess überflüssig macht, und weist zudem eine geringe Betrachtungswinkelabhängigkeit auf. Da darüber hinaus eine Ausrichtschicht nicht vorgesehen werden muss und eine Reibbehandlung überflüssig ist, kann eine Beschädigung durch elektrostatische Entladung infolge der Reibbehandlung verhindert werden, und es können Defekte und eine Beschädigung der Flüssigkristallanzeigevorrichtung beim Herstellungsprozess verringert werden. Damit kann die Produktivität der Flüssigkristallanzeigevorrichtung vergrößert werden.
  • Der spezifische Widerstand des Flüssigkristallmaterials ist größer oder gleich 1×109 Ω·cm, vorzugsweise größer als 1×1011 Ω·cm, besonders bevorzugt größer oder gleich 1×1012 Ω·cm. Der Wert des spezifischen Widerstandes wird in vorliegender Beschreibung bei 20 °C gemessen.
  • Die Größe des Speicherkondensators, der in der Flüssigkristallanzeigevorrichtung gebildet ist, wird unter Berücksichtigung des Leckstroms des Transistors mit Bereitstellung in dem Pixelabschnitt oder dergleichen derart eingestellt, dass eine Ladung für eine bestimmte Zeitspanne gehalten werden kann. Durch Verwenden eines Transistors, der eine hochreine Oxidhalbleiterschicht aufweist, ist es ausreichend, einen Speicherkondensator mit einer Kapazität von kleiner oder gleich 1/3, vorzugsweise kleiner oder gleich 1/5 der Flüssigkristallkapazität eines jeden Pixels bereitzustellen.
  • Bei dem bei diesem Ausführungsbeispiel verwendeten Transistor, bei dem eine hochreine Oxidhalbleiterschicht zum Einsatz kommt, kann der Strom in einem Auszustand (off state current) klein gemacht werden. Damit kann die Haltezeitspanne eines elektrischen Signals eines Bildsignals oder dergleichen erweitert werden, und es kann das Intervall zwischen Schreibvorgängen in demjenigen Zustand größer eingestellt werden, in dem die Energieversorgung an ist. Entsprechend kann die Frequenz im Refreshbetrieb verringert werden, was zu einem Effekt der Verminderung des Energieverbrauchs führt.
  • Die Feldeffektmobilität des Transistors, der eine hochreine Oxidhalbleiterschicht beinhaltet, die bei diesem Ausführungsbeispiel verwendet wird, kann vergleichsweise hoch sein, wodurch ein Hochgeschwindigkeitsbetrieb möglich wird. Damit kann durch Verwenden des Transistors in einem Pixelabschnitt einer Flüssigkristallanzeigevorrichtung ein qualitativ hochwertiges Bild bereitgestellt werden. Da darüber hinaus die Transistoren separat in einem Treiberschaltungsabschnitt und einem Pixelabschnitt über einem Substrat vorgesehen werden können, kann die Anzahl von Komponenten der Flüssigkristallanzeigevorrichtung verringert werden.
  • Bei der Flüssigkristallanzeigevorrichtung können ein TN-Modus (twisted nematic TN, verdreht nematisch), ein IPS-Modus (In Plane Switching IPS, Schalten bzw. Umstellen in der Ebene), ein FFS-Modus (Fringe Field Switching FFS, Streufeldschaltung), ein ASM-Modus (Axially Symmetrie Aligned Micro-Cell AMC, achsensysmmetrische ausgerichtete Mikrozelle), ein OCB-Modus (Optical Compensated Birefringence OCB, optische kompensierte Doppelbrechnung), ein FLC-Modus (Ferroelectric Liquid Crystal FLC, ferroelektrischer Flüssigkristall), ein AFLC-Modus (Antiferroelectric Liquid Crystal AFLC, antiferroelektrischer Flüssigkristall) oder dergleichen verwendet werden.
  • Auch eine normalerweise schwarze Flüssigkristallanzeigevorrichtung, so beispielsweise eine transmissive bzw. durchlässige Flüssigkristallanzeigevorrichtung, bei der ein VA-Modus (vertikale Ausrichtung) verwendet wird, wird vorgezogen. Der VA-Modus ist ein Verfahren zum Steuern der Ausrichtung von Flüssigkristallmolekülen eines Flüssigkristallanzeigefeldes, wobei hier Flüssigkristallmoleküle vertikal zu einer Feldoberfläche ausgerichtet sind, wenn keine Spannung angelegt ist. Es werden nachstehend einige Beispiele für den VA-Modus angegeben. Genannt seien der MVA-Modus (Multi-Domain Vertical Alignment MVA, vertikale Ausrichtung bei Mehrfachdomänen), der PVA-Modus (Patterned Vertical Alignment PVA, vertikale Ausrichtung mit Musterung), ein ASV-Modus und dergleichen mehr. Darüber hinaus ist es möglich, ein Verfahren einzusetzen, das Domänenvervielfältigung (domain multiplication) oder Multidomänendesign genannt wird, wobei hier ein Pixel in einigen Bereiche (Subpixel bzw. Teilpixel) unterteilt wird und Moleküle in verschiedenen Richtungen entsprechend ihren jeweiligen Bereichen ausgerichtet werden.
  • Bei der Anzeigevorrichtung sind je nach Bedarf eine schwarze Matrix (lichtblockierende Schicht), ein optisches Element (optisches Substrat), so beispielsweise ein Polarisierungselement, ein Verzögerungselement oder ein Antireflexionselement und dergleichen mehr vorgesehen. So kann beispielsweise eine zirkulare Polarisation unter Verwendung eines polarisierenden Substrates und eines Verzögerungssubstrates erhalten werden. Darüber hinaus kann schwarzes Licht, Seitenlicht oder dergleichen als Lichtquelle verwendet werden.
  • Darüber hinaus ist es möglich, ein Zeitunterteilungsanzeigeverfahren (auch feldsequenzielles Treiberverfahren genannt) unter Verwendung einer Mehrzahl von Lichtemissionsdioden (LEDs) als Hintergrundlicht zu verwenden. Durch Einsetzen eines feldsequenziellen Treiberverfahrens kann eine Farbanzeige ohne Verwendung eines Farbfilters realisiert werden.
  • Zudem können als Anzeigeverfahren in dem Pixelabschnitt ein progressives Verfahren, ein Interlace-Verfahren oder dergleichen zum Einsatz kommen. Des Weiteren sind die Farbelemente, die in einem Pixel zum Zeitpunkt der Farbanzeige gesteuert werden, nicht auf die drei Farben R, G und B (R, G und B entsprechen Rot, Grün beziehungsweise Blau) beschränkt. So können beispielsweise R, G, B und W (W entspricht Weiß) oder R, G, B und eines oder mehr von Gelb, Zyan, Magenta und dergleichen verwendet werden. Des Weiteren können die Größen der Anzeigebereiche zwischen verschiedenen Punkten von Farbelementen verschieden sein. Die vorliegende Erfindung ist nicht auf die Anwendung einer Anzeigevorrichtung zur Farbanzeige beschränkt, sondern kann auch bei einer Anzeigevorrichtung zur monochromatischen Anzeige verwendet werden.
  • Alternativ kann als Anzeigeelement, das in der Anzeigevorrichtung beinhaltet ist, ein EL nutzendes lichtemittierendes Element verwendet werden. EL nutzende lichtemittierende Elemente werden danach kategorisiert, ob ein lichtemittierendes Material eine organische Verbindung oder eine anorganische Verbindung ist, wobei Ersteres allgemein ein organisches EL-Element genannt wird, während Letzteres ein anorganisches EL-Element genannt wird.
  • Bei einem organischen EL-Element werden durch Anlegen einer Spannung an dem lichtemittierenden Element Elektronen und Löcher separat aus einem Paar von Elektroden in eine Schicht injiziert, die eine lichtemittierende organische Verbindung enthält, damit ein Strom fließt. Sodann bewirkt die Rekombination dieser Träger (Elektronen und Löcher), dass die lichtemittierende organische Komponente einen angeregten Zustand bildet und Licht bei Rückkehr aus dem angeregten Zustand in einen Grundzustand emittiert. Aufgrund dieses Mechanismus wird das lichtemittierende Element als lichtemittierendes Stromanregungselement bezeichnet.
  • Die anorganischen EL-Elemente werden entsprechend ihren Elementstrukturen in vom Dispersionstyp seiende anorganische EL-Elemente und in dünnfilmbasierte anorganische EL-Elemente unterteilt. Ein vom Dispersionstyp seiendes anorganisches EL-Element verfügt über eine lichtemittierende Schicht, wo Teilchen eines lichtemittierenden Materials in einem Bindemittel verteilt sind, wobei der Lichtemissionsmechanismus hiervon eine vom Donor-Akzeptor-Rekombinationstyp seiende Lichtemission ist, die ein Donorniveau und ein Akzeptorniveau verwendet. Ein dünnfilmbasiertes anorganisches EL-Element weist eine Struktur auf, bei der eine lichtemittierende Schicht schichtartig zwischen dielektrischen Schichten eingeschlossen ist, die wiederum zwischen Elektroden eingeschlossen sind, wobei der Lichtemissionsmechanismus hiervon eine vom lokalisierten Typ seiende Lichtemission ist, die einen Innenschalenelektronenübergang von Metallionen nutzt. Man beachte, dass ein Beispiel für ein organisches EL-Element hier als lichtemittierendes Element beschrieben wird.
  • Dass Licht, das von dem lichtemittierenden Element emittiert wird, extrahiert wird, wird hingenommen, solange nur wenigstens eine von einem Paar von Elektroden transparent ist. Aufweisen kann das lichtemittierende Element eine obere Emissionsstruktur, bei der eine Lichtemission durch die Oberfläche entgegengesetzt bzw. gegenüberliegend zu dem Substrat extrahiert wird, eine untere Emissionsstruktur, bei der eine Lichtemission durch die Oberfläche an der Substratseite extrahiert wird, oder auch eine Doppelemissionsstruktur, bei der eine Lichtemission durch die Oberfläche entgegengesetzt bzw. gegenüberliegend zu dem Substrat und der Oberfläche auf der Substratseite extrahiert wird, wobei ein lichtemittierendes Element eine beliebige von diesen Emissionsstrukturen aufweisen kann.
  • Ein Beispiel für eine lichtemittierende Vorrichtung, bei der ein lichtemittierendes Element als Anzeigeelement verwendet wird, ist in 10 gezeigt. Ein lichtemittierendes Element 243, das ein Anzeigeelement ist, ist elektrisch mit dem Transistor 210 verbunden, der in dem Pixelabschnitt 202 vorgesehen ist. Man beachte, dass die Struktur des lichtemittierenden Elementes 243 unter anderem auch eine Stapelstruktur sein kann, die die erste Elektrodenschicht 230, eine elektrolumineszente Schicht 241 und die zweite Elektrodenschicht 231 beinhaltet. Die Struktur des lichtemittierenden Elementes 243 kann je nach Bedarf in Abhängigkeit von der Richtung geändert werden, in der Licht aus dem lichtemittierenden Element 243 extrahiert wird, oder dergleichen.
  • Eine Trennung 240 kann unter Verwendung eines organischen Isoliermaterials oder eines anorganischen Isoliermaterials gebildet werden. Es ist besonders bevorzugt, wenn die Trennung 240 unter Verwendung eines fotoempfindlichen Harzmaterials gebildet wird, damit sich eine Öffnung über der ersten Elektrodenschicht 230 derart bildet, dass eine Seitenwand der Öffnung eine gekippte Oberfläche mit kontinuierlicher Krümmung aufweist.
  • Die elektrolumineszente Schicht 241 kann unter Verwendung entweder einer einzelnen Schicht oder eines Stapels aus mehreren Schichten verwendet werden.
  • Um zu verhindern, dass Sauerstoff, Wasserstoff, Feuchtigkeit, Kohlendioxid und dergleichen in das lichtemittierende Element 243 eintreten, kann eine Schutzschicht über der zweiten Elektrodenschicht 231 und der Trennung 240 ausgebildet sein. Als Schutzschicht kann eine Siliziumnitridschicht, eine Siliziumnitridoxidschicht, eine diamantartige Carbonschicht (Diamond-Like Carbon DLC), eine Aluminiumoxidschicht, eine Aluminiumnitridschicht oder dergleichen verwendet werden. Darüber hinaus ist in einem Raum, der mit dem ersten Substrat 201, dem zweiten Substrat 206 und dem Dichtmittel 205 gebildet wird, ein Füllmittel 244 zum Dichten vorgesehen. Auf diese Weise wird vorgezogen, wenn das lichtemittierende Element mit einem Schutzfilm (so beispielsweise einem Laminatfilm oder einem ultraviolett aushärtbaren Harzfilm) oder einem Deckmaterial mit hoher Luftdichtheit und geringer Entgasung gepackt (abgedichtet) ist, sodass das lichtemittierende Element nicht der umgebenden Luft ausgesetzt ist.
  • Als Füllmittel 244 kann ein ultraviolett aushärtbares oder ein Thermosetting-Harz zusätzlich zu einem Inertgas wie Stickstoff oder Argon verwendet werden. So können beispielsweise Polyvinylchlorid (PVC), ein Acrylharz, Polyimid, ein Epoxidharz, ein Silizium- bzw. Silikonharz, Polyvinylbutyral (PVB) oder Ethylenvinylazetat (EVA) verwendet werden. Als Füllmittel wird beispielsweise Stickstoff verwendet.
  • Gegebenenfalls können ein optischer Film, so beispielsweise eine polarisierende Platte, eine zirkular polarisierende Platte (einschließlich einer elliptisch polarisierenden Platte), eine Verzögerungsplatte (beispielsweise eine Lambda-Viertel-Platte oder eine Lambda-Halbe-Platte) oder ein Farbfilter je nach Bedarf für eine lichtemittierende Oberfläche des lichtemittierenden Elementes verwendet werden. Des Weiteren können eine polarisierende Platte oder eine zirkular polarisierende Platte mit einer Antireflexionsschicht verwendet werden. Es kann beispielsweise eine Antiglanzbehandlung (anti-glare treatment) vorgenommen werden, durch die reflektiertes Licht durch Vorsprünge und Vertiefungen an der Oberfläche derart verteilt wird, dass das Glänzen verringert wird.
  • Des Weiteren kann elektronisches Papier, in dem elektronische Tinte angesteuert wird, als Anzeigevorrichtung vorgesehen sein. Das elektronische Papier wird auch ektrophoretische Anzeigevorrichtung (elektrophoretischer Anzeiger) genannt und weist Vorteile dahingehend auf, dass dieselbe Lesbarkeit wie bei normalem Papier gegeben ist, jedoch weniger Energieverbrauch als bei anderen Anzeigevorrichtungen vorliegt und dass eine Ausbildung in dünner und leichter Form erfolgen kann.
  • Eine elektrophoretische Anzeigevorrichtung kann verschiedene Modi aufweisen. Eine elektrophoretische Anzeigevorrichtung enthält eine Mehrzahl von Mikrokapseln, die in einem Lösungsmittel oder einem gelösten Mittel feinverteilt sind, wobei jede Mikrokapsel erste Teilchen, die positiv geladen sind, und zweite Teilchen, die negativ geladen sind, enthält. Durch Anlegen eines elektrischen Feldes an den Mikrokapseln bewegen sich die Teilchen in den Mikrokapseln in entgegengesetzten Richtungen zueinander, wobei nur die Farbe der Teilchen, die sich auf einer Seite versammeln, angezeigt wird. Man beachte, dass die ersten Teilchen und die zweiten Teilchen jeweils ein Pigment beinhalten und sich nicht ohne ein elektrisches Feld bewegen. Darüber hinaus weisen die ersten Teilchen und die zweiten Teilchen verschiedene Farben (die farblos sein können) auf.
  • Daher ist eine elektrophoretische Anzeigevorrichtung eine Anzeigevorrichtung, die den sogenannten dielektrophoretischen Effekt nutzt, durch den sich eine Substanz mit hoher dielektrischer Konstante zu einem Bereich eines elektrischen Feldes bewegt.
  • Eine Lösung, in der die vorgenannten Mikrokapseln in einem Lösungsmittel verteilt sind, wird als elektronische Tinte bezeichnet. Die elektronische Tinte kann auf einer Oberfläche aus Glas, Kunststoff, Stoff, Papier oder dergleichen aufgedruckt sein. Des Weiteren kann durch Verwenden eines Farbfilters oder von Teilchen, die ein Pigment aufweisen, eine Farbanzeige realisiert werden.
  • Man beachte, dass die ersten Teilchen und die zweiten Teilchen in den Mikrokapseln jeweils aus einem einzelnen Material gebildet sein können, das aus einem leitfähigen Material, einem isolierenden Material, einem Halbleitermaterial, einem magnetischen Material, einem Flüssigkristallmaterial, einem ferroelektrischen Material, einem elektrolumineszenten Material, einem elektrochromen Material und einem magnetophoretischen Material oder aus einem Verbund aus beliebigen von diesen ausgewählt ist.
  • Als elektronisches Papier kann eine Anzeigevorrichtung unter Verwendung eines Twisting-Ball-Anzeigesystems verwendet werden. Das Twisting-Ball-Anzeigesystem betrifft ein Verfahren, bei dem kugelförmige Teilchen, die jeweils in schwarz und weiß gefärbt sind, zwischen einer ersten Elektrodenschicht und einer zweiten Elektrodenschicht angeordnet sind, die wiederum Elektrodenschichten sind, die für ein Anzeigeelement verwendet werden, wobei eine Potenzialdifferenz zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht erzeugt wird, um die Orientierung der kugelförmigen Teilchen derart zu steuern, dass eine Anzeige bewerkstelligt wird.
  • 11 zeigt ein elektronisches Aktivmatrixpapier als ein Ausführungsbeispiel einer Halbleitervorrichtung. Das elektronische Papier von 11 ist ein Beispiel einer Anzeigevorrichtung, bei der ein Twisting-Ball-Anzeigesystem zum Einsatz kommt.
  • Vorgesehen sind zwischen der ersten Elektrodenschicht 230, die mit dem Transistor 210 verbunden ist, und der zweiten Elektrodenschicht 231, die für das zweite Substrat 206 vorgesehen ist, kugelförmige Teilchen 253, von denen jedes einen schwarzen Bereich 255a, einen weißen Bereich 255b und einen Hohlraum 252 aufweist, der mit einer Flüssigkeit um den schwarzen Bereich 255a und den weißen Bereich 255b herum gefüllt ist. Ein Raum um die kugelförmigen Teilchen 253 herum ist mit einem Füllmittel 254, so beispielsweise einem Harz gefüllt. Die zweite Elektrodenschicht 231 entspricht einer gemeinsamen Elektrode (Gegenelektrode). Die zweite Elektrodenschicht 231 ist elektronisch mit einer gemeinsamen Potenzialleitung verbunden.
  • Man beachte, dass in 9 bis 11 ein flexibles Substrat wie auch ein Glassubstrat als erstes Substrat 201 und zweites Substrat 206 verwendet werden können. Ein Kunststoffsubstrat mit lichtdurchlassenden Eigenschaften kann beispielsweise verwendet werden. Als Kunststoff können eine FRP-Platte (Fiberglass Reinforced Plastics FRP, fieberglasverstärkter Kunststoff), ein PVF-Film (Polyvinylchlorid PVF), ein Polyesterfilm oder ein Acrylharzfilm verwendet werden. Darüber hinaus kann eine Platte mit einer Struktur, bei der eine Aluminiumfolie schichtartig zwischen PVF-Filmen oder Polyesterfilmen eingeschlossen ist, verwendet werden.
  • Die Isolierschicht 221 kann unter Verwendung eines anorganischen isolierenden Materials oder eines organischen isolierenden Materials gebildet werden. Man beachte, dass die isolierende Schicht 221, die unter Verwendung eines wärmebeständigen organischen isolierenden Materials, so beispielsweise von Acrylharz, Polyimid, Benzocyclobutenharz, Polyamid oder Epoxidharz gebildet wird, vorzugsweise als planarisierende Isolierschicht verwendet wird. Bei derartigen organischen isolierenden Materialien ist es möglich, ein eine niedrige dielektrische Konstante aufweisendes Material (Material mit niedrigem k), ein siloxanbasierets Harz, ein Phosphorsilikatglas (PSG), ein Borophosphorsilikatglas (BPSG) oder dergleichen zu verwenden. Man beachte, dass die Isolierschicht 221 durch Stapeln einer Mehrzahl von isolierenden Schichten gebildet werden kann, die unter Verwendung eines beliebigen von diesen Materialien gebildet werden.
  • Es bestehen keine speziellen Beschränkungen hinsichtlich des Verfahrens zur Bildung der Isolierschicht 221, und es kann die Isolierschicht 221 in Abhängigkeit vom Material durch ein Sputter-Verfahren, ein Spin-Beschichtungsverfahren (spin coating method), ein Tauchverfahren, ein Sprühbeschichten (spray coating), ein Tröpfchenabgabeverfahren (droplet discharge method) (beispielsweise Tintenstrahldruck, Siebdruck oder Offsetdruck), eine Walzen- bzw. Rollenbeschichtung, eine Vorhangbeschichtung, eine Messerbeschichtung (knife coating) oder dergleichen gebildet werden.
  • Die Anzeigevorrichtung bewerkstelligt das Anzeigen durch Transmittieren von Licht aus einer Lichtquelle oder einem Anzeigeelement. Daher weisen das Substrat und die Dünnfilme, so beispielsweise die Isolierschicht und die leitfähige Schicht mit Bereitstellung für den Pixelabschnitt dort, wo Licht transmittiert wird, Lichttransmissionseigenschaften in Bezug auf das Licht im Wellenlängenbereich von sichtbarem Licht auf.
  • Die erste Elektrodenschicht 230 und die zweite Elektrodenschicht 231 (von denen jede Pixelelektrodenschicht, gemeinsame Elektrodenschicht, Gegenelektrodenschicht oder dergleichen genannt werden kann) zum Anlegen einer Spannung an dem Anzeigeelement kann lichttransmittierende bzw. lichtdurchlassende Eigenschaften oder lichtreflektierende Eigenschaften aufweisen, was von der Richtung, in der das Licht extrahiert wird, der Position, in der die Elektrodenschicht vorgesehen ist, und der Musterstruktur der Elektrodenschicht abhängt.
  • Die erste Elektrodenschicht 230 und die zweite Elektrodenschicht 231 kann unter Verwendung eines lichttransmittierenden bzw. lichtdurchlässigen leitfähigen Materials gebildet werden, so beispielsweise Indiumoxid, das Wolframoxid beinhaltet, Indium-Zinkoxid, das Wolframoxid beinhaltet, Indiumoxid, das Titanoxid beinhaltet, Indium-Zinnoxid, das Titanoxid beinhaltet, Indium-Zinnoxid (nachstehend als ITO bezeichnet), Indium-Zinkoxid oder Indium-Zinnoxid, dem Siliziumoxid zugesetzt ist.
  • Die erste Elektrodenschicht 230 und die zweite Elektrodenschicht 231 können jeweils unter Verwendung von einer oder mehreren Arten von Materialien gebildet werden, die aus Materialien wie Wolfram (W), Molybdän (Mo), Zirkon (Zr), Hafnium (Hf), Vanadium (V), Niob (Nb), Tantal (Ta), Chrom (Cr), Kobalt (Co), Nickel (Ni), Titan (Ti), Platin (Pt), Aluminium (AI), Kupfer (Cu) und Silber (Ag), Legierungen dieser Metalle und Nitriden dieser Metalle ausgewählt sind.
  • Die erste Elektrodenschicht 230 und die zweite Elektrodenschicht 231 können unter Verwendung einer leitfähigen Verbindung gebildet werden, die ein leitfähiges Hochmolekül (das auch als leitfähiges Polymer bezeichnet wird) beinhaltet. Als leitfähiges Hochmolekül kann ein sogenanntes π-Elektronen-konjugiertes leitfähiges Polymer verwendet werden. Es können beispielsweise Polyanilin oder ein Derivat hiervon, Polypyrrol oder ein Derivat hiervon, Polythiophen oder ein Derivat hiervon, ein Kopolymer aus mehr als zwei Arten dieser Materialien und dergleichen verwendet werden.
  • Da der Transistor infolge einer statischen Elektrizität oder dergleichen leicht kaputt gehen kann, ist vorzugsweise eine Schutzschicht zum Bereitstellen der Treiberschaltung vorgesehen. Die Schutzschicht ist vorzugsweise unter Verwendung eines nichtlinearen Elementes gebildet.
  • Wie vorstehend beschrieben worden ist, kann unter Verwendung eines beliebigen der im Zusammenhang mit Ausführungsbeispiel 1 beschriebenen Transistoren eine Halbleitervorrichtung mit großer Betriebssicherheit hergestellt werden. Man beachte, dass der bei Ausführungsbeispiel 1 beschriebenen Transistor nicht nur bei Halbleitervorrichtungen mit den vorbeschriebenen Anzeigefunktionen, sondern auch bei Halbleitervorrichtungen mit einer Vielzahl von anderen Funktionen zum Einsatz kommen kann, so beispielsweise einer Energievorrichtung, die an einer Energieversorgungsschaltung montiert ist, einer halbleiterintegrierten Schaltung, so beispielsweise einer LSI, und einer Halbleitervorrichtung mit Bildsensorfunktion zum Lesen von Information eines Objektes.
  • Die bei diesem Ausführungsbeispiel beschriebenen Verfahren und Strukturen können je nach Bedarf mit bei anderen Ausführungsbeispielen beschriebenen Verfahren und Strukturen kombiniert werden.
  • Ausführungsbeispiel 3
  • Eine Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist, kann bei einer Vielzahl von elektronischen Geräten (darunter auch Spielgeräten) verwendet werden. Beispiele für elektronische Geräte beinhalten ein Fernsehgerät (auch als Fernseher oder Fernsehempfänger bezeichnet), einen Monitor eines Computers oder dergleichen, eine Kamera, so beispielsweise eine Digitalkamera oder eine digitale Videokamera, einen Digitalfotorahmen, ein Mobiltelefongerät (das auch als Mobiltelefon oder Mobiltelefonvorrichtung bezeichnet wird), eine tragbare Spielkonsole, ein tragbares Informationsendgerät, eine Audiowiedergabevorrichtung, einen großformatigen Spielautomat, so beispielsweise einen Pachinko-Automat oder dergleichen. Beispiele für elektronische Geräte, die jeweils die bei dem vorstehenden Ausführungsbeispiel beschriebene Halbleitervorrichtung beinhalten, werden nachstehend beschrieben.
  • 12A zeigt einen Notebook-PC, der einen Hauptkörper 301, ein Gehäuse 302, einen Anzeigeabschnitt 303 sowie eine Tastatur 304 und dergleichen beinhaltet. Durch Verwenden der bei Ausführungsbeispielen 1 oder 2 beschriebenen Halbleitervorrichtung kann der Notebook-PC große Betriebssicherheit aufweisen.
  • 12B zeigt einen Persönlichen Digitalen Assistenten (PDA), der einen Hauptkörper 311, der mit einem Anzeigeabschnitt 313 versehen ist, sowie eine externe Schnittstelle 315, Bedientasten 314 und dergleichen beinhaltet. Ein Stift 312 ist als Zubehörteil für den Betrieb enthalten. Durch Einsetzen der bei Ausführungsbeispielen 1 oder 2 beschriebenen Halbleitervorrichtung kann der Persönliche Digitale Assistent (PDA) eine größere Betriebssicherheit aufweisen.
  • 12C zeigt ein Beispiel für einen E-Book-Lesegerät (E-Book-Reader). Ein E-Book-Lesegerät 320 beinhaltet beispielsweise zwei Gehäuse, nämlich ein Gehäuse 321 und ein Gehäuse 322. Das Gehäuse 321 und das Gehäuse 322 sind durch ein Scharnier 325 derart kombiniert, dass das E-Book-Lesegerät 320 mit dem Scharnier 325 als Achse geöffnet und geschlossen werden kann. Bei einer derartigen Struktur kann das E-Book-Lesegerät 320 wie ein Papierbuch funktionieren.
  • Ein Anzeigeabschnitt 323 ist in das Gehäuse 321 eingebaut, und ein Anzeigeabschnitt 324 ist in das Gehäuse 322 eingebaut. Der Anzeigeabschnitt 323 und der Anzeigeabschnitt 324 können derart konfiguriert sein, dass sie ein Bild oder auch verschiedene Bilder anzeigen. In demjenigen Fall, in dem der Anzeigeabschnitt 323 und der Anzeigeabschnitt 324 verschiedene Bilder anzeigen, kann beispielsweise ein Anzeigeabschnitt auf der rechten Seite (Anzeigeabschnitt 323 in 12C) Text und ein Anzeigeabschnitt auf der linken Seite (Anzeigeabschnitt 324 in 12C) Grafiken anzeigen. Die bei Ausführungsbeispielen 1 und 2 beschriebene Halbleitervorrichtung wird eingesetzt, damit ein hochgradig betriebssicheres E-Book-Lesegerät bereitgestellt werden kann.
  • 12C zeigt denjenigen Fall, in dem das Gehäuse 321 einen Betriebsabschnitt und dergleichen beinhaltet. Das Gehäuse 321 beinhaltet beispielsweise einen Ein-/Aus-Schaltknopf (power button) 326, eine Steuertaste 327 und einen Lautsprecher 328 und dergleichen. Mit der Bedientaste 327 können Seiten umgeblättert werden. Man beachte, dass eine Tastatur, eine Zeigevorrichtung oder dergleichen ebenfalls an der Oberfläche des Gehäuses vorgesehen sein kann, an der der Anzeigeabschnitt vorgesehen ist. Des Weiteren können ein externer Verbindungsanschluss (Headset-Anschluss, USB-Anschluss oder dergleichen), ein Einführabschnitt für ein Aufzeichnungsmedium und dergleichen an der hinteren Oberfläche oder der Seitenfläche des Gehäuses vorgesehen sein. Des Weiteren kann das E-Book-Lesegerät 320 die Funktion eines elektronischen Wörterbuches wahrnehmen.
  • Das E-Book-Lesegerät 320 kann Daten drahtlos senden und empfangen. Durch die drahtlose Kommunikation können die gewünschten Buchdaten oder dergleichen erworben und von einem elektronischen Buchserver heruntergeladen werden.
  • 12D ist ein tragbares Informationsendgerät, das zwei Gehäuse beinhaltet, nämlich ein Gehäuse 330 und ein Gehäuse 331. Das Gehäuse 331 beinhaltet ein Anzeigefeld 332, einen Lautsprecher 333, ein Mikrofon 334, eine Zeigevorrichtung 336, eine Kameralinse 337, einen externen Verbindungsanschluss 338 und dergleichen. Das Gehäuse 330 ist mit einer Solarzelle 340 zum Laden des tragbaren Informationsendgerätes, einem externen Speicherschlitz 341 und dergleichen versehen. Des Weiteren ist eine Antenne in das Gehäuse 331 eingebaut. Durch Anwenden der bei Ausführungsbeispielen 1 oder 2 beschriebenen Halbleitervorrichtungen kann das tragbare Informationsendgerät eine hohe Betriebssicherheit aufweisen.
  • Des Weiteren ist das Anzeigefeld 332 mit einem berührungsempfindlichen Bildschirm versehen. Eine Mehrzahl von Bedientasten 335, die angezeigt werden, ist in 12D mit gestrichelten Linien bezeichnet. Man beachte, dass eine Boostschaltung, durch die die ausgegebene Spannung aus der Solarzelle 340 derart vergrößert wird, dass sie für jede Schaltung ausreichend hoch ist, ebenfalls enthalten sein kann.
  • Die Anzeigeorientierung des Anzeigefeldes 332 ändert sich einem je nach Bedarf entsprechend dem Anwendungsmodus. Des Weiteren ist die Kameralinse 337 an derselben Oberfläche wie das Anzeigefeld 332 vorgesehen und kann daher als Videofon verwendet werden. Der Lautsprecher 333 und das Mikrofon 334 können für Videofonanrufe zum Aufzeichnen und Abspielen von Ton und dergleichen wie auch für Sprachanrufe (voice calls) verwendet werden. Das Gehäuse 330 und das Gehäuse 331 können in einem Zustand, in dem sie gemäß Darstellung in 12D entwickelt sind, derart verschoben sein, dass das eine mit dem anderen überlappt. Daher kann die Größe des Mobiltelefons verringert werden, wodurch man das Mobiltelefon dafür geeignet macht, herumgetragen zu werden.
  • Der externe Verbindungsanschluss 338 kann mit einem Wechselstromadapter und verschiedenen Typen von Kabeln, so beispielsweise einem USB-Kabel, verbunden werden, und es sind ein Laden und eine Datenkommunikation mit einem Personalcomputer möglich. Des Weiteren kann eine große Datenmenge gespeichert und bewegt werden, und zwar durch Einführen eines Aufzeichnungsmediums in den Schlitz des externen Speichers 341.
  • Des Weiteren kann zusätzlich zu den vorgenannten Funktionen eine Infrarotkommunikationsfunktion, eine Fernsehempfangsfunktion und dergleichen vorgesehen sein.
  • 12E ist eine Digitalvideokamera, die einen Hauptkörper 351, einen Anzeigeabschnitt A 357, ein Okular 353, einen Bedienschalter 354, einen Anzeigeabschnitt B 355, eine Batterie 356 und dergleichen beinhaltet. Durch Anwenden der bei Ausführungsbeispielen 1 oder 2 beschriebenen Halbleitervorrichtungen kann die Digitalvideokamera eine hohe Betriebssicherheit aufweisen.
  • 12F zeigt ein Beispiel für ein Fernsehgerät. Bei einem Fernsehgerät 360 ist ein Anzeigeabschnitt 363 in ein Gehäuse 361 eingebaut. Bilder können an dem Anzeigeabschnitt 363 angezeigt werden. Hierbei wird das Gehäuse 361 an einem Ständer 365 gehalten. Durch Einsetzen der bei Ausführungsbeispielen 1 oder 2 beschriebenen Halbleitervorrichtung kann das Fernsehgerät 360 eine hohe Betriebssicherheit aufweisen.
  • Das Fernsehgerät 360 kann mit einem Bedienschalter bedient werden, der für das Gehäuse 361 bereitgestellt ist, oder auch mit einer separaten Fernbedienung. Des Weiteren kann die Fernbedienung mit einem Anzeigeabschnitt zum Anzeigen von Daten, die von der Fernbedienung ausgegeben werden, versehen sein.
  • Man beachte, dass das Fernsehgerät 360 mit einem Empfänger, einem Modem und dergleichen versehen ist. Wenn darüber hinaus die Anzeigevorrichtung mit einem Kommunikationsnetzwerk drahtlos oder drahtgebunden über das Modem versehen ist, so kann eine monodirektionale (von einem Sender zu einem Empfänger) oder eine bidirektionale (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) Informationskommunikation erfolgen.
  • Die bei diesem Ausführungsbeispiel beschriebenen Verfahren und Strukturen können je nach Bedarf mit den bei den anderen Ausführungsbeispielen beschriebenen Verfahren und Strukturen kombiniert werden.
  • Beispiel 1
  • Bei diesem Beispiel wird das Ergebnis einer Analyse durch RBS und HFS, die an Sauerstoffüberschuss aufweisenden Siliziumoxidschichten vorgenommen worden sind, beschrieben. Eine Sauerstoffüberschuss aufweisende Siliziumoxidschicht soll für eine Basisisolierschicht oder für eine Schutzisolierschicht mit Bereitstellung in einer Halbleitervorrichtung, die ein Ausführungsbeispiel der vorliegenden Erfindung ist, verwendet werden.
  • Die Bedingungen der Analyse durch RBS und HFS bei diesem Beispiel sind nachstehend angegeben:
    • • Messgerät: 3S-R10, hergestellt von NEC (National Electrostatics Corporation) und RBS-400, hergestellt von CEA (Charles Evans & Associates)
    • • Einfallendes Ion: 2,275 MeV 4He2+ (RBS und HFS)
    • • Strahldurchmesser: 1 mm bis 2 mm Ø
    • • RBS-Erfassungswinkel: Normalwinkel: 160°, Streifwinkel (grazing angle): 113° oder kleiner
    • • HFS-Erfassungswinkel: Streifwinkel (grazing angle): 30°
  • Für die Analyse wurden bei diesem Ausführungsbeispiel Siliziumoxidschichten auf Siliziumwafern gebildet, von denen jeder eine Dicke von 0,3 mm aufwies.
  • Die Bedingungen für die Proben bei der Messung dieses Beispieles sind nachstehend beschrieben.
  • Die Bildungsbedingungen von Probe 1 waren folgendermaßen:
    • • Film: Siliziumoxid
    • • Aufbringverfahren: RF-Sputter-Verfahren
    • • Target: Quarztarget
    • • Aufbringgas: Ar (40 sccm) und O2 (10 sccm)
    • • Leistung: 1,5 kW (13,56 MHz)
    • • Druck: 0,4 Pa
    • • T-S-Abstand: 60 mm
    • • Substrattemperatur bei Aufbringung: 100 °C
    • • Dicke: 150 nm
  • Die Bildungsbedingungen von Probe 2 waren folgendermaßen:
    • • Film: Siliziumoxid
    • • Aufbringverfahren: RF-Sputter-Verfahren
    • • Target: Quarztarget
    • • Aufbringgas: Ar (25 sccm) und O2 (25 sccm)
    • • Leistung: 1,5 kW (13,56 MHz)
    • • Druck: 0,4 Pa
    • • T-S-Abstand: 60 mm
    • • Substrattemperatur bei Aufbringung: 100 °C
    • • Dicke: 200 nm
  • Die Ergebnisse der Analyse durch RBS und HFS bei Zusammensetzungen aus Siliziumoxidfilmen von Proben 1 und 2 sind in Tabelle 1 gezeigt.
    Tabelle 1 Quantitativer Wert (Atom-%) Verhältnis von (O/Si) (X von SiOx)
    Name der Proben H O Si Ar
    Probe 1 0,1 66,5 32,9 0,5 2,02
    Probe 2 0,2 65,9 33,0 0,9 2,00
  • Entsprechend Tabelle 1 wird, um Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) zu erhalten, bevorzugt, wenn das Verhältnis von O2 / (O2 + Ar) in einer Aufbringgasströmungsrate größer als 20% ist.
  • Beispiel 2
  • Bei diesem Beispiel wird ein Transistor, der entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt wird, beschrieben.
  • 16 zeigt die Struktur des Transistors bei diesem Beispiel.
  • Der in 16 dargestellte Transistor beinhaltet eine Basisisolierschicht 502, die über einem Substrat 500 vorgesehen ist, eine Oxidhalbleiterschicht 506, eine Source-Elektrode 508a und eine Drain-Elektrode 508b, eine Gate-Isolierschicht 512, die über der Source-Elektrode 508a und der Drain-Elektrode 508b vorgesehen ist, eine Gate-Elektrode 514, die über der Gate-Isolierschicht 512 vorgesehen ist, eine Schutzisolierschicht 516, die über der Gate-Elektrode 514 vorgesehen ist, sowie eine Source-Verdrahtung 518a und eine Drain-Verdrahtung 518b, die mit der Source-Elektrode 508a beziehungsweise der Drain-Elektrode 508b verbunden sind, wobei die Schutzisolierschicht 516 dazwischen vorgesehen ist.
  • Bei diesem Beispiel wurde ein Glassubstrat mit einer Dicke von 0,7 mm als Substrat 500 verwendet, es wurde eine Siliziumoxidschicht mit einer Dicke von 300 nm als Basisisolierschicht 502 verwendet, es wurde eine In-Ga-Zn-O-basierte Einkristallschicht mit einer Dicke von 30 nm als Oxidhalbleiterschicht 506 verwendet, es wurde eine Wolframschicht mit einer Dicke von 100 nm als Source-Elektrode 508a und Drain-Elektrode 508b gebildet, es wurde eine Siliziumoxynitridschicht mit einer Dicke von 15 nm als Gate-Isolierschicht 512 gebildet, es wurden eine Tantalnitridschicht und eine Wolframschicht mit jeweiligen Dicken von 30 nm und 370 nm als Gate-Elektrode 514 gestapelt, es wurde eine Siliziumoxidschicht mit einer Dicke von 300 nm als Schutzisolierschicht 516 gebildet, und es wurden eine Titanschicht, eine Aluminiumschicht und eine Titanschicht mit jeweiligen Dicken von 50 nm, 100 nm und 5 nm als Source-Verdrahtung 518a und Drain-Vertrahtung 518b gestapelt.
  • Bei dem Transistor dieses Beispieles wurde ein Sauerstoffüberschuss aufweisendes Siliziumoxid (SiOx mit X > 2) für die Basisisolierschicht 502 verwendet, wodurch eine Änderung der Schwellenspannung nach einer BT-Behandlung und einem Light-Bias-Text unterdrückt wurde.
  • Die anderen Bildungsbedingungen der Siliziumoxidschicht waren folgendermaßen:
    • • Aufbringverfahren: RF-Sputter-Verfahren
    • • Target: Quarztarget
    • • Aufbringgas: Ar (25 sccm) und O2 (25 sccm)
    • • Leistung: 1,5 kW (13,56 MHz)
    • • Druck: 0,4 Pa
    • • T-S-Abstand: 60 mm
    • • Substrattemperatur bei Aufbringung: 100 °C
  • Die Bildungsbedingungen der Oxidhalbleiterschicht 506 bei dem Transistor dieses Beispieles waren folgendermaßen:
    • • Aufbringverfahren: DC-Sputter-Verfahren
    • • Target: In-Ga-Zn-O-Target (In2O3 : Ga2O3 : ZnO = 1 : 1 : 2 [molares Verhältnis])
    • • Aufbringgas: Ar (30 sccm) und O2 (15 sccm)
    • • Leistung: 0,5 kW (Gleichstrom DC)
    • • Druck: 0,4 Pa
    • • T-S-Abstand: 60 mm
    • • Substrattemperatur bei Aufbringung: 200 °C
  • Es wurde die Oxidhalbleiterschicht 506 gebildet, woraufhin eine Wärmebehandlung in einer Stickstoffatmosphäre bei 350 °C für 1 Stunde unter Verwendung eines Widerstandsheizofens vorgenommen wurde.
  • Als Nächstes wird der BT-Test dieses Beispiels beschrieben. Der für den BT-Test verwendete Transistor wies eine Kanallänge L von 3 µm und eine Kanalbreite von 50 µm auf. Bei diesem Beispiel wurde eine Ids-Vgs-Messung des Transistors vorgenommen, wobei die Substratstemperatur gleich 25 °C und die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt wurde.
  • Als Nächstes wurde die Substratphasentemperatur auf 150°C eingestellt, die Source-Elektrode des Transistors wurde auf 0 V eingestellt, und die Drain-Elektrode hiervon wurde auf 0,1 V eingestellt. Sodann wurde die positive Spannung an der Gate-Elektrode eine Stunde angelegt gehalten, sodass die Intensität des an der Gate-Isolierschicht anliegenden elektrischen Feldes bei 2 MV/cm lag. Anschließend wurde die Spannung der Gate-Elektrode auf 0 V eingestellt. Sodann wurde die Ids-Vgs-Messung des Transistors durchgeführt, wobei die Substrattemperatur auf 25 °C eingestellt wurde und die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt wurde. Die Ergebnisse der Ids-Vgs-Messungen, die man vor und nach dem BC-Test erhielt, sind in 13A dargestellt.
  • In 13A bezeichnet die dünne Linie 522 das Ergebnis der Ids-Vgs-Messung des Transistors, das man vor dem BT-Test erhielt, während die dicke Linie 524 das Ergebnis der Ids-Vgs-Messung des Transistors bezeichnet, das man nach dem BT-Test erhielt. Die Schwellenspannung, die man nach dem BT-Test erhielt, verschob sich um 0,10 V in der positiven Richtung im Vergleich zu der Schwellenspannung, die man vor dem BT-Test erhielt.
  • Auf ähnliche Weise wurde ein weiterer Transistor verwendet, und es wurde eine Ids-Vgs-Messung durchgeführt, wobei die Substrattemperatur auf 25 °C eingestellt wurde und die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt wurde. Der Transistor wies eine Kanallänge L von 3 µm und eine Kanalbreite von 50 µm auf.
  • Als Nächstes wurde die Substratphasentemperatur auf 150 °C eingestellt, und es wurden die Source-Elektrode und die Drain-Elektrode des Transistors auf 0 V beziehungsweise 0,1 V eingestellt. Sodann wurde die negative Spannung an der Gate-Elektrode eine Stunde angelegt gehalten, sodass die Intensität des an der Gate-Isolierschicht angelegten elektrischen Feldes bei 2 MV/cm lag. Die Spannung der Gate-Elektrode wurde auf 0 V eingestellt. Sodann wurde die Ids-Vgs-Messung des Transistors durchgeführt, wobei die Substrattemperatur auf 25 °C eingestellt wurde und die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt wurde. Die Ergebnisse der Ids-Vgs-Messungen, die man vor und nach dem BT-Test erhielt, sind in 13B dargestellt.
  • In 13B bezeichnet eine dünne Linie 532 das Ergebnis der Ids-Vgs-Messung des Transistors, das man vor dem BT-Test erhielt, während die dicke Linie 534 das Ergebnis der Ids-Vgs-Messung des Transistors bezeichnet, das man nach dem BT-Test erhielt. Die Schwellenspannung, die man nach dem BT-Test erhielt, verschob sich um 0,07 V in die negative Richtung im Vergleich zu der Schwellenspannung, die man vor dem BT-Test erhielt.
  • Als Nächstes wird ein Light-Bias-Test bei diesem Beispiel beschrieben. Eine weiße LED wurde als Lichtquelle bei diesem Light-Bias-Text verwendet. Das Emissionsspektrum der weißen LED ist in 14 gezeigt.
  • Ein für den Light-Bias-Test verwendeter Transistor wies eine Kanallänge L von 3 µm und eine Kanalbreite von 50 µm auf. Bei diesem Beispiel wurde zunächst eine Ids-Vgs-Messung des Transistors in einem dunklen Zustand vorgenommen, wo die Substratstemperatur auf 25 °C eingestellt war und die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt war.
  • Als Nächstes wurde eine Lichtbestrahlung von einer rückseitigen Oberflächenseite des Substrates aus mit einem Licht einer Intensität von 36.000 Ix unter Verwendung weißen LED-Lichtes vorgenommen, wobei die Source-Elektrode und die Drain-Elektrode des Transistors auf 0 V beziehungsweise 0,1 V eingestellt wurden. Sodann wurde die positive Spannung an der Gate-Elektrode eine gegebene Zeit angelegt gehalten, sodass die Intensität des elektrischen Feldes, das an der Gate-Isolierschicht anlag, bei 2 MV/cm lag. Die Spannung der Gate-Elektrode wurde auf 0 V eingestellt. Sodann wurde in dem dunklen Zustand eine Ids-Vgs-Messung des Transistors durchgeführt, wobei die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode bei 3 V lag. 15A zeigt Ergebnisse der Ids-Vgs-Messungen, die man vor dem Light-Bias-Test und nach dem Light-Bias-Test erhielt, und zwar bei Light-Bias-Test-Zeiten von 100 s, 300 s, 600 s, 1000 s, 1800 s und 3600 s.
  • Die Ergebnisse der vor und nach den Light-Bias-Tests von 15A erhaltenen Ids-Vgs-Messungen zeigen, dass sich die Schwellenspannung um 0,02 V am Maximum in der positiven Richtung nach dem Light-Bias-Text verschob.
  • Auf ähnliche Weise wurde ein weiterer Transistor verwendet, wobei zunächst eine Ids-Vgs-Messung des Transistors in einem dunklen Zustand vorgenommen wurde, in dem die Substrattemperatur 25 °C eingestellt war und die Spannung Vds zwischen der Source-Elektrode der Drain-Elektrode auf 3 V eingestellt war. Der Transistor wies eine Kanallänge L von 3 µm und eine Kanalbreite von 50 µm auf.
  • Als Nächstes wurde eine Lichtbestrahlung von einer rückwärtigen Oberflächenseite des Substrates aus mit Licht einer Intensität von 36.000 Ix unter Verwendung weißen LED-Lichtes vorgenommen, wobei die Source-Elektrode und die Drain-Elektrode des Transistors auf 0 V beziehungsweise 0,1 V eingestellt wurden. Sodann wurde eine negative Spannung an der Gate-Elektrode eine gegebene Zeit derart angelegt gehalten, dass die Intensität des an der Gate-Isolierschicht anliegenden elektrischen Feldes bei 2 MV/cm lag. Die Spannung der Gate-Elektrode lag bei 0 V. Sodann wurde in einem dunklen Zustand eine Ids-Vgs-Messung des Transistors durchgeführt, wobei die Spannung Vds zwischen der Source-Elektrode und der Drain-Elektrode auf 3 V eingestellt war. Ergebnisse der Ids-Vgs-Messungen, die man vor dem Light-Bias-Test und nach dem Light-Bias-Text mit Light-Bias-Test-Zeiten von 100 s, 300 s, 600 s, 1000 s, 1800 s und 3600 s erhielt, sind in 15B gezeigt.
  • In 15B bezeichnet eine dünne Linie 542 das Ergebnis der Ids-Vgs-Messung des Transistors, das man vor dem Light-Bias-Test erhielt, während eine dünne Linie 544 das Ergebnis der Ids-Vgs-Messung des Transistors bezeichnet, das man nach dem Light-Bias-Test für 3600 s erhielt. Die Schwellenspannung, die man nach dem Light-Bias-Test, den man für 3600 s ausgeführt hat, erhielt, verschob sich um 0,11 V in der negativen Richtung im Vergleich zu der Schwellenspannung, die man vor dem Light-Bias-Test erhielt.
  • Wie vorstehend beschrieben worden ist, hat man herausgefunden, dass die Änderung der Schwellenspannung des Transistors dieses Beispiels nach dem BT-Test oder nach dem Light-Bias-Test gering war.
  • Bezugszeichenliste
    • 100
    Substrat
    102
    Basisisolierschicht
    106
    Oxidhalbleiterschicht
    108a
    Source-Elektrode
    108b
    Drain-Elektrode
    112
    Gate-Isolierschicht
    114
    Gate-Elektrode
    122a
    Source-Bereich
    122b
    Drain-Bereich
    124
    Schutzisolierschicht
    126
    Kanalbereich
    151
    Transistor
    152
    Transistor
    153
    Transistor
    154
    Transistor
    155
    Transistor
    201
    erstes Substrat
    202
    Pixelabschnitt
    203
    Signalleitungstreiberschaltung
    204
    Scanleitungstreiberschaltung
    205
    Dichtmittel
    206
    zweites Substrat
    208
    Flüssigkristallschicht
    210
    Transistor
    211
    Transistor
    213
    Flüssigkristallelement
    215
    Verbindungsanschlusselektrode
    216
    Anschlusselektrode
    218
    FPC
    218a
    FPC
    218b
    FPC
    219
    anisotrope leitfähige Schicht
    221
    Isolierschicht
    230
    erste Elektrodenschicht
    231
    zweite Elektrodenschicht
    232
    Isolierschicht
    233
    Isolierschicht
    235
    Abstandshalter
    240
    Trennung
    241
    elektrolumineszente Schicht
    243
    lichtemittierendes Element
    244
    Füllmittel
    252
    Hohlraum
    253
    kugelförmiges Teilchen
    254
    Füllmittel
    255a
    schwarzer Bereich
    255b
    weißer Bereich
    301
    Hauptkörper
    302
    Gehäuse
    303
    Anzeigeabschnitt
    304
    Tastatur
    311
    Hauptkörper
    312
    Stift
    313
    Anzeigeabschnitt
    314
    Bedientaste
    315
    externe Schnittstelle
    320
    E-Book-Lesegerät
    321
    Gehäuse
    322
    Gehäuse
    323
    Anzeigeabschnitt
    324
    Anzeigeabschnitt
    325
    Scharnier
    326
    Ein/Ausschaltknopf
    327
    Bedientaste
    328
    Lautsprecher
    330
    Gehäuse
    331
    Gehäuse
    332
    Anzeigefeld
    333
    Lautsprecher
    334
    Mikrofon
    335
    Bedientaste
    336
    Zeigevorrichtung
    337
    Kameralinse
    338
    externer Verbindungsanschluss
    340
    Solarzelle
    341
    Schlitz für externen Speicher
    351
    Hauptkörper
    353
    Okular
    354
    Bedienschalter
    355
    Anzeigeabschnitt B
    356
    Batterie
    357
    Anzeigeabschnitt A
    360
    Fernsehgerät
    361
    Gehäuse
    363
    Anzeigeabschnitt
    365
    Ständer
    500
    Substrat
    502
    Basisisolierschicht
    506
    Oxidhalbleiterschicht
    508a
    Source-Elektrode
    508b
    Drain-Elektrode
    512
    Gate-Isolierschicht
    514
    Gate-Elektrode
    516
    Schutzisolierschicht
    518a
    Source-Verdrahtung
    518b
    Drain-Verdrahtung
    522
    dünne Linie
    524
    dicke Linie
    532
    dünne Linie
    534
    dicke Linie
    542
    dünne Linie
    544
    dünne Linie

Claims (16)

  1. Halbleitervorrichtung, umfassend: ein Substrat (100); eine erste Isolierschicht (102), die Silizium und Sauerstoff enthält, über dem Substrat (100); eine Oxidhalbleiterschicht (100) über und in Kontakt mit der ersten Isolierschicht (102); eine Source-Elektrode (108a) und eine Drain-Elektrode (108b) in elektrischer Verbindung mit der Oxidhalbleiterschicht (106); eine zweite Isolierschicht (112) über der Oxidhalbleiterschicht (106), der Source-Elektrode (108a) und der Drain-Elektrode (108b); und eine Gate-Elektrode (114) über der zweiten Isolierschicht (112); wobei die Anzahl von Sauerstoffatomen pro Einheitsvolumen der ersten Isolierschicht (102) mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen der ersten Isolierschicht (102) ist, und wobei die Gate-Elektrode (114) mit der Oxidhalbleiterschicht (106) samt der zweiten Isolierschicht (112), die zwischen der Gate-Elektrode (114) und der Oxidhalbleiterschicht (106) liegt, überlappt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht (106) umfasst: einen Kanalbereich (126); und einen Source-Bereich (122a) und einen Drain-Bereich (122b), die man durch Verringern des Widerstandes der Oxidhalbleiterschicht (106) erhält, und wobei der Source-Bereich (122a) und der Drain-Bereich (122b) mit der Source-Elektrode (108a) beziehungsweise der Drain-Elektrode (108b) verbunden sind.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht (106) dehydratisiert oder dehydrogeniert bzw. dehydriert ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht (106) wenigstens ein Element umfasst, das aus In, Ga, Sn, Zn, AI, Mg, Hf und den Lanthanoiden ausgewählt ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die Source-Elektrode (108a) und die Drain-Elektrode (108b) zwischen der zweiten Isolierschicht (112) und der Oxidhalbleiterschicht (106) ausgebildet sind.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die Source-Elektrode (108a) und die Drain-Elektrode (108b) zwischen der ersten Isolierschicht (102) und der Oxidhalbleiterschicht (106) ausgebildet sind.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Dicke der ersten Isolierschicht (102) größer als 100 nm ist.
  8. Halbleitervorrichtung nach Anspruch 1, wobei die Ladungsdichte der Oxidhalbleiterschicht (106) kleiner oder gleich 1 x 1015 cm-3 ist.
  9. Halbleitervorrichtung nach Anspruch 1, wobei eine Kanal-Länge der Oxidhalbleiterschicht (106) größer oder gleich 0,1 µm bis kleiner oder gleich 0,5 µm ist.
  10. Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht (106) stark gereinigt ist, so dass sie zu einer Oxidhalbleiterschicht vom i-Typ wird.
  11. Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht (106) Indium, Zink und ein anderes Metall als Indium und Zink enthält.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die nachfolgenden Schritte: Bilden einer ersten Isolierschicht (102), die Silizium und Sauerstoff enthält, über einem Substrat (100); Bilden einer Oxidhalbleiterschicht (106) über der ersten Isolierschicht (102); Bilden einer Source-Elektrode (108a) und einer Drain-Elektrode (108b) über der Oxidhalbleiterschicht (106); Bilden einer zweiten Isolierschicht (112) über der Source-Elektrode (108a) und der Drain-Elektrode (108b) derart, dass ein Teil der zweiten Isolierschicht (112) in Kontakt mit der Oxidhalbleiterschicht (106) ist; und Bilden einer Gate-Elektrode (114) über der Oxidhalbleiterschicht (106), wobei die zweite Isolierschicht (112) zwischen der Gate-Elektrode (114) und der Oxidhalbleiterschicht (106) vorgesehen ist, wobei die Anzahl von Sauerstoffatomen pro Einheitsvolumen der ersten Isolierschicht (102) mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen der ersten Isolierschicht (102) ist.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die nachfolgenden Schritte: Bilden einer ersten Isolierschicht (102), die Silizium und Sauerstoff enthält, über einem Substrat (100); Bilden einer Source-Elektrode (108a) und einer Drain-Elektrode (108b) über und in Kontakt mit der ersten Isolierschicht (102); Bilden einer Oxidhalbleiterschicht (106) über der Source-Elektrode (108a) und der Drain-Elektrode (108b) derart, dass ein Teil der Oxidhalbleiterschicht (106) in Kontakt mit der ersten Isolierschicht (102) ist; Bilden einer zweiten Isolierschicht (112) über der Oxidhalbleiterschicht (106); und Bilden einer Gate-Elektrode (114) über der Oxidhalbleiterschicht (106), wobei die zweite Isolierschicht (112) zwischen der Gate-Elektrode (114) und der Oxidhalbleiterschicht (116) vorgesehen ist, wobei die Anzahl von Sauerstoffatomen pro Einheitsvolumen der ersten Isolierschicht (102) mehr als das Doppelte der Anzahl der Siliziumatome pro Einheitsvolumen der ersten Isolierschicht (102) ist.
  14. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die erste Isolierschicht (102) durch ein Sputter-Verfahren unter Verwendung eines Silizium-Targets oder eines Quarz-Targets und unter Verwendung von Sauerstoff oder eines gemischten Gases aus Sauerstoff und Argon gebildet wird.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen der ersten Isolierschicht (102) durch Rutherford'sche Rückstreuspektrometrie gemessen werden.
  16. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die Oxidhalbleiterschicht (106) wenigstens ein Element umfasst, das aus In, Ga, Sn, Zn, Al, Mg, Hf und den Lanthanoiden ausgewählt ist.
DE112011101969.6T 2010-06-11 2011-06-01 Halbleitervorrichtung und Verfahren zum Herstellen derselben Expired - Fee Related DE112011101969B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010134338 2010-06-11
JP2010-134338 2010-06-11
PCT/JP2011/063085 WO2011155502A1 (en) 2010-06-11 2011-06-01 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
DE112011101969T5 DE112011101969T5 (de) 2013-06-27
DE112011101969B4 true DE112011101969B4 (de) 2018-05-09

Family

ID=45095503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101969.6T Expired - Fee Related DE112011101969B4 (de) 2010-06-11 2011-06-01 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (7)

Country Link
US (3) US20110303913A1 (de)
JP (2) JP5908221B2 (de)
KR (2) KR102110724B1 (de)
CN (1) CN102939659B (de)
DE (1) DE112011101969B4 (de)
TW (2) TWI588909B (de)
WO (1) WO2011155502A1 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011155502A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI671911B (zh) 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
JP6220526B2 (ja) * 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202339281A (zh) * 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
WO2015052858A1 (ja) * 2013-10-10 2015-04-16 パナソニック株式会社 薄膜トランジスタ及びその製造方法
CN104576745B (zh) * 2013-10-25 2018-12-18 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
KR102368593B1 (ko) * 2015-04-03 2022-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
CN115799342A (zh) 2016-07-26 2023-03-14 株式会社半导体能源研究所 半导体装置
JP6999272B2 (ja) * 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置
CN107680899B (zh) * 2017-09-14 2020-07-10 西安电子科技大学 基于智能剥离技术制备异质(Ga1-xAlx)2O3的方法
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN208722925U (zh) * 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN111312852B (zh) * 2019-11-26 2020-10-20 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN113690307B (zh) * 2021-08-20 2023-04-14 电子科技大学 一种具有三叠层栅介质结构的金刚石场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
US20070272922A1 (en) 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
US20080038882A1 (en) 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20100123132A1 (en) 2008-11-19 2010-05-20 Mitsuru Nakata Thin film device and manufacturing method of the same

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101157222B1 (ko) * 2003-06-28 2012-06-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100389481C (zh) * 2003-08-12 2008-05-21 日本电信电话株式会社 氮化物半导体生长用衬底
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (de) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7831123B2 (en) * 2006-09-07 2010-11-09 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5332571B2 (ja) 2008-12-08 2013-11-06 株式会社ジェイテクト レーザ光と光ファイバとの光軸調整方法及びレーザ光と光ファイバとの光軸調整装置
US20100304019A1 (en) * 2009-05-29 2010-12-02 Pierre-Jean Baron Polarizing coatings having improved quality
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011155502A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
US20070272922A1 (en) 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
US20080038882A1 (en) 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20100123132A1 (en) 2008-11-19 2010-05-20 Mitsuru Nakata Thin film device and manufacturing method of the same

Also Published As

Publication number Publication date
CN102939659B (zh) 2016-08-17
TWI524431B (zh) 2016-03-01
KR102110724B1 (ko) 2020-06-08
KR101938726B1 (ko) 2019-01-16
JP5908221B2 (ja) 2016-04-26
JP6240698B2 (ja) 2017-11-29
JP2012019207A (ja) 2012-01-26
US20110303913A1 (en) 2011-12-15
US20130264567A1 (en) 2013-10-10
KR20190006092A (ko) 2019-01-16
KR20130091667A (ko) 2013-08-19
CN102939659A (zh) 2013-02-20
US20150123122A1 (en) 2015-05-07
US8884294B2 (en) 2014-11-11
DE112011101969T5 (de) 2013-06-27
US9276129B2 (en) 2016-03-01
WO2011155502A1 (en) 2011-12-15
TW201611132A (zh) 2016-03-16
JP2016157953A (ja) 2016-09-01
TW201225181A (en) 2012-06-16
TWI588909B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
DE112011101969B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012004061B4 (de) Halbleitervorrichtung
DE112012007294B3 (de) Halbleitervorrichtung
DE112011101410B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011101069B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112011101395B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013002407B4 (de) Halbleitervorrichtung
KR102011259B1 (ko) 반도체 장치
DE112011106202B4 (de) Impulssignal-Ausgangsschaltung und Schieberegister
DE102013226794B4 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112013003606B4 (de) Anzeigevorrichtung
TWI525839B (zh) 半導體裝置
KR101906151B1 (ko) 트랜지스터 및 이를 이용한 표시 장치
KR102354354B1 (ko) 반도체 장치 및 그 제작 방법
DE112011100749B4 (de) Impulssignal-Ausgangsschaltung und Schieberegister
DE112017002579T5 (de) Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
DE102013221370A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015000676T5 (de) Halbleitervorrichtung
DE102013213552A1 (de) Anzeigevorrichtung und Verfahren zum Herstellen der Anzeigevorrichtung
KR20120114169A (ko) 반도체 장치의 제작 방법
DE112013003041T5 (de) Halbleitervorrichtung
DE102017200568A1 (de) Eingabesystem und elektronisches Gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140605

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee