JP2016157953A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016157953A
JP2016157953A JP2016056823A JP2016056823A JP2016157953A JP 2016157953 A JP2016157953 A JP 2016157953A JP 2016056823 A JP2016056823 A JP 2016056823A JP 2016056823 A JP2016056823 A JP 2016056823A JP 2016157953 A JP2016157953 A JP 2016157953A
Authority
JP
Japan
Prior art keywords
insulating layer
oxide semiconductor
layer
semiconductor layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016056823A
Other languages
English (en)
Other versions
JP6240698B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
佑太 遠藤
Yuta Endo
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016157953A publication Critical patent/JP2016157953A/ja
Application granted granted Critical
Publication of JP6240698B2 publication Critical patent/JP6240698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を用いたトランジスタを有する半導体装置において、電気的特性の
変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】酸化物半導体を用いたトランジスタにおいて、トップゲート構造の場合は下
地絶縁層に、ボトムゲート構造の場合は保護絶縁層に、酸素が過剰な酸化シリコン（Ｓｉ
ＯＸ（Ｘ＞２））を用いる。酸素が過剰な酸化シリコンを用いることにより、絶縁層から
酸素が放出され、酸化物半導体層中の酸素欠損及び下地絶縁層もしくは保護絶縁層と酸化
物半導体層の界面準位密度を低減することができ、電気的特性の変動が小さく、信頼性の
高い半導体装置を作製することができる。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装
置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料と
してシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であ
るインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用い
たトランジスタが開示されている（特許文献１参照。）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよ
りも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、
電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、光照射や
バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変
動してしまう。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態
」にするために必要なゲート電圧をいう。そして、ゲート電圧とは、ソースの電位を基準
としたゲートの電位との電位差をいう。
特開２００６−１６５５２８号公報
酸化物半導体を用いたトランジスタの光照射やＢＴ試験によるしきい値電圧の変動は、
酸化物半導体を用いたトランジスタの信頼性を著しく低下させる。そこで、本発明の一態
様は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とする。
本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、酸化物半導体層と接
する下地絶縁層または保護絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２
））を用いることを技術的思想とする半導体装置または半導体装置の作製方法である。酸
素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸
素原子を単位体積当たりに含むことである。単位体積当たりのシリコン原子数及び酸素原
子数は、ラザフォード後方散乱法により測定した値である。
なお、従来の酸化物半導体を用いたトランジスタにおいては、酸化物半導体層の純度が
低く、例えば酸化物半導体層中の水素や水分等が影響し、また酸化物半導体層中の酸素欠
損が影響し、電気特性を不安定にさせることがあった。
このようなトランジスタでは、ゲート電極にプラスの電圧を印加すると、酸化物半導体
層中に存在するプラスの電荷を有する水素イオンがバックチャネル側（ゲート絶縁層と反
対側）へ移動して、酸化物半導体層とバックチャネル側の絶縁層との界面のうち酸化物半
導体層側へと蓄積する。蓄積した水素イオンから絶縁層中の電荷捕獲中心（水素原子、水
、あるいは汚染物等）へプラスの電荷が移動することによって、酸化物半導体層のバック
チャネル側にはマイナスの電荷が蓄積される。即ち、トランジスタのバックチャネル側に
寄生チャネルが発生して、しきい値電圧がマイナス側にシフトし、トランジスタがノーマ
リーオンの傾向を示す。
従って、トランジスタの電気的特性の変動を抑制するためには、絶縁層中にこれらの電
荷捕獲中心となる不純物が存在しない、またはその含有量を極めて少なくすることが重要
であるともいえる。絶縁層中にこれらの電荷捕獲中心となる不純物が存在しない、または
その含有量を極めて少なくすることで、プラスの電荷の移動が起きにくく、トランジスタ
のしきい値電圧のシフトを抑制し、トランジスタをノーマリーオフとすることができる。
また、ゲート電極にマイナスの電圧を印加すると、酸化物半導体層中に存在する水素イ
オンがゲート絶縁層側へ移動して、酸化物半導体層とゲート絶縁層との界面のうち酸化物
半導体層側へと蓄積する。また、これによりトランジスタのしきい値電圧はマイナス側へ
シフトする。
なお、ゲート電極への電圧の印加を停止して放置すると、電荷捕獲中心からプラスの電
荷が解放され、トランジスタのしきい値電圧がプラス側へシフトして、初期状態に戻る。
または、初期状態よりもプラス側へシフトする。この現象は、酸化物半導体層中に移動し
やすいイオンが存在していることを示唆しており、最も小さい原子である水素が最も移動
しやすいイオンとなると考察することができる。
なお、ボトムゲート構造のトランジスタにおいては、ゲート絶縁層上に酸化物半導体層
を形成した後、熱処理を行うことで、酸化物半導体層に含まれる水または水素を除去する
と同時に、ゲート絶縁層中に含まれる水または水素をも除去することができる。よって、
ゲート絶縁層中には、電荷捕獲中心が少ない。
また、酸化物半導体層に一定以上の光エネルギーを持った光を照射すると酸化物半導体
層中の金属元素（Ｍ）と水素原子（Ｈ）との結合（Ｍ−Ｈ結合とも表記する）を切ること
ができる。なお、波長が４００ｎｍ前後の光エネルギーと金属元素及び水素原子の結合エ
ネルギーが概略一致している。酸化物半導体層中の金属元素と水素原子との結合が切れた
トランジスタに負のゲートバイアスを加えると、金属元素から脱離した水素イオンがゲー
ト電極側に引き寄せられるため電荷の分布が変化し、トランジスタのしきい値電圧はマイ
ナス側にシフトして、ノーマリーオンの傾向を示す。
なお、トランジスタへの光照射とマイナスのゲートバイアスの印加によってゲート絶縁
層界面に移動した水素イオンは、電圧の印加を停止すると元に戻る。これは、酸化物半導
体層中のイオンの移動の代表的な例である。
上記のような、電圧印加による電気的特性の変動（ＢＴ劣化）または光照射による電気
的特性の変動（光劣化）を低減するには、酸化物半導体層から水素原子または水などの水
素原子を含む不純物を徹底的に排除し、酸化物半導体層を高純度化することが効果的であ
る。
酸化物半導体層中の電荷密度が１０１５ｃｍ−３、つまり、単位面積当たりの電荷が１
０１０ｃｍ−２の場合、その電荷はトランジスタ特性に影響しない、または影響するとし
てもごく僅かである。よって、電荷密度は１０１５ｃｍ−３以下であることが好ましい。
なお、酸化物半導体層中に酸素を供給することで、酸素原子（Ｏ）が水素原子（Ｈ）結
合し安定化する。そのため、酸化物半導体層とバックチャネル側で接する下地絶縁層また
は保護絶縁層には、酸素過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いることが好ま
しい。酸素過剰な酸化シリコンにより、酸化物半導体層中及びその界面に酸素が供給する
ことができる。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数
の２倍より多い酸素原子を単位体積当たりに含むことである。単位体積当たりのシリコン
原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
一般に、酸化シリコンは、ＳｉＯＸ（Ｘ＝２）が化学的に安定であると知られている。
ＳｉＯＸ（Ｘ＞２）とすると、化学量論比を超える分の酸素が、熱などのエネルギーを受
けて外部に放出されやすくなる。
本発明の一態様は、トップゲート構造である酸化物半導体を用いるトランジスタにおい
て、下地絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いること
を技術的思想とする半導体装置または半導体装置の作製方法である。
下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いることにより、
半導体装置の動作などに起因して生じうる電荷などが、下地絶縁層と酸化物半導体層との
界面に捕獲されることを十分に抑制することができる。この効果は、下地絶縁層中の化学
量論比を超える分の酸素が、酸化物半導体層と下地絶縁層の界面準位密度を低減させるた
めである。
即ち、酸化物半導体層に酸素欠損が生じるとき、下地絶縁層と酸化物半導体層との界面
における電荷の捕獲を抑制するのが困難になるが、下地絶縁層に酸素が過剰な酸化シリコ
ン（ＳｉＯＸ（Ｘ＞２））を用いることにより、化学量論比を超える分の酸素が、酸化物
半導体層における界面準位密度及び酸素欠損を低減させ、酸化物半導体層と下地絶縁層と
の界面における電荷の捕獲の影響を小さくすることができる。
さらに、酸化物半導体層の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物
半導体層中の酸素欠損はドナーとなり、キャリアである電子を生じる。この結果、トラン
ジスタのしきい値電圧がマイナス方向にシフトしてしまう。しかしながら、酸化物半導体
層中の酸素欠損に下地絶縁層から酸素が与えられることにより、しきい値電圧の負方向へ
のシフトを抑制できる。
このように、本発明の一態様による効果は、下地絶縁層に酸素が過剰な酸化シリコン（
ＳｉＯＸ（Ｘ＞２））を用いることに起因するものである。
上述した下地絶縁層と酸化物半導体層の界面における電荷の捕獲を抑制する効果により
、酸化物半導体を用いたトランジスタのオフ電流の増加、しきい値電圧の変動などの不具
合を抑制し、加えて半導体装置の信頼性を向上させることができる。
なお、下地絶縁層は、酸化物半導体層に対して十分な厚みを有していることが好ましい
。下地絶縁層が酸化物半導体層に対して薄い場合には、酸化物半導体層への酸素供給が十
分でなくなる場合があるためである。「十分な厚みを有している」とは、酸化シリコン膜
が１００ｎｍより厚いことをいう。
本発明の一態様は、下地絶縁層と、酸化物半導体層と、酸化物半導体層と電気的に接続
するソース電極及びドレイン電極と、酸化物半導体層と一部が接するゲート絶縁層と、ゲ
ート絶縁層上のゲート電極と、を有する半導体装置であり、下地絶縁層に酸素が過剰な酸
化シリコン（ＳｉＯＸ（Ｘ＞２））を用いることを特徴とする。
また、上記構成において、ゲート絶縁層及びゲート電極を覆う保護絶縁層を有すること
がある。また、酸化物半導体層の下方に導電層を有することがある。
または、本発明の一態様は、ボトムゲート構造である酸化物半導体を用いるトランジス
タにおいて、保護絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用
いることを技術的思想とする半導体装置または半導体装置の作製方法である。
保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いることにより、
半導体装置の動作などに起因して生じうる電荷などが、前記保護絶縁層と酸化物半導体層
との界面に捕獲されることを十分に抑制することができる。この効果は、保護絶縁層中の
化学量論比を超える分の酸素が、酸化物半導体層と保護絶縁層の界面準位密度を低減させ
るためである。
即ち、酸化物半導体層に酸素欠損が生じるとき、保護絶縁層と酸化物半導体層との界面
における電荷の捕獲を抑制するのが困難になるが、保護絶縁層に酸素が過剰な酸化シリコ
ン（ＳｉＯＸ（Ｘ＞２））を用いることにより、化学量論比を超える分の酸素が、酸化物
半導体層における界面準位密度及び酸素欠損を低減させ、酸化物半導体層と保護絶縁層と
の界面における電荷の捕獲の影響を小さくすることができる。
このように、本発明の一態様による効果は、保護絶縁層に酸素が過剰な酸化シリコン（
ＳｉＯＸ（Ｘ＞２））を用いることに起因するものである。
上述した保護絶縁層と酸化物半導体層の界面における電荷の捕獲を抑制する効果により
、酸化物半導体を用いたトランジスタのオフ電流の増加、しきい値電圧の変動などの不具
合を抑制し、加えて半導体装置の信頼性を向上させることができる。
なお、保護絶縁層は、酸化物半導体層に対して十分な厚みを有していることが好ましい
。保護絶縁層が酸化物半導体層に対して薄い場合には、酸化物半導体層への酸素供給が十
分でなくなる場合があるためである。
本発明の一態様は、下地絶縁層と、ゲート電極と、ゲート絶縁層と、前記ゲート電極上
に前記ゲート絶縁層を介して酸化物半導体層と、酸化物半導体層と電気的に接続するソー
ス電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に一部を酸化物半導
体層と接する保護絶縁層と、を有する半導体装置であり、保護絶縁層に酸素が過剰な酸化
シリコン（ＳｉＯＸ（Ｘ＞２））を用いる。
また、上記構成において、酸化物半導体層の下方に導電層を有することがある。
なお、上記構成において、ソース電極とドレイン電極の間隔によって決定されるトラン
ジスタのチャネル長Ｌは、１０ｎｍ以上１０μｍ以下、好ましくは、０．１μｍ〜０．５
μｍとすることができる。もちろん、チャネル長Ｌは、１０μｍ以上であっても構わない
。また、チャネル幅Ｗについても、１０μｍ以上とすることができる。
本発明の一態様により、トップゲート構造における下地絶縁層もしくはボトムゲート構
造における保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いること
により、光照射やＢＴ試験前後における電気特性の不安定性が改善される。従って、安定
した電気特性を有するトランジスタが提供される。
本発明の一態様である半導体装置の一例を示す平面図及び断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置としての電子機器を示す図。 本発明の実施例である半導体装置のトランジスタ特性を示す図。 本発明の実施例で用いた光源の発光スペクトルを示す図。 本発明の実施例である半導体装置のトランジスタ特性を示す図。 本発明の実施例で用いた半導体装置の構成を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層
順を示すものではない。また、本明細書において発明を特定するための事項として固有の
名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図７を
用いて説明する。
図１には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型
であるトランジスタ１５１の平面図及び断面図を示す。ここで、図１（Ａ）は平面図であ
り、図１（Ｂ）及び図１（Ｃ）はそれぞれ、図１（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断
面における断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トラン
ジスタ１５１の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
図１に示すトランジスタ１５１は、基板１００上の、下地絶縁層１０２、酸化物半導体
層１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電
極１１４を含む。
下地絶縁層１０２の材料には、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用
いればよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の
２倍より多い酸素原子を単位体積当たりに含むことである。単位体積当たりのシリコン原
子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。また、下地絶
縁層１０２には、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウ
ムまたはこれらの混合材料などを積層して用いてもよい。例えば、下地絶縁層１０２を窒
化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ１５１へ
の水分の混入を防ぐことができる。下地絶縁層１０２を積層構造で形成する場合、酸化物
半導体層１０６と接する側の層を酸化シリコンなどの酸化物層とするとよい。なお、下地
絶縁層１０２はトランジスタ１５１の下地層として機能する。下地絶縁層１０２に酸素が
過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いることによって、化学量論比を超える
分の酸素が、酸化物半導体層１０６における界面準位密度及び酸素欠損を低減させ、酸化
物半導体層１０６と下地絶縁層１０２との界面における電荷の捕獲の影響を小さくするこ
とができる。
ここで、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いも
のを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子
％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の
範囲で含まれるものをいう。また、酸化窒化シリコンとは、その組成において、窒素より
も酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素
が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．
１原子％以上１０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォ
ード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒ
ｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のもので
ある。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
酸化物半導体層に用いる材料としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍ
ｇ，Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属
酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料
、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系の材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃ
ｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料
、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−
Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔ
ｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料
や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−
Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ
系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、一元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ
−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いることができる。また、上記の材料にＳｉＯ
２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物層、という意味であり、その
組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。なお、
一例として、Ｉｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ：Ｚｎ＝０．５以
上５０以下：１、好ましくはＩｎ：Ｚｎ＝１以上２０以下：１、さらに好ましくはＩｎ：
Ｚｎ＝３以上３０以下：２とする。Ｚｎの原子数比を前述の範囲とすることで、トランジ
スタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚ
ｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いた薄膜により形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏか
ら選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇ
ａ及びＭｎまたはＧａ及びＣｏなどを用いることができる。
酸化物半導体層は、バンドギャップが３ｅＶ以上、好ましくは、３ｅＶ以上３．６ｅＶ
未満であるものが望ましい。また、電子親和力が４ｅＶ以上、好ましくは、４ｅＶ以上４
．９ｅＶ未満であるものが望ましい。このような材料において、さらに、ドナーあるいは
アクセプタに由来するキャリア濃度が１×１０１４ｃｍ−３未満、好ましくは、１×１０
１１ｃｍ−３未満であるものが望ましい。さらに、酸化物半導体層の水素濃度は、１×１
０１８ｃｍ−３未満、好ましくは１×１０１６ｃｍ−３未満であるものが望ましい。上記
酸化物半導体層は、高純度化によりｉ型（真性）化されたものである。上記酸化物半導体
層を活性層に有する薄膜トランジスタは、オフ電流を１ｚＡ（ゼプトアンペア、１０−２
１Ａ）というような極めて低い値（抵抗に換算すると、１０２０〜１０２１Ωという極め
て高い値）とすることができる。
酸化物半導体層と下地絶縁層とが接することで、下地絶縁層１０２と酸化物半導体層１
０６との界面準位密度及び酸化物半導体層１０６中の酸素欠損を低減することができる。
上記界面準位密度の低減により、ＢＴ試験前後のしきい値電圧変動を小さくすることがで
きる。
ゲート絶縁層１１２は、トランジスタのゲート絶縁層として機能することを考慮して、
酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、
ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン
、窒化シリコンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層し
てもよい。酸化シリコンを用いる場合、下地絶縁層１０２と同様の構成にすることが好ま
しい。化学量論比を超える分の酸素が、酸化物半導体層１０６における界面準位密度及び
酸素欠損を低減させ、酸化物半導体層１０６とゲート絶縁層１１２との界面における電荷
の捕獲の影響を小さくすることができる。
トランジスタ１５１上には、さらに保護絶縁層が設けられていてもよい。保護絶縁層は
、下地絶縁層１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレ
イン電極１０８ｂと配線とを電気的に接続させるために、下地絶縁層１０２、ゲート絶縁
層１１２などには開口部が形成されていてもよい。また、酸化物半導体層１０６の下方に
、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状に
加工されていることが好ましいが、島状に加工されていなくてもよい。
図２（Ａ）乃至図２（Ｄ）には、トランジスタ１５１とは異なる構成のトランジスタの
断面構造を示す。
図２（Ａ）に示すトランジスタ１５２は、下地絶縁層１０２、酸化物半導体層１０６、
ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を
含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５
１との相違は、酸化物半導体層１０６と、ソース電極１０８ａやドレイン電極１０８ｂが
接続する位置である。即ち、トランジスタ１５２では、酸化物半導体層１０６の下部にお
いて、酸化物半導体層１０６と、ソース電極１０８ａやドレイン電極１０８ｂとが接して
いる。その他の構成要素については、図１のトランジスタ１５１と同様である。
図２（Ｂ）に示すトランジスタ１５３は、下地絶縁層１０２、酸化物半導体層１０６、
ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を
含む点で、トランジスタ１５２と共通している。トランジスタ１５３とトランジスタ１５
２との相違は、酸化物半導体層１０６に対するゲート電極の位置である。即ち、トランジ
スタ１５３では、酸化物半導体層１０６の下部にゲート絶縁層１１２を介してゲート電極
が設けられている。また、トランジスタ１５３では、ソース電極１０８ａ及びドレイン電
極１０８ｂ及び酸化物半導体層１０６を覆うように保護絶縁層１２４が設けられる。その
他の構成要素については、図２（Ａ）のトランジスタ１５２と同様である。トランジスタ
１５３において、酸化物半導体層１０６に接する保護絶縁層１２４は、トランジスタ１５
１の下地絶縁層１０２と同様の構成とすることができ、酸素が過剰な酸化シリコン（Ｓｉ
ＯＸ（Ｘ＞２））を用いて形成する。
図２（Ｃ）に示すトランジスタ１５４は、下地絶縁層１０２、酸化物半導体層１０６、
ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を
含む点で、トランジスタ１５１と共通している。トランジスタ１５４とトランジスタ１５
１との相違は、酸化物半導体層１０６に対するゲート電極の位置である。即ち、トランジ
スタ１５４では、酸化物半導体層１０６の下部にゲート絶縁層１１２を介してゲート電極
が設けられている。また、トランジスタ１５４では、ソース電極１０８ａ及びドレイン電
極１０８ｂ及び酸化物半導体層１０６を覆うように保護絶縁層１２４が設けられる。その
他の構成要素については、図１のトランジスタ１５１と同様である。トランジスタ１５４
において、酸化物半導体層１０６に接する保護絶縁層１２４は、トランジスタ１５１の下
地絶縁層１０２と同様の構成とすることができ、酸素が過剰な酸化シリコン（ＳｉＯＸ（
Ｘ＞２））を用いて形成する。
図２（Ｄ）に示すトランジスタ１５５は、下地絶縁層１０２、ゲート絶縁層１１２、ゲ
ート電極１１４、ソース電極１０８ａ、ドレイン電極１０８ｂを含む点で、トランジスタ
１５１及びトランジスタ１５２と共通している。トランジスタ１５５は、同一平面上の酸
化物半導体層中にチャネル領域１２６、ソース領域１２２ａ、ドレイン領域１２２ｂを形
成する点でトランジスタ１５１及びトランジスタ１５２との相違がある。ソース領域１２
２ａ及びドレイン領域１２２ｂには、保護絶縁層１２４を介して、それぞれソース電極１
０８ａ及びドレイン電極１０８ｂが接続される。なお、図２（Ｄ）において、ゲート絶縁
層１１２はゲート電極１１４の下部にのみ設けられているが、これに限定されない。例え
ば、チャネル領域１２６、ソース領域１２２ａ、ドレイン領域１２２ｂからなる酸化物半
導体層を覆うように設けられていても構わない。
下地絶縁層１０２は、トランジスタ１５１と同様の構成とすることができる。
以下、図３及び図４を用いて、図１に示すトランジスタの作製工程の例について説明す
る。
まず、図３（Ａ）乃至図３（Ｅ）を用いて、図１に示すトランジスタ１５１の作製工程
の一例について説明する。
まず、基板１００上に下地絶縁層１０２を形成する（図３（Ａ）参照。）。本実施の形
態は、下地絶縁層１０２に酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いるこ
とを特徴とする。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直
接的にトランジスタを作製する。なお、可撓性基板上にトランジスタを設ける方法として
は、基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、ト
ランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とト
ランジスタとの間に剥離層を設けるとよい。
下地絶縁層１０２の形成方法は、例えば、プラズマＣＶＤ法やスパッタリング法などを
用いることができる。好ましくはスパッタリング法を用いる。下地絶縁層１０２には、酸
素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いる。また、下地絶縁層１０２には
、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたはこれら
の混合材料などを積層して用いてもよい。下地絶縁層１０２を積層構造で形成する場合、
酸化物半導体層１０６と接する側を酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））と
するとよい。下地絶縁層１０２の合計の膜厚は、好ましくは１００ｎｍ超過、より好まし
くは３００ｎｍ以上とする。下地絶縁層１０２を厚く形成することにより、下地絶縁層１
０２の酸素放出量を増加することができる。
スパッタリング法を用いて酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を形成す
るには、成膜ガスとして、酸素または、酸素と希ガス（ヘリウム、ネオン、アルゴン、ク
リプトン、キセノンなど）の混合ガスを用いる場合、酸素と希ガスの混合割合を、酸素の
割合を高めて形成するとよい。例えば、全ガス中の酸素の濃度を２０％以上１００％以下
にするとよい。
例えば、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０
℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間
距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力
を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源
を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２
／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）
として、ＲＦスパッタリング法により酸化シリコンを形成する。なお、石英（好ましくは
合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガ
スとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。
次に、下地絶縁層１０２上に酸化物半導体層を形成し、当該酸化物半導体層を加工して
島状の酸化物半導体層１０６を形成する（図３（Ｂ）参照。）。
酸化物半導体層は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法、Ｃ
ＶＤ法などを用いて形成することができる。また、酸化物半導体層の厚さは、３ｎｍ以上
５０ｎｍ以下とすることが好ましい。酸化物半導体層を厚くしすぎると（例えば、厚さを
１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタで
ノーマリーオンになるおそれがあるためである。ここで、「ノーマリーオン」とは、ゲー
ト電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状
態のことである。なお、下地絶縁層１０２及び酸化物半導体層は、大気に触れさせること
なく連続して成膜するのが好ましい。
例えば、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いたスパ
ッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いること
ができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例え
ば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ター
ゲットを用いることもできる。
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９
．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した
酸化物半導体層を緻密な層とすることができるためである。
成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス雰囲気下などで
行えばよい。また、酸化物半導体層への水素、水、水酸基、水素化物などの混入を防ぐた
めに、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた
雰囲気とすることが好ましい。
酸化物半導体層に対して、酸素を含むプラズマ処理を行ってもよい。酸化物半導体層に
酸素を含むプラズマ処理を行うことにより、酸化物半導体層中、酸化物半導体層界面近傍
、または、酸化物半導体層中および該界面近傍に酸素を含有させることができる。この場
合、酸素の含有量は、酸化物半導体層の化学量論比を超える程度、好ましくは、化学量論
比の１倍を超えて２倍まで（１倍より大きく２倍未満）、とする。あるいは、酸素の含有
量は、単結晶の場合の酸素の量をＹとして、Ｙを超える程度、好ましくは、Ｙを超えて２
Ｙまですることもできる。あるいは、酸素の含有量は、酸素ドープ処理を行わない場合の
絶縁膜中の酸素の量Ｚを基準として、Ｚを超える程度、好ましくは、Ｚを超えて２Ｚまで
とすることもできる。なお、上述の好ましい範囲に上限が存在するのは、酸素の含有量を
多くしすぎると、水素吸蔵合金（水素貯蔵合金）のように、かえって酸化物半導体層が水
素を取り込んでしまう恐れがあるためである。なお、酸化物半導体層において酸素の含有
量は水素の含有量より大きくなる。
例えば、酸化物半導体層は、次のように形成することができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量
比率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜
時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一と
なるため好ましい。
まず、減圧状態に保持された成膜室内に基板１００を保持し、基板温度を１００℃以上
６００℃以下好ましくは２００℃以上４００℃以下とする。基板１００が加熱された状態
で成膜を行うことで、酸化物半導体層に含まれる過剰な水素（水や水酸基を含む）やその
他の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減するこ
とができる。また、下地絶縁層１０２から酸素が放出され、酸化物半導体層中の酸素欠損
及び下地絶縁層１０２と酸化物半導体層との界面準位密度を低減することができる。
なお、酸化物半導体層１０６をスパッタリング法により形成する前には、希ガスを導入
してプラズマを発生させる逆スパッタを行い、形成表面（例えば下地絶縁層１０２の表面
）の付着物を除去してもよい。ここで、逆スパッタとは、通常のスパッタリングにおいて
は、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突
させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させ
る方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近
にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、
酸素などによる雰囲気を適用してもよい。
酸化物半導体層１０６の加工は、所望の形状のマスクを酸化物半導体層上に形成した後
、当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは
、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェッ
ト法などの方法を用いてマスクを形成してもよい。
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行ってもよい。この第１
の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、かつ
酸化物半導体層の構造を整えることができる。第１の熱処理の温度は、１００℃以上６５
０℃以下または基板の歪み点未満、好ましくは２５０℃以上６００℃以下とする。熱処理
は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。
なお、不活性ガスとは、窒素または希ガス（ヘリウム、ネオン、アルゴンなど）を主成
分とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装
置に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１
ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガス
を主成分とする雰囲気で、反応性ガスが１０ｐｐｍ未満である雰囲気のことである。反応
性ガスとは、シリコンや金属などと反応するガスのことをいう。
なお、酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが
含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰
囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１
０ｐｐｍ以上含まれるものとする。
この第１の熱処理によって、下地絶縁層１０２から酸素が放出され、下地絶縁層１０２
と酸化物半導体層１０６との界面準位密度及び酸化物半導体層１０６中の酸素欠損を低減
することができる。上記界面準位密度の低減により、ＢＴ試験前後のしきい値電圧の変動
を小さくすることができる。また、一般に、酸化物半導体層中の酸素欠損はドナーとなり
、キャリアである電子の発生源となることが知られている。酸化物半導体層１０６中に電
子が生じることで、トランジスタ１５１のしきい値電圧が負方向へシフトし、ノーマリー
オンになりやすい。酸化物半導体層１０６中の酸素欠損が埋められることで、しきい値電
圧が負方向へシフトする幅を低減できる。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れ
させず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射
によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数
分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよ
い。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱
温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガス雰囲気
を、酸化性ガスを含む雰囲気に切り替えてもよい。酸化性ガスを含む雰囲気において第１
の熱処理を行うことで、酸化物半導体層１０６中の酸素欠損を埋めることができるととも
に、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためで
ある。
ところで、上述の熱処理（第１の熱処理）には過剰な水素（水や水酸基を含む）などを
除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶことも
できる。当該脱水化処理、脱水素化処理は、例えば、酸化物半導体層を島状に加工した後
などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素
化処理は、一回に限らず複数回行ってもよい。
なお、ここでは、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行う構
成について説明したが、これに限定されず、第１の熱処理を行った後に、酸化物半導体層
１０６を加工してもよい。
次いで、下地絶縁層１０２及び酸化物半導体層１０６上に、ソース電極及びドレイン電
極（これと同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電
層を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを離間して形成する（図３
（Ｃ）参照。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０
８ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素
を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）な
どを用いることができる。また、Ａｌ、Ｃｕなどの低融点かつ低抵抗の金属層の下側及び
上側の一方または双方に、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層またはこれらの金属窒化物
層（窒化チタン層、窒化モリブデン層、窒化タングステン層）を積層させた構成を用いて
もよい。
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層は、導電性の金属
酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、
酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―Ｓ
ｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこ
れらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電層の加工は、レジストマスクを用いたエッチングによって行うことができる。当該
エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦ
レーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ
〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）
を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が
高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短く
することが可能であり、回路の動作を速くすることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを
行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する
形状となり、アッシングによってさらに形状を変形させることができるため、異なるパタ
ーンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階
調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを
形成することができる。つまり、工程の簡略化が可能となる。
なお、導電層のエッチングの際に、酸化物半導体層１０６の一部がエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
その後、酸素、オゾン、亜酸化窒素などのガスを用いたプラズマ処理を行い、露出して
いる酸化物半導体層１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行
った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層１０６
の一部に接するゲート絶縁層１１２を形成することが好ましい。
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１
０６の一部と接するように、ゲート絶縁層１１２を形成する（図３（Ｄ）参照。）。
ゲート絶縁層１１２は、トランジスタのゲート絶縁層として機能することを考慮して、
酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、
ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン
または窒化シリコンに酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料
を積層してもよい。ゲート絶縁層１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎ
ｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁層が厚いほど短チャ
ネル効果が顕著となり、しきい値電圧がマイナス側へシフトしやすい傾向となる。また、
ゲート絶縁層の膜厚が５ｎｍ未満となるとトンネル電流によるリークが増大することがわ
かっている。また、ゲート絶縁層の膜厚を５ｎｍ以上５０ｎｍ以下とすることで、ＢＴ試
験前後におけるしきい値電圧の変動を低減することができる。ゲート絶縁層に酸化シリコ
ンを用いる場合、下地絶縁層１０２と同様の構成とすることが好ましい。
ゲート絶縁層１１２の形成後には、第２の熱処理を行ってもよい。第２の熱処理の温度
は、２５０℃以上７００℃以下、好ましくは３５０℃以上６００℃以下または基板の歪み
点未満とする。
第２の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲
気中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純
度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、ゲート絶縁層１１２中の欠陥を低減することができる。
なお、第２の熱処理のタイミングは、ゲート絶縁層１１２の形成後であれば特に限定さ
れない。例えば、ゲート電極１１４の形成後に第２の熱処理を行ってもよい。
その後、ゲート電極１１４を形成する（図３（Ｅ）参照。）。ゲート電極１１４は、モ
リブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成
することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造とし
てもよい。
以上の工程でトランジスタ１５１が作製される。
次に、図４（Ａ）乃至図４（Ｅ）を用いて、図２（Ａ）に示すトランジスタ１５２の作
製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ
符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。
まず、基板１００上に下地絶縁層１０２を形成する（図４（Ａ）参照。）。下地絶縁層
１０２は酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とする。
次に、下地絶縁層１０２上に、ソース電極及びドレイン電極（これと同じ層で形成され
る配線を含む）を形成するための導電層を形成し、当該導電層を加工して、ソース電極１
０８ａ及びドレイン電極１０８ｂを離間して形成する（図４（Ｂ）参照。）。
次に、下地絶縁層１０２上に、ソース電極１０８ａ及びドレイン電極１０８ｂと接続す
る酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６
を形成する（図４（Ｃ）参照。）。その後、トランジスタ１５１と同様の第１の熱処理を
行ってもよい。
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１
０６の一部と接するように、ゲート絶縁層１１２を形成する（図４（Ｄ）参照。）。その
後、トランジスタ１５１と同様に第２の熱処理を行ってもよい。
その後、ゲート電極１１４を形成する（図４（Ｅ）参照。）。
以上の工程でトランジスタ１５２が形成される。
なお、酸化物半導体層の界面に電荷がトラップされると、トランジスタのしきい値電圧
はシフトする。例えば、バックチャネル側に正電荷がトラップされると、トランジスタの
しきい値電圧は負方向にシフトする。しかし、このような電荷捕獲の要因の一つとして、
陽イオン（またはその原因たる原子）の移動及びトラップのモデルを仮定することができ
る。本発明の一態様では、下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２）
）を用い、酸化物半導体層と下地絶縁層の界面準位密度を低減することで、上述のモデル
において想定される電荷捕獲を低減することができ、トランジスタのしきい値電圧のシフ
トを抑制することができる。
次に、図５（Ａ）乃至図５（Ｅ）を用いて、図２（Ｂ）に示すトランジスタ１５３の作
製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ
符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。
まず、基板１００上に下地絶縁層１０２を形成する（図５（Ａ）参照。）。ここで、下
地絶縁層１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化アルミニウムなどの単層もしくは積層を用いることができる。
次に、下地絶縁層１０２上に、ゲート電極１１４を形成する。（図５（Ｂ）参照。）。
次に、ゲート電極１１４上に、ゲート絶縁層１１２を形成する（図５（Ｃ）参照。）。
次に、ゲート絶縁層１１２上に、ソース電極１０８ａ及びドレイン電極１０８ｂを形成
し、前記ソース電極１０８ａ及び前記ドレイン電極１０８ｂと接続する酸化物半導体層を
形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する。その後
、トランジスタ１５１と同様の第１の熱処理を行ってもよい（図５（Ｄ）参照。）。
次に、酸化物半導体層１０６及びソース電極１０８ａ及びドレイン電極１０８ｂを覆う
ように保護絶縁層１２４を形成する（図５（Ｅ）参照。）。保護絶縁層１２４には、Ｓｉ
ＯＸ（Ｘ＞２）を用いる。その後、トランジスタ１５１と同様に第２の熱処理を行っても
よい。
以上の工程でトランジスタ１５３が形成される。
次に、図６（Ａ）乃至図６（Ｅ）を用いて、図２（Ｃ）に示すトランジスタ１５４の作
製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ
符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。
まず、基板１００上に下地絶縁層１０２を形成する（図６（Ａ）参照。）。ここで、下
地絶縁層１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化アルミニウムなどの単層もしくは積層を用いることができる。
次に、下地絶縁層１０２上に、ゲート電極１１４を形成する。（図６（Ｂ）参照。）。
次に、ゲート電極１１４上に、ゲート絶縁層１１２を形成する（図６（Ｃ）参照。）。
次に、ゲート絶縁層１１２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工
して島状の酸化物半導体層１０６を形成する。その後、トランジスタ１５１と同様の第１
の熱処理を行ってもよい。その後、ソース電極１０８ａ及びドレイン電極１０８ｂを酸化
物半導体層１０６と接続するように形成する（図６（Ｄ）参照。）。
次に、酸化物半導体層１０６及びソース電極１０８ａ及びドレイン電極１０８ｂを覆う
ように保護絶縁層１２４を形成する（図６（Ｅ）参照。）。保護絶縁層１２４には、酸素
が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いる。その後、トランジスタ１５１と
同様に第２の熱処理を行ってもよい。
以上の工程でトランジスタ１５４が形成される。
図７（Ａ）乃至図７（Ｅ）を用いて、図２（Ｄ）に示すトランジスタ１５５の作製工程
の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ符号の
層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。
まず、基板１００上に下地絶縁層１０２を形成する（図７（Ａ）参照。）。下地絶縁層
１０２には、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いる。
次に、下地絶縁層１０２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工し
て島状の酸化物半導体層１０６を形成する（図７（Ｂ）参照。）。その後、トランジスタ
１５１と同様の第１の熱処理を行ってもよい。
次に、ゲート絶縁層１１２及びゲート電極１１４を形成し、フォトリソグラフィにより
同様のパターンに加工する（図７（Ｃ）参照。）。このとき、ゲート電極１１４を加工し
、その後、ゲート電極１１４をマスクにゲート絶縁層１１２を加工してもよい。
次に、ゲート電極１１４をマスクに用いて酸化物半導体層１０６を低抵抗化し、ソース
領域１２２ａ及びドレイン領域１２２ｂを形成する。低抵抗化されないゲート電極下の領
域はチャネル領域１２６となる（図７（Ｄ）参照。）。このとき、ゲート電極の幅によっ
てトランジスタのチャネル長Ｌが決定されることになる。このように、ゲート電極をマス
クに用いてパターニングすることで、ゲート電極とソース領域、ドレイン領域の重なりが
生じず、この領域における寄生容量が生じないため、トランジスタ動作を速くすることが
できる。
次に、保護絶縁層１２４を形成し、ソース領域１２２ａ及びドレイン領域１２２ｂと重
畳する部分の保護絶縁層１２４に開口部を設ける。ソース電極及びドレイン電極（これと
同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工し
て、ソース電極１０８ａ及びドレイン電極１０８ｂを離間して形成する（図７（Ｅ）参照
。）。
以上の工程でトランジスタ１５５が作製される。
本実施の形態に示すトランジスタの活性層に用いる酸化物半導体層は、酸化物半導体層
形成時の基板加熱、または酸化物半導体層形成後の熱処理によって、水素（水や水酸基を
含む）などの不純物を酸化物半導体より排除し、かつ当該不純物の排除工程によって同時
に減少してしまう酸化物半導体を構成する主成分材料である酸素を、酸素が過剰な酸化シ
リコン（ＳｉＯＸ（Ｘ＞２））からなる下地絶縁層もしくは保護絶縁層から酸化物半導体
層に供給することによって、酸化物半導体層を高純度化によりｉ型（真性）化されたもの
である。このように高純度化された酸化物半導体層を含むトランジスタは、オフ電流が低
く、電気的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供す
ることができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図８（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして
、シール材２０５が設けられ、第２の基板２０６によって封止されている。図８（Ａ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された走査線
駆動回路２０４、信号線駆動回路２０３が実装されている。また別途形成された信号線駆
動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電
位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２１８ａ、２１８
ｂから供給されている。
図８（Ｂ）及び図８（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と
、走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画
素部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって
画素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２
の基板２０６とによって、表示素子と共に封止されている。図８（Ｂ）及び図８（Ｃ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線
駆動回路２０３が実装されている。図８（Ｂ）及び図８（Ｃ）においては、別途形成され
た信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種
信号及び電位は、ＦＰＣ２１８から供給されている。
また図８（Ｂ）及び図８（Ｃ）においては、信号線駆動回路２０３を別途形成し、第１
の基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、
ＣＯＧ方法により信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図
８（Ｂ）は、ＣＯＧ方法により信号線駆動回路２０３を実装する例であり、図８（Ｃ）は
、ＴＡＢ方法により信号線駆動回路２０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣなどを実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、
図８（Ｂ）のＭ−Ｎにおける断面図に相当する。
図９乃至図１１で示すように、半導体装置は接続端子電極２１５及び端子電極２１６を
有しており、接続端子電極２１５及び端子電極２１６はＦＰＣ２１８が有する端子と異方
性導電層２１９を介して、電気的に接続されている。
接続端子電極２１５は、第１の電極層２３０と同じ導電層から形成され、端子電極２１
６は、トランジスタ２１０、トランジスタ２１１のソース電極及びドレイン電極と同じ導
電層で形成されている。
また第１の基板２０１上に設けられた画素部２０２と、走査線駆動回路２０４は、トラ
ンジスタを複数有しており、図９乃至図１１では、画素部２０２に含まれるトランジスタ
２１０と、走査線駆動回路２０４に含まれるトランジスタ２１１とを例示している。
本実施の形態では、トランジスタ２１０、トランジスタ２１１として、実施の形態１で
示したトランジスタを適用することができる。トランジスタ２１０、トランジスタ２１１
は、電気的特性変動が抑制されており、電気的に安定である。よって、図９乃至図１１で
示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部２０２に設けられたトランジスタ２１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示
素子である液晶素子２１３は、第１の電極層２３０、第２の電極層２３１、及び液晶層２
０８を含む。なお、液晶層２０８を挟持するように配向層として機能する絶縁層２３２、
２３３が設けられている。第２の電極層２３１は第２の基板２０６側に設けられ、第１の
電極層２３０と第２の電極層２３１とは液晶層２０８を介して積層する構成となっている
。
また、スペーサ２３５は絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、液晶層２０８の厚さ（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相などを示す。
また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相
は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等
方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため
、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブル
ー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、
光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向層を設
けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされ
る静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減するこ
とができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０
１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本
明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。高純度の
酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対
して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分
である。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状
態における電流値（オフ電流値）を低くすることができる。よって、画像信号などの電気
信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる
。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する
効果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの
液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げら
れるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつか
の領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマル
チドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方
式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行う
ことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用
いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（
Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、ＥＬを利用する発光素子を適用することが
できる。ＥＬを利用する発光素子は、発光材料が有機化合物であるか、無機化合物である
かによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれてい
る。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャ
リア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し
、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような
発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子２４３は、画素部２０２に設けられたトランジスタ２１０と電気的に接続している。な
お発光素子２４３の構成は、第１の電極層２３０、電界発光層２４１、第２の電極層２３
１の積層構造であるが、示した構成に限定されない。発光素子２４３から取り出す光の方
向などに合わせて、発光素子２４３の構成は適宜変えることができる。
隔壁２４０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層２３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層２４１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子２４３に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極
層２３１及び隔壁２４０上に保護層を形成してもよい。保護層としては、窒化シリコン層
、窒化酸化シリコン層、ＤＬＣ層（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ層）、酸化
アルミニウム層及び窒化アルミニウム層などを形成することができる。また、第１の基板
２０１、第２の基板２０６、及びシール材２０５によって封止された空間には充填材２４
４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガス
の少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルムなど）やカバー材
でパッケージング（封入）することが好ましい。
充填材２４４としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチ
レンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい
。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ２１０と接続する第１の電極層２３０と、第２の基板２０６に設けられた
第２の電極層２３１との間には、黒色領域２５５ａ及び白色領域２５５ｂを有し、周りに
液体で満たされているキャビティ２５２を含む球形粒子２５３が設けられており、球形粒
子２５３の周囲は樹脂などの充填材２５４で充填されている。第２の電極層２３１が共通
電極（対向電極）に相当する。第２の電極層２３１は、共通電位線と電気的に接続される
。
なお、図９乃至図１１において、第１の基板２０１、第２の基板２０６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層２２１は、無機絶縁材料または有機絶縁材料を用いて形成することができる。な
お、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂な
どの、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上
記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（
リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いることができる。なお、これら
の材料で形成される絶縁層を複数積層させることで、絶縁層２２１を形成してもよい。
絶縁層２２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷など）、ロールコーティング、カーテンコーティング、ナイフ
コーティングなどを用いることができる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する
画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対
して透光性とする。
表示素子に電圧を印加する第１の電極層２３０及び第２の電極層２３１（画素電極層、
共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けら
れる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層２３０、第２の電極層２３１には、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層２３０、第２の電極層２３１はタングステン（Ｗ）、モリブデン（
Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ
）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン
（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、
またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することがで
きる。
また、第１の電極層２３０、第２の電極層２３１として、導電性高分子（導電性ポリマ
ーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては
、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまた
はその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、また
はアニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体
等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半
導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の
表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ
などの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置
など様々な機能を有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用する
ことができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置とも
いう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機
などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例につい
て説明する。
図１２（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２
、表示部３０３、キーボード３０４などによって構成されている。実施の形態１または２
で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュ
ータとすることができる。
図１２（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外
部インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付
属品としてスタイラス３１２がある。実施の形態１または２で示した半導体装置を適用す
ることにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２
１及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３
２５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。こ
のような構成により、紙の書籍のような動作を行うことが可能となる。
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれ
ている。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図１２（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図１２
（Ｃ）では表示部３２４）に画像を表示することができる。実施の形態１または２で示し
た半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
また、図１２（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、
筐体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている
。操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボ
ードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面
に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構
成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１２（Ｄ）は、携帯型情報端末であり、筐体３３０及び筐体３３１の二つの筐体で構
成されている。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン
３３４、ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８な
どを備えている。また、筐体３３０には、携帯型情報端末の充電を行う太陽電池セル３４
０、外部メモリスロット３４１などを備えている。また、アンテナは筐体３３１内部に内
蔵されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性
の高い携帯型情報端末とすることができる。
また、表示パネル３３２はタッチパネルを備えており、図１２（Ｄ）には映像表示され
ている複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力され
る電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
３３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。
スピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図１２（Ｄ）の
ように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が
可能である。
外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる
。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１２（Ｅ）は、デジタルビデオカメラであり、本体３５１、表示部（Ａ）３５７、接
眼部３５３、操作スイッチ３５４、表示部（Ｂ）３５５、バッテリー３５６などによって
構成されている。実施の形態１または２で示した半導体装置を適用することにより、信頼
性の高いデジタルビデオカメラとすることができる。
図１２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、
筐体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示するこ
とが可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示
している。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高
いテレビジョン装置３６０とすることができる。
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコ
ン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出
力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である半導体装置に設けられる下地絶縁層もしくは保護
絶縁層に用いられる酸素過剰な酸化シリコン層のＲＢＳ分析及びＨＦＳ分析結果について
説明する。
本実施例におけるＲＢＳ分析及びＨＦＳ分析の分析条件を以下に示す。
・測定装置：ＮＥＣ社製３Ｓ−Ｒ１０、ＣＥＡ社製ＲＢＳ−４００
・入射イオン：２．２７５ＭｅＶ ４Ｈｅ２＋（ＲＢＳ、ＨＦＳ）
・ビーム径：１〜２ｍｍφ
・ＲＢＳ検出角度
：Ｎｏｒｍａｌ Ａｎｇｌｅ １６０°
：Ｇｒａｚｉｎｇ Ａｎｇｌｅ 〜１１３°
・ＨＦＳ検出角度
：Ｇｒａｚｉｎｇ Ａｎｇｌｅ ３０°
本実施例では、厚さ０．３ｍｍのシリコンウェハ上に酸化シリコン層を形成して分析を
行った。
本実施例で測定を行った試料の条件について以下に示す。
試料１の形成条件は以下の通りである。
・膜種：酸化シリコン
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（４０ｓｃｃｍ）、Ｏ２（１０ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：１５０ｎｍ
試料２の形成条件は以下の通りである。
・膜種：酸化シリコン
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：２００ｎｍ
試料１及び試料２におけるＲＢＳ分析及びＨＦＳ分析による酸化シリコン膜組成分析結
果を表１に示す。
Figure 2016157953
従って、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とするためには、成膜ガス
流量におけるＯ２／（Ｏ２＋Ａｒ）割合を２０％超過とすることが好ましい。
本実施例では、本発明の一態様を用いて作製したトランジスタについて説明する。
本実施例におけるトランジスタの構造を図１６に示す。
図１６に示すトランジスタは、基板５００上に設けられた下地絶縁層５０２と、酸化物
半導体層５０６と、ソース電極５０８ａ及びドレイン電極５０８ｂと、ソース電極５０８
ａ及びドレイン電極５０８ｂ上に設けられたゲート絶縁層５１２と、ゲート絶縁層５１２
上に設けられたゲート電極５１４と、ゲート電極５１４上に設けられた保護絶縁層５１６
と、保護絶縁層５１６を介してソース電極５０８ａ及びドレイン電極５０８ｂにそれぞれ
接続されたソース配線５１８ａ及びドレイン配線５１８ｂと、を有する。
本実施例では、基板５００として０．７ｍｍのガラス基板を用い、下地絶縁層５０２と
して酸化シリコン層を３００ｎｍ形成し、酸化物半導体層５０６としてＩｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶層を３０ｎｍ形成し、ソース電極５０８ａ及びドレイン電極５０８ｂとし
てタングステン層を１００ｎｍ形成し、ゲート絶縁層５１２として酸化窒化シリコン層を
１５ｎｍ形成し、ゲート電極５１４として窒化タンタル層とタングステン層をそれぞれ３
０ｎｍと３７０ｎｍ積層して形成し、保護絶縁層５１６として酸化シリコン層を３００ｎ
ｍ形成し、ソース配線５１８ａ及びドレイン配線５１８ｂとしてチタン層とアルミニウム
層とチタン層をそれぞれ５０ｎｍと１００ｎｍと５ｎｍ積層して形成した。
本実施例のトランジスタは、下地絶縁層５０２として酸素過剰な酸化シリコン（ＳｉＯ
Ｘ（Ｘ＞２））を用いることにより、ＢＴ試験前後及び光バイアス試験前後のしきい値電
圧の変動を低減させている。
酸化シリコン層のその他の形成条件は以下の通りである。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・基板温度：１００℃
本実施例のトランジスタにおける酸化物半導体層５０６の形成条件は以下の通りである
。
・成膜法：ＤＣスパッタリング法
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［
ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・基板温度：２００℃
酸化物半導体層５０６を形成した後、抵抗加熱炉を用いて、窒素雰囲気下、３５０℃に
おいて１時間の熱処理を行った。
次に、本実施例におけるＢＴ試験について説明する。ＢＴ試験を行うトランジスタのチ
ャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。本実施例では、まず基板温
度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩ
ｄｓ−Ｖｇｓ測定を行った。
次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン
電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなる
ようにゲート電極にプラスの電圧を印加し、そのまま１時間保持した。次に、ゲート電極
の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖ
ｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。ＢＴ試験前後のＩｄｓ−
Ｖｇｓ測定結果を図１３（Ａ）に示す。
図１３（Ａ）において、細線５２２はＢＴ試験前のトランジスタのＩｄｓ−Ｖｇｓ測定
結果であり、太線５２４はＢＴ試験後のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。
ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はプラス方向に０．１０Ｖ変動している
ことがわかる。
同様に、測定するトランジスタを替えて、基板温度２５℃とし、ソース電極とドレイン
電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。トランジ
スタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。
次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン
電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなる
ようにゲート電極にマイナスの電圧を印加し、そのまま１時間保持した。次に、ゲート電
極の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極間の電圧
Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行う。ＢＴ試験前後のＩｄｓ−
Ｖｇｓ測定結果を図１３（Ｂ）に示す。
図１３（Ｂ）において、細線５３２はＢＴ試験前のトランジスタのＩｄｓ−Ｖｇｓ測定
結果であり、太線５３４はＢＴ試験後のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。
ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はマイナス方向に０．０７Ｖ変動してい
ることがわかる。
次に、本実施例における光バイアス試験について説明する。光バイアス試験には光源と
して白色ＬＥＤを用いた。白色ＬＥＤの発光スペクトルを図１４に示す。
光バイアス試験を行うトランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５
０μｍである。本実施例では、基板温度２５℃とし、ソース電極とドレイン電極間の電圧
Ｖｄｓを３Ｖとし、まずは暗状態でトランジスタのＩｄｓ−Ｖｇｓ測定を行った。
次に、白色ＬＥＤを用いて３６０００ｌｘの強度で基板裏面側より光を照射し、トラン
ジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加
される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にプラスの電圧を印加し、そのま
ま一定時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、暗状態とし、ソース
電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行
った。光バイアス試験の時間が、１００秒、３００秒、６００秒、１０００秒、１８００
秒、３６００秒における光バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果を図１５（Ａ）に
示す。
図１５（Ａ）において、光照射バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果であり、光
バイアス試験前後でプラス方向にしきい値電圧が最大で０．０２Ｖ変動することがわかる
。
同様に、測定するトランジスタを替えて、基板温度２５℃とし、ソース電極とドレイン
電極間の電圧Ｖｄｓを３Ｖとし、まずは暗状態でトランジスタのＩｄｓ−Ｖｇｓ測定を行
った。トランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。
次に、白色ＬＥＤを用いて３６０００ｌｘの強度で基板裏面側より光を照射し、トラン
ジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加
される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にマイナスの電圧を印加し、その
まま一定時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、暗状態とし、ソー
ス電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を
行った。光バイアス試験の時間が、１００秒、３００秒、６００秒、１０００秒、１８０
０秒、３６００秒における光バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果を図１５（Ｂ）
に示す。
図１５（Ｂ）において、細線５４２は光バイアス試験前のトランジスタのＩｄｓ−Ｖｇ
ｓ測定結果であり、細線５４４は３６００秒の光バイアス試験後のトランジスタのＩｄｓ
−Ｖｇｓ測定結果である。光バイアス試験前から比べ、３６００秒の光バイアス試験後の
しきい値電圧は、マイナス方向に０．１１Ｖ変動していることがわかる。
上述の通り、本実施例のトランジスタは、ＢＴ試験前後、光バイアス試験前後における
しきい値電圧の変動が小さいことがわかる。
１００ 基板
１０２ 下地絶縁層
１０６ 酸化物半導体層
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁層
１１４ ゲート電極
１２２ａ ソース領域
１２２ｂ ドレイン領域
１２４ 保護絶縁層
１２６ チャネル領域
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
２０１ 第１の基板
２０２ 画素部
２０３ 信号線駆動回路
２０４ 走査線駆動回路
２０５ シール材
２０６ 第２の基板
２０８ 液晶層
２１０ トランジスタ
２１１ トランジスタ
２１３ 液晶素子
２１５ 接続端子電極
２１６ 端子電極
２１８ ＦＰＣ
２１８ａ ＦＰＣ
２１８ｂ ＦＰＣ
２１９ 異方性導電層
２２１ 絶縁層
２３０ 第１の電極層
２３１ 第２の電極層
２３２ 絶縁層
２３３ 絶縁層
２３５ スペーサ
２４０ 隔壁
２４１ 電界発光層
２４３ 発光素子
２４４ 充填材
２５２ キャビティ
２５３ 球形粒子
２５４ 充填材
２５５ａ 黒色領域
２５５ｂ 白色領域
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ 軸部
３２６ 電源
３２７ 操作キー
３２８ スピーカー
３３０ 筐体
３３１ 筐体
３３２ 表示パネル
３３３ スピーカー
３３４ マイクロフォン
３３５ 操作キー
３３６ ポインティングデバイス
３３７ カメラ用レンズ
３３８ 外部接続端子
３４０ 太陽電池セル
３４１ 外部メモリスロット
３５１ 本体
３５３ 接眼部
３５４ 操作スイッチ
３５５ 表示部（Ｂ）
３５６ バッテリー
３５７ 表示部（Ａ）
３６０ テレビジョン装置
３６１ 筐体
３６３ 表示部
３６５ スタンド
５００ 基板
５０２ 下地絶縁層
５０６ 酸化物半導体層
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１２ ゲート絶縁層
５１４ ゲート電極
５１６ 保護絶縁層
５１８ａ ソース配線
５１８ｂ ドレイン配線
５２２ 細線
５２４ 太線
５３２ 細線
５３４ 太線
５４２ 細線
５４４ 細線

Claims (5)

  1. 第１の絶縁層と、
    第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層との間の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記第２の絶縁層を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記第１の絶縁層及び前記第２の絶縁層の各々は、熱処理により酸化物半導体層に酸素を供給することができる機能を有することを特徴とする半導体装置。
  2. 第１の絶縁層と、
    第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層との間の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記第２の絶縁層を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記第１の絶縁層は、酸化ハフニウムを含む積層を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記第１の絶縁層及び前記第２の絶縁層の各々は、熱処理により酸化物半導体層に酸素を供給することができる機能を有することを特徴とする半導体装置。
  3. 第１の絶縁層と、
    第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層との間の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記第２の絶縁層を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記第１の絶縁層及び前記第２の絶縁層の各々は、珪素、酸素、及び窒素を有し、
    前記第１の絶縁層及び前記第２の絶縁層の各々は、熱処理により酸化物半導体層に酸素を供給することができる機能を有することを特徴とする半導体装置。
  4. 第１の絶縁層と、
    第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層との間の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記第２の絶縁層を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記第１の絶縁層及び前記第２の絶縁層の各々は、シリコン原子数の２倍よりも多い酸素原子を単位体積当たりに含むことを特徴とする半導体装置。
  5. 請求項４において、
    前記第１の絶縁層及び前記第２の絶縁層の各々において、単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定された値であることを特徴とする半導体装置。
JP2016056823A 2010-06-11 2016-03-22 半導体装置 Active JP6240698B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010134338 2010-06-11
JP2010134338 2010-06-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011127282A Division JP5908221B2 (ja) 2010-06-11 2011-06-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2016157953A true JP2016157953A (ja) 2016-09-01
JP6240698B2 JP6240698B2 (ja) 2017-11-29

Family

ID=45095503

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011127282A Active JP5908221B2 (ja) 2010-06-11 2011-06-07 半導体装置
JP2016056823A Active JP6240698B2 (ja) 2010-06-11 2016-03-22 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011127282A Active JP5908221B2 (ja) 2010-06-11 2011-06-07 半導体装置

Country Status (7)

Country Link
US (3) US20110303913A1 (ja)
JP (2) JP5908221B2 (ja)
KR (2) KR101938726B1 (ja)
CN (1) CN102939659B (ja)
DE (1) DE112011101969B4 (ja)
TW (2) TWI588909B (ja)
WO (1) WO2011155502A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116227A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI654762B (zh) 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
JP6220526B2 (ja) * 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2015052858A1 (ja) * 2013-10-10 2015-04-16 パナソニック株式会社 薄膜トランジスタ及びその製造方法
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
CN104576745B (zh) * 2013-10-25 2018-12-18 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
CN104701383B (zh) 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
KR102368593B1 (ko) * 2015-04-03 2022-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
KR102613288B1 (ko) 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置
CN107680899B (zh) * 2017-09-14 2020-07-10 西安电子科技大学 基于智能剥离技术制备异质(Ga1-xAlx)2O3的方法
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN208722925U (zh) * 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN112635570B (zh) 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN111312852B (zh) * 2019-11-26 2020-10-20 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN113690307B (zh) * 2021-08-20 2023-04-14 电子科技大学 一种具有三叠层栅介质结构的金刚石场效应晶体管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2009277701A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子又は半導体装置の製造方法ならびにその製造装置
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062548A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010062547A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010093240A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010098304A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101157222B1 (ko) * 2003-06-28 2012-06-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100690413B1 (ko) * 2003-08-12 2007-03-12 니폰덴신뎅와 가부시키가이샤 질화물 반도체 성장용 기판
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
US7831123B2 (en) * 2006-09-07 2010-11-09 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010123758A (ja) 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP5332571B2 (ja) 2008-12-08 2013-11-06 株式会社ジェイテクト レーザ光と光ファイバとの光軸調整方法及びレーザ光と光ファイバとの光軸調整装置
US20100304019A1 (en) * 2009-05-29 2010-12-02 Pierre-Jean Baron Polarizing coatings having improved quality
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2009277701A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子又は半導体装置の製造方法ならびにその製造装置
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062548A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010062547A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010093240A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010098304A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116227A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP6999272B2 (ja) 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
US11719986B2 (en) 2017-01-20 2023-08-08 Japan Display Inc. Substrate including semiconductors arranged in a matrix and a display device

Also Published As

Publication number Publication date
US20150123122A1 (en) 2015-05-07
KR102110724B1 (ko) 2020-06-08
KR20190006092A (ko) 2019-01-16
TW201225181A (en) 2012-06-16
KR101938726B1 (ko) 2019-01-16
US9276129B2 (en) 2016-03-01
DE112011101969T5 (de) 2013-06-27
US8884294B2 (en) 2014-11-11
JP6240698B2 (ja) 2017-11-29
TWI588909B (zh) 2017-06-21
KR20130091667A (ko) 2013-08-19
TW201611132A (zh) 2016-03-16
US20130264567A1 (en) 2013-10-10
CN102939659A (zh) 2013-02-20
JP5908221B2 (ja) 2016-04-26
CN102939659B (zh) 2016-08-17
JP2012019207A (ja) 2012-01-26
DE112011101969B4 (de) 2018-05-09
TWI524431B (zh) 2016-03-01
WO2011155502A1 (en) 2011-12-15
US20110303913A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
JP6240698B2 (ja) 半導体装置
JP6487078B2 (ja) 半導体装置の作製方法
JP6721751B2 (ja) 半導体装置
JP5235243B2 (ja) 半導体装置の作製方法
JP6595685B2 (ja) トランジスタ
JP6075926B2 (ja) 半導体装置の作製方法
JP5771451B2 (ja) 半導体装置
JP5836680B2 (ja) 半導体装置及びその作製方法
JP2012009842A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6240698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250