JP6204036B2 - 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 - Google Patents
酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 Download PDFInfo
- Publication number
- JP6204036B2 JP6204036B2 JP2013055795A JP2013055795A JP6204036B2 JP 6204036 B2 JP6204036 B2 JP 6204036B2 JP 2013055795 A JP2013055795 A JP 2013055795A JP 2013055795 A JP2013055795 A JP 2013055795A JP 6204036 B2 JP6204036 B2 JP 6204036B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- sample
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 181
- 239000004065 semiconductor Substances 0.000 title claims description 139
- 238000011156 evaluation Methods 0.000 title claims description 49
- 238000003908 quality control method Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 claims description 45
- 230000005284 excitation Effects 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 238000004020 luminiscence type Methods 0.000 claims description 30
- 238000010894 electron beam technology Methods 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 100
- 238000000137 annealing Methods 0.000 description 47
- 238000005259 measurement Methods 0.000 description 29
- 238000001228 spectrum Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 23
- 230000001681 protective effect Effects 0.000 description 18
- 230000007547 defect Effects 0.000 description 17
- 238000005136 cathodoluminescence Methods 0.000 description 16
- 238000002189 fluorescence spectrum Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 239000011701 zinc Substances 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 8
- 230000001678 irradiating effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 230000001066 destructive effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000005424 photoluminescence Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/6489—Photoluminescence of semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Description
本発明は、酸化物半導体薄膜の評価方法に関し、詳細には酸化物半導体薄膜のストレス耐性を非破壊的且つ非接触で判定・評価する方法、及び酸化物半導体薄膜の品質管理方法に関するものである。
ＴＦＴ（薄膜トランジスタ）の半導体層に用いられるアモルファス（非晶質）薄膜としては、汎用のアモルファスシリコン（ａ−Ｓｉ）のほか、最近では、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）などの少なくとも一種を含む酸化物が使用されている。後者の酸化物をＴＦＴの半導体層に用いた酸化物半導体薄膜は、電界効果移動度（移動度）が高いなど、優れた半導体特性を有するのみならず、低温で成膜でき、しかも光学バンドギャップが大きいことから、プラスチック基板、フィルム基板への成膜が可能であるなどの利点がある。
ところが酸化物半導体薄膜は、ａ−Ｓｉを用いた場合に比べ、電気的特性が変動し易く、当該酸化物半導体薄膜を用いた液晶ディスプレイや有機ＥＬディスプレイ等の表示装置における信頼性が低いという問題がある。例えば特許文献１には、光照射やバイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタなどの半導体素子のしきい値電圧（トランジスタをオン状態にするために必要なゲート電圧）が変動（シフト）すると、正常なＯＮ／ＯＦＦの制御ができなくなり、トランジスタの信頼性が著しく低下することが指摘されている。従って、酸化物半導体薄膜では、上記のようにストレス試験（トランジスタ等の半導体素子に、例えば光を照射し続けたり、ゲート電圧を印加し続けたりするなどのストレスを加え続けること）を行なっても、ＩＶ特性（ドレイン電流−ゲート電圧特性：ゲート電圧の変化に対するドレイン電流の変化）において、しきい値電圧（Ｖｔｈ）がシフトしないこと、すなわち、ストレス耐性に優れることが望まれる。
一方、上記表示装置の製造工程においては、生産性向上の観点から、成膜した半導体薄膜の電気的特性を評価し、その結果をフィードバックして、半導体素子の材料の開発やプロセスの最適化を行なうなど製造条件を調整して膜質の管理を行うことが行なわれている。酸化物半導体薄膜においても、上記ストレスによる半導体素子の電気的特性の変化量（しきい値電圧のシフト量、ΔＶｔｈ）を正確に測定（推定）し、評価する技術の提供が望まれている。
これまで、半導体薄膜の電気的特性を評価するに当たっては、半導体薄膜にゲート絶縁膜やパッシベーション絶縁膜を形成して電極付けを行ったうえで、実際のＴＦＴやそれを模擬したデバイスにより、移動度やしきい値などの特性を測定する方法が一般に行なわれている。しかしなら、このような接触型の評価方法では、実際にデバイスを作製しなければならず、膨大な時間やコストを要する。また、電極付けをすることで、半導体薄膜に新たな欠陥が生じるおそれがあり、更に電極付けのための時間も必要である。製造歩留まり向上などを考慮すれば、電極付けを必要としない非接触型の評価方法の確立が求められている。
このような事情に鑑み、非接触型で半導体薄膜の特性を評価する方法として、レーザとマイクロ波を利用したマイクロ波光導電減衰法（μ−ＰＣＤ法）による評価方法が提案されている（特許文献２および特許文献３）。
このうち特許文献２は、多結晶ポリシリコンなどの結晶質の半導体薄膜の結晶性を評価するために提案されたものであり、上記結晶質の半導体薄膜を形成した試料にレーザを照射し、該レーザ照射で励起された過剰キャリアに応じて変化するマイクロ波の反射率の変化を測定することによって、半導体薄膜の結晶性を評価している。
また、特許文献３は、上記特許文献２の技術を、非晶質である酸化物半導体薄膜の特性を評価するために改変された技術であって、当該酸化物半導体薄膜に適した励起光の照射条件を設定したものである。具体的には、特許文献３では、（ア）酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値（ピーク値）を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の酸化物半導体薄膜からの反射波の反射率の変化を測定し、測定した値からライフタイム値（反射率変化の１／ｅ）を算出することによって、酸化物半導体薄膜の移動度を判定する方法、および（イ）酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値（ピーク値）を測定することによって、酸化物半導体薄膜の移動度を判定する方法を開示している。
しかしながら、上記特許文献３の技術は、μ−ＰＣＤ法を利用して酸化物半導体薄膜の移動度を非接触的に評価する方法であり、酸化物半導体薄膜において特に問題となる上記ストレス耐性を評価する方法ではない。
上記のほか、ストレスによって生じる半導体素子の劣化（電気的特性の変化）を評価する方法として、例えば、ＮＢＴＩ試験［Negative Bias Temperature Instability（負バ
イアス温度不安定）試験］が挙げられる。ＮＢＴＩ試験は、トランジスタのゲート端子に負のバイアスを印加することによってトランジスタの電気的特性の変化を評価する試験であるが、接触型の評価試験であり、実際のＴＦＴやそれを模擬したデバイスを実際に作製する必要がある。
イアス温度不安定）試験］が挙げられる。ＮＢＴＩ試験は、トランジスタのゲート端子に負のバイアスを印加することによってトランジスタの電気的特性の変化を評価する試験であるが、接触型の評価試験であり、実際のＴＦＴやそれを模擬したデバイスを実際に作製する必要がある。
よって、酸化物半導体薄膜におけるストレス耐性を、非接触型で評価する方法の提供が強く望まれている。
本発明は上記事情に鑑みてなされたものであり、その目的は、酸化物半導体薄膜のストレス耐性（ストレスによって生じるしきい値電圧のシフト量、ΔＶｔｈ）を、非破壊的且つ非接触で、簡便に評価（予測・推定）する方法；好ましくは、ストレス耐性（ΔＶｔｈ）を、より精度良く評価（予測・推定）する方法；及び酸化物半導体の品質管理方法を提供することにある。
上記課題を解決し得た本発明に係る酸化物半導体薄膜の評価方法は、酸化物半導体薄膜が形成された試料に励起光または電子線を照射し、前記酸化物半導体薄膜から励起されたルミネッセンス光のうち、１．６〜１．９ｅＶの範囲に観察される発光強度（Ｌ１）に基づき、前記酸化物半導体薄膜のストレス耐性を評価するところに要旨を有するものである。
本発明の好ましい実施形態において、１．６〜１．９ｅＶの範囲に観察されるピーク強度（Ｐ１）に基づき、前記酸化物半導体薄膜のストレス耐性を評価するものである。
本発明の好ましい実施形態において、酸化物半導体薄膜から励起されたルミネッセンス光の、複数のエネルギー準位間で生じる各ルミネッセンス光に対応するエネルギーの強度比に基づき、前記酸化物半導体薄膜のストレス耐性を評価するものである。
本発明の好ましい実施形態において、前記強度比として、１．６〜１．９ｅＶの範囲に観察される発光強度（Ｌ１）と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度（Ｌ２）との強度比（Ｌ１／Ｌ２）を用いるものである。
本発明の好ましい実施形態において、前記強度比として、１．６〜１．９ｅＶの範囲に観察されるピーク強度（Ｐ１）と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察されるピーク強度（Ｐ２）との強度比（Ｐ１／Ｐ２）を用いるものである。
本発明の好ましい実施形態において、前記酸化物半導体薄膜は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むものである。
上記課題を解決するためになされた発明は、薄膜トランジスタの半導体層として用いられ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎからなる群より選ばれる少なくとも一種の元素を含む酸化物薄膜の品質管理方法であって、（Ａ）上記酸化物薄膜に電子線を照射し、この照射により生じる蛍光スペクトルを測定する工程、及び（Ｂ）上記蛍光スペクトルに基づいて薄膜の評価をする工程を有し、上記（Ｂ）工程における評価の基準として、複数のエネルギー準位間で生じる各蛍光に対応するエネルギーの強度比を用いることを特徴とする。
当該品質管理方法は、酸化物薄膜に対していわゆるカソードルミネッセンス測定を行い（（Ａ）工程）、この蛍光スペクトルの強度比を用いて酸化物薄膜の評価を行う（（Ｂ）工程）ため、トランジスタが完成していなくとも、その製造工程毎に測定及び評価を行うことができる。
上記エネルギーの強度が蛍光スペクトルの極大値であることが好ましい。このように極大値を用いると強度の特定が容易となることなどにより、効率的な評価や管理を行うことができる。
上記エネルギーの強度において、伝導帯と価電子帯との間で生じる蛍光に対応するエネルギーＸ１の強度をＩ１、その他のエネルギー準位間で生じる蛍光に対応する一又は複数のエネルギーＸ２、Ｘ３、・・・Ｘｍの強度をそれぞれＩ２、Ｉ３、・・・Ｉｍ（ｍは２以上の整数）とし、上記強度比として、Ｉｍ／Ｉ１を用いることが好ましい。
伝導帯と価電子帯との間のバンドギャップに対応するエネルギーの強度を基準とするこの強度比Ｉｍ／Ｉ１は、酸化物薄膜に形成される各準位の状態等との関連が高いと考えられる。従って、この強度比を用いることで、より正確な評価を行うことができる。
（Ｘ）酸化物薄膜を成膜する工程、
（Ｙ）この酸化物薄膜をアニーリングする工程、及び
（Ｚ）アニーリングされた上記酸化物薄膜の表面に保護膜を成膜する工程
を有する薄膜トランジスタの製造において用いられ、
上記（Ａ）工程及び（Ｂ）工程を、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれ行うとよい。
（Ｙ）この酸化物薄膜をアニーリングする工程、及び
（Ｚ）アニーリングされた上記酸化物薄膜の表面に保護膜を成膜する工程
を有する薄膜トランジスタの製造において用いられ、
上記（Ａ）工程及び（Ｂ）工程を、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれ行うとよい。
ＴＦＴの製造においては、酸化物薄膜の成膜及び熱処理条件並びにこの酸化物薄膜表面に形成される保護膜の成膜条件が、酸化物薄膜の品質に与える影響が大きい。そこで、このように上記（Ｘ）〜（Ｚ）の各工程の後にそれぞれ測定及び評価を行うことで、製造プロセスに沿った効率的な品質管理が可能となる。
上記酸化物薄膜がＩｎ、Ｇａ、Ｚｎ及びＯを含み、
上記蛍光エネルギーＸ1を３．３ｅＶ±０．２ｅＶ、
上記蛍光エネルギーＸ2を２．５ｅＶ±０．３ｅＶ、及び
上記蛍光エネルギーＸ3を１．９ｅＶ±０．３ｅＶ
とし、
上記基準を
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上１５．０以下、及び／又はＩ3／Ｉ1が３．０以上３０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上３０．０以下、及び／又はＩ3／Ｉ1が１５．０以上８０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上２０．０以下、及び／又はＩ3／Ｉ1が２５．０以上７０．０以下とするとよい。
上記蛍光エネルギーＸ1を３．３ｅＶ±０．２ｅＶ、
上記蛍光エネルギーＸ2を２．５ｅＶ±０．３ｅＶ、及び
上記蛍光エネルギーＸ3を１．９ｅＶ±０．３ｅＶ
とし、
上記基準を
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上１５．０以下、及び／又はＩ3／Ｉ1が３．０以上３０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上３０．０以下、及び／又はＩ3／Ｉ1が１５．０以上８０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上２０．０以下、及び／又はＩ3／Ｉ1が２５．０以上７０．０以下とするとよい。
ＩＧＺＯ薄膜の製造において、具体的に各工程毎に上記基準を採用することで、より良好な品質管理を行うことができる。
（Ａ）工程の際、上記酸化物薄膜がゲート絶縁膜の表面に成膜されているとよい。さらに、（Ａ）工程の際、上記酸化物薄膜の表面に保護膜が成膜されていてもよい。このような成膜状態の薄膜に対して測定及び評価を行うことで、製造プロセス毎の品質管理が容易になる。
ここで、「エネルギー準位」とは電子が取り得るエネルギーの値をいい、欠陥準位、アクセプター準位、ドナー準位等のみならず、価電子帯及び伝導帯を含む。
本発明のように励起されたルミネッセンス光の発光強度（好ましくはピーク強度）を用いることにより、酸化物半導体薄膜のストレス耐性（ΔＶｔｈ）を、非破壊的且つ非接触で、簡便に評価（予測・推定）することができる。
好ましくは、ルミネッセンス光の、複数のエネルギー準位間で生じる各ルミネッセンス光に対応するエネルギーの強度比（好ましくはピーク強度比）を用いることにより、ストレス耐性（ΔＶｔｈ）を、より精度良く評価（予測・推定）することができる。
本発明の評価方法を用いれば、酸化物半導体薄膜の材料開発段階において、様々な組成や濃度の酸化物半導体薄膜のストレス耐性を簡易に短時間で、且つ低コストで評価することができる。また本発明の評価方法を用いれば、液晶表示装置などの製造ラインにおいて、酸化物半導体薄膜のストレス耐性をインラインで短時間に評価することができ、更に非接触型で行うことができるため、歩留まりの向上など、生産性を向上することができ、酸化物半導体の品質管理を適切に行うことができる。
本発明の第１の特徴部分は、酸化物半導体薄膜のストレス耐性を非破壊的且つ非接触で、簡便に評価（予測・推定）する指標として、酸化物半導体薄膜が形成された試料に励起光または電子線を照射して励起されたルミネッセンス光の発光強度を用いる点にある。好ましくは、上記ルミネッセンス光のうち、１．６〜１．９ｅＶの範囲に観察される発光強度Ｌ１（より好ましくはピーク強度Ｐ１）を、ストレス耐性評価の指標として用いる。これにより、酸化物半導体薄膜のストレス耐性の優劣（例えば合否の判定など）を、ほぼ把握することができる。すなわち、後記する実施例１に示すように、上記範囲で観察されるピーク強度Ｐ１と、酸化物半導体薄膜のストレス耐性（ΔＶｔｈ）とは、おおむね良好な相関関係を有しており、Ｐ１が大きくなるとΔＶｔｈも大きくなる（すなわち、ストレス耐性が低下する）傾向にある。よって、Ｐ１は、酸化物半導体薄膜のストレス耐性を、簡便且つ定性的に評価し得る指標として有用である。
本発明の第２の特徴部分は、酸化物半導体薄膜のストレス耐性を、より精度良く評価する指標として、酸化物半導体薄膜から励起されたルミネッセンス光の、複数のエネルギー準位間で生じる各ルミネッセンス光に対応するエネルギーの強度比を用いる点にある。好ましくは、上記強度比として、１．６〜１．９ｅＶの範囲に観察される発光強度Ｌ１と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度Ｌ２との発光強度比（Ｌ１／Ｌ２）を、ストレス耐性評価の指標として用いる。より好ましくは、上記発光強度Ｌ１のピーク強度Ｐ１と、上記発光強度Ｌ２のピーク強度Ｐ２とのピーク強度比（Ｐ１／Ｐ２）を、ストレス耐性評価の指標として用いる。これにより、酸化物半導体薄膜のストレス耐性を、より精度良く評価することが可能になる。
以下、本発明に到達した経緯を簡単に説明する。
本発明者らは、上記目的を達成するため、検討を重ねてきた。その結果、酸化物半導体薄膜のストレス耐性（ΔＶｔｈ）を評価する指標として、酸化物半導体薄膜が形成された試料に励起光または電子線を照射して励起されたルミネッセンス光の発光強度（好ましくはピーク強度）の使用が有効であることを突き止めた。具体的には、酸化物半導体薄膜から励起されたルミネッセンス光のうち、特に１．６〜１．９ｅＶの範囲に観察される発光強度Ｌ１（好ましくはピーク強度Ｐ１）と、ΔＶｔｈとが、おおむね、良好な相関関係を有することが判明した。すなわち、ΔＶｔｈが小さいほどストレス耐性に優れるが、ΔＶｔｈが小さくなるにつれ、上記Ｌ１（またはＰ１）も小さくなる傾向を示すことが分かった。
一方、実際には、上記のようにルミネッセンス光の発光強度［特に１．６〜１．９ｅＶの範囲に観察される発光強度Ｌ１（またはピーク強度Ｐ１）］を用いただけでは、必ずしもストレス耐性を正しく評価できない場合があることが判明した。これは、本発明の評価対象であるルミネッセンス光が、ストレス耐性の原因となる発光準位以外の因子（例えば、半導体薄膜の非発光準位など）の影響を受け易いという属性を有するためと考えられる。そこで更に検討を進めた結果、複数のエネルギー準位間で生じる各ルミネッセンス光に対応するエネルギーの強度比をストレス耐性評価の指標として用いれば、より精度良くストレス耐性を評価できることが判明した。
具体的には、上記強度比として、上述したＬ１（またはＰ１）と；上記Ｌ１（またはＰ１）以外の分析地点であって、当該分析地点での範囲内のスペクトル形状が上記Ｌ１（またはＰ１）と一致する（スペクトルが重なる）分析地点に観察される発光強度Ｑ２（またはピーク強度Ｑ３）との強度比［Ｑ２／Ｌ１（またはＱ３／Ｐ１）］が挙げられる。
好ましくは、上記強度比として、上述したＬ１と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度Ｌ２との発光強度比Ｌ１／Ｌ２を用いる。より好ましくは、上述したＰ１と、上記発光強度Ｌ２のピーク強度Ｐ２とのピーク強度比（Ｐ１／Ｐ２）を用いる。後記する実施例に示すように、上記強度比は、実際のストレス耐性（ΔＶｔｈ）と極めて良好な相関関係を有しており、上記強度比をストレス耐性評価の指標として用いれば、酸化物半導体薄膜のストレス耐性を、より精度良く評価できることが分かった。
ここで、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度Ｌ２またはピーク強度Ｐ２を基準とした理由は以下の理由による。すなわち、上記範囲の発光はバンド構造に基づくため、当該範囲の発光強度は半導体の膜質そのものと相関を有する。そのため、前述した発光強度Ｌ１やピーク強度Ｐ１が低く算出される場合、その原因が、酸化物半導体薄薄膜の膜質が悪いためなのか、それとも酸化物半導体薄薄膜の膜質に依存せず実際に発光強度やピーク強度が低いのかを、上記Ｌ２またはＰ２で規格化された上記強度比を用いることによって判別でき、表示装置の信頼性を正しく評価できるからである。
本発明の評価方法は、上記試料に励起光を照射するときは、当該励起光により励起されたフォトルミネッセンス光を測定し、その発光強度に基づき、酸化物半導体薄膜のストレス耐性を評価する方法（第１の態様）と、上記試料に電子線を照射するときは、当該電子線により励起されたカソードルミネッセンス光を測定し、その発光強度に基づき、酸化物半導体薄膜のストレス耐性を評価する方法（第２の態様）を含む。第１の態様では励起光を用い、第２の態様では電子線を用いる点で相違するが、いずれも、励起されたルミネッセンス光の発光強度に基づいて酸化物半導体薄膜のストレス耐性を評価するものであり、発光メカニズムは同じである。
繰り返し述べるように本発明では、特に所定エネルギーの範囲に観察される発光強度（またはピーク強度）をストレス耐性の指標として用いるものである。例えば本明細書において「１．６〜１．９ｅＶの範囲に観察される発光強度（Ｌ１）」は、上記のエネルギー範囲内に観察される発光強度を意味し、上記範囲内における発光強度の平均値やスペクトル形状（ピークの形）を推定して算出された面積などが含まれる。一方、本明細書において「１．６〜１．９ｅＶの範囲に観察されるピーク強度（Ｐ１）」とは、上記のエネルギー範囲内に観察される発光強度の最大値（極大値）を意味する。なお、発光スペクトルの形状によっては明瞭なピークが得られないことがあるが、その場合は、エネルギー準位などによりその位置を特定することができる。
上記のうち、以下の観点からは、発光強度の平均値やスペクトル形状を推定して算出された面積などの発光強度を指標として用いることが推奨される。本発明の場合、発光スペクトルに観察されるピークはブロードな形状をしていることが多いが、これは、同じ原因に由来する欠陥が構造の揺らぎを受けて広がっていることを一般に意味する。その揺らぎ具合が異なると、同じピーク強度であっても発光スペクトルの幅（半値幅）が異なり得るため、ピーク強度を指標として用いると、トータルの欠陥の量を間違って見積もる虞がある。よって、この点を考慮すると、物理的には、上記のようにスペクトル形状（ピークの形）を推定して算出された面積などを求めるのが正しい。一方、測定の簡便さという意味では、ピーク強度を指標として用いることが推奨される。本発明者らによるこれまでの調査によれば、対象となる酸化物半導体では、スペクトル形状が殆ど変わらないことを知見把握しているからである。
同様のことは、本明細書における「３．０〜３．２ｅＶの範囲に観察される発光強度（Ｌ２）」および「３．０〜３．２ｅＶの範囲に観察されるピーク強度（Ｐ２）」にも言える。
また、強度比の算出に用いられる「バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度Ｌ２」とは、基本的にバンド間遷移に対応する範囲に観察される全ての発光強度を意味する。例えば、上記要件を満足する限り、３．１ｅＶ付近に観察されるスペクトルの発光強度をＬ２として用いることができる。また、上記要件を満足する限り「３．０〜３．２ｅＶ」の範囲から若干逸脱するもの（例えば、２．５〜３．５ｅＶ程度）も本発明の範囲に含む趣旨である。
以下、上記指標を用い、酸化物半導体薄膜のストレス耐性を評価する方法について、詳しく説明する。
まず、酸化物半導体薄膜が形成された試料を用意する。
上記酸化物半導体薄膜として、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物などが挙げられる。この酸化物薄膜は、上記各元素及び酸素以外の他の元素を含有していてもよい。他の元素としては、例えば、Ｍｎ等を挙げることができる。
上記酸化物半導体薄膜の厚さは、例えば、数十ｎｍ〜１００ｎｍ程度であることが好ましい。
本発明に用いられる上記試料は、基板の上に、上記酸化物半導体薄膜が形成されたものである。上記基板は、本発明の技術分野に通常用いられる各種基板を用いることができるが、例えば、厚み０．７ｍｍ程度、大きさ（広さ）が第１世代〜第１０世代と呼ばれる数十ｃｍ2から数ｍ2を超える液晶表示装置用のガラス基板などを用いることができる。
上記試料は、基板の上に直接、上記酸化物半導体薄膜が形成されていても良いが、基板上に金属膜などを形成し、その上に、上記酸化物半導体薄膜が形成されていても良い。後者の試料によれば、上記試料に対して励起光または電子線を照射した際、ガラス基板からの蛍光を避けることができるため、精度が一層高められる。
このような試料に対し、励起光または電子線を照射する。酸化物半導体薄膜中に、ストレス耐性の低下をもたらす欠陥が存在する場合、当該欠陥に起因する発光強度が得られる。照射条件は、酸化物半導体薄膜の組成や膜厚などに適した励起光または電子線の照射条件を設定することが好ましく、具体的には、以下のとおりである。例えば電子線を用いる場合、加速電圧を好ましくは５ｋＶ、より好ましくは２ｋＶ程度とする。２ｋＶ程度の加速電圧で加速された電子は半導体中を約４０ｎｍ進入するが、一般に用いられる半導体膜厚は３０〜５０ｎｍ程度であることから、半導体膜中全体の評価が可能である。一方、励起光としてはバンドギャップ（３．２ｅＶ）より大きな光を使用することが推奨され、他の方式の半導体ＵＶレーザ、ＵＶ−ＬＥＤ、Ｈｇ−Ｃｄレーザなどが好ましく用いられる。
次に、励起されたルミネッセンス光を測定し、その発光強度を測定する。具体的には、上記試料に励起光を照射するときは、当該励起光により励起されたフォトルミネッセンス光を測定し、一方、上記試料に電子線を照射するときは、当該電子線により励起されたカソードルミネッセンス光を測定する。各ルミネッセンス光の測定条件としては、例えば、加速電圧２ｋＶにて室温で測定することが好ましい。
本発明の評価方法を実行するに当たっては、上記試料の測定部位に励起光または電子線を照射する照射装置と、励起光または電子線の照射により発生した、酸化物半導体薄膜中の欠陥に起因する発光を測定する発光装置と、を具備する測定装置を用いることが推奨される。上記測定装置は、可視光領域に亘って全スペクトルを測定することができ、そのなかから、１．６〜１．９ｅＶの範囲に観察されるピーク強度を抽出する処理装置を具備していることが好ましい。また、上記測定装置は、ＣＣＤ（Charge Coupled Device、電荷結合素子 )、光電子増倍管、光受光素子などの光検知手段と、１．６〜１．９ｅＶのみの光を選択的に透過するフィルターとを組み合わせて用いることもできる。
上記処理装置（ピーク強度などを抽出する装置）は、コンピュータと、ステージコントローラとを有していることが好ましい。このうちコンピュータは、ＣＰＵ（Central Processing Unit、中央処理装置）、記憶部、入出力信号のインターフェース等を備え、ＣＰ
Ｕが所定のプログラムを実行することによって各種の処理を実行する機能を有する。例えば、コンピュータは、パルスレーザおよび上記処理装置に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、検出手段によって出力されたスペクトルの強度値を当該コンピュータが備える記憶部に記録すると共に、１．６〜１．９ｅＶの範囲に存在するブロードなピークからピーク強度を算出する。またステージコントローラは、コンピュータからの指令に従ってＸ−Ｙステージを制御することにより、酸化物半導体薄膜試料における測定部位の位置決め制御を行う機能を有する。
Ｕが所定のプログラムを実行することによって各種の処理を実行する機能を有する。例えば、コンピュータは、パルスレーザおよび上記処理装置に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、検出手段によって出力されたスペクトルの強度値を当該コンピュータが備える記憶部に記録すると共に、１．６〜１．９ｅＶの範囲に存在するブロードなピークからピーク強度を算出する。またステージコントローラは、コンピュータからの指令に従ってＸ−Ｙステージを制御することにより、酸化物半導体薄膜試料における測定部位の位置決め制御を行う機能を有する。
具体的には、上記第１の態様のように励起光を励起手段として用い、フォトルミネッセンスを利用した評価方法では、励起用のレーザ光源と、励起光の照射により発生した酸化物半導体薄膜中の欠陥に起因する発光を測定する装置と、を具備する測定装置を用いることが好ましい。上記測定装置には、分光器が備え付けられていると共に、可視光領域に亘って全スペクトルを測定することができ、そのなかから、１．６〜１．９ｅＶの範囲に観察されるピーク強度を抽出する機能を具備していることが好ましい。また、上記測定装置は、ＣＣＤ、光電子増倍管、光受光素子などの光検知手段と、１．６〜１．９ｅＶのみの光を選択的に透過するフィルターとを組み合わせて用いることもできる。光路には、ミラーおよび集光レンズを備えているこが好ましく、これにより、発光したルミネッセンス光を効率よく収集することができる。
上記第１の態様に用いられる励起用のレーザ光源としては、励起光を出力する光源であり、例えば波長３４９ｎｍ、パワー（パルスエネルギー）１μＪ／ｐｕｌｓｅ、パルス幅１５ｎｓ程度、ビーム径１．５ｍｍ程度のパルス状の紫外光（ＹＬＦレーザ第三高調波等）を励起光として出射する半導体レーザ等などのパルスレーザ光を使用することが好ましい。上記波長（紫外光の波長）における浸透長は約２００ｎｍであり、実施例の酸化物半導体薄膜試料の膜厚（１００ｎｍ）と比較して同程度である。
なお、上記パルスレーザの出力光（励起光）は、酸化物半導体薄膜試料のバンドキャップ程度以上のエネルギーを有するものであれば良く、上述したＹＬＦレーザ第三高調波パルスレーザのほか、Ｈｅ−Ｃｄレーザ、アルゴンイオンレーザなどを、連続光を照射可能なレーザ光源として利用することもできる。ここで励起光が酸化物半導体薄膜試料のバンドキャップ以上のエネルギーを有することは、当該試料でルミネッセンス光を発生させるための電子−正孔対の形成のために必要である。
上記試料から発光したルミネッセンス光（第１の態様では、フォトルミネッセンス光）は、ミラーで反射・集光され、検地部に到達する。その際、楕円面を有するミラーを用いると、焦点にルミネッセンス光を集光することができるため、好ましい。焦点には、光ファイバの入射口が設置されており、発光したルミネッセンス光は分光器に導かれて波長分解し、各スペクトルごとの発光強度が記録される。
一方、上記第２の態様のように電子線を励起手段として用い、カソードルミネッセンスを利用した評価方法では、真空中に設置された電子銃から発せられた電子がフォーカスされ、試料に照射される。電子線を用いる場合は、通常の走査型電子顕微鏡を利用できるため、空間分解能が高いため、励起光を用いる上記第１の態様に比べて、高い評価性能が期待される。
以上、本発明に係る酸化物半導体薄膜の評価方法について詳述した。
本発明には、上記評価方法を、酸化物半導体薄膜を基板上に形成した後の製造工程のいずれかの工程に適用して酸化物半導体薄膜の品質管理を行なう方法も含まれる。このように上記の評価方法を、上記製造工程のいずれかの工程に適用することによって、酸化物半導体薄膜の電気的特性（ストレス耐性）を評価した結果をフィードバックし、製造条件を調整するなどして膜質の管理を行うことができるため、酸化物半導体の品質管理を適切に行うことができる。
ここで、上記「いずれかの工程」は、基板上に酸化物半導体薄膜を形成した後の任意の工程を意味する。具体的には、例えば基板上へ酸化物半導体薄膜を形成した直後に、上記の評価方法を行っても良いし、或いは、基板上へ形成した酸化物半導体薄膜に対して、例えば酸素や水蒸気による熱処理（プレアニール処理）を行った後に上記の評価方法を行っても良いし、或いは、パッシベーション絶縁膜の形成前に行っても良い。更に上記の評価方法は、上記製造工程の一工程（ワンポイント）で行なっても良いし、二以上の工程（複数のポイント）で行っても良い。また、酸化物半導体薄膜が形成された基板をスキャンして当該基板全面を測定することで、酸化物半導体薄膜の面内分布（同一基板面内の場所の違いによるＶｔｈのばらつき）を測定することができる。
ここで上記プレアニール処理は、酸化物半導体薄膜の膜質を向上するために用いられる熱処理方法である。好ましいプレアニール条件は、酸化物半導体薄膜の組成や製造条件などによっても相違し得、適宜適切に設定すれば良いが、例えば、圧力：大気圧、雰囲気：大気、水蒸気含有雰囲気、１００％酸素雰囲気；温度：約２５０℃以上４００℃以下；時間：約１０分〜３時間などが挙げられる。本発明の評価方法を用いれば、上記の好ましいプレアニール条件の中からストレス耐性を最も高められるプレアニール条件を提示することができる。
以下、本発明の酸化物薄膜の品質管理方法の実施の形態を、適宜図面を参照にしつつ、更に詳説する。
当該酸化物薄膜の品質管理方法は、
（Ａ）上記酸化物薄膜に電子線を照射し、この照射により生じる蛍光スペクトルを測定する工程、及び
（Ｂ）上記蛍光スペクトルに基づいて薄膜の評価をする工程
を有する。
（Ａ）上記酸化物薄膜に電子線を照射し、この照射により生じる蛍光スペクトルを測定する工程、及び
（Ｂ）上記蛍光スペクトルに基づいて薄膜の評価をする工程
を有する。
上記酸化物薄膜の厚みとしては、特に限定されないが、例えば１０ｎｍ以上５００ｎｍ以下のものを用いることができる。
上記酸化物薄膜は、ガラス等の基板の表面に成膜されたものを用いることができる。また、後に詳述するように、ＴＦＴの製造プロセス毎に測定するため、ＴＦＴが有する各層が成膜された状態のものを用いることができる。
上記電子線の照射及びこの照射により生じる蛍光スペクトルの測定は、公知のカソードルミネッセンス測定機を用いて行うことができる。具体的には、電子線は電子銃等により照射することができる。蛍光スペクトルはＣＣＤ（電荷結合素子）やＰＭＴ（光電子倍増管）等で検出（測定）することができる。
当該品質管理方法によれば、このようにカソードルミネッセンス測定機を用いることで、微小領域での測定が可能となる。また、照射する電子線のエネルギーが大きいため、直接光励起が困難なワイドギャップ半導体（酸化物）薄膜にも適用が可能となる。
（Ｂ）工程
（Ｂ）工程では、上記カソードルミネッセンス測定により得られる蛍光スペクトルに基づいて薄膜の評価をする。上記評価の基準としては、複数のエネルギー準位間で生じる各蛍光に対応するエネルギーＸ（波長）の強度Ｉの比を用いる。
（Ｂ）工程では、上記カソードルミネッセンス測定により得られる蛍光スペクトルに基づいて薄膜の評価をする。上記評価の基準としては、複数のエネルギー準位間で生じる各蛍光に対応するエネルギーＸ（波長）の強度Ｉの比を用いる。
なお、この強度Ｉは、好ましくは図１に示す横軸をエネルギーＸ（波長）、縦軸を強度Ｉとした蛍光スペクトルにおける極大値（ピーク）で表される。このように極大値を用いると強度の特定が容易となることなどにより、効率的な評価や管理を行うことができる。但し、極大値（ピーク）が明瞭に表れない場合も、エネルギー準位等によりその位置を特定すればよい。
当該品質管理方法は、酸化物薄膜に対してカソードルミネッセンス測定を行い（（Ａ）工程）、この蛍光スペクトルの強度比を用いて酸化物薄膜の評価を行う（（Ｂ）工程）ため、トランジスタが完成していなくとも、その製造工程毎に測定及び評価を行うことができる。
上記エネルギーの強度において、
伝導帯と価電子帯との間で生じる蛍光に対応するエネルギーＸ1の強度をＩ1、
その他のエネルギー準位間で生じる蛍光に対応する一又は複数のエネルギーＸ2、Ｘ3、・・・Ｘmの強度をそれぞれＩ2、Ｉ3、・・・Ｉm（ｍは２以上の整数）とし、
上記強度比として、Ｉm／Ｉ1を用いることが好ましい。
伝導帯と価電子帯との間で生じる蛍光に対応するエネルギーＸ1の強度をＩ1、
その他のエネルギー準位間で生じる蛍光に対応する一又は複数のエネルギーＸ2、Ｘ3、・・・Ｘmの強度をそれぞれＩ2、Ｉ3、・・・Ｉm（ｍは２以上の整数）とし、
上記強度比として、Ｉm／Ｉ1を用いることが好ましい。
ここで、この理論を説明するため、まず、カソードルミネッセンス測定の原理を図２を参照に説明する。試料（酸化物薄膜）に入射した電子の一部は、価電子帯（ＶＢ）やアクセプター準位等に存在する電子を、伝導帯（ＣＢ）やドナー準位に励起するのに使われ、この結果、電子（ｅ-）−ホール（ｈ）対が生成される。電位−ホール対は図２に示すようにバンド間（ＢＧ）やドナー準位、アクセプター準位、欠陥準位などを通じて再結合し、蛍光が生じる。
電子線の試料への入射深さ（Ｒｅ）は、下記式で求めることができる。
ここで、Ｚは原子数、Ａは原子量、Ｅは入射電子のエネルギー、ρｍは試料の密度である。すなわち、入射する加速電圧の大きさによって電子の進入深さを変えることができる。例えば、酸化物薄膜がＩＧＺＯ薄膜の場合は、密度６．３ｇ／ｃｍ3とすると、加速電圧８ｋＶで４４２ｎｍ、５ｋＶで２０２ｎｍ、３ｋＶで８６ｎｍとなる。
ここで、「固体物理、ＶＯＬ４４、Ｐ６２１（２００９）」（以下、非特許文献１と呼ぶ。）には、ＩＧＺＯ薄膜のバンドギャップ（ＢＧ）及び伝導帯（ＣＢ）近傍及び価電子帯（ＶＢ）近傍の欠陥準位等及びそれぞれの欠陥密度が記載されている。この欠陥密度を定量的に測定することは困難であるとされている。そこで、本発明においては、蛍光スペクトルの強度を用いてバンド間に形成される欠陥準位等の存在状態すなわち半導体としての品質を評価する。
なお、上記非特許文献１の記載に基づけば、ＩＧＺＯにおける各蛍光のエネルギーは、
伝導帯と価電子帯との間（バンドギャップ：ＢＧ）で生じる蛍光に対応するエネルギーＸ１が３．３ｅＶ±０．２ｅＶ程度、
その他のエネルギー準位間で生じる蛍光に対応するエネルギーＸ2が２．５ｅＶ±０．３ｅＶ程度、エネルギーＸ3が１．９ｅＶ±０．３ｅＶとなる。
伝導帯と価電子帯との間（バンドギャップ：ＢＧ）で生じる蛍光に対応するエネルギーＸ１が３．３ｅＶ±０．２ｅＶ程度、
その他のエネルギー準位間で生じる蛍光に対応するエネルギーＸ2が２．５ｅＶ±０．３ｅＶ程度、エネルギーＸ3が１．９ｅＶ±０．３ｅＶとなる。
そこで、これらのエネルギーの強度の比を用いることで、ＩＧＺＯ等酸化物被膜のストレス耐性等の品質を容易に管理・評価することができる。この理由としては、上記強度比は、欠陥準位等の発生（存在）状態やその密度を表していると考えられ、この欠陥準位等の発生等が、ストレス耐性等のＴＦＴの品質の低下に繋がる。一方、欠陥準位等の密度に応じ対応する蛍光の強度が定まる。従って、例えばバンドギャップに対応する蛍光の強度（Ｉ1）を基準として、他のエネルギー準位間で生じる蛍光の強度を観測することで、酸化物薄膜に発生する欠陥準位等の発生状態等が確認でき、この値をモニタリングすることで品質を管理することができる。
特に、伝導帯と価電子帯との間のバンドギャップに対応するエネルギーの強度を基準とするこの強度比Ｉm／Ｉ1は、酸化物薄膜に形成される各準位の状態等との関連が高いと考えられる。従って、この強度比を用いることで、より正確な評価を行うことができる。
強度比Ｉm／Ｉ1としては、例えばＩ2／Ｉ1のみの一組の比のみを用いてもよいし、Ｉ2／Ｉ1及びＩ3／Ｉ1といった複数組みの比を用いてもよい。また、評価の基準としては、上記強度比が所定範囲内であること、上限値又は下限値のみを定めること等とすることができる。上記下限値又は上限値は、対象となる酸化物薄膜の物性（バンドギャップ、アクセプター準位、ドナー準位等の値等）に応じて適宜設定すればよい。
なお、上記強度比としては、Ｉ1を分母としたＩm／Ｉ1以外の比、例えばＩ3／Ｉ2等を採用することもできる。
当該品質管理方法は、ＴＦＴの製造プロセス毎の適当なタイミングで行うことが好ましい。具体的には、
（Ｘ）酸化物薄膜を成膜する工程、
（Ｙ）この酸化物薄膜をアニーリングする工程、及び
（Ｚ）アニーリングされた上記酸化物薄膜の表面に保護膜を成膜する工程
を有するＴＦＴの製造プロセスにおいて、
上記（Ａ）工程及び（Ｂ）工程を、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれ行うとよい。
（Ｘ）酸化物薄膜を成膜する工程、
（Ｙ）この酸化物薄膜をアニーリングする工程、及び
（Ｚ）アニーリングされた上記酸化物薄膜の表面に保護膜を成膜する工程
を有するＴＦＴの製造プロセスにおいて、
上記（Ａ）工程及び（Ｂ）工程を、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれ行うとよい。
ＴＦＴの製造においては、酸化物薄膜の成膜及び熱処理条件並びにこの酸化物薄膜表面に形成される保護膜の成膜条件が、酸化物薄膜の品質に与える影響が大きい。そこで、このように上記（Ｘ）〜（Ｚ）の各工程の後にそれぞれ測定及び評価を行うことで、製造プロセスに沿った効率的な管理が可能となる。
なお、このように（Ｘ）〜（Ｚ）の各工程の後毎に（Ａ）工程及び（Ｂ）工程を行い、上記酸化物薄膜がＩｎ、Ｇａ、Ｚｎ及びＯを含む（ＩＧＺＯ）である場合、
上記エネルギーＸ1を３．３ｅＶ±０．２ｅＶ、
上記エネルギーＸ2を２．５ｅＶ±０．３ｅＶ、及び
上記エネルギーＸ3を１．９ｅＶ±０．３ｅＶ
とし、
上記基準を
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上１５．０以下、及び／又はＩ3／Ｉ1が３．０以上３０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上３０．０以下、及び／又はＩ3／Ｉ1が１５．０以上８０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上２０．０以下、及び／又はＩ3／Ｉ1が２５．０以上７０．０以下
とすることが好ましい。また、Ｉ2／Ｉ1及びＩ3／Ｉ1の両方が各範囲を満たしていることが好ましい。
上記エネルギーＸ1を３．３ｅＶ±０．２ｅＶ、
上記エネルギーＸ2を２．５ｅＶ±０．３ｅＶ、及び
上記エネルギーＸ3を１．９ｅＶ±０．３ｅＶ
とし、
上記基準を
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上１５．０以下、及び／又はＩ3／Ｉ1が３．０以上３０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上３０．０以下、及び／又はＩ3／Ｉ1が１５．０以上８０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上２０．０以下、及び／又はＩ3／Ｉ1が２５．０以上７０．０以下
とすることが好ましい。また、Ｉ2／Ｉ1及びＩ3／Ｉ1の両方が各範囲を満たしていることが好ましい。
上記基準としては、さらに
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上８．０以下、及びＩ3／Ｉ1が３．０以上２０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上１５．０以下、及びＩ3／Ｉ1が１５．０以上５０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上１０．０以下、及びＩ3／Ｉ1が２５．０以上４０．０以下
とすることが好ましい。
上記（Ｘ）工程後の強度比Ｉ2／Ｉ1が２．０以上８．０以下、及びＩ3／Ｉ1が３．０以上２０．０以下、
上記（Ｙ）工程後の強度比Ｉ2／Ｉ1が５．０以上１５．０以下、及びＩ3／Ｉ1が１５．０以上５０．０以下、
上記（Ｚ）工程後の強度比Ｉ2／Ｉ1が６．０以上１０．０以下、及びＩ3／Ｉ1が２５．０以上４０．０以下
とすることが好ましい。
ＩＧＺＯ薄膜の製造において、具体的に各工程毎に上記基準を採用することで、より良好な品質管理を行うことができる。
なお、（Ｘ）〜（Ｚ）工程のそれぞれの後に（Ａ）工程を行う場合、通常、上記酸化物薄膜がゲート絶縁膜の表面に成膜されている。さらに、（Ｚ）工程後に（Ａ）工程を行う場合は上記酸化物薄膜の表面に保護膜が成膜されている。このような成膜状態の薄膜に対して測定及び評価を行うことで、製造プロセス毎の品質管理が容易になる。
上記ＴＦＴの製造は、公知の方法で行うことができる。具体的には、図３に示すＴＦＴ１は、例えば
基板２表面にゲート電極３となる膜を成膜する工程、
上記膜をパターニングし、ゲート電極３を得る工程、
上記ゲート電極３を被覆するゲート絶縁膜４を成膜する工程、
ゲート絶縁膜４の表面に酸化物薄膜５を成膜する工程（（Ｘ）工程）、
この酸化物薄膜５をアニーリングする工程（（Ｙ）工程）、
アニーリングされた酸化物薄膜５の表面に保護膜６を成膜する工程（（Ｚ）工程）、
この保護膜６をパターニングする工程、
ソース電極７又はドレイン電極８となる膜を成膜する工程、
上記膜をパターニングし、ソース電極７及びドレイン電極８を得る工程、
最表面に位置する保護膜９を成膜する工程、
コンタクトホール１０を形成する工程、及び
全体を再度アニーリングする工程
により得ることができる。
基板２表面にゲート電極３となる膜を成膜する工程、
上記膜をパターニングし、ゲート電極３を得る工程、
上記ゲート電極３を被覆するゲート絶縁膜４を成膜する工程、
ゲート絶縁膜４の表面に酸化物薄膜５を成膜する工程（（Ｘ）工程）、
この酸化物薄膜５をアニーリングする工程（（Ｙ）工程）、
アニーリングされた酸化物薄膜５の表面に保護膜６を成膜する工程（（Ｚ）工程）、
この保護膜６をパターニングする工程、
ソース電極７又はドレイン電極８となる膜を成膜する工程、
上記膜をパターニングし、ソース電極７及びドレイン電極８を得る工程、
最表面に位置する保護膜９を成膜する工程、
コンタクトホール１０を形成する工程、及び
全体を再度アニーリングする工程
により得ることができる。
各電極となる膜、保護膜及び絶縁膜は、公知の方法、例えばスパッタリング法、蒸着法等で成膜することができる。また、パターニングやコンタクトホールの形成も、公知の方法、例えばフォトリソグラフィ及びウエット又はドライエッチングにより行うことができる。
（Ｘ）工程となる上記酸化物薄膜５の成膜も、例えばスパッタリング法により行うことができる。スパッタリングターゲットを用いてスパッタリングするに当たっては、基板温度を室温とし、酸素添加量を適切に制御して行なうことが好ましい。酸素添加量は、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すれば良いが、酸化物薄膜（半導体）のキャリア濃度が１０15〜１０16ｃｍ-3となるように酸素量を添加することが好ましい。
（Ｙ）工程である酸化物薄膜５に対するアニーリング（プレアニール処理）は、酸化物薄膜の膜質を向上させることができる。このアニール処理は、例えば１００％酸素雰囲気の大気圧下にて行うことができる。この処理時間としては、例えば１０分以上３時間以下であり、処理温度としては例えば３００℃以上４００℃以下である。
以上説明したように、本発明の酸化物薄膜の品質管理方法によれば、薄膜トランジスタの製造プロセス毎に直接の測定により行うことができる。従って、当該品質管理方法によれば、製造工程毎のモニタリングを可能とし、その結果、ＴＦＴの歩留まりを高め、効率的な生産を行うことができる。
以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
［製造例１〜４］
ＴＦＴを以下の手順で作成し、工程の途中で、本発明の品質管理方法による測定及び評価を行った。
ＴＦＴを以下の手順で作成し、工程の途中で、本発明の品質管理方法による測定及び評価を行った。
まず、ガラス基板（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＴｉ薄膜（膜厚１００ｎｍ）を成膜し、公知の方法でパターニングしてゲート電極を得た。Ｔｉ薄膜は、純Ｔｉのスパッタリングターゲットを使用してＤＣスパッタ法により形成した。
次に、ゲート絶縁膜ＳｉＯ2（膜厚２００ｎｍ）を成膜した。ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏとの混合ガス、成膜パワー：１００Ｗ、成膜温度：３００℃にて成膜した。
次に、酸化物薄膜をスパッタリング法によって成膜した（（Ｘ）工程）。酸化物薄膜としては、ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ組成比＝１：１：１）を用いた。スパッタリングに使用した装置はアルバック社製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１〜５ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％
膜厚：５０〜１５０ｎｍ
基板温度：室温
ガス圧：１〜５ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％
膜厚：５０〜１５０ｎｍ
上記のようにして酸化物薄膜を成膜した後、フォトリソグラフィ及びウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東科学製「ＩＴＯ−０７Ｎ」を使用した。なお、本実施例では、実験を行ったすべての酸化物薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
酸化物半導体膜をパターニングした後、膜質を向上させるためプレアニール処理を行った（（Ｙ）工程）。プレアニールは、１００％酸素雰囲気、大気圧下にて、３５０℃で１時間行なった。
次に、保護膜（エッチストップ層）をプラズマＣＶＤ法により成膜した（（Ｚ）工程）。次いで、この保護膜を公知の方法でパターニングした。
次いで、純Ｍｏを使用し、ＤＣスパッタリング法によりソース・ドレイン電極用Ｔｉ薄膜を成膜（膜厚１００ｎｍ）し、パターニングした。このソース・ドレイン電極用Ｔｉ薄膜の成膜及びパターニング方法は、上述したゲート電極の場合と同じである。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
このようにしてソース・ドレイン電極を形成した後、酸化物薄膜を保護するための保護膜を形成した。保護膜として、ＳｉＯ２（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）との成膜膜（合計膜厚４００ｎｍ）を用いた。上記ＳｉＯ2及びＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用いたプラズマＣＶＤ法により行なった。具体的には、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2及びＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2Ｏ及びＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2及びＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次に、フォトリソグラフィ及びドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。
最後にポストアニール処理を行った。ポストアニールは、１００％窒素雰囲気、大気圧下にて、２５０℃で１時間行った。このようにして各ＴＦＴを完成させた。
なお、製造例１〜４として、表１に示すように酸化物半導体成膜ガス圧、並びにプレアニール及び保護膜（エッチストップ層）の有無のみを変化させて、４パターンの製造を行った。なお、表中の「×」は、それぞれの処理を行っていないことを示す。
このようにして得られた各ＴＦＴについて、以下のようにして、ストレス印加前後における（１）トランジスタ特性（ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性、並びに（２）しきい値電圧（Ｖｔｈ）、ＳＳ値及びキャリア移動度の変化を調べた。
（１）トランジスタ特性の測定
トランジスタ特性の測定は、Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：１Ｖ）
トランジスタ特性の測定は、Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：１Ｖ）
（２）ストレス耐性の評価（ストレスとして光照射＋負バイアスを印加）
本実施例では、実際のパネル駆動時の環境（ストレス）を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光源としては、ディスプレイのバックライトに用いられる白色光を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色ＬＥＤ（ＰＨＩＬＩＰＳ製「ＬＸＨＬ−ＰＷ０１」）
照度（ＴＦＴに照射される光の強度）：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
本実施例では、実際のパネル駆動時の環境（ストレス）を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光源としては、ディスプレイのバックライトに用いられる白色光を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色ＬＥＤ（ＰＨＩＬＩＰＳ製「ＬＸＨＬ−ＰＷ０１」）
照度（ＴＦＴに照射される光の強度）：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
ここで、しきい値電圧とは、トランジスタがオフ状態（ドレイン電流（Ｉｄ）の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧（Ｖｇ）の値と言える。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値（Ｖｔｈ）電圧と定義し、ストレス印加前後のしきい値電圧の変化量（シフト量）を測定した。
また、ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値をＳＳ値とした。また、キャリア移動度（電界効果移動度）は、Ｉｄ∝（Ｖｇ−Ｖｔｈ）（Ｖｔｈ＝しきい値電圧）の関係が成り立つ領域（線形領域）についてＩｄ∝（Ｖｇ−Ｖｔｈ）の傾きから算出した。
表１に各トランジスタ（試料１〜４）のしきい値シフトの表を示す。
［実施例１〜４］
以上の各ＴＦＴ製造プロセスにおいて、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれカソードルミネッセンス測定を行った。
以上の各ＴＦＴ製造プロセスにおいて、（Ｘ）工程、（Ｙ）工程及び（Ｚ）工程の後にそれぞれカソードルミネッセンス測定を行った。
測定装置は堀場製作所製「ＭＰ−Ｍｉｃｒｏ−Ｍ−ＩＲＰ」を用い、電子銃からの照射される電子の加速電圧が５ｋＶの電子線によって生じる蛍光をＣＣＤで検出し、露光時間３０秒とした。
表１記載の試料１〜試料４の測定結果（スペクトル図）をそれぞれ図４〜図７に示す。
図４（試料１）及び図５（試料２）は、（Ｘ）工程後に測定したスペクトル、
図６（試料３）は、（Ｙ）工程後に測定したスペクトル、
図７（試料４）は、（Ｚ）工程後に測定したスペクトルである。
図４（試料１）及び図５（試料２）は、（Ｘ）工程後に測定したスペクトル、
図６（試料３）は、（Ｙ）工程後に測定したスペクトル、
図７（試料４）は、（Ｚ）工程後に測定したスペクトルである。
各酸化物（ＩＧＺＯ）薄膜においては、３箇所のピーク（Ｉ1〜Ｉ3）が３箇所現れ、それぞれの値を表２に示す。
強度比Ｉ2／Ｉ1及びＩ3／Ｉ1から以下の表３の基準で評価した。
試料１ではＩ2／Ｉ1＝１．３、Ｉ3／Ｉ1＝０．６であり、酸化物半導体成膜後の判定において不良判定となり、トランジスタのしきい値シフトも大きい。同様に、試料２は、プレアニール後の判定にて、試料３はエッチストップ層成膜後の判定にて不良判定となった。一方、試料４は全ての判定で良判定となり、しきい値シフトも小さい。
このように、カソードルミネッセンス測定による蛍光スペクトルの強度比と、しきい値シフトとは相関があり、品質管理に好適に用いることができることがわかる。
実施例５
以下の実施例では、電子線を用いて励起するカソードルミネッセンスを用いた評価方法（第２の態様）を行なったが、上述したとおり、光を用いて励起するフォトルミネッセンスを用いた評価方法（第１の態様）でも発光メカニズムは同じであり、本実施例と同等の評価結果を得ることが可能である。
以下の実施例では、電子線を用いて励起するカソードルミネッセンスを用いた評価方法（第２の態様）を行なったが、上述したとおり、光を用いて励起するフォトルミネッセンスを用いた評価方法（第１の態様）でも発光メカニズムは同じであり、本実施例と同等の評価結果を得ることが可能である。
（１）試料の作製
まず、アモルファスの酸化物半導体薄膜（ＩｎＧａＺｎＯ）の試料を作製した。具体的には、ガラス基板（コーニング社製ＥＡＧＬＥ ＸＧ：直径４インチ）の上に、基板からの発光を防ぐため、Ｍｏ膜を下記のＤＣスパッタリング条件で成膜した後、上記酸化物半導体薄膜をスパッタリング法で成膜した。詳細な条件は以下のとおりである。
まず、アモルファスの酸化物半導体薄膜（ＩｎＧａＺｎＯ）の試料を作製した。具体的には、ガラス基板（コーニング社製ＥＡＧＬＥ ＸＧ：直径４インチ）の上に、基板からの発光を防ぐため、Ｍｏ膜を下記のＤＣスパッタリング条件で成膜した後、上記酸化物半導体薄膜をスパッタリング法で成膜した。詳細な条件は以下のとおりである。
（Ｍｏ膜の成膜条件）
成膜は室温で行い、投入パワーはＤＣ３００Ｗ（純Ｍｏのスパッタリングターゲットのサイズ：４インチ）、成膜時のガス圧は２ｍＴｏｒｒとした。成膜後のＭｏ膜厚は１００ｎｍである。
成膜は室温で行い、投入パワーはＤＣ３００Ｗ（純Ｍｏのスパッタリングターゲットのサイズ：４インチ）、成膜時のガス圧は２ｍＴｏｒｒとした。成膜後のＭｏ膜厚は１００ｎｍである。
（酸化物半導体薄膜の成膜条件）
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
（原子比）］
基板温度：室温
酸化物半導体層の膜厚：１００ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
（原子比）］
基板温度：室温
酸化物半導体層の膜厚：１００ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
次に、下記の条件でプレアニール処理を行い、酸化物半導体薄膜試料を得た。
プレアニール条件：大気圧、大気中、温度３５０℃、時間６０分
プレアニール条件：大気圧、大気中、温度３５０℃、時間６０分
（２）各試料のカソードルミネッセンス光の測定
このようにして得られた試料について、同一基板面内におけるプラズマダメージの相違によるストレス耐性の影響を調べるため、同一基板面内で異なる場所から切り出した３つの試料［試料１（試料中心部）、試料２（試料１の上方）、試料３（試料１の下方）、大きさは各２ｃｍ］を用意し、以下のようにしてカソードルミネッセンススペクトルを測定した。
このようにして得られた試料について、同一基板面内におけるプラズマダメージの相違によるストレス耐性の影響を調べるため、同一基板面内で異なる場所から切り出した３つの試料［試料１（試料中心部）、試料２（試料１の上方）、試料３（試料１の下方）、大きさは各２ｃｍ］を用意し、以下のようにしてカソードルミネッセンススペクトルを測定した。
測定に当たっては、下記の堀場製作所製のカソードルミネッセンス測定装置を用い、電子銃からの照射される電子の加速電圧が２ｋＶの電子線によって生じる蛍光を、下記のＣＣＤで検出し、可視光領域の発光スペクトルを測定した。露光時間は６０秒である。
詳細な測定条件は以下のとおりである。
・観察装置：日立製作所製の電界放射形走査電子顕微鏡（ＦＥ−ＳＥＭ）Ｓ−４０００を使用
・加速電圧：２ｋＶ
・分析装置：堀場製作所製のＭＰ−Ｍｉｃｒｏ−ＩＲＰ
回折格子：３００本／ｍｍ、Ｂｌａｚｅ ６００ｎｍ、
波長分解能０．８ｎｍ以上、
３５０〜９５０ｎｍ
検出器：ＣＣＤ［Ａｎｄｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｌｔｄ．製
型式ＤＵ４２０Ａ−ＯＥ、１０２４ｃｈ、２００〜１１００ｎｍ］
・測定温度：ＲＴ
・観察装置：日立製作所製の電界放射形走査電子顕微鏡（ＦＥ−ＳＥＭ）Ｓ−４０００を使用
・加速電圧：２ｋＶ
・分析装置：堀場製作所製のＭＰ−Ｍｉｃｒｏ−ＩＲＰ
回折格子：３００本／ｍｍ、Ｂｌａｚｅ ６００ｎｍ、
波長分解能０．８ｎｍ以上、
３５０〜９５０ｎｍ
検出器：ＣＣＤ［Ａｎｄｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｌｔｄ．製
型式ＤＵ４２０Ａ−ＯＥ、１０２４ｃｈ、２００〜１１００ｎｍ］
・測定温度：ＲＴ
上記の各試料について、上記装置に基づいて測定したカソードルミネッセンススペクトルの変化を図８に示す。図８に示すように、各試料は、約１．８ｅＶ付近にブロードなピーク強度を有しており、試料１のピーク強度Ｐ１は４１ＣＰＳ、試料２のピーク強度Ｐ１は１２５ＣＰＳ、試料３のピーク強度Ｐ１は７２ＣＰＳであり、ピーク強度の高い順に試料２＞試料３＞試料１であった。
（３）ストレス耐性（ΔＶｔｈ）の評価
（３−１）ＴＦＴ試料の作製
上記試料のストレス耐性を調べるため、以下のようにしてＴＦＴ試料を作製した。
（３−１）ＴＦＴ試料の作製
上記試料のストレス耐性を調べるため、以下のようにしてＴＦＴ試料を作製した。
まず、上記試料の作製に用いたガラス基板上にＭｏゲート電極（厚さ１００ｎｍ）、ゲート絶縁膜（ＳｉＯ2：厚さ２５０ｎｍ）を形成した。これらの形成条件は以下のとおりである。
（Ｍｏゲート電極の形成条件）
ＤＣスパッタリング法を用いてＭｏ膜を成膜した。成膜は室温で行い、投入パワーはＤＣ３００Ｗ（純Ｍｏスパッタリングターゲットのサイズ：４インチ）、成膜時のガス圧は２ｍＴｏｒｒとした。
（ゲート絶縁膜の形成条件）
プラズマＣＶＤ法を用いてＳｉＯ2膜を成膜した。詳細には、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス(Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４０ｓｃｃｍ)、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
（Ｍｏゲート電極の形成条件）
ＤＣスパッタリング法を用いてＭｏ膜を成膜した。成膜は室温で行い、投入パワーはＤＣ３００Ｗ（純Ｍｏスパッタリングターゲットのサイズ：４インチ）、成膜時のガス圧は２ｍＴｏｒｒとした。
（ゲート絶縁膜の形成条件）
プラズマＣＶＤ法を用いてＳｉＯ2膜を成膜した。詳細には、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス(Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４０ｓｃｃｍ)、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
次に、上記ゲート絶縁膜の上に、上記「（１）試料の作製」と同じ条件で酸化物半導体薄膜（４０ｎｍ）を形成した。その後、酸化物半導薄膜をウェットエッチング（エッチャントは関東化学製ＩＴＯ−０７Ｎ）にてパターニングした。パターニングの直後に、酸化物半導体薄膜の膜質改善のために熱処理（プレアニール処理）を行った。プレアニール処理条件は、上記「（１）試料の作製」と同じである。
次いで、酸化物半導体膜表面に、それ以降のプロセスダメージを避けるためにエッチストップ層（ＥＳＬ）を、ＣＶＤ法にて形成した（成膜温度２３０℃）後、パターニングを行なった。ＥＳＬ層はＳｉＯ2単層構造であり、膜厚は１００ｎｍとした。また、ＥＳＬ層のパターニングは、リソグラフィー・ドライエッチング法で行った。ドライエッチングはＲｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ（ＲＩＥ）法を用いた。エッチングに用いたガスはＣＨＦ3とＡｒの混合ガスである。
次に、ソース・ドレイン（Ｓ／Ｄ）電極としてＭｏ膜を形成した後、パターニングを行なった。Ｍｏ膜の成膜条件は、前述したＭｏゲート電極と同じであり、Ｍｏ膜の厚さのみ２００ｎｍとした。
次に、ＴＦＴ全体を保護するためにパッシベーション層としてＳｉＯ2とＳｉＮの積層膜をＰＥ−ＣＶＤ（プラズマＣＶＤ）法にて形成した。成膜温度は１５０℃とした。膜厚はＳｉＯ2が１００ｎｍ、ＳｉＮが１５０ｎｍである。その後、コンタクトホールをリソグラフィー・ドライエッチング法（ドライエッチングはＲＩＥ）によって形成した。具体的には、ＳｉＯ2はＣＨＦ3とＡｒの混合ガスで、また、ＳｉＮはＳＦ6とＡｒの混合ガスで、それぞれ、エッチングしてＴＦＴ試料を得た。
（３−２）ストレス耐性の測定（ストレスとして光照射＋負バイアスを印加）
このようにして得られたＴＦＴ試料について、以下のストレス試験を実施し、ストレス印加前後のドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）を調べた。本実施例では、実際の液晶パネル駆動時の環境（ストレス）を模擬して、試料に光（白色光）を照射しながら、ゲート電極に負バイアスをかけ続けるストレス印加試験を行った。ストレス印加条件は以下のとおりである。光源は、液晶ディスプレイのバックライトを模擬して白色ＬＥＤを使用し、試料裏面から光を照射した。ストレス印加条件は以下のとおりである。
・ソース電圧：０Ｖ
・ドレイン電圧：１０Ｖ
・ゲート電圧：−２０Ｖ
・基板温度：６０℃
・ストレス印加時間：図９のとおり
・光源：白色ＬＥＤ（ＰＨＩＬＩＰＴＳ社製ＬＥＤ ＬＸＨＬ−ＰＷ０１）
２５０００ｎｉｔ
このようにして得られたＴＦＴ試料について、以下のストレス試験を実施し、ストレス印加前後のドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）を調べた。本実施例では、実際の液晶パネル駆動時の環境（ストレス）を模擬して、試料に光（白色光）を照射しながら、ゲート電極に負バイアスをかけ続けるストレス印加試験を行った。ストレス印加条件は以下のとおりである。光源は、液晶ディスプレイのバックライトを模擬して白色ＬＥＤを使用し、試料裏面から光を照射した。ストレス印加条件は以下のとおりである。
・ソース電圧：０Ｖ
・ドレイン電圧：１０Ｖ
・ゲート電圧：−２０Ｖ
・基板温度：６０℃
・ストレス印加時間：図９のとおり
・光源：白色ＬＥＤ（ＰＨＩＬＩＰＴＳ社製ＬＥＤ ＬＸＨＬ−ＰＷ０１）
２５０００ｎｉｔ
各試料について、ストレス耐性の指標であるΔＶｔｈ［しきい値電圧（ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧）のシフト量］をそれぞれ算出した。その結果、試料１のΔＶｔｈは０．５Ｖ、試料２のΔＶｔｈは２Ｖ、試料３のΔＶｔｈは３．５Ｖであり、ΔＶｔｈの高い順に、試料３＞試料２＞試料１であった。
上述したようにΔＶｔｈが小さいほどストレス耐性に優れている。表示装置の分野では、一般的にΔＶｔｈがおおむね０．５Ｖ近傍を基準にストレス耐性の合否を判定しており、ΔＶｔｈが約０．５Ｖ以下のものはストレス耐性が良好であり、一方、ΔＶｔｈが約０．５Ｖを超えるとストレス耐性が悪いと判定されることが多い。
上記の一般的な判定基準に基づき、各試料のΔＶｔｈを、前述した図８の結果（各試料のピーク強度Ｐ１）と対比すると、両者は、おおむね良好な相関関係を有していることが分かる。すなわち、ΔＶｔｈが最も小さく上記判定基準を満足する試料１のピーク強度Ｐ１は、試料１〜３のなかでも最も小さかったのに対し、ΔＶｔｈが上記判定基準の上限を超える試料２、３のピーク強度Ｐ１はいずれも、上記試料１のピーク強度Ｐ１に比べて大きくなった。よって、ピーク強度Ｐ１は、ストレス耐性の合否を判定し得る指標として適用可能であることが分かる。
以上の結果より、本発明の評価方法を用いれば、同一基板面内でプラズマダメージの異なる試料間の面内ΔＶｔｈの分布を精度良く評価できることが実証された。
（実施例６）
本実施例では、上記実施例５において、プレアニール時間を変化させたときのストレス耐性の評価を行った。
本実施例では、上記実施例５において、プレアニール時間を変化させたときのストレス耐性の評価を行った。
まず、上記実施例５の（１）ＴＦＴ試料の作製において、以下に示す種々の条件でプレアニール処理を行い、以下の試料１〜５を得た。
試料１：プレアニール条件１（大気圧、大気中、温度：３５０℃、５分）
試料２：プレアニール条件２（大気圧、大気中、温度：３５０℃、３０分）
試料３：プレアニール条件３（大気圧、大気中、温度：３５０℃、６０分）
試料４：プレアニール条件４（大気圧、大気中、温度：３５０℃、１２０分）
試料１：プレアニール条件１（大気圧、大気中、温度：３５０℃、５分）
試料２：プレアニール条件２（大気圧、大気中、温度：３５０℃、３０分）
試料３：プレアニール条件３（大気圧、大気中、温度：３５０℃、６０分）
試料４：プレアニール条件４（大気圧、大気中、温度：３５０℃、１２０分）
このようにして得られた各試料について、上記実施例５と同様にしてカソードルミミネッセンススペクトル（約１．８ｅＶ付近のピーク強度Ｐ１）を測定した。各試料の測定部位は、いずれも基板の中心部である。
これらの結果を図９に示す。
また、上記の各試料１〜５について、上述した約１．８ｅＶ付近のピーク強度Ｐ１と、約３．１ｅＶ付近のピーク強度Ｐ２との強度比（Ｐ１／Ｐ２）をそれぞれ算出した結果、試料１の強度比は１２、試料２の強度比は１１、試料３の強度比は８、試料４の強度比は１０であり、強度比の高い順に、試料１（プレアニール時間５分）＞試料２（プレアニール時間３０分）＞試料４（プレアニール時間１２０分）＞試料３（プレアニール時間６０分）であった。
一方、上記実施例５と同様にしてＴＦＴ試料を作製し、上記実施例５と同様にしてΔＶｔｈをそれぞれ算出すると、試料１のΔＶｔｈは３．７５Ｖ（プレアニール時間５分）、試料２（プレアニール時間３０分）のΔＶｔｈは３．００Ｖ、試料３（プレアニール時間６０分）のΔＶｔｈは１．２５Ｖ、試料４（プレアニール時間１２０分）のΔＶｔｈは３．００Ｖであり、ΔＶｔｈの高い順に、試料１（プレアニール時間５分）＞試料２（プレアニール時間３０分）＝試料４（プレアニール時間１２０分）＞試料３（プレアニール時間６０分）であった。
図１０に、各試料１〜５について、各プレアニール時間における、ピーク強度比（Ｐ１／Ｐ２）（図中、■）と、ストレス耐性（ΔＶｔｈ）（図中、●）との関係を示す。
図１０より、上記強度比（図中、■）とΔＶｔｈ（図中、●）とは、極めて良好な相関関係を有していることが分かる。すなわち、プレアニール時間が長くなるほど［試料１（５分）→試料２（３０分）→試料３（６０分）］、ピーク強度比も小さくなり、ΔＶｔｈも小さくなったが、試料４のようにプレアニール時間が１２０分になると、逆にピーク強度比は上昇し、ΔＶｔｈも大きくなった。
よって、本実施例における酸化物半導体薄膜の場合、プレアニール時間を上記５〜１２０分のうち６０分に制御すれば、最も高いストレス耐性が得られることを、実際にＴＦＴを作製しなくても上記ピーク強度比（Ｐ１／Ｐ２）を用いるだけで精度良く評価できることが分かった。
なお、試料４（プレアニール時間１２０分）について、図９（ピーク強度Ｐ１）と図１０（ピーク強度比Ｐ１／Ｐ２）の結果から、以下のことが分かる。すなわち、上記試料４のように長時間の熱処理を行なうと、その影響により薄膜全体の構造に乱れが生じ、そのために、結果的にピーク強度Ｐ１が著しく低下する（図９を参照）。よって、ピーク強度に基づく判定のみによれば、試料４が最もストレス耐性に優れることになってしまうが、このＰ１を、ピーク強度Ｐ２で補正した上記ピーク強度比（Ｐ１／Ｐ２）を用いて判定することにより、ストレス耐性を正確に評価できることが確認された。
以上の結果より、ピーク強度比（Ｐ１／Ｐ２）を指標として用いることにより、プレアニール時間の相違による酸化物半導体薄膜のストレス耐性を、より精度良く評価できることが実証された。
以上説明したように、本発明の酸化物薄膜の品質管理方法は、ＴＦＴの製造工程における品質管理に好適に用いることができる。
１ ＴＦＴ
２ 基板
３ ゲート電極
４ ゲート絶縁膜
５ 酸化物被膜
６ 保護膜
７ ソース電極
８ ドレイン電極
９ 保護膜
１０ コンタクトホール
２ 基板
３ ゲート電極
４ ゲート絶縁膜
５ 酸化物被膜
６ 保護膜
７ ソース電極
８ ドレイン電極
９ 保護膜
１０ コンタクトホール
Claims (7)
- 酸化物半導体薄膜が形成された試料に励起光または電子線を照射し、前記酸化物半導体薄膜から励起されたルミネッセンス光のうち、１．６〜１．９ｅＶの範囲に観察される発光強度（Ｌ１）に基づき、前記酸化物半導体薄膜のストレス耐性を評価することを特徴とする酸化物半導体薄膜の評価方法。
- １．６〜１．９ｅＶの範囲に観察されるピーク強度（Ｐ１）に基づき、前記酸化物半導体薄膜のストレス耐性を評価する請求項１に記載の酸化物半導体薄膜の評価方法。
- 酸化物半導体薄膜から励起されたルミネッセンス光の、複数のエネルギー準位間で生じる各ルミネッセンス光に対応するエネルギーの強度比に基づき、前記酸化物半導体薄膜のストレス耐性を評価する請求項１または２に記載の酸化物半導体薄膜の評価方法。
- 前記強度比として、１．６〜１．９ｅＶの範囲に観察される発光強度（Ｌ１）と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察される発光強度（Ｌ２）との発光強度比（Ｌ１／Ｌ２）を用いる請求項３に記載の酸化物半導体薄膜の評価方法。
- 前記強度比として、１．６〜１．９ｅＶの範囲に観察されるピーク強度（Ｐ１）と、バンド間遷移に対応する３．０〜３．２ｅＶの範囲に観察されるピーク強度（Ｐ２）とのピーク強度比（Ｐ１／Ｐ２）を用いる請求項４に記載の酸化物半導体薄膜の評価方法。
- 前記酸化物半導体薄膜が、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むものである請求項１〜５のいずれかに記載の評価方法。
- 酸化物半導体薄膜を基板上に形成した後の半導体製造工程のいずれかの工程に、請求項１〜６のいずれかに記載の評価方法を適用することを特徴とする酸化物半導体薄膜の品質管理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013055795A JP6204036B2 (ja) | 2012-03-16 | 2013-03-18 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
| PCT/JP2013/073848 WO2014112153A1 (ja) | 2013-01-15 | 2013-09-04 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
| US14/760,023 US9316589B2 (en) | 2013-01-15 | 2013-09-04 | Method for evaluating oxide semiconductor thin film, and method for quality control of oxide semiconductor thin film |
| TW102132197A TWI553306B (zh) | 2013-01-15 | 2013-09-06 | Evaluation method of oxide semiconductor thin film, and quality management method of oxide semiconductor thin film |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012061258 | 2012-03-16 | ||
| JP2012061258 | 2012-03-16 | ||
| JP2013004708 | 2013-01-15 | ||
| JP2013004708 | 2013-01-15 | ||
| JP2013055795A JP6204036B2 (ja) | 2012-03-16 | 2013-03-18 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014158004A JP2014158004A (ja) | 2014-08-28 |
| JP6204036B2 true JP6204036B2 (ja) | 2017-09-27 |
Family
ID=51209267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013055795A Expired - Fee Related JP6204036B2 (ja) | 2012-03-16 | 2013-03-18 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9316589B2 (ja) |
| JP (1) | JP6204036B2 (ja) |
| TW (1) | TWI553306B (ja) |
| WO (1) | WO2014112153A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6152348B2 (ja) * | 2013-01-11 | 2017-06-21 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 |
| JP5798669B2 (ja) | 2013-12-03 | 2015-10-21 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置 |
| TWI669761B (zh) * | 2014-05-30 | 2019-08-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、包括該半導體裝置的顯示裝置 |
| TWI666776B (zh) | 2014-06-20 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置以及包括該半導體裝置的顯示裝置 |
| JP6283273B2 (ja) | 2014-07-01 | 2018-02-21 | 株式会社神戸製鋼所 | 薄膜トランジスタ評価用の積層構造体の評価方法 |
| JP5993496B2 (ja) | 2014-07-16 | 2016-09-14 | 株式会社神戸製鋼所 | 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法 |
| JP6616304B2 (ja) * | 2014-07-31 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 半導体の評価方法 |
| JP2016066788A (ja) * | 2014-09-19 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 半導体膜の評価方法および半導体装置の作製方法 |
| JP5961314B2 (ja) * | 2014-12-02 | 2016-08-02 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の膜質管理方法 |
| US10475711B2 (en) * | 2016-04-27 | 2019-11-12 | Kobe Steel, Ltd. | Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality |
| US12009432B2 (en) | 2021-03-05 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| CN112987077B (zh) * | 2021-03-22 | 2022-06-14 | 中国科学院近代物理研究所 | 低能离子束探测与离子束流强自平衡连锁控制系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339605A (ja) * | 2005-06-06 | 2006-12-14 | Sumitomo Electric Ind Ltd | 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜 |
| JP2008191123A (ja) | 2007-02-08 | 2008-08-21 | Kobe Steel Ltd | 薄膜半導体の結晶性測定装置及びその方法 |
| JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| JP2010123872A (ja) * | 2008-11-21 | 2010-06-03 | Sony Corp | 酸化物半導体層の非破壊検査方法、及び酸化物半導体層の作製方法 |
| DE112010003968B4 (de) | 2009-10-06 | 2016-12-29 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Einrichtung und Verfahren zum Messen einer Halbleiterladungsträgerlebensdauer |
| JP2012124446A (ja) * | 2010-04-07 | 2012-06-28 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| WO2011155502A1 (en) | 2010-06-11 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5814558B2 (ja) * | 2010-06-30 | 2015-11-17 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
| JP5350345B2 (ja) | 2010-09-22 | 2013-11-27 | 株式会社神戸製鋼所 | 薄膜半導体の結晶性評価装置および方法 |
| JP5759425B2 (ja) | 2012-07-20 | 2015-08-05 | 株式会社神戸製鋼所 | 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法 |
| JP6152348B2 (ja) | 2013-01-11 | 2017-06-21 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 |
| JP5732120B2 (ja) | 2013-09-13 | 2015-06-10 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価装置 |
-
2013
- 2013-03-18 JP JP2013055795A patent/JP6204036B2/ja not_active Expired - Fee Related
- 2013-09-04 US US14/760,023 patent/US9316589B2/en not_active Expired - Fee Related
- 2013-09-04 WO PCT/JP2013/073848 patent/WO2014112153A1/ja active Application Filing
- 2013-09-06 TW TW102132197A patent/TWI553306B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20150355095A1 (en) | 2015-12-10 |
| TWI553306B (zh) | 2016-10-11 |
| TW201428266A (zh) | 2014-07-16 |
| WO2014112153A1 (ja) | 2014-07-24 |
| US9316589B2 (en) | 2016-04-19 |
| JP2014158004A (ja) | 2014-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6204036B2 (ja) | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 | |
| JP6152348B2 (ja) | 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 | |
| EP3079165B1 (en) | Method for evaluating an oxide semiconductor thin film and for managing quality of the oxide semiconductor thin film | |
| US8080434B2 (en) | Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer | |
| US9780005B2 (en) | Method for evaluating quality of oxide semiconductor thin film and laminated body having protective film on surface of oxide semiconductor thin film, and method for managing quality of oxide semiconductor thin film | |
| US10475711B2 (en) | Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality | |
| Cho et al. | Deep level states and negative photoconductivity in n-ZnO/p-Si hetero-junction diodes | |
| US10203367B2 (en) | Quality evaluation method for laminate having protective layer on surface of oxide semiconductor thin film and quality control method for oxide semiconductor thin film | |
| JP6452485B2 (ja) | 酸化物半導体薄膜の評価方法 | |
| JP6250855B1 (ja) | 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置 | |
| Grave | Process-Structure-property relationships of micron thick gadolinium oxide films deposited by reactive electron beam-physical vapor deposition (EB-PVD) | |
| Deitz et al. | Nanoscale Detection of Deep Levels in CIGS using Electron Energy Loss Spectroscopy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6204036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |