TW201428266A - 氧化物半導體薄膜之評估方法、及氧化物半導體薄膜之品質管理方法 - Google Patents

氧化物半導體薄膜之評估方法、及氧化物半導體薄膜之品質管理方法 Download PDF

Info

Publication number
TW201428266A
TW201428266A TW102132197A TW102132197A TW201428266A TW 201428266 A TW201428266 A TW 201428266A TW 102132197 A TW102132197 A TW 102132197A TW 102132197 A TW102132197 A TW 102132197A TW 201428266 A TW201428266 A TW 201428266A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
thin film
semiconductor thin
film
intensity
Prior art date
Application number
TW102132197A
Other languages
English (en)
Other versions
TWI553306B (zh
Inventor
Kazushi Hayashi
Tomoya Kishi
Aya Miki
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201428266A publication Critical patent/TW201428266A/zh
Application granted granted Critical
Publication of TWI553306B publication Critical patent/TWI553306B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64Fluorescence; Phosphorescence
    • G01N21/6489Photoluminescence of semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

一種氧化物半導體薄膜之評價方法,包含對氧化物半導體薄膜被形成的試料照射激發光或電子線,根據被激發的冷光的發光強度,評價前述氧化物半導體薄膜之應力耐受性。根據從前述氧化物半導體薄膜被激發的冷光之中,在1.6~1.9eV的範圍下觀察到的發光強度(L1),評價前述氧化物半導體薄膜的應力耐受性。

Description

氧化物半導體薄膜之評估方法、及氧化物半導體薄膜之品質管理方法
本發明係有關氧化物半導體薄膜之評價方法,詳細而言,係有關於以非破壞性且非接觸性進行判定、評價氧化物半導體薄膜的應力(stress)耐受性之方法、及氧化物半導體薄膜之品質管理方法。
作為TFT(薄膜電晶體)半導體層所採用之非晶質(amorphous)薄膜,使用泛用的非晶矽(a-Si)之外,最近,係使用包含例如銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)等至少一種之氧化物。將後者的氧化物採用於TFT半導體層之氧化物半導體薄膜,不僅具有電場效果移動度(移動度)高等,優良的半導體特性,因為於低溫下可以成膜,而且光學帶隙大,而有可以往塑料基板、薄膜基板進行成膜等之優點。
可是,氧化物半導體薄膜,相較於採用a-Si之場合,其問題在於電性特性容易變動,使採用該氧化物半導體薄膜之液晶顯示裝置或有機EL顯示裝置等顯示裝 置之可信賴性降低。例如專利文獻1,揭示出在光照射或偏壓-熱應力試驗(BT試驗)前後,電晶體等半導體元件的閾值電壓(為了將電晶體設成ON狀態所必要的閘極電壓)變動(變化)時,會造成無法進行正常的ON/OFF的控制,使電晶體的可信賴性顯著降低。從而,氧化物半導體薄膜方面,即使以上述方式執行應力試驗(對電晶體等半導體元件,持續加壓例如持續照射光、或持續施加閘極電壓等),也可望在IV特性上(汲極電流-閘極電壓特性:汲極電流的變化對閘極電壓的變化),閾值電壓(Vth)不變動,亦即,應力耐受性優良。
一方面,在上述顯示裝置的製造步驟,從生產性提高的觀點,執行評價已成膜的半導體薄膜的電性特性、反饋該結果後,調整執行半導體元件的材料開發或製程的最適化等之製造條件、進行膜質的管理。即使對氧化物半導體薄膜,也可望提供一技術,正確地測定(推定)、評價按上述應力所形成的半導體元件的電性特性的變化量(閾值電壓的變化量、△Vth)。
到目前為止,要評估半導體薄膜的電性特性,一般上會在半導體薄膜形成閘極絕緣膜或鈍化絕緣膜並加上電極之後,藉由實際的TFT或模擬該TFT之裝置,來測定移動度或閾值等特性。然而,此類之接觸型評價方法,實際上必須製作出裝置,需要龐大的時間或成本。此外,因進行加上電極,而有在半導體薄膜產生新的缺陷之疑慮,再者,為了加上電極的時間花費也是必要 的。如果考慮製造產出率提升等,則謀求確立不必要加上電極的非接觸型評價方法。
有鑑於這樣的情事,作為以非接觸型進行評價半導體薄膜的特性之方法,提出依照利用雷射與微波的微波光電導衰減法(μ-PCD法)之評價方法(專利文獻2以及專利文獻3)。
其中專利文獻2,係揭示用以評價多晶矽等結晶質半導體薄膜之結晶性者,藉由對形成上述結晶質半導體薄膜之試料照射雷射,測定因應由該雷射照射被激發的過剩載子而變化之微波反射率的改變,而評價半導體薄膜的結晶性。
此外,專利文獻3,係將上述專利文獻2之技術加以改變以供評價非晶質之氧化物半導體薄膜的特性用之技術,並設定適於該氧化物半導體薄膜之激發光的照射條件者。具體而言,專利文獻3方面,係揭示(I)藉由對被形成氧化物半導體薄膜之試料照射激發光及微波,測定因照射激發光產生變化之微波的來自氧化物半導體薄膜之反射波的最大值(峰值)之後,停止激發光的照射,測定停止照射激發光後之微波的來自氧化物半導體薄膜之反射波的反射率變化,從測定的數值算出生命期數值(反射率變化的1/e),而判定氧化物半導體薄膜移動度之方法;以及(II)藉由對被形成氧化物半導體薄膜之試料照射激發光及微波,測定因照射激發光產生變化之微波的來自氧化物半導體薄膜之反射波的最大值(峰值),而判定 氧化物半導體薄膜移動度之方法。
〔先前技術文獻〕 〔專利文獻〕
專利文獻1:日本專利特開2012-19207號公報
專利文獻2:日本專利特開2008-191123號公報
專利文獻3:日本專利特開2012-33857號公報
然而,上述專利文獻3的技術,係利用μ-PCD法非接觸性地評價氧化物半導體薄膜移動度之方法,而不是評價對氧化物半導體薄膜而言特別為問題的上述應力耐受性之方法。
上述之外,作為進行評價因應力(stress)所發生之半導體元件劣化(電性特性的變化)之方法,例如,可列舉NBTI試驗〔Negative Bias Temperature Instability(負偏壓溫度不安定)試驗〕。NBTI試驗,係藉由對電晶體的閘極端子施加負的偏壓以評價電晶體的電性特性的變化之試驗,然而是接觸型的評價試驗,有必要實際製作出實際的TFT或模擬此之裝置。
因而,強烈地期待提供一種方法以非接觸型進行評價氧化物半導體薄膜之應力耐受性。
本發明有鑑於上述情事,其目的係提供一種 方法以非破壞的且非接觸、簡便地評價(預測‧推定)氧化物半導體薄膜的應力耐受性(因應力所產生之閾值電壓的移位值(shift value)、△Vth);最好是,精確度更佳地評價(預測‧推定)應力耐受性(△Vth)之方法;以及氧化物半導體之品質管理方法。
關於得以解決上述課題之本發明之氧化物半導體薄膜之評價方法,係具有對氧化物半導體薄膜被形成之試料照射激發光或電子線,根據被激發的冷光(luminescence)的發光強度,評價前述氧化物半導體薄膜的應力耐受性之要旨者,一種根據從前述氧化物半導體薄膜被激發的冷光之中,在1.6~1.9eV的範圍下觀察到的發光強度(L1),評價前述氧化物半導體薄膜的應力耐受性之方法。
本發明之較佳實施型態,係根據在1.6~1.9eV的範圍下觀察到的峰值強度(P1),評價前述氧化物半導體薄膜的應力耐受性者。
本發明之較佳實施型態,係根據從氧化物半導體薄膜被激發的冷光之、在複數的能量位準間產生的各冷光所對應之能量強度比,評價前述氧化物半導體薄膜的應力耐受性者。
在本發明之較佳實施型態,作為前述強度比,係採用在1.6~1.9eV的範圍下觀察到的發光強度 (L1)、與能帶(band)間遷移所對應之3.0~3.2eV的範圍下觀察到的發光強度(L2)兩者之強度比(L1/L2)者。
在本發明之較佳實施型態,作為前述強度比,係採用在1.6~1.9eV的範圍下觀察到的峰值強度(P1)、與能帶間遷移所對應之3.0~3.2eV的範圍下觀察到的峰值強度(P2)兩者之強度比(P1/P2)者。
在本發明之較佳實施型態,前述氧化物半導體薄膜,係包含由銦、鎵、鋅、及錫所構成的群選擇而來之至少1種元素之薄膜。
此外,本發明之特徵係提供一種氧化物半導體薄膜之品質管理方法,在將氧化物半導體薄膜形成到基板上後之半導體製造步驟之任何步驟,適用上述評價方法。
此外,本發明係提供一種氧化物半導體薄膜之品質管理方法,被用作薄膜電晶體的半導體層、包含由銦、鎵、鋅及錫所構成的群選擇而來的至少一種元素之氧化物半導體薄膜之品質管理方法,其特徵係具有:(A)對上述氧化物半導體薄膜照射電子線,進行測定利用該照射產生的螢光光譜之步驟,以及(B)根據上述螢光光譜進行薄膜的評價之步驟;作為上述(B)步驟之評價基準,採用在複數的能量位準間產生的各螢光所對應之能量的強度比。
該品質管理方法,由於是對氧化物半導體薄 膜而言進行所謂的陰極發光(cathode luminescence)測定((A)步驟)、用該螢光光譜的強度比進行氧化物半導體薄膜的評價((B)步驟),所以儘管電晶體尚未完成,也能在其每一製造步驟進行測定及評價。
上述能量的強度為螢光光譜的極大值較佳。
由於以此方式採用極大值可使強度的特定變得較容易,而能夠進行有效率的評價或管理。
在上述能量的強度,將在傳導帶與價電子帶之間產生的螢光所對應的能量X1的強度設為I1,將在其他的能量位準間產生的螢光所對應的一或複數的能量X2、X3、…Xm的強度分別設為I2、I3、…Im(m為2以上的整數),作為上述強度比,採用Im/I1較佳。
考慮到以傳導帶與價電子帶之間的能帶隙所對應的能量的強度作為基準之此強度比Im/I1,係與在氧化物半導體薄膜被形成的各位準的狀態等之關連性高。從而,藉由採用這強度比,可以進行更加正確的評價。
可以是在具有(X)將氧化物半導體薄膜予以成膜的步驟、(Y)將這氧化物半導體薄膜加以退火的步驟,及(Z)在被退火的上述氧化物半導體薄膜的表面將保護膜予以成膜的步驟之薄膜電晶體之製造上被採用,將上述(A)步驟及(B)步驟,在(X)步驟、(Y)步驟及(Z)步驟之後分別進行。
在TFT的製造上,氧化物半導體薄膜的成膜及熱處理條件和在該氧化物半導體薄膜表面被形成的保護 膜的成膜條件,會對氧化物半導體薄膜的品質帶來很大的影響。於是,藉由以該方式在上述(X)~(Z)各步驟之後分別進行測定及評價,可以順著製造過程達成有效率的品質管理。
最好是,上述氧化物半導體薄膜是包含銦、鎵、鋅及氧、將上述螢光能量X1設為3.3eV±0.2eV、將上述螢光能量X2設為2.5eV±0.3eV、及將上述螢光能量X3設為1.9eV±0.3eV;以上述基準形成:上述(X)步驟後的強度比I2/I1為2.0以上15.0以下、及/或I3/I1為3.0以上30.0以下,上述(Y)步驟後的強度比I2/I1為5.0以上30.0以下、及/或I3/I1為15.0以上80.0以下,上述(Z)步驟後的強度比I2/I1為6.0以上20.0以下、及/或I3/I1為25.0以上70.0以下。
在IGZO薄膜的製造上,藉由具體地在各步驟一一採用上述基準,就可以進行更為良好的品質管理。
在(A)步驟時,可以讓上述氧化物半導體薄膜在閘極絕緣膜的表面被成膜。再者,在(A)步驟時,也可以在上述氧化物半導體薄膜的表面讓保護膜被成膜。藉由對這樣的成膜狀態的薄膜進行測定及評價,可以使製造過程每一品質管理變得較容易。
在此,「能量位準」係指電子取得的能量的數值,不僅是缺陷位準、受體能階、施體能階等,還包含價電子帶及傳導帶。
藉由以本發明之方式採用被激發的冷光的發光強度(最好是峰值強度),能夠用非破壞性的且非接觸性、簡便地評價(預測‧推定)氧化物半導體薄膜之應力耐受性(△Vth)。
最好是,藉由採用冷光的、於複數能量位準間所產生的各冷光所對應之能量的強度比(最好是峰值強度比),能夠精確度更佳地評價(預測‧推定)應力耐受性(△Vth)。
若採用本發明之評價方法,就能夠在氧化物半導體薄膜的材料開發階段,簡易地於短時間下、且低成本進行評價種種組成或濃度的氧化物半導體薄膜的應力耐受性。此外,若採用本發明之評價方法,就能在液晶顯示裝置等的製造線,於線上短時間地進行評價氧化物半導體薄膜的應力耐受性,再者由於能夠以非接觸型來執行,所以能使產出率提升等、讓生產性提升,能夠適切地進行氧化物半導體的品質管理。
1‧‧‧TFT
2‧‧‧基板
3‧‧‧閘極電極
4‧‧‧閘極絕緣膜
5‧‧‧氧化物半導體薄膜
6‧‧‧保護膜
7‧‧‧源極電極
8‧‧‧汲極電極
9‧‧‧保護膜
10‧‧‧接觸孔
圖1係顯示在本發明之品質管理方法下被測定的螢光光譜之模式圖。
圖2係顯示本發明之品質管理方法的對象之氧化物半導體薄膜之帶隙(band gap)等之模式圖。
圖3係實施例1所用之TFT的模式的剖面圖。
圖4係實施例1(試料1)之光譜圖。
圖5係實施例2(試料2)之光譜圖。
圖6係實施例3(試料3)之光譜圖。
圖7係實施例4(試料4)之光譜圖。
圖8係顯示實施例5所用之試料1~3之陰極發光光譜之變化圖。
圖9係顯示在實施例6將預退火時間設在5~120分鐘的範圍內變化的陰極發光光譜的變化圖。
圖10係顯示在實施例6中各退火時間之峰值強度比(P1/P2)、與應力耐受性(△Vth)之關係圖。
本發明之第1特徵部分之點,在於作為將氧化物半導體薄膜的應力耐受性以非破壞性的且非接觸性、簡便地予以評價(預測‧推定)之指標,是採用對氧化物半導體薄膜被形成的試料照射激發光或者電子線而被激發之冷光的發光強度。最好是,上述冷光之中,採用1.6~1.9eV範圍下觀察到的發光強度L1(更好是峰值強度P1),作為應力耐受性評價的指標。藉此,就能大致把握到氧化物半導體薄膜之應力耐受性的優劣(例如合否的判定等)。亦即,如後述實施例1所示方式,於上述範圍觀察到之峰值強度P1、與氧化物半導體薄膜之應力耐受性(△Vth),係具有大致良好的相關關係,有P1愈大則 △Vth也愈大(亦即,應力耐受性降低)之傾向。因而,P1,係有助於作為簡便且定性地評價得到氧化物半導體薄膜的應力耐受性之指標。
本發明之第2特徵部分在於,作為精確度更佳地評價氧化物半導體薄膜之應力耐受性之指標,採用從氧化物半導體薄膜被激發的冷光的、於複數的能量位準間產生的各冷光所對應之能量的強度比之點。最好是,上述強度比,將1.6~1.9eV的範圍下觀察到的發光強度L1、與能帶間遷移所對應的在3.0~3.2eV的範圍下觀察到的發光強度L2兩者之發光強度比(L1/L2),用作應力耐受性評價之指標。更好是,將上述發光強度L1的峰值強度P1、與上述發光強度L2的峰值強度P2兩者之峰值強度比(P1/P2),用作應力耐受性評價之指標。藉此,可以精確度更佳地評價氧化物半導體薄膜之應力耐受性。
以下,簡單地說明本發明之緣起。
本發明人等,為了達成上述目的,一直重複檢討。結果,作為評價氧化物半導體薄膜的應力耐受性(△Vth)之指標,找到使用對氧化物半導體薄膜被形成的試料照射激發光或電子線而被激發的冷光的發光強度(最好為峰值強度)是有效的。具體而言,判明從氧化物半導體薄膜被激發的冷光之中,特別是在1.6~1.9eV的範圍下觀察到的發光強度L1(最好為峰值強度P1)、與△Vth,大體上是具有良好的相關關係。亦即,明白△Vth愈小而應力耐受性愈佳,顯示△Vth變小,上述L1(或 P1)也會隨之變小之傾向。
另一方面,判明實際上如前所述僅採用冷光的發光強度〔特別是在1.6~1.9eV的範圍所觀察到的發光強度L1(或峰值強度P1)〕,會有未必能正確地評價應力耐受性之場合。這是考慮到,本發明評價對象之冷光是具有容易受到為應力耐受性因素之發光位準以外的因子(例如,半導體薄膜的非發光位準等)的影響的屬性。在此,更進一步檢討之結果,判明如果以在複數的能量位準間產生的各冷光所對應的能量的強度比用作應力耐受性評價的指標,是能夠精確度更佳地評價應力耐受性。
具體而言,作為上述強度比,可列舉上述之L1(或P1);與在上述L1(或P1)以外的分析地點、該分析地點的範圍內的光譜形狀是與上述L1(或P1)一致(光譜重疊)之分析地點觀察到的發光強度Q2(或峰值強度Q3)之強度比〔L1/Q2(或者P1/Q3)〕。
最好是,作為上述強度比,採用上述之L1、與在能帶間遷移所對應的3.0~3.2eV的範圍下觀察到的發光強度L2兩者之發光強度比L1/L2。更好是,採用上述之P1、與上述發光強度L2的峰值強度P2兩者峰值強度比(P1/P2)。如後述之實施例所示,可知,上述強度比係與實際的應力耐受性(△Vth)具有極為良好的相關關係,若把上述強度比用作應力耐受性評價的指標,則可以精確度更佳地評價氧化物半導體薄膜的應力耐受性。
在此,以能帶間遷移所對應的3.0~3.2eV的 範圍下觀察到的發光強度L2或峰值強度P2當作基準之理由係根據以下的理由。亦即,由於上述範圍的發光係基於能帶構造,所以該範圍的發光強度便與半導體的膜質本身具有相關性。因此,在被算出前述之發光強度L1或峰值強度P1較低之場合下,其原因是因為氧化物半導體薄膜的膜質不佳,抑或並非依存於氧化物半導體薄膜的膜質而是實際上發光強度或峰值強度較低,可以藉由採用以上述L2或P2被規格化的上述強度比而判別,所以能夠正確地評價顯示裝置的可信賴性。
本發明之評價方法係包含:對上述試料照射激發光時,測定因該激發光被激發之光致發光(photoluminescence),根據該發光強度,進行評價氧化物半導體薄膜的應力耐受性之方法(第1型態),與對上述試料照射電子線時,測定因該電子線被激發的陰極發光,根據該發光強度,進行評價氧化物半導體薄膜的應力耐受性之方法(第2型態)。第1型態方面採用激發光、第2型態採用電子線之點上雖然不同,但都是根據被激發的冷光的發光強度來評價氧化物半導體薄膜的應力耐受性,發光機制上是相同的。
如反覆敘述,本發明方面,特別是採用在特定能量的範圍下觀察到的發光強度(或者峰值強度)作為應力耐受性之指標。例如在本說明書之「在1.6~1.9eV的範圍下觀察到的發光強度(L1)」,係意味在上述的能量範圍內觀察到的發光強度,包含推定上述範圍內之發光 強度的平均值或光譜形狀(峰值的形)後被算出的面積等。另一方面,本說明書之「在1.6~1.9eV的範圍下觀察到的峰值強度(P1)」,係意味在上述能量範圍內觀察到的發光強度的最大值(極大值)。又,根據發光光譜的形狀有可能是無法得到明確的峰值,這場合下,能夠利用能量位準等來特定該位置。
上述之中,由以下的觀點,推薦採用推定發光強度的平均值或光譜形狀後被算出的面積等之發光強度作為指標。本發明之場合,在發光光譜觀察到的峰值大多會形成寬闊(broad)的形狀,這一般上係意味由相同原因所形成的缺陷受構造的搖晃而變寬。由於這搖晃情況之不同,即使於相同峰值強度下仍會得到不同幅度的發光光譜(半值幅),因此,採用峰值強度作為指標時,則有錯估缺陷量總量之疑慮。因而,考慮到這點,物理上,以上述方式尋求推定光譜形狀(峰值的形)後被算出的面積等是較為正確的。另一方面,就測定簡便度之意思方面,推薦採用峰值強度作為指標。根據由本發明人等到此為止的調查,成為對象之氧化物半導體,就是把握住光譜形狀幾乎沒有改變的見解之緣故。
同樣的理由,也可以說明本說明書之「在3.0~3.2eV的範圍下觀察到的發光強度(L2)」以及「在3.0~3.2eV的範圍下觀察到的峰值強度(P2)」。
此外,算出強度比所採用之「在能帶間遷移所對應之3.0~3.2eV的範圍下觀察到的發光強度L2」, 係意味基本上在能帶間遷移所對應之範圍下觀察到的所有發光強度。例如,以滿足上述要件為限,能夠採用在3.1eV附近觀察到的光譜的發光強度作為L2。此外,以滿足上述要件為限而若干逸脫「3.0~3.2eV」的範圍者(例如,2.5~3.5eV左右)也是本發明的範圍所包含之趣旨。
以下,採用上述指標,針對氧化物半導體薄膜的應力耐受性之評價方法詳細加以說明。
首先,準備形成氧化物半導體薄膜之試料。
作為上述氧化物半導體薄膜,最好是採用包含由銦、鎵、鋅以及錫所構成的群選擇而來的至少1種以上的元素之非晶質的氧化物半導體薄膜。這些元素可以單獨添加,也可以併用二種以上。具體而言,例如可舉出銦氧化物、銦-錫氧化物、銦-鋅氧化物、銦-錫-鋅氧化物、銦-鎵氧化物、鋅-鎵氧化物、銦-鎵-鋅氧化物、鋅氧化物等。該氧化物半導體薄膜,也可以含有上述各元素及氧以外之其他元素。作為其他元素,例如可舉出錳等。
上述氧化物半導體薄膜之厚度,例如,以20~100nm較佳,40~50nm更佳。
本發明所採用之上述試料,係在基板上讓上述氧化物半導體薄膜被形成之物。上述基板,可以採用本發明之技術領域上通常採用之各種基板,例如,可以採用厚度0.7mm左右、大小(面積)為被稱作第1世代~第10世代之從數十cm2起到超過數m2之液晶顯示裝置用玻璃基板等。
上述試料,可以是在基板上直接、讓上述氧化物半導體薄膜被形成,也可以是在基板上形成金屬膜等,在其上,讓上述氧化物半導體薄膜被形成。根據後者的試料,在對上述試料照射激發光或者電子線時,由於可以避開來自玻璃基板的螢光,而使精確度可更進一步提高。
對這樣的試料,照射激發光或者電子線。在氧化物半導體薄膜中,存在著造成應力耐受性降低的缺陷之場合,可以得到起因於該缺陷之發光強度。照射條件,最好是設定適於氧化物半導體薄膜的組成或膜厚等之激發光或電子線之照射條件,具體而言如以下所述。採用例如電子線之場合,將加速電壓設在5kV較佳,2kV左右更佳。用2kV左右的加速電壓被加速的電子會進入半導體中約40nm,而因為一般上所用的半導體膜厚為30~50nm左右,所以可作為半導體膜全體的評價。另一方面,作為激發光,推薦使用大於能帶隙(3.2eV)的光,最好是採用其他方式之半導體UV雷射、UV-LED、Hg-Cd雷射等。
其次,測定被激發的冷光,測定其發光強度。具體而言,在對上述試料照射激發光時,測定利用該激發光被激發的光致發光,另一方面,在對上述試料照射電子線時,測定利用該電子線被激發的陰極發光。作為各冷光的測定條件,例如,最好是用加速電壓2kV於室溫下進行測定。
當要執行本發明的評價方法時,推薦採用一 種測定裝置,具備對上述試料的測定部位照射激發光或電子線之照射裝置,與進行測定利用激發光或電子線的照射所發生之、起因於氧化物半導體薄膜中的缺陷的發光之發光裝置。上述測定裝置,最好是具備能夠橫跨可見光領域進行測定全光譜,從中,抽出在1.6~1.9eV的範圍下觀察到的峰值強度之處理裝置。此外,上述測定裝置,也能夠採用CCD(Charge Coupled Device,電荷耦合元件)、光電倍增管、光受光元件等的光檢知手段,與選擇性僅讓1.6~1.9eV的光透過的濾光器之組合。
上述處理裝置(抽出峰值強度等之裝置),最好是具有電腦、與平台控制器(stage controller)。其中的電腦,係具備CPU(Central Processing Unit,中央處理裝置)、記憶部、輸出入訊號的界面等,具有藉由CPU執行指定的程式而執行各種處理之功能。例如,電腦,同時進行輸出表示脈衝雷射以及對上述處理裝置之激發光的輸出時間之時間訊號,及將利用檢測手段被輸出的光譜的強度值紀錄到該電腦所具備之記憶部,及從在1.6~1.9eV的範圍下存在之寬的峰值算出峰值強度。而平台控制器則具有藉由依從來自電腦的指令控制雙軸平台,進行氧化物半導體薄膜試料的測定部位的定位控制之功能。
具體而言,以上述第1型態之方式採用激發光作為激發手段,利用光致發光之評價方法,最好是採用一種測定裝置,具備激發用的雷射光源、與測定起因於利用激發光的照射所發生的氧化物半導體薄膜中的缺陷之發 光之裝置。在上述測定裝置,能夠裝備分光器,並且,橫跨可見光領域測定全光譜,最好是具備可從其中抽出在1.6~1.9eV的範圍下觀察到的峰值強度之功能。此外,上述測定裝置,也能夠採用CCD、光電倍增管、光受光元件等的光檢知手段,與選擇性僅讓1.6~1.9eV的光透過的濾光器之組合。在光路,最好是具備反射鏡及聚光透鏡,藉此,能夠有效率地收集發光之冷光。
上述第1型態所採用的激發用雷射光源,係輸出激發光之光源,最好是使用以例如波長349nm、功率(脈衝能量)1μJ/pulse、脈衝幅15ns左右、光束直徑1.5mm左右的脈衝狀紫外光(YLF雷射第三高頻波等)作為激發光射出之半導體雷射等等之脈衝雷射光。上述波長(紫外光的波長)之浸透長約200nm,相較於實施例的氧化物半導體薄膜試料的膜厚(100nm)為同程度。
又,上述脈衝雷射的輸出光(激發光),具有氧化物半導體薄膜試料的能帶隙程度以上的能量者即可,而上述YLF雷射第三高頻波脈衝雷射之外,也能利用He-Cd雷射、氬離子雷射等作為可以照射連續光的雷射光源。在此,激發光要具有氧化物半導體薄膜試料的能帶隙以上的能量,因為對於供以該試料使冷光發生用的電子-正孔對的形成是必要的。
由上述試料發光之冷光(第1型態方面為光致發光),係用鏡子被反射‧聚光、到達檢地部。這時,採用具橢圓面的鏡子的話,由於能夠將冷光聚集在焦點所 以較佳。在焦點,設置著光纖的射入口,發光的冷光係被導致分光器進行波長分解,各光譜的每一發光強度都被記錄下來。
另一方面,以上述第2型態之方式採用電子線作為激發手段、利用陰極發光之評價方法,係讓設置在真空中的電子槍所發射的電子被聚焦、照射到試料。採用電子線之場合,因為能夠利用通常的掃描型電子顯微鏡、空間分解能高,所以相較於採用激發光之上述第1型態,可以期待較高的評價性能。
以上,針對關於本發明之氧化物半導體薄膜的評價方法加以詳述。
本發明,也包含將上述評價方法適用於在基板上形成氧化物半導體薄膜後之製造步驟的任何步驟以進行氧化物半導體薄膜的品質管理之方法。藉由以該方式將上述評價方法適用於上述製造步驟之任何步驟,可以回饋氧化物半導體薄膜的電性特性(應力耐受性)評價後的結果、調整製造條件等以進行膜質的管理,因而,能夠適切地進行氧化物半導體的品質管理。
在此,上述「任何步驟」,係意味在基板上形成氧化物半導體薄膜後的任意步驟。具體而言,可以例如在往基板上形成了氧化物半導體薄膜後,就進行上述評價方法,或者,對於已在基板上形成的氧化物半導體薄膜,可以例如在進行用氧氣或水蒸氣之熱處理(預退火處理)之後進行上述評價方法,或者,也可以在鈍化絕緣膜 形成前進行。再者,上述評價方法,可以是在上述製造步驟之一步驟(一點;one-point)進行,或於二以上的步驟(複數點)進行亦可。此外,可以藉由掃描氧化物半導體薄膜被形成的基板並測定該基板全面,來測定氧化物半導體薄膜的面內分佈(同一基板面內的場所不同,Vth也會產生差異)。
在此,上述預退火處理,係為了提升氧化物半導體薄膜的膜質而採用之熱處理方法。較佳的預退火條件,也會因氧化物半導體薄膜的組成或製造條件等而得到不同的條件,適宜適切地設定即可,例如,可舉出壓力:大氣壓、氣體氛圍:大氣、含有水蒸氣氣體氛圍、100%氧氣氛圍;溫度:約250℃以上400℃以下;時間:約10分鐘~3小時等。如果採用本發明之評價方法,可以從上述較佳的預退火條件中提示可最為提高應力耐受性之預退火條件。
以下,邊參照適宜圖面、邊進而詳細說明本發明之氧化物半導體薄膜之品質管理方法之實施型態。
該氧化物半導體薄膜之品質管理方法,係具有(A)對上述氧化物半導體薄膜照射電子線,測定由此照射產生之螢光光譜之步驟,以及(B)基於上述螢光光譜進行薄膜評價之步驟。
作為上述氧化物半導體薄膜的厚度,並無特別受限定,可以採用例如10nm以上500nm以下之厚度。
上述氧化物半導體薄膜,係能夠採用被成膜 在玻璃等基板的表面者。此外,如以下詳述,為了在TFT的製造過程一一進行測定,可以採用TFT具有的各層被成膜後的狀態者。
上述電子線的照射及由該照射產生之螢光光譜的測定,係能夠採用周知的陰極發光測定機來進行。具體而言,電子線係能夠利用電子槍等進行照射。螢光光譜則能夠利用CCD(電荷耦合元件)或PMT(光電倍增管)等予以檢出(測定)。
根據該品質管理方法,就可藉由以該方式採用陰極發光測定機,於微小的領域下進行測定。此外,由於所照射的電子線的能量大,而也可以適用於直接光激發困難的寬能帶隙半導體(氧化物)薄膜。
(B)步驟
(B)步驟,係基於由上述陰極發光測定所得到的螢光光譜進行薄膜的評價。作為上述評價的基準,係採用於複數的能量位準間產生的各螢光所對應之能量X(波長)強度I的比。
又,該強度I,最好是以圖1所示之設定橫軸為能量X(波長)、縱軸為強度I之螢光光譜之極大值(峰值)來表示。由於以此方式採用極大值可使強度的特定變得較容易等,而能夠進行有效率的評價或管理。不過,極大值(峰值)不能明白地表示之場合下,利用能量位準等來特定該位置即可。
該品質管理方法,由於是對氧化物半導體薄膜而言進行陰極發光測定((A)步驟)、用該螢光光譜的強度比進行氧化物半導體薄膜的評價((B)步驟),所以儘管電晶體尚未完成,也能在其每一製造步驟進行測定及評價。
在上述能量的強度,將在傳導帶與價電子帶之間產生的螢光所對應的能量X1的強度設為I1,將在其他的能量位準間產生的螢光所對應的一或複數之能量X2、X3、…Xm的強度分別設為I2、I3、…Im(m為2以上的整數),作為上述強度比,採用Im/I1較佳。
在此,為了說明該理論,首先,參照圖2以說明陰極發光測定的原理。射入試料(氧化物半導體薄膜)之電子的一部份,係被使用於將存在於價電子帶(VB)或受體能階等之電子激發到傳導帶(CB)或施體能階,結果,電子(e-)-洞(h)對被生成。電位-洞對係以圖2所示方式通過能帶間(BG)或施體能階、受體能階、缺陷位準等並再結合,產生螢光。
電子線往試料的射入深度(Re),係能以下記數式求出。
[數式1]Re=27.6AE 1.67/Z 0.9 ρ m
在此,Z為原子數、A為原子量、E為射入電 子的能量、ρm為試料的密度。亦即,能夠利用所射入的加速電壓大小來改變電子的進入深度。例如,氧化物半導體薄膜為IGZO薄膜之場合,設定密度6.3g/cm3時,加速電壓8kV下深度為442nm、5kV下為202nm、3kV下為86nm。
在此,在「固體物理、VOL44、P621(2009)」(以下,稱為非專利文獻1),記載著IGZO薄膜的能帶隙(BG)及傳導帶(CB)附近及價電子帶(VB)附近的缺陷位準等以及各個的缺陷密度。定量地測定該缺陷密度是困難的。於是,在本發明,採用螢光光譜的強度來評價能帶間被形成的缺陷位準等的存在狀態亦即半導體之品質。
又,基於上述非專利文獻1的記載,IGZO之各螢光的能量,傳導帶與價電子帶之間(能帶隙:BG)產生的螢光所對應之能量X1為3.3eV±0.2eV左右,於其他能量位準間產生的螢光所對應之能量X2為2.5eV±0.3eV左右,能量X3為1.9eV±0.3eV。
於是,藉由採用該等能量的強度比,能夠較為容易地管理‧評價IGZO等氧化物半導體薄膜的應力耐受性等的品質。該理由,係上述強度比可考慮到表示缺陷位準等的發生(存在)狀態或其密度,而該缺陷位準等的發生等都關係到應力耐受性等之TFT品質的低下。另一方面,因應缺陷位準等的密度決定所對應之螢光強度。從而,以例如能帶隙所對應的螢光強度(I1)作為基準,藉 由觀測於其他能量位準間產生的螢光強度,能確認在氧化物半導體薄膜所發生之缺陷位準等的發生狀態等,藉由監測該數值可以管理品質。
特別是,考慮到以傳導帶與價電子帶之間的能帶隙所對應的能量的強度作為基準之此強度比Im/I1,係與在氧化物半導體薄膜被形成的各位準的狀態等之關連性高。從而,藉由採用這強度比,可以進行更加正確的評價。
強度比Im/I1,可以僅採用例如I2/I1一組的比,亦可採用稱I2/I1及I3/I1之複數組的比。此外,作為評價的基準,上述強度比可以設定指定範圍內、僅決定上限值或下限值等。上述下限值或上限值,因應對象之氧化物半導體薄膜的物性(能帶隙、受體能階、施體能階等之數值等)而適宜設定即可。
又,作為上述強度比,係能採用以I1作為分母的Im/I1以外的比,例如I3/I2等。
該品質管理方法,最好是在TFT的每一製造過程的適當時間進行。具體而言,可以是在具有(X)將氧化物半導體薄膜予以成膜的步驟、(Y)將這氧化物半導體薄膜加以退火的步驟,及(Z)在被退火的上述氧化物半導體薄膜的表面將保護膜予以成膜的步驟之TFT的製造過程,將上述(A)步驟及(B)步驟,在(X)步驟、(Y)步驟及(Z)步驟之後分別進行。
在TFT的製造上,氧化物半導體薄膜的成膜 及熱處理條件和在該氧化物半導體薄膜表面被形成的保護膜的成膜條件,會對氧化物半導體薄膜的品質帶來很大的影響。於是,藉由以該方式在上述(X)~(Z)各步驟之後分別進行測定及評價,可以順著製造過程達成有效率的管理。
又,以該方式每每在(X)~(Z)各步驟之後進行(A)步驟及(B)步驟,上述氧化物半導體薄膜包含銦、鎵、鋅及氧(IGZO)之場合下,最好是將上述能量X1設為3.3eV±0.2eV、將上述能量X2設為2.5eV±0.3eV、及將上述能量X3設為1.9eV±0.3eV;以上述基準,把上述(X)步驟後的強度比I2/I1設為2.0以上15.0以下、及/或I3/I1設為3.0以上30.0以下,把上述(Y)步驟後的強度比I2/I1設為5.0以上30.0以下、及/或I3/I1設為15.0以上80.0以下,把上述(Z)步驟後的強度比I2/I1設為6.0以上20.0以下、及/或I3/I1設為25.0以上70.0以下。此外,最好是I2/I1及I3/I1之雙方是滿足各範圍。
作為上述基準,最好是進而把上述(X)步驟後的強度比I2/I1設為2.0以上8.0以下、及I3/I1設為3.0以上20.0以下,把上述(Y)步驟後的強度比I2/I1設為5.0以上15.0以下、及I3/I1設為15.0以上50.0以下,把上述(Z)步驟後的強度比I2/I1設為6.0以上10.0以下、及I3/I1設為25.0以上40.0以下。
在IGZO薄膜的製造上,藉由具體地在各步驟 一一採用上述基準,就可以進行更為良好的品質管理。
又,在各個(X)~(Z)步驟之後,進行(A)步驟之場合,通常,讓上述氧化物半導體薄膜被成膜在閘極絕緣膜的表面。再者,在(Z)步驟後,進行(A)步驟之場合則在上述氧化物半導體薄膜的表面讓保護膜被成膜。藉由對這樣的成膜狀態的薄膜進行測定及評價,可以使製造過程每一品質管理變得較容易。
上述TFT的製造,係能以周知的方法進行。具體而言,得到圖3所示之TFT1,係能利用例如:在基板2表面將成為閘極電極3之膜進行成膜之步驟,將上述膜圖案化、得到閘極電極3之步驟,將被覆上述閘極電極3之閘極絕緣膜4進行成膜之步驟,在閘極絕緣膜4的表面將氧化物半導體薄膜5進行成膜之步驟((X)步驟),將該氧化物半導體薄膜5進行退火(annealing)之步驟((Y)步驟),在被退火的氧化物半導體薄膜5的表面將保護膜6進行成膜之步驟((Z)步驟),將該保護膜6圖案化之步驟,將成為源極電極7或汲極電極8之膜進行成膜之步驟,將上述膜圖案化、得到源極電極7及汲極電極8之步驟,將位於最表面之保護膜9進行成膜之步驟,形成接觸孔(contact hole)10之步驟,以及將全體再度退火之步驟。
成為各電極的膜、保護膜及絕緣膜,係能夠以周知的方法,例如濺鍍法、蒸鍍法等進行成膜。此外,圖案化或接觸孔的形成,也可以藉由周知的方法,例如光 微影法、濕式或乾式蝕刻來進行。
(X)步驟之上述氧化物半導體薄膜5的成膜,也能利用例如濺鍍法來進行。當要採用濺鍍靶進行濺鍍時,最好是將基板溫度設為室溫、適切地控制氧氣添加量來進行。氧氣添加量,因應濺鍍裝置的構成或靶組成等適切地控制即可,但最好是以氧化物半導體薄膜的載子濃度成為1015~1016cm-3之方式添加氧氣量。
(Y)步驟之對氧化物半導體薄膜5的退火(預退火處理),係能夠使氧化物半導體薄膜的膜質提升。該退火處理,係能在例如100%氧氣氛圍的大氣壓下進行。作為該處理時間,例如10分鐘以上3小時以下;作為處理溫度,例如300℃以上400℃以下。
如以上說明,根據本發明之氧化物半導體薄膜之品質管理方法,就能藉由在每一薄膜電晶體的製造過程直接的測定而進行。從而,根據該品質管理方法,就可以在每一製造步驟進行監測,結果,能夠提高TFT的產出率、進行有效率的生產。
實施例
以下,藉由實施例進而詳細地說明本發明,但本發明並不以這些實施例為限。
〔製造例1~4〕
按以下的程序作成TFT,於步驟途中,依照本發明的 品質管理方法進行測定及評價。
首先,在玻璃基板(康寧公司製Eagle2000,直徑100mm×厚度0.7mm)上,將鈦(Ti)薄膜(膜厚100nm)成膜化作為閘極電極,以周知的方法予以濺鍍後得到閘極電極。鈦薄膜,係使用純鈦的濺鍍靶並利用DC濺鍍法而形成的。
其次,將閘極絕緣膜SiO2(膜厚200nm)進行成膜。閘極絕緣膜係採用電漿CVD法,於載子氣體(carrier gas):SiH4與N2O之混合氣體、成膜功率:100W、成膜溫度:300℃成膜化。
其次,將氧化物半導體薄膜利用濺鍍法成膜化((X)步驟)。作為氧化物半導體薄膜,採用IGZO(銦:鎵:鋅組成比=1:1:1)。濺鍍所使用之裝置係ULVAC公司製「CS-200」,濺鍍條件係如以下。
基板溫度:室溫
氣壓:1~5mTorr
氧氣分壓:O2/(Ar+O2)=4%
膜厚:50~150nm
如上述做法將氧化物半導體薄膜成膜化之後,利用光微影法及濕式蝕刻進行圖案化。作為濕式蝕刻液,係使用關東化學製「ITO-07N」。又,本實施例中,針對進行實驗之所有氧化物半導體薄膜,並無因濕式蝕刻所形成之殘渣、確認能夠適切地蝕刻。
在圖案化氧化物半導體膜之後,為了使膜質 提升而進行預退火處理((Y)步驟)。預退火,係在100%氧氣氛圍、大氣壓下,以350℃進行1小時。
其次,將保護膜(蝕刻停止層)利用電漿CVD法加以成膜化((Z)步驟)。其次,將該保護膜以周知的方法圖案化。
其次,使用純鉬,利用DC濺鍍法將源極‧汲極電極用鈦薄膜進行成膜(膜厚100nm)、圖案化。該源極‧汲極電極用鈦薄膜的成膜及圖案化方法,係與上述閘極電極之場合相同。其次,於丙酮液中加上超音波洗淨器以將不要的光阻劑除去,做成TFT的通道長10μm、通道幅200μm。
以該方式形成源極.汲極電極之後,形成供保護氧化物半導體薄膜用之保護膜。作為保護膜,係採用SiO2(膜厚200nm)與SiN(膜厚200nm)之層積膜(合計膜厚400nm)。上述SiO2及SiN的形成,係藉由採用SAMCO製「PD-220NL」之電漿CVD法來進行。具體而言,在利用N2O氣體進行電漿處理之後,依序形成SiO2及SiN膜。對於SiO2膜的形成採用N2O及SiH4之混合氣體,對於SiN膜的形成採用SiH4、N2及NH3之混合氣體。任一場合下都將成膜功率設為100W、將成膜溫度設為150℃。
其次,利用光微影法及乾式蝕刻,在保護膜形成供電晶體特性評價用探針用之接觸孔。
最後,進行後退火。後退火,係在100%氮氣 氛圍、大氣壓下,以250℃進行1小時。以這做法使各TFT完成。
又,製造例1~4,如表1所示僅使氧化物半導體成膜氣壓、預退火或保護膜(蝕刻停止層)之有無改變,進行4型式的製造。又,表中的「×」,係表示並未進行各個的處理。
針對如此做法所得到之各TFT,以以下做法來調查應力施加前後之(1)電晶體特性(汲極電流(Id)-閘極電壓(Vg)特性),和(2)閾值電壓(Vth)、SS值及載子移動度的變化。
(1)電晶體特性的測定
電晶體特性的測定,係使用National Instruments公司製「4156C」之半導體參數分析儀。詳細的測定條件如以下。
源極電壓:0V
汲極電壓:10V
閘極電壓:-30~30V(測定間隔:1V)
(2)應力耐受性的評價(施加光照射+負偏壓以作為應力)
本實施例中,模擬實際上面板驅動時的環境(應力),進行邊對閘極電極施加負偏壓邊照射光之應力施加試驗。應力施加條件係如以下。光源,選擇被用於顯示器 背光之白色光。
閘極電壓:-20V
基板溫度:60℃
光應力
光源:白色LED(PHILIPS製「LXHL-PW01」)
照度(TFT被照射到的光的強度):25,000NIT
光照射裝置:Yang電子製YSM-1410
應力施加時間:2小時
在此,閾值電壓,可以說是電晶體從OFF狀態(汲極電流(Id)低的狀態)移行到ON狀態(汲極電流高的狀態)時的閘極電壓(Vg)的數值。本實施例中,汲極電流,以ON電流與OFF電流之間在1nA附近時的電壓定義為閾值(Vth)電壓,測定應力施加前後的閾值電壓之變化量(移位量;shift amount)。
此外,為了使汲極電流增加一位數而將必要的閘極電壓的最小值設為SS值。此外,載子移動度(電場效果移動度),可針對Id(Vg-Vth)(Vth=閾值電壓)的關係成立之領域(線形領域)而從Id(Vg-Vth)的斜率算出。
表1顯示各電晶體(試料1~4)的閾值移位的表。
(實施例1~4)
在以上各TFT製造過程,在(X)步驟、(Y)步驟及(Z)步驟之後分別進行陰極發光測定。
測定裝置係採用堀場製作所製「MP-Micro-M-IRP」,將利用來自電子槍被照射的電子的加速電壓為5kV的電子線所產生的螢光以CCD加以檢測,設定曝光時間30秒。
將表1記載的試料1~試料4的測定結果(光譜圖)分別顯示於圖4~圖7。
圖4(試料1)及圖5(試料2)係在(X)步驟後測定之光譜,圖6(試料3)係在(Y)步驟後測定之光譜,圖7(試料4)則是在(Z)步驟後測定之光譜。
在各氧化物(IGZO)薄膜,3個峰值(I1~I3)出現在3處,將各個數值顯示於表2。
由強度比I2/I1及I3/I1按以下的表3的基準來進行評價。
試料1方面I2/I1=1.3、I3/I1=0.6,在氧化物半導體成膜後的判定上為不良判定,電晶體的閾值移位也大。同樣地,試料2在預退火後的判定上、試料3在蝕刻停止層成膜後的判定上為不良判定。另一方面,試料4於全部的判定為良判定,閾值移位也小。
以該方式可知,依陰極發光測定之螢光光譜的強度比、與閾值移位具有相關性,能正好適用於品質管理。
(實施例5)
以下的實施例,係進行採用以電子線激發的陰極發光之評價方法(第2型態),但是,如上述,連採用以光激發的光致發光之評價方法(第1型態),發光機制也是相同的,可以得到與本實施例同等的評價結果。
(1)試料的製作
首先,製作非晶質的氧化物半導體薄膜(InGaZnO)的試料。具體而言,在玻璃基板(康寧公司製EAGLE XG:直徑4英吋)上,為了防止來自基板的發光,在將鉬膜依下述DC濺鍍條件成膜化後,將上述氧化物半導體薄膜以濺鍍法進行成膜。詳細的條件如以下。
(鉬膜之成膜條件)
成膜係於室溫下進行,設定投入功率為DC300W(純鉬濺鍍靶的尺寸:4英吋),成膜時的氣壓為2mTorr。成膜後的鉬膜厚度為100nm。
(氧化物半導體薄膜之成膜條件)
濺鍍靶的組成:InGaZnO4[In:Ga:Zn=1:1:1(原子比)]
基板溫度:室溫
氧化物半導體層的膜厚:100nm
氧氣添加量:O2/(Ar+O2)=4%(體積比)
其次,依下述條件進行預退火處理,得到氧化物半導體薄膜試料。
預退火條件:大氣壓、大氣中,溫度350℃、時間60分鐘。
(2)各試料的陰極發光測定
針對以此做法得到之試料,為了調查同一基板面內因電漿損傷之不同會造成的應力耐受性的影響,而準備從同一基板面內不同的場所切出的3個試料〔試料1(試料中心部)、試料2(試料1的上方)、試料3(試料1的下方)、大小各2cm〕,以以下之方式測定陰極發光光譜。
當測定時,採用下述之堀場製作所製的陰極發光測定裝置,將利用來自電子槍照射出之電子加速電壓2kV之電子線所產生之螢光,依下述之CCD檢測,進行測定可見光領域的發光光譜。曝光時間為60秒。
詳細的測定條件如以下。
‧觀察裝置:使用日立製作所製的電場放射型掃描電子顯微鏡(FE-SEM)S-4000
‧加速電壓:2kV
‧分析裝置:堀場製作所製的MP-Micro-IRP
回折格子:300本/mm,Blaze 600nm 波長分解能0.8nm以上、350~950nm
檢測器:CCD〔Andor Technology Ltd.製型式DU420A-OE、1024ch、200~1100nm〕
‧測定溫度:RT
針對上述各試料,將基於上述裝置測定之陰極發光光譜的變化顯示於圖8。如圖8所示,各試料,在約1.8eV附近具有寬的峰值強度,試料1的峰值強度P1為41CPS、試料2的峰值強度P1為125CPS、試料3的峰值強度P1為72CPS,峰值強度依高低順序為試料2>試料3>試料1。
(3)應力耐受性(△Vth)之評價 (3-1)TFT試料的製作
為了調查上述試料之應力耐受性,以以下方式製作TFT試料。
首先,在上述試料的製作所採用之玻璃基板上形成鉬閘極電極(厚度100nm)、閘極絕緣膜(SiO2:厚度250nm)。該等之形成條件係如以下。
(鉬閘極電極之形成條件)
採用DC濺鍍法將鉬膜予以成膜。成膜係於室溫下進行,設定投入功率為DC300W(純鉬濺鍍靶的尺寸:4英吋),成膜時的氣壓為2mTorr。
(閘極絕緣膜之形成條件)
採用電漿CVD法將SiO2膜予以成膜。詳細而言,在載子氣體:SiH4與N2O之混合氣體(N2O=100sccm、SiH4/N2=40sccm)、成膜功率:300W、成膜溫度:320℃ 下進行成膜。
其次,在上述閘極絕緣膜之上,依與上述「(1)試料之製作」相同條件下形成氧化物半導體薄膜(40nm)。之後,將氧化物半導體薄膜用濕式蝕刻(蝕刻劑為關東化學製ITO-07N)進行圖案化。在圖案化之後,隨即進行供氧化物半導體薄膜的膜質改善用之熱處理(預退火處理)。預退火處理條件,係與上述「(1)試料之製作」相同。
其次,在氧化物半導體膜表面,為了避免此後的過程損傷而將蝕刻停止層(ESL)在用CVD法形成(成膜溫度230℃)之後,進行圖案化。ESL係SiO2單層構造,膜厚為100nm。此外,ESL的圖案化,係利用微影術‧乾式蝕刻法來進行。乾式蝕刻係採用Reactive Ion Etching(RIE)法。蝕刻所採用之氣體為CHF3與Ar之混合氣體。
其次,形成鉬膜作為源極‧汲極(S/D)電極之後,進行圖案化。鉬膜的成膜條件,係與前述之鉬閘極電極相同,但鉬膜的厚度僅做成200nm。
其次,為了保護TFT全體而以PE-CVD(電漿CVD)法形成SiO2與SiN之層積膜作為鈍化(passivation)層。成膜溫度設為150℃。膜厚上,SiO2為100nm、SiN為150nm。之後,將接觸孔利用微影術‧乾式蝕刻法(乾式蝕刻為RIE)形成。具體而言,SiO2係於CHF3與Ar之混合氣體下,又,SiN係於SF6與Ar之 混合氣體下,分別地進行蝕刻後得到TFT試料。
(3-2)應力耐受性之測定(施加光照射+負偏壓以作為應力)
針對以該做法得到之TFT試料,實施以下的應力試驗,調查應力施加前後之汲極電流-閘極電壓特性(Id-Vg特性)。本實施例中,模擬實際上液晶面板驅動時的環境(應力),進行邊對試料照射光(白色光)、邊對閘極電極持續施加負偏壓之應力施加試驗。應力施加條件係如以下。光源,係模擬液晶顯示裝置之背光而使用白色LED,從試料裡面照射光。應力施加條件係如以下。
‧源極電壓:0V
‧汲極電壓:10V
‧閘極電壓:-20V
‧基板溫度:60℃
‧應力施加時間:如圖9所示,5分鐘、30分鐘、60分鐘、120分鐘
‧光源:白色LED(PHILIPTS公司製LED LXHL-PW01)25000nit
針對各試料,分別算出應力耐受性的指標之△Vth〔閾值電壓(汲極電流,ON電流與OFF電流之間為1nA附近時之電壓)之移位量〕。結果,試料1之△Vth為0.5V、試料2之△Vth為2V、試料3之△Vth為3.5V,按△Vth之高低順序為試料3>試料2>試料1。
如上述,△Vth愈小而應力耐受性愈佳。顯示裝置之領域方面,一般上把△Vth在大約0.5V附近作為基準來判定應力耐受性之合否,大多判定△Vth約0.5V以下者係應力耐受性良好,另一方面,△Vth超過約0.5V時則應力耐受性差。
基於上述的一般的判定基準,在將各試料之△Vth、與前述圖8的結果(各試料的峰值強度P1)對比之下,可知,兩者具有大致良好的相關關係。亦即,△Vth為最小且滿足上述判定基準之試料1的峰值強度P1,對即使試料1~3之中最小的,△Vth超過上述判定基準的上限之試料2、3的峰值強度P1,都沒比上述試料1的峰值強度P1大。因而,可知,峰值強度P1可以適用作為一種得以判定應力耐受性的合否之指標。
由以上之結果證實,根據本發明之評價方法,能夠精確度良好地評價於同一基板面內電漿損傷不同之試料間的面內△Vth的分佈。
(實施例6)
本實施例,係在上述實施例5,進行使預退火時間改變時的應力耐受性的評價。
首先,在上述實施例5的(1)試料的製作上,於以下所示之種種條件下進行預退火處理,得到以下的試料1~4。
試料1:預退火條件1(大氣壓、大氣中、溫度:350 ℃、5分鐘)
試料2:預退火條件2(大氣壓、大氣中、溫度:350℃、30分鐘)
試料3:預退火條件3(大氣壓、大氣中、溫度:350℃、60分鐘)
試料4:預退火條件4(大氣壓、大氣中、溫度:350℃、120分鐘)
針對以該做法得到之各試料,與上述實施例5同樣做法進行測定陰極發光光譜(約1.8eV附近的峰值強度P1)。各試料的測定部位,都是基板的中心部。
這些結果顯示於圖9。
以外,針對上述各試料1~4,分別算出上述約1.8eV附近的峰值強度P1、與約3.1eV附近的峰值強度P2之強度比(P1/P2),結果,試料1的強度比為12、試料2的強度比為11、試料3的強度比為8、試料4的強度比為10,依強度比的高低順序為試料1(預退火時間5分鐘)>試料2(預退火時間30分鐘)>試料4(預退火時間120分鐘)>試料3(預退火時間60分鐘)。
另一方面,與上述實施例5同樣做法製作TFT試料、與上述實施例5同樣做法分別算出△Vth時,試料1的△Vth為3.75V(預退火時間5分鐘)、試料2(預退火時間30分鐘)的△Vth為3.00V、試料3(預退火時間60分鐘)的△Vth為1.25V、試料4(預退火時間120分鐘)的△Vth為3.00V,依△Vth的高低順序為試料 1(預退火時間5分鐘)>試料2(預退火時間30分鐘)=試料4(預退火時間120分鐘)>試料3(預退火時間60分鐘)。
圖10顯示,針對各試料1~4,各預退火時間之峰值強度比(P1/P2)(圖中,■)、與應力耐受性(△Vth)(圖中,●)之關係。
由圖10可知,上述強度比(圖中,■)與△Vth(圖中,●)係具有極為良好的相關關係。亦即,預退火時間愈長〔試料1(5分鐘)→試料2(30分鐘)→試料3(60分鐘)〕,峰值強度比愈小、△Vth也愈小,但是,如試料4,預退火時間為120分鐘,卻相反地峰值強度比上升,△Vth也變大。
因而,本實施例之氧化物半導體薄膜之場合,可知,實際上即使不製作TFT只採用上述峰值強度比(P1/P2)也能精確度良好地評價出,若將預退火時間控制在上述5~120分鐘之中60分鐘的話,可以得到最高的應力耐受性。
又,針對試料4(預退火時間120分鐘),從圖9(峰值強度P1)與圖10(峰值強度比P1/P2)的結果,可瞭解以下情事。亦即,在以上述試料4的方式進行長時間的熱處理時,由於這影響會使薄膜全體的構造產生混亂,因此,結果使峰值強度P1顯著降低(參照圖9)。因而確認,僅根據峰值強度之判定,會造成試料4是應力耐受性最佳者,但是,藉由採用以峰值強度P2補 正之上述峰值強度比(P1/P2)來判定該P1,就能正確地評價應力耐受性。
由以上的結果證實,藉由將峰值強度比(P1/P2)用作指標,能夠精確度更佳地評價依照不同的預退火時間下的氧化物半導體薄膜的應力耐受性。
以上參照特定的實施樣態詳細說明本申請案,但對於該業者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正,此亦應是為落入本發明之範圍。
本申請案,係根據2012年3月16日提出的日本專利申請(特願2012-061258)、2013年1月15日提出的日本專利申請(特願2013-004708)、2013年3月18日提出的日本專利申請(特願2013-055795),其內容在此拿來以作參照。
〔產業上利用可能性〕
如以上說明,本發明之氧化物半導體薄膜之品質管理方法,係能夠正好適用於TFT製造步驟之品質管理。

Claims (7)

  1. 一種氧化物半導體薄膜之評價方法,包含對形成氧化物半導體薄膜的試料照射激發光或者電子線,基於被激發冷光的發光強度,進行評價前述氧化物半導體薄膜的應力耐受性之氧化物半導體薄膜之評價方法,其特徵係從前述氧化物半導體薄膜被激發的冷光之中,基於在1.6~1.9eV範圍被觀察的發光強度(L1),進行評價前述氧化物半導體薄膜的應力耐受性之氧化物半導體薄膜之評價方法。
  2. 如申請專利範圍第1項記載之氧化物半導體薄膜之評價方法,其中,根據在1.6~1.9eV的範圍下觀察到的峰值強度(P1),評價前述氧化物半導體薄膜的應力耐受性。
  3. 如申請專利範圍第1或2項記載之氧化物半導體薄膜之評價方法,其中,根據從氧化物半導體薄膜被激發的冷光的、在複數的能量準位間產生的各冷光所對應的能量的強度比,評價前述氧化物半導體薄膜的應力耐受性。
  4. 如申請專利範圍第3項記載之氧化物半導體薄膜之評價方法,其中,作為前述強度比,係採用在1.6~1.9eV的範圍下觀察到的發光強度(L1)、與能帶(band)間遷移所對應之3.0~3.2eV的範圍下觀察到的發光強度(L2)兩者之發光強度比(L1/L2)。
  5. 如申請專利範圍第4項記載之氧化物半導體薄膜之評價方法,其中,作為前述強度比,係採用在1.6~1.9eV 的範圍下觀察到的峰值強度(P1)、與能帶(band)間遷移所對應之3.0~3.2eV的範圍下觀察到的峰值強度(P2)兩者之峰值強度比(P1/P2)。
  6. 如申請專利範圍第1或2項記載之氧化物半導體薄膜之評價方法,其中,前述氧化物半導體薄膜係包含由銦、鎵、鋅、及錫所構成的群選擇而來的至少1種的元素之薄膜。
  7. 一種氧化物半導體薄膜之品質管理方法,其特徵係在將氧化物半導體薄膜形成到基板上後之半導體製造步驟的任何步驟,適用申請專利範圍第1或2項記載之評價方法。
TW102132197A 2013-01-15 2013-09-06 Evaluation method of oxide semiconductor thin film, and quality management method of oxide semiconductor thin film TWI553306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013004708 2013-01-15
JP2013055795A JP6204036B2 (ja) 2012-03-16 2013-03-18 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法

Publications (2)

Publication Number Publication Date
TW201428266A true TW201428266A (zh) 2014-07-16
TWI553306B TWI553306B (zh) 2016-10-11

Family

ID=51209267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132197A TWI553306B (zh) 2013-01-15 2013-09-06 Evaluation method of oxide semiconductor thin film, and quality management method of oxide semiconductor thin film

Country Status (4)

Country Link
US (1) US9316589B2 (zh)
JP (1) JP6204036B2 (zh)
TW (1) TWI553306B (zh)
WO (1) WO2014112153A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649819B (zh) * 2016-04-27 2019-02-01 日商神戶製鋼所股份有限公司 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6616304B2 (ja) * 2014-07-31 2019-12-04 株式会社半導体エネルギー研究所 半導体の評価方法
JP2016066788A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
JP5961314B2 (ja) * 2014-12-02 2016-08-02 株式会社神戸製鋼所 酸化物半導体薄膜の膜質管理方法
CN112987077B (zh) * 2021-03-22 2022-06-14 中国科学院近代物理研究所 低能离子束探测与离子束流强自平衡连锁控制系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2008191123A (ja) 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2010123872A (ja) * 2008-11-21 2010-06-03 Sony Corp 酸化物半導体層の非破壊検査方法、及び酸化物半導体層の作製方法
DE112010003968B4 (de) 2009-10-06 2016-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Einrichtung und Verfahren zum Messen einer Halbleiterladungsträgerlebensdauer
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5814558B2 (ja) * 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP5759425B2 (ja) 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649819B (zh) * 2016-04-27 2019-02-01 日商神戶製鋼所股份有限公司 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
US10475711B2 (en) 2016-04-27 2019-11-12 Kobe Steel, Ltd. Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality

Also Published As

Publication number Publication date
WO2014112153A1 (ja) 2014-07-24
TWI553306B (zh) 2016-10-11
JP6204036B2 (ja) 2017-09-27
US20150355095A1 (en) 2015-12-10
JP2014158004A (ja) 2014-08-28
US9316589B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
TWI553306B (zh) Evaluation method of oxide semiconductor thin film, and quality management method of oxide semiconductor thin film
JP6152348B2 (ja) 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
CN103354241A (zh) 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
KR20130018300A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
TWI525838B (zh) Thin film transistor
JP2015142047A (ja) 積層構造、その製造方法及び薄膜トランジスタ
KR102086442B1 (ko) 산화물 반도체 박막의 품질 평가 방법, 및 상기 산화물 반도체 박막의 품질 관리 방법, 그리고 해당 품질 평가 방법을 이용하는 반도체의 제조 장치
Hou et al. Photoluminescence of monolayer MoS 2 modulated by water/O 2/laser irradiation
JP2015032655A (ja) 薄膜トランジスタ
TWI652749B (zh) A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
Cho et al. Deep level states and negative photoconductivity in n-ZnO/p-Si hetero-junction diodes
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
WO2016088491A1 (ja) 酸化物半導体薄膜の膜質管理方法
JP2015179828A (ja) 酸化物半導体薄膜の評価方法
JP2020092116A (ja) 薄膜トランジスタのストレス耐性の予測方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees