TWI552233B - An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film - Google Patents

An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film Download PDF

Info

Publication number
TWI552233B
TWI552233B TW104122850A TW104122850A TWI552233B TW I552233 B TWI552233 B TW I552233B TW 104122850 A TW104122850 A TW 104122850A TW 104122850 A TW104122850 A TW 104122850A TW I552233 B TWI552233 B TW I552233B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
thin film
semiconductor thin
parameter
Prior art date
Application number
TW104122850A
Other languages
English (en)
Other versions
TW201614737A (en
Inventor
Nobuyuki Kawakami
Kazushi Hayashi
Toshihiro Kugimiya
Mototaka Ochi
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201614737A publication Critical patent/TW201614737A/zh
Application granted granted Critical
Publication of TWI552233B publication Critical patent/TWI552233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

氧化物半導體薄膜、及於前述氧化物半導體薄 膜的表面具有保護膜的積層體的品質評價方法、及氧化物半導體薄膜的品質管理方法
本發明是有關於一種適合於液晶顯示器(display)或有機電致發光(Electroluminescence，EL)顯示器等顯示裝置中所用的薄膜電晶體(Thin Film Transistor，TFT)的半導體層用氧化物(以下稱作「氧化物半導體薄膜」)、及於該氧化物半導體薄膜的表面具有保護膜的積層體的品質評價方法及氧化物半導體薄膜的品質管理方法。詳細而言，本發明是有關於一種藉由接觸式方法或非接觸式方法，對因氧化物半導體薄膜的膜中缺陷或者與形成在該氧化物半導體薄膜表面的保護膜的界面缺陷引起的不良進行測定，以對具有該氧化物半導體薄膜的積層體的品質進行評價的技術、及該氧化物半導體薄膜的品質管理方法。
非晶質氧化物半導體薄膜具有高的載子遷移率(carrier mobility)，光學帶隙(bandgap)大，能以低溫成膜。因此，非晶質氧化物半導體薄膜被期待適用於要求大型/高解析度/高速驅動的下一代顯示器或者透明顯示器或柔性顯示器(flexible display)中所用的低耐熱性的樹脂基板等。
氧化物半導體薄膜中，尤其包含銦(In)、鎵(Ga)、鋅 (Zn)及氧(O)的非晶(amorphous)氧化物半導體薄膜(以下，有時稱作「In-Ga-Zn-O」或「IGZO」)具有非常高的載子遷移率，因此受到廣泛使用。
然而，已知氧化物半導體薄膜會因成膜步驟及隨後的熱處理導致電子狀態發生變化，從而對TFT的品質造成影響。例如，容易因在成膜步驟中產生的晶格缺陷或膜中的氫而導致支配TFT特性的載子濃度發生大幅變化，從而導致TFT特性產生不均。因此，在顯示裝置等的製造步驟中，考慮到生產性提高的觀點，關鍵在於對氧化物半導體薄膜的特性進行評價，並反饋(feedback)其結果以調整製造條件，從而進行TFT的品質管理。
作為不附加電極而採用非接觸式方法來對氧化物半導體薄膜的遷移率進行評價的方法，本發明者等人在專利文獻1中揭示了下述方法，即：藉由微波光導電衰減法(以下，有時稱作「μ-PCD(microwave photoconductivity decay)法」)，來定性或者定量地評價氧化物半導體薄膜的遷移率。
然而，在使用氧化物半導體薄膜的TFT中，作為電晶體特性，不僅要求基本的遷移率，關鍵還在於抑制亮度不均、色偏、顯示不良等製品不良。因此，亦要求針對光照射或電壓施加等應力(stress)的耐性(以下，有時稱作「應力耐性」)優異，所述光照射或電壓施加為該些製品不良的成因。所謂應力耐性，是指：即便對電晶體等半導體元件施加應力，例如持續照射光或者持續施加閘極(gate)電壓，仍具有良好的特性。
作為應力耐性之一，在汲極(drain)電流-閘極電壓特性(以下，有時稱作「I-V特性」)中，可列舉臨限值電壓(Threshold Voltage，Vth)不發生偏移(shift)，即，應力施加前後的Vth的變化量(以下，有時稱作「△Vth」)小。例如在有機EL顯示器中，在使有機EL元件發光的期間，將對驅動TFT的閘極電極持續施加正電壓(以下，有時稱作「正偏壓(bias)」)。因此，會造成Vth發生變化，從而開關(switching)特性發生變化的問題。液晶電視(television)中，來自背光源(backlight)的光被照射至TFT。因此，除了負電壓(以下，有時稱作「負偏壓」)以外，若持續受到光照射，則會造成Vth發生變化，從而開關特性發生變化的問題。
除了所述以外，作為與正偏壓相關的應力耐性，亦需要初始反覆特性優異。所謂初始反覆特性，是指：在製造TFT後，多次測定I-V特性時，根據在最初的測定時獲得的I-V特性而算出的Vth與根據在多次測定後獲得的I-V特性而算出的Vth之差。Vth之差越小，則初始反覆特性越佳。
進而，作為與正偏壓相關的應力耐性，亦必須將TFT的Vth抑制在適當的範圍內。若Vth的值為負(minus)值，則在未施加閘極電壓時會有電流流動，因此消耗電力增加。另一方面，若Vth的正值過大，則TFT的動作將需要大的電壓。
若開關特性如此般發生變化，則會導致顯示裝置自身的可靠性下降，因此迫切希望提高應力耐性。
而且，除了所述以外，還報告有TFT特性會產生大的差 異的製程(process)條件。例如在非專利文獻1中揭示了：根據被用於所述TFT的閘極絕緣膜的種類，將氧化物半導體薄膜退火(anneal)後的該氧化物半導體的膜中的電子狀態會發生變化，其結果，對TFT的特性造成大的影響。而且，在非專利文獻2中詳細報告有：根據形成在氧化物半導體薄膜表面的保護膜的種類，會大大影響TFT特性。
現有技術文獻 專利文獻
專利文獻1：日本專利特開2012-33857號公報
非專利文獻
非專利文獻1：應用物理期刊(Journal of Applied Physics) Vol.112，114515 (2012)
非專利文獻2：顯示器國際會議會議錄(Proceedings of IDW (International Display Workshops))，587 (2011)
在TFT的材料開發時，不僅需要根據所要求的特性來變更氧化物半導體的組成或含量等，而且對於成膜溫度或環境等成膜條件，進而對於後續步驟的處理條件等(以下，有時將該些條件總稱作「製造條件」)亦必須最佳化。在研究最佳組合時，必須評價氧化物半導體薄膜的應力耐性，但先前是實際製作TFT後再評價應力耐性。因此，為了查明對應力耐性造成影響的氧化物半 導體薄膜的製造條件，需要大量的時間與成本。因此，正尋求一種準確且簡便地評價應力耐性的技術。
本發明是著眼於如上所述的情況而完成。本發明的目的在於提供一種可準確且簡便地對氧化物半導體薄膜、及於該氧化物半導體薄膜的表面具有保護膜的積層體的品質進行評價的方法、以及氧化物半導體薄膜的品質管理方法。
本發明的主旨在於，一種評價方法，是氧化物半導體薄膜、及於所述氧化物半導體薄膜的表面具有保護膜的積層體的品質評價方法，所述評價方法包括：第1步驟，於基板上形成氧化物半導體薄膜之後，藉由接觸式方法或非接觸式方法來測定所述氧化物半導體薄膜的電子狀態，藉此來評價因所述氧化物半導體薄膜的膜中缺陷引起的不良；以及第2步驟，在根據基於所述評價所決定的條件而經處理的氧化物半導體薄膜的表面形成保護膜之後，藉由接觸式方法或非接觸式方法來測定所述氧化物半導體薄膜的電子狀態，藉此來評價因所述氧化物半導體薄膜與所述保護膜的界面缺陷引起的不良。
下述亦較佳，即，所述氧化物半導體薄膜的電子狀態是基於所述氧化物半導體薄膜的電阻率而測定的。
下述亦較佳，即，藉由評價所述第1步驟中的因所述膜中缺陷引起的不良，從而在將負偏壓與光照射一併施加至薄膜電 晶體時，間接評價施加前後的臨限值電壓之差△Vth。
下述亦較佳，即，藉由評價所述第2步驟中的因所述界面缺陷引起的不良，從而評價下述(1)~下述(3)中的任一者，即：(1)薄膜電晶體的臨限值電壓Vth；(2)對薄膜電晶體施加有正偏壓時，施加前後的臨限值電壓之差△Vth；及(3)多次測定薄膜電晶體的臨限值電壓時，第1次測定時的臨限值電壓與多次測定後的臨限值電壓之差。
本發明中，下述亦為較佳的實施形態，即，每當藉由接觸式方法來測定所述第1步驟中的因所述膜中缺陷引起的不良時，在所述氧化物半導體薄膜的表面設置第1電極及第2電極，並基於測定所得的電流值或電壓來進行評價。
而且，下述亦較佳，即，每當藉由接觸式方法來測定所述第2步驟中的因所述界面缺陷引起的不良時，以與所述保護膜的兩側接觸的方式來設置第1電極及第2電極，並基於測定所得的電流值或電壓來進行評價。
進而，下述亦較佳，即，每當藉由接觸式方法來測定所述氧化物半導體薄膜的電阻率時，使至少具有2個電極的測定端子接觸至所述氧化物半導體薄膜來測定電流值。
本發明中，下述亦為較佳的實施形態，即，每當藉由非接觸式方法來測定所述氧化物半導體薄膜的電子狀態時， 基於反射率測定步驟與參數計算步驟來測定所述氧化物半導體薄膜的電子狀態，所述反射率測定步驟是：對所述氧化物半導體薄膜照射激發光及微波，對從因照射所述激發光而發生變化的、所述微波的所述照射部位而來的反射波的最大值進行測定之後，停止所述激發光的照射，並對從停止照射所述激發光後的、所述微波的所述照射部位而來的反射波的反射率的時間變化進行測定，所述參數計算步驟是：根據所述反射率的時間變化，算出與在停止照射激發光後出現的遲緩的衰減對應的參數。
下述亦較佳，即，所述參數計算步驟是：根據所述反射率的變化，算出與停止照射激發光後0.1μs~10μs出現的遲緩的衰減對應的參數，以評價所述氧化物半導體薄膜的電子狀態。
而且，本發明亦包括一種氧化物半導體薄膜的品質管理方法，其是在氧化物半導體薄膜、及於所述氧化物半導體薄膜的表面具有保護膜的積層體的製造步驟的任意2個步驟中，適用反射率測定步驟與參數計算步驟，且所述氧化物半導體薄膜的品質管理方法的主旨在於，所述反射率測定步驟是：對所述氧化物半導體薄膜照射激發光及微波，對從因照射所述激發光而發生變化的、所述微波的所述照射部位而來的反射波的最大值進行測定之後，停止所述激發光的照射，並對從停止照射所述激發光後的、所述微波的所述照射部位而來的反射波的反射率的時間變化進行測定， 所述參數計算步驟是：根據所述反射率的時間變化，算出與在停止照射激發光後出現的遲緩的衰減對應的參數，將與所述參數計算步驟的遲緩的衰減對應的參數分別算出為參數PX1、參數PX2，基於所述參數之差△P(PX1-PX2，其中PX2為PX1之後的製造步驟的參數)，來評價所述氧化物半導體薄膜的電子狀態。
而且，下述亦較佳，即，將與所述反射率測定步驟的反射波的最大值對應的參數分別算出為參數QX1、參數QX2，基於所述參數QX1、參數QX2之差△Q(QX1-QX2)及所述參數PX1、參數PX2之差△P(PX1-PX2)，來評價所述氧化物半導體薄膜的電子狀態。
進而，下述亦較佳，即，對於圖表的縱軸，將與所述反射率測定步驟的反射波的最大值對應的參數設為參數Q，對於橫軸，將與所述參數計算步驟的遲緩的衰減對應的參數設為參數P，將所述參數[QX1，PX1]、所述參數[QX2，PX2]繪製成圖表，以評價所述氧化物半導體薄膜的電子狀態。
下述亦較佳，即，所述氧化物半導體薄膜形成在絕緣膜的表面，而且，下述亦較佳，即，所述氧化物半導體薄膜被實施有熱處理。
根據本發明，藉由直接或間接測定氧化物半導體薄膜的電子狀態，可評價因氧化物半導體薄膜的膜中缺陷或界面缺陷引 起的不良。並且，基於該評價，可準確且簡便地對氧化物半導體薄膜、及於所述氧化物半導體薄膜的表面具有保護膜的積層體的品質進行評價。而且，根據本發明，亦可適當地管理氧化物半導體薄膜的品質。
1‧‧‧激發光照射部件
3‧‧‧微波照射部件
4‧‧‧方向性耦合器
4a‧‧‧相位調整器
5‧‧‧魔T
6a‧‧‧第1導波管
6b‧‧‧第2導波管
6c‧‧‧開口
6d、6e‧‧‧開口部
7‧‧‧反射微波強度檢測部件
8‧‧‧信號處理裝置
9‧‧‧評價部件
10‧‧‧載台控制器
11‧‧‧X-Y載台
12‧‧‧光路變更部件
16a‧‧‧輸出調整用功率監控器
16b‧‧‧輸出調整部件
20‧‧‧試樣
20a‧‧‧基板
20b‧‧‧氧化物半導體薄膜
21‧‧‧激發光照射區域
30‧‧‧電阻率測定部件(電阻測定部件)
31‧‧‧電阻率測定頭
32‧‧‧升降部件
33‧‧‧測定值發送線
42‧‧‧閘極電極
43‧‧‧閘極絕緣膜
45‧‧‧蝕刻阻擋層
46a‧‧‧源極電極
46b‧‧‧汲極電極
47‧‧‧最終保護膜
48‧‧‧接觸孔
49‧‧‧評價元件
50‧‧‧顯示器
51‧‧‧母玻璃
Ca、Cb、Cc‧‧‧試樣
PC、PX1、PX2、PX3、PX4、PX5、QX1、QX2、QX3、QX4、QX5‧‧‧參數
△P‧‧‧參數之差
△Vth‧‧‧臨限值電壓之差
τ2‧‧‧壽命
圖1是表示相對於光照射與負偏壓施加的臨限值電壓的偏移例的圖表。
圖2是表示相對於正偏壓施加的臨限值電壓的偏移例的圖表。
圖3是表示微波衰減波形的一例的圖。
圖4是表示實施例中所用的氧化物半導體TFT的結構的概略圖。
圖5是表示本發明中所用的評價元件的構成的一例的概略圖。
圖6是表示本發明中所用的評價元件的另一構成的一例的概略圖。
圖7是表示本發明中所用的評價元件的另一構成的一例的概略圖。
圖8是表示本發明中所用的評價元件的另一構成的一例的概略圖。
圖9是表示本發明中所用的評價元件的另一構成的一例的概 略圖。
圖10是表示本發明中所用的評價元件的另一構成的一例的概略圖。
圖11是表示本發明中所用的評價元件的另一構成的一例的概略圖。
圖12是表示本發明中所用的評價元件的排列構成的一例的評價用基板的概略圖。
圖13是表示本發明中所用的評價裝置的一例的概略說明圖。
圖14是表示具有接觸式方法的測定部件與非接觸式方法的測定部件的評價裝置的一例的概略說明圖。
圖15是表示氧化物半導體薄膜成膜時的氧濃度與μ-PCD法的測定結果的關係的圖表。
圖16A是表示氧化物半導體薄膜成膜後的預退火(pre-anneal)時間與μ-PCD法的測定結果的圖表。
圖16B是表示預退火時間與△Vth或壽命(life time)的關係的圖表。
圖17A是表示氧化物半導體薄膜的與因膜中缺陷引起的不良及因界面缺陷引起的不良相關的壽命值、電阻率、膜中缺陷的關係、界面缺陷的關係、氧化物半導體薄膜的供氫體(hydrogen donor)的關係的概略說明圖。
圖17B是表示基於氧化物半導體薄膜的評價的遷移率與應力耐性的關係的概略說明圖。
圖18是表示實施例1-2中，試樣1~試樣3的藉由μ-PCD法所得的測定結果的圖表。
圖19是表示實施例1-3中，評價元件1~評價元件3的藉由μ-PCD法所得的測定結果的圖表。
圖20是表示實施例1-4中，評價元件1~評價元件3的藉由μ-PCD法所得的測定結果的圖表。
圖21A是表示實施例1-5中的藉由μ-PCD法所得的測定結果的圖表，表示氧添加量4%的測定結果。
圖21B是表示實施例1-5中的藉由μ-PCD法所得的測定結果的圖表，表示氧添加量8%的測定結果。
圖22A是表示實施例1-5中，預退火溫度與△Vth或壽命的關係的圖表，表示氧添加量4%的測定結果。
圖22B是表示實施例1-5中，預退火溫度與△Vth或壽命的關係的圖表，表示氧添加量8%的測定結果。
圖23是表示實施例1-6中的藉由μ-PCD法所得的測定結果的圖表。
圖24是表示實施例1-6中，成膜溫度與△Vth或壽命的關係的圖表。
圖25是表示實施例1-7的結果的圖表，縱軸為有無保護膜時的波峰(peak)比以及壽命之比。
圖26A是表示實施例1-8中，預退火時間與△Vth(圖中為●)及預退火時間與τ2(圖中為△)的關係的圖表，表示藉由評價2 而獲得的τ2。
圖26B是表示實施例1-8中，預退火時間與△Vth(圖中為●)及預退火時間與τ2(圖中為△)的關係的圖表，表示藉由評價3而獲得的τ2。
圖27A是表示實施例1-9的結果的圖表，是表示預退火時間與△Vth(圖中為●)及預退火時間與參數B(圖中為■)的關係的圖表。
圖27B是表示實施例1-9的結果的圖表，是表示預退火時間與△Vth(圖中為●)及預退火時間與參數C(圖中為◆)的關係的圖表。
圖28是表示實施例2-1中，式(1)中的B值與薄片電阻(sheet resistance)的關係的圖表。
圖29A是表示實施例2-2的結果的圖表，是表示基板上的各測定點處的比電阻與式(5)中的B值的關係的圖表。
圖29B是表示實施例2-2的結果的圖表，是表示基板上的各測定點處的比電阻與相關係數的關係的圖表。
圖30是表示實施例3-1中的△Vth與電阻的關係的圖表。
圖31是表示實施例3-1中的△Vth與反覆掃描(sweep)的臨限值偏移量的關係的圖表。
圖32是表示實施例3-1中的△Vth與靜態特性中的臨限值電壓的絕對值的關係的圖表。
圖33是表示實施例3-2中的I-V特性的結果的圖表。
圖34是表示實施例3-2中的SiH4/N2O的流量比與△Vth的關係的圖表。
圖35A是表示實施例3-2中的應力施加時間與△Vth的關係的圖表。
圖35B是表示實施例3-2中的SiH4的流量與構成斜率B的A值、n值的關係的圖表。
圖36是表示實施例3-2中的SiH4/N2O的流量比與薄片電阻的關係的圖表。
圖37是表示實施例3-2中的Vth與斜率B值的關係的圖表。
圖38是氧化物半導體薄膜的品質評價方法的概略說明圖。
圖39A是對實施例1-10的各步驟中的與遲緩的衰減對應的參數進行繪圖而成的圖表。
圖39B是對實施例1-10的各步驟中的與遲緩的衰減對應的參數之差△P進行繪圖而成的圖表。
圖39C是對實施例1-10的各試樣的TFT特性進行繪圖而成的圖表。
圖40是對實施例1-11的各步驟中的與遲緩的衰減對應的參數進行繪圖而成的圖表。
圖41是對實施例1-11的各步驟中的與遲緩的衰減對應的參數之差△P進行繪圖而成的圖表。
圖42A是對實施例1-12的預退火後的參數進行繪圖而成的圖表。
圖42B是對實施例1-12的蝕刻阻擋(etch stop)層成膜後的參數進行繪圖而成的圖表。
圖42C是對實施例1-12的第1層保護膜成膜後的參數進行繪圖而成的圖表。
圖42D是對實施例1-12的第2層保護膜成膜後的參數進行繪圖而成的圖表。
圖42E是對實施例1-12的後退火(post anneal)後的參數進行繪圖而成的圖表。
圖43A是對實施例1-12的預退火後的參數進行繪圖而成的圖表。
圖43B是對實施例1-12的蝕刻阻擋層成膜後的參數進行繪圖而成的圖表。
圖43C是對實施例1-12的第1層保護膜成膜後的參數進行繪圖而成的圖表。
圖43D是對實施例1-12的第2層保護膜成膜後的參數進行繪圖而成的圖表。
圖43E是對實施例1-12的後退火後的參數進行繪圖而成的圖表。
作為使用TFT的顯示裝置的亮度不均的原因，已知是由施加正偏壓時的臨限值電壓的偏移所引起。而且，作為顯示裝置的色偏或顯示不良的原因，已知是由負偏壓與光照射造成的臨限 值電壓的偏移所引起。
例如在液晶顯示器中，當曝露於光照射下、負偏壓施加狀態下時，臨限值電壓會變得不穩定，從而如圖1所示，隨著時間的經過，Vth發生變化，從而開關特性發生變化。而且，在有機EL顯示器中，藉由對閘極電極施加正偏壓，可使TFT導通(ON)而使顯示器發光，但會因閘極電壓的持續施加而產生缺陷，當電荷被捕獲(trap)時，如圖2所示，隨著時間的經過，Vth會發生變化，從而開關特性發生變化。
本發明者等人為了解決對TFT的品質造成影響的所述問題而進行了反覆研究，結果發現如下情況。首先查明：(1)因光照射與負偏壓(以下，有時稱作「負偏壓應力」)引起的臨限值電壓的變化主要是由於電子狀態的變化所造成，所述電子狀態的變化是因薄膜電晶體的製造步驟中，在氧化物半導體薄膜成膜後的、或者因後續的退火等而包含在膜中的一定量的氧化物半導體薄膜中的缺陷(以下，有時稱作「膜中缺陷」)而引起。並且，當存在膜中缺陷時，負偏壓應力會成為誘因而產生色偏或顯示不良。而且查明：(2)因正偏壓引起的臨限值變化主要是由界面能階引起的缺陷(以下，有時稱作「界面缺陷」)所造成，所述因界面能階引起的缺陷存在於閘極絕緣膜或保護膜形成後的氧化物半導體薄膜與保護膜的界面上。並且，當存在界面缺陷時，正偏壓應力會成為誘因而產生亮度不均。
進而查明：當存在所述膜中缺陷時，由於該缺陷具有向 半導體膜放出載子即電子的性質，因此電子狀態會發生變化。而且查明：當存在界面缺陷時，氧化物半導體薄膜會產生能帶彎曲(band bending)。其結果，在各製造步驟中形成的該氧化物半導體薄膜的電子狀態發生變化。並且，已知的是：該電子狀態的變化可利用氧化物半導體薄膜的電阻率來測定。即，已判明：在光照射與負偏壓的施加後或者正偏壓施加後(以下，有時將它們統稱為「偏壓應力」)產生的△Vth的增大與氧化物半導體的偏壓應力前的電阻率存在良好的關係。
因而，當對偏壓應力施加後產生的△Vth的大小進行評價時，無須實際製造TFT並實施施加偏壓應力的應力測試來測定△Vth。即，已知的是，只要測定各製造步驟中的氧化物半導體的電子狀態、尤其是測定電阻率，便可簡便地進行評價。而且，已知的是，伴隨正偏壓施加的△Vth與初始反覆特性及臨限值電壓的絕對值密切相關。因此，已判明：只要測定氧化物半導體薄膜的電子狀態、尤其是測定電阻率，便可對臨限值電壓之差△Vth進行評價，所述臨限值電壓之差△Vth成為伴隨(A)負偏壓應力的應力耐性的指標。而且，可對下述(1)~下述(3)的全部進行評價，下述(1)~下述(3)成為伴隨(B)正偏壓應力的應力耐性的指標。
(1)薄膜電晶體的臨限值電壓Vth；(2)對薄膜電晶體施加有偏壓應力時，施加前後的臨限值電壓之差△Vth；以及 (3)多次測定薄膜電晶體的臨限值電壓時，第1次測定時的臨限值電壓與多次測定後的臨限值電壓之差。
即，對於氧化物半導體薄膜的應力耐性而言，膜中缺陷與界面缺陷會產生影響。因此，本發明的特徵是發現了：藉由對該些缺陷進行測定、評價，可獲得應力耐性優異的氧化物半導體薄膜。另外，通常而言，膜中缺陷與界面缺陷是混合存在的，一般難以同時測定兩者，並評價各缺陷的優劣。其原因在於，氧化物半導體薄膜的膜厚最大僅為500nm左右，因此在保護膜形成後無論是藉由接觸型測定來直接測定電阻率，抑或是藉由非接觸型測定來間接測定電子狀態、尤其是測定電阻率，測定值均會受到膜中缺陷的影響。例如，若在膜中缺陷不同的氧化物半導體薄膜上以不同的矽烷(silane)流量比來形成保護膜，則因膜中缺陷的影響，界面缺陷亦會變得不同。因而難以基於界面缺陷來正確評價應力耐性。因此，作為正確評價界面缺陷的前提，必須將膜中缺陷設為相同條件。為此，可將直至使氧化物半導體薄膜成膜為止的製造條件設為相同。藉由將膜中缺陷設為相同條件，從而可根據在不同的製造條件下形成保護膜的氧化物半導體薄膜的電阻率的測定值，來僅對界面缺陷進行正確評價。
根據本發明，藉由經過下述第1步驟與第2步驟，可測定、評價膜中缺陷與界面缺陷。本發明中，所謂「測定」，是指藉由非接觸式方法或接觸式方法來間接或直接測定氧化物半導體薄膜的電子狀態。而且，所謂「評價」，是指基於測定結果得出的、 因膜中缺陷或界面缺陷引起的不良或者因該不良引起的品質的優劣。基於本發明的評價，可預測用於減少氧化物半導體薄膜的所述缺陷的製造條件，或者推測因製造條件的變更而產生的所述缺陷。
作為第1步驟，對於形成在基板上的氧化物半導體薄膜的膜中缺陷所引起的不良，基於測定結果來進行評價。藉由在第1步驟中僅評價膜中缺陷，從而可基於該評價結果來預測並決定用於降低膜中缺陷的最佳製造條件。然後，作為第2步驟，首先，在基於第1步驟中決定的最佳製造條件而新形成於基板上的、膜中缺陷為相同條件的氧化物半導體薄膜的表面形成保護膜。就該試樣，對於界面缺陷所引起的不良，基於測定結果來進行評價。藉由在第2步驟中僅評價界面缺陷，從而可基於該評價結果來預測並決定為了降低界面缺陷所需要的最佳製造條件。
即，本發明中，在第1步驟中，藉由測定氧化物半導體薄膜的電子狀態，來掌握膜中缺陷與製造條件的關係，從而可預測並決定用於降低膜中缺陷的製造條件。因此，藉由經過第1步驟，可形成將膜中缺陷控制為相同條件的氧化物半導體薄膜。並且，若於不同的條件下在將膜中缺陷設為相同的各氧化物半導體薄膜的表面形成保護膜，則可推定基於第2步驟中的測定結果的評價的差異是由界面缺陷所引起。因此，藉由經過第1步驟、第2步驟，可掌握界面缺陷與製造條件的關係，從而可預測並決定用於降低界面缺陷的製造條件。並且，藉由採用在第1步驟及第2 步驟中決定的製造條件，可製造膜中缺陷與界面缺陷這兩者得以降低的氧化物半導體薄膜。而且，若使用該氧化物半導體薄膜，則可製造應力耐性優異的氧化物半導體薄膜、及於該氧化物半導體薄膜的表面具有保護膜的積層體。該積層體較佳為具有TFT結構，因此除了氧化物半導體薄膜、保護膜以外，亦可根據需要而具有基板或閘極電極等電極層、閘極絕緣膜等絕緣層等，而且，還可加工成TFT所需的配線結構。
每當在第1步驟及第2步驟中測定所述電子狀態時，採用接觸式方法或非接觸式方法中的任一者皆可。而且，電子狀態可基於氧化物半導體薄膜的電阻率而測定。電阻率既可直接測定，亦可間接測定。而且，作為電阻率，可列舉薄片電阻(Ω．cm/□)或比電阻(Ω．cm)。比電阻是將薄片電阻乘以膜厚所得。
以下，對各步驟進行說明。
[第1步驟]
首先，在第1步驟中，於基板上形成氧化物半導體薄膜之後，藉由接觸式方法或非接觸式方法來測定該氧化物半導體薄膜的電子狀態。
[氧化物半導體薄膜]
氧化物半導體薄膜既可直接形成在基板上，亦可在基板上形成閘極絕緣膜等任意絕緣膜後形成氧化物半導體薄膜。而且，在氧化物半導體薄膜的表面，亦可根據測定方法而形成必要的電極等。
作為氧化物半導體薄膜，較佳為使用包含選自由In、Ga、Zn及Sn構成的組群中的至少一種以上的元素的非晶質的氧化物半導體薄膜。該些元素既可單獨含有，亦可併用兩種以上。具體而言，例如可列舉In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等。
氧化物半導體薄膜的膜厚並無特別限定，較佳為10nm以上，進而較佳為30nm以上，且較佳為500nm以下，更佳為200nm以下，進而較佳為100nm以下。
[第1步驟-接觸式方法]
首先，對在第1步驟中，利用接觸式方法來測定氧化物半導體薄膜的電子狀態的方法進行說明。
所謂接觸式方法，是指：使電阻測定端子接觸至氧化物半導體薄膜來進行測定的方法。藉由接觸式方法，可直接測定氧化物半導體薄膜的電子狀態來作為電阻率。例如，既可如四端子法或四探針法等般在氧化物半導體薄膜上形成電極來測定電阻率，亦可如雙重環形(ring)電極法般使用具有電極的測定端子來測定電阻率。
當在氧化物半導體薄膜上形成測定用電極時，只要對該電極施加電壓並測定其電流值即可。例如，簡便的做法是：在氧化物半導體薄膜上形成歐姆(Ohmic)電極，並測定其2點間的電阻率。具體而言，例如只要施加1V的電壓，並對流經電極間的 電流值進行測定即可。
四端子法是形成2對歐姆電極來測定電阻率。該方法中，可使電流流經形成在氧化物半導體薄膜上的至少一對電極間，並測定與所述電極不同的至少一個電極間的電壓。
藉由四探針法來測定電阻率的方法，例如亦可適用根據JIS H602等經標準化的測定方法。
而且，作為不在氧化物半導體薄膜上形成電極的接觸式方法，可列舉雙重環形電極法等測定方法。該測定方法中，可使測定探頭(probe)直接接觸至氧化物半導體薄膜的表面，使電流流經探頭的電極間，藉此來求出電阻率。因此，雙重環形電極法與需要附有電極的四端子法或四探針法相比，簡易且成本低，因而較佳。
[第1步驟-非接觸式方法]
接下來，對在第1步驟中，利用非接觸式方法來測定氧化物半導體薄膜的電子狀態的方法進行說明。
所謂非接觸式方法，是指：不使電阻測定端子接觸至氧化物半導體薄膜而測定電子狀態的方法。藉由非接觸式方法，可非破壞性地、且非接觸地間接測定電阻率。作為非接觸式方法，例如可例示μ-PCD法。在μ-PCD法的情況下，不同於所述接觸式方法，無法直接測定電阻率。然而，如後所述，μ-PCD法的測定值與電阻率存在相關關係，因此可間接評價電阻率。
使用μ-PCD法的測定方法包括：反射率測定步驟，對氧 化物半導體薄膜照射激發光及微波，對因照射該激發光而發生變化的、該微波的從該氧化物半導體薄膜而來的反射波的最大值進行測定後，停止該激發光的照射，並對從停止照射該激發光後的、該微波的從該氧化物半導體薄膜而來的反射波的反射率的時間變化進行測定；以及參數計算步驟，根據該反射率的時間變化，算出與在停止照射激發光後出現的遲緩的衰減對應的參數。
μ-PCD法的測定值與電阻率的相關關係如下。使用μ-PCD法的測定方法的反射率測定步驟與參數計算步驟中，參數計算步驟中的遲緩的衰減、具體而言，停止照射激發光而在停止後1μs左右出現的微波衰減的程度(以下，有時稱作「遲緩的微波衰減波形」)會因氧化物半導體薄膜的傳導帶下的缺陷順位、即電子狀態而受到大幅影響。因此，根據本發明者等人的研究結果，若對該區域的信號進行分析，便可知氧化物半導體薄膜的光照射與負偏壓的應力施加測試後的應力耐性等存在密切的相關關係。
在第1步驟中，若採用μ-PCD法，則可根據反射率的變化，以非接觸型方法來準確且簡便地測定、評價因膜中缺陷引起的不良，因而極為有用。
本說明書中，作為所述「與停止照射激發光後1μs左右出現的遲緩的衰減對應的參數」(以下，有時稱作「B值」)，例如可列舉：直至微波反射強度達到最大值的1/e2為止的時間；對微波反射強度從最大值的1/e達到最大值的1/e2為止的反射波強度的衰減曲線進行對數轉換所得的斜率、或該斜率的倒數的絕對值； 停止照射激發光後1μs~2μs左右的反射波強度的衰減曲線的斜率、或該斜率的倒數的絕對值；停止照射激發光後1μs左右出現的微波的反射波強度；以2個指數函數之和來表示微波的反射波的衰減時，所獲得的經對數轉換的斜率中的較長的一者的值、或該斜率的倒數的絕對值等。例如可列舉以後述的實施例3-2中記載的式(1)的冪的關係式來表示的斜率。此處，所述「以2個指數函數之和來表示微波的反射波的衰減時，所獲得的經對數轉換的斜率」例如是指下式(1)中記載的τ1、下式(2)中記載的τ2。
[數1]n 1 exp(-t/τ 1)+n 2 exp(-t/τ 2) (1)
[數2]n 1 exp(-t/τ 1)+n 2 exp(-t/τ 2) β (2)
所述參數中，較佳為對某範圍內的微波反射波強度的衰減曲線進行對數轉換所得的斜率、或該斜率的倒數的絕對值。尤佳的參數是：對從最大值的1/e達到最大值的1/e2為止的反射波強度的衰減曲線進行對數轉換所得的斜率或該斜率的倒數的絕對值、以及對1μs附近至2μs附近的反射波強度的衰減曲線進行對數轉換所得的斜率或該斜率的倒數的絕對值。
此處，所述參數中的「1μs左右」並非表示嚴格限定為1μs的含義，亦包括停止照射激發光後的反射率衰減遲緩、即反射率衰減的斜率變小後的微波反射率的範圍。因而，難以唯一性地規定所述時間，例如較佳為0.1μs以上，更佳為0.5μs以上，進而較佳為1μs以上，且較佳為10μs以下，更佳為2μs以下，進而較佳為1.5μs以下，最佳為1μs以下。
關於所述「遲緩的衰減」，使用圖3來更詳細地進行說明。圖3是表示μ-PCD法中的過剩的載子密度的變化情況的圖。圖3的縱軸對應於微波的反射率。當對氧化物半導體薄膜試樣照射激發光時，被氧化物半導體薄膜吸收而激發出載子，從而生成過剩載子。此時，過剩載子密度增加，並且其消失速度亦增加，但當載子注入速度與消失速度變得相等時，過剩載子密度達到固定的峰值。並且，當該過剩載子的生成與湮滅的速度變得相等時，將飽和並維持固定的值。已知的是：若在此狀態下停止激發光的照射，則因過剩載子的再結合、湮滅，過剩載子將減少，最終將恢復到激發光照射前的值。
如圖3所示，微波的從氧化物半導體薄膜而來的反射波的反射率暫時呈現出最大值，但當停止激發光的照射時，同時急速衰減。隨後出現具備某固定斜率的衰減，大體上，該斜率對應於所述的「與停止照射激發光後出現的遲緩的衰減對應的參數」，本發明中，有時稱作B值或參數P。另外，有時將所述反射波的反射率的最大值稱作參數Q。
具體而言，作為所述斜率，例如可列舉所述範圍的時間與反射波強度下的斜率、對反射波強度進行對數轉換所得的值相對於對所述範圍的時間進行對數轉換所得的值的斜率等。後述的實施例2-1中，使用了式(7)中的B值。另外，如前所述，該斜率亦包括停止照射激發光後的反射率衰減變得遲緩時的斜率。
以下，詳細說明藉由所述非接觸式方法來進行的評價方法。本發明中所用的裝置必須可對氧化物半導體薄膜照射激發光及微波，且必須可對因照射該激發光而發生變化的、微波的從氧化物半導體薄膜而來的反射波的強度進行檢測。作為此種裝置，例如可列舉後文詳述的圖13、圖14所示的裝置、或者所述專利文獻1的圖1所示的壽命測定裝置。裝置的說明已在專利文獻1中詳述，因此只要參照其說明即可。但是，本發明中所用的裝置並不限定於此。
在μ-PCD法中，對形成於基板上的氧化物半導體薄膜照射激發光及微波。
本發明中，藉由對過剩載子密度的變化進行分析，從而可判定氧化物半導體薄膜的載子濃度，並可基於電子狀態，進而基於電阻率、即薄片電阻或比電阻來評價品質，這一說法可認為是基於如下所述的理由。
對氧化物半導體薄膜所照射的微波因氧化物半導體薄膜中存在的載子引起的電漿(plasma)振動而被反射。其反射率依存於氧化物半導體薄膜中的載子密度。然而，在恆定狀態的氧 化物半導體薄膜中，並不存在可在實用上觀測到微波反射的水準(level)的載子數。然而，若照射激發光，則會在膜中生成過剩載子，因該過剩載子的電漿振動，微波的反射率增加。另一方面，藉由停止照射激發光，過剩載子數減少，微波的反射率亦隨此減少。
一般而言，矽半導體等中的載子是因為在能帶(energy band)中存在於傳導帶下部的淺的施體能階(donor level)而產生。此時的能階在傳導帶下為數十meV左右，在室溫附近幾乎全部活性化。另一方面，已知的是：恆定狀態下的氧化物半導體薄膜中的載子同樣是因為在能帶中存在於傳導帶下部的淺的施體能階而引起。然而，在氧化物半導體中，其能階為0.1eV~0.2eV左右，相對較深。因此，對於因激發光的照射而生成的過剩載子而言，除了激發出的電洞(hole)與電子再結合的情況以外，還存在被該施體能階暫時捕獲後再放出的情況。該捕獲及再放出的比例依存於在能帶中存在於傳導帶下部的淺的施體能階的量。因此，對於因激發光的照射而生成的過剩載子，藉由追蹤(trace)在激發光停止後觀測到的湮滅過程，從而可對施體能階的大小的影響進行分析。另外，氧化物半導體薄膜的比電阻是以電荷與自由電子的遷移率之積來表示，但對於氧化物半導體薄膜的遷移率而言，若構成該氧化物半導體薄膜的金屬元素的組成相同，則不會發生大的變化。例如，IGZO的遷移率為約10cm2/VS左右。因而，在μ-PCD法中觀測到的微波的反射率的變化、即過剩載子密度的變化與載 子濃度及電阻率大體上相關。
另外，在氧化物半導體之類的非晶的半導體材料中，例如亦有如非晶矽、IGZO等般在傳導帶~施體能階之間具有連續的能階者。此種情況下，在μ-PCD法中觀測到的載子的湮滅過程可理解為各能階間的各載子遷移行為的重疊。其結果，與一個能階間的遷移相比，可跨及一定程度的長的時間範圍而觀察到衰減過程。而且，此時的時間依存性相對於時間而具有冪的關係。
因此，在前述的反射率測定步驟之後，算出與在大體上跨及0.1μs~10μs這一範圍的時間範圍內出現的遲緩的衰減對應的參數，藉此可判定氧化物半導體薄膜的載子密度。其結果，可間接測定並評價薄片電阻、比電阻等電阻率。
以上，對在第1步驟中，藉由μ-PCD法而利用非接觸式方法來測定氧化物半導體薄膜的膜中缺陷所引起的不良的方法進行了詳述。另外，在後述的第2步驟中，藉由μ-PCD法而利用非接觸式方法來測定氧化物半導體薄膜的電阻率時，亦可根據與所述同樣的理由來進行測定、評價。
本發明中，根據第1步驟的評價結果，可預測並設定用於降低膜中缺陷的製造條件。例如，既可基於第1步驟的評價來調整氧化物半導體薄膜的成膜條件而在基板上形成膜中缺陷得到降低的氧化物半導體薄膜，亦可基於第1步驟的評價來調整熱經歷條件，以使第1步驟中供測定的膜中缺陷降低。如此，可基於第1步驟的評價結果來製造具有良好的電子狀態的氧化物半導體 薄膜。基於第1步驟降低膜中缺陷的具體方法將在後文詳述。
[第2步驟]
接下來，在第2步驟中，在所述膜中缺陷得到降低的氧化物半導體薄膜的表面形成保護膜之後，藉由接觸式方法或非接觸式方法來測定氧化物半導體薄膜的界面缺陷所引起的不良。
第2步驟中，在氧化物半導體薄膜上形成保護膜，但氧化物半導體薄膜既可與第1步驟同樣地直接形成在基板上，亦可在基板上形成絕緣膜後再形成氧化物半導體薄膜。而且，保護膜亦可直接形成在氧化物半導體薄膜上。另外，所述保護膜(以下，有時稱作「鈍化(passivation)絕緣膜」)包括：用於直接保護氧化物半導體薄膜表面的保護膜(以下，有時稱作「蝕刻阻擋層」或「ESL(Etch Stop Layer)」)；以及用於進一步保護該保護膜表面的保護膜(以下，有時稱作「最終保護膜」)這兩者。另外，保護膜較佳為SiO2等的絕緣膜。
[第2步驟-接觸式方法]
首先，對在第2步驟中利用接觸式方法來測定電子狀態的方法進行說明。作為接觸式方法，只要藉由在第1步驟中說明的雙重環形電極法、四端子法或四探針法來測定即可。此時，只要形成測定電阻率所需的電極即可，但當利用四探針法來測定電阻率時，若氧化物半導體薄膜的表面被保護膜等覆蓋，則無法進行測定。因此，若僅將針與氧化物半導體表面相接觸之處的保護膜予以去除，使氧化物半導體薄膜的表面與針成為可接觸的狀態，則 可藉由四探針法來測定電阻率。在雙重環形電極法的情況下，亦同樣若將測定探頭與氧化物半導體薄膜表面相接觸之處的保護膜予以去除，則可測定電阻率。
[第2步驟-非接觸式方法]
接下來，對在第2步驟中利用非接觸式方法來測定電子狀態的方法進行說明。作為非接觸式測定方法，較佳為與第1步驟同樣地，藉由μ-PCD法來以非接觸方式間接地測定電阻率。以下，對藉由μ-PCD法來測定氧化物半導體薄膜的電阻率的情況進行說明。
第2步驟的特徵在於發現了：微波的衰減中，停止照射激發光後1μs左右出現的遲緩的微波衰減波形與氧化物半導體薄膜的正偏壓應力施加測試後的應力耐性等存在密切的相關關係，從而極為有用的是將應力耐性作為能夠以非接觸型方法準確且簡便地測定、評價的指標。在第2步驟中，藉由μ-PCD法來測定氧化物半導體薄膜的電阻率的方法與第1步驟中的測定方法相同。第2步驟中形成有保護膜，但在μ-PCD法中，無須去除保護膜便可進行測定，因此是比接觸式方法更為簡便的測定方法。因此，第2步驟中，μ-PCD法是對停止照射激發光後的微波的從氧化物半導體薄膜而來的反射波的反射率的變化進行測定，根據該反射波的反射率的變化來評價界面缺陷所引起的不良。
另外，使用對在第1步驟中決定的氧化物半導體薄膜施以不同的製造條件而獲得的氧化物半導體薄膜，來評價多個界面 缺陷，藉此，可根據評價結果來預測並設定可降低界面缺陷的保護膜的製造條件。例如，既可基於第2步驟的評價來調整保護膜的製造條件，亦可對形成保護膜後的熱經歷條件進行調整。或者，亦可基於第2步驟的評價來調整氧化物半導體薄膜成膜時的供氧條件等製造條件。而且，即便所測定的氧化物半導體薄膜中不包含界面缺陷得到充分降低者，但將多個評價結果繪製成圖表等，仍可根據製造條件與界面缺陷的結果來找出最佳條件，基於該條件來再次形成、評價保護膜，藉此可實現界面缺陷的最佳化。
根據本發明的第2步驟，可在氧化物半導體薄膜的材料開發階段中，簡易地以短時間及低成本評價因界面缺陷引起的應力耐性。
以上，對第2步驟的測定方法進行了說明。根據所述第1步驟及第2步驟，可直接或間接測定氧化物半導體薄膜的電子狀態，從而可對因氧化物半導體薄膜的膜中缺陷或界面缺陷引起的不良進行評價。因此，根據本發明，可準確且簡便地對氧化物半導體薄膜、及於所述氧化物半導體薄膜的表面具有保護膜的積層體的品質進行評價。而且，若基於所述第1步驟及第2步驟的評價結果來適當調整製造條件，則可維持在第1步驟中選擇的氧化物半導體的良好的電子狀態而製造適合於TFT的積層體。
若使用本發明的評價方法，則可在液晶顯示裝置等的製造步驟中，在線內(inline)且短時間地評價氧化物半導體薄膜的電氣特性。進而，根據μ-PCD法，能以非接觸型方法來測定電子 狀態，因此藉由將使用μ-PCD法的本發明的評價方法適用於製造步驟中的任一步驟，便可提高生產性，例如可提高良率等，從而可更適當地進行積層體的品質管理。
[製造條件的預測方法]
基於所述第1步驟的評價，對降低膜中缺陷的方法進行說明。
若基於第1步驟的測定、評價結果來控制製造條件，則可降低膜中缺陷，從而可實現電阻率的最佳化。本發明者等人對氧化物半導體薄膜的成膜條件與膜中缺陷的關係進行了研究，結果獲得以下發現。
利用μ-PCD法調查了氧化物半導體薄膜成膜時的氧濃度與膜中缺陷的關係。如圖15所示，根據氧濃度，壽命值不同。以下，作為壽命，以τ2為指標進行說明，但在不含氧的情況下，膜的電阻低，因此壽命τ2變長。已知的是，在氧濃度低的區間，壽命值變短，即，τ2的傾斜存在變得陡峭的傾向，τ2的斜率越是增大，膜中缺陷越少。並且，當氧濃度變高時，壽命值將變得極短。此時，不產生τ2。因此，藉由在不同的氧濃度下使氧化物半導體薄膜成膜，並根據τ2的斜率來評價膜中缺陷，從而可決定最佳的氧濃度，因此可實現膜中缺陷得到降低的氧化物半導體薄膜的成膜。
而且，利用μ-PCD法調查了氧化物半導體薄膜成膜後的熱經歷與膜中缺陷的關係。如圖16A所示，在氧化物半導體薄膜的成膜後，於大氣中以350℃、並使加熱時間在0分鐘至120分鐘 之間變化的預退火處理後，利用μ-PCD法來測定壽命。其結果可知，τ2的斜率根據加熱時間而發生變化。
而且，如圖16B所示，若對預退火時間與△Vth或壽命的關係進行繪圖，則可知的是：根據預退火時間而變化的τ2的壽命值與△Vth大致成比例。
而且，亦如後述實施例3-2中所示般，隨著預退火溫度變高，膜中缺陷存在減少的傾向。
因此，藉由適當調整氧化物半導體薄膜的成膜條件或成膜後的預退火條件等製造條件，可降低膜中缺陷。另外，所述氧濃度或預退火溫度、預退火時間根據氧化物半導體薄膜的組成或膜中缺陷的多少、熱經歷溫度等而不同。因此，藉由對多個氧化物半導體薄膜評價膜中缺陷，可根據評價結果來選擇可降低膜中缺陷的條件。而且，即便所測定的氧化物半導體薄膜中不包含膜中缺陷得到充分降低者，但若將多個評價結果繪製成圖表，則仍可根據所述結果的傾向來找出最佳條件。例如若將氧化物半導體薄膜成膜後的預退火溫度控制為300℃~350℃左右、將該溫度區域內的預退火時間控制為50分鐘~70分鐘、較佳為60分鐘左右，便可降低膜中缺陷。
而且，與所述膜中缺陷同樣地，根據製造條件，在氧化物半導體薄膜的界面上產生缺陷而電子狀態發生變化。因此，因界面缺陷，τ2的斜率發生變化，應力耐性亦受到影響。與所述第1步驟同樣地，藉由基於所述第2步驟的評價來控制保護膜的成膜 條件或保護膜成膜後的後退火條件等製造條件，可降低界面缺陷。
在預測基於第1步驟的測定結果來降低膜中缺陷、並且基於第2步驟的測定結果來降低界面缺陷的製造條件時，較佳為依照以下的順序來進行。
首先，對實施了製造條件不同的處理的氧化物半導體薄膜的電子狀態進行測定，對因膜中缺陷引起的不良進行評價。如圖15所示，根據氧化物半導體薄膜成膜時的氧濃度，利用μ-PCD法所測定的遲緩的衰減有所不同，因此可根據τ2來評價膜中缺陷的不良。
例如，若對實施了製造條件不同的處理的各氧化物半導體薄膜的薄片電阻進行測定，並如圖17A所示，橫軸取τ2、縱軸取薄片電阻而對薄片電阻的測定值與壽命值的關係進行繪圖，則可知的是：在τ2長的情況或電阻率小的情況下，膜中缺陷存在變多的傾向。因此，必須製作多個實施了製造條件不同的處理的氧化物半導體薄膜，並利用接觸式方法或非接觸式方法來評價氧化物半導體薄膜的電子狀態，以調整實測電阻值與最佳電阻值之差。即，以τ2短、電阻率成為適當值的方式來決定氧化物半導體薄膜的製造條件。作為調整方法，只要適當變更氧濃度等氧化物半導體薄膜的成膜條件或氧化物半導體薄膜成膜後的預退火條件等製造條件即可。基於評價結果而經最佳化的氧化物半導體薄膜由於膜中缺陷減少，因此若繪製成圖17A，則τ2的值與最佳化前的氧化物半導體薄膜相比，朝橫軸的左側方向偏移，並且電阻率亦變高。
但是，即使在第1步驟中將氧化物半導體薄膜的膜中缺陷所引起的不良最佳化，形成有保護膜後的氧化物半導體薄膜的電子狀態仍會因界面缺陷或供氫體而發生變動。因此，作為第2步驟，必須在形成保護膜之後測定氧化物半導體薄膜的電子狀態，並基於界面缺陷所引起的不良的評價結果，亦將保護膜成膜後的氧化物半導體薄膜的電子狀態最佳化。如圖17A所示，若將薄片電阻的測定值與壽命值的關係繪製於圖表中，則可知的是：當在步驟1中經最佳化的τ2下所測定的電阻率高時，界面缺陷存在變多的傾向，而且，當電阻率低時，氧化物半導體薄膜與保護膜的界面存在供氫體變多的傾向。因此，必須於在所述第1步驟中經最佳化的氧化物半導體薄膜上使多個實施了製造條件不同的處理的保護膜成膜，並利用接觸式方法或非接觸式方法來評價氧化物半導體薄膜的電子狀態以進行調整。例如，如圖17A中的粗箭頭所示，必須調整實測電阻值與最佳電阻值之差。作為調整方法，只要適當變更環境等保護膜的成膜條件或保護膜成膜後的後退火條件等製造條件即可。例如，界面缺陷越多，則存在氧化物半導體薄膜表面的空乏區域越擴大的傾向，因此若控制後退火條件，則可調整空乏區域。而且，供氫體越多，則存在氧化物半導體薄膜的蓄積區域越擴大的傾向，因此若控制保護膜成膜時的氧量，則可調整蓄積區域。藉由如此般分兩階段來控制對氧化物半導體薄膜的品質造成影響的條件，從而可獲得因膜中缺陷或界面缺陷引起的不良得以最佳化的氧化物半導體薄膜。
若對利用μ-PCD法來測定氧化物半導體薄膜的壽命所得的壽命的峰值與對應於遲緩的衰減的「冪的次數的絕對值」進行繪圖，則例如成為圖17B所示。根據圖17B，可由Y軸的位置來預測氧化物半導體薄膜的遷移率，並可由X軸的位置來預測氧化物半導體薄膜的應力耐性。當薄片電阻增加時，導電帶下的類施體中心(donor-like center)呈現出減少的傾向，而且，當冪的次數的絕對值變大時，呈現出形成空間帶電的淺能階的減少。因此遷移率越高，而且冪的次數的絕對值越大越佳。而且，如上所述，氧化物半導體薄膜的薄片電阻可藉由控制熱處理等製造條件而提高。而且，遷移率亦可藉由同樣地控制製造條件而提高。但是，薄片電阻與冪的次數的值的關係如後述實施例2-1的圖28所示，圖中，B值所表示的冪的次數的絕對值存在以某薄片電阻值為界而下降的傾向。例如，圖17B中，藉由調整退火條件，使冪的次數的絕對值朝X軸左側偏移，並且使峰值朝Y軸上方向偏移，以實現氧化物半導體薄膜的最佳化。因此，較為理想的是，以峰值高於繪製出的實測值，而且冪的次數的絕對值具有最大值的方式來適當調整成膜時的氧添加量或預退火時間等製造條件，從而使氧化物半導體薄膜最佳化。
如上所述，在第1步驟中，可決定用於使因膜中缺陷引起的不良最佳化的條件，伴隨於此，藉由控制氧化物半導體薄膜的製造條件，可獲得因膜中缺陷引起的不良少的氧化物半導體薄膜。並且，在第2步驟中，可決定用於使因界面缺陷引起的不良 最佳化的條件，伴隨於此，藉由控制保護膜的製造條件，可獲得因界面缺陷引起的不良少的氧化物半導體薄膜與保護膜的積層體。因此，若依照該些條件，對製造薄膜電晶體時的氧化物半導體薄膜的成膜條件或保護膜的成膜條件、或者預退火條件、後退火條件等製造條件進行適當調整，則可製造應力耐性優異的薄膜電晶體。
[品質管理方法]
進而，本發明中，亦包括下述方法，即：將所述評價方法適用於半導體製造步驟中的任一步驟中，以進行氧化物半導體薄膜的品質管理。只要將所述評價方法適用於會對膜中缺陷或界面缺陷造成影響的製造步驟中的任一步驟，以反饋氧化物半導體薄膜的電子狀態的評價結果即可。若基於該反饋來調整製造條件，則可減少膜中缺陷或界面缺陷。其結果，可實現氧化物半導體薄膜的適當的品質管理。
此處，所述「任一步驟」，是指半導體製造步驟中的任意步驟。根據本發明者等人的研究結果發現：作為對因膜中缺陷引起的應力耐性造成影響的製造步驟，有(i)閘極絕緣膜的成膜步驟、(ii)氧化物半導體薄膜的成膜步驟、(iii)所述氧化物半導體薄膜成膜後的熱處理(以下，有時稱作「預退火處理」)步驟等。而且發現：作為對因界面缺陷引起的應力耐性造成影響的製造步驟，有(iv)可於氧化物半導體薄膜的表面形成的保護膜的成膜步驟、(v)所述保護膜成膜後的熱處理(以下，有時稱作「後退火 處理」)步驟等。例如，若將所述評價方法適用於該些步驟，則可精度良好地管理與膜中缺陷或界面缺陷相關的氧化物半導體薄膜的電子狀態。
作為品質管理方法，例如亦可在基板上形成閘極絕緣膜之後、或者不形成閘極絕緣膜而直接形成氧化物半導體薄膜，隨後立即進行所述第1步驟的評價方法。或者，亦可針對形成在基板上或閘極絕緣膜上的氧化物半導體薄膜，例如藉由氧或水蒸氣進行預退火處理後，進行所述評價方法。或者，亦可在鈍化絕緣膜的形成前進行。而且在所述任一步驟後，在所獲得的氧化物半導體薄膜上形成保護膜的情況。另外，亦包括用於進一步保護該保護膜的最終保護膜。或者，可在隨後進行後退火處理的情況等下，適用本發明的所述評價方法。
如上所述，即便基於第1步驟的評價來調整氧化物半導體薄膜的成膜條件而降低了膜中缺陷，但根據隨後的製造條件，仍存在膜中缺陷或界面缺陷發生變動而氧化物半導體薄膜的電子狀態發生變化的情況。因此，為了維持良好的氧化物半導體薄膜的電子狀態，較佳為以不會對氧化物半導體薄膜的電子狀態造成影響或者可改善變化的電子狀態的方式，來設定成膜條件或熱處理條件等製造條件。
所述評價方法既可在具有適合於顯示裝置的TFT結構的所述積層體的製造步驟的任意1個步驟中單點(one point)進行，亦可在2個以上的步驟的多點中進行。若將本發明的評價方 法適用於2個以上的步驟，則可更精確地評價氧化物半導體薄膜的電子狀態。並且，藉由基於該評價來調整製造條件，可實現氧化物半導體薄膜的品質管理，從而可獲得得以維持良好的電子狀態的積層體。而且，較佳的是可推測積層體的電氣特性，亦可實現積層體的品質管理。
以下，對將本發明的評價方法適用於製造步驟中的任意2個步驟的方法進行詳細說明。
在將所述評價方法適用於所述積層體的製造步驟中的任意2個步驟的情況下，較為理想的是，以在2個步驟間測定所得的氧化物半導體薄膜的參數的背離變小的方式來調整製造條件。此時，自作為基準的參數的背離越小，則可評價為氧化物半導體薄膜維持了越良好的電子狀態。
作為評價基準的氧化物半導體薄膜並無特別限定，但較佳為使用具有良好的電子狀態的氧化物半導體薄膜。進而較佳為選擇基於所述評價方法所決定的缺陷少的氧化物半導體薄膜。並且，只要將作為評價基準的氧化物半導體薄膜的參數作為參照值，與實施任意處理所獲得的氧化物半導體薄膜的參數進行比較即可。此時，藉由對針對所準備的多個作為評價基準的氧化物半導體薄膜進行了溫度或環境等製造條件不同的處理步驟所獲得的氧化物半導體薄膜的電子狀態進行測定、評價，從而可根據其結果的傾向來找出最佳條件。
作為所述參數，可使用利用接觸式方法或非接觸式方法 而測定出的值。根據μ-PCD法，可利用非接觸型方法來測定電子狀態，因此可提高生產性，例如可提高良率等，從而可更適當地進行品質管理，因而較佳。
例如，如圖38所示，從多個氧化物半導體薄膜A~氧化物半導體薄膜C中，根據所述評價方法來決定作為基準的具有良好的電子狀態的氧化物半導體薄膜C，將該氧化物半導體薄膜C的參數PC作為參照值。然後，對該氧化物半導體薄膜C實施不同的製造條件a~製造條件c的任意處理步驟以製作多個試樣Ca~試樣Cc，並且測定並算出參數PCa~參數PCc。然後，對參數PC與參數PCa~參數PCc之差(PC-PCa~PCc)進行評價。圖示例中，參數PCc大致未背離參數PC，試樣Cc的氧化物半導體薄膜可評價為在任意處理後亦維持了良好的電子狀態。另一方面，試樣Ca、試樣Cb大幅背離參數PC，可理解為：根據任意處理時的製造條件a、製造條件b，氧化物半導體薄膜的電子狀態發生了變化。因此可知的是，在圖示例中，若採用製造條件c，則可維持良好的電子狀態。
以下，作為代表例，對下述方法進行說明，即，基於非接觸式方法即μ-PCD法來導出參數，並基於該參數來評價氧化物半導體薄膜的電子狀態，並且基於該評價來預測製造條件。
當使用μ-PCD法時，作為所述參數，可使用：(1)與反射率測定步驟對應的參數計算步驟的遲緩的衰減所對應的參數P；或者(2)與該反射率測定步驟的反射波的最大值對應的參數 Q、以及與該反射率測定步驟對應的參數計算步驟的遲緩的衰減所對應的參數P。
而且，作為其他評價項目，考慮到裝入至顯示器等製品中時發揮出良好的TFT性能的觀點，較為理想的是，將氧化物半導體薄膜的面內均勻性亦作為評價對象。
首先，對使用(1)參數P的情況進行說明。如上所述，參數計算步驟的參數P會根據氧化物半導體薄膜的電子狀態而發生變動。因此，可基於作為參照值的參數PX1與作為比較對象的參數PX2之差△P(PX1-PX2)，來評價氧化物半導體薄膜的電子狀態。例如，△P的值越大，則表示越大幅地背離良好的氧化物半導體薄膜的電子狀態，缺陷越多。因此，藉由以△P變小的方式來調整製造條件，可製造具有與膜中缺陷或界面缺陷對應的偏壓應力特性良好的氧化物半導體薄膜的電晶體結構。另外，無論是△P，抑或是後述的△Q，較佳為均以絕對值來進行評價。
作為參照值的參數PX1可使用任意步驟後的氧化物半導體薄膜的參數。例如可使用從(a1)基於所述第1步驟的評價所決定的氧化物半導體薄膜、或者(a2)對該氧化物半導體薄膜實施1個以上的任意步驟而製作的試樣的氧化物半導體薄膜測定出的、與參數計算步驟的遲緩的衰減對應的參數。另外，(a1)基於所述第1步驟的評價所決定的氧化物半導體薄膜亦可在基板與氧化物半導體薄膜之間具有閘極絕緣膜之類的絕緣層。而且，作為(a2)所述實施了1個以上的任意步驟的試樣，為(a2-1)在氧 化物半導體薄膜形成後實施了預退火處理的試樣、(a2-2)形成有保護膜的試樣、(a2-3)在保護膜形成後實施了後退火處理的試樣中的任一者皆可。另外，所述步驟無須全部進行，只要實施至少一個以上的步驟即可。
而且，作為比較對象的參數PX2，可使用在所述參照值的氧化物半導體薄膜實施了至少一個以上的步驟後的氧化物半導體薄膜的參數。作為至少一個以上的步驟，例如可例示所述(a2-1)~(a2-3)的步驟或者後退火後的任意步驟。
本發明中，無須對前後步驟間的氧化物半導體薄膜進行比較，可對任意步驟間的氧化物半導體薄膜進行比較。例如，亦可對所述(a1)的氧化物半導體薄膜與實施了所述(a2-1)與(a2-2)的氧化物半導體薄膜進行比較。或者，亦可對所述(a2-1)的氧化物半導體薄膜與所述(a2-2)的氧化物半導體薄膜進行比較。另外，當在2個以上的步驟中測定參數時，只要針對每個步驟標註參數的識別編號後再進行比較即可。例如只要根據步驟數來將參數標註為PX1、PX2、PX3、...PXn(n為與步驟編號對應的編號)，並以PX1-PX2、PX2-PX3、PX1-PXn等任意組合來比較△P即可。
當對不同步驟間的氧化物半導體薄膜進行比較時，為了對處理條件對氧化物半導體薄膜的電子狀態造成的影響進行評價，較為理想的是使用多個氧化物半導體薄膜的比較結果。比較結果越多，則可實現越精確的製造條件的預測。例如亦可如上所述準備多個在相同條件下經處理的作為基準的氧化物半導體薄 膜，隨後，與實施不同的處理條件的步驟所獲得的氧化物半導體薄膜進行比較，根據比較結果來研究理想的製造條件。而且，亦可將在不同的處理條件下準備的多個氧化物半導體薄膜作為基準，隨後，與實施相同的處理條件的步驟所獲得的氧化物半導體薄膜進行比較，根據結果來研究理想的製造條件。
接下來，對使用(2)參數Q與參數P的情況進行說明。本發明者等人發現：藉由基於所述參數P及參數Q來捕捉任意步驟間的氧化物半導體薄膜的電子狀態的變化，從而可更精確地掌握具有氧化物半導體薄膜的電晶體結構的特性。如本發明者等人在所述專利文獻1中所揭示般，氧化物半導體薄膜的遷移率與反射率的最大值的關係存在下述傾向，即，遷移率亦與反射率的最大值的大小成比例地變高。因此，可基於作為參照值的參數QX1與作為比較對象的參數QX2之差△Q(QX1-QX2)來評價遷移率。例如存在下述情況，即，△Q的值越大，則越大幅地背離良好的氧化物半導體薄膜的遷移率。因此，以自與遷移率的關係而言獲得適當的△Q的方式來調整製造條件，藉此可製造具有遷移率良好的氧化物半導體薄膜的電晶體結構。本發明中，藉由考慮參數Q與所述參數P這兩者來調整製造條件，從而可實現與遷移率和偏壓應力特性相關的氧化物半導體薄膜的品質管理。
參數Q與參數P是相同步驟中的氧化物半導體薄膜的值。即，當藉由μ-PCD法來測定氧化物半導體薄膜時，所述反射率測定步驟的反射波的最大值為參數Q，測定出該最大值後導出 的與參數計算步驟的遲緩的衰減對應的參數為參數P。
作為參照值的參數QX1、參數PX1可使用所述(a1)、(a2)的任意步驟後的氧化物半導體的參數。而且，作為比較對象的參數QX2、參數PX2可使用對該氧化物半導體薄膜實施1個以上的任意處理步驟所獲得的氧化物半導體薄膜的參數。
本發明中，亦可將參數Q、參數P繪製成圖表來進行評價。例如，若將圖表的縱軸設為與反射率測定步驟的反射波的最大值對應的參數Q，將橫軸設為與參數計算步驟的遲緩的衰減對應的參數P，來對不同的製造條件下進行了處理的多個氧化物半導體薄膜的各參數進行繪圖，則可容易地進行遷移率與應力耐性的評價。參數可根據步驟或處理條件而繪製成相同或不同的圖表。作為評價對象的步驟數、處理條件數、參數個數並無特別限定，但評價對象越多，則越容易追蹤氧化物半導體薄膜的電子狀態的變化。參數越多，則越容易預測用於修正氧化物半導體薄膜的電子狀態的變化的製造條件。
而且，亦可對任意步驟間的氧化物半導體薄膜的參數進行比較，以實現氧化物半導體薄膜的品質管理。例如，在後述的實施例1-12的圖42A~圖42E中，對於改變了成膜時的氧添加量及預退火處理時的溫度而製作的多個氧化物半導體薄膜，針對每個步驟而測定了參數Q、參數P。
在實施例1-12中，根據前後步驟的參數來算出△Q、△P而進行評價，但亦可根據任意步驟間的參數來算出△Q (QXm-QXn：m、n為對應於步驟數的編號，n為m之後的步驟編號)，△P(PXm-PXn：m、n為對應於步驟數的編號，n為m之後的步驟編號)而進行評價。例如，可基於根據預退火處理步驟：QX1、PX1與後退火處理步驟：QX5、PX5而算出的△Q(QX1-QX5)、△P(PX1-QX5)來進行評價，並且，可基於該評價來預測最佳製造條件。
[評價元件]
所謂評價元件，是指以上記載的任一評價方法中所用的試樣。適合於所述第1步驟的評價元件是在基板上形成有氧化物半導體薄膜者，包含與以所述步驟(i)~步驟(iii)等為代表的「任一步驟」對應的構成。而且，適合於所述第2步驟的評價元件是在基板上具有氧化物半導體薄膜、並於該氧化物半導體薄膜上具有保護膜者，包含與以所述步驟(iv)、步驟(v)為代表的步驟對應的構成。
對於適合於第1步驟的評價元件，例如可列舉(a)氧化物半導體薄膜直接形成在基板表面的評價元件；以及(b)氧化物半導體薄膜直接形成在閘極絕緣膜表面的評價元件等。
對於適合於第2步驟的評價元件，例如可列舉(c)在基板表面直接形成有氧化物半導體薄膜，且在該氧化物半導體薄膜的表面，形成有例如圖10所記載的蝕刻阻擋層或圖9所記載的最終保護膜等保護膜的評價元件；以及(d)在閘極絕緣膜表面直接形成有氧化物半導體薄膜，且在該氧化物半導體薄膜的表面， 形成有例如圖10所記載的蝕刻阻擋層或圖9所記載的最終保護膜等保護膜的評價元件。
所述評價元件如所述(a)~(d)所述般，關鍵在於，在基板或閘極絕緣膜的表面直接形成有氧化物半導體薄膜。即，在氧化物半導體薄膜的正下方，例如不存在閘極電極等金屬電極。這是因為，若在氧化物半導體薄膜的正下方存在閘極電極等，則閘極電極的自由載子即電子會多達1018cm-3以上，因此相對於所述微波的反射率，該閘極電極的影響成為良性的影響。
對於任一評價元件，均可根據需要而採用電極等測定所需的構成。
將適合於本發明的第1步驟的評價元件的構成的一例示於圖5~圖7。如該些圖所示，在氧化物半導體薄膜的正下方未設置有金屬電極。
其中，例如圖5是在玻璃基板等基板20a上依序形成有閘極絕緣膜43及氧化物半導體薄膜20b者。另外，未進行氧化物半導體薄膜的圖案化(patterning)。
圖6是在基板20a上依序形成有閘極絕緣膜43及氧化物半導體薄膜20b之後，對氧化物半導體薄膜進行了圖案化者。
圖7是在基板20a上形成有氧化物半導體薄膜20b者。
將適合於本發明的第2步驟的評價元件的構成的一例示於圖8~圖11。如圖所示，在氧化物半導體薄膜的正下方未設置有金屬電極。
圖8是在基板20a上依序形成有閘極絕緣膜43、經圖案化的氧化物半導體薄膜20b、及經圖案化的保護膜即蝕刻阻擋層45者。
圖9是在基板20a上依序形成有閘極絕緣膜43、經圖案化的氧化物半導體薄膜20b、經圖案化的蝕刻阻擋層45、最終保護膜47者。
圖10是在基板20a上依序形成有閘極絕緣膜43、氧化物半導體薄膜20b、及蝕刻阻擋層45者。
圖11是在基板20a上依序形成有氧化物半導體薄膜20b、及蝕刻阻擋層45者。
進而，使用在基板上配置有多個以上所述的任一評價元件的評價用基板亦較佳。
圖12是表示所述評價元件的排列構成的一例的評價用基板的概略圖。如圖12所示，在用於量產線的玻璃基板等母玻璃(mother glass)51上，有規則地排列設置有顯示器50及多個評價元件49。藉由使用此種評價用基板，可實現氧化物半導體薄膜的品質管理，具體而言，可對基板面內分佈即面內的電阻率的不均、或者基板間分佈即基板間的電阻率的不均進行測定。
[評價裝置]
以下，使用圖式來詳細說明本發明的實施形態。但是，適合於本發明的評價裝置並不限定於以下的結構，亦可添加適當變更。
圖13是表示利用非接觸式方法來測定所述氧化物半導 體薄膜時所用的裝置的結構的一例的概略圖。圖13所示的評價裝置具備：激發光照射部件1，對在基板20a上形成有氧化物半導體薄膜20b的試樣20的測定部位照射激發光，以使氧化物半導體薄膜中生成電子-電洞對；微波照射部件3，對該試樣20的測定部位照射微波；反射微波強度檢測部件7，對因照射激發光而發生變化的微波的從試樣20而來的反射微波的強度進行檢測；以及基於所述反射微波強度檢測部件的檢測資料來評價試樣20的電阻率的部件，藉由該構成，可利用同一裝置來測定、評價反射率的變化與電阻率。另外，在第2步驟中，取代所述試樣20而使用圖8~圖11所示的在氧化物半導體薄膜上形成有保護膜的試樣。
激發光照射部件1是具有輸出對試樣20照射的激發光的光源者，且是藉由激發光的照射來使氧化物半導體薄膜中生成電子-電洞對者。較佳為激發光照射部件1是具有輸出氧化物半導體薄膜的帶隙以上的能量的光源者。藉由輸出氧化物半導體薄膜的帶隙以上的能量，可有效率地產生載子，從而能以高靈敏度來進行測定，因而較佳。作為激發光照射部件1，例如只要對光源使用紫外線雷射器(laser)即可。具體而言，激發光照射部件1是出射波長349nm、能量1μJ/脈波、脈寬15ns左右、束徑1.5mm左右的脈波狀紫外光例如YLF雷射三次諧波等來作為激發光的脈波雷射器等半導體雷射器等。
而且，激發光照射部件1將從評價部件9傳輸(圖中為虛線)而來的時序(timing)信號的輸入作為觸發訊號(trigger)， 來輸出激發光即脈波光。另外，時序信號亦同時被傳輸至信號處理裝置8。而且，從激發光照射部件1輸出的激發光可藉由輸出調整用功率監控器(power monitor)16a與輸出調整部件16b來調整輸出。
從激發光照射部件1輸出的激發光被鏡(mirror)等光路變更部件(以下，有時稱作「鏡」)12反射，並且經未圖示的聚光透鏡等聚光部件(以下，有時稱作「聚光透鏡」)聚光，通過第1導波管6a上所設的微小開口6c，並通過該第1導波管6a的與試樣20靠近的端部(開口部6d)，而照射至試樣20的例如直徑5μm~10μm左右的測定部位。如此，鏡12及聚光透鏡對從激發光照射部件1輸出的激發光進行聚光並導向試樣20的測定部位。藉此，在試樣20中的測定部位即微小的激發光照射區域21中產生激發載子。
微波照射部件3是輸出對試樣20的測定部位照射的微波的部件。該微波照射部件3例如可列舉頻率26GHz的耿氏二極體(Gunn diode)等微波振盪器。
方向性耦合器4是將從微波照射部件3輸出的微波一分為二者。分支後的其中一個輸出波(以下稱作第1微波Op1)向魔(magic)T(5)側傳輸，另一個輸出波(以下稱作第2微波Op2)向相位調整器4a、反射微波強度檢測部件7的LO輸入端傳輸。該方向性耦合器4例如採用10dB耦合器(coupler)等。
魔T(5)將第1微波Op1一分為二，並且輸出被一分 為二的第1微波各自相對於試樣20的各反射波的差信號Rt1(以下，有時稱作「反射波差信號」)以及和信號。
經魔T(5)一分為二的微波Op1中的其中一者(以下，有時稱作「第1主微波Op11」)由連接於該魔T(5)的第1導波管6a而導向試樣20的包含激發部的測定部位，並從其前端的開口部6d放射。藉此，第1主微波Op11被照射至試樣20的測定部位。進而，第1導波管6a除了作為放射所述第1主微波Op11的天線(antenna)(以下，有時稱作「導波管天線」)的功能以外，還發揮以下功能，即，利用其前端的開口部6d來捕捉被照射至測定部位的第1主微波Op11的反射波，並使其折返並導至魔T(5)為止。
另一方面，經魔T(5)一分為二的第1微波Op1中的另一者(以下稱作「第1副微波Op12」)由連接於魔T(5)的第2導波管6b而導向試樣20a的測定部位附近但不包含激發光的激發部的部分，並從其前端的開口部6e放射。藉此，第1副微波Op12被照射至試樣20a的測定部位附近。進而，第2導波管6b除了作為放射第1副微波Op12的導波管天線的功能以外，還發揮以下功能，即，利用其前端的開口部6e來捕捉被照射至測定部位附近的第1副微波Op12的反射波，並使其折返並導至魔T(5)為止。此處，第1導波管6a導引微波的路徑長度與第2導波管6b導引微波的路徑長度相等。
而且，由第1導波管6a及第2導波管6b而導至魔T(5) 的2個反射波、即，一分為二後的第1微波Op11、Op12各自經試樣20反射而成者的差信號、即反射波差信號Rt1由該魔T(5)予以輸出，並傳輸至反射微波強度檢測部件7的RF輸入端。
反射微波強度檢測部件7藉由將第2微波Op2及反射波差信號Rt1予以混合，而輸出檢波信號Sg1。該檢波信號Sg1是表示反射波差信號Rt1的強度，例如被照射至試樣20的第1微波Op1的反射波的強度的一例的信號，被導入至信號處理裝置8。因激發光對由基板保持部保持於規定位置的試樣20的照射，反射波差信號Rt1的強度發生變化。如此，反射微波強度檢測部件7是檢測反射波差信號Rt1的強度者，作為該反射微波強度檢測部件7，亦可設置混合器(mixer)、或者輸入微波並輸出與其強度相應的電信號即電流或電壓的微波檢測器(以下，有時稱作「檢波器」)。
由反射微波強度檢測部件7所檢測的反射波差信號Rt1的強度會因激發光對試樣20的測定部位的照射而發生變化。具體而言，反射波差信號Rt1的強度因激發光的照射而暫時變強後衰減。而且，在測定部位處，雜質或缺陷等越多，則反射波差信號Rt1的強度的峰值越小，其衰減時間、即載子壽命亦越短。
此處，因照射激發光而發生變化的反射波差信號Rt1的強度在產生其峰值後，在停止照射激發光後出現遲緩的衰減，與該遲緩的衰減對應的參數成為對試樣20的電阻率進行評價的指標。
信號處理裝置8是對由反射微波強度檢測部件7所檢測的反射波差信號Rt1的強度變化的峰值Sp進行檢測，並將該檢測結果傳輸至評價部件9的裝置。更具體而言，信號處理裝置8將來自評價部件9的時序信號的輸入作為觸發訊號而以規定時間監視反射波差信號Rt1的變化，檢測出在此期間獲得的反射波差信號Rt1的位準的最高值以作為反射波差信號Rt1的強度變化的峰值Sp。此處，信號處理裝置8具備對反射波差信號Rt1實施延遲處理的延遲電路，對於延遲處理後的信號，以規定的取樣(sampling)頻率來依序檢測信號強度，根據該檢測值的變化來檢測反射波差信號Rt1的強度變化的峰值Sp。
作為評價部件9，可使用具備中央處理單元(Center Processing Unit，CPU)、記憶部、輸入/輸出信號的介面(interface)等的電腦，藉由CPU執行規定的程式，從而執行各種處理。
例如，評價部件9對激發光照射部件1及信號處理裝置8輸出表示激發光的輸出時序的時序信號，並且導入由信號處理裝置8所檢測的反射波差信號Rt1的峰值Sp並記錄至該評價部件9所具備的記憶部中。所記錄的反射波差信號Rt1(檢測資料)被用於試樣20的電阻率的評價。
而且，載台控制器(stage controller)10按照來自評價部件9的指令來控制X-Y載台11，藉此來進行試樣20中的測定部位的定位控制。
在X-Y載台11的上側，設置有未圖示的試樣台。試樣 台是包含鋁、不鏽鋼(stainless)或鐵等金屬或其他導體的板狀的導體構件。在其上側，設置有未圖示的基板保持部，進而，在該基板保持部之上載置試樣20。藉此，試樣台被配置在與對試樣20照射所述第1微波Op11、Op12的一側為相反之側，即，試樣20的下側。
基板保持部是相對於試樣台而固定在其上側的固態的介電質。基板保持部是被插入於基板與試樣台之間的固態的介電質，其材質例如是玻璃或陶瓷等折射率相對較大的介電質。藉此，將基板保持部作為介質的微波的波長變短，從而作為基板保持部，可採用厚度更薄、更輕量者。
以上，根據用於對本發明的電阻率進行評價的構成，藉由從激發光照射部件1照射的激發光，在氧化物半導體薄膜中生成光激發載子，並且，光激發載子在從微波照射部件3所照射的微波的電場中運動，其運動狀態因半導體中的雜質、缺陷等的存在而受到影響。因此，利用反射微波強度檢測部件7來檢測從試樣而來的反射微波的強度，並利用評價部件9如已說明般分析過剩載子濃度的變化，藉此可判定氧化物半導體薄膜的載子濃度，並可根據電子狀態的變化來間接地評價電阻率。此時，評價部件9對包含X-Y載台11等的載台的位置進行控制，藉此，亦可實現對規定範圍的電阻率進行判定的映射(mapping)測定。
進而，在本發明的所述評價裝置中，藉由具備電阻測定部件，從而可提供不僅進行所述電阻率的評價，而且在線內且短 時間地評價氧化物半導體薄膜的電氣特性的裝置。在所述電阻率的評價中，是基於所謂的遲緩的衰減來評價電阻率，但經過本發明等人的研究，結果得知，遲緩的衰減亦會因氧化物半導體薄膜的膜中缺陷而受到影響，根據膜中缺陷的多少，基於所述μ-PCD法而測定、評價的電阻率亦會發生變化。而且，即便在同一面內，氧化物半導體薄膜的電阻率有時亦會因污染或雜質等而有所不同，根據測定部位，值存在偏差。因此，為了進行氧化物半導體薄膜的更適當的品質管理，關鍵在於，藉由所述μ-PCD法的測定部位與電阻率測定部件的測定部位大致相同。
因此，若在所述評價裝置中具備電阻測定部件，則只要適當移動X-Y載台，便可簡便且準確地測定大致相同的部位。因此，若將設有電阻測定部件的所述評價裝置用於液晶顯示裝置等的製造線，則可大幅提高生產性，並且可進行氧化物半導體薄膜的更適當的品質管理。
基於圖14來對設有電阻測定部件的裝置構成進行說明。圖14是在以上說明的基於μ-PCD法來測定、評價反射率的變化與電阻率的圖13的裝置中具備電阻測定部件30的裝置。亦可不必設置電阻測定部件30。具體的設置部位並無限定，但較為理想的是以下述方式設置，即，藉由如上所述般移動X-Y載台11，可在氧化物半導體薄膜的與微波光導電測定部位大致相同的部位藉由電阻測定部件30來測定電阻率。電阻測定部件30較佳為具有電阻率測定頭(head)31與電阻率測定頭31的升降部件32。 藉由電阻測定部件30，可測定試樣20的電阻率。
電阻率測定頭31是利用接觸式方法來測定電阻率的部件。電阻率測定頭31設置有與所述電阻測定部件對應的電阻測定端子，作為電阻測定端子，可例示雙重環形電極等的測定用探頭、或者在直線上配設有針狀的4根電極的頭等。對於氧化物半導體薄膜的電阻率，可遵照JIS K6911而使用雙重環形電極來進行電阻測定，或者藉由遵照JIS K7194的四探針法來進行電阻測定。
而且，電阻率測定頭31的升降部件32是在測定試樣20的電阻率時，使電阻率測定頭下降至所需位置的升降機構。作為測定電阻率的部件，可使用各種公知的電阻率測定裝置。例如當使用三菱化學分析技術公司製的海萊斯塔(Hiresta)等電阻測定裝置時，只要利用升降部件32來使相當於電阻率測定頭31的探頭下降以與試樣20的表面接觸而測定了電阻率之後，以探頭與試樣20成為非接觸狀態的方式使探頭上升即可。測定所得的電阻率可經由測定值發送線33而被送往例如具有與評價部件9同樣的構成的未圖示的評價部件以進行評價。除此以外，江德爾(JANDEL)製探頭等電阻測定裝置亦可同樣地進行評價。
[薄膜電晶體的製造方法]
進而，藉由將所述評價方法適用於TFT的製造方法，從而可製造具有膜中缺陷及界面缺陷得以降低的氧化物半導體薄膜的TFT。
TFT在基板上具有閘極絕緣膜、氧化物半導體薄膜、形 成在所述氧化物半導體薄膜表面的保護膜、及源極電極/汲極電極。並且，TFT的氧化物半導體薄膜只要在基於所述第1步驟的評價所決定的條件下成膜，並且，保護膜只要在基於所述第2步驟的評價所決定的條件下成膜即可。
如上所述，氧化物半導體薄膜的電子狀態可藉由接觸式方法與非接觸式方法中的任一方式來測定，可對因膜中缺陷引起的不良或因界面缺陷引起的不良進行評價。因而，根據所述TFT的製造方法，可將接觸式方法與非接觸式方法任意組合，從而如上所述般，可適當決定能夠降低膜中缺陷及界面缺陷的製造條件。
本申請案主張基於2014年7月16日申請的日本申請第2014-146337號的優先權的權益。日本申請第2014-146337號的說明書的所有內容被引用至本申請案中以供參考。
[實施例]
以下，列舉實施例來更具體地說明本發明，但本發明原本就不受下述實施例限制，當然能在可適合於前述/後述的主旨的範圍內適當地添加變更來實施，該些變更均包含於本發明的技術範圍內。
(實施例1-1)
實施例1中，為了對基於μ-PCD法而算出的氧化物半導體薄膜(此處為InGaZnO、IGZO)的壽命值與應力耐性(△Vth)的相關關係進行評價，進行了以下的實驗。在本實施例及後述實施例中，算出對微波反射強度從最大值的1/e達到最大值的1/e2為止的 反射波強度的衰減曲線進行對數轉換所得的斜率的倒數，以作為壽命值。
(1)壽命值測定用試樣的製作
首先，在直徑100mm×厚度0.7mm的玻璃基板(康寧(Corning)公司製伊格爾(EAGLE)XG)之上，在下述條件下，利用濺鍍(sputtering)法來使IGZO成膜以作為氧化物半導體薄膜。
濺鍍裝置：愛發科(ULVAC)公司製「CS-200」
濺鍍靶(sputtering target)的組成：InGaZnO4[In：Ga：Zn=1：1：1(原子比)]
基板溫度：室溫
氧化物半導體薄膜的膜厚：40nm
氧添加量：O2/(Ar+O2)=4%(體積比)
氣體壓力：1mTorr
接下來，為了使氧化物半導體薄膜的△Vth發生變化，改變預退火處理的條件來製作各種試樣。具體而言，作為預退火處理條件，將預退火時間以外的條件設為固定，並使大氣中、350℃且大氣壓下的預退火時間如表1所示般在0分鐘~120分鐘之間變化，獲得各種試樣。
對於如此般獲得的各試樣，使用具有圖13所示的構成的裝置，進行μ-PCD法中的壽命測定。具體而言，在以下的條件下實施μ-PCD法，測定反射率的變化。
雷射波長：349nm、紫外光
脈寬：15ns
脈波能量：1μJ/脈波
束徑：1.5mmΦ
1次測定中的脈波數=64發(shot)
裝置：LTA-1820SP(神鋼(Kobelco)科研公司製)
圖16A中表示基於所述μ-PCD法而測定的結果。圖16A中，縱軸「訊號(Signal)[mV]」為μ-PCD法的反射強度。
進而，將根據圖16A所獲得的、微波的從氧化物半導體薄膜而來的反射波的最大值即峰值與壽命值的分析結果示於表1。
根據該些結果可知的是：隨著預退火時間從0分鐘變長至60分鐘，氧化物半導薄膜中的缺陷減少，載子的捕獲減少，因此壽命值變短。但是，若預退火時間變得過長至120分鐘，則膜中的Zn析出，因此缺陷增加，壽命值變長。
(2)TFT特性及應力耐性測定用TFT試樣的製作
為了確認在所述(1)中製作的試樣的TFT特性，製作圖4所示的TFT，對TFT特性及應力耐性進行評價。
首先，在直徑100mm×厚度0.7mm的玻璃基板(康寧公司製EAGLE2000)上，依序使作為閘極電極的100nm的Mo薄膜、及膜厚200nm的閘極絕緣膜SiO2成膜。閘極電極是使用純Mo的濺鍍靶，並藉由直流(direct current，DC)濺鍍法而形成。濺鍍條件設為基板溫度：室溫、氣體壓力：2mTorr。而且，對於閘極絕緣膜，使用電漿化學氣相沈積(Chemical Vapor Deposition，CVD)法，將載氣設為SiH4與N2O的混合氣體(N2O=100sccm、SiH4=4sccm、N2=36sccm)、成膜功率設為300W、成膜溫度設為320℃。
接下來，作為氧化物半導體薄膜，在與所述(1)中製作的試樣相同的條件下，藉由濺鍍法來使IGZO成膜。
如上所述般使氧化物半導體薄膜成膜後，藉由光微影(photolithography)及濕式蝕刻(wet etching)來進行圖案化。作為濕式蝕刻(wet etchant)液，使用關東化學製「ITO-07N」。
如此般對氧化物半導體薄膜進行了圖案化之後，在與所述(1)中製作的試樣相同的條件下進行預退火處理。
接下來，使用純Mo，藉由DC濺鍍法而成膜為膜厚100nm後，進行圖案化，形成源極/汲極電極。純Mo膜的成膜方法及圖案化方法是與前述的閘極電極的情況相同，將TFT的通道(channel)長度設為10μm，將通道寬度設為200μm。
如此般形成源極/汲極電極之後，形成用於保護氧化物半導體薄膜的保護膜。作為保護膜，使用膜厚200nm的SiO2與膜厚200nm的SiN的積層膜。所述SiO2及SiN的形成是使用薩姆肯(Samco)製「PD-220NL」，並使用電漿CVD法來進行。本實施例中，藉由N2O氣體來進行電漿處理後，依序形成SiO2及SiN膜。在SiO2膜的形成時，使用N2O及SiH4的混合氣體，在SiN膜的形成時，使用SiH4、N2、NH3的混合氣體。在任一情況下，均將成膜功率設為100W、成膜溫度設為150℃。
接下來，藉由光微影及乾式蝕刻(dry etching)，在保護膜上形成用於電晶體特性評價用探測(probing)的接觸孔(contact hole)，獲得TFT。
對於如此般獲得的各TFT，以下述方式調查應力施加前後的(I)作為電晶體特性的I-V特性、及(II)臨限值電壓Vth的變化△Vth。
(I)電晶體特性的測定：I-V特性
電晶體特性的測定是使用美國國家儀器(National Instruments)公司製「4156C」的半導體參數分析儀(parameter analyzer)。詳細的測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30V~30V(測定間隔：1V)
(II)評價作為應力耐性的△Vth。本實施例中，模擬實 際的面板驅動時的應力環境，進行一邊對閘極電極施加負偏壓一邊照射光的應力施加測試。應力施加條件如下。作為光的波長，選擇的是接近氧化物半導體的帶隙、電晶體特性容易發生變動的400nm左右。
閘極電壓：-20V
基板溫度：60℃
光應力
光源：白色光源
作為照度的照射至TFT的光的強度：25,000NIT
光照射裝置：Yang電子製YSM-1410
應力施加時間：2小時
此處，所謂臨限值電壓，大致而言，是指電晶體從斷開(off)狀態即汲極電流低的狀態轉變為導通(on)狀態即汲極電流高的狀態時的閘極電壓的值。本實施例中，將汲極電流為導通電流與斷開電流之間的1nA附近時的電壓定義為臨限值電壓Vth，對應力施加前後的臨限值電壓的變化量△Vth進行測定。△Vth越小，則應力耐性越優異。
圖16B表示預退火時間與△Vth(圖中為●)、以及預退火時間與壽命值(圖中為△)的關係。
根據圖16B可知：它們呈現出了同樣的分佈(profile)，△Vth與壽命值的行為一致。即，經證實，若使用本發明的基於壽命值的評價方法，則可間接且精度良好地評價TFT的應力耐性。
(實施例1-2)
本實施例中，為了調查是否可藉由本發明的評價方法，來對閘極絕緣膜形成後於其上使氧化物半導體薄膜成膜的步驟中的應力耐性進行評價，而進行了以下的實驗。具體而言，為了使氧化物半導體薄膜的△Vth發生變化，如表2所示般對閘極絕緣膜中的氫濃度及氧化物半導體薄膜成膜時的氣體壓力進行各種改變，藉此來製作各種試樣。
(1)壽命值測定用試樣的製作
首先，在直徑100mm×厚度0.7mm的玻璃基板(康寧公司製EAGLE2000)之上，分別藉由電漿CVD法來使膜中氫量不同的(i)SiO2積層膜的雙層結構及(ii)SiO2/SiN積層膜的三層結構成膜，以作為閘極絕緣膜。各閘極絕緣膜的詳細成膜條件如下。
(i)膜中氫量1.2原子%的SiO2積層膜
第1層：閘極絕緣膜側，SiO2層
載氣：N2O=100sccm，SiH4=6sccm，N2=54sccm
氣體壓力：133Pa
成膜功率：100W
成膜溫度：320℃
膜厚：150nm
第2層：半導體側，SiO2層
載氣：N2O=100sccm，SiH4=2.2sccm，N2=19.8sccm
氣體壓力：200Pa
成膜功率：300W
成膜溫度：320℃
膜厚：100nm
(ii)膜中氫量4.3原子%的SiO2/SiN積層膜
第1層：閘極絕緣膜側，SiN層
載氣：NH3=100sccm，SiH4=30.4sccm，N2=321.6sccm
氣體壓力：200Pa
成膜功率：100W
成膜溫度：320℃
膜厚：350nm
第2層：中間，SiN層
載氣：NH3=100sccm，SiH4=22sccm，N2=677sccm
氣體壓力：160Pa
成膜功率：100W
成膜溫度：320℃
膜厚：50nm
第3層：半導體側，SiO2層
載氣：N2O=375sccm，SiH4=8.4sccm，N2=75.6sccm
氣體壓力：200Pa
成膜功率：100W
成膜溫度：320℃
膜厚：50nm
接下來，藉由濺鍍法來使IGZO成膜以作為氧化物半導體薄膜。具體而言，使IGZO成膜時的氣體壓力如表2所記載般變化，除此以外，與所述實施例1-1的所述(1)同樣地使氧化物半導體薄膜成膜。
隨後，在大氣中、以350℃進行60分鐘的預退火處理，獲得以下的試樣1~試樣3。
試樣1：(i)膜中氫量1.2原子%的SiO2積層膜的二層結構
(IGZO成膜時的氣體壓力1mTorr)
試樣2：(ii)膜中氫量4.3原子%的SiO2/SiN積層膜的三層結構
(IGZO成膜時的氣體壓力1mTorr)
試樣3：(ii)膜中氫量4.3原子%的SiO2/SiN積層膜的三層結構
(IGZO成膜時的氣體壓力5mTorr)
接下來，對於所述各試樣1~試樣3，與所述實施例1同樣地使用μ-PCD法。將其結果示於圖18。
(2)應力耐性測定用TFT試樣的製作
為了對在所述(1)中製作的試樣1~試樣3的應力耐性進行測定，製作前述的圖4所示的TFT。具體而言，為了製作與所述試樣1~試樣3各自對應的TFT，使用與所述試樣1~試樣3對應的閘極絕緣條件及IGZO成膜時的氣體壓力條件，除此以外，與所述實施例1-1的(2)的試樣同樣地製作各TFT，並測定出臨限值 電壓的偏移量△Vth。表2中表示各試樣的壽命值與△Vth的結果。
根據該些結果可知：與前述的實施例1-1同樣，壽命值與△Vth呈現出同樣的行為。
詳細而言，首先，根據圖18可知：閘極絕緣膜中的氫量與壽命值存在良好的相關關係，對於氫量比試樣1多的試樣2及試樣3而言，壽命值亦比試樣1長。而且，根據表2可知：若閘極絕緣膜中的氫量變多，則△Vth變大，應力耐性發生劣化。因而，經證實，亦可良好地評價因閘極絕緣膜中的氫量引起的應力耐性的下降。
另外，對比試樣2與試樣3，它們是閘極絕緣膜中的氫量相同，但IGZO成膜時的氣體壓力有所改變的示例。氣體壓力比試樣2大的試樣3的壽命值及△Vth均比試樣2有所下降。這是因為，當IGZO成膜時的氣體壓力變大時，膜密度下降，缺陷亦變多，壽命值變長，應力耐性下降。因而，經證實，若使用本發明的評價方法，則亦可精度良好地對因IGZO成膜時的氣體壓力引起的應力耐性的下降進行評價。
(實施例1-3)
本實施例中，為了調查是否可藉由使用前述的圖6、圖8、圖9所示的評價元件1~評價元件3，來評價各步驟，即：在閘極絕緣膜形成後，於其上使氧化物半導體薄膜成膜的步驟(圖6)；進而於其上使蝕刻阻擋層成膜的步驟(圖8)；及進而於其上使最終保護膜成膜的步驟(圖9)
中的應力耐性，而進行了以下的實驗。與未對氧化物半導體薄膜進行圖案化的前述的實施例1-2的不同之處在於，本實施例1-3的評價元件1中對氧化物半導體薄膜進行了圖案化。
(1)壽命值測定用元件的製作
首先，在玻璃基板上，不形成閘極電極而製作下述評價元件1~評價元件3。
評價元件1：圖6的評價元件
評價元件2：圖8的評價元件
評價元件3：圖9的評價元件
各評價元件1~評價元件3的製造條件如下。
(1-1)評價元件1的製造
首先，在與實施例1-2相同的玻璃基板上，使作為閘極電極的膜厚100nm的Mo薄膜、及作為閘極絕緣膜的膜厚200nm的SiO2依序成膜。閘極電極是使用純Mo的濺鍍靶並藉由DC濺鍍法而形成。濺鍍條件設為基板溫度：室溫、氣體壓力：2mTorr。而 且，閘極絕緣膜是使用電漿CVD法，將載氣設為SiH4與N2O的混合氣體，其中N2O=100sccm、SiH4/N2=4/36sccm，且在壓力為200Pa，成膜功率為300W，成膜溫度為320℃的條件下成膜。
接下來，在與實施例1-1相同的條件下，藉由濺鍍法而使氧化物半導體薄膜成膜。
在使氧化物半導體薄膜成膜後，與實施例1-1同樣地藉由光微影及濕式蝕刻來進行圖案化。本實施例中，將圖6所示的氧化物半導體薄膜的尺寸所對應的圖案化後的氧化物半導體薄膜的尺寸設為15mm見方。
對氧化物半導體薄膜進行圖案化之後，將預退火時間設為60分鐘，除此以外，與實施例1-1同樣地進行預退火處理。
(1-2)評價元件2的製造
在如上所述般獲得的評價元件1上，形成被稱作蝕刻阻擋層(Etch Stop Layer，ESL)的保護膜而製造評價元件2。保護膜的形成條件如下。
載氣：N2O=100sccm，SiH4/N2=4/36sccm
氣體壓力：133Pa
成膜功率：100W
成膜溫度：230℃
膜厚：100nm
(1-3)評價元件3的製造
在如上所述般獲得的評價元件2上，形成被稱作最終保護膜 (鈍化膜(Passivation Film，PV))的保護膜。最終保護膜從基板側起依序包含第1層SiO2與第2層SiN的積層膜。最終保護膜的形成條件如下。
(第1層)
載氣：N2O=100sccm，SiH4/N2=4/36sccm
氣體壓力：133Pa
成膜功率：100W
成膜溫度：150℃
膜厚：100nm
(第2層)
載氣：N2O=100sccm，SiH4=12.5sccm，N2=297.5sccm
氣體壓力：133Pa
成膜功率：100W
成膜溫度：150℃
膜厚：150nm
接下來，使用如此般獲得的所述評價元件1~評價元件3，與實施例1-1同樣地利用μ-PCD法來進行測定。將其結果示於圖19。
進而，將由圖19獲得的微波的從氧化物半導體薄膜而來的反射波的最大值即峰值與壽命值的分析結果示於表3。
根據表3可知，與評價元件1相比，評價元件2與評價元件3的壽命值變短。考慮這是因為，在評價元件2及評價元件3中，藉由形成在氧化物半導體薄膜表面的絕緣膜即蝕刻阻擋層，在氧化物半導體薄膜的表面生成的缺陷得到了修復。
如此，即使在如所述評價元件2及評價元件3般形成有蝕刻阻擋層或最終保護膜等保護膜的情況下，仍可觀測到因保護膜的形成而造成的、從氧化物半導體薄膜而來的微波反射的波形變化。因而，經證實，若使用本發明的評價方法，則不僅不具有保護膜的評價元件1、而且具有保護膜的評價元件2及評價元件3亦可作為用於體現本發明的評價法的評價元件來利用。
(實施例1-4)
本實施例中，在前述的實施例1-3的評價元件3中，使用圖案化尺寸不同的下述評價元件來進行同樣的實驗。
(1)壽命值測定用元件的製作
評價元件1：圖案化尺寸15mm見方，與實施例1-3的評價元件3相同
評價元件2：未圖案化
評價元件3：圖案化尺寸5mm見方
所述評價元件2是在所述實施例1-3的評價元件3中，除了不進行圖案化以外，以同樣的方式而製造。
所述評價元件3是在所述實施例1-3的評價元件1中，除了將圖案化尺寸設為5mm見方以外，以同樣的方式而製造。另外，圖案化尺寸是藉由使用圖案尺寸不同的遮罩(mask)來調整。
接下來，使用所述評價元件1~評價元件3，與實施例1-1同樣地基於μ-PCD法來進行測定。將其結果示於圖20。
進而，將由圖20所獲得的峰值與壽命值的分析結果示於表4。
根據表4可知，各評價元件1~評價元件3中的峰值及壽命值為大致同程度。即，經證實，若使用本發明的評價方法，則無論有無圖案化或圖案化尺寸的大小如何，均可對應力耐性進行評價。
尤其，非常有用的是，即使在使用如評價元件3般圖案化尺寸為5mm見方且微波導波管尺寸小於10mm見方者的情況下，亦可適用本發明的評價方法。這印證了：可精度良好地進行圖12所示的有規則地排列有多個評價元件的氧化物半導體薄膜的玻璃基板面內分佈、玻璃基板間分佈等的品質管理。
(實施例1-5)
實施例1-5中，為了對氧化物半導體薄膜的壽命值與應力耐性△Vth的預退火溫度依存性評價相關關係，進行了以下的實驗。
(1)壽命值測定用試樣的製作
除了將氧添加量設為O2/(Ar+O2)=4%、8%(體積比)以外，與實施例1-1的(1)的試樣同樣地，在玻璃基板上使氧化物半導體薄膜成膜。
接下來，為了使氧化物半導體薄膜的△Vth發生變化，改變預退火處理的條件來製作各種試樣。具體而言，作為預退火處理條件，除了預退火溫度以外的條件固定為大氣中且1小時，使預退火溫度以250℃、300℃、350℃變化，獲得各種試樣。
對於如此般獲得的各試樣，與實施例1-1同樣地進行μ-PCD法中的壽命測定。
在圖21A、圖21B中，表示基於所述μ-PCD法而測定出的結果。圖21A為氧添加量4%的測定結果，圖21B為氧添加量8%的測定結果。如所述圖所示可知，隨著預退火溫度變高，氧化物半導薄膜中的缺陷減少，載子的捕獲減少，因此壽命值變小。
(2)TFT特性及應力耐性測定用TFT試樣的製作
為了確認在所述(1)中製作的試樣的TFT特性，除了下述條件以外，與實施例1-1的(2)的試樣同樣地製作前述的圖4所示的TFT，對於所獲得的各TFT，與實施例1-1同樣地調查(I)I-V特性及(II)△Vth。對TFT特性及應力耐性進行評價。
首先，在直徑100mm×厚度0.7mm的玻璃基板(康寧公司製EAGLE2000)上，使作為閘極電極的膜厚100nm的Mo薄膜、及膜厚200nm的閘極絕緣膜SiO2依序成膜。閘極電極是使用純Mo的濺鍍靶並藉由DC濺鍍法而形成。濺鍍條件為基板溫度：室溫、氣體壓力：2mTorr。而且，閘極絕緣膜是使用電漿CVD法，將載氣設為SiH4與N2O的混合氣體，其中N2O=100sccm、SiH4=4sccm、N2=36sccm，且在成膜功率為300W、成膜溫度為320℃的條件下成膜。
接下來，藉由濺鍍法來使氧化物半導體薄膜成膜。作為氧化物薄膜，使用IGZO[In：Ga：Zn(組成比、原子比)=1：1：1]。用於濺鍍的裝置為(股)ULVAC製「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣體壓力：1mTorr
氧添加量：O2/(Ar+O2)=4%、8%(體積比)
膜厚：40nm
在如上所述般使氧化物半導體薄膜成膜之後，藉由光微影及濕式蝕刻來進行圖案化。作為濕式蝕刻液，使用關東化學製「ITO-07N」。
在如此般對氧化物半導體薄膜進行圖案化之後，為了提高膜質，在與所述(1)同樣的溫度條件下進行預退火處理。預退火是在大氣中進行60分鐘。
接下來，作為蝕刻阻擋層，藉由電漿CVD法來使膜厚 100nm的SiO2膜成膜之後，藉由光微影、乾式蝕刻來進行圖案化。
接下來，使用純Mo，藉由DC濺鍍法而以膜厚成為100nm的方式進行成膜之後，進行圖案化，從而形成源極/汲極電極。純Mo膜的成膜方法及圖案化方法與前述的閘極電極的情況相同，將TFT的通道長度設為10μm，將通道寬度設為200μm。
在如此般形成源極/汲極電極之後，形成用於保護氧化物半導體薄膜的保護膜。作為保護膜，使用膜厚200nm的SiO2與膜厚200nm的SiN的積層膜。所述SiO2及SiN的形成是使用薩姆肯製「PD-220NL」，並使用電漿CVD法來進行。本實施例中，依序形成有SiO2及SiN膜。在SiO2膜的形成時，使用N2O及SiH4的混合氣體，在SiN膜的形成時，使用SiH4、N2、NH3的混合氣體。任一情況下均將成膜功率設為100W，將成膜溫度設為150℃。
接下來，藉由光微影及乾式蝕刻，在保護膜上形成用於電晶體特性評價用探測的接觸孔，獲得TFT。
對於如此般獲得的各TFT，與實施例1-1同樣地調查應力施加前後的(I)電晶體特性及(II)臨限值電壓Vth的變化△Vth。
圖22A、圖22B表示預退火時間與△Vth(圖中為●)、及預退火時間與壽命值(圖中為△)的關係。圖22A為氧添加量4%時的圖，圖22B為氧添加量8%時的圖。
根據所述圖可知，它們呈現出同樣的分佈，△Vth與壽命值的行為一致。即，經證實，若使用本發明的基於壽命值的評價方法，則可間接且精度良好地評價TFT的應力耐性。
(實施例1-6)
實施例1-6中，為了對在氧化物半導體薄膜的表面具有保護膜的氧化物半導體薄膜評價壽命值與應力耐性△Vth的相關關係，進行了以下的實驗。
(1)壽命值測定用試樣的製作
與實施例1-1的(1)的試樣同樣地，在玻璃基板上使氧化物半導體薄膜成膜。
接下來，在大氣中以350℃進行1小時的預退火處理。
進而，在氧化物半導體薄膜上形成SiO2作為保護膜。所述SiO2的形成是使用薩姆肯公司製「PD-220NL」，並藉由電漿CVD法來進行。成膜條件如下，改變成膜溫度而進行成膜，獲得3種試樣。
載氣：N2O=100sccm，SiH4=4sccm，N2=36sccm
氣體壓力：133Pa
成膜功率：100W
成膜溫度：150℃、200℃、230℃
膜厚：100nm
對於如此般獲得的各試樣，藉由與實施例1-1同樣的方法，進行μ-PCD法中的壽命測定。
圖23表示基於所述μ-PCD法而測定所得的結果。隨著SiO2的成膜溫度變高，壽命值變小。
(2)TFT特性及應力耐性測定用TFT試樣的製作
為了確認在所述(1)中製作的試樣的TFT特性，將保護膜的成膜溫度設為與所述(1)同樣，並且利用與實施例1-1的(2)的試樣同樣的方法，來製作前述的圖4所示的TFT，對TFT特性及應力耐性進行評價。
圖24表示成膜溫度與△Vth(圖中為●)、及成膜溫度與壽命值(圖中為△)的關係。
根據所述圖可知，它們呈現出同樣的分佈，△Vth與壽命值的行為一致。即，經證實，若使用本發明的基於壽命值的評價方法，即便對於附有保護膜的試樣，亦可間接且精度良好地評價TFT的應力耐性。
(實施例1-7)
實施例1-7中，製作下述試樣，為了評價壽命值、峰值與應力耐性△Vth的相關關係，進行了以下的實驗。
(1)壽命值測定用試樣的製作
對於前述的實施例1-6的試樣，追加SiO2的成膜溫度250℃，獲得以下的4種試樣。除了SiO2成膜溫度以外的條件與實施例1-3相同。
成膜溫度：150℃、200℃、230℃、250℃
圖25表示對於所述SiO2形成後的試樣及SiO2形成前的試樣，藉由與實施例1-1同樣的方法來進行μ-PCD法中的壽命測定所得的結果。圖中，縱軸為有無SiO2時的波峰比及壽命之比。
根據所述圖，隨著SiO2的成膜溫度變高，壽命比變小。 另一方面，關於波峰比，於230℃時達到極大，於250℃時變小。
(2)TFT特性及應力耐性測定用TFT試樣的製作
為了確認在所述(1)中製作的試樣的TFT特性，以與實施例1-1的(2)的試樣同樣的方法來製作前述的圖4所示的TFT，藉由與實施例1-1同樣的方法來評價TFT特性及應力耐性。
表5表示SiO2的成膜溫度、波峰比、壽命比、電晶體動作、△Vth的結果。
如所述表所示，在成膜溫度為250℃時，氧化物半導體的載子變得過多，電阻變低，因此電晶體不動作。因而無法評價△Vth(表中記載為「-」)。
評價基準：表5中，對於「判定」，將波峰比為1.00以上且壽命比為0.90以下者作為P(Pass(通過))。判定為P者，電晶體動作為合格基準且△Vth為1.00V以下。除此以外為不合格(F：Failure)。
即，經證實，若使用本發明的基於峰值及壽命值的評價方法，則可間接且精度良好地評價TFT的動作及應力耐性。
(實施例1-8)
實施例1-8中，使用與前述的實施例1-1的(1)的試樣相同的試樣，來調查藉由下述評價1~評價3的方法而算出的壽命值與臨限值偏移的關聯。
評價1.與實施例1-1同樣地，對微波反射強度從最大值的1/e達到最大值的1/e2為止的反射波強度的衰減曲線進行對數轉換所得的斜率
評價2.以下述(3)式來表示微波反射強度，並進行了參數擬合(parameter fitting)時的壽命值τ2
[數3]n 1 exp(-t/τ 1)+n 2 exp(-t/τ 2) (3)
所述式(3)中，t表示測定時間(秒)，n1及n2表示常數，τ1表示具備短的時間常數的載子的壽命，τ2表示具備長的時間常數的載子的壽命。
評價3.以下述(4)式來表示微波反射強度，並進行了參數擬合時的壽命值τ2
[數4]n 1 exp(-t/τ 1)+n 2 exp(-t/τ 2) β (4)
所述式(4)中，t表示測定時間(秒)，n1及n2表示常數，τ1表示具備短的時間常數的載子的壽命，τ2表示具備長的時 間常數的載子的壽命，β表示鬆弛因數(relaxation factor)。
此處，所述「進行了參數擬合時」是指：在前述的(3)式中對於n1、n2、τ1、τ2，而且在前述的式(4)中對於n1、n2、τ1、τ2、β，基於至此為止的經驗而輸入適當的值，以所述(3)式整體的相關係數或所述(4)式整體的相關係數達到最小的方式來反覆計算，藉此來進行擬合時。後述的實施例1-9亦同樣。
圖26A、圖26B表示預退火時間與△Vth(圖中為●)、及預退火時間與τ2(圖中為△)的關係。圖26A表示了藉由評價2而獲得的τ2，圖26B表示了藉由評價3而獲得的τ2。
可知的是，與實施例1-1同樣，△Vth與τ2呈現出同樣的分佈，△Vth與τ2的行為一致。即，經證實，使用評價1~評價3中的任一種方法，均可評價TFT的應力耐性。
(實施例1-9)
實施例1-9中，使用與前述的實施例1相同的試樣，來調查藉由下述評價1~評價3的方法而算出的壽命值與臨限值偏移的關聯。
評價1.與實施例1-1同樣地，對微波反射強度從最大值的1/e達到最大值的1/e2為止的反射波強度的衰減曲線進行對數轉換所得的斜率
評價2.以下述(5)式來表示微波反射率，並進行了參數擬合時的壽命值：參數B
[數5] y=A×e x p(-x/B)(x：測定時間、y：反射率) (5)
評價3.以下述(6)式來表示微波反射率，並進行了參數擬合時的壽命值：參數C
[數6]y=A×xC(x：測定時間、y：反射率) (6)
圖27A表示預退火時間與△Vth(圖中為●)、及預退火時間與藉由評價2而獲得的參數B(圖中為■)的關係。而且，圖27B表示預退火時間與△Vth(圖中為●)、及預退火時間與藉由評價3而獲得的參數C(圖中為◆)的關係。另外，本實施例中，將所述式(5)及式(6)中的測定時間設為深能階的再結合或裝置的雜訊(noise)難以對微波衰減波形造成影響的1μs~2μs。
根據該些圖可知，與實施例1-1同樣地，△Vth與參數B、參數C呈現出同樣的分佈，△Vth與參數B、參數C的行為一致。即，經證實，使用評價1、評價2中的任一種方法，均可評價TFT的應力耐性。而且，根據所述的實驗結果亦可知，根據本發明，不僅前述的實施例中記載的壽命值，而且藉由所述式(5)的指數函數式所算出的壽命值即參數B、及以所述式(6)的冪的次數所表示的參數C均適於用作對氧化物半導體薄膜的應力耐性進行評 價的參數。
(實施例1-10)
如所述各實施例中所示，可在第1步驟中評價氧化物半導體薄膜的膜中缺陷所引起的不良。並且，若基於該評價結果，則可從多個氧化物半導體薄膜中選擇膜中缺陷得以降低的具有良好品質的氧化物半導體薄膜。本實施例中確認到氧化物半導體薄膜的膜質受各種製造步驟影響。而且，為了在製造步驟後亦維持良好的氧化物半導體薄膜的品質，將基於第1步驟的評價所決定的氧化物半導體薄膜的參數PX1作為參照值而求出△P(PX1-PXn)，以研究最佳製造條件。具體而言，為了使參數P發生變化，使用對氧化物半導體薄膜成膜時的氧添加量進行各種改變而製作的各種試樣來進行實驗。
(1)壽命值測定用試樣的製作
首先，在與實施例1-1的(1)的試樣相同的玻璃基板之上，使與閘極絕緣膜對應的膜厚200nm的SiO2成膜。閘極絕緣膜是使用電漿CVD法，將載氣設為SiH4與N2O的混合氣體，其中N2O=100sccm、SiH4=4sccm、N2=36sccm，且在壓力為200Pa、成膜功率為300W、成膜溫度為320℃的條件下成膜。
[氧化物半導體薄膜成膜步驟：(有時記載為ASDEPO)]
接下來，除了氧添加量以外，在與實施例1-1相同的條件下，利用濺鍍法來使IGZO成膜以作為氧化物半導體薄膜。本實施例中，製作出如下所述般變更了氧添加量的多個試樣。
氧添加量：O2/(Ar+O2)=0%、4%、8%、12%、20%(體積比)
[預退火處理步驟：(有時記載為PRE)]
接下來，進行預退火處理。作為預退火處理條件，在從實施例1-1的評價中作為最佳條件而選取的大氣中、350℃、1小時的條件下進行。
[蝕刻阻擋層成膜步驟：(有時記載為ESL)]
接下來，在氧化物半導體薄膜上，在與所述實施例1-3的評價元件2相同的條件下形成蝕刻阻擋層。
[最終保護膜成膜步驟：(有時記載為PV)]
進而，在與所述實施例1-3的評價元件3相同的條件下，形成包含第1層SiO2與第2層SiN的積層膜的最終保護膜。
[後退火處理步驟：(有時記載為PA)]
在形成最終保護膜之後，作為最終的退火，在氮環境下以250℃進行30分鐘的熱處理。
對於所述PRE、ESL、PV及PA的各步驟後的試樣，與實施例1-1同樣地實施μ-PCD法，測定出反射率的變化。對所獲得的結果進行分析，算出與0.3微秒~1微秒的斜率對應的B值，將B值作為與參數計算步驟的遲緩的衰減對應的參數P。與各步驟對應地，設PRE=參數PX1、ESL=參數PX2、PV=參數PX3、PA=參數PX4，並繪製於圖39A中。
而且，將參數PX1設定為參照值、即設定為△P1=0，將 參數PX1與參數PX2~參數PX4之差[PX1-(PXn：n=2、3、4)分別設為△Pn(n=2、3、4)並繪製於圖39B中。
如圖39A所示，PRE的氧化物半導體薄膜無論氧添加量如何，均可評價為膜中缺陷少的氧化物半導體薄膜。而且，除了氧添加量以外，儘管在相同的製造條件進行了ESL、PV、PA的各步驟，但參數P的變動幅度根據氧添加量而有所不同。由此可知，氧化物半導體薄膜的品質會受氧添加量影響。
(2)TFT特性及應力耐性測定用TFT試樣的製作
為了確認在所述(1)中製作的試樣的TFT特性，與所述實施例1-1同樣地製作圖4所示的TFT，並評價TFT特性及應力耐性。另外，以與所述(1)相同的方式來變更氧化物半導體薄膜成膜時的氧添加量來製作多個試樣，並且在形成最終保護膜後，作為最終的退火，在氮環境下以250℃進行30分鐘的熱處理。
對於所獲得的試樣，與實施例1-1同樣地進行應力施加測試而調查負偏壓應力耐性。將結果示於表6。而且，在圖39C中，將與反射率測定步驟的反射率的最大值對應的參數Q設為縱軸，將與參數計算步驟的遲緩的衰減對應的參數P設為橫軸，對於供該應力施加測試的試樣，繪製出利用μ-PCD法而測定出的參數Q與參數P的關係。
如圖39C所示，No.10-2、No.10-3呈現出了良好的負偏壓應力耐性。根據圖39B與圖39C可知，△P4(PX1-PX4)的背離越小，則呈現出越良好的負偏壓應力耐性，△P與氧化物半導體薄膜的品質相關。因此得知，藉由對氧化物半導體薄膜的△P4(PX1-PX4)進行評價，即便不實際製作TFT試樣，亦可評價氧化物半導體薄膜的品質。本實施例中，根據參數PX1與參數PX4之差△P4(PX1-PX4)來評價氧化物半導體薄膜的品質。其結果可知，若將氧添加量調整為4%或8%，則△P的值小，PA的氧化物半導體薄膜維持在PRE中預想的良好的氧化物半導體薄膜的品質。
(實施例1-11)
(1)壽命值測定用試樣的製作
與實施例1-10同樣地，在玻璃基板上使閘極絕緣膜成膜。
[氧化物半導體薄膜成膜步驟：ASDEPO]
接下來，除了變更氧添加量及濺鍍靶的組成以外，在與實施例1-1的(1)的試樣相同的條件下，利用濺鍍法來使氧化物半導體薄膜成膜。
濺鍍靶：神鋼科研公司製「KOS-B02」
氧添加量：O2/(Ar+O2)=0%、3.8%、7.7%、10.0%、11.5%、15.4%、19.2%(體積比)
[預退火處理步驟：PRE]
在與實施例1-10相同的條件下進行預退火處理。
[蝕刻阻擋層成膜步驟：ESL]
接下來，在氧化物半導體薄膜上，在與所述實施例1-3的評價元件2相同的條件下形成蝕刻阻擋層。
[最終保護膜成膜步驟：PV]
進而，在與所述實施例1-3的評價元件3相同的條件下，形成包含第1層SiO2與第2層SiN的積層膜的最終保護膜。
[後退火處理步驟：PA]
在形成最終保護膜之後，作為最終的退火，在氮環境下以250℃進行30分鐘的熱處理。
對於所述ASDEPO、PRE、ESL、PV及PA的各步驟後的試樣，與實施例1-10同樣地，將B值設為與參數計算步驟的遲緩的衰減對應的參數P。對於各步驟的參數，設ASDEOP=參數PX0、PRE=參數PX1、ESL=參數PX2、PV=參數PX3及PA=參數PX4。將參數PX1設為參照值，將參數PX1與參數PX2~參數PX4之差[PX1-(PXn：n=2、3，4)分別設為△Pn(n=2、3、4)並繪製於圖40中。
而且，根據參數PX1與參數PX4之差△P4(PX1-PX4) 來評價氧化物半導體薄膜的品質。根據圖40，依照氧添加量為15.4%、19.2%、10%、11.5%的順序，參數P4的背離變小，△P的值為0.2以下。另一方面，對於氧添加量為3.8%、7.7%、0%的No.11-1~No.11-3而言，△P超過0.2，參數P4的背離大。
(2)TFT特性及應力耐性測定用TFT試樣的製作
與實施例1-10同樣地製作圖4所示的TFT，與實施例1-1的(2)的試樣同樣地進行應力施加測試並調查負偏壓應力耐性。另外，與所述(1)同樣地變更氧添加量等製造條件。將結果示於表7。
如表7所示，No.11-4~No.11-7中，負偏壓應力耐性為3V以下，呈現出優異的負偏壓應力耐性。另一方面，No.11-1~No.11-3中，負偏壓應力耐性超過3V，負偏壓應力耐性差。而且，根據圖40，△P4(PX1-PX4)小於0.2的No.11-4~No.11-7具有良好的負偏壓應力耐性。根據該些結果可知，△P與氧化物半導體薄膜的品質相關。尤其可知，△P越小，則可獲得越優異的負偏壓應力耐性，藉由預退火而最佳化的電子狀態在TFT製造製程結束後 亦得以維持。因此可知，無論氧化物半導體薄膜的組成如何，藉由評價△P，均可評價氧化物半導體薄膜的品質。
對於所述實施例1-11的各參數，以前後步驟的參數PXn(n=0~4)進行比較而算出△Pn(n=0~4)，並繪製於圖41中。
若與在實施例1-11中測定出的負偏壓應力耐性進行對比，則即使在任意步驟間比較參數P的情況下，最終POST的△P4的背離仍為0±0.1的範圍內的No.11-4~No.11-7均具有良好的負偏壓應力耐性。可知的是，步驟間的△P越小，則可獲得越優異的負偏壓應力耐性，藉由預退火而最佳化的電子狀態得以維持。
(實施例1-12)
本實施例中，基於藉由μ-PCD法而測定出的與反射率測定步驟的反射波的最大值對應的參數Q、及與參數計算步驟的遲緩的衰減對應的參數P，來評價氧化物半導體薄膜的品質。
(1)壽命值測定用試樣的製作
與實施例1-10同樣地，在玻璃基板上使閘極絕緣膜成膜。
[氧化物半導體薄膜成膜步驟：ASDEPO]
接下來，除了變更氧添加量及濺鍍靶的組成以外，在與實施例1-1的(1)的試樣相同的條件下，利用濺鍍法來使氧化物半導體薄膜成膜。
濺鍍靶：神鋼科研製「KOS-B02」
氧添加量：O2/(Ar+O2)=0%、5%、10%、20%(體積比)
[預退火處理步驟：PRE]
針對以各氧添加量而製作的試樣，除了變更為下述溫度條件以外，在與實施例1-10相同的條件下進行預退火處理。例如，準備6份氧添加量0%的試樣，以各溫度進行預退火處理。另外，無預退火溫度是未進行預退火處理步驟的示例。
預退火溫度：無、250℃、300℃、350℃、400℃、450℃
[蝕刻阻擋層成膜步驟：ESL]
接下來，在氧化物半導體薄膜上，在與所述實施例1-3的評價元件2相同的條件下形成蝕刻阻擋層。
[最終保護膜成膜步驟：PV]
進而，在與所述實施例1-3的評價元件3相同的條件下，形成包含第1層SiO2與第2層SiN的積層膜的最終保護膜。另外，有時將第1層記載為PV1、將第2層記載為PV2。
[後退火處理步驟：PA]
在形成最終保護膜之後，作為最終的退火，在氮環境下以250℃進行30分鐘的熱處理。
對於所述PRE、ESL、PV1、PV2及PA的各步驟後的試樣，與實施例1-1同樣地實施μ-PCD法。對所獲得的結果進行分析，算出參數Q，該參數Q與因照射激發光而發生變化的微波的從照射部位而來的反射波的最大值對應。而且，與實施例1-10同樣地算出B值，並算出參數P，該參數P將B值對應於參數計算步驟的遲緩的衰減。與各步驟對應的試樣的參數如下。
設：
(A)PRE=參數QX1、參數PX1
(B)ESL=參數QX2、參數PX2
(C)PV1=參數QX3、參數PX3
(D)PV2=參數QX4、參數PX4
(E)PA=參數QX5、參數PX5。
圖42A~圖42E、圖43A~圖43E分別為與PRE、ESL、PV1、PV2及PA的各步驟相應的圖表。另外，表8、圖42A~圖42E是對應於每種預退火溫度而繪製的圖表。表9、圖43A~圖43E是對應於每種氧添加量而對同一試樣繪製的圖表。而且，圖中，縱軸為與反射波的最大值對應的參數Q(mv)，橫軸為與遲緩的衰減對應的參數P。
根據前後的處理步驟間的參數之差△Q與參數P之差△P，來評價氧化物半導體薄膜的品質。
根據圖42A~圖42E、表8及圖43A~圖43E、表9，可知如下情況。
PRE與ESL的對比
根據圖42A、圖42B，預退火溫度越低，而且，根據圖43A、圖43B，氧添加量越少，則參數P及參數Q的變動呈現出越大的傾向。
ESL與PV1的對比
根據圖42B、圖42C，當預退火溫度為300℃以上時，呈現出參數P集中在0.7~1.0之間的傾向。根據圖43B、圖43C，當氧添加量為5%與10%時，同樣地呈現出參數P集中的傾向。
PV1與PV2的對比
根據圖42C、圖42D，參數P幾乎未發生變化，但參數Q呈現出略微上升的傾向。根據圖43C、圖43D，參數Q亦同樣地呈現出上升的傾向。
PV2與PA的對比
根據圖42D、圖42E，當預退火溫度為300℃以上時，參數P發生了變動，但無論氧添加量如何，每當預退火時，均會呈現出集中於大致同樣的參數P、參數Q的傾向。而且，根據圖43D、圖43E，參數Q整體上存在變高的傾向，而且，氧濃度越高，預退火溫度越低，則參數P的變動呈現出越大的傾向。
藉由使用圖表，可測定各步驟的參數P與參數Q以追蹤各步驟中的值的變化，而且，可在視覺上掌握每個步驟的氧化物半導體薄膜的品質的變化。並且，藉由將各步驟間的變化作為△Q、△P來進行分析，從而可掌握膜中缺陷的影響或膜中氫的分佈 等的影響。因此，與僅以△P來進行評價的情況相比，併用△Q與△P來進行評價的做法可更精確地評價氧化物半導體薄膜的品質，並且可調整製造條件，以降低製造步驟中所受的對氧化物半導體薄膜的影響。因此，可精度良好地進行良好的氧化物半導體薄膜的品質管理。
(實施例2-1)
本實施例中，為了評價基於μ-PCD法而算出的氧化物半導體薄膜、此處為InGaZnO、IGZO的參數與薄片電阻值的相關關係，進行以下的實驗。
(1)試樣的製作
除了變更氧添加量及氧化物半導體薄膜的膜厚以外，與實施例1-1的(1)的試樣同樣地，在玻璃基板上，利用濺鍍法來使氧化物半導體薄膜即IGZO成膜。
氧化物半導體薄膜的膜厚：200nm
氧添加量：O2/(Ar+O2)=以體積比計為0%、4%、8%、12%、16%、20%
接下來，為了改善氧化物半導體薄膜的膜質，即，為了提高遷移率、開關性能、動作時的特性的穩定性等TFT特性，改變預退火處理的條件，具體而言，改變預退火時間而製作各種試樣。具體而言，作為預退火處理條件，在大氣中將預退火溫度固定為350℃，使預退火時間以0分鐘、5分鐘、30分鐘、60分鐘、120分鐘變化而獲得各種試樣。另外，0分鐘為未進行預退火處理 的示例。
對於如此般獲得的各試樣，與實施例1-1同樣地實施μ-PCD法，測定出反射率的變化。
進而，對於所述試樣，另行使用三菱化學分析技術公司製的Hiresta來測定薄片電阻。另外，該薄片電阻的測定是為了對藉由μ-PCD法進行的電阻率的評價、與實測的薄片電阻的測定值的相關關係進行評價。
圖28表示基於所述μ-PCD法而測定出的結果。圖中，縱軸為薄片電阻，橫軸為基於藉由μ-PCD法所獲得的反射率-測定時間的關係而算出的參數，即，為本發明中規定的與「遲緩的衰減」對應的參數。詳細而言，該參數是以下式(7)來表示反射率與測定時間的關係時的「B」值，相當於斜率。本實施例中，設測定時間x=0.5μs~2.5μs，算出所述測定時間的範圍內的斜率(-B)。
[數7]y=A x-B(x：測定時間、y：反射率) (7)
根據所述圖可知，薄片電阻與所述B值相關。詳細而言，隨著薄片電阻從102變高至107，作為絕對值的所述B值亦變大，但當薄片電阻以該值為界而進一步變高時，所述B值變小。而且，根據所述圖可知，所述B值受濺鍍時的氧添加量或預退火時間等影響。
根據本發明者等人的基礎實驗發現：當所述B值達到最大時，具有良好的TFT特性。因而，若以所述B值具有最大值的方式來適當地調整濺鍍時的氧添加量或預退火時間等條件，則可期待發揮良好的TFT特性。
(實施例2-2)
本實施例中，為了對基於μ-PCD法而算出的作為氧化物半導體薄膜的IGZO的參數與比電阻值的相關關係進行評價，進行了以下的實驗。
(1)試樣的製作
除了將濺鍍裝置變更為ULVAC公司製「SMD-450」以外，與實施例1-1同樣地，在玻璃基板之上，利用濺鍍法而使IGZO成膜以作為氧化物半導體薄膜。
接下來，在大氣中以預退火溫度350℃、預退火時間60分鐘對試樣進行熱處理。對於如此般獲得的各試樣中的、基板上的任意測定部位，具體而言，對於等間隔地配置的合計21處測定部位，進行μ-PCD法中的「與在照射激發光後出現的遲緩的衰減對應的參數」的測定。μ-PCD法的測定條件與前述的實施例1-1相同，作為所述參數，使用所述「B」值。但是，本實施例中，對使式(5)的測定時間x分別變為0.5μs~1.5μs、0.5μs~1μs、1μs~1.5μs、1.5μs~2μs時的斜率、即所述B值進行測定。
進而，對於所述試樣，另行使用三菱化學分析技術公司製的Hiresta來測定比電阻。另外，該比電阻的測定是為了對藉由 μ-PCD法進行的電阻率的評價與實測的比電阻的測定值的相關關係進行評價。
將所述的結果示於圖29A。圖中，橫軸表示各測定點處的比電阻，縱軸表示各測定點處的B值。
根據所述圖，在測定時間x=0.5μs~1μs、0.5μs~1.5μs時，各測定點處的比電阻與所述B值之間的偏差小，與此相對，當測定時間x=1μs~1.5μs時，所述偏差變大，當x=1.5μs~2μs時，該偏差變得更為顯著。
進而，作為算出在所述中求出的B值時的假想函數，求出式(5)與測定出的微波的反射率的衰減波形的相關係數。該值越接近1，則表示式(5)與衰減波形的測定值的相關性，具體而言為擬合性越高。即表示，算出的B值作為氧化物半導體薄膜的特性評價參數而更為適當。另一方面，該值越接近零(0)，則表示式(5)與衰減波形的測定值的相關性，具體而言為擬合性越低。即表示，算出的B值作為氧化物半導體薄膜的特性評價參數而不適當或不妥當。圖29B表示各測定點的比電阻(橫軸)上的與所述相關係數(縱軸)的關係。
根據該圖，當測定時間x=0.5μs~1μs、0.5μs~1.5μs時，各測定點處的所述相關係數大致為1，與此相對，當測定時間x=1μs~1.5μs時，相關係數下降至約0.5~0.8附近，當測定時間x=1.5μs~2μs時，相關係數大致為0。這意味著，因測定中的雜訊的影響而偏離線性關係。該結果與前述的圖29A的結果亦一 致。即，在所述圖29A中，在偏差小的x=0.5μs~1.5μs的區域中，圖29B中的相關係數大致為1，與此相對，在所述圖29A中，在偏差顯得大的x=1.5μs~2μs區域中，圖29B中的相關係數大致為0。
根據其結果，經證實，在本實驗的條件下，作為本發明中規定的「與遲緩的衰減對應的參數」，若採用測定時間x=0.5μs~1.5μs的斜率即B值，則可間接且精度良好地評價氧化物半導體薄膜的比電阻。
根據以上可知，基於μ-PCD法而算出的遲緩的衰減、與氧化物半導體薄膜的薄片電阻及比電阻存在相關關係。
(實施例2-3)
使用在所述μ-PCD法評價裝置(神鋼科研公司製LTA-1820SP)中裝入有所述電阻測定裝置(三菱化學分析技術公司製Hiresta)的裝置，與所述實施例2-2同樣地，藉由基於μ-PCD法的測定法來進行B值分析，並且藉由電阻測定裝置來進行比電阻的測定。
具體而言，使用圖14所示的構成的裝置，使用由圖中電阻率測定部件30以外的部件構成的μ-PCD法評價裝置(神鋼科研公司製：LTA-1820SP)，在與所述實施例2-2相同的條件下實施μ-PCD法，測定反射率的變化。繼而，使用圖14中電阻率測定部件30的構成，即，在電阻率測定頭31上設置有使該測定頭上下移動的升降部件32的電阻率測定裝置(三菱化學分析技術公司 製：Hiresta)，在與所述實施例2-2相同的條件下測定比電阻。在測定比電阻時，藉由升降部件32來使電阻率測定頭31下降，以使電阻率測定頭31接觸至氧化物半導體薄膜20b，從而進行測定，測定後，藉由升降部件32來使電阻率測定頭31上升以離開氧化物半導體薄膜20b，從而進行試樣的更換。其結果，與實施例2-2同樣確認到了相關關係。尤其在使用實施例3的裝置的情況下，與如實施例2-2般另行測定比電阻的情況相比，可更準確地評價相關關係。而且，如圖28所示，表示了B值在最佳點(best point)處絕對值達到最大的情況，但有時僅藉由B值無法判斷電阻高於該點的情況或低於該點的情況。在此種情況下，對於試樣的相同部位，利用微波衰減法來測定反射率的變化，並且使用電阻率測定裝置來測定電阻，以兩方法的測定結果進行比較，藉此可更準確地且可對該絕對值進行評價。
(實施例3-1)
本實施例中，藉由直接測定氧化物半導體薄膜的電阻率，從而對因正偏壓施加後的應力引起的特性進行評價。
具體而言，如下述(1)般製作電阻率測定用的積層結構體試樣，並且如下述(2)般製作TFT特性測定用的TFT。所述(1)的積層結構體試樣在下述方面具有與下述(2)的TFT相同的剖面結構，即，在基板之上形成有閘極絕緣膜、氧化物半導體薄膜及保護膜。
(1)電阻率測定用試樣的製作
首先，在實施例1-2的玻璃基板上，與實施例1-10同樣地使膜厚200nm的閘極絕緣膜SiO2成膜。
接下來，與實施例1-5同樣地，藉由濺鍍法來使膜厚40nm的IGZO成膜以作為氧化物半導體薄膜。
在如上所述般使氧化物半導體薄膜成膜之後，藉由光微影及濕式蝕刻來進行圖案化。作為濕式蝕刻液，使用關東化學製「ITO-07N」。
在如此般對氧化物半導體薄膜進行圖案化之後，進行預退火處理。預退火是在100%氧環境、大氣壓下，以350℃進行60分鐘。繼而，形成用於保護氧化物半導體薄膜的蝕刻阻擋層。保護膜的形成是藉由電漿CVD法來形成100nm的SiO2。用於成膜的氣體為SiH4/N2O的混合氣體，使其流量(單位為sccm/sccm)在2/50、4/100、6/150、8/200、10/250的範圍內進行各種變化。成膜時的溫度為230℃。
接下來，製作歐姆電極。具體而言，使用純Mo，藉由DC濺鍍法來成膜(膜厚為100nm)之後，進行圖案化。
最後，作為用於阻隔外部環境的保護膜，使用膜厚200nm的SiO2與膜厚200nm的SiN的積層膜。所述SiO2及SiN的形成是在與實施例1-1的(2)的試樣相同的條件下進行。
接下來，藉由光微影及乾式蝕刻，在保護膜上形成用於測定電阻的連接用的接觸孔，而獲得電阻率測定用試樣。
對於所述試樣，對電極間施加電壓，以測定其薄片電 阻。具體而言，使用美國國家儀器公司製「4156C」的半導體參數分析儀，測定電流電壓特性。
(2)TFT測定用試樣的製作
與實施例1-1的(2)的試樣同樣地，在玻璃基板條上形成膜厚100nm的MO薄膜的閘極電極。
在如此般獲得的閘極電極之上，與所述(1)同樣地使膜厚200nm的閘極絕緣膜SiO2、膜厚40nm的氧化物半導體薄膜依序成膜並圖案化，進行預退火之後，形成用於保護氧化物半導體薄膜的保護膜。作為保護膜，使用膜厚200nm的SiO2與膜厚200nm的SiN的積層膜。取代所述(1)中記載的歐姆電極的形成，形成Mo薄膜作為源極電極/汲極電極。純Mo膜的成膜方法及圖案化方法是與前述的閘極電極的情況相同，將TFT的通道長度設為10μm、將通道寬度設為200μm。
在如此般形成源極/汲極電極之後，與所述(1)同樣地形成用於保護氧化物半導體薄膜的保護膜，並形成接觸孔而獲得TFT測定用試樣。
對於如此般獲得的各TFT，以下述方式調查TFT特性。具體而言，調查(I)電晶體特性，詳細而言，調查(i)臨限值電壓的絕對值及(ii)反覆初始特性。而且，對(II)進行施加有正偏壓的應力施加測試時的臨限值電壓Vth的變化△Vth進行調查。
(I)電晶體特性的測定
電晶體特性的測定是使用美國國家儀器公司製「4156C」的 半導體參數分析儀。詳細的測定條件如下。
源極電壓：0.1V
汲極電壓：10V
閘極電壓：-30V~30V(測定間隔：0.25V)
根據其結果，測定出靜態特性下的(i)臨限值電壓的絕對值。而且，作為(ii)初始反覆特性的評價，進行3次(I)電晶體特性評價測試，算出第1次時的臨限值電壓的絕對值與第3次時的臨限值電壓的絕對值之差、即反覆掃描的臨限值偏移量。
(II)作為應力耐性，對施加正偏壓時的△Vth進行評價。
本實施例中，模擬實際的面板驅動時的應力環境，一邊對閘極電極施加正偏壓一邊進行應力施加測試。應力施加條件如下。
閘極電壓：+20V
基板溫度：60℃
應力施加時間：2小時
圖30表示正偏壓應力施加測試的△Vth(縱軸)與電極間的電阻(橫軸)的關係。根據所述圖可知，△Vth與電阻率的行為大致一致。
而且，將反覆掃描的臨限值偏移量(縱軸)與藉由所述(ii)的方法而測定的△Vth(橫軸)的關係示於圖31。進而，將靜態特性下的臨限值電壓的絕對值(縱軸)與△Vth(橫軸)的關係示於圖32。根據該些圖可知，△Vth與靜態特性下的臨限值電壓的絕對值及反覆掃描的臨限值偏移量均存在良好的相關關係。
根據所述圖30~圖32的結果，經證實，若使用本發明的基於電阻率的評價方法，則可間接且精度良好地評價因正偏壓施加的應力引起的所述各項目。
(實施例3-2)
本實施例中，藉由利用μ-PCD法來間接測定氧化物半導體薄膜的電阻率，從而對因正偏壓施加後的應力引起的特性進行評價。
具體而言，使用在所述實施例3-1中製作的TFT來評價各種特性。將其結果示於表10。此處，關於使SiH4/N2O的流量(sccm/sccm)在2/50、4/100、6/150、8/200、10/250的範圍內變化而使ESL成膜所獲得的各TFT 1~TFT 5，經過2小時後的△Vth如下。
TFT-1：5V
TFT-2：5.25V
TFT-3：4.5V
TFT-4：1.75V
TFT-5：-0.25V
進而，使用所述TFT，進行μ-PCD法中的「與照射激發光後出現的遲緩的衰減對應的參數」的測定。具體而言，使用具有如前述的專利文獻1的圖1或圖13所示的構成的裝置，具體而言，使用神鋼科研公司製：LTA-1820SP，在與實施例1-1相同的條件下實施μ-PCD法，測定反射率的變化。
為了算出基於藉由μ-PCD法所獲得的反射率-測定時間的關係而算出的參數，即，為了算出本發明中規定的「與遲緩的衰減對應的參數」，在本實施例中，算出以式(7)表示反射率與測定時間的關係時的斜率以作為B值。此處，設測定時間x=0.3μs~1.0μs，算出所述測定時間的範圍內的斜率(-B)。
圖33表示各TFT 1~TFT 5的IV特性。根據所述圖可知，TFT的動作根據SiH4/N2O的流量比而變化。
圖34是表示SiH4/N2O的流量比與△Vth的關係的圖表。根據所述圖可知，若增大SiH4/N2O的流量，則正偏壓應力施加測試中的△Vth變小。
圖35A是對各TFT中的每個應力施加時間的△Vth的值進行繪圖而成的兩對數圖表。根據所述圖可知，它們呈現出良好的直線性，相對於應力施加時間而具備以冪(冪次律(power-law))所記述的關係。
根據其結果，以A×tn的關係來擬合臨限值的時間變化，相對於SiH4/N2O的流量來對各參數進行繪圖。
將其結果示於圖35B。根據所述圖，決定初始(initial) 值的所述A隨著SiH4流量的增加而減少，與此相對，所述n的值由0.25即SiH4的流量≒2sccm/N2O，變為0.5即SiH4的流量≒6sccm/N2O。對於如此般n取0.25附近的行為，齊藤等人曾指出：在氧化物半導體薄膜即本實施例中的IGZO、與保護膜即本實施例中的ESL的界面上存在的氫會從所述界面的結合脫離，並從界面擴散而遠離，由此形成所述界面的捕獲能階(論文名：S.中野、N.齊藤、K.三浦、T.阪野、T.上田、K.杉、H.山口、I.雨宮、M.平松、A.石田、K.金丸和M.澤田(S.Nakano,N.Saito,K.Miura,T.Sakano,T.Ueda,K.Sugi,H.Yamaguchi,I.Amemiya,M.Hiramatsu,A.Ishida,K.Kanamaru,and M.Sawada)，IDW'11，1271(2011))。因而，所述圖的結果表示了：ESL與IGZO的界面能階因增大SiH4/N2O的流量比而減少。
圖36表示薄片電阻與SiH4/N2O的流量的關係。根據所述圖可知，薄片電阻隨著SiH4的流量的增加而減少。若將前述的圖37的結果亦包含在內考慮，則可知△Vth與薄片電阻相關。根據使用金屬氧化物半導體(Metal-OxideSemiconductor，MOS)二極體所進行的電容-電壓(CV)測定的結果可知，各樣品(sample)中，施體密度為1×1018cm-3左右。而且，根據膜厚為厚的IGZO的電洞效果測定結果，相同條件的a-IGZO膜的比電阻預計為2.7Ωcm，所述薄片電阻大於根據該結果預想的值。因而表明：所述薄片電阻的急遽增加是起因於因界面能階的增加造成的能帶彎曲。
另外可知的是，反覆掃描特性或靜態特性下的臨限值電壓如前述的圖31及圖32所示，與正偏壓應力施加測試中的△Vth存在良好的相關關係。其結果表明：所述反覆掃描特性或靜態特性下的臨限值電壓亦與所述△Vth同樣，是起因於ESL與IGZO的界面的界面能階。所述界面能階增加的詳細原因不明，但若考慮到ESL成膜時的成膜時間大不相同，則可推測ESL成膜中的電漿損傷(damage)為界面能階形成的原因。
圖37表示藉由所述實施例1的方法所獲得的△Vth(縱軸)與藉由所述μ-PCD法所獲得的所述「B」值(橫軸)的關係。根據所述圖可知，△Vth與所述B值呈現出U字曲線而相關。詳細而言，可判明，在△Vth為U字型曲線的頂點△Vth≒3.5V以下的情況下，隨著△Vth變小，所述絕對值即B值亦變大。而且，根據所述圖可知，所述B值受到保護膜形成時的矽烷量的比率等影響。
根據前述的圖34、圖36及圖37的結果，所述B值作為薄片電阻及△Vth的指標而有用，因此結果可知，若使用所述B值，則可評價氧化物半導體薄膜的薄片電阻。
進而，根據本發明者等人的基礎實驗發現：當所述B值達到最大時，△Vth達到最小，具有良好的TFT特性。因而，若以所述B值具有最大值的方式來適當地調整保護膜成膜時的形成條件，則可期待發揮良好的TFT特性。

Claims (14)

  1. 一種積層體的評價方法，其是氧化物半導體薄膜、及於所述氧化物半導體薄膜的表面具有保護膜的積層體的品質評價方法，所述評價方法包括：第1步驟，於基板上形成氧化物半導體薄膜之後，藉由接觸式方法或非接觸式方法來測定所述氧化物半導體薄膜的電子狀態，藉此來評價因所述氧化物半導體薄膜的膜中缺陷引起的不良；以及第2步驟，在根據基於所述評價所決定的條件而經處理的氧化物半導體薄膜的表面形成保護膜之後，藉由接觸式方法或非接觸式方法來測定所述氧化物半導體薄膜的電子狀態，藉此來評價因所述氧化物半導體薄膜與所述保護膜的界面缺陷引起的不良。
  2. 如申請專利範圍第1項所述的積層體的評價方法，其中所述氧化物半導體薄膜的電子狀態是基於所述氧化物半導體薄膜的電阻率而測定的。
  3. 如申請專利範圍第1項所述的積層體的評價方法，其中藉由評價所述第1步驟中的因所述膜中缺陷引起的不良，從而在將光照射與負偏壓一併施加至薄膜電晶體時，間接評價施加前後的臨限值電壓之差△Vth。
  4. 如申請專利範圍第1項所述的積層體的評價方法，其中藉由評價所述第2步驟中的因所述界面缺陷引起的不良，從而評價下述(1)~下述(3)中的任一者，即： (1)薄膜電晶體的臨限值電壓Vth；(2)對薄膜電晶體施加有正偏壓時，施加前後的臨限值電壓之差△Vth；及(3)多次測定薄膜電晶體的臨限值電壓時，第1次測定時的臨限值電壓與多次測定後的臨限值電壓之差。
  5. 如申請專利範圍第1項所述的積層體的評價方法，其中每當藉由接觸式方法來測定所述第1步驟中的因所述膜中缺陷引起的不良時，在所述氧化物半導體薄膜的表面設置第1電極及第2電極，並基於測定所得的電流值或電壓來進行評價。
  6. 如申請專利範圍第1項所述的積層體的評價方法，其中每當藉由接觸式方法來測定所述第2步驟中的因所述界面缺陷引起的不良時，以與所述保護膜的兩側接觸的方式來設置第1電極及第2電極，並基於測定所得的電流值或電壓來進行評價。
  7. 如申請專利範圍第2項所述的積層體的評價方法，其中每當藉由接觸式方法來測定所述氧化物半導體薄膜的電阻率時，使至少具有2個電極的測定端子接觸至所述氧化物半導體薄膜來測定電流值。
  8. 如申請專利範圍第1項所述的積層體的評價方法，其中每當藉由非接觸式方法來測定所述氧化物半導體薄膜的電子狀態時，基於反射率測定步驟與參數計算步驟來測定所述氧化物半導 體薄膜的電子狀態，所述反射率測定步驟是：對所述氧化物半導體薄膜照射激發光及微波，對從因照射所述激發光而發生變化的、所述微波的所述照射部位而來的反射波的最大值進行測定之後，停止所述激發光的照射，並對從停止照射所述激發光後的、所述微波的所述照射部位而來的反射波的反射率的時間變化進行測定，所述參數計算步驟是：根據所述反射率的時間變化，算出與在停止照射激發光後出現的遲緩的衰減對應的參數。
  9. 如申請專利範圍第8項所述的積層體的評價方法，其中所述參數計算步驟是：根據所述反射率的變化，算出與停止照射激發光後0.1μs~10μs出現的遲緩的衰減對應的參數，以評價所述氧化物半導體薄膜的電子狀態。
  10. 一種氧化物半導體薄膜的品質管理方法，其是在氧化物半導體薄膜、及於所述氧化物半導體薄膜表面具有保護膜的積層體的製造步驟的任意2個步驟中，適用反射率測定步驟與參數計算步驟，所述反射率測定步驟是：對所述氧化物半導體薄膜照射激發光及微波，對從因照射所述激發光而發生變化的、所述微波的所述照射部位而來的反射波的最大值進行測定之後，停止所述激發光的照射，並對從停止照射所述激發光後的、所述微波的所述照射部位而來的反射波的反射率的時間變化進行測定，所述參數計算步驟是：根據所述反射率的時間變化，算出與 在停止照射激發光後出現的遲緩的衰減對應的參數，將與所述參數計算步驟的遲緩的衰減對應的參數分別算出為參數PX1、參數PX2，基於所述參數之差△P(PX1-PX2，其中PX2為PX1之後的製造步驟的參數)，來評價所述氧化物半導體薄膜的電子狀態。
  11. 如申請專利範圍第10項所述的氧化物半導體薄膜的品質管理方法，其中將與所述反射率測定步驟的反射波的最大值對應的參數分別算出為參數QX1、參數QX2，基於所述參數QX1、參數QX2之差△Q(QX1-QX2)及所述參數PX1、參數PX2之差△P(PX1-PX2)，來評價所述氧化物半導體薄膜的電子狀態。
  12. 如申請專利範圍第11項所述的氧化物半導體薄膜的品質管理方法，其中對於圖表的縱軸，將與所述反射率測定步驟的反射波的最大值對應的參數設為參數Q，對於橫軸，將與所述參數計算步驟的遲緩的衰減對應的參數設為參數P，將所述參數[QX1，PX1]、所述參數[QX2，PX2]繪製成圖表，以評價所述氧化物半導體薄膜的電子狀態。
  13. 如申請專利範圍第10項所述的氧化物半導體薄膜的品質管理方法，其中所述氧化物半導體薄膜形成在絕緣膜的表面。
  14. 如申請專利範圍第10項所述的氧化物半導體薄膜的品質管理方法，其中所述氧化物半導體薄膜被實施有熱處理。
TW104122850A 2014-07-16 2015-07-15 An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film TWI552233B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146337 2014-07-16

Publications (2)

Publication Number Publication Date
TW201614737A TW201614737A (en) 2016-04-16
TWI552233B true TWI552233B (zh) 2016-10-01

Family

ID=55078366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122850A TWI552233B (zh) 2014-07-16 2015-07-15 An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film

Country Status (8)

Country Link
US (1) US9780005B2 (zh)
EP (2) EP3462196A1 (zh)
JP (1) JP5993496B2 (zh)
KR (1) KR101863010B1 (zh)
CN (1) CN106575629B (zh)
HU (1) HUE046837T2 (zh)
TW (1) TWI552233B (zh)
WO (1) WO2016009868A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475711B2 (en) 2016-04-27 2019-11-12 Kobe Steel, Ltd. Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality
JP7348440B2 (ja) * 2018-03-20 2023-09-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
JP2020034295A (ja) * 2018-08-27 2020-03-05 キオクシア株式会社 光学特性測定装置および光学特性測定方法
KR102114103B1 (ko) * 2018-11-05 2020-05-22 주식회사 아바코 산화물 반도체 박막 검사장치 및 산화물 반도체 박막 검사방법
KR102202198B1 (ko) * 2019-06-20 2021-01-13 주식회사 아바코 산화물 반도체 박막 검사장치 및 산화물 반도체 박막 검사방법
KR102486957B1 (ko) * 2020-10-07 2023-01-10 주식회사 아바코 산화물 반도체 박막 검사장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041050A (en) * 2008-12-26 2010-11-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20130181214A1 (en) * 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201423910A (zh) * 2012-11-28 2014-06-16 Semiconductor Energy Lab 顯示裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4476462B2 (ja) * 2000-03-27 2010-06-09 株式会社栃木ニコン 半導体の電気特性評価装置
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101296658B1 (ko) * 2008-09-18 2013-08-14 엘지디스플레이 주식회사 액정 패널 및 그 검사 방법
JP5601562B2 (ja) * 2009-09-04 2014-10-08 独立行政法人理化学研究所 移動度測定装置及びその方法、並びに、抵抗率測定装置及びその方法
KR101322591B1 (ko) 2009-10-06 2013-10-28 가부시키가이샤 코베루코 카겐 반도체 캐리어 수명 측정 장치 및 그 방법
CN102043266B (zh) * 2009-10-21 2012-08-01 北京京东方光电科技有限公司 检测薄膜场效应晶体管阵列基板的设备及方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102313849B (zh) * 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP5814558B2 (ja) * 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8450123B2 (en) 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
US9608101B2 (en) * 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
JP2013168575A (ja) * 2012-02-16 2013-08-29 Univ Of Tokyo 伸縮性回路基板
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP2013254948A (ja) * 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置
JP5798669B2 (ja) * 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041050A (en) * 2008-12-26 2010-11-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20130181214A1 (en) * 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201423910A (zh) * 2012-11-28 2014-06-16 Semiconductor Energy Lab 顯示裝置

Also Published As

Publication number Publication date
US9780005B2 (en) 2017-10-03
HUE046837T2 (hu) 2020-03-30
EP3171397B1 (en) 2019-09-18
CN106575629A (zh) 2017-04-19
TW201614737A (en) 2016-04-16
EP3171397A4 (en) 2018-05-30
WO2016009868A1 (ja) 2016-01-21
KR101863010B1 (ko) 2018-05-30
KR20170015999A (ko) 2017-02-10
CN106575629B (zh) 2019-05-14
EP3462196A1 (en) 2019-04-03
JP2016029709A (ja) 2016-03-03
US20170194218A1 (en) 2017-07-06
JP5993496B2 (ja) 2016-09-14
EP3171397A1 (en) 2017-05-24

Similar Documents

Publication Publication Date Title
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
EP3079165B1 (en) Method for evaluating an oxide semiconductor thin film and for managing quality of the oxide semiconductor thin film
JP6152348B2 (ja) 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
US10475711B2 (en) Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality
KR101923798B1 (ko) 산화물 반도체 박막의 표면에 보호막을 갖는 적층체의 품질 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees