CN106575629B - 层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法 - Google Patents

层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法 Download PDF

Info

Publication number
CN106575629B
CN106575629B CN201580035431.4A CN201580035431A CN106575629B CN 106575629 B CN106575629 B CN 106575629B CN 201580035431 A CN201580035431 A CN 201580035431A CN 106575629 B CN106575629 B CN 106575629B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
parameter
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580035431.4A
Other languages
English (en)
Other versions
CN106575629A (zh
Inventor
川上信之
林和志
钉宫敏洋
越智元隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN106575629A publication Critical patent/CN106575629A/zh
Application granted granted Critical
Publication of CN106575629B publication Critical patent/CN106575629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供对氧化物半导体薄膜及在该氧化物半导体薄膜的表面具有保护膜的层叠体的品质、以及氧化物半导体薄膜的品质管理方法能够准确且简便地进行评价的方法。本发明涉及的氧化物半导体薄膜及在上述氧化物半导体薄膜的表面具有保护膜的层叠体的品质评价方法具有：第1步骤，在基板上形成氧化物半导体薄膜后，利用接触式方法或非接触式方法测定上述氧化物半导体薄膜的电子状态，由此评价由上述氧化物半导体薄膜的膜中缺陷引起的不良；和第2步骤，在利用基于上述评价确定的条件进行处理后的氧化物半导体薄膜的表面上形成保护膜后，利用接触式方法或非接触式方法测定上述氧化物半导体薄膜的电子状态，由此评价由上述氧化物半导体薄膜与上述保护膜的界面缺陷引起的不良。

Description

层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理 方法
技术领域
本发明涉及适用于液晶显示器和有机EL显示器等显示装置的薄膜晶体管(TFT：thin－film transistor)的半导体层用氧化物(以下，称为“氧化物半导体薄膜”)及在该氧化物半导体薄膜的表面具有保护膜的层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法。详细而言，涉及通过利用接触式方法、或非接触式方法测定由氧化物半导体薄膜的膜中缺陷、由该氧化物半导体薄膜与在其表面形成的保护膜的界面缺陷引起的不良来评价具有该氧化物半导体薄膜的层叠体的品质的技术、以及该氧化物半导体薄膜的品质管理方法。
背景技术
非晶质氧化物半导体薄膜具有较高的载流子迁移率，光学带隙大，且能够在低温下成膜。因此，非晶质氧化物半导体薄膜被期待应用在要求大型、高分辨率、高速驱动的下一代显示器、透明显示器、柔性显示器中使用的耐热性低的树脂基板等中。
在氧化物半导体薄膜中，特别是由铟(In)、镓(Ga)、锌(Zn)和氧构成的非晶氧化物半导体薄膜(以下有时称作“In－Ga－Zn－O”或“IGZO”。)具有非常高的载流子迁移率，因此优选使用。
然而，已知氧化物半导体薄膜因成膜工序及之后的热处理而使电子状态发生变化，对TFT的品质造成影响。例如，因在成膜工序中产生的晶格缺陷、膜中的氢而使支配TFT特性的载流子浓度发生大幅变化，使TFT特性容易产生偏差。因此，在显示装置等的制造工序中，从提高生产率的观点出发，评价氧化物半导体薄膜的特性并反馈其结果而调整制造条件来进行TFT的品质管理较为重要。
作为不附加电极而采用非接触式方法评价氧化物半导体薄膜的迁移率的方法，本发明人等在专利文献1中公开了利用微波光导电衰减法(以下有时称作“μ－PCD法”)定性或定量地评价氧化物半导体薄膜的迁移率的方法。
但是，在使用氧化物半导体薄膜的TFT中，作为晶体管特性，不仅要求基本的迁移率，而且抑制亮度不均、色偏、显示不良等制品不良也较为重要。因此，还要求对于因这些制品不良所致的光照射、电压施加等的应力的耐性(以下，有时称作“应力耐性”)优异。应力耐性是指：即使对晶体管等半导体元件例如连续地照射光或连续地施加栅极电压等施加应力，也具有良好的特性。
作为应力耐性之一，可列举在漏电流－栅极电压特性(以下有时称作“I－V特性”)中，阈值电压(Vth：Threshold Voltage)不发生漂移、即施加应力前后的Vth的变化量(以下有时称作“ΔVth”)小。例如，在有机EL显示器中，在使有机EL元件发光的期间，对驱动TFT的栅电极连续地施加正电压(以下有时称作“正偏压”。)。因此，造成Vth发生变化、开关特性发生变化的问题。在液晶电视中，来自背光源的光被照射至TFT。因此，若除负电压(以下有时称作“负偏压”。)外还连续地受到光照射，则造成Vth发生变化、开关特性发生变化的问题。
除上述外，作为与正偏压关联的应力耐性，还需要使初始反复特性优异。初始反复特性是指：制造TFT后多次测定I－V特性时，由最初的测定中所得的I－V特性计算的Vth和由多次测定后所得的I－V特性计算的Vth之差。Vth之差越小，初始反复特性越好。
进而，作为与正偏压关联的应力耐性，还需要将TFT的Vth抑制在适当的范围内。若Vth的值取负值，则在不施加栅极电压时会流入电流，因此消耗电力增加。另一方面，若Vth的正值过大，则TFT的工作需要较大的电压。
若开关特性发生如此变化，则招致显示装置本身的可靠性降低，因此迫切需要应力耐性的提高。
另外，除上述以外，还报道了使TFT特性产生较大不同的工艺条件。例如在非专利文献1中公开了以下内容：根据上述TFT中使用的栅极绝缘膜的种类，将氧化物半导体薄膜退火后的该氧化物半导体的膜中的电子状态发生变化，其结果对TFT的特性造成较大影响。另外，在非专利文献2中详细报道了根据形成在氧化物半导体薄膜的表面的保护膜的种类的不同会大大影响TFT特性。
现有技术文献
专利文献
专利文献1：日本特开2012－33857号公报
非专利文献
非专利文献1:Journal of Applied Physics Vol.112、114515(2012)
非专利文献2:Proceedings of IDW、587(2011)
发明内容
发明要解决的课题
在TFT的材料开发中，不仅需要根据所要求的特性变更氧化物半导体的组成、含量等，而且还需要优化成膜温度、气氛等成膜条件、以及之后的工序的处理条件等(以下有时将它们统称为“制造条件”)。在研究最佳组合时，需要评价氧化物半导体薄膜的应力耐性，但是以往在实际制作TFT后评价应力耐性。因此，为了查明对应力耐性造成影响的氧化物半导体薄膜的制造条件，需要大量的时间和成本。为此，要求准确且简便地评价应力耐性。
本发明是着眼于如上所述的情况而完成的发明。本发明的目的在于提供对氧化物半导体薄膜及在该氧化物半导体薄膜的表面上具有保护膜的层叠体的品质、以及氧化物半导体薄膜的品质管理方法能够准确且简便地进行评价的方法。
用于解决课题的手段
本发明具有如下主旨：其为氧化物半导体薄膜及在上述氧化物半导体薄膜的表面上具有保护膜的层叠体的品质评价方法，该评价方法具有：
第1步骤，在基板上形成氧化物半导体薄膜后，利用接触式方法或非接触式方法测定上述氧化物半导体薄膜的电子状态，由此评价由上述氧化物半导体薄膜的膜中缺陷引起的不良；和
第2步骤，在利用基于上述评价确定的条件进行处理后的氧化物半导体薄膜的表面形成保护膜后，利用接触式方法或非接触式方法测定上述氧化物半导体薄膜的电子状态，由此评价由上述氧化物半导体薄膜与上述保护膜的界面缺陷引起的不良。
还优选：基于上述氧化物半导体薄膜的电阻率测定上述氧化物半导体薄膜的电子状态。
还优选：通过上述第1步骤中对由上述膜中缺陷引起的不良进行评价，从而在对薄膜晶体管一并施加光照射和负偏压时，间接地评价施加前后的阈值电压之差ΔVth。
还优选：通过上述第2步骤中对由上述界面缺陷引起的不良进行评价，从而评价下述(1)～(3)中的任意。
(1)薄膜晶体管的阈值电压Vth；
(2)在对薄膜晶体管施加正偏压时，施加前后的阈值电压的差ΔVth；
(3)在对薄膜晶体管的阈值电压测定多次时，第一次测定时的阈值电压与多次测定后的阈值电压之差。
在本发明中还有以下优选实施方案：在上述第1步骤中利用接触式方法测定由上述膜中缺陷引起的不良时，在上述氧化物半导体薄膜的表面设置第1电极及第2电极，并基于测定得到的电流值或电压进行评价。
另外，还优选：在上述第2步骤中利用接触式方法测定由上述界面缺陷引起的不良时，以与上述保护膜的两侧接触的方式设置第1电极及第2电极，并基于测定得到的电流值或电压进行评价。
进而，还优选：在利用接触式方法测定上述氧化物半导体薄膜的电阻率时，使具有至少2个电极的测定端子与所述氧化物半导体薄膜接触而对电流值进行测定。
本发明中还有以下优选实施方案：在利用非接触式方法测定上述氧化物半导体薄膜的电子状态时，基于反射率测定步骤和参数计算步骤来测定上述氧化物半导体薄膜的电子状态，
所述反射率测定步骤如下：对上述氧化物半导体薄膜照射激发光及微波，测定因上述激发光的照射而发生变化的上述微波来自上述照射部位的反射波的最大值后，停止上述激发光的照射，并测定对停止上述激发光的照射后的上述微波来自上述照射部位的反射波的反射率在时间上的变化，
所述参数计算步骤如下：根据上述反射率在时间上的变化，计算与在停止激发光的照射后出现的迟缓衰减对应的参数。
还优选使上述参数计算步骤如下：根据上述反射率的变化，计算与在停止激发光的照射后0.1～10μs出现的迟缓衰减对应的参数，评价上述氧化物半导体薄膜的电子状态。
另外，本发明还包含一种氧化物半导体薄膜的品质管理方法，其具有以下主旨：在氧化物半导体薄膜及在上述氧化物半导体薄膜的表面上具有保护膜的层叠体的制造工序的任意2个工序中应用反射率测定步骤和参数计算步骤，
所述反射率测定步骤如下：对上述氧化物半导体薄膜照射激发光及微波，测定因上述激发光的照射而发生变化的上述微波来自上述照射部位的反射波的最大值后，停止上述激发光的照射，并测定对停止上述激发光的照射后的上述微波来自上述照射部位的反射波的反射率在时间上的变化，
所述参数计算步骤如下：根据上述反射率在时间上的变化，计算与在停止激发光的照射后出现的迟缓衰减对应的参数、
计算与上述参数计算步骤的迟缓衰减对应的参数分别作为参数PX1、参数PX2，基于上述参数之差ΔP(PX1－PX2：其中，PX2为比PX1更靠后的制造工序的参数)来评价上述氧化物半导体薄膜的电子状态。
另外，还优选：计算与上述反射率测定步骤的反射波的最大值对应的参数分别作为参数QX1、参数QX2，基于上述参数QX1、QX2之差ΔQ(QX1－QX2)及上述参数PX1、PX2之差ΔP(PX1－PX2)来评价上述氧化物半导体薄膜的电子状态。
进而，还优选：将图表的纵轴设为与上述反射率测定步骤的反射波的最大值对应的参数即参数Q，将横轴设为与上述参数计算步骤的迟缓衰减对应的参数即参数P，将上述参数[QX1、PX1]、上述参数[QX2、PX2]绘制成图表来评价上述氧化物半导体薄膜的电子状态。
上述氧化物半导体薄膜还优选形成在绝缘膜的表面上，另外，上述氧化物半导体薄膜还优选实施过热处理的氧化物半导体薄膜。
发明效果
根据本发明，通过直接或间接地测定氧化物半导体薄膜的电子状态，从而可以评价由氧化物半导体薄膜的膜中缺陷、界面缺陷引起的不良。而且，基于该评价能够准确且简便地评价氧化物半导体薄膜及在上述氧化物半导体薄膜的表面上具有保护膜的层叠体的品质。另外，根据本发明，还能适当地管理氧化物半导体薄膜的品质。
附图说明
图1为表示对于施加光照射和负偏压时的阈值电压发生漂移的例子的图表。
图2为表示对施加正偏压时的阈值电压发生漂移的例子的图表。
图3为表示微波衰减波形的一例的图。
图4为表示在实施例中使用的氧化物半导体TFT的结构的示意图。
图5为表示在本发明中使用的评价元件的构成的一例的示意图。
图6为表示在本发明中使用的评价元件的其他的构成的一例的示意图。
图7为表示本发明中使用的评价元件的其他的构成的一例的示意图。
图8为表示本发明中使用的评价元件的其他的构成的一例的示意图。
图9为表示本发明中使用的评价元件的其他的构成的一例的示意图。
图10为表示本发明中使用的评价元件的其他的构成的一例的示意图。
图11为表示本发明中使用的评价元件的其他的构成的一例的示意图。
图12为表示本发明中使用的评价元件的排列构成的一例的评价用基板的示意图。
图13为表示本发明中使用的评价装置的一例的示意性说明图。
图14为表示具有接触式方法的测定部件和非接触式方法的测定部件的评价装置的一例的示意性说明图。
图15为表示氧化物半导体薄膜的成膜时的氧浓度与μ－PCD法的测定结果的关系的图表。
图16A为表示氧化物半导体薄膜成膜后的预退火时间与μ－PCD法的测定结果的图表。
图16B为表示预退火时间与ΔVth或寿命的关系的图表。
图17A为表示氧化物半导体薄膜的与由膜中缺陷引起的不良及由界面缺陷引起的不良有关的寿命值、电阻率、膜中缺陷的关系、界面缺陷的关系、氧化物半导体薄膜的氢施主的关系的示意性说明图。
图17B为表示基于氧化物半导体薄膜的评价的迁移率与应力耐性的关系的示意性说明图。
图18为表示在实施例1－2中试样1～3的基于μ－PCD法的测定结果的图表。
图19为表示在实施例1－3中评价元件1～3的基于μ－PCD法的测定结果的图表。
图20为表示在实施例1－4中评价元件1～3的基于μ－PCD法的测定结果的图表。
图21A为表示在实施例1－5中的基于μ－PCD法的测定结果的图表，表示氧添加量为4％的测定结果。
图21B为表示实施例1－5中的基于μ－PCD法的测定结果的图表，表示氧添加量为8％的测定结果。
图22A为表示在实施例1－5中预退火温度与ΔVth或寿命的关系的图表，表示氧添加量为4％的测定结果。
图22B为表示在实施例1－5中预退火温度与ΔVth或寿命的关系的图表，表示氧添加量为8％的测定结果。
图23为表示在实施例1－6中的基于μ－PCD法的测定结果的图表。
图24为表示在实施例1－6中成膜温度与ΔVth或寿命的关系的图表。
图25为表示实施例1－7的结果的图表，纵轴为有无保护膜下的峰比及寿命之比。
图26A为表示在实施例1－8中预退火时间与ΔVth(图中、●)以及预退火时间与τ2(图中、△)的关系的图表，表示利用评价2得到的τ2。
图26B为表示在实施例1－8中预退火时间与ΔVth(图中、●)以及预退火时间与τ2(图中、△)的关系的图表，表示利用评价3得到的τ2。
图27A为表示实施例1－9的结果的图表，其是表示预退火时间与ΔVth(图中、●)以及预退火时间与参数B(图中、■)的关系的图表。
图27B为表示实施例1－9的结果的图表，其是表示预退火时间与ΔVth(图中、●)以及预退火时间与参数C(图中、◆)的关系的图表。
图28为表示实施例2－1中式(1)中的B值与薄层电阻的关系的图表。
图29A为表示实施例2－2的结果的图表，其是表示在基板上的各测定点的比电阻与式(5)中的B值的关系的图表。
图29B为表示实施例2－2的结果的图表，其是表示在基板上的各测定点的比电阻与相关系数的关系的图表。
图30为表示实施例3－1中的ΔVth与电阻的关系的图表。
图31为表示实施例3－1中的ΔVth与反复扫描的阈值漂移量的关系的图表。
图32为表示实施例3－1中的ΔVth与静特性中的阈值电压的绝对值的关系的图表。
图33为表示实施例3－2中的I－V特性的结果的图表。
图34为表示实施例3－2中的SiH4/N2O的流量比与ΔVth的关系的图表。
图35A为表示实施例3－2中的应力施加时间与ΔVth的关系的图表。
图35B为表示实施例3－2中的SiH4的流量与构成斜率B的A值、n值的关系的图表。
图36为表示实施例3－2中的SiH4/N2O的流量比与薄层电阻的关系的图表。
图37为表示实施例3－2中的Vth与斜率B值的关系的图表。
图38为氧化物半导体薄膜的品质评价方法的示意性说明图。
图39A为将实施例1－10的与各工序中的迟缓衰减对应的参数绘制得到的图表。
图39B为将实施例1－10的与各工序中的迟缓衰减对应的参数之差ΔP绘制得到的图表。
图39C为将实施例1－10的各试样的TFT特性绘制得到的图表。
图40为将实施例1－11的与各工序中的迟缓衰减对应的参数绘制得到的图表。
图41为将实施例1－11的与各工序中的迟缓衰减对应的参数之差ΔP绘制得到的图表。
图42A为将实施例1－12的预退火后的参数绘制得到的图表。
图42B为将实施例1－12的蚀刻阻挡层成膜后的参数绘制得到的图表。
图42C为将实施例1－12的第1层的保护膜成膜后的参数绘制得到的图表。
图42D为将实施例1－12的第2层的保护膜成膜后的参数绘制得到的图表。
图42E为将实施例1－12的后退火后的参数绘制得到的图表。
图43A为将实施例1－12的预退火后的参数绘制得到的图表。
图43B为将实施例1－12的蚀刻阻挡层成膜后的参数绘制得到的图表。
图43C为将实施例1－12的第1层的保护膜成膜后的参数绘制得到的图表。
图43D为将实施例1－12的第2层的保护膜成膜后的参数绘制得到的图表。
图43E为将实施例1－12的后退火后的参数绘制得到的图表。
具体实施方式
作为使用TFT的显示装置的亮度不均的原因，已知是由施加正偏压时的阈值电压的漂移所引起的。另外，作为显示装置的色偏、显示不良的原因，已知是由基于负偏压和光照射的阈值电压的漂移所引起的。
例如对于液晶显示器而言，若曝露在光照射下、负偏压施加状态下，则阈值电压变得不稳定，如图1所示那样随着时间的推移而使Vth发生变化，开关特性发生变化。另外，在有机EL显示器中，通过对栅电极施加正偏压，从而可以使TFT导通(ON)而使显示器发光，但会因栅极电压的持续施加而产生缺陷，在电荷被捕获时，如图2所示那样随着时间的推移而使Vth发生变化，开关特性发生变化。
本发明人等为了解决对TFT的品质造成影响的上述问题而反复研究，结果可知以下内容。首先，(1)因光照射和负偏压(以下有时称作“负偏压应力”)引起的阈值电压的变化主要是由于在薄膜晶体管的制造工序中电子状态的变化而造成的，所述电子状态的变化是因在氧化物半导体薄膜成膜后或者成膜之后的退火等而以一定量包含在膜中的氧化物半导体薄膜中的缺陷(以下有时称作“膜中缺陷”)所引起的。而且，若存在膜中缺陷，则以负偏压应力为诱因而产生色偏、显示不良。并且，(2)因正偏压所致的阈值变化主要是由于在栅极绝缘膜或保护膜形成后的氧化物半导体薄膜与保护膜的界面存在的因界面能级所致的缺陷((以下有时称作“界面缺陷”)而引起的。而且查明：若存在界面缺陷，则以正偏压应力为诱因而产生亮度不均。
进而查明：若存在上述膜中缺陷，则由于该缺陷具有向半导体膜放出作为载流子的电子的性质，因此电子状态发生变化。另外：若存在界面缺陷，则在氧化物半导体薄膜产生能带弯曲。其结果查明：在各制造工序中所形成的该氧化物半导体薄膜的电子状态发生变化。而且可知该电子状态的变化可以利用氧化物半导体薄膜的电阻率来测定。即，判明：在施加光照射和负偏压后或者施加正偏压后(以下有时将它们统称为“偏压应力”)产生的ΔVth的增大与氧化物半导体的偏压应力前的电阻率具有良好的关系。
因此，当对在施加偏压应力后产生的ΔVth的大小进行评价时，在实际制造TFT而实施施加偏压应力的应力试验时，可以不测定ΔVth。即可知仅测定各制造工序中的氧化物半导体的电子状态、尤其电阻率即可简便地进行评价。另外可知伴随施加正偏压的ΔVth与初始反复特性及阈值电压的绝对值密切相关。因此，只要测定氧化物半导体薄膜的电子状态、尤其电阻率，便可对(A)伴随负偏压应力的应力耐性的指标即阈值电压之差ΔVth进行评价。另外判明可以对(B)伴随正偏压应力的应力耐性的指标即下述(1)～(3)的全部进行评价。
(1)薄膜晶体管的阈值电压Vth；
(2)在对薄膜晶体管施加正偏压时，施加前后的阈值电压的差ΔVth；
(3)在对薄膜晶体管的阈值电压测定多次时，第一次测定时的阈值电压与多次测定后的阈值电压之差。
即，对于氧化物半导体薄膜的应力耐性而言，膜中缺陷和界面缺陷会产生影响。因此本发明的特征在于发现通过对这两个缺陷进行测定、评价而得到应力耐性优异的氧化物半导体薄膜。予以说明，通常膜中缺陷和界面缺陷混合存在，一般难以对两者同时测定来评价各缺陷的优劣。其原因在于：氧化物半导体薄膜的膜厚最大为500nm左右，因此当在保护膜形成后利用接触型测定来直接测定电阻率的情况下和利用非接触型测定间接地测定电子状态、尤其电阻率的情况下，测定值均受到膜中缺陷的影响。例如，若在膜中缺陷不同的氧化物半导体薄膜上以不同的硅烷流量比形成保护膜，则因膜中缺陷的影响还会使界面缺陷不同。因此难以准确地评价基于界面缺陷的应力耐性。因此，作为准确地评价界面缺陷的前提，需要使膜中缺陷处于同一条件。因此最好使直至成膜氧化物半导体薄膜为止的制造条件相同。通过使膜中缺陷处于同一条件，从而可以由以不同的制造条件形成了保护膜的氧化物半导体薄膜的电阻率的测定值仅对界面缺陷准确地进行评价。
根据本发明，可以通过经过下述第1步骤和第2步骤来测定、评价膜中缺陷和界面缺陷。本发明中“测定”是指利用非接触式方法或接触式方法间接或直接地测定氧化物半导体薄膜的电子状态。另外，“评价”是指基于测定结果的由膜中缺陷或界面缺陷引起的不良、或由该不良引起的品质的优劣。若基于本发明的评价，则可以推测由对用于减少氧化物半导体薄膜的上述缺陷的制造条件的预测或制造条件的变更而产生的上述缺陷。
作为第1步骤，基于测定结果对形成在基板上的氧化物半导体薄膜的因膜中缺陷引起的不良进行评价。在第1步骤中，通过仅对膜中缺陷进行评价，从而可以基于该评价结果预测、确定用于使膜中缺陷降低的最佳的制造条件。而且，作为第2步骤，首先，在基于第1步骤中确定的最佳制造条件而新形成于基板的、膜中缺陷为同一条件的氧化物半导体薄膜的表面上形成保护膜。从该试样基于测定结果对因界面缺陷引起的不良进行评价。在第2步骤中，通过仅对界面缺陷进行评价，从而可以基于该评价结果预测、确定用于降低界面缺陷所需的最佳制造条件。
即，在本发明的第1步骤中，通过测定氧化物半导体薄膜的电子状态，从而掌握膜中缺陷与制造条件的关系，可以预测、确定用于降低膜中缺陷的制造条件。因此，通过经过第1步骤，从而可以形成将膜中缺陷控制为同一条件的氧化物半导体薄膜。而且，若在不同的条件下在使膜中缺陷相同的各氧化物半导体薄膜的表面形成保护膜，则可以推定基于第2步骤中的测定结果的评价的差异是由界面缺陷引起的。因此，通过经过第1步骤、第2步骤，从而掌握界面缺陷与制造条件的关系，可以预测、确定用于降低界面缺陷的制造条件。而且，通过采用在第1步骤及第2步骤中所确定的制造条件，从而能够制造降低了膜中缺陷和界面缺陷两者的氧化物半导体薄膜。另外，若使用该氧化物半导体薄膜，则可以制造应力耐性优异的氧化物半导体薄膜及在该氧化物半导体薄膜的表面具有保护膜的层叠体。该层叠体优选具有TFT结构，因此除氧化物半导体薄膜、保护膜以外还可以根据需要具有基板、栅电极等电极层、栅极绝缘膜等绝缘层等，另外，也可以加工成TFT所需的布线结构。
当在第1步骤及第2步骤中测定上述电子状态时，可以为接触式方法、非接触式方法中的任一种。另外，电子状态可以基于氧化物半导体薄膜的电阻率进行测定。电阻率可以直接测定，也可以间接地测定。另外，作为电阻率，可列举薄层电阻(Ω·cm/□)或比电阻(Ω·cm)。比电阻是薄层电阻乘以膜厚所得的值。
以下，对各步骤进行说明。
[第1步骤]
首先，在第1步骤中，在基板上形成氧化物半导体薄膜后，利用接触式方法或非接触式方法测定该氧化物半导体薄膜的电子状态。
[氧化物半导体薄膜]
氧化物半导体薄膜可以直接形成在基板上，也可以在基板上形成栅极绝缘膜等任意绝缘膜后形成氧化物半导体薄膜。另外，也可以在氧化物半导体薄膜的表面形成与测定方法对应所需的电极等。
作为氧化物半导体薄膜，优选使用包含选自In、Ga、Zn及Sn中的至少1种以上的元素的非晶质氧化物半导体薄膜。这些元素可以单独地含有，也可以并用两种以上。具体而言，可列举例如In氧化物、In－Sn氧化物、In－Zn氧化物、In－Sn－Zn氧化物、In－Ga氧化物、Zn－Ga氧化物、In－Ga－Zn氧化物、Zn氧化物等。
氧化物半导体薄膜的膜厚并无特别限定，优选为10nm以上、更优选为30nm以上，优选为500nm以下、更优选为200nm以下、进一步优选为100nm以下。
[第1步骤－接触式方法]
首先，在第1步骤中，对利用接触式方法测定氧化物半导体薄膜的电子状态的方法进行说明。
接触式方法为使电阻测定端子与氧化物半导体薄膜接触而进行测定的方法。可以利用接触式方法以电阻率的形式直接测定氧化物半导体薄膜的电子状态。例如可以如四端子法、四探针法等那样在氧化物半导体膜上形成电极来测定电阻率，也可以如双环电极法那样使用具有电极的测定端子来测定电阻率。
当在氧化物半导体薄膜上形成测定用电极的情况下，只要对该电极施加电压再测定其电流值即可。例如，简便的做法为：在氧化物半导体薄膜上形成欧姆电极，并对该2点间的电阻率进行测定。具体而言，例如只要施加1V的电压并对流入电极间的电流值进行测定即可。
四端子法是形成2对欧姆电极来测定电阻率的方法。在该方法中，可以在形成于氧化物半导体薄膜上的至少一对电极间流通电流、并对与上述电极不同的至少一方的电极间的电压进行测定。
利用四探针法测定电阻率的方法可以应用例如经JIS H602等标准化的测定方法。
另外，作为在氧化物半导体薄膜上不形成电极的接触式方法，可列举双环电极法等测定方法。在该测定方法中，使测定探针与氧化物半导体薄膜的表面直接接触，在探针的电极间流通电流，由此可以求得电阻率。因此，双环电极法比需要附加电极的四端子法、四探针法更简易且低成本，因此优选。
[第1步骤－非接触式方法]
接着，对在第1步骤中利用非接触式方法测定氧化物半导体薄膜的电子状态的方法进行说明。
非接触式方法为不使电阻测定端子与氧化物半导体薄膜接触而测定电子状态的方法。利用非接触式方法，可以非破坏性地且非接触地间接测定电阻率。作为非接触式方法，可例示例如μ－PCD法。在μ－PCD法的情况下，不同于上述接触式方法，无法直接测定电阻率。然而，如后述那样μ－PCD法的测定值由于与电阻率具有相关关系，因此可以间接地评价电阻率。
使用μ－PCD法的测定方法包括以下步骤：反射率测定步骤，对氧化物半导体薄膜照射激发光及微波，测定因该激发光的照射而发生变化的该微波来自该氧化物半导体薄膜的反射波的最大值后，停止该激发光的照射，测定该停止激发光的照射后的该微波来自该氧化物半导体薄膜的反射波的反射率在时间上的变化；和参数计算步骤，根据该反射率在时间上的变化，计算与停止激发光的照射后出现的迟缓衰减对应的参数。
μ－PCD法的测定值与电阻率的相关关系如以下所示。在使用μ－PCD法的测定方法的反射率测定步骤和参数计算步骤中，参数计算步骤的迟缓衰减、具体而言停止激发光的照射并在停止后1μs左右出现的微波衰减的程度(以下有时称作“迟缓微波衰减波形”)会受到氧化物半导体薄膜的传导带下的缺陷等级、即电子状态的大幅影响。因此，若对该区域的信号进行分析，则可知本发明人等的研究结果为氧化物半导体薄膜的光照射与负偏压的应力施加试验后的应力耐性等具有密切的相关关系。
在第1步骤中，若采用μ－PCD法，则可以根据反射率的变化以非接触型方法准确且简便地测定、评价由膜中缺陷引起的不良，因此极为有用。
在本说明书中，作为上述“与停止激发光的照射后1μs左右出现的迟缓衰减对应的参数”(以下有时称作“B值”)，可列举例如：直至微波反射强度达到最大值的1/e2为止的时间；对微波反射强度从最大值的1/e达到最大值的1/e2为止的反射波强度的衰减曲线进行对数转换所得的斜率或该斜率的倒数的绝对值；停止激发光的照射后1μs～2μs左右的反射波强度的衰减曲线的斜率或该斜率的倒数的绝对值；停止激发光的照射后1μs左右出现的微波的反射波强度；在以2个指数函数之和表示微波的反射波的衰减的情况下，所得的经对数转换的斜率中的较长一方的值或该斜率的倒数的绝对值；等。可列举例如后述的实施例3－2中记载的式(1)的幂的关系式所示的斜率。在此，上述“在以2个指数函数之和表示微波的反射波的衰减的情况下，所得的经对数转换的斜率”是指例如下式(1)中记载的τ1、下式(2)中记载的τ2。
[数1]
n1 exp(-t/τ1)+n3 exp(-t/τ2) (1)
[数2]
n1 exp(-t/τ1)+n2 exp(-t/τ2)β (2)
在上述参数中，优选的是将一定范围中的微波反射波强度的衰减曲线进行对数转换后的斜率或该斜率的倒数的绝对值。特别优选的参数为将从最大值的1/e达到最大值的1/e2为止的反射波强度的衰减曲线进行对数转换后的斜率或该斜率的倒数的绝对值、以及将1μs附近～2μs附近的反射波强度的衰减曲线进行对数转换后的斜率或该斜率的倒数的绝对值。
在此，上述参数中的“1μs左右”并非严密限定为1μs的含义，也包括停止激发光照射后的反射率衰减迟缓、即反射率衰减的斜率变小后的微波反射率的范围。因此，难以唯一性地规定上述时间，但是例如优选为0.1μs以上、更优选为0.5μs以上、进一步优选为1μs以上，并且优选为10μs以下、更优选为2μs以下、进一步优选为1.5μs以下、最优选为1μs以下。
使用图3对上述“迟缓衰减”进行更详细地说明。图3为表示μ－PCD法中的过剩的载流子密度的变化情况的图。图3的纵轴与微波的反射率对应。若对氧化物半导体薄膜试样照射激发光，则被氧化物半导体薄膜吸收而激发载流子，生成过剩载流子。此时，随着过剩载流子密度增加，其湮灭速度也增加，在载流子注入速度和湮灭速度变得相等时，过剩载流子密度成为一定的峰值。而且，若该过剩载流子的生成和湮灭的速度相等，则变得饱和而维持一定的值。已知：若在该状态停止激发光的照射，则因过剩载流子复合、湮灭而使过剩载流子减少，最终恢复到激发光照射前的值。
如图3所示那样微波来自氧化物半导体薄膜的反射波的反射率会暂时显示最大值，但若停止激发光的照射，则同时急速地衰减。之后，出现具有某一恒定斜率的衰减，但是大体上该斜率与上述的“与停止激发光的照射后出现迟缓衰减对应的参数”相对应，在本发明中有时称作B值或参数P。予以说明，有时将上述反射波的反射率的最大值称作参数Q。
具体而言，作为上述斜率，可列举例如：上述范围的时间与反射波强度的斜率、将反射波强度进行对数转换后的值相对于将上述范围的时间进行对数转换后的值的斜率等。在后述的实施例2－1中，使用式(7)中的B值。予以说明，如上述那样在该斜率中也包含停止激发光照射后的反射率衰减变得迟缓时的斜率。
以下，对上述基于非接触式方法的评价方法进行详细说明。本发明中使用的装置需要能够检测对氧化物半导体薄膜照射激发光及微波并因该激发光的照射而发生变化的微波来自氧化物半导体薄膜的反射波的强度。作为这样的装置，可列举例如后文将详细叙述的图13、14所示的装置、上述专利文献1的图1所示的寿命测定装置。装置的说明由于在专利文献1已经进行过详细叙述，因此只要参考其即可。但是，本发明中使用的装置并不限定于此。
在μ－PCD法中，对形成在基板上的氧化物半导体薄膜照射激发光及微波。
在本发明中，通过分析过剩载流子密度的变化，从而可以判定氧化物半导体薄膜的载流子浓度，能够基于电子状态、以及电阻率即薄层电阻或比电阻来评价品质，认为基于以下所示的理由。
照射到氧化物半导体薄膜上的微波会被存在于氧化物半导体薄膜的载流子的等离子体振动反射。其反射率依赖于氧化物半导体薄膜中的载流子密度。但是，在恒定状态的氧化物半导体薄膜中，并不存在可在实用上观测微波反射的水平的载流子数。但是，若照射激发光，在膜中生成过剩载流子，因该过剩载流子的等离子体振动而使微波的反射率增加。另一方面，通过停止激发光的照射而使过剩载流子数减少，从而微波的反射率也减少。
一般而言，硅半导体等中的载流子因能带中存在于传导带下部的低施主能级而产生。此时的能级在传导带下为数十meV左右，在室温附近大部分活化。另一方面，已知恒定状态中的氧化物半导体薄膜中的载流子同样因能带中存在于传导带下部的低施主能级而产生。然而，在氧化物半导体中，该能级为0.1～0.2eV左右，较高。因此因激发光的照射而生成的过剩载流子除被激发的空穴与电子再结合的情况外还有暂时被该施主能级捕获后再释放的情况。该捕获及再释放的比例依赖于在能带中存在于传导带下部的低施主能级的量。因此，通过对由激发光的照射生成的过剩载流子追踪停止激发光后观测到的湮灭过程，从而可以分析施主能级的大小的影响。予以说明，氧化物半导体薄膜的比电阻以电荷、自由电子及迁移率的积来表示，只要构成该氧化物半导体薄膜的金属元素的组成相同，则氧化物半导体薄膜的迁移率不会大幅变化。例如IGZO的迁移率为约10cm2/VS左右。因此在μ－PCD法中观测到的微波的反射率的变化、即过剩载流子密度的变化与载流子浓度及电阻率大体上相关。
予以说明，在如氧化物半导体之类的非晶半导体材料中，例如也有如非晶硅、IGZO等那样在传导带～施主能级之间具有连续的能级的材料。此种情况下，在μ－PCD法中观测到的载流子的湮灭过程可以理解为在各能级间的各载流子跃迁行为的重叠。其结果为在比一个能级的跃迁长一定程度的时间范围观测到衰减过程。另外，此时的时间依赖性与时间具有幂的关系。
因此，通过计算与在上述的反射率测定步骤后大体上处于0.1～10μs的范围的时间范围出现的迟缓衰减对应的参数，从而可以判定氧化物半导体薄膜的载流子密度。其结果可以间接地测定、评价薄层电阻、比电阻等电阻率。
以上，对在第1步骤中利用μ－PCD法以非接触式方法测定由氧化物半导体薄膜的膜中缺陷引起的不良的方法进行详细叙述。予以说明，在后述的第2步骤中利用μ－PCD法以非接触式方法测定氧化物半导体薄膜的电阻率的情况也可以基于与上述同样的理由进行测定、评价。
在本发明中，可以根据第1步骤的评价结果预测并设定用于降低膜中缺陷的制造条件。例如可以基于第1步骤的评价调整氧化物半导体薄膜的成膜条件而在基板上形成降低了膜中缺陷的氧化物半导体薄膜，也可以基于第1步骤的评价调整热历程条件来降低在第1步骤中供于测定的膜中缺陷。这样能够基于第1步骤的评价结果制造具有良好的电子状态的氧化物半导体薄膜。基于第1步骤降低膜中缺陷的具体的方法将在后文进行详细叙述。
[第2步骤]
接着，在第2步骤中，在上述膜中缺陷得到降低的氧化物半导体薄膜的表面形成保护膜后，利用接触式方法或非接触式方法测定由氧化物半导体薄膜的界面缺陷引起的不良。
在第2步骤中，在氧化物半导体薄膜形成保护膜，但与第1步骤同样，氧化物半导体薄膜可以直接地形成在基板上，也可以在基板上形成绝缘膜后形成氧化物半导体薄膜。另外，保护膜可以直接形成在氧化物半导体薄膜上。予以说明，上述保护膜(以下有时称作“钝化绝缘膜”)中包含用于直接保护氧化物半导体薄膜的表面的保护膜(以下有时称作“蚀刻阻挡层”或“ESL”)及用于进一步保护该保护膜的表面的保护膜(以下有时称作“最终保护膜”)两者。予以说明，保护膜优选为SiO2等绝缘膜。
[第2步骤－接触式方法]
首先，对在第2步骤中利用接触式方法测定电子状态的方法进行说明。作为接触式方法，只要利用第1步骤中说明的双环电极法、四端子法或四探针法进行测定即可。此时，只要形成电阻率测定所需的电极即可，在利用四探针法测定电阻率的情况下，若氧化物半导体薄膜的表面被保护膜等包覆，则无法进行测定。因此，若仅将针与氧化物半导体表面接触的部位的保护膜除去而使氧化物半导体薄膜的表面与针处于能接触的状态，则能够利用四探针法测定电阻率。双环电极法的情况也同样，若除去测定探针与氧化物半导体薄膜表面接触的部位的保护膜，则可以测定电阻率。
[第2步骤－非接触式方法]
接着，对在第2步骤中利用非接触式方法测定电子状态的方法进行说明。作为非接触式测定方法，优选与第1步骤同样地利用μ－PCD法非接触地间接测定电阻率。以下，对利用μ－PCD法测定氧化物半导体薄膜的电阻率的情况进行说明。
第2步骤的特征在于发现：在微波的衰减中，停止激发光的照射后1μs左右出现的迟缓的微波衰减波形与氧化物半导体薄膜的正偏压的应力施加试验后的应力耐性等具有密切的相关关系，作为能够以非接触型准确且简便地测定、评价应力耐性的指标极为有用。第2步骤中利用μ－PCD法测定氧化物半导体薄膜的电阻率的方法与第1步骤中的测定方法相同。在第2步骤中形成保护膜，但是μ－PCD法由于无需除去保护膜即可进行测定，因此为比接触式方法更简便的测定方法。因此，在第2步骤中，μ－PCD法测定停止激发光的照射后的微波来自氧化物半导体薄膜的反射波的反射率的变化，并根据该反射波的反射率的变化评价由界面缺陷引起的不良。
予以说明，通过使用实施与第1步骤确定的氧化物半导体薄膜不同的制造条件而得的氧化物半导体薄膜对多个界面缺陷进行评价，从而可以根据评价结果预测、设定能够降低界面缺陷的保护膜的制造条件。例如可以基于第2步骤的评价来调整保护膜的制造条件，也可以调整形成保护膜后的热历程条件。或者还可以基于第2步骤的评价来调整氧化物半导体薄膜的成膜时的氧供给条件等制造条件。另外，即使所测定的氧化物半导体薄膜中不包含充分降低了界面缺陷的氧化物半导体薄膜，也能将多个评价结果绘制成图表等而根据制造条件和界面缺陷的结果找出最佳的条件，基于该条件再度成膜保护膜并进行评价，由此可以实现界面缺陷的优化。
根据本发明的第2步骤，在氧化物半导体薄膜的材料开发阶段，能够简易地以短时间且低成本对由界面缺陷引起的应力耐性进行评价。
以上，对第2步骤的测定方法进行了说明。根据上述第1步骤及第2步骤，能够直接或间接地测定氧化物半导体薄膜的电子状态，并且能够评价氧化物半导体薄膜的由膜中缺陷或界面缺陷引起的不良。因此，根据本发明，能够准确且简便地评价氧化物半导体薄膜及在上述氧化物半导体薄膜的表面具有保护膜的层叠体的品质。另外，只要基于上述第1步骤及第2步骤的评价结果适当调整制造条件，则能够在维持第1步骤中选择的氧化物半导体的良好的电子状态的状态下制造适合于TFT的层叠体。
若使用本发明的评价方法，则在液晶显示装置等的制造工序中能够在线且短时间地评价氧化物半导体薄膜的电特性。进而，根据μ－PCD法，能够以非接触型测定电子状态，因此通过将使用了μ－PCD法的本发明的评价方法应用于制造工序的任意工序，从而可以提高成品率等而提高生产率，并且可以更适合进行层叠体的品质管理。
[制造条件的预测方法]
基于上述第1步骤的评价，对降低膜中缺陷的方法进行说明。
若基于第1步骤的测定、评价结果来控制制造条件，则能够降低膜中缺陷，并且能够优化电阻率。本发明人等对氧化物半导体薄膜的成膜条件与膜中缺陷的关系进行了研究，结果可知以下内容。
利用μ－PCD法对氧化物半导体薄膜成膜时的氧浓度与膜中缺陷的关系进行了调查。如图15所示，因氧浓度不同而使寿命值不同。以下，以τ2作为指标对寿命进行说明，但是，在不包含氧的情况下，膜的电阻低，因此寿命τ2变长。可知：在氧浓度低的区间，寿命值变短，即，τ2的斜率存在变陡峭的倾向，τ2的斜率越增加，膜中缺陷越减少。而且，若氧浓度变高，则寿命值变得极短。此时，不产生τ2。因此，通过在不同的氧浓度下成膜氧化物半导体薄膜，并根据τ2的斜率评价膜中缺陷，从而可以确定最佳的氧浓度，因此能够成膜使膜中缺陷降低的氧化物半导体薄膜。
另外，利用μ－PCD法对氧化物半导体薄膜成膜后的热历程与膜中缺陷的关系进行了调查。如图16A所示，在氧化物半导体薄膜的成膜后，在大气中以350℃使加热时间在0分钟～120分钟内变化的预退火处理后，利用μ－PCD法测定寿命。其结果可知τ2的斜率会因加热时间而发生变化。
另外，如图16B所示，若将预退火时间与ΔVth或寿命的关系绘制成图，则可知：因预退火时间而发生变化的τ2的寿命值与ΔVth大致成比例。
另外，也如后述实施例3－2所示那样，随着预退火温度变高，膜中缺陷存在减少的倾向。
因此，通过适当调整氧化物半导体薄膜的成膜条件、成膜后的预退火条件等制造条件，从而可以降低膜中缺陷。予以说明，上述的氧浓度、预退火温度、预退火时间根据氧化物半导体薄膜的组成、膜中缺陷的多少、热历程温度等而有所不同。因此，通过对多个氧化物半导体薄膜评价膜中缺陷，从而可以根据评价结果选择能够降低膜中缺陷的条件。另外，即使所测定的氧化物半导体薄膜中不包含充分降低了膜中缺陷的氧化物半导体薄膜，只要将多个评价结果绘制成图表，也能够根据该结果的趋势找出最佳的条件。例如，只要将氧化物半导体薄膜成膜后的预退火温度控制为300～350℃左右并将在该温度区域的预退火时间控制为50～70分钟、优选60分钟的程度，则可以降低膜中缺陷。
另外，与上述膜中缺陷同样，因制造条件而在氧化物半导体薄膜的界面产生缺陷，使电子状态发生变化。因此，因界面缺陷而使τ2的斜率发生变化，应力耐性也受到影响。与上述第1步骤同样，通过基于上述第2步骤的评价来控制保护膜的成膜条件、保护膜成膜后的后退火条件等制造条件，从而可以降低界面缺陷。
在基于第1步骤的测定结果预测使膜中缺陷降低的制造条件并且基于第2步骤的测定结果预测使界面缺陷降低的制造条件的情况下，优选利用以下的步骤来进行。
首先，对实施过制造条件不同的处理的氧化物半导体薄膜的电子状态进行测定，并对由膜中缺陷引起的不良进行评价。如图15所示，因氧化物半导体膜成膜时的氧浓度而使利用μ－PCD法测定的迟缓衰减不同，因此可以根据τ2来评价膜中缺陷的不良。
例如若对实施过制造条件不同的处理的各氧化物半导体薄膜的薄层电阻进行测定并如图17A所示那样使横轴为τ2、纵轴薄层电阻而将薄层电阻的测定值与寿命值的关系绘制成图，则可知在τ2长的情况下或电阻率小的情况下膜中缺陷存在变多的倾向。因此，需要制作多个实施过制造条件不同的处理的氧化物半导体薄膜，利用接触式方法或非接触式方法评价氧化物半导体薄膜的电子状态，并调整实测电阻值与最佳电阻值之差。即，按照使τ2短且电阻率达到适当值的方式来确定氧化物半导体薄膜的制造条件。作为调整方法，只要适当改变氧浓度等氧化物半导体薄膜的成膜条件、氧化物半导体薄膜成膜后的预退火条件等制造条件即可。基于评价结果而优化后的氧化物半导体薄膜由于膜中缺陷减少，因此若如图17A所示地绘制成图，则τ2的值比优化前的氧化物半导体薄膜向横轴的左侧方向漂移，并电阻率也变高。
即使在第1步骤中将氧化物半导体薄膜的由膜中缺陷引起的不良优化，形成保护膜后的氧化物半导体薄膜的电子状态也会因界面缺陷、氢施主而发生变动。因此，作为第2步骤，需要在形成保护膜后测定氧化物半导体薄膜的电子状态，并基于由界面缺陷引起的不良的评价结果也将保护膜成膜后的氧化物半导体薄膜的电子状态优化。如图17A所示，可知：若在图表中绘制薄层电阻的测定值与寿命值的关系，则在步骤1中优化后的τ2下测定的电阻率高的情况下，界面缺陷多，并且在电阻率低的情况下，氧化物半导体薄膜与保护膜的界面存在氢施主变多的倾向。因此需要在上述第1步骤中优化后的氧化物半导体薄膜上成膜多个实施过制造条件不同的处理的保护膜，并利用接触式方法或非接触式方法评价氧化物半导体薄膜的电子状态以进行调整。例如如图17A中的粗箭头所示那样，需要调整实测电阻值与最佳电阻值之差。作为调整方法，只要适当改变气氛等保护膜的成膜条件、保护膜成膜后的后退火条件等制造条件即可。例如由于存在界面缺陷越多则氧化物半导体薄膜表面的耗尽区域越扩大的倾向，因此若控制后退火条件，则可调整耗尽区域。另外，由于存在氢施主越多则氧化物半导体薄膜的蓄积区域越扩大的倾向，因此若控制保护膜成膜时的氧量，则可调整蓄积区域。这样，通过以2个阶段控制对氧化物半导体薄膜的品质造成影响的条件，从而得到将由膜中缺陷或界面缺陷引起的不良优化后的氧化物半导体薄膜。
若将利用μ－PCD法测定氧化物半导体薄膜的寿命所得的寿命的峰值和与迟缓衰减对应的“幂的次数的绝对值”绘制成图，则例如如图17B所示。根据图17B，可以由Y轴的位置预测氧化物半导体薄膜的迁移率，并且可以由X轴的位置预测氧化物半导体薄膜的应力耐性。若薄层电阻增加，则导电带下的类施主中心呈现减少的倾向，并且，若幂的次数的绝对值变大，则呈现形成空间电荷的低能级的减少。因此，迁移率越高并且幂的次数的绝对值越大，则越优选。另外，如上述那样，氧化物半导体薄膜的薄层电阻能够通过控制热处理等制造条件来提高。另外，迁移率也同样能够通过控制制造条件来提高。但是，薄层电阻与幂的次数的值的关系如后述实施例2－1的图28所示，图中，B值所示的幂的次数的绝对值存在以一定薄层电阻的值为界而降低的倾向。例如在图17B中，通过调整退火条件，从而使幂的次数的绝对值向X轴左侧漂移，并且使峰值向Y轴上方向漂移，从而实现氧化物半导体薄膜的优化。因此，较理想的是：以峰值高于绘制出的实测值且幂的次数的绝对值具有最大值的方式适当调整成膜时的氧添加量、预退火时间等的制造条件，从而优化氧化物半导体薄膜。
如上所述，在第1步骤中，可以确定用于优化由膜中缺陷引起的不良的条件，随之，通过控制氧化物半导体薄膜的制造条件，从而得到由膜中缺陷引起的不良少的氧化物半导体薄膜。而且，在第2步骤中，可以确定用于优化由界面缺陷引起的不良的条件，随之，通过控制保护膜的制造条件，从而得到由于界面缺陷引起的不良少的氧化物半导体薄膜与保护膜的层叠体。因此，只要根据这些条件适当调整制造薄膜晶体管时的氧化物半导体薄膜的成膜条件、保护膜的成膜条件、或者预退火条件、后退火条件等制造条件，则可以制造应力耐性优异的薄膜晶体管。
[品质管理方法]
进而，在本发明中包含将上述的评价方法应用于半导体制造工序的任意工序而进行氧化物半导体薄膜的品质管理的方法。只要将上述的评价方法应用于对膜中缺陷或界面缺陷造成影响的制造工序的任意工序并反馈氧化物半导体薄膜的电子状态的评价结果即可。若基于该反馈调整制造条件，则可以减少膜中缺陷或界面缺陷。其结果可以进行氧化物半导体薄膜的适当的品质管理。
在此，上述“任意工序”是指半导体制造工序的任意工序。根据本发明人等的研究结果，发现：作为对由膜中缺陷引起的应力耐性造成影响的制造工序，有(i)栅极绝缘膜的成膜工序、(ii)氧化物半导体薄膜的成膜工序、(iii)上述氧化物半导体薄膜成膜后的热处理(以下有时称作“预退火处理”)工序等。另外还发现：作为对由界面缺陷引起的应力耐性造成影响的制造工序，有(iv)可以形成于氧化物半导体薄膜的表面的保护膜的成膜工序、(v)上述保护膜成膜后的热处理(以下有时称作“后退火处理“)工序等。例如，若在这些工序中应用上述评价方法，则能够精度良好地管理与膜中缺陷或界面缺陷有关的氧化物半导体薄膜的电子状态。
作为品质管理方法，例如可以在基板上形成栅极绝缘膜后形成氧化物半导体薄膜或者不形成栅极绝缘膜而直接形成氧化物半导体薄膜，之后立即进行上述第1步骤的评价方法。或者也可以对在基板上或栅极绝缘膜上形成的氧化物半导体薄膜进行例如利用氧或水蒸气的预退火处理を后进行上述评价方法。或者还可以在钝化绝缘膜的形成前进行上述评价方法。另外，有在上述任一步骤后在所得的氧化物半导体薄膜上形成保护膜的情况。予以说明，也包括用于进一步保护该保护膜的最终保护膜。或者，也可以在之后进行后退火处理的情况等时应用本发明的上述评价方法。
如上所述，即使基于第1步骤的评价来调整氧化物半导体薄膜的成膜条件而降低膜中缺陷，也存在因之后的制造条件而使膜中缺陷、界面缺陷发生变动而使氧化物半导体薄膜的电子状态发生变化的情况。因此，为了维持良好的氧化物半导体薄膜的电子状态，优选以不对氧化物半导体薄膜的电子状态造成影响或能够改善变化后的电子状态的方式设定成膜条件、热处理条件等制造条件。
上述评价方法既可在具有适合显示装置的TFT结构的上述层叠体的制造工序的任意1个工序中一步(one point)进行，又可以在2个以上的工序的多步进行。若在2个以上的工序中应用本发明的评价方法，则可以更精确地评价氧化物半导体薄膜的电子状态。而且，通过基于该评价来调整制造条件，从而可以进行氧化物半导体薄膜的品质管理，得到维持良好的电子状态的层叠体。另外还优选能够推出层叠体的电特性且能够进行层叠体的品质管理。
以下，对将本发明的评价方法应用于制造工序的任意2个工序的方法进行详细地说明。
当在上述层叠体的制造工序的任意2个工序中应用上述评价方法的情况下，较理想的是：以使在2个工序间测定的氧化物半导体薄膜的参数的背离变小的方式来调整制造条件。此时，与成为基准的参数的背离越小，则可以评价为氧化物半导体薄膜维持了越良好的电子状态。
成为评价基准的氧化物半导体薄膜并无特别限定，但优选使用具有良好的电子状态的氧化物半导体薄膜。更优选选择基于上述评价方法确定的缺陷少的氧化物半导体薄膜。而且，只要以成为评价基准的氧化物半导体薄膜的参数作为参照值、并与实施任意的处理而得的氧化物半导体薄膜的参数进行比较即可。此时，对所准备的多个作为评价基准的氧化物半导体薄膜进行温度、气氛等制造条件不同的处理工序，并对所得的氧化物半导体薄膜的电子状态进行测定、评价，从而可以根据其结果的趋势找出最佳的条件。
作为上述参数，可以使用利用接触式方法或非接触式方法测定的值。根据μ－PCD法，由于能够利用非接触型测定电子状态，因此能够提高成品率等而提高生产率，并且能够更适当地进行品质管理，因此优选。
例如如图38所示那样，从多个氧化物半导体薄膜A～C中，根据上述评价方法确定成为基准的具有良好电子状态的氧化物半导体薄膜C，将该氧化物半导体薄膜C的参数PC作为参照值。而且，对该氧化物半导体薄膜C实施不同的制造条件a～c的任意处理工序，制作多个试样Ca～Cc，并且测定、计算参数PCa～PCc。而且，对参数PC与参数PCa～PCc之差(PC－PCa～c)进行评价。在图示例中，参数PCc几乎未与参数PC的背离，试样Cc的氧化物半导体薄膜可以评价为在任意的处理后均维持良好的电子状态。另一方面，试样Ca、Cb与参数PC的背离较大，可理解为：根据在任意处理时的制造条件a、b，氧化物半导体薄膜的电子状态发生变化。因此可知：在图示例中，若采用制造条件c，则可以维持良好的电子状态。
以下，作为代表例，对基于作为非接触方式方法的μ－PCD法导出参数、基于该参数评价氧化物半导体薄膜的电子状态并基于该评价预测制造条件的方法进行说明。
在使用μ－PCD法的情况下，作为上述参数，可以使用(1)与反射率测定步骤对应的参数计算步骤的迟缓衰减所对应的参数P；或者(2)与该反射率测定步骤的反射波的最大值对应的参数Q；以及与该反射率测定步骤对应的参数计算步骤的迟缓衰减所对应的参数P。
另外，作为其他评价项目，从在装入显示器等制品时发挥良好的TFT性能的观点出发，还以氧化物半导体薄膜的面内均匀性作为评价对象也较为理想。
首先，对(1)使用参数P的情况进行说明。如上述那样，参数计算步骤的参数P会根据氧化物半导体薄膜的电子状态而发生变动。因此，可以基于参照值的参数PX1与比较对象的参数PX2之差ΔP(PX1－PX2)来评价氧化物半导体薄膜的电子状态。例如ΔP的值越大，从良好的氧化物半导体薄膜的电子状态的背离越大，表示缺陷越多。因此通过以使ΔP变小的方式调整制造条件，从而可以制造具有与膜中缺陷或界面缺陷对应的偏压应力特性良好的氧化物半导体薄膜的晶体管结构。予以说明，ΔP和后述的ΔQ均优选以绝对值来进行评价。
作为参照值的参数PX1可以使用任意的工序后的氧化物半导体薄膜的参数。例如可以使用从(a1)基于上述第1步骤的评价确定的氧化物半导体薄膜、或(a2)对该氧化物半导体薄膜实施1个以上的任意的工序而制作的试样的氧化物半导体薄膜测定出的与参数计算步骤的迟缓衰减对应的参数。予以说明，(a1)基于上述第1步骤的评价确定的氧化物半导体薄膜可以在基板与氧化物半导体薄膜之间具有如栅极绝缘膜那样的绝缘层。另外，作为(a2)上述实施1个以上的任意的工序的试样，可以为(a2－1)氧化物半导体薄膜形成后的实施了预退火处理的试样、(a2－2)形成保护膜后的试样、(a2－3)在保护膜形成后实施了后退火处理的试样中的任一者。予以说明，上述工序无需全部进行，只要实施至少1个以上的工序即可。
另外，作为比较对象的参数PX2可以使用对上述参照值的氧化物半导体薄膜实施至少1个以上的工序后的氧化物半导体薄膜的参数。作为至少1个以上的工序，可例示例如上述(a2－1)～(a2－3)的工序、或者后退火后的任意的工序。
在本发明中可以无需比较前后的工序间的氧化物半导体薄膜而比较任意的工序间的氧化物半导体薄膜。例如可以将上述(a1)的氧化物半导体薄膜与实施了上述(a2－1)和(a2－2)的氧化物半导体薄膜进行比较。或者也可以将上述(a2－1)的氧化物半导体薄膜与上述(a2－2)的氧化物半导体薄膜进行比较。予以说明，当在2个以上的工序中测定参数的情况下，只要各个工序赋予参数的识别编号后进行比较即可。例如只要根据工序数而将参数设为PX1、PX2、PX3、···PXn(n为与工序编号对应的编号)并以PX1－PX2、PX2－PX3、PX1－PXn等任意组合来比较ΔP即可。
在比较不同的工序间的氧化物半导体薄膜的情况下，为了评价处理条件对氧化物半导体薄膜的电子状态造成的影响，理想的是使用多个氧化物半导体薄膜的比较结果。比较结果越多，则可以实现越精确的制造条件的预测。例如也可如上述那样准备多个在同一条件下实施处理后的成为基准的氧化物半导体薄膜，之后，与实施不同处理条件的工序所得的氧化物半导体薄膜进行比较，并根据比较的结果来研究理想的制造条件。另外，也可以将在不同的处理条件下准备的多个氧化物半导体薄膜作为基准，之后，与实施同一的处理条件的工序而得的氧化物半导体进行比较，并由比较结果来研究理想的制造条件。
接着，对使用(2)参数Q和参数P的情况进行说明。本发明人等发现：通过基于上述参数P、及参数Q来捕捉任意的工序间的氧化物半导体薄膜的电子状态的变化，从而可以更精确地掌握具有氧化物半导体薄膜的晶体管结构的特性。如本发明人等在上述专利文献1所公开的那样，氧化物半导体薄膜的迁移率与反射率的最大值的关系存在迁移率与反射率的最大值的大小成比例地变高的倾向。因此可以基于参照值的参数QX1与比较对象的参数QX2之差ΔQ(QX1－QX2)来评价迁移率。例如存在以下情况：ΔQ的值越大，从良好的氧化物半导体薄膜的迁移率的背离越大。因此，通过以就与迁移率的关系而言获得适当的ΔQ的方式调整制造条件，从而可以制造具有迁移率良好的氧化物半导体薄膜的晶体管结构。在本发明中，通过考虑参数Q和上述参数P两者来调整制造条件，从而可以进行与迁移率和偏压应力特性有关的氧化物半导体薄膜的品质管理。
参数Q和参数P为同一工序的氧化物半导体薄膜的值。即，在利用μ－PCD法测定氧化物半导体薄膜时，上述反射率测定步骤的反射波的最大值为参数Q，与在测定该最大值后导出的参数计算步骤的迟缓衰减对应的参数为参数P。
作为参照值的参数QX1、参数PX1可以使用上述(a1)、(a2)的任意的工序后的氧化物半导体的参数。另外，作为比较对象的参数QX2、参数PX2可以使用对该氧化物半导体薄膜实施1个以上的任意的处理工序所得的氧化物半导体薄膜的参数。
在本发明中，可以将参数Q、参数P绘制成图表来进行评价。例如若将图表的纵轴设为与反射率测定步骤的反射波的最大值对应的参数Q、将横轴设为与参数计算步骤的迟缓衰减对应的参数P、并将在不同制造条件下处理后的多个氧化物半导体薄膜的各参数绘制成图，则容易进行迁移率和应力耐性的评价。参数可以根据工序、处理条件而绘制成同一或不同的图表。成为评价对象的工序数、处理条件数、参数并无特别限定，评价对象越多，越容易追随氧化物半导体薄膜的电子状态的变化。参数越多，越容易预测用于修正氧化物半导体薄膜的电子状态的变化的制造条件。
另外，也可以比较任意的工序间的氧化物半导体薄膜的参数来进行氧化物半导体薄膜的品质管理。例如在后述实施例1－12的图42A～E中，对改变成膜时的氧添加量及预退火处理时的温度制作的多个氧化物半导体薄膜，各个工序测定参数Q、参数P。
在实施例1－12中，根据前后的工序的参数来计算ΔQ、ΔP并进行了评价，也可以根据任意的工序间的参数计算ΔQ(QXm－QXn：m、n为与工序数对应的编号、n为比m更靠后的工序编号)、ΔP(PXm－PXn：m、n为与工序数对应的编号、n为比m更靠后的工序编号)来进行评价。例如可以基于根据预退火处理工序：QX1、PX1和后退火处理工序：QX5、PX5计算的ΔQ(QX1－QX5)、ΔP(PX1－QX5)来进行评价，并且可以基于该评价预测最佳的制造条件。
[评价元件]
评价元件是指上述中任一项所述的评价方法中使用的试样。适合上述第1步骤的评价元件是在基板上形成有氧化物半导体薄膜的评价元件，包含与以上述的(i)～(iii)的工序等为代表的“任意工序”对应的构成。另外，适合于上述第2步骤的评价元件为在基板上具有氧化物半导体薄膜和位于该氧化物半导体薄膜上的保护膜的评价元件，包含与以上述的(iv)、(v)的工序为代表的工序对应的构成。
适合于第1步骤的评价元件可列举例如：(a)在基板的表面直接形成有氧化物半导体薄膜的评价元件；(b)在栅极绝缘膜的表面直接形成有氧化物半导体薄膜的评价元件等。
适合于第2步骤的评价元件可列举例如：(c)在基板的表面直接形成有氧化物半导体薄膜且在该氧化物半导体薄膜的表面形成有例如图10记载的蚀刻阻挡层、图9记载的最终保护膜等保护膜的评价元件；(d)在栅极绝缘膜的表面直接形成有氧化物半导体薄膜且在该氧化物半导体薄膜的表面形成有例如图10记载的蚀刻阻挡层、图9记载的最终保护膜等保护膜的评价元件。
关于上述评价元件，如上述(a)～(d)中记载那样，在基板或栅极绝缘膜的表面直接形成氧化物半导体薄膜较为重要。即，在氧化物半导体薄膜的正下方不存在例如栅电极等金属电极。这是由于：若在氧化物半导体薄膜的正下方存在栅电极等，则作为栅电极的自由载流子的电子多达1018cm－3以上，因此对上述微波的反射率，该栅电极的影响为良性。
任意评价元件均可以根据需要采用电极等测定所需的构成。
将适合于本发明的第1步骤的评价元件的构成的一例示于图5～7中。如这些图所示，在氧化物半导体薄膜的正下方未设置金属电极。
其中，例如图5中在玻璃基板等的基板20a上依次形成有栅极绝缘膜43及氧化物半导体薄膜20b。予以说明，未进行氧化物半导体薄膜的图案化。
图6中，在基板20a上依次形成栅极绝缘膜43及氧化物半导体薄膜20b后，将氧化物半导体薄膜图案化。
图7中，在基板20a上形成有氧化物半导体薄膜20b。
将适合本发明的第2步骤的评价元件的构成的一例示于图8～11中。如图所示，在氧化物半导体薄膜的正下方未设置金属电极。
图8中，在基板20a上依次形成有栅极绝缘膜43、图案化的氧化物半导体薄膜20b及图案化的保护膜即蚀刻阻挡层45。
图9中，在基板20a上依次形成有栅极绝缘膜43、图案化的氧化物半导体薄膜20b、图案化的蚀刻阻挡层45、最终保护膜47。
图10中，在基板20a上依次形成有栅极绝缘膜43、氧化物半导体薄膜20b及蚀刻阻挡层45。
图11中，在基板20a上依次形成有氧化物半导体薄膜20b及蚀刻阻挡层45。
也优选使用在基板上还配置有多个上述中任一项所述的评价元件的评价用基板。
图12为表示上述评价元件的排列构成的一例的评价用基板的示意图。如图12所示，批量生产线上使用的玻璃基板等母玻璃51上规则地排列设置有显示器50及多个评价元件49。通过使用此种评价用基板，从而可以测定氧化物半导体薄膜的品质管理、具体而言基板面内分布、即面内中的电阻率的偏差、基板间分布、即基板间中的电阻率的偏差。
[评价装置]
以下，使用附图对本发明的实施方式进行详细说明。但是，适合于本发明的评价装置并不限于以下的构成，也能加以适当变更。
图13为表示利用非接触式方法测定上述氧化物半导体薄膜时使用的装置的构成的一例的示意图。图13所示的评价装置具备：激发光照射部件1，对在基板20a形成有氧化物半导体薄膜20b的试样20的测定部位照射激发光而在氧化物半导体薄膜中生成电子－空穴对；微波照射部件3，对该试样20的测定部位照射微波；反射微波强度检测部件7，检测因激发光的照射而发生变化的微波来自试样20的反射微波的强度；和基于上述反射微波强度检测部件的检测数据来评价试样20的电阻率的部件。通过该构成，可以利用同一装置测定、评价反射率的变化和电阻率。予以说明，在第2步骤中，代替上述试样20而使用在图8～11所示的在氧化物半导体薄膜上形成有保护膜的试样。
激发光照射部件1是具有输出对试样20照射的激发光的光源的部件，其是利用激发光的照射而使氧化物半导体薄膜中生成电子－空穴对的部件。优选具有输出氧化物半导体薄膜的带隙以上的能量的光源的部件。通过输出氧化物半导体薄膜的带隙以上的能量，从而有效地产生载流子，可以以高灵敏度进行测定，因此优选。作为激发光照射部件1，例如光源只要使用紫外线激光器即可。具体而言，有将波长349nm，功率1μJ/pulse，脉冲宽度15ns左右，射束直径1.5mm左右的脉冲状的紫外光，例如YLF激光三次谐波等作为激发光出射的脉冲激光器等的半导体激光器等。
另外，激发光照射部件1触发从评价部件9传送(图中，虚线)的定时信号的输入而输出作为激发光的脉冲光。予以说明，定时信号同时也对于信号处理装置8传送。另外从激发光照射部件1输出的激发光，能够由输出功率调节用功率监视器16a和输出功率调节部件16b调整输出功率。
从激发光照射部件1输出的激发光，被镜子等的光程变更部件(以下，称为“反射镜”)12反射，并且被未图示的聚光透镜等的聚光部件(以下，称为“聚光透镜”)聚集，通过设于第一导波管6a的微孔6c，并通过该第一导波管6a的接近试样20的端部(孔部6d)，对于试样20的例如直径5～10μm左右的测量部位进行照射。这样，反射镜12和聚光透镜聚集从激发光照射部件1输出的激发光而导向试样20的测量部位。由此，在作为试样20的测量部位的微小的激发光照射区域21产生激发载流子。
微波照射部件3是输出照射到试样20的测量部位的微波的部件。该微波照射部件3可列举例如频率26GHz的耿氏二极管等的微波震荡器。
定向耦合器4将从微波照射部件3输出的微波一分为二。分支后的一方的输出波(以下，称为第1微波Op1)被传送向万向(magic)T(5)侧，另一方的输出波(以下，称为第二微波Op2)被传送到相位调节器4a、反射微波强度检测部件7的LO输入端。该定向耦合器4采用例如10dB耦合器等。
万向T(5)将第1微波Op1一分为二，并且输出2个分支的第1微波分别对于试样20的反射波各自的信号差Rt1(以下，称为“反射波信号差”)以及和信号。
被万向T(5)一分为二的微波Op1的一方(以下，称为“第1主微波Op11”)，通过连接于该万向T(5)的第1导波管6a，被引导至包含试样20的激发部在内的测量部位而从其前端的孔部6d放射。由此，第1主微波Op11被照射到试样20的测量部位。此外第1导波管6a，除了作为放射上述第1主微波Op11的天线(以下，称为“导波管天线”)这一功能以外，还承担着以其前端的孔部6d捕捉照射到测量部位的第1主微波Op11的反射波，并将其折返引导至万向T(5)的功能。
另一方面，被万向T(5)一分为二的第1微波Op1的另一方(以下，称为“第1副微波Op12”)，通过连接于万向T(5)的第二导波管6b，被引导至试样20a的测量部位的邻域，但是不包括激发光形成的激发部这部分而从其前端的孔部6e放射。由此，第1副微波Op12照射到试样20a的测量部位的邻域。此外，第二导波管6b除了作为放射第1副微波Op12的导波管天线的功能以外，还承担着以其前端的孔部6e捕捉照射到测量部位的邻域的第1副微波Op12的反射波，并将之折返引导至万向T(5)的功能。在此，第1导波管6a引导微波的路径长度与第二导波管6b引导微波的路径长度相等。
另外，被第1导波管6a和第二导波管6b引导至万向T(5)的2个反射波，即，分支后的第1微波Op11、Op12分别反射到试样20而得的信号差，即反射波信号差Rt1，由该万向T(5)输出，传送至反射微波强度检测部件7的RF输入端。
反射微波强度检测部件7，通过混合第二微波Op2和反射波信号差Rt1而输出检测波信号Sg1。该检波信号Sg1是表示反射波信号差Rt1的强度，例如照射到试样20的第1微波Op1的反射波的强度的一例的信号，被信号处理装置8接收。反射波信号差Rt1通过对于由基板保持部保持在规定位置的试样20照射激发光，从而使其强度变化。这样，反射微波强度检测部件7检测反射波信号差Rt1的强度，作为该反射微波强度检测部件7，也可以设置混频器和输入微波而输出其强度所对应的电信号，即输出电流和电压的微波检测器(以下，称为“检波器”)。
由反射微波强度检测部件7检测到的反射波信号差Rt1的强度通过对于试样20的测量部位照射激发光而变化。具体而言，反射波信号差Rt1的强度，经由激发光的照射而暂时性地变强之后衰减。另外在测量部位杂质和缺陷等越多，反射波信号差Rt1的强度的峰值越小，其衰减时间，即载流子寿命也越短。
在此，关于因激发光的照射而变化的反射波信号差Rt1的强度，产生其峰值之后，与停止激发光照射后出现的迟缓衰减对应的参数作为评价试样20的电阻率的指标。
信号处理装置8是检测由反射微波强度检测部件7检测到的反射波信号差Rt1的强度的变化的峰值Sp，并将其检测结果传送至评价部件9的装置。更具体而言，信号处理装置8是触发来自评价部件9的定时信号的输入，而在规定时间监视反射波信号差Rt1的变化，检测其间所得到的反射波信号差Rt1的水平的最高值而作为反射波信号差Rt1的强度的变化的峰值Sp。在此，信号处理装置8具备对于反射波信号差Rt1实施延迟处理的延迟电路，对于延迟处理后的信号，以规定的采样频率依次检测信号强度，根据其检测值的变化检测反射波信号差Rt1的强度的变化的峰值Sp。
作为评价部件9，能够使用具备CPU、存储部、输入输出信号的接口等的计算机，CPU通过运行规定的程序而实行各种的处理。
例如，评价部件9对于激发光照射部件1和信号处理装置8输出表示激发光的输出时序的定时信号，并且接收由信号处理装置8检测到的反射波信号差Rt1的峰值Sp而存储到该评价部件9具备的存储部。所存储的反射波信号差Rt1(检测数据)用于试样20的电阻率的评价。
另外，平台控制器(ステージコントローラ)10通过遵循来自评价部件9的指令来控制X－Y平台11，从而进行试样20的测量部位的定位控制。
在X－Y平台11的上侧设有未图示的试样台。试样台是由铝、不锈钢或铁等的金属或其他的导体构成的板状的导体构件。在其上侧设有未图示的基板保持部，此外在该基板保持部上方载置有试样20。由此，试样台设置在与对于试样20照射上述第1微波Op11、Op12的一侧的相反侧，即，配置在试样20的下侧。
基板保持部是相对于试样台而固定在其上侧的固体电介体。基板保持部是插入到基板与试样台之间的固体电介体，其材质例如是玻璃和陶瓷等折射率比较大的电介体。由此以基板保持部为介质的微波的波长变短，作为基板保持部能够采用厚度更薄而轻量的基板。
以上，根据用于评价本发明的电阻率的构成，在从激发光照射部件1照射的激发光作用下，氧化物半导体薄膜中生成光激发载流子，并且在从微波照射部件3照射的微波的电场中光激发载流子发生运动，其运动状态因半导体中的杂质、缺陷等的存在而受到影响。因此，利用反射微波强度检测部件7检测来自试样的反射微波的强度，利用评价部件9以已经说明的方式分析过剩载流子浓度的变化，从而能够判定氧化物半导体薄膜的载流子浓度，并且能够根据电子状态的变化间接地评价电阻率。此时，评价部件9通过控制由X－Y工作台11等构成的平台的位置，也可以进行判定规定的范围的电阻率的映射测定。
此外，由于在本发明的上述评价装置中具备电阻测定部件，从而能够提供不仅可进行上述电阻率的评价，而且还可在线短时间评价氧化物半导体薄膜的电特性的装置。在上述电阻率的评价中，基于所谓的迟缓衰减而评价电阻率。本发明人等的研究的结果表明：迟缓衰减也会因氧化物半导体薄膜的膜中缺陷受到影响，根据膜中缺陷的多少，基于上述μ－PCD法测定、评价的电阻率也会发生变化。另外，即使氧化物半导体薄膜的电阻率在同一面内，也会存在因污染、杂质等而有所不同的情况，根据测定位置不同，其值有所偏差。因此，为了进行氧化物半导体薄膜的更适当的品质管理，重要的是使上述μ－PCD法的测定位置与电阻率测定部件的测定位置大致相同。
为此，若在上述评价装置中设置电阻测定部件，则只要适宜移动X－Y平台，便可以简便且准确地测定大致同一位置。因此，若将设有电阻测定部件的上述评价装置用于液晶显示装置等的生产线，则生产率大幅提高，并且能够进行对氧化物半导体薄膜的更恰当的品质管理。
基于图14，对于设有电阻测定部件的装置结构进行说明。图14是基于上述说明的μ－PCD法对反射率的变化和电阻率进行测定、评价的图13的装置具备电阻测定部件30的装置。电阻测定部件30不一定非要设置。具体的设置位置没有限定，但希望以如下方式设置，即如上述这样通过移动X－Y平台11，能够在与氧化物半导体薄膜的微波光导电测定位置大致同一位置，由电阻测定部件30测定电阻率。电阻测定部件30优选具有电阻率测定头31和电阻率测定头31的升降部件32。利用电阻测定部件30能够测定试样20的电阻率。
电阻率测定头31是以接触式方法测定电阻率的部件。电阻率测定头31设有与上述电阻测定部件相对应的电阻测定端子，作为电阻测定端子，可列举双环电极等的测定用探针、直线上配有针状的4条电极的头等。氧化物半导体薄膜的电阻率能够进行依据JISK6911的使用了双环电极的电阻测定、依据JIS K7194的基于四探针法的电阻测定。
另外，电阻率测定头31的升降部件32是测定试样20的电阻率时使电阻率测定头下降到期望的位置的升降部件。作为测定电阻率的部件，能够使用各种公知的电阻率测定装置。例如，在使用三菱化学Analytech公司制造的Hiresta(高电阻计)等的电阻测定装置的情况下，可以利用升降部件32使其下降，以使相当于电阻率测定头31的探针与样品20的表面接触来测定电阻率，然后，可以使其上升，以使探针与样品20成为非接触状态。所测定的电阻率能够通过测定值发送线33发送给例如具有与评价部件9相同结构的未图示的评价部件来进行评价。除此之外，JANDEL制造的探针头等电阻测定装置同样能够进行评价。
[薄膜晶体管的制造方法]
此外，通过将上述评价方法应用于TFT的制造方法，从而可以制造具有膜中缺陷及界面缺陷得到降低的氧化物半导体薄膜的TFT。
TFT在基板上具有栅极绝缘膜、氧化物半导体薄膜、形成在上述氧化物半导体薄膜的表面的保护膜及源电极/漏电极。而且，只要使TFT的氧化物半导体薄膜在基于上述第1步骤的评价确定的条件下成膜、并且使保护膜在基于上述第2步骤的评价确定的条件下成膜即可。
如上所述，氧化物半导体薄膜的电子状态可以利用接触式方法和非接触式方法中的任一种来测定，并且可以评价由膜中缺陷引起的不良、由界面缺陷引起的不良。因此，根据上述TFT的制造方法，可以将接触式方法和非接触式方法任意组合而如上述那样适当确定能够降低膜中缺陷及界面缺陷的制造条件。
本申请基于2014年7月16日申请的日本专利申请第2014－146337号主张优先权的权益。日本专利申请第2014－146337号的说明书的全部内容作为参考而援引于本申请中。
实施例
以下，列举实施例更具体地说明本发明，但本发明当然不受下述实施例限制，在能够符合上下文的主旨的范围内当然也可以适当加以变更再实施，这些均包含在本发明的技术范围内。
(实施例1－1)
在实施例1中，为了对基于μ－PCD法计算的氧化物半导体薄膜(在此为InGaZnO、IGZO)的寿命值与应力耐性(ΔVth)的相关关系进行评价，进行了以下的实验。在本实施例及后述实施例中，计算将微波反射强度从最大值的1/e达到最大值的1/e2为止的反射波强度的衰减曲线进行对数转换后的斜率的倒数作为寿命值。
(1)寿命值测定用试样的制作
首先，在直径100mm×厚度0.7mm的玻璃基板(康宁公司制EAGLE XG)上，在下述条件下利用溅射法成膜IGZO作为氧化物半导体薄膜。
溅射装置：ULVAC公司制“CS－200”
溅射靶的组成：InGaZnO4[In：Ga：Zn＝1：1：1(原子比)]
基板温度：室温
氧化物半导体薄膜的膜厚：40nm
氧添加量：O2/(Ar+O2)＝4％(体积比)
气压：1mTorr
接着，为了改变氧化物半导体薄膜的ΔVth，改变预退火处理的条件而制作各种试样。具体而言，作为预退火处理条件，固定除预退火时间以外的条件，使在大气中、350℃且大气压下的预退火时间按照表1所示那样在0分钟～120分钟之间变化，得到各种试样。
对这样得到的各试样，使用具有图13所示的构成的装置，进行μ－PCD法中的寿命测定。具体而言，在以下的条件下实施μ－PCD法，并测定了反射率的变化。
激光波长：349nm、紫外光
脉冲宽度：15ns
脉冲能量：1μJ/pulse
束径：1.5mmφ
1次测定中的脉冲数＝64shot
装置：LTA－1820SP(KOBELCO科研公司制)
图16A中示出基于上述μ－PCD法测定得到的结果。图16A中，纵轴“Signal[mV]”为μ－PCD法的反射强度。
进而，将由图16A得到的、微波来自氧化物半导体薄膜的反射波的最大值即峰值和寿命值的分析结果示于表1中。
[表1]
根据这些结果可知：随着预退火时间从0分钟变长至60分钟，氧化物半导薄膜膜中的缺陷减少，载流子的捕获减少，因此寿命值变短。但是，若预退火时间过长至120分钟，则膜中的Zn脱出，因此缺陷增加，寿命值变长。
(2)TFT特性及应力耐性测定用TFT试样的制作
为了确认在上述(1)中制作的试样的TFT特性，制作了图4所示的TFT，并对TFT特性及应力耐性进行了评价。
首先，在直径100mm×厚度0.7mm的玻璃基板(康宁公司制EAGLE2000)上依次成膜100nm的作为栅电极的Mo薄膜和膜厚200nm的栅极绝缘膜SiO2。栅电极使用纯Mo的溅射靶利用DC溅射法形成。溅射条件设为基板温度：室温、气压：2mTorr。另外，栅极绝缘膜使用等离子体CVD法，条件设定为载流子气体：SiH4与N2O的混合气体(N2O＝100sccm、SiH4＝4sccm、N2＝36sccm)、成膜功率：300W、成膜温度：320℃。
接着，作为氧化物半导体薄膜，在与上述(1)制作的试样同样的条件下利用溅射法成膜IGZO。
如上述那样使氧化物半导体薄膜成膜后，利用光刻法以及湿法蚀刻进行了图案化。作为湿法蚀刻液，使用了关东化学制“ITO－07N”。
这样将氧化物半导体薄膜图案化后，在与上述(1)制作的试样同样的条件下进行预退火处理。
接着，使用纯Mo，利用DC溅射法以使膜厚达到100nm的方式成膜后，进行图案化，形成源电极/漏电极。纯Mo膜的成膜方法及图案化方法与上述的栅电极的情况同样，TFT的通道长设为10μm，通道宽设为200μm。
这样形成源电极/漏电极后，形成用于保护氧化物半导体薄膜的保护膜。作为保护膜，使用膜厚200nm的SiO2与膜厚200nm的SiN的层叠膜。上述SiO2及SiN的形成使用SAMCO制“PD－220NL”并利用等离子体CVD法来进行。在本实施例中，利用N2O气体进行等离子体处理后，依次形成SiO2及SiN膜。在SiO2膜的形成中使用N2O及SiH4的混合气体，在SiN膜的形成中使用SiH4、N2、NH3的混合气体。在任意情况下均将成膜功率设为100W、成膜温度设为150℃。
接着，利用光刻及干蚀刻，在保护膜上形成用于晶体管特性评价用探测的接触孔，得到TFT。
对这样的得到的各TFT，按照以下方式调查了作为应力施加前后中的(I)晶体管特性的I－V特性及(II)阈值电压Vth的变化ΔVth。
(I)晶体管特性的测定：I－V特性
晶体管特性的测定使用National Instruments公司制“4156C”的半导体参数分析仪。详细的测量条件如以下所示。
源极电压：0V
漏极电压：10V
栅极电压：－30～30V(测定间隔：1V)
(II)评价作为应力耐性的ΔVth。在本实施例中，模拟实际的面板驱动时的应力环境，边对栅电极施加负偏压边进行照射光的应力施加试验。应力施加条件如下所示。作为光的波长，选择接近氧化物半导体的带隙且晶体管特性容易发生变动的400nm左右。
栅极电压：－20V
基板温度：60℃
光应力
光源：白色光源
作为照度的照射到TFT上的光的强度：25,000NIT
光照射装置：Yang电子制YSM－1410
应力施加时间：2小时
在此，大体而言，阈值电压是指晶体管从断路(off)状态即漏电流低的状态转变为导通(on)状态即漏电流高的状态时的栅极电压的值。在本实施例中，将漏电流为导通电流与断路电流之间的1nA附近时的电压定义为阈值Vth电压，对应力施加前后的阈值电压的变化量ΔVth进行了测定。ΔVth越小，应力耐性越优异。
图16B中示出预退火时间与ΔVth(图中、●)以及预退火时间与寿命值(图中、△)的关系。
根据图16B可知：它们呈现同样的分布(profile)，ΔVth与寿命值的行为一致。即证实：若使用本发明的基于寿命值的评价方法，则能够间接且精度良好地评价TFT的应力耐性。
(实施例1-2)
在本实施例中，为了调查能否利用本发明的评价方法对形成栅极绝缘膜后在其上成膜氧化物半导体薄膜的工序中的应力耐性进行评价，进行了以下的实验。具体而言，为了使氧化物半导体薄膜的ΔVth发生变化，如表2所示那样对栅极绝缘膜中的氢浓度及氧化物半导体薄膜成膜时的气压进行各种变更，由此制作各种试样。
(1)寿命值测定用试样的制作
首先，在直径100mm×厚度0.7mm的玻璃基板(康宁公司制EAGLE2000)上分别利用等离子体CVD法成膜膜中氢量不同的(i)SiO2层叠膜的二层结构及(ii)SiO2/SiN层叠膜的三层结构作为栅极绝缘膜。各栅极绝缘膜的详细的成膜条件如以下所示。
(i)膜中氢量为1.2原子％的SiO2层叠膜
第1层：栅极绝缘膜侧、SiO2层
载流子气体：N2O＝100sccm、SiH4＝6sccm、N2＝54sccm
气压：133Pa
成膜功率：100W
成膜温度：320℃
膜厚：150nm
第2层：半导体侧、SiO2层
载流子气体：N2O＝100sccm、SiH4＝2.2sccm、N2＝19.8sccm
气压：200Pa
成膜功率：300W
成膜温度：320℃
膜厚：100nm
(ii)膜中氢量为4.3原子％的SiO2/SiN层叠膜
第1层：栅极绝缘膜侧、SiN层
载流子气体：NH3＝100sccm、SiH4＝30.4sccm、N2＝321.6sccm
气压：200Pa
成膜功率：100W
成膜温度：320℃
膜厚：350nm
第2层：中间、SiN层
载流子气体：NH3＝100sccm、SiH4＝22sccm、N2＝677sccm
气压：160Pa
成膜功率：100W
成膜温度：320℃
膜厚：50nm
第3层：半导体侧、SiO2层
载流子气体：N2O＝375sccm、SiH4＝8.4sccm、N2＝75.6sccm
气压：200Pa
成膜功率：100W
成膜温度：320℃
膜厚：50nm
接着，利用溅射法成膜IGZO作为氧化物半导体薄膜。具体而言，按照表2所记载的那样改变IGZO成膜时的气压，除此以外，与上述实施例1－1的上述(1)同样地成膜氧化物半导体薄膜。
之后，在大气中且350℃下进行60分钟的预退火处理，得到以下的试样1～3。
试样1：(i)膜中氢量为1.2原子％的SiO2层叠膜的二层结构
(IGZO成膜时的气压1mTorr)
试样2：(ii)膜中氢量为4.3原子％的SiO2/SiN层叠膜的三层结构
(IGZO成膜时的气压1mTorr)
试样3：(ii)膜中氢量为4.3原子％的SiO2/SiN层叠膜的三层结构
(IGZO成膜时的气压5mTorr)
接着，对上述的各试样1～3，与上述实施例1同样地进行μ－PCD法。其结果示于图18。
(2)应力耐性测定用TFT试样的制作
为了测定上述(1)制作的试样1～3的应力耐性，制作上述的图4所示的TFT。具体而言，为了制作分别与上述试样1～3对应的TFT，而进行与上述试样1～3对应的栅极绝缘条件及IGZO成膜时的气压条件，除此以外，与上述实施例1－1的(2)的试样同样地制作各TFT，测定阈值电压的漂移量ΔVth。表2中示出各试样的寿命值和ΔVth的结果。
[表2]
根据这些结果可知：与上述的实施例1－1同样，寿命值和ΔVth呈现同样的行为。
详细而言，首先，根据图18可知：栅极绝缘膜中的氢量与寿命值具有良好的相关关系，在氢量比试样1多的试样2及试样3中，寿命值也比试样1长。另外，根据表2可知：若栅极绝缘膜中的氢量变多，则ΔVth变大，应力耐性变差。因此证实对于由栅极绝缘膜中的氢量引起的应力耐性的降低也能进行良好地评价。
予以说明，若将试样2与试样3进行对比，则它们是栅极绝缘膜中的氢量相同、但IGZO成膜时的气压发生变化的例子。气压比试样2大的试样3的寿命值及ΔVth均比试样2降低。这是由于：若IGZO成膜时的气压变大，则膜密度降低，缺陷也变多，寿命值变长，应力耐性降低。因此证实：若使用本发明的评价方法，则对于由IGZO成膜时的气压引起的应力耐性的降低也能精度良好地进行评价。
(实施例1-3)
在本实施例中，为了研究能否通过使用上述的图6、8、9所示的评价元件1～3来评价各工序：
形成栅极绝缘膜后在其上成膜氧化物半导体薄膜的工序(图6)
再在其上成膜蚀刻阻挡层的工序(图8)
再在其上成膜最终保护膜的工序(图9)
中的应力耐性，而进行了以下的实验。本实施例1－3的评价元件1与未将氧化物半导体薄膜图案化的上述实施例1－2的不同之处在于对氧化物半导体薄膜进行图案化这一点。
(1)寿命值测定用元件的制作
首先，在玻璃基板上不形成栅电极地制作下述评价元件1～3。
评价元件1：图6的评价元件
评价元件2：图8的评价元件
评价元件3：图9的评价元件
各评价元件1～3的制造条件如以下所示。
(1－1)评价元件1的制造
首先，在与实施例1－2相同的玻璃基板上依次成膜作为栅电极的膜厚100nm的Mo薄膜及作为栅极绝缘膜的膜厚200nm的SiO2。栅电极使用纯Mo的溅射靶并利用DC溅射法来形成。溅射条件设为基板温度：室温、气压：2mTorr。另外，栅极绝缘膜使用等离子体CVD法，在载流子气体：作为SiH4与N2O的混合气体的N2O＝100sccm、SiH4/N2＝4/36sccm、压力：200Pa、成膜功率：300W、成膜温度：320℃的条件下进行成膜。
接着，在与实施例1－1同样的条件下利用溅射法成膜氧化物半导体薄膜。
在成膜氧化物半导体薄膜后，与实施例1－1同样地利用光刻及湿蚀刻进行图案化。在本实施例中，图6所示的氧化物半导体薄膜的尺寸所对应的图案化后的氧化物半导体薄膜的尺寸设为15mm见方。
将氧化物半导体薄膜图案化后，将预退火时间设为60分钟，除此以外，与实施例1－1同样地进行预退火处理。
(1－2)评价元件2的制造
在按照上述方式得到的评价元件1上形成被称作蚀刻阻挡层(ESL：Etch StopLayer)的保护膜，制造评价元件2。保护膜的形成条件如以下所示。
载流子气体：N2O＝100sccm、SiH4/N2＝4/36sccm
气压：133Pa
成膜功率：100W
成膜温度：230℃
膜厚：100nm
(1-3)评价元件3的制造
在按照上述方式得到的评价元件2上形成被称作最终保护膜(PV：PassivationFilm)的保护膜。最终保护膜从基板侧起依次由第1层SiO2与第2层SiN的层叠膜构成。最终保护膜的形成条件如以下所示。
(第1层)
载流子气体：N2O＝100sccm、SiH4/N2＝4/36sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃
膜厚：100nm
(第2层)
载流子气体：N2O＝100sccm、SiH4＝12.5sccm、N2＝297.5sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃
膜厚：150nm
接着，使用这样得到的上述的评价元件1～3，与实施例1-1同样利用μ-PCD法进行了测定。其结果示于图19。
进而，将由图19得到的微波来自氧化物半导体薄膜的反射波的最大值即峰值和寿命值的分析结果示于表3中。
[表3]
峰值(mV) 寿命值(us)
评价元件1 586 0.248
评价元件2 680 0.173
评价元件3 662 0.193
根据表3可知：与评价元件1相比，评价元件2和评价元件3的寿命值变短。认为这是由于：在评价元件2及评价元件3中，利用形成于氧化物半导体薄膜的表面的绝缘膜即蚀刻阻挡层，会对生成在氧化物半导体薄膜的表面上的缺陷进行修复。
这样，即使在如上述评价元件2及3那样形成蚀刻阻挡层、最终保护膜等保护膜的情况下，也能观测到因保护膜的形成所致的来自氧化物半导体薄膜的微波反射的波形变化。因此证实：若使用本发明的评价方法，则不仅不具有保护膜的评价元件1能够作为用于实现本发明的评价法的评价元件来利用，而且具有保护膜的评价元件2及3也能作为用于实现本发明的评价法的评价元件来利用。
(实施例1-4)
在本实施例中，在上述的实施例1－3的评价元件3中使用图案化尺寸不同的下述评价元件，进行了同样的实验。
(1)寿命值测定用元件的制作
评价元件1：图案化尺寸15mm见方：与实施例1－3的评价元件3同样
评价元件2：无图案化
评价元件3：图案化尺寸5mm见方
上述评价元件2未进行图案化，除此以外，与上述实施例1－3的评价元件3同样地进行制造。
上述评价元件3的图案化尺寸设为5mm见方，除此以外与上述实施例1－3的评价元件1同样地进行制造。予以说明，图案化尺寸通过使用图案尺寸不同的掩模来进行调整。
接着，使用上述的评价元件1～3，与实施例1－1同样地基于μ－PCD法进行了测定。其结果示于图20。
进而，将由图20得到的峰值和寿命值的分析结果示于表4中。
[表4]
峰值(mV) 寿命值(us)
评价元件1 662 0.193
评价元件2 667 0.194
评价元件3 627 0.193
根据表4可知各评价元件1～3中的峰值及寿命值为大致相同程度。即证实：若使用本发明的评价方法，则无论有无图案化和图案化尺寸的大小，均能够对应力耐性进行评价。
尤其非常有用的是：即使在使用如评价元件3那样图案化尺寸为5mm见方且微波导波管尺寸小于10mm见方的评价元件的情况下，也能应用本发明的评价方法。这验证如下内容：可精度良好地进行如图12所示的规则排列有多个评价元件的氧化物半导体薄膜的玻璃基板面内分布、玻璃基板间分布等的品质管理。
(实施例1-5)
在实施例1-5中，为了对氧化物半导体薄膜的寿命值和应力耐性ΔVth的预退火温度依赖性的相关关系进行评价，进行了以下的实验。
(1)寿命值测定用试样的制作
除了将氧添加量设为O2/(Ar+O2)＝4％、8％(体积比)以外，与实施例1-1的(1)的试样同样地在玻璃基板上成膜氧化物半导体薄膜。
接着，为了改变氧化物半导体薄膜的ΔVth，改变预退火处理的条件而制作各种试样。具体而言，作为预退火处理条件，除了预退火温度以外的条件固定为大气中1小时，使预退火温度以250℃、300℃、350℃进行变换，得到各种试样。
对这样得到的各试样，与实施例1-1同样地进行μ-PCD法中的寿命测定。
图21A、B中示出基于上述μ－PCD法测定的结果。图21A为氧添加量4％的测定结果，图21B为氧添加量8％的测定结果。如上述图所示可知：随着预退火温度变高，氧化物半导薄膜中的缺陷减少，载流子的捕获减少，因此寿命值变小。
(2)TFT特性及应力耐性测定用TFT试样的制作
为了确认上述(1)制作的试样的TFT特性，除下述条件以外，与实施例1－1的(2)的试样同样地制作上述的图4所示的TFT，对所得的各TFT，与实施例1－1同样地调查了(I)I－V特性及(II)ΔVth。对TFT特性及应力耐性进行了评价。
首先，在直径100mm×厚度0.7mm的玻璃基板(康宁公司制EAGLE2000)上依次成膜作为栅电极的膜厚100nm的Mo薄膜和膜厚200nm的栅极绝缘膜SiO2。栅电极使用纯Mo的溅射靶并利用DC溅射法来形成。溅射条件设为基板温度：室温、气压：2mTorr。另外，栅极绝缘膜使用等离子体CVD法，在载流子气体：作为SiH4与N2O的混合气体的N2O＝100sccm、SiH4＝4sccm、N2＝36sccm、成膜功率：300W、成膜温度：320℃的条件下进行成膜。
接着，利用溅射法成膜氧化物半导体薄膜。作为氧化物薄膜，使用IGZO[In：Ga：Zn(组成比、原子比)＝1：1：1]。在溅射中使用的装置为(株)ULVAC制“CS－200”，溅射条件如以下所示。
基板温度：室温
气压：1mTorr
氧添加量：O2/(Ar+O2)＝4％、8％(体积比)
膜厚：40nm
如上述那样使氧化物半导体薄膜成膜后，利用光刻法以及湿法蚀刻进行了图案化。作为湿法蚀刻液，使用了关东化学制“ITO－07N”。
这样将氧化物半导体薄膜图案化后，为了提高膜质，在与上述(1)同样的温度条件下进行预退火处理。预退火在大气中进行60分钟。
接着，利用等离子体CVD法成膜膜厚100nm的SiO2膜作为蚀刻阻挡层后，利用光刻、干蚀刻进行图案化。
接着，使用纯Mo，利用DC溅射法以使膜厚达到100nm的方式成膜后，进行图案化，形成源电极/漏电极。纯Mo膜的成膜方法及图案化方法与上述的栅电极的情况同样，TFT的通道长设为10μm，通道宽设为200μm。
这样形成源电极/漏电极后，形成用于保护氧化物半导体薄膜的保护膜。作为保护膜，使用膜厚200nm的SiO2与膜厚200nm的SiN的层叠膜。上述SiO2及SiN的形成使用SAMCO制“PD－220NL”并利用等离子体CVD法来进行。在本实施例中，依次形成SiO2及SiN膜。在SiO2膜的形成中使用N2O及SiH4的混合气体，在SiN膜的形成中使用SiH4、N2、NH3的混合气体。在任意情况下均将成膜功率设为100W、成膜温度设为150℃。
接着，利用光刻及干蚀刻，在保护膜上形成用于晶体管特性评价用探测的接触孔，得到TFT。
对这样的得到的各TFT，与实施例1－1同样地调查了应力施加前后中的(I)晶体管特性、及(II)阈值电压Vth的变化ΔVth。
图22A、B中示出预退火时间与ΔVth(图中、●)以及预退火时间与寿命值(图中、△)的关系。图22A为氧添加量为4％的测定结果，图22B为氧添加量为8％的测定结果。
根据上述图可知：它们呈现同样的分布，ΔVth与寿命值的行为一致。即证实：若使用本发明的基于寿命值的评价方法，则能够间接且精度良好地评价TFT的应力耐性。
(实施例1-6)
在实施例1－6中，为了对在氧化物半导体薄膜的表面具有保护膜的氧化物半导体膜的寿命值与应力耐性ΔVth的相关关系进行评价，进行了以下的实验。
(1)寿命值测定用试样的制作
与实施例1－1的(1)的试样同样地在玻璃基板上成膜氧化物半导体薄膜。
接着，在大气中且350℃下进行1小时的预退火处理。
进而，在氧化物半导体膜上形成SiO2作为保护膜。上述SiO2的形成使用SAMCO公司制“PD－220NL”并利用等离子体CVD法来进行。成膜条件如以下所示，变更成膜温度进行成膜，得到3种试样。
载流子气体：N2O＝100sccm、SiH4＝4sccm、N2＝36sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃、200℃、230℃
膜厚：100nm
对这样得到的各试样，利用与实施例1－1同样的方法进行μ－PCD法中的寿命测定。
图23中示出基于上述μ－PCD法测定的结果。随着SiO2的成膜温度变高，寿命值变小。
(2)TFT特性及应力耐性测定用TFT试样的制作
为了确认上述(1)制作的试样的TFT特性，使保护膜的成膜温度与上述(1)同样，并且利用与实施例1－1的(2)的试样同样的方法制作上述的图4所示的TFT，并对TFT特性及应力耐性进行了评价。
图24中示出成膜温度与ΔVth(图中、●)以及成膜温度与寿命值(图中、△)的关系。
根据上述图可知：它们呈现同样的分布，ΔVth与寿命值的行为一致。即证实：若使用本发明的基于寿命值的评价方法，则即使在带有保护膜的试样中，也能间接且精度良好地评价TFT的应力耐性。
(实施例1-7)
在实施例1－7中，制作下述试样，为了评价寿命值、峰值及应力耐性ΔVth的相关关系，进行了以下的实验。
(1)寿命值测定用试样的制作
对上述的实施例1－6的试样追加SiO2的成膜温度250℃，得到以下的4种试样。除SiO2成膜温度以外的条件与实施例1-3相同。
成膜温度：150℃、200℃、230℃、250℃
将利用与实施例1-1同样的方法对上述SiO2形成后的试样及SiO2形成前的试样进行μ-PCD法中的寿命测定的结果示于图25中。图中、纵轴为在有无SiO2下的峰比及寿命比。
根据上述图可知：随着SiO2的成膜温度变高，寿命比变小。另一方面，关于峰比，在230℃变得极大，在250℃变小。
(2)TFT特性及应力耐性测定用TFT试样的制作
为了确认上述(1)制作的试样的TFT特性，利用与实施例1-1的(2)的试样同样的方法制作上述的图4所示的TFT，并利用与实施例1-1同样的方法评价了TFT特性及应力耐性。
表5中示出SiO2的成膜温度、峰比、寿命比、晶体管动作、ΔVth的结果。
[表5]
成膜温度(℃) 峰比 寿命值 判定 晶体管工作 ΔV<sub>th</sub>(V)
150 0.99 0.90 F P 6.00
200 1.01 0.86 P P 1.00
230 1.23 0.71 P P 0.75
250 0.91 0.16 F F -
上述表所示，在成膜温度为250℃时，氧化物半导体的载流子变得过多，电阻变低，因此晶体管不工作。因此无法评价ΔVth(表中标记为“-”)。
评价基准：表5中，关于“判定”，将峰比为1.00以上且寿命比为0.90以下的情况判定为P(Pass)。判定为P时，晶体管工作为合格基准，且ΔVth为1.00V以下。除此以外，设为不合格(F：Failure)。
即证实：若使用本发明的基于峰值及寿命值的评价方法，则能够间接且精度良好地评价TFT的动作及应力耐性。
(实施例1-8)
在实施例1-8中，使用与上述的实施例1-1的(1)的试样同样的试样，并对利用下述评价1～3的方法计算的寿命值与阈值漂移的相关关系进行了调查。
评价1.与实施例1-1同样地将微波反射强度从最大值的1/e达到最大值的1/e2为止的反射波强度进行对数转换所得的斜率
评价2.以下述(3)式表示微波反射强度并进行参数拟合时的寿命值τ2
[数3]
n1 exp(-t/τ1)+n2 exp(-t/τ2) (3)
上述式(3)中，t是指测定时间(秒)，n1及n2是指常数，τ1是指具有短的时间常数的载流子的寿命，τ2是指具有长的时间常数的载流子的寿命。
评价3.以下述(4)式表示微波反射强度并进行参数拟合时的寿命值τ2
[数4]
n1 exp(-t/τ1)+n2 exp(-t/τ2)β (4)
上述式(4)中，t是指测定时间(秒)，n1及n2是指常数，τ1是指具有短的时间常数的载流子的寿命，τ2是指具有长的时间常数的载流子的寿命，β是指松弛因子(relaxationfactor)。
在此，上述“参数拟合时”是指：在上述的(3)式中对于n1、n2、τ1、τ2，并且在上述的式(4)中对于n1、n2、τ1、τ2、β，基于迄今为止的经验而输入适当的值，以使上述(3)式整体的相关系数或上述(4)式整体的相关系数达到最小的方式反复计算，由此进行拟合时。后述的实施例1-9也同样。
图26A、B中示出预退火时间与ΔVth(图中、●)以及预退火时间与τ2(图中、Δ)的关系。图26A表示利用评价2得到的τ2，图26B表示利用评价3得到的τ2。
可知：与实施例1-1同样，ΔVth和τ2呈现同样的分布，ΔVth与τ2的行为一致。即证实：即使使用评价1～评价3中的任一种方法，均能评价TFT的应力耐性。
(实施例1-9)
在实施例1-9中，使用与上述的实施例1同样的试样，对利用下述评价1～3的方法计算的寿命值与阈值漂移的相关关系进行了调查。
评价1.与实施例1-1同样地将微波反射强度从最大值的1/e达到最大值的1/e2为止的反射波强度进行对数转换所得的斜率
评价2.以下述(5)式表示微波反射强度并进行参数拟合时的寿命值：参数B
[数5]
y＝A×exp(-x/B)(x：测定时间、y：反射率1) (5)
评价3.以下述(6)式表示微波反射强度并进行参数拟合时的寿命值：参数C
[数6]
y＝A×xC(x：测定时间、y：反射率1) (6)
图27A中示出预退火时间与ΔVth(图中、●)以及预退火时间与利用评价2得到的参数B(图中、■)的关系。另外，图27B中示出预退火时间与ΔVth(图中、●)以及预退火时间与利用评价3得到的参数C(图中、◆)的关系。予以说明，在本实施例中，将上述的式(5)及式(6)中的测定时间设定为高能级的再结合、装置的噪音难以对微波衰减波形造成影响的1μs～2μs。
根据这些图可知：与实施例1-1同样，ΔVth与参数B、参数C呈现同样的分布，ΔVth与参数B、参数C的行为一致。即证实：即使使用评价1、评价2中的任一方法，均能评价TFT的应力耐性。另外，根据上述的实验结果可知：根据本发明，不仅上述的实施例中记载的寿命值作为评价氧化物半导体薄膜的应力耐性的参数有用，而且利用上述式(5)的指数函数式计算的寿命值即参数B及上述式(6)的幂的次数所示的参数C也作为评价氧化物半导体薄膜的应力耐性的参数有用。
(实施例1-10)
如上述各实施例所示，可利用第1步骤来评价氧化物半导体薄膜的膜中缺陷所引起的不良。而且，若基于该评价结果，可以从多个氧化物半导体薄膜中选择具有降低了膜中缺陷的良好的品质的氧化物半导体薄膜。在本实施例中确认到氧化物半导体薄膜的膜质对各种制造工序造成影响。另外，为了在制造工序后也维持良好的氧化物半导体薄膜的品质，以基于第1步骤的评价确定的氧化物半导体薄膜的参数PX1作为参照值，求得ΔP(PX1－PXn)，并研究了最佳的制造条件。具体而言，为了使参数P发生变化，使用将氧化物半导体薄膜成膜时的氧添加量进行各种变更而制作的各种试样，进行了实验。
(1)寿命值测定用试样的制作
首先，在与实施例1－1的(1)的试样相同的玻璃基板上成膜与栅极绝缘膜对应的膜厚200nm的SiO2。栅极绝缘膜使用等离子体CVD法，在载流子气体：作为SiH4与N2O的混合气体的N2O＝100sccm、SiH4＝4sccm、N2＝36sccm、压力：200Pa、成膜功率：300W、成膜温度：320℃的条件下进行成膜。
[氧化物半导体薄膜成膜工序：(有时标记为ASDEPO)]
接着，除了氧添加量以外，在与实施例1－1同样的条件下制成氧化物半导体薄膜，并利用溅射法成膜IGZO。在本实施例中，制作按照下述方式改变氧添加量的多种试样。
氧添加量：O2/(Ar+O2)＝0％、4％、8％、12％、20％(体积比)
[预退火处理工序：(有时标记为PRE)]
接着，进行预退火处理。作为预退火处理条件，在从实施例1－1的评价中作为最佳的条件而选取的大气中、350℃、1小时的条件下进行。
[蚀刻阻挡层成膜工序：(有时标记为ESL)]
接着，在与上述实施例1－3的评价元件2同样的条件下在氧化物半导体薄膜上形成蚀刻阻挡层。
[最终保护膜成膜工序：(有时标记为PV)]
进而，在与上述实施例1－3的评价元件3同样的条件下形成由第1层SiO2与第2层SiN的层叠膜构成的最终保护膜。
[后退火处理工序：(有时标记为PA)]
形成最终保护膜后，在氮气氛下且250℃下进行30分钟的热处理作为最终的退火。
对上述PRE、ESL、PV、及PA的各工序后的试样，与实施例1－1同样地实施μ－PCD法，测定了反射率的变化。对所得的结果进行分析，计算与0.3～1μ秒的斜率对应的B值，将B值设为与参数计算步骤的迟缓衰减对应的参数P。与各工序对应地，设定成PRE＝参数PX1、ESL＝参数PX2、PV＝参数PX3、PA＝参数PX4，并绘制成图39A。
另外，将参数PX1设定为参照值、即ΔP1＝0，将参数PX1与参数PX2～PX4之差[PX1－(PXn：n＝2、3、4)分别设为ΔPn(n＝2、3、4)并绘制成图39B。
如图39A所示，对于PRE的氧化物半导体薄膜而言，无论氧添加量如何，均可评价为膜中缺陷少的氧化物半导体薄膜。另外，除氧添加量以外，尽管在同一制造条件下进行ESL、PV、PA的各工序，但是根据氧添加量不同而使参数P的变动幅度不同。由此可知：氧化物半导体薄膜的品质受到氧添加量的影响。
(2)TFT特性及应力耐性测定用TFT试样的制作
为了确认上述(1)制作的试样的TFT特性，与上述实施例1－1同样地制作图4所示的TFT，并评价了TFT特性及应力耐性。予以说明，与上述(1)同样地改变氧化物半导体薄膜的成膜时的氧添加量而制作多种试样，并且形成最终保护膜后，在氮气氛下且250℃下进行30分钟的热处理作为最终的退火。
将所得的试样与实施例1－1同样地进行应力施加试验，并调查了负偏压应力耐性。结果示于表6。另外，在图39C中，将与反射率测定步骤的反射率的最大值对应的参数Q设为纵轴，将与参数计算步骤的迟缓衰减对应的参数P设为横轴，将供于该应力施加试验的试样利用μ-PCD法测定的参数Q与参数P的关系绘制成图。
[表6]
No. 氧浓度 应力施加试验
10-1 0％ 3.0V
10-2 4％ 2.5V
10-3 8％ 2.5V
10-4 12％ 3.0V
10-5 20％ 3.5V
如图39C所示，No.10-2、10-3呈现良好的负偏压应力耐性。根据图39B和图39C可知：ΔP4(PX1-PX4)的背离越小，则呈现越良好的负偏压应力耐性，ΔP与氧化物半导体薄膜的品质相关。因此，通过评价氧化物半导体薄膜的ΔP4(PX1-PX4)，从而即使在氧化物半导体薄膜的实际中不制作TFT试样，也能对氧化物半导体薄膜的品质进行评价。在本实施例中，根据参数PX1与参数PX4之差ΔP4(PX1-PX4)来评价氧化物半导体薄膜的品质。其结果可知：若将氧添加量调整为4％或8％，则ΔP的值小、PA的氧化物半导体薄膜维持在PRE中预想的良好的氧化物半导体薄膜的品质。
(实施例1-11)
(1)寿命值测定用试样的制作
与实施例1-10同样地在玻璃基板上成膜栅极绝缘膜。
[氧化物半导体薄膜成膜工序：ASDEPO]
接着，除了变更氧添加量及溅射靶的组成以外，在与实施例1-1的(1)的试样同样的条件下利用溅射法成膜氧化物半导体薄膜。
溅射靶：神钢科研公司制“KOS－B02”
氧添加量：O2/(Ar+O2)＝0％、3.8％、7.7％、10.0％、11.5％、15.4％、19.2％(体积比)
[预退火处理工序：PRE]
在与实施例1－10同样的条件下进行预退火处理。
[蚀刻阻挡层成膜工序：ESL]
接着，在与上述实施例1－3的评价元件2同样的条件下在氧化物半导体薄膜上形成蚀刻阻挡层。
[最终保护膜成膜工序：PV]
进而，在与上述实施例1－3的评价元件3同样的条件下形成由第1层SiO2与第2层SiN的层叠膜构成的最终保护膜。
[后退火处理工序：PA]
形成最终保护膜后，在氮气氛下且250℃下进行30分钟的热处理作为最终的退火。
对上述ASDEPO、PRE、ESL、PV、及PA的各工序后的试样，与实施例1－10同样地将B值设为与参数计算步骤的迟缓衰减对应的参数P。将各工序的参数设定成ASDEOP＝参数PX0、PRE＝参数PX1、ESL＝参数PX2、PV＝参数PX3及PA＝参数PX4。将参数PX1设为参照值，将参数PX1与参数PX2～PX4之差[PX1－(PXn：n＝2、3、4)分别设为ΔPn(n＝2、3、4)并绘制成图40。
另外，根据参数PX1与参数PX4之差ΔP4(PX1－PX4)评价氧化物半导体薄膜的品质。根据图40可知：依照氧添加量为15.4％、19.2％、10％、11.5％的顺序，参数P4的背离变小，ΔP的值为0.2以下。另一方面，氧添加量为3.8％、7.7％、0％的No.11－1～3中，ΔP超过0.2，参数P4的背离大。
(2)TFT特性及应力耐性测定用TFT试样的制作
与实施例1－10同样地制作图4所示的TFT，与实施例1－1的(2)的试样同样地进行应力施加试验，并对负偏压应力耐性进行调查。予以说明，与上述(1)同样地变更氧添加量等制造条件。结果示于表7。
[表7]
No. 氧浓度 应力施加试验
11-1 0％ 12.5V
11-2 3.8％ 6.5V
11-3 7.7％ 3.25V
11-4 10.0％ 2.75V
11-5 11.5％ 2.75V
11-6 15.4％ 0.75V
11-7 19.2％ 1.25V
如表7所示，No.11-4～No.11-7中，负偏压应力耐性为3V以下，呈现优异的负偏压应力耐性。另一方面，No.11-1～11-3中，负偏压应力耐性超过3V，负偏压应力耐性差。另外，根据图40可知ΔP4(PX1-PX4)小于0.2的No.11-4～No.11-7中具有良好的负偏压应力耐性。由这些结果可知ΔP与氧化物半导体薄膜的品质相关。尤其可知：ΔP越小，所得的负偏压应力耐性越优异，利用预退火所优化的电子状态在TFT制造工艺结束后也得以维持。因此可知：无论氧化物半导体薄膜的组成如何，通过评价ΔP，从而可以对氧化物半导体薄膜的品质进行评价。
以前后的工序的参数PXn(n＝0～4)对上述实施例1-11的各参数进行比较，计算ΔPn(n＝0～4)，并绘制成图41。
若与实施例1-11中测定的负偏压应力耐性进行对比，则即使在任意的工序间比较参数P的情况下，最终POST的ΔP4的背离为0±0.1的范围内的No.11-4～11-7也具有良好的负偏压应力耐性。可知：在工序间的ΔP越小，所得的负偏压应力耐性越优异，可以维持利用预退火所优化的电子状态。
(实施例1-12)
在本实施例中，基于与利用μ-PCD法测定的反射率测定步骤的反射波的最大值对应的参数Q和与参数计算步骤的迟缓衰减对应的参数P，对氧化物半导体薄膜的品质进行了评价。
(1)寿命值测定用试样的制作
与实施例1－10同样地在玻璃基板上成膜栅极绝缘膜。
[氧化物半导体薄膜成膜工序：ASDEPO]
接着，除了变更氧添加量及溅射靶的组成以外，在与实施例1－1的(1)的试样同样的条件下利用溅射法成膜氧化物半导体薄膜。
溅射靶：神钢科研制“KOS－B02”
氧添加量：O2/(Ar+O2)＝0％、5％、10％、20％(体积比)
[预退火处理工序：PRE]
对以各氧添加量制作的试样，变更为下述温度条件，除此以外，在与实施例1－10同样的条件下进行预退火处理。例如，准备6点氧添加量为0％的试样，在各温度下进行预退火处理。予以说明，无预退火温度为不进行预退火处理工序的例子。
预退火温度：无、250℃、300℃、350℃、400℃、450℃
[蚀刻阻挡层成膜工序：ESL]
接着，在与上述实施例1－3的评价元件2同样的条件下在氧化物半导体薄膜上形成蚀刻阻挡层。
[最终保护膜成膜工序：PV]
进而，在与上述实施例1－3的评价元件3同样的条件下形成由第1层SiO2与第2层SiN的层叠膜构成的最终保护膜。予以说明，有时将第1层标记为PV1、第2层标记为PV2。
[后退火处理工序：PA]
形成最终保护膜后，在氮气氛下且250℃下进行30分钟的热处理作为最终的退火。
对上述PRE、ESL、PV1、PV2及PA的各工序后的试样，与实施例1－1同样地实施了μ－PCD法。对所得的结果进行分析，计算与因激发光的照射而发生变化的微波从所照射的部位发生的反射波的最大值对应的参数Q。另外，与实施例1－10同样地计算B值，并计算B值作为与参数计算步骤的迟缓衰减对应的参数P。与各工序对应的试样的参数如以下所示。
(A)PRE＝参数QX1、参数PX1
(B)ESL＝参数QX2、参数PX2
(C)PV1＝参数QX3、参数PX3
(D)PV2＝参数QX4、参数PX4
(E)PA＝参数QX5、参数PX5。
图42A～E、图43A～E为分别相当于PRE、ESL、PV1、PV2及PA的各工序的图表。予以说明，表8、图42A～E为按照预退火温度绘制成的图表。表9、图43A～E为将同一试样按照氧添加量绘制成的图表。另外，图中，纵轴为与反射波的最大值对应的参数Q(mv)，横轴为与迟缓衰减对应的参数P。
根据前后的处理工序间的参数之差ΔQ和参数P之差ΔP评价氧化物半导体薄膜的品质。
[表8]
[表9]
根据图42A～E、表8及图43A～E、表9可知以下内容。
PRE与ESL的对比
根据图42A、B可知，预退火温度越低，而且根据图43A、B可知，氧添加量越低，则参数P及参数Q的变动出现变大的倾向。
ESL与PV1的对比
根据图42B、C可知，在预退火温度为300℃以上的情况下，出现参数P集中在0.7～1.0之间的倾向。根据图43B、C可知，在氧添加量为5％和10％的情况下，同样出现参数P集中的倾向。
PV1与PV2的对比
根据图42C、D可知，参数P几乎不发生变化，但是出现参数Q略微上升的倾向。根据图43C、D可知，同样出现参数Q上升的倾向。
PV2与PA的对比
根据图42D、E可知，在预退火温度为300℃以上的情况下，参数P发生变动，但是无论氧添加量如何，每当预退火时均呈现集中于大致同样的参数P、参数Q的倾向。另外，根据图43D、E可知，存在参数Q整体变高的倾向，而且氧浓度越高且预退火温度越低，则出现参数P的变动越大的倾向。
通过使用图表，从而测定各工序的参数P和参数Q，从而可以追踪各工序中的值的变化，并且在视觉上能够掌握每个工序的氧化物半导体薄膜的品质变化。而且，通过将各工序间的变化按照ΔQ、ΔP来进行分析，从而可以掌握膜中缺陷的影响、膜中氢的分布等的影响。因此，与仅利用ΔP进行评价的情况相比，并用ΔQ和ΔP进行评价的方法能够更精确地评价氧化物半导体薄膜的品质，并且可以调整制造条件来降低制造工序中所受到的对氧化物半导体薄膜的影响。因此，可以精度良好地进行良好的氧化物半导体薄膜的品质管理。
(实施例2－1)
在本实施例中，为了对基于μ－PCD法计算的氧化物半导体薄膜在此为InGaZnO、IGZO的参数与薄层电阻值的相关关系，进行了以下的实验。
(1)试样的制作
除了变更氧添加量及氧化物半导体薄膜的膜厚以外，与实施例1-1的(1)的试样同样地在玻璃基板上利用溅射法成膜作为氧化物半导体薄膜的IGZO。
氧化物半导体薄膜的膜厚：200nm
氧添加量：以O2/(Ar+O2)＝体积比计为0％、4％、8％、12％、16％、20％
接着，为了改善氧化物半导体薄膜的膜质、即提高迁移率、开关性能、工作时中的特性的稳定性等TFT特性，改变预退火处理的条件具体而言为预退火时间而制作了各种试样。具体而言，作为预退火处理条件，在大气中将预退火温度固定为350℃，使预退火时间变为0分钟、5分钟、30分钟、60分钟、120分钟而得到各种试样。予以说明，0分钟为未进行预退火处理的例子。
对这样得到的各试样，与实施例1-1同样地实施μ-PCD法，测定了反射率的变化。
进而，对上述试样，另行使用三菱化学分析技术公司制的Hiresta，测定了薄层电阻。予以说明，该薄层电阻的测定是为了评价基于μ-PCD法的电阻率的评价与实测的薄层电阻的测定值的相关关系。
图28中示出基于上述μ-PCD法测定的结果。图中，纵轴为薄层电阻，横轴为基于利用μ-PCD法得到的反射率-测定时间的关系计算的参数、即本发明中规定的与“迟缓衰减”对应的参数。详细而言，该参数为以下式(7)表示反射率与测定时间的关系时的“B”值，相当于斜率。在本实施例中，设测定时间x＝0.5～2.5μs，计算在上述测定时间的范围内的斜率(-B)。
[数7]
y＝Ax-B(x：测定时间、y：反射率1)
根据上述图可知薄层电阻与上述B值相关。详细而言，随着薄层电阻从102变高至107，作为绝对值的上述B值也变大，但是若以该值为界而使薄层电阻进一步变高，则上述B值变小。另外，根据上述图可知：上述B值受到溅射时的氧添加量、预退火时间等的影响。
根据本发明人等的基础实验，发现：在上述B值最大时，具有良好的TFT特性。因此，若以使上述B值具有最大值的方式适当调整溅射时的氧添加量、预退火时间等条件，则期待发挥良好的TFT特性。
(实施例2-2)
在本实施例中，为了评价基于μ－PCD法计算的作为氧化物半导体薄膜的IGZO的参数与电阻率值的相关关系，进行了以下的实验。
(1)试样的制作
除了将溅射装置变更为ULVAC公司制“SMD－450”以外，与实施例1－1同样地利用溅射法在玻璃基板上成膜作为氧化物半导体薄膜的IGZO。
接着，在大气中、预退火温度350℃、预退火时间60分钟的条件下对试样进行热处理。这样得到的各试样中的、基板上的任意的测定部位，具体而言，对等间隔地配置的合计21点的测定部位，进行μ－PCD法中的“与激发光的照射后出现的迟缓衰减对应的参数”的测定。μ－PCD法的测定条件与上述的实施例1－1相同，作为上述参数，使用上述“B”值。但是，在本实施例中，对使式(5)的测定时间x分别变化为0.5～1.5μs、0.5～1μs、1～1.5μs、1.5～2μs时的斜率、即上述B值进行了测定。
进而，对上述试样，另行使用三菱化学分析技术公司制的Hiresta，测定了薄层电阻。予以说明，该电阻率的测定是为了评价基于μ－PCD法的电阻率的评价与实测的电阻率的测定值的相关关系。
将上述的结果示于图29A中。图中，横轴表示各测定点中的比电阻，纵轴表示各测定点中的B值。
根据上述图，在测定时间x＝0.5～1μs、0.5～1.5μs时，各测定点中的比电阻与上述B值之间的偏差小，与此相对，若测定时间x＝1～1.5μs，则上述偏差变大，若x＝1.5～2μs，则该偏差更显著。
进而，作为在计算上述所求得的B值时的假想函数，求出式(5)与测定的微波的反射率的衰减波形的相关系数。该值越接近1，则表示式(5)与衰减波形的测定值的相关性越高，具体而言，拟合性越高。即表示所计算的B值更适合作为氧化物半导体薄膜的特性评价参数。另一方面，该值越接近零(0)，则表示式(5)与衰减波形的测定值的相关性越低，具体而言拟合性越低。即表示所计算的B值就作为氧化物半导体薄膜的特性评价参数而言不适合或不妥当。图29B中示出各测定点的电阻率(横轴)与上述相关系数(纵轴)的关系。
根据该图，在测定时间x＝0.5～1μs、0.5～1.5μs时，各测定点中的上述相关系数大致为1，与此相对，若测定时间x＝1～1.5μs，则相关系数降低至约0.5～0.8的附近，若测定时间x＝1.5～2μs，则相关系数大致为0。这意味着因测定中的噪声的影响而偏离线性关系。该结果与上述的图29A的结果也一致。即，在上述图29A中的偏差小的x＝0.5～1.5μs的区域，图29B中的相关系数大致为1，与此相对，在上述图29A的偏差大的x＝1.5～2μs区域，图29B中的相关系数大致为0。
根据该结果证实：在本实验的条件下，若采用测定时间x＝0.5～1.5μs的斜率即B值作为本发明中规定的“与迟缓衰减对应的参数”，则能够间接且精度良好地评价氧化物半导体薄膜的电阻率。
由以上情况可知：基于μ－PCD法计算的迟缓衰减与氧化物半导体薄膜的薄层电阻及比电阻具有相关关系。
(实施例2-3)
使用在上述μ－PCD法评价装置(神钢科研公司制LTA－1820SP)上装有上述电气电阻测定装置(三菱化学分析技术公司制Hiresta)的装置，与上述实施例2－2同样地进行基于μ－PCD法的测定法的B值分析，并且利用电气电阻测定装置进行比电阻的测定。
具体而言，使用图14所示构成的装置，使用由图中电阻率测定部件30以外的部件构成的μ－PCD法评价装置(神钢科研公司制：LTA－1820SP)，在与上述实施例2－2相同的条件下实施μ－PCD法，测定了反射率的变化。接着，使用图14中电阻率测定部件30的构成，即在电阻率测定头31上设有使该测定头上下移动的升降部件32的电阻率测定装置(三菱化学分析技术公司制：Hiresta)，在与上述实施例2－2相同的条件下测定了比电阻。在测定比电阻时，利用升降部件32使电阻率测定头31下降而使电阻率测定头31与氧化物半导体薄膜20b接触来进行测定，测定后，利用升降手段32使电阻率测定头31上升而离开氧化物半导体薄膜20b，进行试样的交换。其结果与实施例2－2同样确认到相关关系。尤其在使用实施例3的装置的情况下，与像实施例2－2那样另行测定电阻率的情况相比，能够更准确地评价相关关系。另外，如图28所示，B值在最佳点显示最大的绝对值，但有时仅通过B值无法判断电阻高于该点的情况或低于该点的情况。在这样的情况下，利用微波衰减法对试样的相同部位测定反射率的变化，并且使用电阻率测定装置测定电阻，以两方法的测定结果进行比较，由此可以更准确地评价其绝对值。
(实施例3－1)
在本实施例中，通过直接测定氧化物半导体薄膜的电阻率来评价由正偏压施加后的应力引起的特性。
具体而言，按照下述(1)的方式制作电阻率测定用的层叠结构体试样，并且按照下述(2)的方式制作TFT特性测定用的TFT。在基板上形成有栅极绝缘膜、氧化物半导体薄膜及保护膜这一点上，上述(1)的层叠结构体试样具有与下述(2)的TFT相同的截面结构。
(1)电阻率测定用试样的制作
首先，在实施例1－2的玻璃基板上与实施例1－10同样地成膜膜厚200nm的栅极绝缘膜SiO2。
接着，与实施例1－5同样地利用溅射法成膜作为氧化物半导体薄膜的膜厚40nm的IGZO。
如上述那样使氧化物半导体薄膜成膜后，利用光刻法以及湿法蚀刻进行了图案化。作为湿法蚀刻液，使用了关东化学制“ITO－07N”。
这样将氧化物半导体薄膜图案化后，进行预退火处理。预退火在100％氧气氛、大气压下、350℃且60分钟的条件下进行。接着，形成用于保护氧化物半导体薄膜的蚀刻阻挡层。保护膜的形成利用等离子体CVD法形成100nm SiO2。成膜中使用的气体为SiH4/N2O的混合气体，并使其流量(单位为sccm/sccm)在2/50、4/100、6/150、8/200、10/250的范围进行各种变换。成膜时的温度为230℃。
接着，制作欧姆电极。具体而言，使用纯Mo，利用DC溅射法成膜(膜厚为100nm)后，进行图案化。
最后，作为用于将外部气氛隔绝的保护膜，使用膜厚200nm的SiO2与膜厚200nm的SiN的层叠膜。上述SiO2及SiN的形成在与实施例1－1的(2)的试样同样的条件下进行。
接着，利用光刻及干蚀刻，在保护膜上形成用于测定电阻的连接用的接触孔，得到电阻率测定用试样。
对上述试样，在电极间施加电压，测定其薄层电阻。具体而言，使用NationalInstruments公司制“4156C”的半导体参数分析仪，测定电流电压特性。
(2)TFT测定用试样的制作
与实施例1－1的(2)的试样同样地在玻璃基板条上形成膜厚100nm的MO薄膜的栅电极。
在这样得到的栅电极上与上述(1)同样地依次成膜膜厚200nm的栅极绝缘膜SiO2、膜厚40nm的氧化物半导体薄膜并进行图案化，进行预退火后，形成用于保护氧化物半导体薄膜的保护膜。作为保护膜，使用膜厚200nm的SiO2与膜厚200nm的SiN的层叠膜。代替形成上述(1)中记载的欧姆电极，而形成Mo薄膜作为源电极/漏电极。纯Mo膜的成膜方法及图案化方法与上述的栅电极的情况相同，TFT的通道长为10μm，通道宽度为200μm。
这样形成源电极/漏电极后，与上述(1)同样地形成用于保护氧化物半导体薄膜的保护膜，形成接触孔，得到TFT测定用试样。
对这样得到的各TFT，按照以下方式调查了TFT特性。具体而言，调查了(I)晶体管特性、详细而言为(i)阈值电压的绝对值及(ii)反复初始特性。另外，对(II)进行施加正偏压后的应力施加试验时的阈值电压Vth的变化ΔVth进行了调查。
(I)晶体管特性的测定
晶体管特性的测定使用National Instruments公司制“4156C”的半导体参数分析仪。详细的测量条件如以下所示。
源极电压：0.1V
漏极电压：10V
栅极电压：－30～30V(测定间隔：0.25V)
根据该结果，测定静特性中的(i)阈值电压的绝对值。另外，作为(ii)初始反复特性的评价，将(I)晶体管特性评价试验进行3次，计算第一次时的阈值电压的绝对值与第3次时的阈值电压的绝对值之差、即反复扫描的阈值漂移量。
(II)作为应力耐性，评价了施加正偏压时的ΔVth。
在本实施例中，模拟实际的面板驱动时的应力环境，边对栅电极施加正偏压，边进行应力施加试验。应力施加条件如下所示。
栅极电压：+20V
基板温度：60℃
应力施加时间：2小时
图30中示出正偏压应力施加试验的ΔVth(纵轴)与电极间的电阻(横轴)的关系。根据上述图可知ΔVth与电阻率的行为大致一致。
另外，将反复扫描的阈值漂移量(纵轴)与利用上述(ii)的方法测定的ΔVth(横轴)的关系示于图31中。进而，将静特性中的阈值电压的绝对值(纵轴)与ΔVth(横轴)的关系示于图32中。根据这些图可知：ΔVth与静特性中的阈值电压的绝对值及反复扫描的阈值漂移量均具有良好的相关关系。
根据上述图30～图32的结果证实：若使用本发明的基于电阻率的评价方法，则能够间接且精度良好地评价由正偏压施加的应力引起的上述各项目。
(实施例3-2)
在本实施例中，通过利用μ－PCD法间接地测定氧化物半导体薄膜的电阻率，从而由评价正偏压施加后的应力引起的特性。
具体而言，使用在上述实施例3－1中制作的TFT评价了各种特性。其结果示于表10。在此，关于使SiH4/N2O的流量(sccm/sccm)在2/50、4/100、6/150、8/200、10/250的范围进行变换并成膜ESL所得的各TFT1～5，经过2小时后的ΔVth如以下所示。
TFT－1：5V
TFT－2：5.25V
TFT－3：4.5V
TFT－4：1.75V
TFT－5：－0.25V
[表10]
进而，使用上述TFT，对与μ－PCD法中的“激发光的照射后出现的迟缓衰减对应的参数”进行了测定。具体而言，使用具有如上述的专利文献1的图1、图13所示的构成的装置、具体而言为神钢科研公司制：LTA－1820SP，在与实施例1－1同样的条件下实施μ－PCD法，测定了反射率的变化。
为了计算基于利用μ－PCD法得到的反射率－测定时间的关系计算的参数、即与本发明中规定的“迟缓衰减对应的参数”，在本实施例中，计算以式(7)表示反射率与测定时间的关系时的斜率作为B值。在此，设测定时间x＝0.3～1.0μs，计算在上述测定时间的范围内的斜率(－B)。
图33中示出各TFT1～5的IV特性。根据上述图可知TFT的工作根据SiH4/N2O的流量比而发生变化。
图34为表示SiH4/N2O的流量比与ΔVth的关系的图表。根据上述图可知：若SiH4/N2O的流量增加，则正偏压应力施加试验中的ΔVth变小。
图35A为对各TFT中的各应力施加时间的ΔVth的值绘制成的双对数图表。根据上述图可知：它们显示良好的线性，具有与应力施加时间以幂(power－law)来记述的关系。
根据该结果，以A×tn的关系拟合阈值的时间变化，并将各个参数相对于SiH4/N2O的流量绘制成图。
其结果示于图35B中。根据上述图，确定初始值的上述A会随着SiH4的流量增加而减少，与此相对，上述n的值由0.25、即SiH4的流量≈2sccm/N2O变为0.5、即SiH4的流量≈6sccm/N2O。对于此种n取0.25附近的行为，齐藤等人曾指出：在氧化物半导体薄膜即本实施例中的IGZO与保护膜即本实施例中的ESL的界面存在的氢会从上述界面的结合脱离，并从界面扩散而远离，由此形成上述界面的捕获能级(论文名：S.Nakano，N.Saito，K.Miura，T.Sakano，T.Ueda，K.Sugi，H.Yamaguchi，I.Amemiya，M.Hiramatsu，A.Ishida，K.Kanamaru，and M.Sawada，IDW’11,1271(2011))。因此，上述图的结果显示：ESL和IGZO的界面能级会因SiH4/N2O的流量比增大而减少。
图36中示出薄层电阻与SiH4/N2O的流量的关系。根据上述图可知薄层电阻随着SiH4的流量增加而减少。若也将上述的图37的结果考虑在内，则可知ΔVth与薄层电阻相关。根据使用MOS二极管进行的容量－电压(CV)测定的结果可知：各个试样中施主密度为1×1018cm-3左右。另外，根据膜厚厚的IGZO的霍耳效应测定结果，推测同一条件的a－IGZO膜的电阻率为2.7Ωcm，相比由其结果预想的值，上述薄层电阻更大。因此，上述薄层电阻的急剧的增加强烈暗示是由于界面能级的增加造成的能带弯曲引起的。
予以说明，如上述的图31及图32所示，可知反复扫描特性、静特性中的阈值电压与正偏压应力施加试验中的ΔVth具有良好的相关关系。其结果强烈暗示，上述反复扫描特性、静态特性中的阈值电压也与上述ΔVth同样起因于ESL与IGZO的界面的界面能级。上述界面能级的增加的原因详情不明，但若考虑ESL成膜的成膜时间大不相同，则推测ESL成膜中的等离子体损害是界面能级形成的原因。
图37中示出利用上述实施例1的方法得到的ΔVth(纵轴)与利用上述μ－PCD法得到的上述“B”值(横轴)的关系。根据上述图可知：ΔVth和上述B值呈现U字曲线且存在相关关系。详细而言，判明：在ΔVth为U字型曲线的顶点ΔVth≈3.5V以下的情况下，随着ΔVth变小，作为上述绝对值的B值也变大。另外，根据上述图可知上述B值会受到保护膜形成时的硅烷量的比率等的影响。
根据上述的图34、图36、及图37的结果可知：上述B值作为薄层电阻及ΔVth的指标有用，因此结果若使用上述B值，则能够评价氧化物半导体薄膜的薄层电阻。
进而，根据本发明人等的基础实验发现：在上述B值达到最大时，ΔVth变得最小，具有良好的TFT特性。因此，若以使上述B值具有最大值的方式适当调整保护膜成膜时的形成条件，则可期待发挥良好的TFT特性。
符号说明
1 激发光照射部件
3 微波照射部件
4 定向耦合器
4a 相位调节器
5 万向T
6a 第1导波管
6b 第2导波管
6d、6e 孔部
7 反射微波强度检测部件
8 信号处理装置
9 评价部件
10 平台控制器
11 X－Y平台
12 光路变更部件
16a 输出调节用功率监视器
16b 输出调节部件
20 试样
20a 基板
20b 氧化物半导体薄膜
21 激发光照射区域
30 电阻率测定部件
31 电阻率测定头
32 升降部件
33 测定值发送线
42 栅电极
43 栅极绝缘膜
45 蚀刻阻止层
46a 源电极
46b 漏电极
47 最终保护膜
48 接触孔
49 评价元件
50 显示器
51 母玻璃

Claims (13)

1.一种层叠体的品质评价方法，其是氧化物半导体薄膜及在所述氧化物半导体薄膜的表面上具有保护膜的层叠体的品质评价方法，该评价方法具有：
第1步骤，在基板上形成氧化物半导体薄膜后，利用接触式方法或非接触式方法测定所述氧化物半导体薄膜的电子状态，由此评价由所述氧化物半导体薄膜的膜中缺陷引起的不良；和
第2步骤，在利用基于所述评价确定的条件进行处理后的氧化物半导体薄膜的表面上形成保护膜后，利用接触式方法或非接触式方法测定所述氧化物半导体薄膜的电子状态，由此评价由所述氧化物半导体薄膜与所述保护膜的界面缺陷引起的不良，
其中，所述氧化物半导体薄膜的电子状态是基于所述氧化物半导体薄膜的电阻率测定得到的。
2.根据权利要求1所述的评价方法，其中，通过所述第1步骤中的对由所述膜中缺陷引起的不良进行评价，从而在对薄膜晶体管一并施加光照射和负偏压时，间接地评价施加前后的阈值电压之差ΔVth。
3.根据权利要求1所述的评价方法，其中，通过所述第2步骤中的对由所述界面缺陷引起的不良进行评价，从而评价下述(1)～(3)中的任意：
(1)薄膜晶体管的阈值电压Vth；
(2)在对薄膜晶体管施加正偏压时，施加前后的阈值电压的差ΔVth；
(3)在对薄膜晶体管的阈值电压测定多次时，第一次测定时的阈值电压与多次测定后的阈值电压之差。
4.根据权利要求1所述的评价方法，其中，在所述第1步骤中利用接触式方法测定由所述膜中缺陷引起的不良时，在所述氧化物半导体薄膜的表面上设置第1电极及第2电极，并基于测定得到的电流值或电压进行评价。
5.根据权利要求1所述的评价方法，其中，在所述第2步骤中利用接触式方法测定由所述界面缺陷引起的不良时，以与所述保护膜的两侧接触的方式设置第1电极及第2电极，并基于测定得到的电流值或电压进行评价。
6.根据权利要求2所述的评价方法，其中，在利用接触式方法测定所述氧化物半导体薄膜的电阻率时，使具有至少2个电极的测定端子与所述氧化物半导体薄膜接触而对电流值进行测定。
7.根据权利要求1所述的评价方法，其中，在利用非接触式方法测定所述氧化物半导体薄膜的电子状态时，基于反射率测定步骤和参数计算步骤来测定所述氧化物半导体薄膜的电子状态，
所述反射率测定步骤如下：对所述氧化物半导体薄膜照射激发光及微波，测定因所述激发光的照射而发生变化的所述微波来自所述照射部位的反射波的最大值后，停止所述激发光的照射，并测定对停止所述激发光的照射后的所述微波来自所述照射部位的反射波的反射率在时间上的变化，
所述参数计算步骤如下：根据所述反射率在时间上的变化，计算与在停止激发光的照射后出现的迟缓衰减对应的参数。
8.根据权利要求7所述的评价方法，其中，所述参数计算步骤如下：根据所述反射率的变化，计算与在停止激发光的照射后0.1～10μs出现的迟缓衰减对应的参数，评价所述氧化物半导体薄膜的电子状态。
9.一种氧化物半导体薄膜的品质管理方法，其在氧化物半导体薄膜及在所述氧化物半导体薄膜的表面上具有保护膜的层叠体的制造工序的任意2个工序中应用反射率测定步骤和参数计算步骤，
所述反射率测定步骤如下：对所述氧化物半导体薄膜照射激发光及微波，测定因所述激发光的照射而发生变化的所述微波来自所述照射部位的反射波的最大值后，停止所述激发光的照射，并，测定对停止所述激发光的照射后的所述微波来自所述照射部位的反射波的反射率在时间上的变化，
所述参数计算步骤如下：根据所述反射率在时间上的变化，计算与在停止激发光的照射后出现的迟缓衰减对应的参数，
计算与所述参数计算步骤的迟缓衰减对应的参数分别作为参数PX1、参数PX2，基于所述参数之差ΔP即PX1－PX2来评价所述氧化物半导体薄膜的电子状态，其中，PX2为比PX1更靠后的制造工序的参数。
10.根据权利要求9所述的品质管理方法，其中，计算与所述反射率测定步骤的反射波的最大值对应的参数分别作为参数QX1、参数QX2，基于所述参数QX1、QX2之差ΔQ即QX1－QX2及所述参数PX1、PX2之差ΔP即PX1－PX2来评价所述氧化物半导体薄膜的电子状态。
11.根据权利要求10所述的品质管理方法，其中，将图表的纵轴设为与所述反射率测定步骤的反射波的最大值对应的参数即参数Q，将横轴设为与所述参数计算步骤的迟缓衰减对应的参数即参数P，将所述参数[QX1、PX1]、所述参数[QX2、PX2]绘制成图表来评价所述氧化物半导体薄膜的电子状态。
12.根据权利要求9所述的品质管理方法，其中，所述氧化物半导体薄膜形成在绝缘膜的表面上。
13.根据权利要求9所述的品质管理方法，其中，所述氧化物半导体薄膜实施过热处理。
CN201580035431.4A 2014-07-16 2015-07-06 层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法 Active CN106575629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014146337 2014-07-16
JP2014-146337 2014-07-16
PCT/JP2015/069387 WO2016009868A1 (ja) 2014-07-16 2015-07-06 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法

Publications (2)

Publication Number Publication Date
CN106575629A CN106575629A (zh) 2017-04-19
CN106575629B true CN106575629B (zh) 2019-05-14

Family

ID=55078366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580035431.4A Active CN106575629B (zh) 2014-07-16 2015-07-06 层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法

Country Status (8)

Country Link
US (1) US9780005B2 (zh)
EP (2) EP3462196A1 (zh)
JP (1) JP5993496B2 (zh)
KR (1) KR101863010B1 (zh)
CN (1) CN106575629B (zh)
HU (1) HUE046837T2 (zh)
TW (1) TWI552233B (zh)
WO (1) WO2016009868A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475711B2 (en) 2016-04-27 2019-11-12 Kobe Steel, Ltd. Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality
JP7348440B2 (ja) * 2018-03-20 2023-09-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
JP2020034295A (ja) * 2018-08-27 2020-03-05 キオクシア株式会社 光学特性測定装置および光学特性測定方法
KR102114103B1 (ko) * 2018-11-05 2020-05-22 주식회사 아바코 산화물 반도체 박막 검사장치 및 산화물 반도체 박막 검사방법
KR102202198B1 (ko) * 2019-06-20 2021-01-13 주식회사 아바코 산화물 반도체 박막 검사장치 및 산화물 반도체 박막 검사방법
KR102486957B1 (ko) * 2020-10-07 2023-01-10 주식회사 아바코 산화물 반도체 박막 검사장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102313849A (zh) * 2010-06-30 2012-01-11 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP2013168575A (ja) * 2012-02-16 2013-08-29 Univ Of Tokyo 伸縮性回路基板
JP2013254948A (ja) * 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4476462B2 (ja) * 2000-03-27 2010-06-09 株式会社栃木ニコン 半導体の電気特性評価装置
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101296658B1 (ko) * 2008-09-18 2013-08-14 엘지디스플레이 주식회사 액정 패널 및 그 검사 방법
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5601562B2 (ja) * 2009-09-04 2014-10-08 独立行政法人理化学研究所 移動度測定装置及びその方法、並びに、抵抗率測定装置及びその方法
KR101322591B1 (ko) 2009-10-06 2013-10-28 가부시키가이샤 코베루코 카겐 반도체 캐리어 수명 측정 장치 및 그 방법
CN102043266B (zh) * 2009-10-21 2012-08-01 北京京东方光电科技有限公司 检测薄膜场效应晶体管阵列基板的设备及方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5814558B2 (ja) * 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8450123B2 (en) 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
US9608101B2 (en) * 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
TWI703723B (zh) * 2012-11-28 2020-09-01 日商半導體能源研究所股份有限公司 顯示裝置
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置
JP5798669B2 (ja) * 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102313849A (zh) * 2010-06-30 2012-01-11 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP2013168575A (ja) * 2012-02-16 2013-08-29 Univ Of Tokyo 伸縮性回路基板
JP2013254948A (ja) * 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
US9780005B2 (en) 2017-10-03
HUE046837T2 (hu) 2020-03-30
EP3171397B1 (en) 2019-09-18
CN106575629A (zh) 2017-04-19
TW201614737A (en) 2016-04-16
EP3171397A4 (en) 2018-05-30
WO2016009868A1 (ja) 2016-01-21
KR101863010B1 (ko) 2018-05-30
TWI552233B (zh) 2016-10-01
KR20170015999A (ko) 2017-02-10
EP3462196A1 (en) 2019-04-03
JP2016029709A (ja) 2016-03-03
US20170194218A1 (en) 2017-07-06
JP5993496B2 (ja) 2016-09-14
EP3171397A1 (en) 2017-05-24

Similar Documents

Publication Publication Date Title
CN106575629B (zh) 层叠体的品质评价方法、以及氧化物半导体薄膜的品质管理方法
EP3079165B1 (en) Method for evaluating an oxide semiconductor thin film and for managing quality of the oxide semiconductor thin film
CN105026918B (zh) 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
KR101251123B1 (ko) 산화물 반도체 박막의 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
WO2014112153A1 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN106463433B (zh) 氧化物半导体薄膜层叠体的品质评价方法及品质管理方法
CN109155264A (zh) 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP2015179828A (ja) 酸化物半導体薄膜の評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant