CN109155264A - 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置 - Google Patents

氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置 Download PDF

Info

Publication number
CN109155264A
CN109155264A CN201780026154.XA CN201780026154A CN109155264A CN 109155264 A CN109155264 A CN 109155264A CN 201780026154 A CN201780026154 A CN 201780026154A CN 109155264 A CN109155264 A CN 109155264A
Authority
CN
China
Prior art keywords
film
mentioned
oxide semiconductor
semiconductor thin
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780026154.XA
Other languages
English (en)
Inventor
林和志
越智元隆
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN109155264A publication Critical patent/CN109155264A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N22/00—Investigating or analysing materials by the use of microwaves or radio waves, i.e. electromagnetic waves with a wavelength of one millimetre or more
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N22/00—Investigating or analysing materials by the use of microwaves or radio waves, i.e. electromagnetic waves with a wavelength of one millimetre or more
    • G01N22/02—Investigating the presence of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是氧化物半导体薄膜的品质评价方法，选出在通过μ‑PCD法测定出的激励光停止后的每个经过时间的各信号值以及该经过时间代入到下述式(1)而得到的各计算值当中，计算值最高的峰值以及上述峰值的时间常数(μ秒)，根据上述峰值以及上述时间常数推定存在于上述氧化物半导体薄膜中的缺陷能级的能量位置和缺陷密度。x＝信号值×信号值的经过时间…式(1)，式中，x：计算值，信号值：微波的反射率(mV)，信号值的经过时间：从激励光停止后到信号值为止的经过时间(μ秒)。

Description

氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜 的品质管理方法以及使用该品质评价方法的半导体的制造 装置
技术领域
本发明涉及适于在液晶显示器、有机EL显示器等显示装置中使用的薄膜晶体管(TFT：Thin Film Transistor)的氧化物半导体薄膜的品质评价方法及该氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置。
背景技术
随着电视机、智能手机等的普及，平板显示器(Flat Pannel Display：以下，称为“FPD”)要求高精细化、显示频率高速化、低功耗化。伴随于此，对于在驱动显示器的电路中使用的TFT要求高速响应性，即，作为半导体特性，要求高移动度。
作为形成TFT的半导体薄膜材料，近年，非晶氧化物半导体薄膜(以下，称为“氧化物半导体薄膜”)正受到关注，特别是In-Ga-Zn-O4(以下，称为“IGZO”)作为最有希望的素材而得到研究。IGZO与以往使用的非晶硅(以下，称为“a-Si”)相比，移动度高且能实现高精细化，并且由于能够抑制漏电流，因而具有对FPD的低功耗化有帮助等优点。因此，IGZO被期待应用于要求大型、高分辨率、高速驱动的下一代显示器等中。
但是，氧化物半导体薄膜由于因其多元性导致的组成的差异、或者因非晶导致的构造的变化等，有时会在膜中导入电气缺陷。特别是对于氧化物半导体薄膜而言，已知由于在成膜工序中产生的晶格缺陷、膜中的氢，支配TFT特性的载流子浓度会变大，或者由于之后的热处理，电子状态会发生变化，从而会对TFT的品质带来影响。因此，由于因膜质导致的移动度的偏差、光照射下的负偏压应力，应力施加前后的阈值电压(Vth：ThresholdVoltage)会移位，开关特性发生变化等对TFT特性带来的影响就会成为问题。例如，对于使用了组装到FPD的IGZO的TFT而言，由于使用中暴晒的光、待机中的施加电压作用下的应力，开关特性发生劣化会成为问题。此外，在使用了OLED(Organic Light Emitting Diode)的FPD中，在使OLED发光的正方向的驱动电压的影响下，Vth进行移位会成为问题。由于TFT特性源于氧化物半导体薄膜的电子状态，因此认为因应力导致的开关特性的劣化也起因于氧化物半导体薄膜的电子状态的变化。
因此，在氧化物半导体薄膜的制造工序中，掌握氧化物半导体薄膜中的电子状态，并且对制造工艺给电子状态带来的影响进行评价，将该结果反馈来调整制造条件从而进行TFT的品质管理，这从提高生产率的观点来看很重要。
作为测定给开关特性带来影响的阈值电压的变化之差ΔVth(以下，也有时称为“阈值移位ΔVth”)的试验方法，采用以下的LNBTS(Light Negative Bias TemperatureStress)试验，该LNBTS试验是模拟以下状态的加速试验，即，对待机状态的TFT施加负的栅极电压(负的偏压)，并且连续地接受背光的杂散光的光照射的状态。此外，作为模拟对待机状态的TFT施加了正的栅极电压(正的偏压)的状态的加速试验，采用PBTS(Positive BiasTemperature Stress)试验。LNBTS试验、PBTS试验是测定应力施加前后的阈值电压的变化量的试验，基于该试验结果算出的阈值移位ΔVth越小，应力耐受性越出色，就能够评价为具有实用上越出色的开关特性。虽然LNBTS试验、PBTS试验作为可靠性高的评价方法而被通用，但是由于为了进行这些试验而需要实际制作带有电极的TFT，需要时间和成本，因此期望有能够更简便且更准确地评价应力耐受性的方法。
另外，作为不带电极而以非接触式方法来评价氧化物半导体薄膜的应力耐受性的方法，专利文献1以及非专利文献1公开了通过微波光导电衰减法(以下，有时称为“Microwave Photoconductivity Decay Method(μ-PCD法)”)来定性或者定量地对氧化物半导体薄膜的应力耐受性进行评价的方法。
在先技术文献
专利文献
专利文献1：日本国特开2015-130404号公报
非专利文献
非专利文献1：Journal ofApplied Physics Vol.112，053715(2012)
发明内容
发明想要解决的课题
在专利文献1中，能够通过对薄膜晶体管的制造工序中的任意2个工序间的氧化物半导体薄膜的电子状态进行测定、评价，来掌握氧化物半导体薄膜的缺陷，从而管理氧化物半导体薄膜的品质。但是，在专利文献1的技术中，基于1μ秒左右的延迟的衰减的生命期(1ife time)来推定阈值移位ΔVth，并评价TFT特性，但这并不能充分推定出因存在于比延迟的衰减的更长的生命期的缺陷导致的阈值移位ΔVth。此外，非专利文献1是根据温度变化来评价缺陷能级的激活能量的技术，由于需要在多个温度条件下进行测定，因此在高温下样品容易变质，此外，虽然能够掌握激活能量、即能量位置，但是无法评价缺陷密度。
本发明着眼于上述这样的事情而完成。本发明的目的在于，提供预测处于氧化物半导体薄膜的带隙内的缺陷的能量位置和其缺陷密度并且准确且简便地评价应力耐受性的方法，而且还提供基于该评价的氧化物半导体薄膜的品质管理方法以及半导体的制造装置。
用于解决课题的技术方案
解决上述课题而得到的本发明的品质评价方法具有以下要点，其包括：第1工序，对形成有氧化物半导体薄膜的样品照射激励光以及微波，在测定了通过上述激励光的照射而变化的上述微波的来自上述氧化物半导体薄膜的反射波的最大值后，停止上述激励光的照射，测定上述激励光的照射停止后的上述微波的来自上述氧化物半导体薄膜的反射波的反射率在时间上的变化，将激励光的照射停止后的每个经过时间(μ秒)的微波的反射率作为信号值来记录；以及
第2工序，在将上述激励光的照射停止后的每个经过时间的各信号值以及该经过时间代入到下述式(1)而得到的各计算值当中，选出计算值最高的峰值(N值)以及上述峰值的时间常数(μ秒)，根据上述峰值以及上述时间常数来推定存在于上述氧化物半导体薄膜中的缺陷能级的能量位置和缺陷密度。
x＝信号值×信号值的经过时间···式(1)
式中，
x：计算值，
信号值：微波的反射率(mV)，
信号值的经过时间：从激励光照射停止后到信号值为止的经过时间(μ秒)。
上述第2工序基于以上述各计算值为纵轴且以上述时间常数(μ秒)为横轴而得到的微波的反射率的经过曲线，来选出计算值最高的峰值(N值)和上述峰值的时间常数(μ秒)，这也是优选的实施方式。
根据本发明，能够基于上述峰值(N值)和上述峰值的时间常数，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，评价施加前后的阈值电压之差ΔVth。
上述第2工序还包括在以上述各计算值为纵轴且以对上述激励光的照射停止后的经过时间即时间常数(μ秒)进行了对数显示后得到的量为横轴而得到的微波的反射率的经过曲线上，根据将纵轴设为y轴且将横轴设为x轴的情况下的、由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线(其中，t1和t2是任意的时间常数，且满足t1＜t2)包围的面积的值，来推定存在于上述氧化物半导体薄膜中的总的缺陷密度，这也是优选的实施方式。
根据本发明，能够基于由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线包围的面积的值，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，评价施加前后的阈值电压之差ΔVth。
此外，在本发明中，上述氧化物半导体薄膜包含从由In、Ga、Zn、以及Sn构成的组中选择的至少1种以上的元素，这也是优选的实施方式。
进而，在本发明中，上述氧化物半导体薄膜成膜于栅极绝缘膜的表面，或者进一步地，上述氧化物半导体薄膜在其表面具有保护膜，这也是优选的实施方式。此外，在本发明中也包含应用上述评价方法的氧化物半导体薄膜的品质管理方法。
此外，在本发明中也包含使用上述品质评价方法的半导体的制造装置。
发明效果
根据本发明，能够预测存在于氧化物半导体薄膜中的缺陷能级的能量位置和密度，准确且简便地评价应力耐受性。此外，通过在半导体的制造装置、具体来说在氧化物半导体薄膜的制造工序中采用本发明的评价方法，在TFT的制造过程中能够适当地管理氧化物半导体薄膜的品质。另外，在本发明中，所谓应力耐受性的意思是指，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，施加前后的阈值电压之差ΔVth。
附图说明
图1是表示微波衰减波形的一例的图。
图2是将对在实施例1(ESL型TFT)中由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的结果绘制成的曲线图。
图3是表示对在实施例1中由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的峰值和在LNBTS试验中得到的阈值电压的变化之差ΔVth之间的关系的曲线图。
图4是表示LNBTS试验和本发明的评价方法的相关关系的图。
图5是表示LNBTS试验和专利文献1的评价方法的相关关系的图。
图6是表示实施例1中的各样品的N值和得到顶峰的时间点处的经过时间之间的关系的图。
图7是表示在本发明中使用的评价装置的一例的概要说明图。
图8是表示在本发明中使用的评价元件的排列结构的一例的评价用基板的概要图。
图9是在本发明中使用的ESL型TFT的概要剖面构造的一例。
图10是在本发明中使用的BCE型TFT的概要剖面构造的一例。
图11A是在本发明中使用的BCE型TFT(后退火温度：250℃)的LNBTS试验数据的例子。
图11B是在本发明中使用的BCE型TFT(后退火温度：270℃)的LNBTS试验数据的例子。
图11C是在本发明中使用的BCE型TFT(后退火温度：300℃)的LNBTS试验数据的例子。
图12A是表示在实施例2(BCE型TFT：后退火温度：250℃)中通过基于本发明的处理对由μ-PCD法得到的微波的反射波的衰减波形进行运算后得到的结果的曲线图。
图12B是表示在实施例2(BCE型TFT：后退火温度：270℃)中通过基于本发明的处理对由μ-PCD法得到的微波的反射波的衰减波形进行运算后得到的结果的曲线图。
图12C是表示在实施例2(BCE型TFT：后退火温度：300℃)中通过基于本发明的处理对由μ-PCD法得到的微波的反射波的衰减波形进行运算后得到的结果的曲线图。
图13是表示在实施例2中根据由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的峰值和在LNBTS试验中得到的阈值电压的变化之差ΔVth之间的关系的曲线图。
图14A是表示在实施例3中根据由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的峰值和在LNBTS试验中得到的阈值电压的变化之差ΔVth之间的关系的曲线图。
图14B是表示在实施例3中根据由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的峰值和在PBTS试验中得到的阈值电压的变化之差ΔVth之间的关系的曲线图。
具体实施方式
以下，详细说明用于实施本发明的方式。另外，本发明并不限定于以下说明的实施方式。
(第1实施方式)
首先，说明本发明的第1实施方式。根据本发明者们到此为止的研究结果可明确：在μ-PCD法的氧化物半导体薄膜的评价和TFT的应力耐受性之间存在以下关系。
在μ-PCD法中，首先，对氧化物半导体薄膜照射具有超过带隙的能量的激光(以下，有时称为“激励光”)，产生电子、空穴对而生成过剩载流子。过剩载流子通过再结合而消失，但消失之前的时间(以下，称为“生命期(life time)”)，缺陷能级、密度等氧化物半导体薄膜的物理特性(以下，有时称为“膜质”)会受到影响。此外，由于通过激光的照射而产生的过剩载流子会使氧化物半导体薄膜的导电率增加，因此微波的反射率会与过剩载流子的密度成比例地发生变化。因此，在μ-PCD法中能够根据微波的反射率的时间变化来测定生命期。
通过μ-PCD法得到的微波的衰减曲线成为图1所示那样的衰减波形。如图1所示，在激励光照射作用下的载流子注入速度和消失速度相等时，过剩载流子密度形成一定的顶峰。之后，若停止激励光的照射，则过剩载流子由于通过再结合而消失，因而发生衰减。在衰减波形当中，将激励光照射停止后1μ秒之前的衰减称为快速的衰减，将1μ秒以后称为延迟的衰减。在专利文献1中公开了：与延迟的衰减当中激励光照射停止后1μ秒左右对应的倾斜度τ2与阈值移位ΔVth存在比例关系，是相关的，其中，该倾斜度τ2是作为对微波反射强度从最大值的1/e起到成为最大值的1/e2为止的反射波强度的衰减曲线进行了对数变换后得到的倾斜度的倒数而算出的。
但是，该评价方法只不过是对因存在于激励光照射停止后1μ秒左右的陷阱能级导致的延迟的衰减的倾斜度进行推断，而不能对因存在于更长的生命期的缺陷导致的阈值移位ΔVth进行评价。例如如图5所示，由专利文献1的评价方法得到的生命期(根据μ-PCD法的衰减波形取得的延迟的衰减的倾斜度τ2)和由LNBTS试验测定出的阈值移位ΔVth如样本(Sample)ID.1所示那样关于样品No.3-1大致是一致的，但是如样本ID.6所示那样关于样品No.3-6是有偏离的，详细情况记载于实施例。这样，在专利文献1的方法中，在生命期1～2μ秒左右存在缺陷的情况的阈值移位ΔVth能够以高的精度进行推定，但是关于在比此更延迟的生命期存在缺陷的情况，不能充分推定出阈值移位ΔVth。
本发明者们反复锐意研究，结果发现：使用上述微波的衰减波形能够对因存在于比1μ秒更延迟的生命期、例如存在于10～数10μ秒的缺陷导致的阈值移位ΔVth进行评价。
在本发明中，也通过与专利文献1相同的方法，进行第1工序来测定生命期。第1工序是以下工序，即，对形成有氧化物半导体薄膜的样品照射激励光以及微波，在测定了通过该激励光的照射而变化的上述微波的来自该氧化物半导体薄膜的反射波的最大值、即顶峰后，停止该激励光的照射，测定该激励光的照射停止后的该微波的来自该氧化物半导体薄膜的反射波的反射率在时间上的变化，将该激励光照射停止后的每个经过时间(μ秒)的微波的反射率作为信号值来记录。
若将上述信号值如后述那样绘制成曲线图，则会得到在专利文献1中使用的微波的反射率的衰减曲线，但是在本发明中利用上述经过时间(μ秒)和每个经过时间的信号值进行下述第2工序。
将上述激励光照射停止后的每个经过时间的各信号值以及该经过时间代入到下述式(1)而得到计算值。
x＝信号值×信号值的经过时间···式(1)
式中，x：计算值，
信号值：微波的反射率(mV)，
信号值的经过时间：从激励光照射停止后到信号值为止的经过时间(μ秒)。
接着，从代入到式(1)而得到的各计算值中选出计算值最高的峰值(N值)以及取该峰值的经过时间(μ秒)。并且，可知：该峰值相当于缺陷密度的相对值，而且，取峰值的经过时间(μ秒)相当于缺陷的时间常数(μ秒)、即缺陷的能量位置。
能够基于上述峰值来推定缺陷的能量位置和缺陷密度的理由如以下那样考虑。即，被氧化物半导体薄膜中的缺陷捕获的电子根据其能量位置按照由下述式(2)算出的时间常数被再次放出到导带。
1/τ＝Neσnνth·exp(-ΔE/kT)···式(2)
式中，
τ：时间常数(Time Constant)
Ne：导带端的有效状态密度(Effective Density Of States in the CBM(conduction Band Minimum))
σn：电子捕获截面积(Capture Cross Section Of Electron)
vth：热运动速度(Thermal Velocity)
ΔE：能量变化
k：玻尔兹曼常数(Boltzmann Constant)
T：绝对温度(Absolute Temperature)
上述时间常数τ的倒数是电子的放出率en，相当于在每个时间单位放出的电子数。因此，被放出到导带的每个单位体积的电子数的变化由下述式(3)表示。
dn/dt＝NT×en＝NT×1/τ···式(3)
式中，NT是捕获了电子的具有某时间常数的缺陷能级的密度
并且，若在式(3)的两边乘以基本电荷，则得到表示荷电的时间变化的式子、即电流。因此，μ-PCD法的反射率的变化与基于被捕获到的电子的放出的光电流的变化相等。因此，若在所得到的微波的衰减波形的测定时间下的信号值上乘以各自的测定时间，在纵轴绘制微波的反射率和时间常数的积，在横轴绘制各自的时间常数，则能够相对地评价存在于氧化物半导体薄膜中的缺陷的能量位置和密度。
进而，可知：由上述式(1)得到的计算值和由LNBTS试验测定出的阈值移位ΔVth具有高的相关关系。如上述那样，在专利文献1的评价方法中，如图5的样本ID.6所示，τ2和阈值移位ΔVth有偏离，很难以高精度进行推定，详细情况记载于实施例。另一方面，如图4的样本ID.6所示，基于本发明的评价方法的峰值和阈值移位ΔVth大致一致。此外，在本发明的评价方法中，关于样本ID.1也同样得到一致的结果。因此，基于本发明的评价方法与现有的评价方法相比，能够以更高精度对阈值移位ΔVth进行推定。在本发明的评价方法中，能够评价优选0.1μ秒以上、更优选0.5μ秒以上、进一步优选1μ秒以上、最优选10μ秒以上且优选100μ秒以下、更优选50μ秒以下、进一步优选30μ秒以下、最优选20μ秒以下的范围中的微波的反射波的范围下的应力耐受性。
以下，说明本发明的评价方法。作为在本发明中使用的装置，例如列举也在专利文献1等中使用的公知的生命期测定装置。上述装置的说明在专利文献1、日本国特开2012-33857号公报中有详细记述，因此参照其即可。但是，在本发明中使用的装置并不限定于此。
首先，准备形成有氧化物半导体薄膜的样品。作为氧化物半导体薄膜，优选使用包含从由In、Ga、Zn、以及Sn构成的组中选择的至少1种以上的元素的非晶质的氧化物半导体薄膜。这些元素可以单独含有，也可以同时使用两种以上。具体来说，例如列举In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等。
上述氧化物半导体薄膜的厚度例如优选数十nm～500nm左右。关于上述厚度的上限，更优选200nm以下，进一步优选100nm以下。此外，关于上述厚度的下限，更优选10nm以上，进一步优选30nm以上。
在本发明中使用的上述样品是在基板之上形成上述氧化物半导体薄膜而成的。上述基板能够使用本发明的技术领域所通常使用的各种基板，但是例如能够使用厚度0.7mm左右、大小(广度)超过被称为第1代～第10代的数十Gm2至数m2的液晶显示装置用的玻璃基板等。
对这样的样品如上述那样照射激励光以及微波。进行上述第1工序来测定微波的反射率在时间上的变化，将激励光照射停止后的每个经过时间(μ秒)的微波的反射率作为信号值来记录。并且，将上述经过时间(μ秒)和每个经过时间的信号值代入到上述式(1)中，得到每个经过时间的计算值。例如将与经过时间t1、t2、t3···tz(z是经过时间)对应的信号值代入到式(1)中，算出计算值xt1、xt2、xt3···xtz。并且，从这些计算值中选出峰值(N值)以及取上述峰值的经过时间(μ秒)。在选出中使用计算机等运算处理单元即可。此时的该峰值相当于缺陷密度的相对值，此外，取峰值的经过时间(μ秒)的意思是该缺陷的时间常数(μ秒)，相当于缺陷的能量位置。
此外，作为上述该峰值和该时间常数的选出方法，例如，也能够作成以上述各计算值为纵轴且以上述时间常数(μ秒)为横轴而得到的微波的反射率的经过曲线，基于该经过曲线来选出计算值最高的峰值和该峰值的时间常数(μ秒)。
另外，绘制成的结果描绘出在例如如图2所示形成了顶峰后进行衰减的经过曲线。这表示以下情况，即，由于衰减曲线表示导带下的缺陷的能量分布，因此通常主要的缺陷、例如左右应力特性的缺陷会比其他缺陷分布得更大更广。
并且，根据该经过曲线来确定位于最高的顶峰的计算值即峰值(N值)。能够根据该峰值的计算值来推定具有该时间常数的缺陷密度，而且，能够根据该峰值的时间常数来推定缺陷能级的能量位置。峰值的计算值越高，则表示缺陷密度越高，而且，时间常数越大，则表示缺陷能级的能量位置越深。因此，根据本发明的评价方法，能够推定氧化物半导体薄膜中的缺陷位置和该缺陷密度。并且，如上述那样，能够根据峰值来评价应力耐受性，具体来说，能够评价与LNBTS试验同等的阈值移位ΔVth。
以上，详述了本发明的第1实施方式涉及的氧化物半导体薄膜的评价方法。
(第2实施方式)
接下来，说明本发明的第2实施方式。上述说明的、将激励光的照射停止后的每个经过时间的各信号值以及该经过时间代入到上述式(1)中而得到的各计算值相当于捕获了电子的、具有某时间常数的缺陷能级的密度。因此，关于以上述各计算值为纵轴且以对激励光的照射停止后的经过时间即时间常数(μ秒)进行了对数显示后得到的量为横轴而得到的微波的反射率的经过曲线，在以纵轴为y轴且以横轴为x轴的情况下，与由该经过曲线、y＝0的直线(x轴)、x＝t1的直线以及x＝t2的直线(其中，t1和t2是任意的时间常数，满足t1＜t2)包围的面积相当的值成为与氧化物半导体薄膜中的总的缺陷密度成比例的值。换言之，对于上述经过曲线，以横轴(x轴)作为时间的对数，在x＝t1到x＝t2的积分区间积分出的值成为与氧化物半导体薄膜中的总的缺陷密度成比例的值。另外，作为上述面积中的代表性的面积，是由上述经过曲线、纵轴(x＝0的直线)以及横轴(y＝0的直线)包围的面积。其中，在上述经过曲线不与横轴(y＝0的直线)相交的情况下，由上述经过曲线、纵轴(x＝0的直线)以及x＝t3的直线(t3是与上述经过曲线的终端(右端)对应的时间常数)包围的面积相当于上述面积。
此外，已知：在后述的背沟道蚀刻型(BCE-)TFT的情况下，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时引起的施加前后的阈值电压之差ΔVth与引起存在于氧化物半导体薄膜中的阈值移位的总的缺陷密度成比例。
根据以上情况，也能够基于上述积分值(与由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线包围的面积相当的值)，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，评价施加前后的阈值电压之差ΔVth。
另外，还能够将第1实施方式中说明的、根据上述峰值以及上述时间常数来推定存在于上述氧化物半导体薄膜中的缺陷能级的能量位置和缺陷密度的工序、和第2实施方式中说明的、根据由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线包围的面积的值来推定存在于上述氧化物半导体薄膜中的总的缺陷密度的工序组合起来进行实施。通过将第1实施方式和第2实施方式组合起来进行实施，能够更准确地对应力耐受性进行评价。
以上，详述了本发明的第2实施方式涉及的氧化物半导体薄膜的评价方法。
在本发明中，也包含将上述评价方法应用到半导体制造工序中的任一个工序来进行氧化物半导体薄膜的品质管理的方法。通过将上述评价方法应用到上述制造工序中的任一个工序，能够将评价氧化物半导体薄膜的应力耐受性的结果反馈来调整制造条件等，从而进行膜质的管理，因此能够适当地进行氧化物半导体的品质管理。
这里，上述“任一个工序”的意思是半导体制造工序中的任意的工序。根据本发明者们的研讨结果发现：作为给应力耐受性带来影响的制造工序，有(i)栅极绝缘膜的成膜工序、(ii)氧化物半导体薄膜的成膜工序、(iii)上述氧化物半导体薄膜成膜后的热处理工序(以下，有时称为“预退火工序”)、(iv)在氧化物半导体薄膜的表面形成而得到的保护膜的成膜工序、(v)上述保护膜成膜后的热处理(以下，有时称为“后退火处理”)工序等，例如，若在这些工序中应用上述的评价方法，就能够精度良好地对氧化物半导体薄膜的品质进行管理。
这里，在上述保护膜、即钝化绝缘膜中包含用于直接保护氧化物半导体薄膜的表面的蚀刻阻止层以及用于进一步保护该保护膜的表面的最终保护膜这两者。
此外，在半导体层之上直接形成电极后进行蚀刻而形成沟道部分的BCE型晶体管的情况下，适于应用到(vi)BCE蚀刻工序、(vii)蚀刻后的保护膜形成工序等。
具体来说，例如可以在向基板上形成了栅极绝缘膜后、或者不形成栅极绝缘膜而在直接形成氧化物半导体薄膜之后立即进行上述的评价方法。或者，对于向基板上或者栅极绝缘膜上形成的氧化物半导体薄膜，可以在例如进行了氧、水蒸气作用下的预退火处理后，进行上述的评价方法，或者，也可以在保护膜的形成前进行。进而，上述的评价方法可以在上述制造工序的一个工序中在一点处进行，也可以在两个以上的工序的多个点处进行。通过如后者那样在两个以上的工序中应用本发明的评价方法，能够测定氧化物半导体薄膜的面内分布、即面内的Vth的偏差。
在本发明中，例如，能够在以下等情况下应用本发明的评价方法：在基板之上形成氧化物半导体薄膜的情况；在形成了栅极绝缘膜后，在其上形成氧化物半导体薄膜的情况；在形成了氧化物半导体薄膜后，进行预退火处理的情况，另外，可以在氧化物半导体薄膜的形成前形成栅极绝缘膜，也可以不形成栅极绝缘膜；或者，在上述任一个情况后，在所得到的氧化物半导体薄膜之上形成保护膜的情况，其中，还包含用于进一步保护该保护膜的最终保护膜；或者，在之后进行后退火处理等的情况。
使用本发明的评价方法，能够在氧化物半导体薄膜的材料开发阶段，容易地在短时间内以低成本来评价各种组成、浓度的氧化物半导体薄膜的应力耐受性。此外，如果使用本发明的评价方法，能够在液晶显示装置等的制造线上，以在线(インライン)方式短时间地评价氧化物半导体薄膜的电气的特性，进而能够以非接触型来进行，因此能够实现合格率的提高等来提高生产率，能够适当地进行氧化物半导体的品质管理。
在本发明中，也包含在上述任一项记载的评价方法中使用的评价元件。上述评价元件是在基板之上形成氧化物半导体薄膜的元件，由与前述的(i)～(vii)的工序等所代表的“任一个工序”对应的结构来构成。
对于适于上述氧化物半导体薄膜的电子状态的测定的评价元件而言，在基板或者栅极绝缘膜的表面直接形成氧化物半导体薄膜是重要的。即，在氧化物半导体薄膜的正下不存在栅极电极等金属电极。是因为，若在氧化物半导体薄膜的正下存在栅极电极，则由于栅极电极的自由载流子多到1018cm-3以上，因此相对于上述微波的反射率，该栅极电极的影响为显性。
此外，评价元件的结构并没有特别限定，只要设为与嵌入本发明的评价方法的制造工序相应的结构即可。作为评价元件的结构，例如列举：(a)在基板的表面直接形成氧化物半导体薄膜的结构；(b)在形成于基板的表面的栅极绝缘膜的表面直接形成氧化物半导体薄膜的结构；(c)在上述(a)或者上述(b)的氧化物半导体薄膜的表面形成保护膜的结构；等。另外，保护膜可以是蚀刻阻止层或者最终保护膜，两者也可以以该顺序来形成。
此外，氧化物半导体薄膜以及保护膜等层叠于基板的薄膜可以根据需要进行图案形成。例如，可以在基板上按照以下顺序来形成栅极绝缘膜、进行了图案形成的氧化物半导体薄膜、以及作为进行了图案形成的保护膜的蚀刻阻止层。或者，可以进一步形成最终保护膜。
此外，在半导体层之上直接形成了电极后进行蚀刻来形成沟道部分的BCE型晶体管的情况下，可以暂且形成暂且成为源极/漏极(S/D)电极的金属(钼等)，之后，通过蚀刻去除来进行测定。进而，也可以在其上形成保护膜。
进而，在本发明中也包含将上述任一项记载的评价元件在基板上配置多个而成的评价装置。
图8是表示上述评价元件的结构的一例的概要图。如图8所示，在显示器50的量产线中使用的母玻璃51上有规律地排列设置多个评价元件49。通过使用这样的评价装置，能够进行氧化物半导体薄膜的品质管理，具体来说，能够测定基板面内的阈值电压Vth的偏差(以下，有时称为“基板面内分布”)、基板间的阈值电压Vth的偏差(以下，有时称为“基板间分布”)。
[品质管理方法]
在本发明中，也包含应用上述的评价方法来进行氧化物半导体薄膜的品质管理的方法。作为品质管理方法，如上述那样应用本发明的评价方法来反馈氧化物半导体薄膜的电子状态的评价结果即可。若基于该反馈来调整制造条件，具体来说调整上述(i)～(v)的制造工序的至少1个制造条件，就能够减少氧化物半导体薄膜的缺陷。其结果是，能够实现氧化物半导体薄膜的适当的品质管理。
[评价装置]
以下，使用附图详细说明本发明的实施方式。其中，适于本发明的评价装置并不限定于以下的结构，也能够适当添加变更。
图7是表示使用μ-PCD法以非接触式方法来测定氧化物半导体薄膜时使用的装置的结构的一例的概要图。图7所示的评价装置具备：对具有在玻璃基板20a形成氧化物半导体薄膜20b的结构的样品20的测定部位照射激励光而在氧化物半导体薄膜中生成电子-空穴对的激励光照射单元1；对该样品20的测定部位照射微波的微波照射单元3；检测通过激励光的照射而变化的微波的来自样品20的反射微波的强度的反射微波强度检测单元7；以及基于上述反射微波强度检测单元的检测数据来评价样品20的电阻率的单元，通过该结构能够以同一装置来测定、评价反射率的变化和电阻率。
激励光照射单元1优选具有输出氧化物半导体薄膜的带隙以上的能量的光源，例如可以在光源中使用紫外线激光。具体来说，是波长349nm、功率1μJ/脉冲、脉冲宽15ns左右、束径1.5mm左右的脉冲状的紫外光，例如是将YLF激光器第三高次谐波等作为激励光而出射的脉冲激光等半导体激光等。
此外，激励光照射单元1以从评价单元9传送(图中，虚线)来的定时信号的输入作为触发来输出作为激励光的脉冲光。另外，定时信号同时对信号处理装置8传送。此外，从激励光照射单元1输出的激励光能够由输出调整用功率监视器16a和输出调整单元16b来调整输出。
激励光从激励光照射单元1被反射镜等光路变更单元12反射，由未图示的聚光透镜等聚光单元聚光，通过设置于第1波导管6a的微小开口6c，并通过该第1波导管6a的接近于样品20的开口部6d，对样品20的例如直径5～10μm左右的测定部位进行照射。由此，在样品20中的激励光照射区域21产生激励载流子。
例如，从频率26GHz的耿氏二极管等微波照射单元3输出的微波被10dB耦合器等方向性结合器4进行分支，一个输出波向自动图示仪T5侧传送，另一个输出波向相位调整器4a、反射微波强度检测单元7的LO输入端传送。
传送到自动图示仪T5的输出被2分支，一个微波从第1波导管(信号用波导管)6a照射到样品20中的激励光照射区域21，并且其反射波再次从第1波导管6a传送到自动图示仪T5。另一个微波从作为参照用波导管的第2波导管6b照射到激励光照射区域21以外的样品20，并且其反射波从第2波导管6b传送到自动图示仪T5。并且，从自动图示仪T5将这些反射波的差信号传送到反射微波强度检测单元7的RF输入端。
在反射微波强度检测单元7中，将传送到LO输入端的微波和上述反射波的差信进行混合，从而将检波信号Sg1输出到信号处理装置8。检波信号Sg1是表示反射波差信号Rt1的强度的一例的信号。
由反射微波强度检测单元7检测的反射波差信号Rt1的强度通过针对样品20的测定部位的激励光的照射而发生变化。具体来说，反射波差信号Rt1的强度通过激励光的照射在暂时变强后衰减。此外，在测定部位，杂质、缺陷等越多，则反射波差信号Rt1的强度的峰值越小，该衰减时间、即载流子寿命也越短。
这里，针对通过激励光的照射而发生变化的反射波差信号Rt1的强度，与从其峰值产生起到激励光照射停止后所能看到的延迟的衰减对应的参数成为评价样品20的电阻率的指标。
信号处理装置8是检测由反射微波强度检测单元7检测的反射波差信号Rt1的强度的变化的峰值Sp并将该检测结果传送到评价单元9的装置。更具体来说，信号处理装置8以来自评价单元9的定时信号的输入作为触发，将反射波差信号Rt1的变化监视给定时间，将在该期间得到的反射波差信号Rt1的电平的最高值作为反射波差信号Rt1的强度的变化的峰值Sp来检测。这里，信号处理装置8具备对反射波差信号Rt1实施延迟处理的延迟电路，对于延迟处理后的信号，以给定的采样频率依次检测信号强度，根据该检测值的变化来检测反射波差信号Rt1的强度的变化的峰值Sp。
作为评价单元9，能够使用具备CPU、存储部、输入输出信号的接口等的计算机，通过CPU执行给定的程序来执行各种处理。
例如，评价单元9对激励光照射单元1以及信号处理装置8输出表示激励光的输出定时的定时信号，并且将由信号处理装置8检测的反射波差信号Rt1的峰值Sp取入并记录到该评价单元9所具备的存储部。被记录的反射波差信号Rt1(检测数据)用于样品20的电阻率的评价。
此外，基座控制器10通过按照来自评价单元9的指令对X-Y基座11进行控制，从而进行样品20中的测定部位的定位控制。
在X-Y基座11的上侧设置未图示的样品台。样品台是由铝、不锈钢或者铁等金属或者其他导体构成的板状的导体部材。在其上侧设置未图示的基板保持部，进而在该基板保持部之上载置样品20。
基板保持部是相对于样品台固定在其上侧的固形的电介质。基板保持部是插入到基板和样品台之间的固形的电介质，其材质例如是玻璃、陶瓷等折射率比较大的电介质。由此，以基板保持部作为媒介的微波的波长变短，作为基板保持部，能够采用厚度更薄的轻量的部件。
以上，根据用于评价本发明的电阻率的结构，通过从激励光照射单元1照射的激励光而在氧化物半导体薄膜中产生光激励载流子，并且光激励载流子在从微波照射单元3照射的微波的电场中运动，其运动状态因半导体中的杂质、缺陷等的存在而会受到影响。因此，在反射微波强度检测单元7中，检测来自样品的反射微波的强度，通过在评价单元9中如已经说明的那样对过剩载流子浓度的变化进行分析，从而能够判定氧化物半导体薄膜的载流子浓度，并根据电子状态的变化而间接地评价电阻率。此时，通过评价单元9对由X-Y基座11等构成的基座的位置进行控制，从而也能够实现对给定的范围的电阻率进行判定的映射测定。
[薄膜晶体管的制造方法以及半导体的制造装置]
通过将上述评价方法应用到TFT的制造方法，从而能够制造具有应力耐受性出色的氧化物半导体薄膜的TFT。本发明的上述评价方法能够广泛应用于各种公知的半导体的制造装置，因此能够如上述那样预测缺陷能级的能量位置和密度，准确且简便地评价应力耐受性。
TFT在基板上具有栅极绝缘膜、氧化物半导体薄膜、形成在上述氧化物半导体薄膜的表面的保护膜、以及源极电极/漏极电极。并且，TFT的氧化物半导体薄膜以及保护膜等在基于上述氧化物半导体薄膜的评价而决定的条件下成膜即可。
【实施例】
以下，列举实施例来更具体地说明本发明，但本发明固然并不由下述实施例限制，当然还能够在适合于前述、后述的宗旨的范围内适当添加变更来实施，这些都包含在本发明的技术的范围内。
<实施例1>
(1)TFT特性以及应力耐受性测定用TFT样品的制作
制作图9所示的蚀刻阻止(ESL；Etch Stopper Layer)型TFT。首先，在6英寸×厚度0.7mm的玻璃基板20a之上，依次成膜作为栅极电极42的100nm的Mo薄膜以及膜厚200nm的SiO2栅极绝缘膜43。栅极电极42使用纯Mo的溅射靶通过DC溅射法来形成。溅射条件设为，基板温度：室温，气体压力：2mTorr。此外，栅极绝缘膜43使用等离子体CVD法设为，载气：SiH4和N2O的混合气体，其中，N2O＝100sccm，SiH4＝4sccm，N2＝36sccm，成膜功率：300W，成膜温度：320℃。
接着，采用溅射法将IGZO成膜为氧化物半导体薄膜20b。另外，在本实施例中，对氧添加量以下述方式进行变更来制作多个样品。
溅射装置：ULVAC社制“CS-200”
溅射靶的组成：InGaZnO4[In∶Ga∶Zn＝1∶1∶1(原子比)]
基板温度：室温
氧化物半导体薄膜的膜厚：40nm
气体压力：1mTorr
氧添加量：O2/(Ar+O2)＝4％(体积比)：样品2-1、2-2
12％(体积比)：样品2-3、2-4
20％(体积比)：样品2-5、2-6
在如上述那样成膜氧化物半导体薄膜20b后，通过光刻以及湿蚀刻来进行图案形成。作为湿蚀刻液，使用关东化学制“ITO-07N”。
在这样对氧化物半导体薄膜20b进行了图案形成后，为了提高膜质，而进行预退火处理。
预退火处理条件以大气气氛、大气压下350℃、1个小时的条件来进行。
接着，在氧化物半导体薄膜20b上形成蚀刻阻止层来作为保护膜45。在本实施例中，对保护膜45形成时的载气如下述那样进行变更来制作多个样品。
气体压力：133Pa
成膜功率：100W
成膜温度：230℃
膜厚：100nm
原料气体：
N2O＝100sccm，SiH4/N2＝4/36sccm：样品2-1、2-3、2-5
N2O＝150sccm，SiH4/N2＝6/54sccm：样品2-2、2-4、2-6
在如上述那样形成了保护膜45后，通过光刻以及湿蚀刻进行图案形成。作为湿蚀刻液，使用关东化学制“ITO-07N”。
接着，在使用纯Mo通过DC溅射法成膜成膜厚100nm后，进行图案形成，形成源极电极46a、漏极电极46b。纯Mo膜的成膜方法以及图案形成方法与前述的栅极电极的情况相同，将TFT的沟道长设为10μm，沟道宽设为200μm。
进而，作为最终保护膜47，形成膜厚200nm的SiO2和膜厚200nm的SiN的层叠膜。上述最终保护膜47使用SAMCO制“PD-220NL”并使用等离子体CVD法来形成。在本实施例中，在利用N2O气体进行了等离子体处理后，在下述条件下依次形成SiO2以及SiN。在SiO2的形成中，使用SiH4、N2、N2O的混合气体，在SiN的形成中，使用SiH4、N2、NH3的混合气体。在任一个情况下，都将成膜功率设为100W，将成膜温度设为150℃。该保护层的条件在所有的样品中设为相同。
(第1层)：SiO2
载气：SiH4/N2＝4/36sccm，N2O＝100sccm
气体压力：133Pa
成膜功率：100W
成膜温度：150℃
(第2层)：SiN
载气：SiH4＝12.5sccm，N2＝297.5sccm，NH3＝6sccm
气体压力：133Pa
成膜功率：100W
成膜温度：150℃
接着，通过光刻以及干蚀刻，在最终保护膜47形成用于晶体管特性评价用探头的接触孔48，得到ESL型TFT。
在形成了接触孔48后，作为最终的退火，在大气气氛中，在大气压下，以250℃进行30分钟的热处理，制作应力耐受性测定用TFT样品No.1-1～1-6。
[应力耐受性的评价]
调查了各TFT样品的阈值移位ΔVth。在本实施例中，模拟实际的面板驱动时的应力环境，进行以下应力施加试验，即，对栅极电极施加负偏压并照射光。应力施加条件如以下。另外，光的波长设为接近氧化物半导体的带隙且晶体管特性容易变动的400nm左右。
应力耐受性评价条件
栅极电压：-20V
基板温度：60℃
光应力
光源：白色光源
作为照度，照射到TFT的光的强度：25，000NIT
光照射装置：Yang电子制YSM-1410
应力施加时间：2小时
(2)评价元件的制作
除了未设置栅极电极42以外，以与上述(1)中制作的各TFT相同的条件来制作生命期测定用评价元件No.2-1～2-6。使用制作出的评价元件在下述测定条件下通过μ-PCD法来取得衰减波形。另外，评价元件No.2-1～2-6的栅极电极以外的构造分别与TFT样品No.1-1～1-6相同。
[μ-PCD法测定条件]
激光波长：349nm(紫外光)
激光能量：10μJ
脉冲宽：5ns
束径：1.5mmφ
1测定中的脉冲数：16384发射(shot)
装置：LTA-1610SP(K)(株式会社Kobelco科研制)
[运算处理]
对评价元件照射激励光以及微波，在测定通过激励光的照射而变化的微波的来自评价元件的反射波的最大值后，停止激励光的照射，测定激励光的照射停止后的微波的来自评价元件的反射波的反射率在时间上的变化，将激励光照射停止后的每个经过时间(μ秒)的微波的反射率作为信号值来记录。并且，将该每个经过时间的各信号值代入到式(1)[x＝信号值×信号值的经过时间，其中，式中，x：计算值，信号值：微波的反射率(mV)，信号值的经过时间：从激励光照射停止后到信号值为止的经过时间(μ秒)]而得到各计算值，将所得到的各计算值绘制成在纵轴取计算值(相对值)且在横轴取时间常数(Time Constant)的曲线图。图2示出结果。
此外，作为参考例，基于根据专利文献1记载的步骤将上述信号值绘制成曲线图而描绘的微波的反射率的衰减曲线来算出τ2。具体来说，算出对微波反射强度从最大值的1/e起到成为最大值的1/e2为止的反射波强度的衰减曲线进行了对数变换后得到的倾斜度来作为τ2，并设为样品No.3-1～3-6。
图2是将对由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的结果绘制而成的曲线图。如图2所示，可知对于各评价元件的波形而言，在横轴10～20μ秒附近，计算值达到最高的峰值(N值)，并且朝向该(N值)以一定的倾斜度上升后，进行衰减。此外，图3示出将本发明的N值取为横轴，将在上述LNBTS试验中得到的阈值移位ΔVth取为纵轴，将各试验结果(No.2-1～2-6)中的N值和阈值移位ΔVth分别绘制而成的结果。如图3所示，可知N值越大，则阈值移位ΔVth也越大。
图4示出根据基于μ-PCD法的测定结果进行运算处理后得到的结果而得到的上述N值和通过LNBTS试验测定出的阈值移位ΔVth之间的关系。如图4所示，N值和通过LNBTS试验测定出的阈值电压的变化之差ΔVth大致一致，确认到强的相关关系。另外，图4的样本ID1～6分别是样品No.1-1～1-6和具有对应的构造的评价元件No.2-1～2-6的组合，即，样品No.1-1和评价元件No.2-1的组合是样本ID.1。同样，图5的样本ID.1～6分别是样品No.1-1～1-6和样品No.3-1～3-6的组合。
此外，图5示出根据μ-PCD法的衰减波形取得的延迟的衰减的倾斜度τ2和通过LNBTS试验测定出的阈值移位ΔVth之间的关系。如图5所示，τ2的值和通过LNBTS试验测定出的阈值移位ΔVth的值有偏离。因而，可知：对于与阈值移位ΔVth之间的相关性而言，如图4所示，与延迟的衰减的倾斜度τ2相比，基于本发明的计算值(N值)更高。
进而，在图6中，绘制出上述图2所示的各样品的N值和得到该顶峰的时间点处的经过时间之间的关系。得到顶峰的时间点处的经过时间越长，则N值越大，存在这样的关系，该关系看起来是大致成比例的相关关系。
因此，可知：将μ-PCD法的测定结果代入到式(1)中，基于算出的计算值，能够根据N值和得到顶峰的时间点处的经过时间来预测处于氧化物半导体薄膜的带隙内的缺陷的能量位置和其缺陷密度，而且，能够比现有的使用μ-PCD法的方法更精密地预测应力耐受性。
<实施例2>
(1)TFT特性以及应力耐受性测定用TFT样品的制作
制作具有图10所示的构造的背沟道蚀刻(BCE)型薄膜晶体管。
首先，在玻璃基板20a(CORNING社制Eagle XG，直径100nm×厚度0.7mm)上，依次成膜作为栅极电极42的100nm的纯Mo薄膜以及作为栅极绝缘膜43的SiOx膜(膜厚250nm)。上述栅极电极42使用纯Mo溅射靶，通过DC溅射法，在成膜温度：室温、成膜功率：300W、载气：Ar、气体压力：2mTorr的条件下成膜。此外，上述栅极绝缘膜43使用等离子体CVD法在载气：SiH4和N2O的混合气体、成膜功率：300W、成膜温度：350℃的条件下成膜。
接着，作为氧化物半导体薄膜20b(膜厚40nm)，通过溅射法来成膜IGZO。另外，溅射靶的组成是InGaZnO4[In∶Ga∶Zn＝1∶1∶1(原子比)]。溅射中使用的装置是(株)ULVAC社制“CS-200”，溅射条件如下述。
[溅射条件]
基板温度：室温
成膜功率：DC200W
气体压力：1mTorr
氧分压：100×O2/(Ar+O2)＝4％
在如上述那样成膜了氧化物半导体薄膜20b后，通过光刻以及湿蚀刻进行图案形成。在上述湿蚀刻中，使用关东化学社制“ITO-07N”，将液温设为室温。另外，在本实施例中，针对进行了实验的全部氧化物薄膜，确认到能无残渣地进行蚀刻。
如上述，在对氧化物半导体薄膜20b进行了图案形成后，为了提高氧化物半导体薄膜20b的膜质而进行预退火处理。预退火处理在大气气氛下下以350℃进行60分钟。
接着，形成源极电极46a以及漏极电极46b。具体来说，形成摩尔比1∶1的Mo-Ti合金薄膜(膜厚100nm)。在成膜源极电极46a以及漏极电极46b后，通过光刻以及湿蚀刻进行了图案形成。在图案形成中使用以过氧化氢水为主成分的无机系蚀刻液。通过源极电极46a以及漏极电极46b的图案形成，将TFT的沟道长设为10μm，将沟道宽设为200μm。为了防止源极电极46a以及漏极电极46b的短路，实施60秒的过蚀刻。
之后，作为最终保护膜，首先，形成作为第1保护膜47a的SiOx膜。该SiOx膜的形成使用SAMCO制“PD-220NL”，以等离子体CVD法来进行。在SiOx膜的形成中使用了SiH4以及N2O的混合气体。此外，将成膜功率设为100W，将成膜温度设为230℃。上述SiH4和N2O的气体比设为SiH4∶N2O＝4∶100，在该情况下，SiOx膜的氢浓度是4.3原子％。此外，SiOx膜的膜厚设为200nm。
在形成作为保护膜的上述SiOx膜后，用旋涂机将硅系树脂涂敷成膜厚为600nm(旋转速度：1000rpm)。在作为涂敷后的预烘焙以90℃进行了2分钟的处理后，由曝光装置进行曝光，在用加热板进行90℃、60秒钟的烘焙后实施显影处理。在显影处理后，在氮气氛下进行180℃、60分钟的后烘焙。
之后，作为第2保护膜47b，成膜SiNx膜。该SiNx膜的形成使用与第1保护膜47a相同的SAMCO制“PD-220NL”，以等离子体CVD法来进行。在SiNx膜的形成中，使用SiH4、NH3以及N2的混合气体。此外，将成膜功率设为100W，将成膜温度设为200℃。上述SiH4、NH3和N2的气体比设为SiH4∶NH3∶N2＝12.5∶6.0∶297.5。
接着，通过光刻以及干蚀刻，在第1保护膜47a以及第2保护膜47b形成用于晶体管特性评价用的探测的接触孔48，进一步地经由接触孔48将透明导电膜52与漏极电极46b电连接。
最后，进行后退火处理。后退火处理在氮气氛下进行30分钟。后退火的温度设为250℃、270℃以及300℃这3个级别。通过以上的步骤得到BCE型TFT。
[晶体管特性的测定]
使用实施例2的TFT测定Id-Vg特性。Id-Vg特性是通过将栅极电压、源极/漏极电极的电压如以下那样设定并使用探针以及半导体参数分析仪(Keithley4200SCS)来进行测定的。
栅极电压：-30～30V(步进0.25V)
源极电压：0V
漏极电压：10V
测定温度：室温
[应力耐受性的评价]
使用实施例2的TFT来进行应力耐受性(针对光应力以及负偏压应力的耐受性)的评价。应力耐受性与实施例1的情况同样，是通过进行对栅极电极施加负偏压并照射光的应力施加试验来进行评价的。应力施加条件如以下。
栅极电压：-20V
源极·漏极电压：10V
基板温度：60℃
应力施加时间：2小时
光应力条件：
光强度：25000NIT
光源：白色LED
接下来，测定光应力以及负偏压应力施加前后的阈值电压移位(漏极电流成为10- 9A的栅极电压之差)。将该差称为ΔVth。图11A～图11C示出该LNBTS试验数据的结果(Id-Vg特性)。另外，图11A是后退火温度为250℃的情况，图11B是后退火温度为270℃的情况，图11C是后退火温度为300℃的情况。图中的各Id-Vg曲线示出应力施加时间有差别(0秒、30秒、100秒、300秒、1000秒、3600秒、7200秒)的情况。
在图11A～图11C的任一个情况下，都读取到以下信息，即，应力施加时间越长，则阈值电压越移位(如图中的箭头所示，TFT特性的曲线图从右向左移动)。此外，如图11A～图11C所明确的那样，在后退火温度为300℃的例子中，得到了最小的阈值电压移位值ΔVth。
(2)评价元件的制作
除了未设置栅极电极42以外，以与上述制作出的各TFT相同的条件来制作生命期测定用评价元件。使用制作出的评价元件，以与实施例1的情况相同的条件通过μ-PCD法取得衰减波形。另外，与上述TFT制作的情况同样，在评价元件的制作的情况下，也在氮气氛下进行30分钟的后退火处理，后退火的温度设为250℃、270℃以及300℃这3个级别。
[运算处理]
针对上述后退火温度有差别的3个级别的评价元件，与实施例1的情况同样，对评价元件照射激励光以及微波，在测定了通过激励光的照射而变化的微波的来自评价元件的反射波的最大值后，停止激励光的照射，测定激励光的照射停止后的微波的来自评价元件的反射波的反射率在时间上的变化，将激励光照射停止后的每个经过时间(μ秒)的微波的反射率作为信号值来记录。并且，将该每个经过时间的各信号值代入到式(1)[x＝信号值×信号值的经过时间，其中，式中，x：计算值，信号值：微波的反射率(mV)，信号值的经过时间：从激励光照射停止后到信号值为止的经过时间(μ秒)]而得到各计算值，绘制出以所得到的各计算值为纵轴且以对上述激励光的照射停止后的经过时间即时间常数(μ秒)进行了对数显示后得到量为横轴的曲线图。图12A～图12C示出对由μ-PCD法得到的微波的反射波的衰减波形进行本发明的运算处理而得到的结果。另外，图12A是后退火温度为250℃的情况，图12B是后退火温度为270℃的情况，图12C是后退火温度为300℃的情况。
在基于这些曲线图进行运算处理而得到的经过曲线上，算出与由该经过曲线、纵轴(x＝0)以及横轴(y＝0)包围的面积相当的值。具体来说，以相邻的测定时间的对数之差为横轴，通过利用梯形公式将面积相加(对由经过曲线、纵轴以及横轴包围的面积进行积分)来算出3个级别各自的上述面积的值。
图13是将进行本实施例的运算处理而得到的计算值(上述面积的值)和由LNBTS试验得到的阈值电压的变化之差ΔVth之间的关系绘制而成的曲线图。如图13所示，可知，上述面积的值(横轴的计算值)越小，则应力试验中阈值移位ΔVth(纵轴的Vthshift)的值越小。
<实施例3>
除了后述的表1记载的各种制作条件以外，设为与实施例2同样的条件，制作具有与实施例2同样的构造(参照图10)的各种的BCE型薄膜晶体管。此外，除了未没置栅极电极42以外，也与上述的各TFT相同的条件来制作生命期测定用评价元件。另外，如表1所示，在样本No.6～No.9中，将作为氧化物半导体薄膜20b的IGZO的溅射时的氧浓度(氧分压)设为20％。此外，在样本No.4～No.9中，在形成作为第1保护膜47a的SiOx膜后，作为恢复退火(恢复热处理)，在大气中以300℃进行1小时的热处理。进一步地，针对后退火处理条件，除了将后退火温度设为250℃、270℃以及300℃3个级别以外，还合并未实施后退火处理的级别而设为共计4个级别。
【表1】
表1
图14A是将与实施例2所示的条件同样地进行本实施例的运算处理而得到的计算值(上述面积的值)和由LNBTS试验得到的阈值电压的变化之差ΔVth之间的关系绘制而成的曲线图。如图14A所示，可知：与图13所示的LNBTS试验(实施例2)的情况同样，上述面积的值(作为曲线图的横轴的计算值)越小，则应力试验中阈值移位ΔVth(作为曲线图的纵轴的Vthshift)的值越小。
此外，使用实施例3的各TFT进行针对正偏压应力的应力耐受性的评价(PBTS试验)。PBTS试验中的应力施加条件如以下。
栅极电压：+20V
源极·漏极电压：0V
基板温度：60℃
应力施加时间：2小时
光应力条件：无
图14B是将与实施例2所示的条件同样地进行本实施例的运算处理而得到的计算值(上述面积的值)和由PBTS试验得到的阈值电压的变化之差ΔVth之间的关系绘制而成的曲线图。如图14B所示，可知：在PBTS试验中，也与图13、图14A所示的LNBTS试验的情况同样，上述面积的值(作为曲线图的横轴的计算值)越小，则应力试验中的阈值移位ΔVth(作为曲线图的纵轴的Vthshift)的值越小。
因此，根据μ-PCD法的测定结果，算出由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线(其中，t1和t2是任意的时间常数，满足t1＜t2)包围的面积的值，基于算出的计算值，能够预测处于氧化物半导体薄膜的带隙内的总的缺陷密度，而且，与现有的使用μ-PCD法的方法相比，能够更精密地预测应力耐受性。
根据以上，通过测定、评价氧化物半导体薄膜的电子状态，基于该评价来调整该氧化物半导体薄膜的成膜条件、保护膜成膜条件等制造条件，使氧化物半导体薄膜的电子状态最佳化，从而能够减少氧化物半导体薄膜的缺陷，能够制造应力耐受性良好的TFT。
参照特定的方式详细说明了本发明，但对于本领域技术人员来说，能够在不脱离本发明的精神和范围的情况下进行各种变更以及修正，这一点是明确的。另外，本申请基于2016年4月27日申请的日本专利申请(特愿2016-088984)、2017年3月21日申请的日本专利申请(特愿2017-054971)以及2017年4月25日申请的日本专利申请(特愿2017-086647)，通过引用而援引其整体。
符号说明
1 激励光照射单元；
3 微波照射单元；
4 方向性结合器；
4a 相位调整器；
5 自动图示仪T；
6a 第1波导管；
6b 第2波导管；
6d，6e 开口部；
6c 微小开口；
7 反射微波强度检测单元；
8 信号处理装置；
9 评价单元；
10 基座控制器；
11 X-Y基座；
12 光路变更单元；
16a 输出调整用功率监视器；
16b 输出调整单元；
20 样品；
20a 玻璃基板；
20b 氧化物半导体薄膜；
21 激励光照射区域；
42 栅极电极；
43 栅极绝缘膜；
45 蚀刻阻止层，或者保护膜；
46a 源极电极；
46b 漏极电极；
47 最终保护膜；
47a 第1保护膜；
47b 第2保护膜；
48 接触孔；
49 评价元件；
50 显示器；
51 母玻璃；
52 透明导电膜。

Claims (10)

1.一种氧化物半导体薄膜的品质评价方法，其特征在于，包括：
第1工序，对形成有氧化物半导体薄膜的样品照射激励光以及微波，在测定了通过上述激励光的照射而变化的上述微波的来自上述氧化物半导体薄膜的反射波的最大值后，停止上述激励光的照射，测定上述激励光的照射停止后的上述微波的来自上述氧化物半导体薄膜的反射波的反射率在时间上的变化，将激励光的照射停止后的每个经过时间的微波的反射率作为信号值来记录，上述经过时间以μ秒为单位；以及
第2工序，在将上述激励光的照射停止后的每个经过时间的各信号值以及该经过时间代入到下述式(1)而得到的各计算值当中选出计算值最大的峰值以及上述峰值的时间常数，根据上述峰值以及上述时间常数来推定存在于上述氧化物半导体薄膜中的缺陷能级的能量位置和缺陷密度，上述时间常数以μ秒为单位，
x＝信号值×信号值的经过时间…式(1)
式中，
x：计算值，
信号值：微波的反射率，单位mV，
信号值的经过时间：从激励光照射停止后到信号值为止的经过时间。
2.根据权利要求1所述的氧化物半导体薄膜的品质评价方法，其特征在于，
上述第2工序基于以上述各计算值为纵轴且以上述时间常数为横轴而得到的微波的反射率的经过曲线，来选出计算值最大的峰值和上述峰值的时间常数。
3.根据权利要求1或2所述的氧化物半导体薄膜的品质评价方法，其特征在于，
基于上述峰值和上述峰值的时间常数，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，评价施加前后的阈值电压之差ΔVth。
4.根据权利要求1或2所述的氧化物半导体薄膜的品质评价方法，其特征在于，
上述第2工序还包括：在以上述各计算值为纵轴且以对上述激励光的照射停止后的经过时间即时间常数进行了对数显示后得到的值为横轴而得到的微波的反射率的经过曲线上，根据将纵轴设为y轴且将横轴设为x轴的情况下的由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线包围的面积的值，来推定存在于上述氧化物半导体薄膜中的总的缺陷密度，其中，t1和t2是任意的时间常数，且满足t1＜t2。
5.根据权利要求4所述的氧化物半导体薄膜的品质评价方法，其特征在于，
基于由上述经过曲线、y＝0的直线、x＝t1的直线以及x＝t2的直线包围的面积的值，在对薄膜晶体管施加了光照射和负偏压、或者正偏压时，评价施加前后的阈值电压之差ΔVth。
6.根据权利要求1或2所述的氧化物半导体薄膜的品质评价方法，其特征在于，
上述氧化物半导体薄膜包含从由In、Ga、Zn、以及Sn构成的组中选择的至少1种以上的元素。
7.根据权利要求1或2所述的氧化物半导体薄膜的品质评价方法，其特征在于，
上述氧化物半导体薄膜成膜于栅极绝缘膜的表面。
8.根据权利要求1或2所述的氧化物半导体薄膜的品质评价方法，其特征在于，
上述氧化物半导体薄膜在其表面具有保护膜。
9.一种氧化物半导体薄膜的品质管理方法，其特征在于，
在半导体制造工序的任一个工序中应用权利要求1或2所述的品质评价方法。
10.一种半导体的制造装置，其特征在于，
使用权利要求1或2所述的品质评价方法。
CN201780026154.XA 2016-04-27 2017-04-26 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置 Pending CN109155264A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-088984 2016-04-27
JP2016088984 2016-04-27
PCT/JP2017/016576 WO2017188323A1 (ja) 2016-04-27 2017-04-26 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Publications (1)

Publication Number Publication Date
CN109155264A true CN109155264A (zh) 2019-01-04

Family

ID=60159767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026154.XA Pending CN109155264A (zh) 2016-04-27 2017-04-26 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置

Country Status (6)

Country Link
US (1) US10475711B2 (zh)
EP (1) EP3451369A4 (zh)
KR (1) KR102086442B1 (zh)
CN (1) CN109155264A (zh)
TW (1) TWI649819B (zh)
WO (1) WO2017188323A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111665429A (zh) * 2019-03-07 2020-09-15 富士电机株式会社 半导体装置的试验方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6922688B2 (ja) * 2017-11-22 2021-08-18 信越半導体株式会社 シリコン単結晶基板の選別方法及びシリコン単結晶基板
US20220028984A1 (en) * 2020-11-12 2022-01-27 Hua Hong Semiconductor (Wuxi) Limited Interlayer dielectric layer structure for power mos device and method for making the same
KR20230117004A (ko) * 2022-01-28 2023-08-07 연세대학교 산학협력단 공정 모니터링 방법 및 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010043906A (ja) * 2008-08-11 2010-02-25 Kobe Steel Ltd 半導体薄膜の結晶性評価装置及び結晶性評価方法
CN102313849A (zh) * 2010-06-30 2012-01-11 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
WO2015033499A1 (ja) * 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
JP2015130477A (ja) * 2013-12-03 2015-07-16 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置
CN105026918A (zh) * 2013-01-11 2015-11-04 株式会社神户制钢所 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
WO2016009868A1 (ja) * 2014-07-16 2016-01-21 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
US20160086792A1 (en) * 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for evaluating semiconductor film and method for manufacturing semiconductor device
CN105518843A (zh) * 2013-09-13 2016-04-20 株式会社神户制钢所 氧化物半导体薄膜的评价装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010043906A (ja) * 2008-08-11 2010-02-25 Kobe Steel Ltd 半導体薄膜の結晶性評価装置及び結晶性評価方法
CN102313849A (zh) * 2010-06-30 2012-01-11 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
CN105026918A (zh) * 2013-01-11 2015-11-04 株式会社神户制钢所 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
WO2015033499A1 (ja) * 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
CN105518843A (zh) * 2013-09-13 2016-04-20 株式会社神户制钢所 氧化物半导体薄膜的评价装置
JP2015130477A (ja) * 2013-12-03 2015-07-16 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置
WO2016009868A1 (ja) * 2014-07-16 2016-01-21 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
US20160086792A1 (en) * 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for evaluating semiconductor film and method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111665429A (zh) * 2019-03-07 2020-09-15 富士电机株式会社 半导体装置的试验方法

Also Published As

Publication number Publication date
TW201802979A (zh) 2018-01-16
KR20180126558A (ko) 2018-11-27
TWI649819B (zh) 2019-02-01
US20190122941A1 (en) 2019-04-25
KR102086442B1 (ko) 2020-03-09
EP3451369A1 (en) 2019-03-06
US10475711B2 (en) 2019-11-12
WO2017188323A1 (ja) 2017-11-02
EP3451369A4 (en) 2020-01-29

Similar Documents

Publication Publication Date Title
CN105026918B (zh) 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
EP3079165B1 (en) Method for evaluating an oxide semiconductor thin film and for managing quality of the oxide semiconductor thin film
CN109155264A (zh) 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
KR101251123B1 (ko) 산화물 반도체 박막의 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
TWI652749B (zh) A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
JP2015179828A (ja) 酸化物半導体薄膜の評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104

WD01 Invention patent application deemed withdrawn after publication