CN105026918A - 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置 - Google Patents

氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置 Download PDF

Info

Publication number
CN105026918A
CN105026918A CN201480004370.0A CN201480004370A CN105026918A CN 105026918 A CN105026918 A CN 105026918A CN 201480004370 A CN201480004370 A CN 201480004370A CN 105026918 A CN105026918 A CN 105026918A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
evaluation
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480004370.0A
Other languages
English (en)
Other versions
CN105026918B (zh
Inventor
岸智弥
林和志
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN105026918A publication Critical patent/CN105026918A/zh
Application granted granted Critical
Publication of CN105026918B publication Critical patent/CN105026918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

提供一种非接触型，正确且简便地测量、评价(预测·推断)氧化物半导体薄膜的应力耐受性的方法以及氧化物半导体的品质管理方法。本发明的氧化物半导体薄膜的评价方法，包括如下工序，第一工序，其是向形成有氧化物半导体薄膜的试样照射激发光和微波，测量因所述激发光的照射而变化的所述微波的来自所述氧化物半导体薄膜的反射波的最大值之后，停止所述激发光的照射，测量所述激发光的照射停止后的所述微波的来自所述氧化物半导体薄膜的反射波的反射率的变化的第一工序；第二工序，其是根据所述反射率的变化，计算在激发光的照射停止后1μs左右出现的慢衰减所对应的参数，评价所述氧化物半导体薄膜的应力耐受性。

Description

氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
技术领域
本发明涉及用于液晶显示器和有机EL显示器等的显示装置的薄膜晶体管(thin film transistor，TFT)的半导体层用氧化物(氧化物半导体薄膜)的评价方法和品质管理方法，以及用于上述评价方法的评价元件和评价装置。详细地说，是涉及非破坏且非接触地判定和评价氧化物半导体薄膜的应力耐受性的技术。
背景技术
非晶(非晶质)氧化物半导体薄膜，与通用的非晶硅(a-Si)相比具有高载流子迁移率，光学带隙大，能够以低温成膜，因此期待其面向要求大型/高分辨率/高速驱动的下一代的显示器、耐热性低的树脂基板等的应用。
氧化物半导体薄膜之中，特别是由铟(In)、镓(Ga)、锌(Zn)和氧构成的非晶氧化物半导体薄膜(In-Ga-Zn-O，以下有称为“IGZO”的情况。)，因为具有非常高的载流子迁移率，所以优选使用。例如在非专利文献1和2中，公开的是将In∶Ga∶Zn＝1.1∶1.1∶0.9(原子％比)的氧化物半导体薄膜用于TFT的半导体层(活性层)。另外，在专利文献1中，公开有一种含有In、Zn、Sn、Ga等的元素和Mo，相对于非晶氧化物中的全部金属原子数，Mo的原子组成比率为0.1～5原子％的非晶氧化物，在实施例中，公开有一种使用了在IGZO中添加有Mo的活性层的TFT。
但是，关于氧化物半导体薄膜，已知会由于在成膜工序及其后的热处理中产生的各种各样的偏差而发生特性变化。例如，由于在成膜工序中产生的晶格缺陷和膜中的氢，导致支配TFT特性的载流子浓度发生较大变化，TFT特性容易发生偏差。因此，在显示装置等的制造工序中，从提高生产率的观点出发，评价成膜的氧化物半导体薄膜的特性，反馈其结果并调整制造条件，进行膜质的品质管理很重要。
作为现有的氧化物半导体薄膜的特性评价方法，通常，在氧化物半导体薄膜上形成栅极绝缘膜和钝化绝缘膜而进行带电极之后，测量霍耳效应，测量迁移率和阈值等的特性。但是，在上述这样的需要带电极的接触型的特性评价方法中，为了带电极要花费时间和成本。另外，由于进行带电极，氧化物半导体薄膜有可能产生新的缺陷。从制造成品率提高等的观点出发，要求确立一种不需要带电极的非接触型的特性评价方法。
因此，作为不用进行带电极，以非接触方式管理氧化物半导体薄膜的膜质的方法，在专利文献2中，公开有一种通过微波光导电衰减法，定性或定量地评价氧化物半导体薄膜的迁移率的方法。
另外，在使用了氧化物半导体薄膜的TFT中，不仅要求前述的迁移率，而且还要求对光照射和电压外加等的应力的耐性(应力耐受性)优异。所谓应力耐受性，意思是对于晶体管等的半导体元件，即使施加例如持续照射光或持续外加栅电压等的应力，在漏电流-栅电压特性(IV特性)中，阈值电压(Vth)也不会漂移[即，应力外加前后的Vth的变化量(ΔVth)少]。
例如在有机EL显示器中造成的问题是，使有机EL元件发光期间，会对驱动TFT的栅电极持续外加正电压，但由于电压的外加，导致电荷在栅极绝缘膜与半导体层的界面被捕获，Vth发生变化，开关特性发生变化。如此在使用TFT时，若由于电压外加形成的应力导致开关特性变化，则招致液晶显示器和有机EL显示器等的显示装置自身的可靠性降低，因此盼望应力耐受性的提高。
关于上述应力耐受性的评价，因为也被氧化物半导体薄膜的膜质左右，所以与前述的迁移率同样，优选以非接触方式简便地进行评价。但是，目前存在的问题是，在进行带电极之后，必须实际进行长时间的应力条件下的测量。
【现有技术文献】
专利文献
专利文献1：日本特开2009-164393号公报
专利文献2：日本特开2012-33857号公报
非专利文献
非专利文献1：固体物理，VOL44，P621(2009)
非专利文献2：Nature，VOL432，P488(2004)
发明内容
本发明鉴于上述情况而形成，其目的在于，提供一种非接触型，并准确且简便地测量、评价(预测·推断)氧化物半导体薄膜的应力耐受性(由于应力而产生的阈值电压的漂移量、ΔVth)的方法和氧化物半导体薄膜的品质管理方法。
本发明的另一目的在于，提供一种用于上述评价方法的评价元件及评价装置。
能够解决上述课题的本发明的氧化物半导体薄膜的评价方法，其特征在于，包括如下工序：第一工序，其是对形成有氧化物半导体薄膜的试样照射激发光和微波，测量因所述激发光的照射而发生变化的所述微波的来自所述氧化物半导体薄膜的反射波的最大值之后，停止所述激发光的照射，并测量所述激发光的照射停止后的所述微波的来自所述氧化物半导体薄膜的反射波的反射率的变化；第二工序，其是根据所述反射率的时间上的变化，计算激发光的照射停止后1μs左右出现的慢衰减所对应的参数，由此评价所述氧化物半导体薄膜的应力耐受性。
在本发明的优选的实施方式中，上述第二工序为如下：由激发光的照射停止后1μs左右出现的微波反射率的慢衰减所对应的参数和微波反射率的最大值这两者对所述氧化物半导体薄膜的应力耐受性进行评价。
在本发明的优选的实施方式中，上述参数是寿命值。
在本发明的优选的实施方式中，上述氧化物半导体薄膜含有从In、Ga、Zn和Sn所构成的群中选择的至少一种以上的元素。
在本发明的优选的实施方式中，上述氧化物半导体薄膜被成膜于栅极绝缘膜的表面上。
在本发明的优选的实施方式中，上述氧化物半导体薄膜在其表面上具有保护膜。
另外，能够解决上述课题的本发明的氧化物半导体薄膜的品质管理方法，其具有的要旨在于，在半导体制造工序的任意一道工序中，应用上述的氧化物半导体薄膜的评价方法。
另外，本发明中也包括，在半导体制造工序的任意一道工序中，使用上述的品质管理方法的氧化物半导体薄膜的品质管理装置。
另外，能够解决上述课题的本发明的评价元件，其具有的要旨在于，是用于上述的任一项所述的评价方法的、在基板之上形成有氧化物半导体薄膜的评价元件。
在本发明的优选的实施方式中，是上述氧化物半导体薄膜直接形成于基板的表面上而成的。
在本发明的优选的实施方式中，是上述氧化物半导体薄膜直接形成于栅极绝缘膜的表面上而成的。
在本发明的优选的实施方式中，在上述氧化物半导体薄膜的表面上形成有保护膜。
另外，能够解决上述课题的本发明的评价装置，是上述的任意一项所述的评价元件被多个排列在基板上的装置。
根据本发明，能够以非接触型方式，准确且简便地评价·预测·测量氧化物半导体薄膜的应力耐受性(因应力而产生的阈值电压的漂移量、ΔVth)。
通过将本发明的评价方法，适用于半导体制造工序的任意一道工序，可以进行TFT的制造工艺途中的氧化物半导体薄膜的品质管理。
根据本发明，也可提供用于上述的各工序的评价元件和评价装置。
附图说明
图1是表示实施例1的微波光导电衰减测量结果的图。
图2是表示用于实施例1和2的氧化物半导体TFT的构造的概略图。
图3是表示在实施例1中，预退火时间与ΔVth或寿命的关系的图。
图4是表示在实施例2中，试样1～3的微波光导电衰减测量结果的图。
图5是表示本发明的评价元件的构成的一例的概略图。
图6是表示本发明的评价元件的其他构成的一例的概略图，与实施例3的评价元件1对应。
图7是表示本发明的评价元件的其他构成的一例的概略图，与实施例3的评价元件2对应。
图8是表示本发明的评价元件的其他构成的一例的概略图，与实施例3的评价元件3对应。
图9是表示本发明的评价装置的构成的一例的概略图。
图10是在实施例3中，表示评价元件1～3的微波光导电衰减测量结果的图。
图11是在实施例4中，表示评价元件1～3的微波光导电衰减测量结果的图。
图12是表示本发明的评价元件的其他构成的一例的概略图，与实施例1和实施例5的评价元件对应。
图13是表示本发明的评价元件的其他构成的一例的概略图，与实施例4的评价元件2对应。
图14是表示本发明的评价元件的其他构成的一例的概略图，与实施例6的评价元件对应。
图15是表示实施例5的微波光导电衰减测量结果的图，图15(a)表示氧添加量4％的测量结果，图15(b)表示氧添加量8％的测量结果。
图16是在实施例5中，表示预退火温度与ΔVth或寿命的关系的图，图16(a)表示氧添加量4％的测量结果，图16(b)表示氧添加量8％的测量结果。
图17是表示实施例6的微波光导电衰减测量结果的图。
图18是在实施例6中，表示成膜温度与ΔVth或寿命的关系的图。
图19是表示实施例7的结果的图，纵轴是有无保护膜时的峰值比和寿命的比。
图20是在实施例8中，表示预退火时间与ΔVth(图中，●)，和预退火时间与τ2(图中，△)的关系的图。
图20(a)表示根据评价2得出的τ2，图20(b)表示根据评价3得出的τ2。
图21是表示实施例9的结果的图。图21(a)是表示预退火时间与ΔVth(图中，●)，和预退火时间与参数B(图中，■)的关系的图，图21(b)是表示预退火时间与ΔVth(图中，●)，和预退火时间与参数C(图中，◆)的关系的图。
具体实施方式
本发明的氧化物半导体薄膜的评价方法，包括如下工序：第一工序，其是对形成有氧化物半导体薄膜的试样照射激发光和微波，测量因所述激发光的照射而变化的所述微波从所述氧化物半导体薄膜的反射波的最大值之后，停止所述激发光的照射，测量所述激发光的照射停止后的所述微波从所述氧化物半导体薄膜的反射波的反射率的变化；第二工序，其是根据所述反射率的变化，计算在激发光的照射停止后1μs左右出现的慢衰减所对应的参数，评价所述氧化物半导体薄膜的应力耐受性。
即，本发明是利用前述专利文献2所述的微波光导电衰减法。具体来说，本发明的特征在于，发现了在根据前述专利文献2的方法得到的微波的衰减之中，激发光的照射停止后1μs左右出现的慢速微波衰减波形(微波衰减的程度)，与氧化物半导体薄膜的应力耐受性(ΔVth)具有密切的相关关系，作为能够以非接触型方式，准确且简便地评价·预测·测量应力耐受性的指标极其有用。
在本说明书中，作为上述“激发光的照射停止后1μs左右出现的慢衰减所对应的参数”，例如，可列举如下等：微波反射强度至成为最大值的1/e2的时间；对于微波反射强度从最大值的1/e至成为最大值的1/e2的反射波强度的衰减曲线进行对数转换的斜率(日文原文：傾き)，或该斜率的倒数的绝对值；激发光的照射停止后1μs～2μs左右的反射波强度的衰减曲线的斜率，或该斜率的倒数的绝对值；激发光的照射停止后1μs左右出现的微波的反射波强度；以2个指数函数的和表示微波的反射波的衰减时，所得到的经过对数转换的斜率之中的长的一方的值，或该斜率的倒数的绝对值。在此，上述所谓“以2个指数函数的和表示微波的反射波的衰减时，所得到的经对数转换的斜率”，例如，意思是后述的实施例8的式(1)、式(2)所述的τ1、τ2。在上述实施例8中，上述所谓“以2个指数函数的和表示微波的反射波的衰减，所得到的经对数转换的斜率之中的长的一方的值”，意思是τ2。
上述参数之中，优选的是，对于某个范围内的微波反射波强度的衰减曲线进行了对数转换的斜率，或该斜率的倒数的绝对值。特别优选的参数是，对于从最大值的1/e至成为最大值的1/e2的反射波强度的衰减曲线进行对数转换的斜率，或该斜率的倒数的绝对值，和对于从1μs附近至2μs附近的反射波强度的衰减曲线进行对数转换的斜率，或该斜率的倒数的绝对值。
在本说明书中，上述的特别是优选的全部参数，定义为寿命值。在后述的实施例1～9中，将以如下方式计算的寿命值，作为本发明中的“激发光的照射停止后1μs左右出现的慢衰减所对应的参数”使用。
实施例1～7、实施例8的评价1和实施例9的评价1：对于微波反射强度从最大值的1/e至成为最大值的1/e2的反射波强度进行对数转换的斜率的倒数(在这些实施例中，仅记述为“寿命值”)
实施例8的评价2：以后述的式(1)表示微波反射强度，参数拟合时的寿命值τ2
实施例8的评价3：以后述的式(2)表示微波反射强度，参数拟合时的寿命值τ2
实施例9的评价2：以后述的式(3)表示微波反射率，参数拟合时的寿命值(在此，为了与其他的寿命值加以区别，记述为寿命值(参数B))。
实施例9的评价3：以后述的式(4)表示微波反射率，参数拟合时的寿命值(在此，为了与其他的寿命值加以区别，记述为寿命值(参数C))。
在此，上述参数中的所谓“1μs左右”，并不是严格地限定为1μs的意思，也包括激发光照射停止后的反射率衰减迟缓(斜率小)之后的微波反射率的范围这一意思。因此，明确地规定上述时间困难，例如，作为代表可列举0.5μs～1μs、0.5μs～1.5μs、1μs～2μs等。
以下，详细地说明本发明的评价方法。作为用于本发明的装置，例如，可列举上述专利文献2的图1所示的寿命测量装置。上述装置的说明，因为在上述专利文献2中有详述，所以将其作为参照即可。以下，说明基于寿命值的评价方法，但本发明没有限定于此的意思。
首先，准备形成有氧化物半导体薄膜的试样。
作为上述氧化物半导体薄膜，优选使用的是含有从In、Ga、Zn和Sn所构成的群中选择的至少一种以上的元素的非晶质的氧化物半导体薄膜。这些元素可以单独含有，也可以两种以上并用。具体来说，例如，可列举In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等。
上述氧化物半导体薄膜的厚度，例如，优选为数十nm～500nm左右。关于上述厚度的上限，更优选为200nm以下，进一步优选为100nm以下。另外，关于上述厚度的下限，更优选为10nm以上，进一步优选为30nm以上。
用于本发明的上述试样，是在基板之上形成有上述氧化物半导体薄膜的试样。上述基板，能够使用本发明的技术领域通常所使用的各种基板，例如，能够使用厚度为0.7mm左右，大小(面积)从数十cm2至超过数m2的被称为第一代～第十代的液晶显示装置用的玻璃基板等。
对于这样的试样，照射激发光和微波。
若照射照射到氧化物半导体薄膜试样的激发光，则被氧化物半导体薄膜吸收而生成过剩载流子(激发载流子)。这时，过剩载流子密度增加，并且其消失速度也增长，但载流子注入速度与消失速度相等时，过剩载流子密度成为稳定的峰值。然后，若该过剩载流子的生成与消失的速度相等，则饱和并维持稳定的值。若在此状态下停止激发光的照射，则由于过剩载流子的复合、消失，导致过剩载流子减少，可知最终回归到激发光照射前的值。
利用这样的微波光导电衰减法，之所以能够通过测量寿命值来评价氧化物半导体薄膜的应力耐受性，认为是基于如下理由。
照射到氧化物半导体薄膜试样的微波，以基于氧化物半导体薄膜的自由载流子密度所决定的电阻率的反射率反射。若因激发光的照射而生成过剩载流子，则氧化物半导体薄膜的电阻率减少，因此伴随着该电阻率的减少，微波的反射率增加。另外由于激发光的照射停止，导致过剩载流子数减少，随之而来的是电阻率上升，因此微波的反射率减少。
不过，微波的反射波的强度，虽然会受到因激发光的照射而在测量部位产生的过剩载流子的影响，但其影响程度也依存于试样中的缺陷等的程度。即，照射到氧化物半导体薄膜试样的微波的反射波的强度，在激发光的照射下暂时性地变强后衰减。虽然过剩载流子由于复合而减少，但是，若试样中的缺陷等增多，则过剩载流子被缺陷捕获，载流子的复合受到妨碍，因此寿命值变长。另一方面，应力耐受性也会受到载流子的捕获影响，因此，如果寿命值长，则能够评价为应力耐受性降低(即，ΔVth变大)。
因此，对于形成有氧化物半导体薄膜的试样照射激发光和微波，测量因激发光的照射而变化的微波从氧化物半导体薄膜的反射波的最大值(峰值)后，停止激发光的照射，测量激发光的照射停止后的微波从氧化物半导体薄膜的反射波的反射率的变化，根据测量到的值计算寿命值，由此能够评价氧化物半导体薄膜的应力耐受性。
以上，对于本发明的氧化物半导体薄膜的评价方法进行了详述。
在本发明中，也包括将上述评价方法应用于半导体制造工序的任意一道工序而进行氧化物半导体薄膜的品质管理的方法。如此将上述的评价方法应用于上述制造工序的任意一道工序，从而反馈对于氧化物半导体薄膜的电特性(应力耐受性)进行评价的结果，能够调整制造条件等而进行膜质的管理，因此能够适当地进行氧化物半导体的品质管理。
在此，上述“任意一道工序”，意思是半导体制造工序中的任意的工序。根据本发明者们的研究结果发现，作为对应力耐受性造成影响的制造工序，有如下等工序：(i)栅极绝缘膜的成膜工序；(ii)氧化物半导体薄膜的成膜工序；(iii)上述氧化物半导体薄膜成膜后的热处理(预退火)工序；(iv)能够形成于氧化物半导体薄膜的表面的保护膜的成膜工序，例如，如果在这些工序中应用上述的评价方法，则能够高精度地管理氧化物半导体薄膜的品质。
在此上述保护膜(钝化绝缘膜)中，包含用于直接保护氧化物半导体薄膜的表面的保护膜(刻蚀阻挡层)，和用于进一步保护该保护膜的表面的保护膜(最终保护膜)这两者(参照后述的图8)。
具体来说，例如可以向基板上，在形成栅极绝缘膜之后(或不形成栅极绝缘膜而直接)形成氧化物半导体薄膜，紧接其后，进行上述的评价方法。或者，也可以对于形成到基板上(或栅极绝缘膜上)的氧化物半导体薄膜，进行例如利用氧和水蒸气实施的热处理(预退火处理)后，再进行上述的评价方法，或者，也可以在保护膜(钝化绝缘膜)的形成前进行。此外上述的评价方法，也可在上述制造工序的一道工序(单点)中进行，也可以在两道以上的工序(多点)中行。如后者这样通过在两道以上的工序中应用本发明的评价方法，能够测量氧化物半导体薄膜的面内分布(面内的Vth的偏差)。
在本发明中，例如，在如下等情况下，能够适用本发明的评价方法：在基板之上形成氧化物半导体薄膜时；形成栅极绝缘膜后，在其上形成氧化物半导体薄膜时；形成氧化物半导体薄膜后(还有，可以在氧化物半导体薄膜的形成前形成栅极绝缘膜，也可以不形成栅极绝缘膜)，进行热处理(预退火)时；或者，在上述的任意一项之后，在所得到的氧化物半导体薄膜之上形成保护膜(也包括用于进一步保护该保护膜的最终保护膜)时；或者，在之后进行热处理(与前述的预退火对应，也称为后退火等)时。
如果使用本发明的评价方法，则在氧化物半导体薄膜的材料开发阶段，能够简易而短时间，且以低成本评价各种的组成和浓度的氧化物半导体薄膜的应力耐受性。另外，如果使用本发明的评价方法，则在液晶显示装置等的制造线上，能够在线短时间地评价氧化物半导体薄膜的电特性，此外还能够以非接触型的方式进行，因此能够提高成品率等，能够提高生产率，能够恰当地进行氧化物半导体的品质管理。
在本发明中，也包括用于上述任意一项所述的评价方法的评价元件。上述评价元件在基板之上形成有氧化物半导体薄膜，由与前述的(i)～(iv)的工序等所代表的“任意一道工序”对应的结构构成。
具体来说，例如，可列举如下等：(a)氧化物半导体薄膜直接形成于基板的表面上；(b)氧化物半导体薄膜直接形成于栅极绝缘膜的表面上；(c)在上述(a)或上述(b)的氧化物半导体薄膜的表面上形成保护膜(保护膜包含图8所述的刻蚀阻挡层和最终保护膜等)。
本发明的评价元件，如上述(a)或上述(b)所述，重要的是在基板或栅极绝缘膜的表面直接形成氧化物半导体薄膜。即，在氧化物半导体薄膜的正下方不存在金属电极(例如栅电极)。这是由于，若氧化物半导体薄膜的正下方存在栅电极等，则栅电极的自由载流子(电子)多达1018cm-3以上，因此对于所述微波的反射率，该栅电极的影响占优势。
本发明的评价元件的构成的一例显示在图5～8、12～14中。如图5～8所示，在氧化物半导体薄膜的正下方设置有金属电极。
其中，例如图5，是在玻璃基板等的基板上按顺序形成有栅极绝缘膜和氧化物半导体层，与后述的实施例2中制成的寿命测量用试样1对应(氧化物半导体薄膜未图案化)。
图6是在玻璃基板等的基板上按顺序形成栅极绝缘膜和氧化物半导体薄膜之后，使氧化物半导体层图案化，与后述的实施例3的评价元件1对应。
图7是在玻璃基板等的基板上按顺序形成栅极绝缘膜、图案化的氧化物半导体层、和图案化的保护膜(刻蚀阻挡层)，与后述的实施例3的评价元件2对应。
图8是在玻璃基板等的基板上按顺序形成栅极绝缘膜、图案化的氧化物半导体层、图案化的保护膜(刻蚀阻挡层)、最终保护膜，与后述的实施例3的评价元件3对应。
图12是在玻璃基板等的基板上形成氧化物半导体层，与后述的实施例1和实施例5对应。
图13是在玻璃基板等的基板上按顺序形成栅极绝缘膜、氧化物半导体层和保护膜(刻蚀阻挡层)，与后述的实施例4的评价元件2对应。
图14是在玻璃基板等的基板上按顺序形成氧化物半导体层和保护膜(刻蚀阻挡层)，与后述的实施例6对应。
此外在本发明中，还包含在基板上多个配置有上述任一项所述的评价元件的评价装置。
图9是表示上述评价装置的构成的一例的概略图。如图9所示，在生产线上所用的玻璃基板上，多个评价元件被规则地排列设置。通过使用这样的评价装置，能够测定氧化物半导体薄膜的品质管理[基板面内分布(面内的Vth的偏差)、基板间分布(基板间的Vth的偏差)]。
本申请基于2013年1月11日申请的日本国专利申请第2013-004061号、2013年3月26日申请的日本国专利申请第2013-065193号、2013年12月3日申请的日本国专利申请第2013-250627号主张优先权的利益。2013年1月11日申请的日本国专利申请第2013-004061号、2013年3月26日申请的日本国专利申请第2013-065193号、和2013年12月3日申请的日本国专利申请第2013-250627号的各说明书的全部内容，在本申请中用于参考并援引。
【实施例】
以下，列举实施例更具体地说明本发明，但本发明不受下述实施例限制，也可以在能够符合前·后述的宗旨的范围内加以变更实施，这些均包含在本发明的技术范围内。
(实施例1)
在实施例1中，为了评价基于微波光导电衰减法计算出的氧化物半导体薄膜(在此为InGaZnO、IGZO)的寿命值，与应力耐受性(ΔVth)的相关关系，而进行以下的实验。在本实施例和后述的实施例2～7中，将对于微波反射强度从最大值的1/e至成为最大值的1/e2的反射波强度的衰减曲线进行对数转换的斜率的倒数，作为寿命值进行计算。
(1)寿命值测量用试样的制作
首先，在玻璃基板(コ一ニング社制EAGLE XG，直径100mm×厚度0.7mm)之上，在下述条件下，通过溅射法成膜氧化物半导体薄膜(IGZO)。
溅射装置：(株)ァルバツク制“CS-200”
溅射靶的组成：InGaZnO4[In∶Ga∶Zn＝1∶1∶1(原子比)]
基板温度：室温
氧化物半导体层的膜厚：40nm
氧添加量：O2/(Ar+O2)＝4％(体积比)
气压：1mTorr
其次，为了使氧化物半导体薄膜的ΔVth变化，而改变预退火处理的条件(在此为预退火时间)，制作各种试样。具体来说，作为预退火处理条件，预退火时间以外的条件(大气中，350℃下大气压)固定，使上述温度(350℃)下的预退火时间如表1所示在0分钟～120分钟之间变化，得到各种试样。
对于如此得到的各试样，进行微波光导电衰减法的寿命测量。具体来说，就是使用前述的具有专利文献2的图1所示这种构成的装置，在以下的条件下实施微波光导电衰减法，测量反射率的变化。
激光波长：349nm(紫外光)
脉冲宽度：15ns
脉冲能量：1μJ/pulse
电子束直径：
1次测量中的脉冲数＝64发
装置：LTA-1820SP(株式会社コベルコ科研制)
图1中显示基于上述微波光导电衰减法进行测量的结果。图1中，纵轴是微波的反射波强度(Signal)。
此外，由图1得到的峰值(微波从氧化物半导体薄膜的反射波的最大值)与寿命值的分析结果显示在表1中。
【表1】
由这些结果可知，随着预退火时间从0～60分钟变长，氧化物半导薄膜膜中的缺陷减少，载流子的捕获减少，因此寿命值变短。但是，若预退火时间变得过长而达到120分钟，则膜中的Zn脱离，因此缺陷增加，寿命值变长。
(2)TFT特性和应力耐受性测量用TFT试样的制作
为了确认由上述(1)制作的试样的TFT特性，制作图2所示的TFT，评价TFT特性和应力耐受性。
首先，在玻璃基板(コ一ニング社制EAGLE2000，直径100mm×厚度0.7mm)上，作为栅电极而依次成膜Mo薄膜100nm，和栅极绝缘膜SiO2(200nm)。栅电极使用纯Mo的溅射靶，通过DC溅射法形成(溅射条件：基板温度：室温，气压：2mTorr)。另外，栅极绝缘膜使用等离子体CVD法，以载气：SiH4和N2O的混合气体(N2O＝100sccm，SiH4＝4sccm，N2＝36sccm)，成膜功率：300W，成膜温度：320℃的条件成膜。
其次，通过溅射法成膜氧化物半导体薄膜。作为氧化物薄膜，使用IGZO[In∶Ga∶Zn(组成比，原子比)＝1∶1∶1]。溅射所使用的装置是(株)ァルバツク制“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％
膜厚：40nm
如上述这样成膜氧化物半导体薄膜之后，通过光刻和湿刻蚀进行图案化。湿刻蚀剂，使用关东化学制“ITO-07N”。
如此使氧化物半导体薄膜图案化之后，为了使膜质提高而进行预退火处理。预退火在100％氧气氛、大气压下，以350℃进行0分钟～120分钟。
接着，使用纯Mo，通过DC溅射法成膜(膜厚为100nm)之后，进行图案化，形成源·漏电极。纯Mo膜的成膜方法和图案化方法，与前述的栅电极的情况相同，使TFT的沟道长为10μm，沟道宽为200μm。
如此形成源·漏电极后，形成用于保护氧化物半导体薄膜的保护膜。作为保护膜，使用SiO2(膜厚200nm)和SiN(膜厚200nm)的层叠膜(合计膜厚400nm)。上述SiO2和SiN的形成，使用サムコ制“PD-220NL”，采用等离子体CVD法进行。在本实施例中，由N2O气进行等离子体处理后，依次形成SiO2和SiN膜。SiO2膜的形成中使用N2O和SiH4的混合气体，SiN膜的形成中使用SiH4、N2、NH3的混合气体。无论哪种情况，成膜功率均为100W，成膜温度均为150℃。
接着，通过光刻和干刻蚀，在保护膜上形成用于晶体管特性评价用探测的接触孔，得到TFT。
对于如此得到的各TFT，以如下方式，测量应力外加前后的(一)晶体管特性[漏电流(Id)-栅电压(Vg)特性]，和(二)阈值电压(Vth)的变化(ΔVth)。
(一)晶体管特性的测量
晶体管特性的测量使用National Instruments社制“4156C”的半导体参数分析仪。详细的测量条件如下。
源电压：0V
漏电压：10V
栅电压：-30～30V(测量间隔：1V)
(二)作为应力耐受性进行ΔVth的评价(作为应力，外加光照射+负偏压)
在本实施例中，模拟实际的面板驱动时的环境(应力)，一边对栅电极施加负偏压，一边进行光照射的应力外加试验。应力外加条件如下。作为光的波长，选择接近氧化物半导体的带隙，晶体管特性容易变动的400nm左右。
栅电压：-20V
基板温度：60℃
光应力
光源：白色光源
照度(照射到TFT的光的强度)：25,000NIT
光照射装置：Yang电子制YSM-1410
应力外加时间：2小时
在此，所谓阈值电压，如果粗略地说，就是晶体管从断态(漏电流(Id)低的状态)转变成通态(漏电流高的状态)时的栅电压(Vg)的值。在本实施例中，漏电流在接通电流与断开电流之间的1nA附近时的电压定义为阈值(Vth)电压，测量应力外加前后的阈值电压的变化量(漂移量，ΔVth)。ΔVth越小，应力耐受性越优异。
图3中表示预退火时间与ΔVth(图3中，●)，和预退火时间与寿命值(图3中，△)的关系。
由图3可知，它们显示出同样的轮廓，ΔVth与寿命值的举动一致。即可证实，如果使用基于本发明的寿命值的评价方法，则可以间接而高精度地评价TFT的应力耐受性。
(实施例2)
在本实施例中，为了调查根据本发明的评价方法，在栅极绝缘膜的形成后，是否可以评价在其上成膜氧化物半导体薄膜的工序中的应力耐受性，而进行以下的实验。具体来说，为了使氧化物半导体薄膜的ΔVth变化，如表2所示这样，使栅极绝缘膜中的氢浓度和氧化物半导体薄膜成膜时的气压进行各种改变，制作各种试样。
(1)寿命值测量用试样的制作
首先，在玻璃基板(コ一ニング社制EAGLE2000，直径100mm×厚度0.7mm)之上，作为栅极绝缘膜，分别以等离子体CVD法，形成膜中氢量不同的(一)SiO2层叠膜(两层)和(二)SiO2/SiN层叠膜(三层)。各栅极绝缘膜的详细的成膜条件如下。
(一)膜中氢量1.2原子％的SiO2层叠膜(两层)
第一层(栅极绝缘膜侧，SiO2层)
载气：N2O＝100sccm，SiH4＝6sccm，N2＝54sccm
气压：133Pa
成膜功率：100W
成膜温度：320℃
膜厚：150nm
第二层(半导体侧，SiO2层)
载气：N2O＝100sccm，SiH4＝2.2sccm，N2＝19.8sccm
气压：200Pa
成膜功率：300W
成膜温度：320℃
膜厚：100nm
(二)膜中氢量4.3原子％的SiO2/SiN层叠膜(三层)
第一层(栅极绝缘膜侧，SiN层)
载气：NH3＝100sccm，SiH4＝30.4sccm，N2＝321.6sccm
气压：200Pa
成膜功率：100W
成膜温度：320℃
膜厚：350nm
第二层(中间，SiN层)
载气：NH3＝100sccm，SiH4＝22sccm，N2＝677sccm
气压：160Pa
成膜功率：100W
成膜温度：320℃
膜厚：50nm
第三层(半导体侧，SiO2层)
载气：N2O＝375sccm，SiH4＝8.4sccm，N2＝75.6sccm
气压：200Pa
成膜功率：100W
成膜温度：320℃
膜厚：50nm
其次，以溅射法成膜氧化物半导体薄膜(IGZO)。具体来说，使IGZO成膜时的气压如表2所述这样变化，除此以外均与上述实施例1的上述(1)同样地成膜氧化物半导体薄膜(IGZO)。
其后，大气中，以350℃进行60分钟的预退火处理，得到以下的试样1～3。
试样1：(一)膜中氢量1.2原子％的SiO2层叠膜(两层)(IGZO成膜时的气压1mTorr)
试样2：(二)膜中氢量4.3原子％的SiO2/SiN层叠膜(三层)(IGZO成膜时的气压1mTorr)
试样3：(二)膜中氢量4.3原子％的SiO2/SiN层叠膜(三层)(IGZO成膜时的气压5mTorr)
接着，对于上述的各试样1～3，与上述实施例1同样而进行微波光导电衰减法。其结果显示在图4中。图4中，纵轴是微波的反射波强度(Signal)。
(2)应力耐受性测量用TFT试样的制作
为了测量由上述(1)制作的试样1～3的应力耐受性，制作前述的图2所示的TFT。具体来说，为了制作分别对应上述试样1～3的TFT，进行上述试样1～3所对应的栅极绝缘条件和IGZO成膜时的气压条件，除此以外均上述記实施例1同样而制作各TFT，测量阈值电压的漂移量(ΔVth)。表2中表示各试样的寿命值和ΔVth的结果。
【表2】
由这些结果可知，与前述的实施例1同样，可知寿命值与ΔVth显示出同样的举动。
详细地说，首先由图4可知，栅极绝缘膜中的氢量与寿命值具有良好的相关关系，相比试样1，氢量较多的试样2和试样3，寿命值也比试样1长。另外由表2可知，若栅极绝缘膜中的氢量变多，则ΔVth变大，应力耐受性劣化。因此可证实，也能够良好地评价因栅极绝缘膜中的氢量引起的应力耐受性的降低。
还有，若对比试样2与试样3，则其是栅极绝缘膜中的氢量相同，但IGZO成膜时的气压有所改变的例子。相比试样2，气压较大的试样3的寿命值和ΔVth，均比试样2有所降低。这是因为，若IGZO成膜时的气压变大，则膜密度降低，缺陷也变多，寿命值变长(应力耐受性降低)。因此可证实，如果使用本发明的评价方法，则也能够高精度地评价因IGZO成膜时的气压引起的应力耐受性的降低。
(实施例3)
在本实施例中，为了调查通过使用前述的图6～图8所示的评价元件1～3，是否可以评价各工序[栅极绝缘膜的形成后，在其上成膜氧化物半导体薄膜的工序(图6)；此外，在其上成膜刻蚀阻挡层的工序(图7)；再在其上成膜最终保护膜的工序(图8)]中的应力耐受性，而进行以下的实验。在本实施例3的评价元件1中，在使氧化物半导体薄膜晶体管图案化这一点上，与未使氧化物半导体薄膜晶体管图案化的前述实施例2不同。
(1)寿命值测量用元件的制作
首先，在玻璃基板上，不形成栅电极而制作下述评价元件1～3。
评价元件1(图6的评价元件)
评价元件2(图7的评价元件)
评价元件3(图8的评价元件)
各评价元件1～3的制造条件如下。
(1-1)评价元件1的制造
首先，在玻璃基板(コ一ニング社制EAGLE2000，直径100mm×厚度0.7mm)上，作为栅电极依次成膜Mo薄膜100nm，和栅极绝缘膜SiO2(200nm)。栅电极使用纯Mo的溅射靶，通过DC溅射法形成(溅射条件：基板温度：室温，气压：2mTorr)。另外，栅极绝缘膜使用等离子体CVD法，以载气：SiH4与N2O的混合气体(N2O＝100sccm，SiH4/N2＝4/36sccm)，压力200Pa，成膜功率：300W，成膜温度：320℃条件成膜。
其次，通过溅射法成膜氧化物半导体薄膜。作为氧化物薄膜，使用InGaZnO4[In∶Ga∶Zn(组成比，原子比)＝1∶1∶1]。溅射所使用的装置是(株)ァルバツク制“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％(体积比)
膜厚：40nm
如上述这样成膜氧化物半导体薄膜后，通过光刻和湿刻蚀进行图案化。作为湿刻蚀剂，使用关东化学制“ITO-07N”。在本实施例中，使图案化后的氧化物半导体薄膜的尺寸(参照图6)为15mm见方。
如此使氧化物半导体薄膜图案化后，为了使膜质提高，进行预退火处理，制造评价元件1。预退火，在100％氧气氛、大气压下，以350℃进行60分钟。
(1-2)评价元件2的制造
在以上述方式得到的评价元件1上，形成被称为刻蚀阻挡层的保护膜而制造评价元件2。保护膜的形成条件如下。
载气：N2O＝100sccm，SiH4/N2＝4/36sccm
气压：133Pa
成膜功率：100W
成膜温度：230℃
膜厚：100nm
(1-3)评价元件3的制造
在以上述方式得到的评价元件2上，形成被称为最终保护膜(从基板侧按顺序，由第一层SiO2和第二层SiN的层叠膜构成)的保护膜。最终保护膜的形成条件如下。
(第一层)
载气：N2O＝100sccm，SiH4/N2＝4/36sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃
膜厚：100nm
(第二层)
载气：N2O＝100sccm，SiH4＝12.5sccm，N2＝297.5sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃
膜厚：150nm
接着，使用如此得到的上述的评价元件1～3，与实施例1同样进行微波光导电衰减法。其结果显示在图10中。图10中，纵轴是微波的反射波强度(Signal)。
此外，由图10得到的峰值(微波从氧化物半导体薄膜的反射波的最大值)与寿命值的分析结果显示在表3中。
【表3】
峰值(mV) 寿命值(us)
评价元件1 586 0.248
评价元件2 680 0.173
评价元件3 662 0.193
由表3可知，相比评价元件1，评价元件2和评价元件3的寿命值短。这被认为是由于，在评价元件2和评价元件3中，在形成于氧化物半导体薄膜的表面的刻蚀阻挡层(绝缘膜)作用下，在氧化物半导体薄膜的表面生成的缺陷被修复。
如此，像上述评价元件2和3这样，即使形成有刻蚀阻挡层和最终保护膜等的保护膜时，也能够透过保护膜的形成，观测来自氧化物半导体薄膜的微波反射的波形的变化。因此可证实，如果使用本发明的评价方法，则不仅在不具备保护膜的评价元件1中，即使在具有保护膜的评价元件2和3中，也能够将本发明的评价法作为用于具体化的评价元件加以利用。
(实施例4)
在本实施例中，是在前述的实施例3的评价元件3(有保护膜)中，使用图案化尺寸不同的下述评价元件，进行同样的实验。
(1)寿命值测量用元件的制作
评价元件1：图案化尺寸15mm见方(与实施例3的评价元件3相同)
评价元件2：未图案化(与前述的图5相同)
评价元件3：图案化尺寸5mm见方
上述评价元件2，是在上述实施例3的评价元件3中，除了未进行图案化以外，均以同样的方式制造。
上述评价元件3，是在上述实施例3的评价元件1中，使图案化尺寸为5mm见方，除此以外均以同样的方式制造。还有，图案化尺寸，通过使用图案尺寸不同的掩膜进行调整。
其次，使用上述的评价元件1～3，与实施例1同样地进行微波光导电衰减法。其结果显示在图11中。图11中，纵轴是微波的反射波强度(Signal)。
此外，由图11得到的峰值(来自微波的氧化物半导体薄膜的反射波的最大值)和寿命值的分析结果显示在表4中。
【表4】
峰值(mV) 寿命值(us)
评价元件1 662 0.193
评价元件2 667 0.194
评价元件3 627 0.193
由表4可知，各评价元件1～3的峰值和寿命值大体上为同程度。即可证实，如果使用本发明的评价方法，则不论有无图案化和图案化尺寸的大小，都能够评价应力耐受性。
非常有用的是，特别像评价元件3这样使用了图案化尺寸为5mm见方，和比微波导波管尺寸(10mm见方)小的图案化尺寸时，也能够应用本发明的评价方法。这证明，能够高精度地进行图9所示这样的，有多个评价元件被规则排列的氧化物半导体薄膜的品质管理(玻璃基板面内分布、玻璃基板间分布等)。
(实施例5)
在实施例5中，就氧化物半导体薄膜的寿命值，与应力耐受性(ΔVth)的预退火温度依存性，为了评价其相关关系，进行了以下的实验。
(1)寿命值测量用试样的制作
首先，在玻璃基板(コ一ニング社制EAGLE XG，直径100mm×厚度0.7mm)之上，以下述条件由溅射法成膜氧化物半导体薄膜(IGZO)。
溅射装置：(株)ァルバツク制“CS-200”
溅射靶的组成：InGaZnO4[In∶Ga∶Zn＝1∶1∶1(原子比)]
基板温度：室温
氧化物半导体层的膜厚：40nm
氧添加量：O2/(Ar+O2)＝4％、8％(体积比)
气压：1mTorr
其次，为了使氧化物半导体薄膜的ΔVth变化，改变预退火处理的条件(在此为预退火温度)而制造各种试样。具体来说，作为预退火处理条件，预退火温度以外的条件(大气中为1小时)恒定，使预退火温度以250℃、300℃、350℃变化，得到各种试样。
对于如此得到的各试样，进行微波光导电衰减法的寿命测量。具体来说，就是使用具有前述的专利文献2的图1所示这样构成的装置(具体来说是株式会社コベルコ科研制：LTA-1820SP)，按以下的条件实施微波光导电衰减法，测量反射率的变化。
激光波长：349nm(紫外光)
脉冲宽度：15ns
脉冲能量：1μJ/pulse
射束直径：
1次测量的脉冲数＝64发
装置：LTA-1820SP(株式会社コベルコ科研制)
在图15中，显示基于上述微波光导电衰减法的测量结果。图15(a)是氧添加量4％的测量结果，图15(b)是氧添加量8％的测量结果。图中，纵轴是微波的反射波强度(Signal)。如上述图所示可知，随着预退火温度变高，氧化物半导薄膜膜中的缺陷减少，载流子的捕获减少，因此寿命值减少。
(2)TFT特性和应力耐受性测量用TFT试样的制作
为了确认由上述(1)制作的试样的TFT特性，制作前述的图2所示的TFT，评价TFT特性和应力耐受性。
首先，在玻璃基板(コ一ニング社制EAGLE2000，直径100mm×厚度0.7mm)上，作为栅电极依次成膜Mo薄膜100nm，和栅极绝缘膜SiO2(200nm)。栅电极使用纯Mo的溅射靶，通过DC溅射法形成(溅射条件：基板温度：室温，气压：2mTorr)。另外，栅极绝缘膜使用等离子体CVD法，以载气：SiH4和N2O的混合气体(N2O＝100sccm，SiH4＝4sccm，N2＝36sccm)，
成膜功率：300W，成膜温度：320℃的条件成膜。
其次，通过溅射法成膜氧化物半导体薄膜。作为氧化物薄膜，使用IGZO[In∶Ga∶Zn(组成比，原子比)＝1∶1∶1]。溅射所使用的装置是(株)ァルバツク制“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％、8％(体积比)
膜厚：40nm
以上述方式成膜氧化物半导体薄膜后，通过光刻和湿刻蚀进行图案化。作为湿刻蚀剂，使用关东化学制“ITO-07N”。
如此使氧化物半导体薄膜图案化后，为了使膜质提高，进行预退火处理。预退火在大气中，进行60分钟。
接着，作为保护膜(刻蚀阻挡层)，由等离子体CVD法成膜SiO2(膜厚：100nm)后，通过光刻、干刻蚀进行图案化。
接着，使用纯Mo，通过DC溅射法成膜(膜厚为100nm)后，进行图案化，形成源·漏电极。纯Mo膜的成膜方法和图案化方法，与前述的栅电极的情况相同，使TFT的沟道长度为10μm，沟道宽度为200μm。
如此形成源·漏电极后，形成用于保护氧化物半导体薄膜的保护膜。作为保护膜，使用SiO2(膜厚200nm)和SiN(膜厚200nm)的层叠膜(合计膜厚400nm)。上述SiO2和SiN的形成，使用サムコ制“PD-220NL”，运用等离子体CVD法进行。在本实施例中，依次形成SiO2和SiN膜。SiO2膜的形成中，使用N2O和SiH4的混合气体，在SiN膜的形成中，使用SiH4、N2、NH3的混合气体。无论哪种情况下，成膜功率均为100W，成膜温度均为150℃。
接下来，通过光刻和干刻蚀，在保护膜上形成用于晶体管特性评价用探测的接触孔，得到TFT。
对于如此得到的各TFT，以如下方式，调查应力外加前后的(一)晶体管特性[漏电流(Id)-栅电压(Vg)特性]，和(二)阈值电压(Vth)的变化(ΔVth)。
(一)晶体管特性的测量
晶体管特性的测量使用National Instruments社制“4156C”的半导体参数分析仪。详细的测量条件如下。
源电压：0V
漏电压：10V
栅电压：-30～30V(测量间隔：1V)
(二)作为应力耐受性进行ΔVth的评价(作为应力，外加光照射+负偏压)
在本实施例中，模拟实际的面板驱动时的环境(应力)，进行一边对栅电极施加负偏压一边照射光的应力外加试验。应力外加条件如下。作为光的波长，选择接近氧化物半导体的带隙，晶体管特性容易发生变动的400nm左右。
栅电压：-20V
基板温度：60℃
光应力
光源：白色光源
照度(照射到TFT的光的强度)：25,000NIT
光照射装置：Yang电子制YSM-1410
应力外加时间：2小时
在此，所谓阈值电压，如果粗略地说，就是晶体管从断态(漏电流(Id)低的状态)转变到通态(漏电流高的状态)时的栅电压(Vg)的值。在本实施例中，将漏电流在接通电流与断开电流之间的1nA附近时的电压定义为阈值(Vth)电压，测量应力外加前后的阈值电压的变化量(漂移量，ΔVth)。ΔVth越小，应力耐受性越优异。
图16中表示预退火时间与ΔVth(图中，●)，以及预退火时间与寿命值(图中，△)的关系。图16(a)是氧添加量4％的情况，图16(b)是氧添加量8％的情况。
由上述图可知，其显示出同样的轮廓，ΔVth与寿命值的举动一致。即可证实的是，如果使用基于本发明的寿命值的评价方法，则可以间接而高精度地评价TFT的应力耐受性。
(实施例6)
在实施例6中，关于在氧化物半导体薄膜的表面上具有保护膜的氧化物半导体膜，为了评价寿命值与应力耐受性(ΔVth)的相关关系而进行以下的实验。
(1)寿命值测量用试样的制作
首先，在玻璃基板(コ一ニング社制EAGLE XG，直径100mm×厚度0.7mm)之上，以下述条件通过溅射法成膜氧化物半导体薄膜(IGZO)。
溅射装置：(株)ァルバツク制“CS-200”
溅射靶的组成：InGaZnO4[In∶Ga∶Zn＝1∶1∶1(原子比)]
基板温度：室温
氧化物半导体层的膜厚：40nm
氧添加量：O2/(Ar+O2)＝4％(体积比)
气压：1mTorr
其次，为了使氧化物半导体薄膜的膜质提高，在大气中进行350℃1小时的预退火处理。
再在氧化物半导体膜上，作为保护膜形成SiO2。上述SiO2的形成，使用サムコ制“PD-220NL”，由等离子体CVD法进行。成膜条件如下，改变成膜温度进行成膜，得到像3那样的试样。
载气：N2O＝100sccm，SiH4＝4sccm，N2＝36sccm
气压：133Pa
成膜功率：100W
成膜温度：150℃、200℃、230℃
膜厚：100nm
对于如此得到的各试样，通过与实施例1同样的方法，进行微波光导电衰减法的寿命测量。
在图17中，表示基于上述微波光导电衰减法测量的结果。图中，纵轴是微波的反射波强度(Signal)。随着SiO2的成膜温度变高，寿命值变小。
(2)TFT特性和应力耐受性测量用TFT试样的制作
为了确认由上述(1)制作的试样的TFT特性，以与实施例1同样的方法制作前述的图2所示的TFT，评价TFT特性和应力耐受性。
图18中，表示成膜温度与ΔVth(图中，●)，和成膜温度与寿命值(图中，△)的关系。
由上述图可知，其显示出同样的轮廓，ΔVth与寿命值的举动一致。即可证实，如果使用基于本发明的寿命值的评价方法，则即使在带保护膜的试样中，也可以间接而高精度地评价TFT的应力耐受性。
(实施例7)
在实施例7中，制作下述试样，并为了评价寿命值和峰值与应力耐受性(ΔVth)的相关关系，而进行以下的实验。
(1)寿命值测量用试样的制作
在前述的实施例6的试样中，追加保护膜SiO2的成膜温度250℃，得到如以下的4这样的试样。SiO2成膜温度以外的条件均与实施例3相同。
成膜温度：150℃、200℃、230℃、250℃
对于上述保护膜形成后的试样和保护膜形成前的试样，通过与实施例1同样的方法，进行微波光导电衰减法的寿命测量，其结果显示在图19中。图19中，纵轴是有无保护膜时的峰值比和寿命的比。
由上述图可知，随着SiO2的成膜温度变高，寿命比变小。另一方面，关于峰值比，在230℃达到极大，在250℃变小。
(2)TFT特性和应力耐受性测量用TFT试样的制作
为了确认由上述(1)制作的试样的TFT特性，以与实施例1同样的方法制作前述图2所示的TFT，评价TFT特性和应力耐受性。
在表5中，显示SiO2的成膜温度、峰值比、寿命比、晶体管动作、ΔVth的结果。
【表5】
成膜温度(℃) 峰值比 寿命比 判定 晶体管动作 ΔVth(V)
150 0.99 0.90 × ○ 6.00
200 1.01 0.86 ○ ○ 1.00
230 1.23 0.71 ○ ○ 0.75
250 0.91 0.16 × × -
如上述表所示，成膜温度为250℃时，氧化物半导体的载流子过多，阻抗变低，因此晶体管没有动作。
为峰值比在1以上且寿命比在0.90以下的，判定为○。为○判定的，晶体管动作是○，且ΔVth为1.00V以下。
即可证实，如果使用基于本发明的峰值和寿命值的评价方法，则能够间接而高精度地评价TFT的动作和应力耐受性。
(实施例8)
在实施例8中，使用与前述实施例1同样的试样，调查通过下述评价1～3的方法计算出的寿命值和阈值漂移的相关。
评价1.对于微波反射强度从最大值的1/e至达到最大值的1/e2的反射波强度进行对数转换的斜率(与实施例1相同)
评价2.由下述(1)式表示微波反射强度，参数拟合时的寿命值τ2
【算式1】
n1exp(-t/τ1)+n2exp(-t/τ2)   (1)
上述式(1)中，t意思是测量时间(秒)，n1和n2意思是常数，τ1意思是拥有短时间常数的载流子的寿命，τ2意思是拥有长时间常数的载流子的寿命。
评价3.由下述(2)式表示微波反射强度，参数拟合时的寿命值τ2
【算式2】
n1exp(-t/τ1)+n2exp(-t/τ2)β   (2)
上述式(2)中，t意思是测量时间(秒)，n1和n2意思是常数，τ1意思是拥有短时间常数的载流子的寿命，τ2意思是拥有长时间常数的载流子的寿命，β意思是弛豫因子。
在此，上述所谓“参数拟合时”，是指在前述的(1)式中关于n1、n2、τ1、τ2，另外在前述的式(2)中关于n1、n2、τ1、τ2、β，基于至今为止的经验而输入适当的值，使上述(1)式全体的相关系数或上述(2)式全体的相关系数达到最小而反复计算，从而进行了拟合时的意思。后述的实施例9也同样。
图20中，表示预退火时间与ΔVth(图中，●)关系，和预退火时间与τ2(图中，△)的关系。图20(a)表示由评价2得到的τ2，图20(b)表示由评价3得到的τ2。
与实施例1同样，可知ΔVth和τ2显示出同样的轮廓，ΔVth与τ2的举动一致。即可证实，无论采用评价1～评价3的哪一种方法，都能够评价TFT的应力耐受性。
(实施例9)
在实施例9中，使用与前述的实施例1相同的试样，调查由下述评价1～3的方法计算出的寿命值，与阈值漂移的相关。
评价1.对于微波反射强度从最大值的1/e至达到最大值的1/e2的反射波强度进行对数转换的斜率(与实施例1相同)
评价2.以下述(3)式表示微波反射率，参数拟合时的寿命值(参数B)
【算式3】
y＝A×exp(-x/B)(x：测量时间、y：反射率)   (3)
评价3.由下述(4)式表示微波反射率，参数拟合时的寿命值(参数C)
【算式4】
y＝A×xC(x：测量时间、y：反射率)   (4)
图21(a)中，表示预退火时间与ΔVth(图中，●)，和预退火时间与根据评价2得到的参数B(图中，■)的关系。另外，图21(b)中，表示预退火时间与ΔVth(图中，●)的关系，和预退火时间与根据评价3得到的参数C(图中，◆)的关系。还有，在本实施例中，使上述的式(3)和式(4)的测量时间，为深能级的复合和装置的噪音难以对微波衰减波形造成影响的1μs～2μs。
由这些图可知，与实施例1同样，ΔVth和参数B、参数C显示出同样的轮廓，ΔVth和参数B、参数C的举动一致。即可证实，无论采用评价1、评价2的哪一种方法，都能够评价TFT的应力耐受性。另外，由上述的实验结果也可知，根据本发明，不仅前述的实施例所述的寿命值，而且将由上述式(3)的指数函数式计算出的寿命值(参数B)，和由上述式(4)的幂乘的方式表示的参数C，作为评价氧化物半导体薄膜的应力耐受性的参数也有用。

Claims (12)

1.一种氧化物半导体薄膜的评价方法，其特征在于，包括如下工序：第一工序，其是对形成有氧化物半导体薄膜的试样照射激发光和微波，测量因所述激发光的照射而变化的所述微波的来自所述氧化物半导体薄膜的反射波的最大值之后，停止所述激发光的照射，测量所述激发光的照射停止后的所述微波的来自所述氧化物半导体薄膜的反射波的反射率的时间上的变化；第二工序，其是根据所述反射率的时间上的变化，计算在激发光的照射停止后1μs左右出现的慢衰减所对应的参数，由此评价所述氧化物半导体薄膜的应力耐受性。
2.根据权利要求1所述的评价方法，其中，所述第二工序为如下：由激发光的照射停止后1μs左右出现的微波反射率的慢衰减所对应的参数和微波反射率的最大值这两者对所述氧化物半导体薄膜的应力耐受性进行评价。
3.根据权利要求1所述的评价方法，其中，所述参数是寿命值。
4.根据权利要求1所述的评价方法，其中，所述氧化物半导体薄膜含有从In、Ga、Zn和Sn所构成的群中选择的至少一种以上的元素。
5.根据权利要求1所述的评价方法，其中，所述氧化物半导体薄膜被成膜于栅极绝缘膜的表面上。
6.根据权利要求1所述的评价方法，其中，所述氧化物半导体薄膜在其表面上具有保护膜。
7.一种氧化物半导体薄膜的品质管理方法，其特征在于，在半导体制造工序的任意一道工序中，应用权利要求1～6中任一项所述的评价方法。
8.一种评价元件，其是被用于权利要求1～6中任一项所述的评价方法，在基板之上形成氧化物半导体薄膜而成的。
9.根据权利要求8所述的评价元件，其是所述氧化物半导体薄膜直接形成于基板的表面上而成的。
10.根据权利要求8所述的评价元件，其是所述氧化物半导体薄膜直接形成于栅极绝缘膜的表面上而成的。
11.根据权利要求8所述的评价元件，其是在所述氧化物半导体薄膜的表面上形成保护膜而成的。
12.一种评价装置，其是在基板上排列有多个权利要求8所述的评价元件而成的。
CN201480004370.0A 2013-01-11 2014-01-09 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置 Active CN105026918B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013004061 2013-01-11
JP2013-004061 2013-01-11
JP2013065193 2013-03-26
JP2013-065193 2013-03-26
JP2013-250627 2013-12-03
JP2013250627 2013-12-03
PCT/JP2014/050177 WO2014109343A1 (ja) 2013-01-11 2014-01-09 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置

Publications (2)

Publication Number Publication Date
CN105026918A true CN105026918A (zh) 2015-11-04
CN105026918B CN105026918B (zh) 2018-06-01

Family

ID=51166990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480004370.0A Active CN105026918B (zh) 2013-01-11 2014-01-09 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置

Country Status (8)

Country Link
US (1) US10090208B2 (zh)
EP (1) EP2944948B1 (zh)
JP (1) JP6152348B2 (zh)
KR (1) KR101775803B1 (zh)
CN (1) CN105026918B (zh)
HU (1) HUE036873T2 (zh)
TW (1) TWI544214B (zh)
WO (1) WO2014109343A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155264A (zh) * 2016-04-27 2019-01-04 株式会社神户制钢所 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
CN109243992A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种检测溶液法绝缘层tft质量的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
WO2016016776A1 (ja) * 2014-07-31 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US20180254293A1 (en) * 2015-09-10 2018-09-06 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
JP6957134B2 (ja) * 2016-07-21 2021-11-02 株式会社半導体エネルギー研究所 酸化物半導体の評価方法
KR20180080930A (ko) 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
JP6931708B2 (ja) * 2017-02-10 2021-09-08 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体構造を評価する方法
JP7145826B2 (ja) * 2019-08-27 2022-10-03 三菱電機株式会社 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置
KR102410310B1 (ko) * 2021-05-03 2022-06-22 (주) 엔지온 검출 유니트 및 이를 구비하는 반도체 필름층 검사 장치 및 이를 이용한 검사 방법
KR20230117004A (ko) * 2022-01-28 2023-08-07 연세대학교 산학협력단 공정 모니터링 방법 및 장치
KR20230144174A (ko) * 2022-04-06 2023-10-16 동국대학교 산학협력단 반도체 소자의 분석 방법 및 이를 위한 분석 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191123A (ja) 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
US8530891B2 (en) * 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101322591B1 (ko) 2009-10-06 2013-10-28 가부시키가이샤 코베루코 카겐 반도체 캐리어 수명 측정 장치 및 그 방법
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
JP5814558B2 (ja) * 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN102313849B (zh) 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5759425B2 (ja) 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SATOSHI YASUDO ET AL: "Carrier-lifetime Measurement of IGZO film by microwave photo conductiveity Decay", 《THE JAPAN SOCIETY OF APPLIED PHYSICS》 *
SHINGO SUMIE ET AL: "Crystallinity Evaluation in Low-Temperature-Poly_Silicon TFT Manufacturing Process", 《R&D KOBE STEEL ENGINEERING REPORTS》 *
TOMOYA KISHI ET AL: "Evaluation of electronic and optical properties in oxide semiconductors", 《JAPAN SOCIETY OF APPLIED PHYSICS AND RELATED SOCIETIES》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155264A (zh) * 2016-04-27 2019-01-04 株式会社神户制钢所 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
CN109243992A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种检测溶液法绝缘层tft质量的方法
CN109243992B (zh) * 2018-07-26 2020-10-27 华南理工大学 一种检测tft中通过溶液法所制备的绝缘层的质量的方法

Also Published As

Publication number Publication date
EP2944948A1 (en) 2015-11-18
EP2944948A4 (en) 2016-08-03
KR20150094721A (ko) 2015-08-19
US20150371906A1 (en) 2015-12-24
KR101775803B1 (ko) 2017-09-06
WO2014109343A1 (ja) 2014-07-17
TWI544214B (zh) 2016-08-01
TW201443426A (zh) 2014-11-16
EP2944948B1 (en) 2017-08-16
CN105026918B (zh) 2018-06-01
JP2015130404A (ja) 2015-07-16
HUE036873T2 (hu) 2018-08-28
US10090208B2 (en) 2018-10-02
JP6152348B2 (ja) 2017-06-21

Similar Documents

Publication Publication Date Title
CN105026918A (zh) 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
CN101960571A (zh) 半导体元件的处理方法
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
KR20150016271A (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
US20190051758A1 (en) Thin film transistor comprising oxide semiconductor layer
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
KR101923798B1 (ko) 산화물 반도체 박막의 표면에 보호막을 갖는 적층체의 품질 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6452485B2 (ja) 酸化物半導体薄膜の評価方法
Kwon Characterization and Fabrication of Active Matrix Thin Film Transistors for an Addressable Microfluidic Electrowetting Channel Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant