KR20150094721A - 산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치 - Google Patents

산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치 Download PDF

Info

Publication number
KR20150094721A
KR20150094721A KR1020157018422A KR20157018422A KR20150094721A KR 20150094721 A KR20150094721 A KR 20150094721A KR 1020157018422 A KR1020157018422 A KR 1020157018422A KR 20157018422 A KR20157018422 A KR 20157018422A KR 20150094721 A KR20150094721 A KR 20150094721A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
thin film
semiconductor thin
evaluation
film
Prior art date
Application number
KR1020157018422A
Other languages
English (en)
Other versions
KR101775803B1 (ko
Inventor
도모야 기시
가즈시 하야시
도시히로 구기미야
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20150094721A publication Critical patent/KR20150094721A/ko
Application granted granted Critical
Publication of KR101775803B1 publication Critical patent/KR101775803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

산화물 반도체 박막의 스트레스 내성을, 비접촉형으로, 정확하고 간편하게 측정하고, 평가(예측ㆍ추정)하는 방법, 및 산화물 반도체의 품질 관리 방법을 제공한다. 본 발명과 관련되는 산화물 반도체 박막의 평가 방법은, 산화물 반도체 박막이 형성된 시료에 여기 광 및 마이크로파를 조사하고, 상기 여기 광의 조사에 의해 변화하는 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 최대치를 측정한 후, 상기 여기 광의 조사를 정지하고, 상기 여기 광의 조사 정지 후의 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 반사율의 변화를 측정하는 제 1 공정과, 상기 반사율의 변화로부터, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터를 산출하고, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 제 2 공정을 포함한다.

Description

산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치{EVALUATION METHOD FOR OXIDE SEMICONDUCTOR THIN FILM, QUALITY CONTROL METHOD FOR OXIDE SEMICONDUCTOR THIN FILM, AND EVALUATION ELEMENT AND EVALUATION DEVICE USED IN SAID EVALUATION METHOD}
본 발명은, 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치에 이용되는 박막 트랜지스터(thin film transistor, TFT)의 반도체층용 산화물(산화물 반도체 박막)의 평가 방법 및 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치에 관한 것이다. 상세하게는, 산화물 반도체 박막의 스트레스 내성을, 비파괴적으로 또한 비접촉으로 판정ㆍ평가하는 기술에 관한 것이다.
어모퍼스(비정질) 산화물 반도체 박막은, 범용의 어모퍼스 실리콘(a-Si)에 비하여 높은 캐리어 이동도를 갖고, 광학 밴드 갭이 크고, 저온으로 성막할 수 있기 때문에, 대형ㆍ고해상도ㆍ고속 구동이 요구되는 차세대 디스플레이나, 내열성이 낮은 수지 기판 등으로의 적용이 기대되고 있다.
산화물 반도체 박막 중에서도 특히, 인듐(In), 갈륨(Ga), 아연(Zn), 및 산소로 이루어지는 어모퍼스 산화물 반도체 박막(In-Ga-Zn-O, 이하 「IGZO」라고 부르는 경우가 있다.)은, 매우 높은 캐리어 이동도를 갖기 때문에, 바람직하게 이용되고 있다. 예컨대 비특허 문헌 1 및 2에는, In : Ga : Zn=1.1 : 1.1 : 0.9(원자%비)의 산화물 반도체 박막을 TFT의 반도체층(활성층)에 이용한 것이 개시되어 있다. 또한, 특허 문헌 1에는, In, Zn, Sn, Ga 등의 원소와, Mo를 포함하고, 어모퍼스 산화물 중의 전체 금속 원자 수에 대한 Mo의 원자 조성 비율이 0.1~5원자%인 어모퍼스 산화물이 개시되어 있고, 실시예에는, IGZO에 Mo를 첨가한 활성층을 이용한 TFT가 개시되어 있다.
그렇지만, 산화물 반도체 박막은, 성막 공정, 및 그 후의 열처리에서 생기는 여러 가지의 격차에 기인하여 특성이 변화하는 것이 알려져 있다. 예컨대, 성막 공정에서 생기는 격자 결함이나 막 중의 수소에 기인하여, TFT 특성을 지배하는 캐리어 농도가 크게 변화하고, TFT 특성에 격차가 생기기 쉽다. 그 때문에, 표시 장치 등의 제조 공정에 있어서는, 성막한 산화물 반도체 박막의 특성을 평가하고, 그 결과를 피드백하여 제조 조건을 조정하여 막질의 품질 관리를 행하는 것이, 생산성 향상의 관점에서는 중요하게 된다.
종래의 산화물 반도체 박막의 특성 평가 방법으로서는, 통상, 산화물 반도체 박막에 게이트 절연막이나 패시베이션 절연막을 형성하여 전극 부가를 행한 뒤에, 홀 효과를 측정하고, 이동도나 임계치 등의 특성을 측정하고 있다. 그렇지만, 상기와 같은 전극 부가를 필요로 하는 접촉형의 특성 평가 방법에서는, 전극 부가를 위한 시간이나 비용이 든다. 또한, 전극 부가를 하는 것에 의해, 산화물 반도체 박막에 새로운 결함이 생길 우려가 있다. 제조 수율 향상 등의 관점에서도, 전극 부가를 필요로 하지 않는 비접촉형의 특성 평가 방법의 확립이 요구되고 있다.
그래서, 전극 부가를 하는 일 없이, 비접촉으로, 산화물 반도체 박막의 막질을 관리하는 방법으로서, 특허 문헌 2에는, 마이크로파 광 도전 감쇠법에 의해, 산화물 반도체 박막의 이동도를 정성적 또는 정량적으로 평가하는 방법이 개시되어 있다.
또한, 산화물 반도체 박막을 이용한 TFT에서는, 전술한 이동도뿐만 아니라, 광 조사나 전압 인가 등의 스트레스에 대한 내성(스트레스 내성)이 우수할 것도 요구된다. 스트레스 내성이란, 트랜지스터 등의 반도체 소자에, 예컨대 광을 계속 조사하거나, 게이트 전압을 계속 인가하거나 하는 등의 스트레스를 가하더라도, 드레인 전류-게이트 전압 특성(IV 특성)에 있어서, 임계치 전압(Vth)이 시프트하지 않는 것[즉, 스트레스 인가 전후의 Vth의 변화량(ΔVth)이 적은 것]을 의미한다.
예컨대 유기 EL 디스플레이에서는, 유기 EL 소자를 발광시키는 동안, 구동 TFT의 게이트 전극에 양의 전압이 계속 인가되게 되지만, 전압의 인가에 의해 게이트 절연막과 반도체층의 계면에 전하가 트랩되어, Vth가 변화하고, 스위칭 특성이 변화하는 것이 문제가 되고 있다. 이와 같이 TFT를 사용할 때, 전압 인가에 의한 스트레스에 의해 스위칭 특성이 변화하면, 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치 자체의 신뢰성 저하를 초래하기 때문에, 스트레스 내성의 향상이 간절히 요구되고 있다.
상기 스트레스 내성의 평가에 관해서도, 산화물 반도체 박막의 막질에 좌우되기 때문에, 전술한 이동도와 동일하게, 비접촉으로 간편하게 평가를 행하는 것이 바람직하다. 그렇지만, 현재는, 전극 부가를 행한 뒤에, 장시간의 스트레스 조건하에서의 측정을 실제로 행하지 않으면 안 된다고 하는 문제가 있었다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2009-164393호 공보
(특허 문헌 2) 일본 특허 공개 2012-33857호 공보
(비특허 문헌)
(비특허 문헌 1) 고체 물리, VOL44, P621(2009)
(비특허 문헌 2) Nature, VOL432, P488(2004)
본 발명은 상기 사정을 감안하여 이루어진 것이고, 그 목적은, 산화물 반도체 박막의 스트레스 내성(스트레스에 의해 생기는 임계치 전압의 시프트량, ΔVth)을, 비접촉형으로, 정확하고 간편하게 측정하고, 평가(예측ㆍ추정)하는 방법, 및 산화물 반도체 박막의 품질 관리 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 상기 평가 방법에 이용되는 평가 소자 및 평가 장치를 제공하는 것에 있다.
상기 과제를 해결할 수 있었던 본 발명과 관련되는 산화물 반도체 박막의 평가 방법은, 산화물 반도체 박막이 형성된 시료에 여기 광 및 마이크로파를 조사하고, 상기 여기 광의 조사에 의해 변화하는 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 최대치를 측정한 후, 상기 여기 광의 조사를 정지하고, 상기 여기 광의 조사 정지 후의 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 반사율의 변화를 측정하는 제 1 공정과, 상기 반사율의 시간적인 변화로부터, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터를 산출하고, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 제 2 공정을 포함하는 것에 특징이 있다.
본 발명의 바람직한 실시 형태에 있어서, 상기 제 2 공정은, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 마이크로파 반사율의 늦은 감쇠에 대응하는 파라미터와 마이크로파 반사율의 최대치의 양쪽에서, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 파라미터는 라이프타임 값이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막은, In, Ga, Zn, 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 원소를 포함하는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막은, 게이트 절연막의 표면에 성막되어 있는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막은, 그 표면에 보호막을 갖고 있는 것이다.
또한, 상기 과제를 해결할 수 있었던 본 발명과 관련되는 산화물 반도체 박막의 품질 관리 방법은, 반도체 제조 공정의 어느 하나의 공정에, 상술한 산화물 반도체 박막의 평가 방법을 적용하는 것에 요지를 갖는 것이다.
또한, 본 발명에는, 반도체 제조 공정의 어느 하나의 공정에, 상기의 품질 관리 방법을 이용하는 산화물 반도체 박막의 품질 관리 장치도 포함된다.
또한, 상기 과제를 해결할 수 있었던 본 발명의 평가 소자는, 상기의 어느 하나에 기재된 평가 방법에 이용되는, 기판의 위에 산화물 반도체 박막이 형성된 평가 소자인 것에 요지를 갖는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막은, 기판의 표면에 직접 형성된 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막은, 게이트 절연막의 표면에 직접 형성된 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 산화물 반도체 박막의 표면에 보호막이 형성된 것이다.
또한, 상기 과제를 해결할 수 있었던 본 발명의 평가 장치는, 상기의 어느 하나에 기재된 평가 소자가 기판 위에 복수 배열된 것이다.
본 발명에 의하면, 산화물 반도체 박막의 스트레스 내성(스트레스에 의해서 생기는 임계치 전압의 시프트량, ΔVth)을, 비접촉형으로, 정확하고 간편하게 평가ㆍ예측ㆍ측정할 수 있다.
본 발명의 평가 방법을, 반도체 제조 공정의 어느 하나의 공정에 적용하는 것에 의해, TFT의 제조 프로세스 도중에서의 산화물 반도체 박막의 품질 관리가 가능하게 된다.
본 발명에 의하면, 상기의 각 공정에 이용되는 평가 소자 및 평가 장치도 제공된다.
도 1은 실시예 1에 있어서의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이다.
도 2는 실시예 1 및 2에 이용한 산화물 반도체 TFT의 구조를 나타내는 개략도이다.
도 3은 실시예 1에 있어서, 프리 어닐 시간과, ΔVth 또는 라이프타임의 관계를 나타내는 그래프이다.
도 4는 실시예 2에 있어서, 시료 1~3의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이다.
도 5는 본 발명과 관련되는 평가 소자의 구성의 일례를 나타내는 개략도이다.
도 6은 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 3의 평가 소자 1에 대응한다.
도 7은 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 3의 평가 소자 2에 대응한다.
도 8은 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 3의 평가 소자 3에 대응한다.
도 9는 본 발명과 관련되는 평가 장치의 구성의 일례를 나타내는 개략도이다.
도 10은 실시예 3에 있어서, 평가 소자 1~3의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이다.
도 11은 실시예 4에 있어서, 평가 소자 1~3의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이다.
도 12는 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 1 및 실시예 5의 평가 소자에 대응한다.
도 13은 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 4의 평가 소자 2에 대응한다.
도 14는 본 발명과 관련되는 평가 소자의 다른 구성의 일례를 나타내는 개략도이고, 실시예 6의 평가 소자에 대응한다.
도 15는 실시예 5에 있어서의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이고, 도 15(a)는 산소 첨가량 4%, 도 15(b)는 산소 첨가량 8%의 측정 결과를 나타낸다.
도 16은 실시예 5에 있어서, 프리 어닐 온도와, ΔVth 또는 라이프타임의 관계를 나타내는 그래프이고, 도 16(a)는 산소 첨가량 4%, 도 16(b)는 산소 첨가량 8%의 측정 결과를 나타낸다.
도 17은 실시예 6에 있어서의 마이크로파 광 도전 감쇠 측정 결과를 나타내는 그래프이다.
도 18은 실시예 6에 있어서, 성막 온도와, ΔVth 또는 라이프타임의 관계를 나타내는 그래프이다.
도 19는 실시예 7의 결과를 나타내는 그래프이고, 세로축은 보호층 유무에 대한 피크 비 및 라이프타임의 비이다.
도 20은 실시예 8에 있어서, 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 τ2(도면 중, △)의 관계를 나타내는 그래프이다. 도 20(a)는 평가 2에 의해 얻어진 τ2, 도 20(b)는 평가 3에 의해 얻어진 τ2를 나타낸다.
도 21은 실시예 9의 결과를 나타내는 그래프이다. 도 21(a)는 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 파라미터 B(도면 중, ■)의 관계를 나타내는 그래프이고, 도 21(b)는 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 파라미터 C(도면 중, ◆)의 관계를 나타내는 그래프이다.
본 발명과 관련되는 산화물 반도체 박막의 평가 방법은, 산화물 반도체 박막이 형성된 시료에 여기 광 및 마이크로파를 조사하고, 상기 여기 광의 조사에 의해 변화하는 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 최대치를 측정한 후, 상기 여기 광의 조사를 정지하고, 상기 여기 광의 조사 정지 후의 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 반사율의 변화를 측정하는 제 1 공정과, 상기 반사율의 변화로부터, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터를 산출하고, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 제 2 공정을 포함한다.
즉, 본 발명은, 전술한 특허 문헌 2에 기재된 마이크로파 광 도전 감쇠법을 이용한 것이다. 구체적으로는, 본 발명은, 전술한 특허 문헌 2의 방법에 의해 얻어지는 마이크로파의 감쇠 중, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 마이크로파 감쇠 파형(마이크로파 감쇠의 정도)이, 산화물 반도체 박막의 스트레스 내성(ΔVth)과 밀접한 상관 관계를 갖고 있고, 스트레스 내성을, 비접촉형으로, 정확하고 간편하게 평가ㆍ예측ㆍ측정할 수 있는 지표로서 매우 유용한 것을 찾아낸 것에 특징이 있다.
본 명세서에 있어서, 상기 「여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터」로서는, 예컨대, 마이크로파 반사 강도가 최대치의 1/e2가 될 때까지의 시간 ; 마이크로파 반사 강도가 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도의 감쇠 곡선을 로그 변환한 기울기, 또는 해당 기울기의 역수의 절대치 ; 여기 광의 조사 정지 후 1㎲~2㎲ 정도의 반사파 강도의 감쇠 곡선의 기울기, 또는 해당 기울기의 역수의 절대치 ; 여기 광의 조사 정지 후 1㎲ 정도에 보이는 마이크로파의 반사파 강도 ; 마이크로파의 반사파의 감쇠를 2개의 지수 함수의 합으로 나타낸 경우, 얻어지는 로그 변환한 기울기 중 긴 쪽의 값, 또는 해당 기울기의 역수의 절대치 ; 등을 들 수 있다. 여기서, 상기 「마이크로파의 반사파의 감쇠를 2개의 지수 함수의 합으로 나타낸 경우, 얻어지는 로그 변환한 기울기」란, 예컨대, 후기하는 실시예 8의 식 (1), 식 (2)에 기재된 τ1, τ2를 의미한다. 상기 실시예 8에 있어서, 상기 「마이크로파의 반사파의 감쇠를 2개의 지수 함수의 합으로 나타낸 경우, 얻어지는 로그 변환한 기울기 중 긴 쪽의 값」이란, τ2를 의미한다.
상기 파라미터 중, 바람직한 것은, 어느 범위에 있어서의 마이크로파 반사파 강도의 감쇠 곡선을 로그 변환한 기울기, 또는 해당 기울기의 역수의 절대치이다. 특히 바람직한 파라미터는, 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도의 감쇠 곡선을 로그 변환한 기울기, 또는 해당 기울기의 역수의 절대치, 및 1㎲ 부근으로부터 2㎲ 부근의 반사파 강도의 감쇠 곡선을 로그 변환한 기울기, 또는 해당 기울기의 역수의 절대치이다.
본 명세서에서는, 상술한, 특히 바람직한 파라미터의 전부를, 라이프타임 값으로 정의한다. 후기하는 실시예 1~9에서는, 이하와 같이 하여 산출한 라이프타임 값을, 본 발명에 있어서의 「여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터」로서 이용했다.
실시예 1~7, 실시예 8의 평가 1, 및 실시예 9의 평가 1 : 마이크로파 반사 강도가 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도를 로그 변환한 기울기의 역수(이들 실시예에서는, 간단히 「라이프타임 값」이라고 기재)
실시예 8의 평가 2 : 마이크로파 반사 강도를 후기하는 식 (1)로 나타내고, 파라미터 피팅했을 때의 라이프타임 값 τ2
실시예 8의 평가 3 : 마이크로파 반사 강도를 후기하는 식 (2)로 나타내고, 파라미터 피팅했을 때의 라이프타임 값 τ2
실시예 9의 평가 2 : 마이크로파 반사율을 후기하는 식 (3)으로 나타내고, 파라미터 피팅했을 때의 라이프타임 값(여기서는, 다른 라이프타임 값과 구별하기 위해, 라이프타임 값(파라미터 B)로 기재).
실시예 9의 평가 3 : 마이크로파 반사율을 후기하는 식 (4)로 나타내고, 파라미터 피팅했을 때의 라이프타임 값(여기서는, 다른 라이프타임 값과 구별하기 위해, 라이프타임 값(파라미터 C)로 기재).
여기서, 상기 파라미터 중 「1㎲ 정도」란, 엄밀하게 1㎲로 한정하는 취지가 아니고, 여기 광 조사 정지 후의 반사율 감쇠가 늦어지고(기울기가 작아지고) 나서의 마이크로파 반사율의 범위도 포함하는 의미이다. 따라서, 상기 시간을 분명하게 규정하는 것은 곤란하지만, 예컨대, 0.5㎲~1㎲, 0.5㎲~1.5㎲, 1㎲~2㎲ 등을 대표로서 들 수 있다.
이하, 본 발명의 평가 방법을 상세하게 설명한다. 본 발명에 이용되는 장치로서는, 예컨대, 상기 특허 문헌 2의 도 1에 나타내는 라이프타임 측정 장치를 들 수 있다. 상기 장치의 설명은, 상기 특허 문헌 2에 상술하고 있으므로, 그것을 참조하면 된다. 이하에서는, 라이프타임 값에 근거하는 평가 방법을 설명하지만, 본 발명을 이것으로 한정하는 취지는 아니다.
우선, 산화물 반도체 박막이 형성된 시료를 준비한다.
상기 산화물 반도체 박막으로서, In, Ga, Zn, 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 원소를 포함하는 비정질의 산화물 반도체 박막이 바람직하게 이용된다. 이들 원소는 단독으로 함유하더라도 좋고, 2종 이상을 병용하더라도 좋다. 구체적으로는 예컨대, In 산화물, In-Sn 산화물, In-Zn 산화물, In-Sn-Zn 산화물, In-Ga 산화물, Zn-Ga 산화물, In-Ga-Zn 산화물, Zn 산화물 등을 들 수 있다.
상기 산화물 반도체 박막의 두께는, 예컨대, 수십 ㎚~500㎚ 정도인 것이 바람직하다. 상기 두께의 상한에 대하여, 보다 바람직하게는 200㎚ 이하이고, 더 바람직하게는 100㎚ 이하이다. 또한, 상기 두께의 하한에 대하여, 보다 바람직하게는 10㎚ 이상이고, 더 바람직하게는 30㎚ 이상이다.
본 발명에 이용되는 상기 시료는, 기판의 위에, 상기 산화물 반도체 박막이 형성된 것이다. 상기 기판은, 본 발명의 기술 분야에 통상 이용되는 각종 기판을 이용할 수 있지만, 예컨대, 두께 0.7㎜ 정도, 크기(넓이)가 제 1 세대~제 10 세대로 불리는 수십 ㎠로부터 수 ㎡를 넘는 액정 표시 장치용 유리 기판 등을 이용할 수 있다.
이와 같은 시료에 대하여, 여기 광 및 마이크로파를 조사한다.
산화물 반도체 박막 시료에 조사한 여기 광을 조사하면, 산화물 반도체 박막에 흡수되어 과잉 캐리어(여기 캐리어)가 생성된다. 그때, 과잉 캐리어 밀도가 증가함과 아울러 그 소실 속도도 증가하지만, 캐리어 주입 속도와 소실 속도가 동일하게 되었을 때에 과잉 캐리어 밀도는 일정한 피크 값이 된다. 그리고 그 과잉 캐리어의 생성과 소멸의 속도가 동일하게 되면 포화하여 일정한 값을 유지하게 된다. 그 상태에서 여기 광의 조사를 정지하면, 과잉 캐리어의 재결합, 소멸에 의해, 과잉 캐리어가 감소하고, 최종적으로는 여기 광 조사 전의 값으로 돌아오는 것이 알려져 있다.
이와 같은 마이크로파 광 도전 감쇠법을 이용하여, 라이프타임 값을 측정하는 것에 의해 산화물 반도체 박막의 스트레스 내성을 평가할 수 있는 것은, 다음과 같은 이유에 근거하는 것이라고 생각된다.
산화물 반도체 박막 시료에 조사된 마이크로파는, 산화물 반도체 박막의 자유 캐리어 밀도로 정해지는 저항률에 근거하는 반사율로 반사된다. 여기 광의 조사에 의해 과잉 캐리어가 생성되면 산화물 반도체 박막의 저항률이 감소하기 때문에, 그 저항률의 감소에 따라서 마이크로파의 반사율은 증가한다. 또한 여기 광의 조사 정지에 의해, 과잉 캐리어의 수가 감소함에 따라서 저항률이 상승하기 때문에, 마이크로파의 반사율은 감소한다.
무엇보다, 마이크로파의 반사파의 강도는, 여기 광의 조사에 의해 측정 부위에 생기는 과잉 캐리어의 영향을 받지만, 그 영향의 정도는, 시료 중의 결함 등의 정도에도 의존한다. 즉, 산화물 반도체 박막 시료에 조사한 마이크로파의 반사파의 강도는, 여기 광의 조사에 의해 일시적으로 강해진 후에 감쇠한다. 과잉 캐리어는 재결합에 의해 감소하지만, 시료 중에 결함 등이 많으면 과잉 캐리어가 결함에 트랩되어, 캐리어의 재결합을 방해할 수 있기 때문에, 라이프타임 값은 길어진다. 한편, 스트레스 내성도 캐리어의 트랩에 영향을 받기 때문에, 라이프타임 값이 길면, 스트레스 내성은 저하한다(즉, ΔVth는 커진다)고 평가할 수 있다.
따라서, 산화물 반도체 박막이 형성된 시료에 여기 광 및 마이크로파를 조사하고, 여기 광의 조사에 의해 변화하는 마이크로파의 산화물 반도체 박막으로부터의 반사파의 최대치(피크 값)를 측정한 후, 여기 광의 조사를 정지하고, 여기 광의 조사 정지 후의 마이크로파의 산화물 반도체 박막으로부터의 반사파의 반사율의 변화를 측정하고, 측정한 값으로부터 라이프타임 값을 산출하는 것에 의해, 산화물 반도체 박막의 스트레스 내성을 평가할 수 있다.
이상, 본 발명과 관련되는 산화물 반도체 박막의 평가 방법에 대하여 상술했다.
본 발명에는, 상기 평가 방법을, 반도체 제조 공정의 어느 하나의 공정에 적용하여 산화물 반도체 박막의 품질 관리를 행하는 방법도 포함된다. 이와 같이 상기의 평가 방법을, 상기 제조 공정의 어느 하나의 공정에 적용하는 것에 의해, 산화물 반도체 박막의 전기적 특성(스트레스 내성)을 평가한 결과를 피드백하고, 제조 조건을 조정하는 것 등에 의해 막질의 관리를 행할 수 있기 때문에, 산화물 반도체의 품질 관리를 적절히 행할 수 있다.
여기서, 상기 「어느 하나의 공정」은, 반도체 제조 공정에 있어서의 임의의 공정을 의미한다. 본 발명자들의 검토 결과에 의하면, 스트레스 내성에 영향을 미치는 제조 공정으로서, (ⅰ) 게이트 절연막의 성막 공정, (ⅱ) 산화물 반도체 박막의 성막 공정, (ⅲ) 상기 산화물 반도체 박막 성막 후의 열처리(프리 어닐) 공정, (ⅳ) 산화물 반도체 박막의 표면에 형성될 수 있는 보호막의 성막 공정 등이 있는 것을 알고 있고, 예컨대, 이들 공정에 상기의 평가 방법을 적용하면, 산화물 반도체 박막의 품질을 정밀하게 관리할 수 있다.
여기서 상기 보호막(패시베이션 절연막)에는, 산화물 반도체 박막의 표면을 직접 보호하기 위한 보호막(에치 스톱층), 및 해당 보호막의 표면을 더 보호하기 위한 보호막(최종 보호막)의 양쪽이 포함된다(후기하는 도 8을 참조).
구체적으로는, 예컨대 기판 위에, 게이트 절연막을 형성한 후(또는 게이트 절연막을 형성하지 않고 직접), 산화물 반도체 박막을 형성하고, 그 직후에, 상기의 평가 방법을 행하더라도 좋다. 혹은, 기판 위(또는 게이트 절연막 위)에 형성한 산화물 반도체 박막에 대하여, 예컨대 산소나 수증기에 의한 열처리(프리 어닐 처리)를 행한 후에 상기의 평가 방법을 행하더라도 좋고, 혹은, 보호막(패시베이션 절연막)의 형성 전에 행하더라도 좋다. 또한 상기의 평가 방법은, 상기 제조 공정의 한 공정(원포인트)으로 행하더라도 좋고, 둘 이상의 공정(복수의 포인트)으로 행하더라도 좋다. 후자와 같이 둘 이상의 공정에 본 발명의 평가 방법을 적용하는 것에 의해, 산화물 반도체 박막의 면 내 분포(면 내에 있어서의 Vth의 격차)를 측정할 수 있다.
본 발명에서는, 예컨대, 기판의 위에 산화물 반도체 박막을 형성하는 경우 ; 게이트 절연막을 형성한 후, 그 위에 산화물 반도체 박막을 형성하는 경우 ; 산화물 반도체 박막을 형성한 후(또 산화물 반도체 박막의 형성 전에 게이트 절연막을 형성하더라도 좋고 형성하지 않더라도 좋다), 열처리(프리 어닐)하는 경우 ; 혹은, 상기의 어느 하나의 후, 얻어진 산화물 반도체 박막의 위에 보호막(해당 보호막을 더 보호하기 위한 최종 보호막도 포함한다)을 형성하는 경우 ; 혹은, 그 후에 열처리(전술한 프리 어닐에 대응하여, 포스트 어닐 등으로 불린다)하는 경우 등에, 본 발명의 평가 방법을 적용할 수 있다.
본 발명의 평가 방법을 이용하면, 산화물 반도체 박막의 재료 개발 단계에 있어서, 여러 가지의 조성이나 농도의 산화물 반도체 박막의 스트레스 내성을 간단하고 쉽게 단시간에, 또한 저비용으로 평가할 수 있다. 또한 본 발명의 평가 방법을 이용하면, 액정 표시 장치 등의 제조 라인에 있어서, 산화물 반도체 박막의 전기적 특성을 인라인으로 단시간에 평가할 수 있고, 또한 비접촉형으로 행할 수 있기 때문에, 수율의 향상 등, 생산성을 향상시킬 수 있고, 산화물 반도체의 품질 관리를 적절히 행할 수 있다.
본 발명에는, 상기의 어느 하나에 기재된 평가 방법에 이용되는 평가 소자도 포함된다. 상기 평가 소자는, 기판의 위에 산화물 반도체 박막이 형성된 것이고, 전술한 (ⅰ)~(ⅳ)의 공정 등으로 대표되는 「어느 하나의 공정」에 대응하는 구성으로 이루어진다.
구체적으로는, 예컨대, (a) 산화물 반도체 박막이 기판의 표면에 직접 형성된 것 ; (b) 산화물 반도체 박막이 게이트 절연막의 표면에 직접 형성된 것 ; (c) 상기 (a) 또는 상기 (b)의 산화물 반도체 박막의 표면에 보호막(보호막은, 도 8에 기재된 에치 스톱층이나 최종 보호막 등이 포함된다)이 형성된 것, 등을 들 수 있다.
본 발명의 평가 소자는, 상기 (a) 또는 상기 (b)에 기재된 바와 같이, 기판 또는 게이트 절연막의 표면에 직접, 산화물 반도체 박막이 형성되어 있는 것이 중요하다. 즉, 산화물 반도체 박막의 직하에 금속 전극(예컨대 게이트 전극)은 존재하지 않는다. 산화물 반도체 박막의 직하에 게이트 전극 등이 존재하면, 게이트 전극의 자유 캐리어(전자)가 1018㎝-3 이상으로 많기 때문에, 상기 마이크로파의 반사율에 대하여, 그 게이트 전극의 영향이 우성이 되기 때문이다.
본 발명과 관련되는 평가 소자의 구성의 일례를, 도 5~8, 12~14에 나타낸다. 도 5~8에 나타내는 바와 같이, 산화물 반도체 박막의 직하에 금속 전극은 설치되어 있지 않다.
이 중, 예컨대 도 5는, 유리 기판 등의 기판 위에 게이트 절연막 및 산화물 반도체층이 이 순서로 형성된 것이고, 후기하는 실시예 2에서 작성한, 라이프타임 측정용 시료 1에 대응한다(산화물 반도체 박막의 패터닝 없음).
도 6은 유리 기판 등의 기판 위에 게이트 절연막 및 산화물 반도체 박막을 이 순서로 형성한 후, 산화물 반도체층을 패터닝한 것이고, 후기하는 실시예 3의 평가 소자 1에 대응한다.
도 7은 유리 기판 등의 기판 위에 게이트 절연막, 패터닝된 산화물 반도체층, 및 패터닝된 보호막(에치 스톱층)을 이 순서로 형성한 것이고, 후기하는 실시예 3의 평가 소자 2에 대응한다.
도 8은 유리 기판 등의 기판 위에 게이트 절연막, 패터닝된 산화물 반도체층, 패터닝된 보호막(에치 스톱층), 최종 보호막을 이 순서로 형성한 것이고, 후기하는 실시예 3의 평가 소자 3에 대응한다.
도 12는 유리 기판 등의 기판 위에 산화물 반도체층을 형성한 것이고, 후기하는 실시예 1 및 실시예 5에 대응한다.
도 13은 유리 기판 등의 기판 위에 게이트 절연막, 산화물 반도체층, 및 보호막(에치 스톱층)을 이 순서로 형성한 것이고, 후기하는 실시예 4의 평가 소자 2에 대응한다.
도 14는 유리 기판 등의 기판 위에 산화물 반도체층, 및 보호막(에치 스톱층)을 이 순서로 형성한 것이고, 후기하는 실시예 6에 대응한다.
또한 본 발명에는, 상기의 어느 하나에 기재된 평가 소자가 기판 위에 복수 배치된 평가 장치도 포함된다.
도 9는 상기 평가 장치의 구성의 일례를 나타내는 개략도이다. 도 9에 나타내는 바와 같이, 양산 라인에서 이용되는 유리 기판에, 복수의 평가 소자가 규칙적으로 배열되어 설치되어 있다. 이와 같은 평가 장치를 이용하는 것에 의해, 산화물 반도체 박막의 품질 관리[기판 면 내 분포(면 내에 있어서의 Vth의 격차), 기판간 분포(기판간에 있어서의 Vth의 격차)]를 측정할 수 있다.
본원은, 2013년 1월 11일에 출원된 일본 특허 출원 제 2013-004061호, 2013년 3월 26일에 출원된 일본 특허 출원 제 2013-065193호, 2013년 12월 3일에 출원된 일본 특허 출원 제 2013-250627호에 근거하는 우선권의 이익을 주장하는 것이다. 2013년 1월 11일에 출원된 일본 특허 출원 제 2013-004061호, 2013년 3월 26일에 출원된 일본 특허 출원 제 2013-065193호, 및 2013년 12월 3일에 출원된 일본 특허 출원 제 2013-250627호의 각 명세서의 전체 내용이, 본원에 참고를 위해 원용된다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 제한되지 않고, 전ㆍ후기의 취지에 적합할 수 있는 범위에서 변경을 가하여 실시하는 것도 가능하고, 그것들은 모두 본 발명의 기술적 범위에 포함된다.
(실시예 1)
실시예 1에서는, 마이크로파 광 도전 감쇠법에 근거하여 산출되는 산화물 반도체 박막(여기서는 InGaZnO, IGZO)의 라이프타임 값과, 스트레스 내성(ΔVth)의 상관 관계를 평가하기 위해, 이하의 실험을 행했다. 본 실시예, 및 후기하는 실시예 2~7에서는, 마이크로파 반사 강도가 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도의 감쇠 곡선을 로그 변환한 기울기의 역수를, 라이프타임 값으로서 산출했다.
(1) 라이프타임 값 측정용 시료의 제작
우선, 유리 기판(코닝사 제품 EAGLE XG, 직경 100㎜×두께 0.7㎜)의 위에, 하기 조건으로 산화물 반도체 박막(IGZO)을 스퍼터링법으로 성막했다.
스퍼터링 장치 : (주) 알백 제품 「CS-200」
스퍼터링 타겟의 조성 : InGaZnO4[In : Ga : Zn=1 : 1 : 1(원자비)]
기판 온도 : 실온
산화물 반도체층의 막 두께 : 40㎚
산소 첨가량 : O2/(Ar+O2)=4%(체적비)
가스압 : 1mTorr
다음으로, 산화물 반도체 박막의 ΔVth를 변화시키기 위해, 프리 어닐 처리의 조건을 바꾸어(여기서는 프리 어닐 시간) 여러 가지의 시료를 제작했다. 구체적으로는, 프리 어닐 처리 조건으로서, 프리 어닐 시간 이외의 조건(대기 중, 350℃에서 대기압)은 일정하게 하고, 상기 온도(350℃)에서의 프리 어닐 시간을 표 1에 나타내는 바와 같이 0분~120분간의 사이에서 변화시켜, 여러 가지의 시료를 얻었다.
이와 같이 하여 얻어진 각 시료에 대하여, 마이크로파 광 도전 감쇠법에 있어서의 라이프타임 측정을 행했다. 구체적으로는, 전술한 특허 문헌 2의 도 1에 나타내는 바와 같은 구성을 갖는 장치를 이용하여, 이하의 조건으로 마이크로파 광 도전 감쇠법을 실시하고, 반사율의 변화를 측정했다.
레이저 파장 : 349㎚(자외광)
펄스 폭 : 15㎱
펄스 에너지 : 1μJ/pulse
빔 지름 : 1.5㎜φ
1 측정에 있어서의 펄스 수=64쇼트
장치 : LTA-1820 SP(주식회사 코베르코 과학연구 제품)
도 1에, 상기 마이크로파 광 도전 감쇠법에 근거하여 측정한 결과를 나타낸다. 도 1 중, 세로축은 마이크로파의 반사파 강도(Signal)이다.
또한, 도 1로부터 얻어진, 피크 값(마이크로파의 산화물 반도체 박막으로부터의 반사파의 최대치)과, 라이프타임 값의 해석 결과를 표 1에 나타낸다.
[표 1]
Figure pct00001
이들 결과에서, 프리 어닐 시간이 0~60분으로 길어지는 것에 따라 산화물 반도체 박막 막 중의 결함이 감소하고, 캐리어의 트랩이 줄어들기 때문에, 라이프타임 값이 짧아지는 것을 알 수 있다. 단, 프리 어닐 시간이 120분으로 너무 길어지면, 막 중의 Zn이 빠져 나오기 때문에, 결함이 증가하고, 라이프타임 값이 길어진다.
(2) TFT 특성 및 스트레스 내성 측정용 TFT 시료의 제작
상기 (1)로 제작한 시료의 TFT 특성을 확인하기 위해, 도 2에 나타내는 TFT를 제작하고, TFT 특성 및 스트레스 내성을 평가했다.
우선, 유리 기판(코닝사 제품 EAGLE 2000, 직경 100㎜×두께 0.7㎜) 위에, 게이트 전극으로서 Mo 박막을 100㎚, 및 게이트 절연막 SiO2(200㎚)를 순차적으로 성막했다. 게이트 전극은 순수 Mo의 스퍼터링 타겟을 사용하여 DC 스퍼터법에 의해 형성했다(스퍼터링 조건 : 기판 온도 : 실온, 가스압 : 2mTorr). 또한, 게이트 절연막은 플라즈마 CVD법을 이용하여, 캐리어 가스 : SiH4와 N2O의 혼합 가스(N2O=100sccm, SiH4=4sccm, N2=36sccm), 성막 파워 : 300W, 성막 온도 : 320℃에서 성막했다.
다음으로, 산화물 반도체 박막을 스퍼터링법에 의해 성막했다. 산화물 박막으로서는, IGZO[In : Ga : Zn(조성비, 원자비)=1 : 1 : 1]를 이용했다. 스퍼터링에 사용한 장치는 (주) 알백 제품 「CS-200」이고, 스퍼터링 조건은 이하와 같다.
기판 온도 : 실온
가스압 : 1mTorr
산소 분압 : O2/(Ar+O2)=4%
막 두께 : 40㎚
상기와 같이 하여 산화물 반도체 박막을 성막한 후, 포토리소그래피 및 웨트 에칭에 의해 패터닝을 행했다. 웨트 에천트액으로서는, 칸토화학 제품 「ITO-07N」을 사용했다.
이와 같이 하여 산화물 반도체 박막을 패터닝한 후, 막질을 향상시키기 위해, 프리 어닐 처리를 행했다. 프리 어닐은, 100% 산소 분위기, 대기압하에서, 350℃로 0분~120분간 행했다.
다음으로, 순수 Mo를 사용하여, DC 스퍼터링법에 의해 성막(막 두께는 100㎚)한 후, 패터닝을 행하여, 소스ㆍ드레인 전극을 형성했다. 순수 Mo막의 성막 방법 및 패터닝 방법은, 전술한 게이트 전극의 경우와 동일하고, TFT의 채널 길이를 10㎛, 채널 폭을 200㎛로 했다.
이와 같이 하여 소스ㆍ드레인 전극을 형성한 후, 산화물 반도체 박막을 보호하기 위한 보호막을 형성했다. 보호막으로서, SiO2(막 두께 200㎚)와 SiN(막 두께 200㎚)의 적층막(합계 막 두께 400㎚)을 이용했다. 상기 SiO2 및 SiN의 형성은, 삼코 제품 「PD-220NL」을 이용하여, 플라즈마 CVD법을 이용하여 행했다. 본 실시예에서는, N2O 가스에 의해 플라즈마 처리를 행한 후, SiO2, 및 SiN막을 순차적으로 형성했다. SiO2막의 형성에는, N2O 및 SiH4의 혼합 가스를 이용하고, SiN막의 형성에는 SiH4, N2, NH3의 혼합 가스를 이용했다. 어느 경우도 성막 파워를 100W, 성막 온도를 150℃로 했다.
다음으로, 포토리소그래피, 및 드라이 에칭에 의해, 보호막에 트랜지스터 특성 평가용 프로빙을 위한 콘택트홀을 형성하고, TFT를 얻었다.
이와 같이 하여 얻어진 각 TFT에 대하여, 이하와 같이 하여, 스트레스 인가 전후에 있어서의 (ㄱ) 트랜지스터 특성[드레인 전류(Id)-게이트 전압(Vg) 특성], 및 (ㄴ) 임계치 전압(Vth)의 변화(ΔVth)를 조사했다.
(ㄱ) 트랜지스터 특성의 측정
트랜지스터 특성의 측정은 National Instruments사 제품 「4156C」의 반도체 파라미터 애널라이저를 사용했다. 상세한 측정 조건은 이하와 같다.
소스 전압 : 0V
드레인 전압 : 10V
게이트 전압 : -30~30V(측정 간격 : 1V)
(ㄴ) 스트레스 내성으로서 ΔVth의 평가(스트레스로서 광 조사+부 바이어스를 인가)
본 실시예에서는, 실제의 패널 구동시의 환경(스트레스)을 모의하여, 게이트 전극에 부 바이어스를 걸면서 광을 조사하는 스트레스 인가 시험을 행했다. 스트레스 인가 조건은 이하와 같다. 광의 파장으로서는, 산화물 반도체의 밴드 갭에 가깝고, 트랜지스터 특성이 변동하기 쉬운 400㎚ 정도를 선택했다.
게이트 전압 : -20V
기판 온도 : 60℃
광 스트레스
광원 : 백색 광원
조도(TFT에 조사되는 광의 강도) : 25,000NIT
광 조사 장치 : Yang 전자 제품 YSM-1410
스트레스 인가 시간 : 2시간
여기서, 임계치 전압이란, 대략적으로 말하면, 트랜지스터가 오프 상태(드레인 전류(Id)가 낮은 상태)로부터 온 상태(드레인 전류가 높은 상태)로 이행할 때의 게이트 전압(Vg)의 값이다. 본 실시예에서는, 드레인 전류가, 온 전류와 오프 전류의 사이의 1㎁ 부근일 때의 전압을 임계치(Vth) 전압이라고 정의하고, 스트레스 인가 전후의 임계치 전압의 변화량(시프트량, ΔVth)을 측정했다. ΔVth가 작을수록, 스트레스 내성이 우수하다.
도 3에, 프리 어닐 시간과 ΔVth(도 3 중, ●), 및 프리 어닐 시간과 라이프타임 값(도 3 중, △)의 관계를 나타낸다.
도 3에서, 이들은 동일한 프로파일을 나타내고 있고, ΔVth와 라이프타임 값의 거동은 일치하고 있는 것을 알 수 있다. 즉, 본 발명에 의한 라이프타임 값에 근거하는 평가 방법을 이용하면, TFT의 스트레스 내성을, 간접적으로 정밀하게 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다.
(실시예 2)
본 실시예에서는, 본 발명의 평가 방법에 의해, 게이트 절연막의 형성 후, 그 위에 산화물 반도체 박막을 성막하는 공정에 있어서의 스트레스 내성을 평가 가능한지 조사하기 위해, 이하의 실험을 행했다. 구체적으로는, 산화물 반도체 박막의 ΔVth를 변화시키기 위해, 표 2에 나타내는 바와 같이 게이트 절연막 중의 수소 농도 및 산화물 반도체 박막 성막시의 가스압을 여러 가지로 바꾸는 것에 의해, 각종 시료를 제작했다.
(1) 라이프타임 값 측정용 시료의 제작
우선, 유리 기판(코닝사 제품 EAGLE 2000, 직경 100㎜×두께 0.7㎜)의 위에, 게이트 절연막으로서, 막 중 수소량이 상이한 (ㄱ) SiO2 적층막(2층) 및 (ㄴ) SiO2/SiN 적층막(3층)을 각각, 플라즈마 CVD법으로 성막했다. 각 게이트 절연막의 상세한 성막 조건은 이하와 같다.
(ㄱ) 막 중 수소량 1.2원자%의 SiO2 적층막(2층)
제 1 층(게이트 절연막측, SiO2층)
캐리어 가스 : N2O=100sccm, SiH4=6sccm, N2=54sccm
가스압 : 133㎩
성막 파워 : 100W
성막 온도 : 320℃
막 두께 : 150㎚
제 2 층(반도체측, SiO2층)
캐리어 가스 : N2O=100sccm, SiH4=2.2sccm, N2=19.8sccm
가스압 : 200㎩
성막 파워 : 300W
성막 온도 : 320℃
막 두께 : 100㎚
(ㄴ) 막 중 수소량 4.3원자%의 SiO2/SiN 적층막(3층)
제 1 층(게이트 절연막측, SiN층)
캐리어 가스 : NH3=100sccm, SiH4=30.4sccm, N2=321.6sccm
가스압 : 200㎩
성막 파워 : 100W
성막 온도 : 320℃
막 두께 : 350㎚
제 2 층(중간, SiN층)
캐리어 가스 : NH3=100sccm, SiH4=22sccm, N2=677sccm
가스압 : 160㎩
성막 파워 : 100W
성막 온도 : 320℃
막 두께 : 50㎚
제 3 층(반도체측, SiO2층)
캐리어 가스 : N2O=375sccm, SiH4=8.4sccm, N2=75.6sccm
가스압 : 200㎩
성막 파워 : 100W
성막 온도 : 320℃
막 두께 : 50㎚
다음으로, 산화물 반도체 박막(IGZO)을 스퍼터링법으로 성막했다. 구체적으로는, IGZO 성막시의 가스압을, 표 2에 기재된 바와 같이 변화시킨 것 이외에는 상기 실시예 1의 상기 (1)과 동일하게 하여 산화물 반도체 박막(IGZO)을 성막했다.
그 후, 대기 중, 350℃에서 60분간의 프리 어닐 처리를 행하여, 이하의 시료 1~3을 얻었다.
시료 1 : (ㄱ) 막 중 수소량 1.2원자%의 SiO2 적층막(2층)(IGZO 성막시의 가스압 1mTorr)
시료 2 : (ㄴ) 막 중 수소량 4.3원자%의 SiO2/SiN 적층막(3층)(IGZO 성막시의 가스압 1mTorr)
시료 3 : (ㄴ) 막 중 수소량 4.3원자%의 SiO2/SiN 적층막(3층)(IGZO 성막시의 가스압 5mTorr)
다음으로, 상기의 각 시료 1~3에 대하여, 상기 실시예 1과 동일하게 하여 마이크로파 광 도전 감쇠법을 행했다. 그 결과를 도 4에 나타낸다. 도 4 중, 세로축은 마이크로파의 반사파 강도(Signal)이다.
(2) 스트레스 내성 측정용 TFT 시료의 제작
상기 (1)로 제작한 시료 1~3의 스트레스 내성을 측정하기 위해, 전술한 도 2에 나타내는 TFT를 제작했다. 구체적으로는, 상기 시료 1~3의 각각에 대응하는 TFT를 제작하기 위해, 상기 시료 1~3에 대응하는 게이트 절연 조건 및 IGZO 성막시의 가스압 조건을 행한 것 이외에는 상기 실시예 1과 동일하게 하여 각 TFT를 제작하고, 임계치 전압의 시프트량(ΔVth)을 측정했다. 표 2에, 각 시료의 라이프타임 값과 ΔVth의 결과를 나타낸다.
[표 2]
Figure pct00002
이들 결과에서, 전술한 실시예 1과 동일하게, 라이프타임 값과 ΔVth는, 동일한 거동을 나타내는 것을 알 수 있다.
상세하게는, 우선 도 4에서, 게이트 절연막 중의 수소량과 라이프타임 값은 양호한 상관 관계를 갖고 있고, 시료 1에 비하여 수소량이 많은 시료 2 및 시료 3에서는, 시료 1에 비하여 라이프타임 값도 길어지는 것을 알 수 있다. 또한 표 2에서, 게이트 절연막 중의 수소량이 많아지면, ΔVth는 커지고, 스트레스 내성이 열화하는 것을 알 수 있다. 따라서, 게이트 절연막 중의 수소량에 기인하는 스트레스 내성의 저하도, 양호하게 평가할 수 있는 것이 실증되었다.
또, 시료 2와 시료 3을 대비하면, 이들은 게이트 절연막 중의 수소량은 동일하지만, IGZO 성막시의 가스압을 바꾼 예이다. 시료 2에 비하여 가스압이 큰 시료 3의 라이프타임 값 및 ΔVth는, 모두, 시료 2에 비하여 저하했다. 이것은, IGZO 성막시의 가스압이 커지면 막 밀도가 저하하고, 결함도 많아져, 라이프타임 값이 길어지기 때문이다(스트레스 내성이 저하하기 때문이다). 따라서, 본 발명의 평가 방법을 이용하면, IGZO 성막시의 가스압에 기인하는 스트레스 내성의 저하도, 정밀하게 평가할 수 있는 것이 실증되었다.
(실시예 3)
본 실시예에서는, 전술한 도 6~도 8에 나타내는 평가 소자 1~3을 이용하는 것에 의해, 각 공정[게이트 절연막의 형성 후, 그 위에 산화물 반도체 박막을 성막하는 공정(도 6) ; 또한, 그 위에 에치 스톱층을 성막하는 공정(도 7) ; 또한 그 위에 최종 보호막을 성막하는 공정(도 8)]에 있어서의 스트레스 내성을 평가 가능한지 조사하기 위해, 이하의 실험을 행했다. 본 실시예 3의 평가 소자 1에서는, 산화물 반도체 박막 트랜지스터를 패터닝하고 있는 점에서, 산화물 반도체 박막 트랜지스터를 패터닝하지 않는 전술한 실시예 2와 상이하다.
(1) 라이프타임 값 측정용 소자의 제작
우선, 유리 기판 위에, 게이트 전극을 형성하지 않고 하기 평가 소자 1~3을 제작했다.
평가 소자 1(도 6의 평가 소자)
평가 소자 2(도 7의 평가 소자)
평가 소자 3(도 8의 평가 소자)
각 평가 소자 1~3의 제조 조건은 이하와 같다.
(1-1) 평가 소자 1의 제조
우선, 유리 기판(코닝사 제품 EAGLE 2000, 직경 100㎜×두께 0.7㎜) 위에, 게이트 전극으로서 Mo 박막을 100㎚, 및 게이트 절연막 SiO2(200㎚)를 순차적으로 성막했다. 게이트 전극은 순수 Mo의 스퍼터링 타겟을 사용하여 DC 스퍼터법에 의해 형성했다(스퍼터링 조건 : 기판 온도 : 실온, 가스압 : 2mTorr). 또한, 게이트 절연막은 플라즈마 CVD법을 이용하여, 캐리어 가스 : SiH4와 N2O의 혼합 가스(N2O=100sccm, SiH4/N2=4/36sccm), 압력 200㎩, 성막 파워 : 300W, 성막 온도 : 320℃로 성막했다.
다음으로, 산화물 반도체 박막을 스퍼터링법에 의해 성막했다. 산화물 박막으로서는, InGaZnO4[In : Ga : Zn(조성비, 원자비)=1 : 1 : 1]를 이용했다. 스퍼터링에 사용한 장치는 (주) 알백 제품 「CS-200」이고, 스퍼터링 조건은 이하와 같다.
기판 온도 : 실온
가스압 : 1mTorr
산소 분압 : O2/(Ar+O2)=4%(체적비)
막 두께 : 40㎚
상기와 같이 하여 산화물 반도체 박막을 성막한 후, 포토리소그래피 및 웨트 에칭에 의해 패터닝을 행했다. 웨트 에천트액으로서는, 칸토화학 제품 「ITO-07N」을 사용했다. 본 실시예에서는, 패터닝 후의 산화물 반도체 박막의 사이즈(도 6을 참조)를 15㎜각으로 했다.
이와 같이 하여 산화물 반도체 박막을 패터닝한 후, 막질을 향상시키기 위해, 프리 어닐 처리를 행하여, 평가 소자 1을 제조했다. 프리 어닐은, 100% 산소 분위기, 대기압하에서, 350℃로 60분간 행했다.
(1-2) 평가 소자 2의 제조
상기와 같이 하여 얻어진 평가 소자 1에, 에치 스톱층이라고 불리는 보호막을 형성하여 평가 소자 2를 제조했다. 보호막의 형성 조건은 이하와 같다.
캐리어 가스 : N2O=100sccm, SiH4/N2=4/36sccm
가스압 : 133㎩
성막 파워 : 100W
성막 온도 : 230℃
막 두께 : 100㎚
(1-3) 평가 소자 3의 제조
상기와 같이 하여 얻어진 평가 소자 2에, 최종 보호막(기판측으로부터 차례로, 제 1 층 SiO2와 제 2 층 SiN의 적층막으로 구성된다)이라고 불리는 보호막을 형성했다. 최종 보호막의 형성 조건은 이하와 같다.
(제 1 층)
캐리어 가스 : N2O=100sccm, SiH4/N2=4/36sccm
가스압 : 133㎩
성막 파워 : 100W
성막 온도 : 150℃
막 두께 : 100㎚
(제 2 층)
캐리어 가스 : N2O=100sccm, SiH4=12.5sccm, N2=297.5sccm
가스압 : 133㎩
성막 파워 : 100W
성막 온도 : 150℃
막 두께 : 150㎚
다음으로, 이와 같이 하여 얻어진 상기의 평가 소자 1~3을 이용하여, 실시예 1과 동일하게 하여 마이크로파 광 도전 감쇠법을 행했다. 그 결과를 도 10에 나타낸다. 도 10 중, 세로축은 마이크로파의 반사파 강도(Signal)이다.
또한, 도 10으로부터 얻어진, 피크 값(마이크로파의 산화물 반도체 박막으로부터의 반사파의 최대치)과, 라이프타임 값의 해석 결과를 표 3에 나타낸다.
[표 3]
Figure pct00003
표 3에서, 평가 소자 1에 비하여, 평가 소자 2와 평가 소자 3의 라이프타임 값은 짧아져 있는 것을 알 수 있다. 이것은, 평가 소자 2 및 평가 소자 3에서는, 산화물 반도체 박막의 표면에 형성된 에치 스톱층(절연막)에 의해, 산화물 반도체 박막의 표면에 생성되어 있는 결함이 수복되었던 것에 기인한다고 생각된다.
이와 같이, 상기 평가 소자 2 및 3과 같이 에치 스톱층이나 최종 보호막 등의 보호막이 형성된 경우에도, 보호막의 형성에 의한, 산화물 반도체 박막으로부터의 마이크로파 반사의 파형의 변화를 관측할 수 있었다. 따라서, 본 발명의 평가 방법을 이용하면, 보호막을 갖지 않는 평가 소자 1뿐만 아니라, 보호막을 갖는 평가 소자 2 및 3에 있어서도, 본 발명의 평가 방법을 구현화하기 위한 평가 소자로서 이용할 수 있는 것이 실증되었다.
(실시예 4)
본 실시예에서는, 전술한 실시예 3의 평가 소자 3(보호막 있음)에 있어서, 패터닝 사이즈가 상이한 하기 평가 소자를 이용하여, 동일한 실험을 행했다.
(1) 라이프타임 값 측정용 소자의 제작
평가 소자 1 : 패터닝 사이즈 15㎜각(실시예 3의 평가 소자 3과 동일)
평가 소자 2 : 패터닝 없음(전술한 도 5와 동일)
평가 소자 3 : 패터닝 사이즈 5㎜각
상기 평가 소자 2는, 상기 실시예 3의 평가 소자 3에 있어서, 패터닝을 행하지 않은 것 이외에는 동일하게 하여 제조한 것이다.
상기 평가 소자 3은, 상기 실시예 3의 평가 소자 1에 있어서, 패터닝 사이즈를 5㎜각으로 한 것 이외에는 동일하게 하여 제조한 것이다. 또, 패터닝 사이즈는, 패턴 사이즈가 상이한 마스크를 이용하는 것에 의해 조정했다.
다음으로, 상기의 평가 소자 1~3을 이용하여, 실시예 1과 동일하게 하여 마이크로파 광 도전 감쇠법을 행했다. 그 결과를 도 11에 나타낸다. 도 11 중, 세로축은 마이크로파의 반사파 강도(Signal)이다.
또한, 도 11로부터 얻어진, 피크 값(마이크로파의 산화물 반도체 박막으로부터의 반사파의 최대치)과, 라이프타임 값의 해석 결과를 표 4에 나타낸다.
[표 4]
Figure pct00004
표 4에서, 각 평가 소자 1~3에 있어서의 피크 값 및 라이프타임 값은, 거의 동일한 정도인 것을 알 수 있었다. 즉, 본 발명의 평가 방법을 이용하면, 패터닝의 유무나 패터닝 사이즈의 대소에 관계없이, 스트레스 내성을 평가할 수 있는 것이 실증되었다.
특히 평가 소자 3과 같이 패터닝 사이즈가 5㎜각과, 마이크로파 도파관 사이즈(10㎜각)보다 작은 것을 이용한 경우에도 본 발명의 평가 방법을 적용할 수 있는 것은 매우 유용하다. 이것은, 도 9에 나타내는 바와 같은, 복수의 평가 소자가 규칙적으로 배열된 산화물 반도체 박막의 품질 관리(유리 기판 면 내 분포, 유리 기판간 분포 등)를 정밀하게 행할 수 있는 것을 뒷받침하는 것이다.
(실시예 5)
실시예 5에서는, 산화물 반도체 박막의 라이프타임 값과, 스트레스 내성(ΔVth)의 프리 어닐 온도 의존성에 대하여, 상관 관계를 평가하기 위해, 이하의 실험을 행했다.
(1) 라이프타임 값 측정용 시료의 제작
우선, 유리 기판(코닝사 제품 EAGLE XG, 직경 100㎜×두께 0.7㎜)의 위에, 하기 조건으로 산화물 반도체 박막(IGZO)을 스퍼터링법으로 성막했다.
스퍼터링 장치 : (주) 알백 제품 「CS-200」
스퍼터링 타겟의 조성 : InGaZnO4[In : Ga : Zn=1 : 1 : 1(원자비)]
기판 온도 : 실온
산화물 반도체층의 막 두께 : 40㎚
산소 첨가량 : O2/(Ar+O2)=4%, 8%(체적비)
가스압 : 1mTorr
다음으로, 산화물 반도체 박막의 ΔVth를 변화시키기 위해, 프리 어닐 처리의 조건을 바꾸어(여기서는 프리 어닐 온도) 여러 가지의 시료를 제작했다. 구체적으로는, 프리 어닐 처리 조건으로서, 프리 어닐 온도 이외의 조건(대기 중에서 1시간)은 일정하게 하고, 프리 어닐 온도를 250℃, 300℃, 350℃로 변화시켜, 여러 가지의 시료를 얻었다.
이와 같이 하여 얻어진 각 시료에 대하여, 마이크로파 광 도전 감쇠법에 있어서의 라이프타임 측정을 행했다. 구체적으로는, 전술한 특허 문헌 2의 도 1에 나타내는 바와 같은 구성을 갖는 장치(구체적으로는 주식회사 코베르코 과학연구 제품 : LTA-1820SP)를 이용하여, 이하의 조건으로 마이크로파 광 도전 감쇠법을 실시하고, 반사율의 변화를 측정했다.
레이저 파장 : 349㎚(자외광)
펄스 폭 : 15㎱
펄스 에너지 : 1μJ/pulse
빔 지름 : 1.5㎜φ
1측정에 있어서의 펄스 수=64쇼트
장치 : LTA-1820SP(주식회사 코베르코 과학연구 제품)
도 15에, 상기 마이크로파 광 도전 감쇠법에 근거하여 측정한 결과를 나타낸다. 도 15(a)는 산소 첨가량 4%, 도 15(b)는 산소 첨가량 8%의 측정 결과이다. 도면 중, 세로축은 마이크로파의 반사파 강도(Signal)이다. 상기 도면에 나타내는 바와 같이, 프리 어닐 온도가 높아지는 것에 따라 산화물 반도체 박막 막 중의 결함이 감소하고, 캐리어의 트랩이 줄어들기 때문에, 라이프타임 값이 작아지는 것을 알 수 있다.
(2) TFT 특성 및 스트레스 내성 측정용 TFT 시료의 제작
상기 (1)로 제작한 시료의 TFT 특성을 확인하기 위해, 전술한 도 2에 나타내는 TFT를 제작하고, TFT 특성 및 스트레스 내성을 평가했다.
우선, 유리 기판(코닝사 제품 EAGLE 2000, 직경 100㎜×두께 0.7㎜) 위에, 게이트 전극으로서 Mo 박막을 100㎚, 및 게이트 절연막 SiO2(200㎚)를 순차적으로 성막했다. 게이트 전극은 순수 Mo의 스퍼터링 타겟을 사용하여 DC 스퍼터법에 의해 형성했다(스퍼터링 조건 : 기판 온도 : 실온, 가스압 : 2mTorr). 또한, 게이트 절연막은 플라즈마 CVD법을 이용하여, 캐리어 가스 : SiH4와 N2O의 혼합 가스(N2O=100sccm, SiH4=4sccm, N2=36sccm), 성막 파워 : 300W, 성막 온도 : 320℃로 성막했다.
다음으로, 산화물 반도체 박막을 스퍼터링법에 의해 성막했다. 산화물 박막으로서는, IGZO[In : Ga : Zn(조성비, 원자비)=1 : 1 : 1]를 이용했다. 스퍼터링에 사용한 장치는 (주) 알백 제품 「CS-200」이고, 스퍼터링 조건은 이하와 같다.
기판 온도 : 실온
가스압 : 1mTorr
산소 분압 : O2/(Ar+O2)=4%, 8%(체적비)
막 두께 : 40㎚
상기와 같이 하여 산화물 반도체 박막을 성막한 후, 포토리소그래피 및 웨트 에칭에 의해 패터닝을 행했다. 웨트 에천트액으로서는, 칸토화학 제품 「ITO-07N」을 사용했다.
이와 같이 하여 산화물 반도체 박막을 패터닝한 후, 막질을 향상시키기 위해, 프리 어닐 처리를 행했다. 프리 어닐은, 대기 중에서, 60분간 행했다.
다음으로, 보호층(에치 스톱층)으로서, SiO2(막 두께 : 100㎚)를 플라즈마 CVD법에 의해 성막한 후, 포토리소그래피, 드라이 에칭에 의해 패터닝했다.
다음으로, 순수 Mo를 사용하여, DC 스퍼터링법에 의해 성막(막 두께는 100㎚)한 후, 패터닝을 행하여, 소스ㆍ드레인 전극을 형성했다. 순수 Mo막의 성막 방법 및 패터닝 방법은, 전술한 게이트 전극의 경우와 동일하고, TFT의 채널 길이를 10㎛, 채널 폭을 200㎛로 했다.
이와 같이 하여 소스ㆍ드레인 전극을 형성한 후, 산화물 반도체 박막을 보호하기 위한 보호막을 형성했다. 보호막으로서, SiO2(막 두께 200㎚)와 SiN(막 두께 200㎚)의 적층막(합계 막 두께 400㎚)을 이용했다. 상기 SiO2 및 SiN의 형성은, 삼코 제품 「PD-220NL」을 이용하여, 플라즈마 CVD법을 이용하여 행했다. 본 실시예에서는, SiO2, 및 SiN막을 순차적으로 형성했다. SiO2막의 형성에는, N2O 및 SiH4의 혼합 가스를 이용하고, SiN막의 형성에는 SiH4, N2, NH3의 혼합 가스를 이용했다. 어느 경우도 성막 파워를 100W, 성막 온도를 150℃로 했다.
다음으로, 포토리소그래피, 및 드라이 에칭에 의해, 보호막에 트랜지스터 특성 평가용 프로빙을 위한 콘택트홀을 형성하여, TFT를 얻었다.
이와 같이 하여 얻어진 각 TFT에 대하여, 이하와 같이 하여, 스트레스 인가 전후에 있어서의 (ㄱ) 트랜지스터 특성[드레인 전류(Id)-게이트 전압(Vg) 특성], 및 (ㄴ) 임계치 전압(Vth)의 변화(ΔVth)를 조사했다.
(ㄱ) 트랜지스터 특성의 측정
트랜지스터 특성의 측정은 National Instruments사 제품 「4156C」의 반도체 파라미터 애널라이저를 사용했다. 상세한 측정 조건은 이하와 같다.
소스 전압 : 0V
드레인 전압 : 10V
게이트 전압 : -30~30V(측정 간격 : 1V)
(ㄴ) 스트레스 내성으로서 ΔVth의 평가(스트레스로서 광 조사+부 바이어스를 인가)
본 실시예에서는, 실제의 패널 구동시의 환경(스트레스)을 모의하여, 게이트 전극에 부 바이어스를 걸면서 광을 조사하는 스트레스 인가 시험을 행했다. 스트레스 인가 조건은 이하와 같다. 광의 파장으로서는, 산화물 반도체의 밴드 갭에 가깝고, 트랜지스터 특성이 변동하기 쉬운 400㎚ 정도를 선택했다.
게이트 전압 : -20V
기판 온도 : 60℃
광 스트레스
광원 : 백색 광원
조도(TFT에 조사되는 광의 강도) : 25,000NIT
광 조사 장치 : Yang 전자 제품 YSM-1410
스트레스 인가 시간 : 2시간
여기서, 임계치 전압이란, 대략적으로 말하면, 트랜지스터가 오프 상태(드레인 전류(Id)가 낮은 상태)로부터 온 상태(드레인 전류가 높은 상태)로 이행할 때의 게이트 전압(Vg)의 값이다. 본 실시예에서는, 드레인 전류가, 온 전류와 오프 전류의 사이의 1㎁ 부근일 때의 전압을 임계치(Vth) 전압이라고 정의하고, 스트레스 인가 전후의 임계치 전압의 변화량(시프트량, ΔVth)을 측정했다. ΔVth가 작을수록, 스트레스 내성이 우수하다.
도 16에, 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 라이프타임 값(도면 중, △)의 관계를 나타낸다. 도 16(a)는 산소 첨가량 4%, 도 16(b)는 산소 첨가량 8%이다.
상기 도면에서, 이들은 동일한 프로파일을 나타내고 있고, ΔVth와 라이프타임 값의 거동은 일치하고 있는 것을 알 수 있다. 즉, 본 발명에 의한 라이프타임 값에 근거하는 평가 방법을 이용하면, TFT의 스트레스 내성을, 간접적으로 정밀하게 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다.
(실시예 6)
실시예 6에서는, 산화물 반도체 박막의 표면에 보호막을 갖고 있는 산화물 반도체막에 대하여, 라이프타임 값과, 스트레스 내성(ΔVth)의 상관 관계를 평가하기 위해, 이하의 실험을 행했다.
(1) 라이프타임 값 측정용 시료의 제작
우선, 유리 기판(코닝사 제품 EAGLE XG, 직경 100㎜×두께 0.7㎜)의 위에, 하기 조건으로 산화물 반도체 박막(IGZO)을 스퍼터링법으로 성막했다.
스퍼터링 장치 : (주) 알백 제품 「CS-200」
스퍼터링 타겟의 조성 : InGaZnO4[In : Ga : Zn=1 : 1 : 1(원자비)]
기판 온도 : 실온
산화물 반도체층의 막 두께 : 40㎚
산소 첨가량 : O2/(Ar+O2)=4%(체적비)
가스압 : 1mTorr
다음으로, 산화물 반도체 박막의 막질을 향상시키기 위해, 대기 중에서 350℃ 1시간의 프리 어닐 처리를 행했다.
또한 산화물 반도체막 위에 보호막으로서, SiO2를 형성했다. 상기 SiO2의 형성은, 삼코 제품 「PD-220NL」을 이용하여 플라즈마 CVD법에 의해 행했다. 성막 조건은 이하와 같고, 성막 온도를 바꾸어 성막하여, 3가지의 시료를 얻었다.
캐리어 가스 : N2O=100sccm, SiH4=4sccm, N2=36sccm
가스압 : 133㎩
성막 파워 : 100W
성막 온도 : 150℃, 200℃, 230℃
막 두께 : 100㎚
이와 같이 하여 얻어진 각 시료에 대하여, 실시예 1과 동일한 방법에 의해, 마이크로파 광 도전 감쇠법에 있어서의 라이프타임 측정을 행했다.
도 17에, 상기 마이크로파 광 도전 감쇠법에 근거하여 측정한 결과를 나타낸다. 도면 중, 세로축은 마이크로파의 반사파 강도(Signal)이다. SiO2의 성막 온도가 높아지는 것에 따라, 라이프타임 값이 작아지고 있다.
(2) TFT 특성 및 스트레스 내성 측정용 TFT 시료의 제작
상기 (1)로 제작한 시료의 TFT 특성을 확인하기 위해, 실시예 1과 동일한 방법으로 전술한 도 2에 나타내는 TFT를 제작하고, TFT 특성 및 스트레스 내성을 평가했다.
도 18에, 성막 온도와 ΔVth(도면 중, ●), 및 성막 온도와 라이프타임 값(도면 중, △)의 관계를 나타낸다.
상기 도면에서, 이들은 동일한 프로파일을 나타내고 있고, ΔVth와 라이프타임 값의 거동은 일치하고 있는 것을 알 수 있다. 즉, 본 발명에 의한 라이프타임 값에 근거하는 평가 방법을 이용하면, 보호막 포함의 시료에 있어서도, TFT의 스트레스 내성을, 간접적으로 정밀하게 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다.
(실시예 7)
실시예 7에서는, 하기 시료를 제작하고, 라이프타임 값과, 피크 값과, 스트레스 내성(ΔVth)의 상관 관계를 평가하기 위해, 이하의 실험을 행했다.
(1) 라이프타임 값 측정용 시료의 제작
전술한 실시예 6의 시료에, 보호층 SiO2의 성막 온도 250℃를 추가하고, 이하의 4가지의 시료를 얻었다. SiO2 성막 온도 이외의 조건은 실시예 3과 동일하다.
성막 온도 : 150℃, 200℃, 230℃, 250℃
상기 보호층 형성 후의 시료 및 보호층 형성 전의 시료에 대하여, 실시예 1과 동일한 방법에 의해, 마이크로파 광 도전 감쇠법에 있어서의 라이프타임 측정을 행한 결과를 도 19에 나타낸다. 도 19 중, 세로축은 보호층 유무에 대한 피크비 및 라이프타임의 비이다.
상기 도면에서, SiO2의 성막 온도가 높아지는 것에 따라, 라이프타임비가 작아지고 있다. 한편, 피크비에 관해서는 230℃에서 극대가 되고, 250℃에서는 작아지고 있다.
(2) TFT 특성 및 스트레스 내성 측정용 TFT 시료의 제작
상기 (1)로 제작한 시료의 TFT 특성을 확인하기 위해, 실시예 1과 동일한 방법으로 전술한 도 2에 나타내는 TFT를 제작하고, TFT 특성 및 스트레스 내성을 평가했다.
표 5에, SiO2의 성막 온도, 피크비, 라이프타임비, 트랜지스터 동작, ΔVth의 결과를 나타낸다.
[표 5]
Figure pct00005
상기 표에 나타내는 바와 같이 성막 온도가 250℃에서는, 산화물 반도체의 캐리어가 너무 많아지고, 저항이 낮아지기 때문에 트랜지스터가 동작하지 않는다.
판정은 피크비가 1 이상 또한 라이프타임비가 0.90 이하인 것을 ○로 하고 있다. ○ 판정이 되고 있는 것은, 트랜지스터 동작이 ○이고, 또한 ΔVth가 1.00V 이하가 되고 있다.
즉, 본 발명에 의한 피크 값 및 라이프타임 값에 근거하는 평가 방법을 이용하면, TFT의 동작 및 스트레스 내성을, 간접적으로 정밀하게 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다.
(실시예 8)
실시예 8에서는, 전술한 실시예 1과 동일한 시료를 이용하여, 하기 평가 1~3의 방법에 의해 산출한 라이프타임 값과, 임계치 시프트의 상관을 조사했다.
평가 1. 마이크로파 반사 강도가 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도를 로그 변환한 기울기(실시예 1과 동일)
평가 2. 마이크로파 반사 강도를 하기 (1)식으로 나타내고, 파라미터 피팅했을 때의 라이프타임 값 τ2
[수학식 1]
Figure pct00006
상기 식 (1) 중, t는 측정 시간(초), n1 및 n2는 상수, τ1은 짧은 시정수를 갖는 캐리어의 라이프타임, τ2는 긴 시정수를 갖는 캐리어의 라이프타임을 의미한다.
평가 3. 마이크로파 반사 강도를 하기 (2)식으로 나타내고, 파라미터 피팅했을 때의 라이프타임 값 τ2
[수학식 2]
Figure pct00007
상기 식 (2) 중, t는 측정 시간(초), n1 및 n2는 상수, τ1은 짧은 시정수를 갖는 캐리어의 라이프타임, τ2는 긴 시정수를 갖는 캐리어의 라이프타임, β는 릴렉세이션 팩터를 의미한다.
여기서, 상기 「파라미터 피팅했을 때」란, 전술한 (1)식에서는 n1, n2, τ1, τ2에 대하여, 또한 전술한 식 (2)에서는 n1, n2, τ1, τ2, β에 대하여, 지금까지의 경험에 근거하여 적당한 값을 입력하고, 상기 (1)식 전체의 상관 계수, 또는 상기 (2)식 전체의 상관 계수가 가장 작아지도록 계산을 반복하는 것에 의해 피팅을 행했을 때를 의미한다. 후기하는 실시예 9도 동일하다.
도 20에, 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 τ2(도면 중, △)의 관계를 나타낸다. 도 20(a)는 평가 2에 의해 얻어진 τ2, 도 20(b)는 평가 3에 의해 얻어진 τ2를 나타내고 있다.
실시예 1과 동일하게, ΔVth와 τ2는 동일한 프로파일을 나타내고 있고, ΔVth와 τ2의 거동은 일치하고 있는 것을 알 수 있다. 즉, 평가 1~평가 3의 어느 방법을 이용하더라도, TFT의 스트레스 내성을 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다.
(실시예 9)
실시예 9에서는, 전술한 실시예 1과 동일한 시료를 이용하여, 하기 평가 1~3의 방법에 의해 산출한 라이프타임 값과, 임계치 시프트의 상관을 조사했다.
평가 1. 마이크로파 반사 강도가 최대치의 1/e로부터 최대치의 1/e2가 될 때까지의 반사파 강도를 로그 변환한 기울기(실시예 1과 동일)
평가 2. 마이크로파 반사율을 하기 (3)식으로 나타내고, 파라미터 피팅했을 때의 라이프타임 값(파라미터 B)
[수학식 3]
Figure pct00008
평가 3. 마이크로파 반사율을 하기 (4)식으로 나타내고, 파라미터 피팅했을 때의 라이프타임 값(파라미터 C)
[수학식 4]
Figure pct00009
도 21(a)에, 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 평가 2에 의해 얻어진 파라미터 B(도면 중, ■)의 관계를 나타낸다. 또한, 도 21(b)에, 프리 어닐 시간과 ΔVth(도면 중, ●), 및 프리 어닐 시간과 평가 3에 의해 얻어진 파라미터 C(도면 중, ◆)의 관계를 나타낸다. 또, 본 실시예에서는, 상기의 식 (3) 및 식 (4)에 있어서의 측정 시간을, 깊은 준위의 재결합이나 장치의 노이즈가 마이크로파 감쇠 파형에 영향을 주기 어려운 1㎲~2㎲로 했다.
이들 도면에서, 실시예 1과 동일하게, ΔVth와, 파라미터 B, 파라미터 C는 동일한 프로파일을 나타내고 있고, ΔVth와, 파라미터 B, 파라미터 C의 거동은 일치하고 있는 것을 알 수 있다. 즉, 평가 1, 평가 2의 어느 방법을 이용하더라도, TFT의 스트레스 내성을 평가할 수 있는 것이 가능하다고 하는 것이 실증되었다. 또한, 상기의 실험 결과에서, 본 발명에 의하면, 전술한 실시예에 기재된 라이프타임 값뿐만 아니라, 상기 식 (3)의 지수 함수식에서 산출되는 라이프타임 값(파라미터 B), 및 상기 식 (4)의 거듭제곱의 어깨글자로 나타내어지는 파라미터 C도, 산화물 반도체 박막의 스트레스 내성을 평가하는 파라미터로서 유용한 것도 알 수 있었다.

Claims (12)

  1. 산화물 반도체 박막이 형성된 시료에 여기 광 및 마이크로파를 조사하고, 상기 여기 광의 조사에 의해 변화하는 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 최대치를 측정한 후, 상기 여기 광의 조사를 정지하고, 상기 여기 광의 조사 정지 후의 상기 마이크로파의 상기 산화물 반도체 박막으로부터의 반사파의 반사율의 시간적인 변화를 측정하는 제 1 공정과,
    상기 반사율의 시간적인 변화로부터, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 늦은 감쇠에 대응하는 파라미터를 산출하고, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 제 2 공정
    을 포함하는 것을 특징으로 하는 산화물 반도체 박막의 평가 방법.
  2. 제 1 항에 있어서,
    상기 제 2 공정이, 여기 광의 조사 정지 후 1㎲ 정도에 보이는 마이크로파 반사율의 늦은 감쇠에 대응하는 파라미터와 마이크로파 반사율의 최대치의 양쪽으로, 상기 산화물 반도체 박막의 스트레스 내성을 평가하는 것인 산화물 반도체 박막의 평가 방법.

  3. 제 1 항에 있어서,
    상기 파라미터는 라이프타임 값인 산화물 반도체 박막의 평가 방법.
  4. 제 1 항에 있어서,
    상기 산화물 반도체 박막이, In, Ga, Zn, 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 원소를 포함하는 것인 산화물 반도체 박막의 평가 방법.
  5. 제 1 항에 있어서,
    상기 산화물 반도체 박막이, 게이트 절연막의 표면에 성막되어 있는 것인 산화물 반도체 박막의 평가 방법.
  6. 제 1 항에 있어서,
    상기 산화물 반도체 박막이, 그 표면에 보호막을 갖고 있는 것인 산화물 반도체 박막의 평가 방법.
  7. 반도체 제조 공정의 어느 하나의 공정에, 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 평가 방법을 적용하는 것을 특징으로 하는 산화물 반도체 박막의 품질 관리 방법.
  8. 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 평가 방법에 이용되는, 기판의 위에 산화물 반도체 박막이 형성된 평가 소자.
  9. 제 8 항에 있어서,
    상기 산화물 반도체 박막은, 기판의 표면에 직접 형성된 것인 평가 소자.
  10. 제 8 항에 있어서,
    상기 산화물 반도체 박막은, 게이트 절연막의 표면에 직접 형성된 것인 평가 소자.
  11. 제 8 항에 있어서,
    상기 산화물 반도체 박막의 표면에 보호막이 형성된 것인 평가 소자.
  12. 청구항 8에 기재된 평가 소자가 기판 위에 복수 배열된 것인 평가 장치.
KR1020157018422A 2013-01-11 2014-01-09 산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치 KR101775803B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013004061 2013-01-11
JPJP-P-2013-004061 2013-01-11
JP2013065193 2013-03-26
JPJP-P-2013-065193 2013-03-26
JPJP-P-2013-250627 2013-12-03
JP2013250627 2013-12-03
PCT/JP2014/050177 WO2014109343A1 (ja) 2013-01-11 2014-01-09 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置

Publications (2)

Publication Number Publication Date
KR20150094721A true KR20150094721A (ko) 2015-08-19
KR101775803B1 KR101775803B1 (ko) 2017-09-06

Family

ID=51166990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018422A KR101775803B1 (ko) 2013-01-11 2014-01-09 산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치

Country Status (8)

Country Link
US (1) US10090208B2 (ko)
EP (1) EP2944948B1 (ko)
JP (1) JP6152348B2 (ko)
KR (1) KR101775803B1 (ko)
CN (1) CN105026918B (ko)
HU (1) HUE036873T2 (ko)
TW (1) TWI544214B (ko)
WO (1) WO2014109343A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146213A1 (ko) * 2022-01-28 2023-08-03 연세대학교 산학협력단 공정 모니터링 방법 및 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6616304B2 (ja) * 2014-07-31 2019-12-04 株式会社半導体エネルギー研究所 半導体の評価方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
CN109155264A (zh) * 2016-04-27 2019-01-04 株式会社神户制钢所 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
JP6957134B2 (ja) * 2016-07-21 2021-11-02 株式会社半導体エネルギー研究所 酸化物半導体の評価方法
KR20180080930A (ko) 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
TWI727141B (zh) 2017-02-10 2021-05-11 環球晶圓股份有限公司 用於評估半導體結構的方法
CN109243992B (zh) * 2018-07-26 2020-10-27 华南理工大学 一种检测tft中通过溶液法所制备的绝缘层的质量的方法
JP7145826B2 (ja) * 2019-08-27 2022-10-03 三菱電機株式会社 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置
KR102410310B1 (ko) * 2021-05-03 2022-06-22 (주) 엔지온 검출 유니트 및 이를 구비하는 반도체 필름층 검사 장치 및 이를 이용한 검사 방법
KR20230144174A (ko) * 2022-04-06 2023-10-16 동국대학교 산학협력단 반도체 소자의 분석 방법 및 이를 위한 분석 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191123A (ja) 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
US8530891B2 (en) * 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
DE112010003968B4 (de) 2009-10-06 2016-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Einrichtung und Verfahren zum Messen einer Halbleiterladungsträgerlebensdauer
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5814558B2 (ja) 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN102313849B (zh) * 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5759425B2 (ja) 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146213A1 (ko) * 2022-01-28 2023-08-03 연세대학교 산학협력단 공정 모니터링 방법 및 장치

Also Published As

Publication number Publication date
JP2015130404A (ja) 2015-07-16
EP2944948A1 (en) 2015-11-18
EP2944948B1 (en) 2017-08-16
HUE036873T2 (hu) 2018-08-28
US10090208B2 (en) 2018-10-02
US20150371906A1 (en) 2015-12-24
EP2944948A4 (en) 2016-08-03
WO2014109343A1 (ja) 2014-07-17
KR101775803B1 (ko) 2017-09-06
CN105026918A (zh) 2015-11-04
JP6152348B2 (ja) 2017-06-21
CN105026918B (zh) 2018-06-01
TWI544214B (zh) 2016-08-01
TW201443426A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
KR101775803B1 (ko) 산화물 반도체 박막의 평가 방법, 및 산화물 반도체 박막의 품질 관리 방법, 및 상기 평가 방법에 이용되는 평가 소자 및 평가 장치
JP5798669B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
US9316589B2 (en) Method for evaluating oxide semiconductor thin film, and method for quality control of oxide semiconductor thin film
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
KR101923798B1 (ko) 산화물 반도체 박막의 표면에 보호막을 갖는 적층체의 품질 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP7078525B2 (ja) 薄膜トランジスタのストレス耐性の予測方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right