TWI486466B - An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor - Google Patents

An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor Download PDF

Info

Publication number
TWI486466B
TWI486466B TW101145272A TW101145272A TWI486466B TW I486466 B TWI486466 B TW I486466B TW 101145272 A TW101145272 A TW 101145272A TW 101145272 A TW101145272 A TW 101145272A TW I486466 B TWI486466 B TW I486466B
Authority
TW
Taiwan
Prior art keywords
film
thin film
atomic
oxide
igzo
Prior art date
Application number
TW101145272A
Other languages
English (en)
Other versions
TW201341549A (zh
Inventor
Kenta Hirose
Toshihiro Kugimiya
Takeaki Maeda
Hiroaki Tao
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201341549A publication Critical patent/TW201341549A/zh
Application granted granted Critical
Publication of TWI486466B publication Critical patent/TWI486466B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

薄膜電晶體之半導體層用氧化物薄膜,薄膜電晶體及顯示裝置
本發明係有關液晶顯示器或有機發光二極體顯示器等顯示裝置所使用之薄膜電晶體的半導體層用氧化物薄膜、具備該薄膜之薄膜電晶體、及具備該薄膜電晶體之顯示裝置。
非晶質氧化物半導體,相較於廣泛使用的非晶矽(a-Si)係具有較高的載子遷移率,光學能隙(Optical Band Gap)較大,且能以低溫成膜,故十分期待運用於大型、高解析度、需要高速驅動的次世代顯示器,或耐熱性低的樹脂基板等。
氧化物半導體當中,特別以含有銦(In)、鎵(Ga)、鋅(Zn)、及氧之非晶質氧化物半導體(In-Ga-Zn-O,以下或稱「IGZO」)具有非常高的載子遷移率,故備受運用。例如專利文獻1中即揭示一種氧化物半導體,當將In、Ga、Zn的成分比(原子數)控制在0~1時,該氧化物半導體的密度會受到適當地控制。此外,非專利文獻1及2中揭示一種將In:Ga:Zn=1.1:1.1:0.9(原子%比)的氧化物薄膜使用於薄膜電晶體(TFT)的半導體層(活性層)之物。
[先前技術文獻] [專利文獻]
專利文獻1:日本特開2008-277326號公報
[非專利文獻]
非專利文獻1:《固體物理》、VOL44、P621(2009)
非專利文獻2:《Nature》、VOL432、P488(2004)
將氧化物薄膜用作為薄膜電晶體(TFT)的半導體層之情形下,不僅要求載子濃度高,還要求TFT的切換特性(或稱「TFT特性」)優良。具體來說,除了要求遷移率高之外,還要求(1)導通電流(對閘極電極與汲極電極施加正電壓時之最大汲極電流)高、(2)截止電流(分別對閘極電極施加負電壓、對汲極電極施加正電壓時之汲極電流)低、(3)SS(Subthreshold Swing次臨界擺幅,即使汲極電流上升1位數所需之閘極電壓)值低、(4)長時間承受電壓或光照射之負載(應力)時的臨界值(對汲極電極施加正電壓、對閘極電極施加正負任一電壓時,開始流通汲極電流之電壓,亦稱為臨界值電壓)不變化而呈穩定(意指在基板面內均一)等。
在含有In、Ga及Zn之氧化物薄膜(IGZO膜)成膜之際,基於容易形成成分或膜厚的面內均一性優良之薄膜等理由,係廣泛應用濺鍍法。然而,本發明團隊調查以濺 鍍法形成之IGZO膜的特性,發現其無法得到足夠的TFT特性或應力耐性。
本發明係有鑑於上述情事而創作者,其目的在於提供一種氧化物薄膜(IGZO膜),適用於TFT特性或應力耐性良好的薄膜電晶體。
達成上述課題之本發明,為一種薄膜電晶體之半導體層用氧化物薄膜,其要旨為:前述氧化物薄膜,含有In、Ga及Zn,且當以X射線光電子能譜法測定從前述氧化物薄膜的最表面至膜厚方向7nm為止之膜表層部、以及從前述最表面至膜厚方向10nm~15nm之膜內部時,前述膜表層部的In含有量(原子%)平均值,相對於前述膜內部的In含有量(原子%)平均值,係為1.5倍以下。
此外,本發明另外的較佳實施態樣為,前述膜表層部的Ga含有量(原子%)平均值,相對於前述膜內部的Ga含有量(原子%)平均值,為0.5倍以上;及前述膜表層部的Zn含有量(原子%)平均值,相對於前述膜內部的Zn含有量(原子%)平均值,為0.8~1.3倍。
本發明較佳之實施態樣中,上述半導體層用氧化物薄膜,係將半導體層用氧化物於250~450℃進行5分鐘~4小時加熱處理而得到。
本發明還包含一種薄膜電晶體,其具備上述任一者之 薄膜電晶體之半導體層用氧化物薄膜。
本發明還包含具備上述薄膜電晶體之顯示裝置。
按照本發明,能夠提供一種TFT特性或應力耐性優良之薄膜電晶體的半導體層用氧化物薄膜。
本發明團隊為解決上述問題而反覆研究之結果,發現以濺鍍法成膜時,In會在IGZO膜的表面側偏析(濃化),在該表面側偏析之In會導致TFT特性惡化。
經本發明團隊檢討之結果,認為In會在膜表面側偏析的原因如下。也就是說,In的融點低,且容易與氧結合形成In氧化物導電體。因此,若使用含In-Ga-Zn之濺鍍靶材來濺鍍,則In即使是在比起膜內部而言與氧之結合容易不穩定的膜表面,仍容易與氧結合,且如後述般,在膜表面與氧的結合力,In會比Ga來得高,故認為膜表面側的In含有量會增加。
又發現,在從膜最表面至膜厚方向7nm為止之位置(膜表層部)、以及在從膜最表面至膜厚方向10nm~15nm之位置(膜內部),成分的構成比例偏差會變大,一旦In在膜表層部偏析,則生成之載子陷阱(Carrier Traps)會變多,薄膜電晶體的TFT特性會降低。推測這是因為若In存在過剩,則陷阱能階會變多所致。詳言 之,可以認為當In過度偏析時,施體(Donor)會變多,一旦補充給施體之電子在傳導帶被激發而成為傳導電子,那麼施體便會失去電子而成為離子化(帶電)狀態,故被光激發的電子會被該帶電所捕捉(陷落),使得TFT特性惡化。
鑑此,本發明中發現,使IGZO膜的膜表層部的In含有量(原子%)平均值(表面In濃度)、與膜內部的In含有量(原子%)平均值(內部In濃度)的差(以「表面In濃度/內部In濃度」作為表示In偏析程度之指標,亦記述為「In濃度差」)落在1.5倍以下,藉此解決上述問題,能夠提供一種氧化物薄膜(IGZO膜),適用於發揮優良TFT特性之薄膜電晶體的半導體層,進而完成本發明。
為何消除上述In濃度差(In偏析)能使TFT特性提升,目前雖還不清楚其詳細機制,但研判是當IGZO膜的表面In濃度與內部In濃度的差縮小,則在IGZO膜中會有抑制載子陷阱產生之效果,亦即抑制剩餘電子的發生成因。也就是說,可認為藉由縮小膜表面In濃度與內部In濃度的差,載子陷阱會減少,IGZO氧化物會成為具有穩定之構造,而對於電壓或光等的應力之應力耐性等亦會提升。
如果IGZO膜的表面In濃度與內部In濃度的差較大,則如上述般會產生載子陷阱,TFT特性會惡化。是故,In濃度差要儘可能小,愈接近1愈理想,具體而言是 做成1.5倍以下,較佳為1.4倍以下。最佳為1倍。
另,本發明中係將膜表層部定義為從膜最表面(0nm)至膜厚方向7nm之範圍,其理由是在該範圍內In的濃化(或Ga從膜表面脫離)特別容易發生,而對TFT特性造成影響。又,在超過膜厚方向7nm的範圍內,成分大致穩定,從改善膜特性的觀點看來,使膜表層部的In含有量平均值近似於膜內部(具體而言是從最表面至膜厚方向10~15nm)的In含有量平均值較理想,故設定了上述In濃度差的值。
接下來,說明IGZO膜中所含之Ga。本發明中,除了上述In濃度差之外,一併抑制Ga濃度差較理想。此處所謂「Ga濃度差」,係指IGZO膜的膜表層部的Ga含有量(原子%)平均值(表面Ga濃度)、以及膜內部的Ga含有量(原子%)平均值(內部Ga濃度)的差(以「表面Ga濃度/內部Ga濃度」表示)。膜表層部的Ga含有量(原子%)平均值(表面Ga濃度),相較於膜內部的Ga含有量(原子%)平均值(內部Ga濃度),有偏低的傾向。推測這是因為構成IGZO膜的Ga在膜表面無法充分與氧結合,而會擴散至環境中,故在膜表層部的Ga濃度會降低。其結果,雖然在膜表層部Ga含有量會減少,但可認為伴隨其減少,如上述般在膜表面與氧結合的In量反會增加,導致膜表面的In濃度變得更高,而產生In偏析。是故,從抑制In偏折的觀點看來,表面Ga濃度與內部Ga濃度的差較佳為做成0.5倍以上。更佳為0.6倍以 上。另,Ga濃度差的上限並未特別限定,凡使上述In濃度差落在上述範圍內之值均可採用。
接下來,說明IGZO膜中所含之Zn。Zn與In相比,即使在表面濃化,也不會對TFT特性造成大的影響。是故本發明中,對於構成本發明氧化物薄膜之Zn的膜厚方向濃度基本數據(profile)並未特別規定,但從膜中的金屬元素合計含有量(原子%)減去In與Ga合計量(原子%)之值,幾乎該當於Zn含有量(原子%)。因此,從將上述In濃度差或Ga濃度差控制在適當範圍以使TFT特性提升的觀點看來,膜表層部的Zn含有量(原子%)平均值(表面Zn濃度),相對於膜內部的Zn含有量(原子%)平均值(內部Zn濃度),以0.8~1.3倍為佳。更佳為0.9~1.1倍。
下文中,IGZO膜的膜表層部的Zn含有量(原子%)平均值(表面Zn濃度)、以及膜內部的Zn含有量(原子%)平均值(內部Zn濃度)的差(以「表面Zn濃度/內部Zn濃度」表示),亦稱為「Zn濃度差」。
IGZO膜中所含的上述In、Ga及Zn之各(金屬元素)濃度,係以後述之X射線光電子能譜法(XPS法)測定。習知XPS法是藉由X光照射來測定放出之光電子的能量分布,而能以非破壞方式檢測試料表面的元素種類、存在量、化學鍵等之方法。
具體來說,使用X射線光電子能譜裝置,對於膜最表面實施廣域光電子能譜之定性分析,其後藉由Ar+ 電漿從 表面朝深度方向濺鍍,每隔一定深度,測定膜的構成元素以及在最表面檢測到的元素之窄域光電子能譜。如此便能算出在各深度得到之窄域光電子能譜的面積強度比,以及從相對靈敏度係數算出深度方向成分分布(原子%)。
接下來,說明構成本發明氧化物之成分,即金屬元素(In、Ga及Zn)。
針對上述金屬元素(In、Ga及Zn),各金屬元素間的比率,只要含有這些金屬元素的氧化物(IGZO)是具有非晶質相,且在可顯現半導體特性的範圍內,則並未特別限定。IGZO本身係為周知,可形成非晶質相之各金屬元素比率(詳言之為InO、GaO、ZnO之各莫耳比),例如已由前述非專利文獻1所記載。又,其中具代表性之成分者,In:Ga:Zn的比(原子%比)例如為2:2:1或1:1:1;但若考量原料成本等,則以高價的In或Ga含有量較少之In:Ga:Zn比為1:1:1者較受推崇。不過,In:Ga:Zn的比並不嚴格限定為1:1:1,亦可變動各金屬元素之比率,但若各金屬元素的比率大幅相異,或是Zn或In的比率極端地變高時,則會發生難以以濕蝕刻加工,或不會顯現電晶體特性等問題,故各金屬元素比率的變動幅度,理想是落在上述比率±20%的範圍內為佳,在±10%的範圍內較佳,在±5%的範圍內更佳。本發明之氧化物係含有上述In、Ga及Zn,較佳是由In、Ga及Zn所構成,剩餘部分為不可避免之雜質。
以上已說明本發明之氧化物。接下來,說明含有In、 Ga及Zn之氧化物半導體膜(IGZO膜)的製造方法。
IGZO膜是在基板上直接或隔著其他層(例如閘極絕緣膜)而設置。IGZO膜是於濺鍍法中使用IGZO的多結晶燒結體的濺鍍靶材(以下或稱「靶材」)來成膜。
作為濺鍍法所使用之靶材,可以使用含有前述元素,且與所需氧化物具有同一成分之濺鍍靶材(單一靶材),或者亦可使用2個以上成分相異之複數個靶材,以得到規定成分之氧化物。具體來說,作為靶材,係使用由In、Ga及Zn所構成,剩餘部分為不可避免雜質之氧化物靶材。又,在濺鍍時,可單獨使用IGZO靶材,或者亦可使用使成分相異之濺鍍靶材同時放電之Co-Sputter(交互濺鍍)法來成膜。靶材例如可以粉末燒結法來製造。
又,本發明中,使上述IGZO膜成膜時,前述膜表層部的In含有量(原子%)平均值,相對於膜內部的In含有量(原子%)平均值係為1.5倍以下(較佳為使Ga濃度差為0.5倍以上、使Zn濃度差為0.8~1.3倍),但為了使這樣的IGZO膜成膜,將濺鍍條件、及成膜後的(前)退火處理條件控制成如下較佳。
首先,說明濺鍍條件。作為濺鍍條件,適當地控制成膜時的氣體壓力、對濺鍍靶材投入之功率、氣體流量、環境等較佳。
舉例來說,藉由控制成膜時的氣體壓力,濺鍍原子會在基板(膜)表面上擴散,而能夠填補膜上的孔或間隙等容易發生缺陷之處。為使濺鍍原子產生表面擴散,較佳為 0.1 mTorr以上、更佳為0.5 mTorr以上。另一方面,若成膜時的氣體壓力過高,則濺鍍原子在與基板(膜)表面衝撞之前便會喪失衝撞能量,濺鍍原子會散射。是故,理想是控制在3 mTorr以下較佳,2 mTorr以下更佳。
此外,投入功率愈高愈好,在DC(直流濺鍍)或RF(射頻濺鍍)下推薦設定在大致0.5W/cm2 以上。
使用上述靶材濺鍍時,理想是一面導入氬(Ar)與氧(O2 )一面進行反應性濺鍍。氧添加量可因應濺鍍裝置的構成或靶材成分等而適當控制即可,但大致添加氧氣量以使氧化物半導體的載子濃度成為1015 ~1016 cm-3 為佳。氧添加量以添加流量比表示時,例如推薦設為O2 /(Ar+O2 )=2~8%。
基板溫度並未特別限定,理想是以20℃以上、200℃以下為佳,室溫左右(大致20℃以上、25℃以下)更佳。
如上述般成膜之氧化物的較佳膜厚為10nm以上、300nm以下,更佳為15nm以上、200nm以下。
又,本發明中,如上述般使IGZO膜成膜後,必須以規定之條件施以退火處理。本明細書中所謂退火處理,係指用來改善IGZO膜膜質之熱處理,包含所有IGZO膜受加熱之處理。舉例來說,如後述實驗例2般,包含使IGZO膜成膜後,在使源極電極/汲極電極(S/D)等配線膜成膜之前,進行以IGZO膜改質為目的之退火處理(前退火)。又或者是,如後述實驗例3般,還包含使IGZO膜成膜後,在使用來保護IGZO膜表面之蝕刻停止層 (Etch Stopper Layer)成膜之前,進行以IGZO膜改質為目的之退火處理(前退火)。一般認為,藉由形成蝕刻停止層,能有效防止IGZO膜中的Zn元素脫離等。除上述外,作為IGZO膜受加熱之其他處理,例如還包含圖樣化後之熱處理,或伴隨絕緣膜等其他膜成膜之加熱處理等。藉由施以退火處理,能減低在IGZO膜表層部濃化之In量(原子%)。其結果,一般認為能隙內的能階密度會減低等,IGZO膜的膜質變得良好,TFT特性或應力耐性會提升。
退火處理的環境只要是含氧環境即可,例如大氣環境下、或含氧之水蒸氣環境等。從提高氧供給量以有效率地減低膜表層部之In量的觀點看來,水蒸氣環境係為合適。水蒸氣環境的情形下,理想是適當地控制含有之氧氣量。另,構成水蒸氣環境時,只要在密封容器(例如石英玻璃管等)內導入水蒸氣與氧氣以置換環境即可,此時裝置內的壓力可為大氣壓。
退火處理的溫度若過低可能會發生氧缺陷,故訂為250℃以上為佳、300℃以上較佳。另一方面,若溫度變得過高則Zn會擴散至環境中,膜中濃度會降低,故訂為450℃以下為佳、400℃以下較佳。
退火處理的時間,必項在上述溫度域下處理規定時間,以得到所需效果。詳言之,會因退火處理的溫度而可能有所出入,但5分鐘以上為佳、30分鐘以上較佳、1小時以上更佳;而以4小時以下為佳、3小時以下較佳。若 退火處理時間過短,則無法獲得充分減低IGZO膜表層部的In濃度之效果;另一方面,若退火處理時間過長,則效果會飽和而降低生產性,並不理想。
另,從改善氧缺陷的觀點看來,理想是對退火處理後的冷卻工程環境也進行控制。也就是說,冷卻過程中,控制成含有O2 及/或OH之環境(例如水蒸氣),藉此能夠減低氧缺陷。
本發明著眼於膜表層部與膜內部之In濃度差,藉由消除In濃度差,以提供一種IGZO膜,其載子陷阱等缺陷減少,且具有良好的表面性狀。因此,若將本發明的IGZO膜用作為TFT的半導體層,會顯現優良的TFT特性。是故,本發明之IGZO膜能合適地利用作為TFT的半導體層。
本發明還包含具備上述半導體層之TFT。TFT可為各種周知之物,例如只要在基板上至少具有閘極電極、閘極絕緣膜、上述IGZO膜的半導體層、源極電極、汲極電極即可,其構成凡是一般所用者,並未特別限定。
本發明還包含具備上述TFT之顯示裝置。顯示裝置例如包含液晶顯示器或有機發光二極體顯示器等。
本申請案基於2011年12月2日申請之日本國專利申請案第2011-264746號之優先權,並主張其利益。2011年12月2日申請之日本國專利申請案第2011-264746號的說明書所有內容,均在本願中援用以為參考。
[實施例]
以下列舉實施例以進一步具體說明本發明,但本發明當然不因下述實施例而受到限制,在符合前、後述要旨之範圍內,自可加以適當變更而實施,它們均包含在本發明之技術範圍中。
實驗例1
本實驗例中,如下述般製造試料1(習知例)、試料2(本發明例)、試料3(習知例),並測定In濃度差、Ga濃度差、Zn濃度差。
(試料1)
在低電阻Si基板(SUMCO公司製:結晶方位<100>、電阻值0.03Ωcm以下、直徑100mm)上,依下述IGZO成膜條件使IGZO膜(膜厚40nm)成膜,得到試料1(初鍍:as-deposited)。
(試料2)
如同試料1般,在低電阻Si基板上使IGZO膜(膜厚:40nm)成膜。對得到的IGZO膜進行退火處理。退火處理,是在大氣壓下於水蒸氣環境中(H2 O分壓50%:將O2 以1L/分置換之容器內),以350℃進行30分鐘,得到試料2(水蒸氣退火處理)。
(試料3)
如同試料1般,在低電阻Si基板上使IGZO膜(膜厚:40nm)成膜。將得到的IGZO膜於蝕刻液(Nagase ChemteX公司製磷硝酸系液「AC101」):純水=100:7稀釋)中浸漬5秒後使其乾燥,得到試料3(AC101)。另,試料3是在半導體層製造工程中模擬對薄膜造成的製程損傷後,才進行蝕刻液浸漬。
IGZO膜成膜條件
.濺鍍靶材成分:In:Ga:Zn=1:1:1(原子%比)
.靶材尺寸:4英吋×5mm
.濺鍍裝置:ULVAC公司製「CS-200」
.濺鍍方法:DC濺鍍
.基板溫度:室溫
.成膜功率:200W
.氧分壓:O2 /(Af+O2 )=4%
.氣體壓力:1 mTorr
(XPS分析)
如上述般得到的試料1~3的IGZO膜中的In、Ga、Zn各含有量(原子%)於深度方向之分布,以XPS(X-ray Photoelectron Spectroscopy)法分析(測定條件如下所述)。具體來說,係使用Physical Electronics公司製X射線光電子分光裝置Quantera SXM,於最表面實施廣域光電子能譜之定性分析。其後,藉由Ar+ 濺鍍從表面朝深 度方向蝕刻,每隔一定深度,測定膜的構成元素以及在最表面檢測到的元素之窄域光電子能譜。算出在各深度得到之窄域光電子能譜的面積強度比,以及從相對靈敏度係數算出深度方向成分分布(原子%)。另,In、Ga、Zn之各成分分布(原子%),係藉由In=In/(In+Ga+Zn)、Ga=Ga/(In+Ga+Zn)、Zn=Zn/(In+Ga+Zn)來算出。結果如表1及圖1~3所示。
測定條件
.X射線源:Al Kα(1486.6eV)
.X射線輸出:25W
.X射線光束徑:100μm
.光電子量測角(take-off angle):45°
.裝置:Quantera SXM
Ar+ 濺鍍條件
.入射能量:1keV
.光柵(Raster):2mm×2mm
.濺鍍速度:1.83nm/分(SiO2 換算)
.濺鍍深度全部為SiO2 換算之深度。
由表1及圖1~3可知,有施以退火處理之試料2(本發明例),相較於原始成膜(初鍍)之試料1(習知例)、及初鍍加上製造損傷之試料3(習知例),其In濃度差較小。
另,試料3的In濃度差比試料1來得大,推測這是因蝕刻液浸漬對膜表層部造成損傷所導致。
此外,參照Ga濃度差及Zn濃度差,發現試料1的Ga及Zn濃度差係比試料2還低。這是因為試料1的膜表層部的In含有量較多,故相對地Ga及Zn含有量就變少了。試料2的Zn濃度差相較於其他試料雖然變高,但這是因為試料2的膜表層部的In含有量受到抑制之結果,相對地Zn含有量就變多了。另,後述實驗例2揭示,即使Zn濃化也不會對膜表面性狀帶來太大影響,TFT特性亦優良。試料3的Zn濃度差雖然得到抑制,但這是因為試料3的膜表層部的In含有量較多,相對地Zn含有量就變少了。
實驗例2
本實施例中,調查IGZO膜中的In濃度差對於TFT特性會造成什麼樣的影響。詳言之,係使用與上述實驗例1所用的試料1、試料2具有相同In濃度差之IGZO膜,製作如圖6所示之薄膜電晶體(TFT),並評估TFT特性。以下之試料4係對應於上述實驗例1之試料1,以下之試料5對應於上述實驗例1之試料2。
(試料4、5)
首先,在玻璃基板(Corning公司製「Eagle 2000」、直徑100mm×厚度0.7mm)1上使Mo薄膜100nm成膜以作為閘極電極2、及使SiO2 (200nm)成膜以作為閘極絕緣膜3。閘極電極2係使用純Mo之濺鍍靶材,以DC濺鍍法形成。濺鍍條件訂為,成膜溫度:室溫、成膜功率密度:3.8W/cm2 、載子氣體:Ar、成膜時之氣體壓力:2 mTorr、Ar氣體流量:20 sccm。閘極絕緣膜3係使用電漿CVD法,依載子氣體:SiH4 與N2 O之混合氣體、功率:100W、成膜溫度:300℃之條件成膜。
接下來,以獲得上述實驗例1的試料1(習知例)之相同IGZO膜成膜條件,使IGZO膜4成膜(僅初鍍)。使IGZO膜成膜後,藉由微影技術及濕蝕刻進行圖樣形成。作為濕蝕刻液,係使用氧化物半導體用的草酸系濕蝕刻液,即關東化學公司製「ITO-07N」。圖樣形成後,在適當地受蝕刻之試料上形成源/汲極電極5(試料4)。
另一方面,試料5係如同上述試料4般使IGZO膜成膜,藉由微影技術及濕蝕刻進行圖樣形成後,在大氣壓下於水蒸氣環境中(H2 O分壓50%:將O2 以1L/分置換之容器內),以350℃進行30分鐘的退火處理,做出與上述實驗例1的試料2具有相同In濃度差之IGZO膜後,形成源/汲極電極。
源/汲極電極5係使用純Mo,以掀離法(Lift-Off) 形成。具體而言係使用光阻劑進行圖樣形成後,以DC濺鍍法(成膜功率:DC300W)使源/汲極電極用Mo薄膜成膜(膜厚100nm)。接著,在丙酮液中開啟超音波洗淨器除去不要的光阻劑,將TFT通道長度做成10μm、通道寬度做成200μm。
像這樣形成源/汲極電極5後,形成保護膜6。作為保護膜6,係使用SiO2 (膜厚200nm)與SiN(膜厚200nm)之層積膜(合計膜厚400nm)。上述SiO2 及SiN之形成係使用SUMCO公司製「PD-220NL」,以電漿CVD法進行。以N2 O氣體進行電漿處理後,依序形成SiO2 、及SiN膜。SiO2 膜之形成係使用N2 O及SiH4 的混合氣體、SiN膜之形成係使用SiH4 、N2 、NH3 的混合氣體。兩種情形下均訂成膜功率為100W、成膜溫度150℃。
接著,藉由微影技術及乾蝕刻,在保護膜6上形成接觸孔7,以供電晶體特性評估用針測(Probing)之用。接著,使用DC濺鍍法,依載子氣體:氬及氧氣氣體之混合氣體、成膜功率:200W、氣體壓力:5 mTorr條件下使ITO膜8(膜厚80nm)成膜,製作出TFT。
針對如此得到的各TFT(試料4、5),調查其電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)、及載子遷移率(cm2 /Vs)。
(1)電晶體特性之測定
電晶體特性之測定,係使用National Instruments公 司製「4156C」半導體參數分析儀。詳細之測定條件如下。
源極電壓:0V
汲極電壓10V
閘極電壓:-30~30V(測定間隔:0.25V)
汲極電流-閘極電壓特性(Id-Vg特性)結果如圖4、圖5所示。
(2)載子遷移率(場效應遷移率)之測定
載子遷移率(電場效果遷移率),針對Id(Vg-Vth)(Vth=臨界電壓)關係成立之區域(線形區域),由Id(Vg-Vth)的斜率算出。
試料4例子中係使用與上述試料1(習知例)具有相同In濃度差之IGZO膜,如圖4所示,載子遷移率為0.6cm2 /Vs。
另一方面,試料5例子中係使用與上述試料2(本發明例)具有相同In濃度差之IGZO膜,如圖5所示,載子遷移率為5.16cm2 /Vs,顯現出較高的值。
(參考例)
除了將上述實驗例2中的濕蝕刻液(關東化學公司製「ITO-07N」)變更成上述試料3使用之濕蝕刻液(AC101)以外,係如同試料4般製作出TFT,但因未做開關,故無法測定載子遷移率。
實驗例3
本實施例中,製作出如圖7所示之蝕刻停止型TFT,評估保護膜(絕緣膜)形成後之TFT特性及應力耐性。
圖7之TFT與前述實驗例2所製作出圖6的TFT不同,在IGZO膜4上,具有用來保護IGZO膜4表面之蝕刻停止層(ESL)9。一般來說,蝕刻停止層9的形成目的,在於將源/汲極電極5濕蝕刻時,防止IGZO膜4被蝕刻而受到損傷,而在IGZO膜4表面產生缺陷,導致電晶體特性降低。
首先,在玻璃基板(Corning公司製Eagle 2000、直徑100mm×厚度0.7mm)1上依序使Mo薄膜100nm成膜以作為閘極電極2、及使SiO2 (200nm)成膜以作為閘極絕緣膜3。閘極電極2係使用純Mo之濺鍍靶材,以DC濺鍍法形成。濺鍍條件訂為,成膜溫度:室溫、成膜功率密度:3.8W/cm2 、載子氣體:Ar、成膜時之氣體壓力:2 mTorr、Ar氣體流量:20 sccm。此外,閘極絕緣膜3係使用電漿CVD法,依載子氣體:SiH4 與N2 O之混合氣體、成膜功率密度:0.78W/cm2 、成膜溫度:320℃、成膜時之氣體壓力:133Pa之條件成膜。
接下來,將IGZO膜4依下述條件之濺鍍法成膜。
.濺鍍靶材成分:In:Ga:Zn=1:1:1(原子%比)
.靶材尺寸:4英吋×5mm
.濺鍍裝置:ULVAC公司製「CS-200」
.濺鍍方法:DC濺鍍
.基板溫度:室溫
.成膜功率:200W
.氧分壓:O2 /(Ar+O2 )=4%
.氣體壓力:1 mTorr
如上述般將IGZO膜4成膜後,藉由微影技術及濕蝕刻進行圖樣形成。作為濕蝕刻液,係使用氧化物半導體用的草酸系濕蝕刻液,即關東化學公司製「ITO-07N」。
IGZO膜4圖樣形成後,在使源/汲極電極5成膜之前,為提升膜質,進行前退火處理。具體來說,前退火處理是在下述範圍內做各種變化而進行:大氣壓下、於大氣環境中(使用溫度23℃、濕度50%之大氣)或水蒸氣環境中(如同實驗例2,H2 O分壓50%:將O2 以1L/分置換之容器內),溫度:250~400℃、時間:5分鐘~2小時。
接著,藉由電漿CVD法,使保護IGZO膜4的背通道(back channel)之蝕刻停止層(ESL)9成膜。成膜條件為,載子氣體:SiH4 與N2 O之混合氣體、成膜功率密度0.26W/cm2 、成膜溫度:230℃、成膜時之氣體壓力:133Pa。接著,藉由微影技術及乾蝕刻,將蝕刻停止層9形成圖樣。
接著,在IGZO膜4上,使純Mo(膜厚200nm)以濺鍍法成膜以作為源/汲極電極5。純Mo的成膜條件為,投入功率:DC300W,氣體壓力:2 mTorr,基板溫度:室 溫。接著,藉由微影技術,將源/汲極電極5形成圖樣。具體來說,係使用磷酸:硝酸:醋酸=70:2:10(質量比)的混合液所構成之混酸蝕刻液,藉由濕蝕刻加工。
像這樣形成源/汲極電極5後,形成保護膜6。作為保護膜,係使用SiO2 (膜厚100nm)與SiN(膜厚150nm)之層積膜(合計膜厚250nm)。上述SiOx及SiNx之形成,係如同前述閘極絕緣膜3及蝕刻停止層9般進行。SiOx膜之形成係使用N2 O及SiH4 的混合氣體、SiNx膜之形成係使用SiH4 、N2 、NH3 的混合氣體。兩種情形下均訂成膜功率為100W、成膜溫度150℃。
接著,藉由微影技術及乾蝕刻,在保護膜6上形成接觸孔7,以供電晶體特性評估用針測之用。接著,使用DC濺鍍法,依載子氣體:氬及氧氣氣體之混合氣體、成膜功率:200W、氣體壓力:5 mTorr條件下使ITO膜8(膜厚80nm)成膜以作為透明導電膜,製作出圖7之TFT。
本實驗例中,為調查前退火是否有用,除了未進行上述前退火處理以外,係如同上述方法般製作出TFT。
如此得到之各TFT的應力耐性,係如下述般測定、評估。
(應力耐性之評估)
本實施例中,係模擬實際液晶面板驅動時之環境(應力),一面對試料照射光(白色光),一面持續對閘極電極施加負偏壓,進行應力施加試驗。應力施加條件如下。
.源極電壓:0V
.汲極電壓:10V
.閘極電壓:-20V
.基板溫度:60℃
.應力施加時間:2小時
.光源:白色LED(Yang電子System.co.Ltd製、6”Back Light Hot Chuck System YSM-1410)
本實施例中,係將2小時應力施加前後的臨界電壓(Vth)變動值訂為臨界電壓偏移量△Vth(V),以作為TFT特性的應力耐性指標。△Vth(V)愈小,應力耐性愈優良。
此處所謂臨界電壓,概略地說,係指電晶體從關閉狀態(汲極電流低的狀態)轉換成導通狀態(汲極電流高的狀態)時之閘極電壓值。本實施例中,係將當汲極電流為導通電流與截止電流之間1nA附近時之電壓,定義為臨界電壓,並測定各TFT之臨界電壓。
其結果如下。
首先,沒有前退火之TFT(比較例)的△Vth為5.75V,非常地高。
相對於此,進行本發明規定之前退火條件(於250~450℃進行5分鐘~4小時之加熱處理)的情形下,無論是在大氣環境中、水蒸氣環境中的任一者,△Vth最大也會減低至4.25V以下,應力耐性提升。
詳細來說,在大氣環境中時,以250℃進行60分鐘前 退火處理後之△Vth為2.25V;以300℃進行60分鐘前退火處理後之△Vth為1.75V;以350℃進行5分鐘前退火處理後之△Vth為3.75V;以350℃進行30分鐘前退火處理後之△Vth為3V;以350℃進行60分鐘前退火處理後之△Vth為1.25V;以350℃進行120分鐘前退火處理後之△Vth為3V,無論哪一者,相較於上述比較例,△Vth均顯著降低。
同樣的傾向在水蒸氣環境中亦可見到,可知即使環境不同,只要進行本發明規定之前退火處理,應力耐性便會提升。也就是說,在水蒸氣環境中時,以250℃進行60分鐘前退火處理後之△Vth為3.75V;以350℃進行30分鐘前退火處理後之△Vth為3.25V;以350℃進行60分鐘前退火處理後之△Vth為3V;以350℃進行120分鐘前退火處理後之△Vth為3.25V;以400℃進行60分鐘前退火處理後之△Vth為4.25V,無論哪一者,相較於上述比較例,△Vth均降低。
為便於參考,圖8中針對於大氣環境中以350℃、60分鐘進行前退火處理之例子,揭示其臨界電壓的變化量與應力施加時間之關係。
此外,此處雖未記載,但已確認在比本發明規定之退火溫度上限(450℃)還高的溫度下,IGZO膜4中的Zn元素會開始脫離,IGZO膜表面的成分偏差會變大,可觀察到TFT特性或應力耐性降低等。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧IGZO膜
5‧‧‧源/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧ITO膜
9‧‧‧蝕刻停止層
〔圖1〕圖1為由實驗例1之IGZO膜的XPS測定所得之In基本數據。
〔圖2〕圖2為由實驗例1之IGZO膜的XPS測定所得之Ga基本數據。
〔圖3〕圖3為由實驗例1之IGZO膜的XPS測定所得之Zn基本數據。
〔圖4〕圖4為實驗例2(試料4)的汲極電流-閘極電壓特性(Id-Vg特性)結果示意圖。
〔圖5〕圖5為實驗例2(試料5)的汲極電流-閘極電壓特性(Id-Vg特性)結果示意圖。
〔圖6〕圖6為實驗例2中製作之TFT概略說明圖。
〔圖7〕圖7為實驗例3中製作之蝕刻停止型TFT概略說明圖。
〔圖8〕圖8為實驗例3中,針對於大氣環境中以350℃、60分鐘進行前退火(Pre-annealing)處理之例子,其臨界電壓的變化量與應力施加時間之關係示意圖。

Claims (7)

  1. 一種薄膜電晶體之半導體層用氧化物薄膜,屬於薄膜電晶體的半導體層用氧化物薄膜,其特徵為:前述氧化物薄膜含有In、Ga及Zn,且當以X射線光電子能譜法測定從前述氧化物薄膜的最表面至膜厚方向7nm為止之膜表層部、以及從前述最表面至膜厚方向10nm~15nm之膜內部時,前述膜表層部的In含有量(原子%)之平均值,相對於前述膜內部的In含有量(原子%)之平均值,係為1.5倍以下。
  2. 如申請專利範圍第1項之薄膜電晶體之半導體層用氧化物薄膜,其中,前述膜表層部的Ga含有量(原子%)之平均值,相對於前述膜內部的Ga含有量(原子%)之平均值,為0.5倍以上。
  3. 如申請專利範圍第1項之薄膜電晶體之半導體層用氧化物薄膜,其中,前述膜表層部的Zn含有量(原子%)之平均值,相對於前述膜內部的Zn含有量(原子%)之平均值,為0.8~1.3倍。
  4. 如申請專利範圍第2項之薄膜電晶體之半導體層用氧化物薄膜,其中,前述膜表層部的Zn含有量(原子%)之平均值,相對於前述膜內部的Zn含有量(原子%)之平均值,為0.8~1.3倍。
  5. 如申請專利範圍第1~4項中之任一項之薄膜電晶體之半導體層用氧化物薄膜,其中,前述半導體層用氧化物薄膜,係將半導體層用氧化物於250~450℃進行5分鐘 ~4小時之加熱處理而得到。
  6. 一種薄膜電晶體,其特徵為:具備申請專利範圍第1~4項任一項之薄膜電晶體之半導體層用氧化物薄膜。
  7. 一種顯示裝置,其特徵為:具備申請專利範圍第6項之薄膜電晶體。
TW101145272A 2011-12-02 2012-12-03 An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor TWI486466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011264746 2011-12-02

Publications (2)

Publication Number Publication Date
TW201341549A TW201341549A (zh) 2013-10-16
TWI486466B true TWI486466B (zh) 2015-06-01

Family

ID=48535575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145272A TWI486466B (zh) 2011-12-02 2012-12-03 An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor

Country Status (3)

Country Link
JP (1) JP5856559B2 (zh)
TW (1) TWI486466B (zh)
WO (1) WO2013081128A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217137B2 (ja) * 1992-07-28 2001-10-09 株式会社日立製作所 映像信号記録装置、再生装置及び伝送装置
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6235426B2 (ja) * 2014-07-10 2017-11-22 株式会社東芝 半導体装置およびその製造方法
US10516060B2 (en) * 2016-03-11 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809748A (zh) * 2007-09-26 2010-08-18 佳能株式会社 制造氧化物半导体场效应晶体管的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR102142835B1 (ko) * 2009-10-09 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809748A (zh) * 2007-09-26 2010-08-18 佳能株式会社 制造氧化物半导体场效应晶体管的方法

Also Published As

Publication number Publication date
JP2013138197A (ja) 2013-07-11
JP5856559B2 (ja) 2016-02-10
WO2013081128A1 (ja) 2013-06-06
TW201341549A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
JP6043244B2 (ja) 薄膜トランジスタ
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011126093A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2012070675A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
WO2014061638A1 (ja) 薄膜トランジスタ
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees