TW201443426A - 氧化物半導體薄膜之評估方法，及氧化物半導體薄膜之品質管理方法以及使用於前述評估方法的評估元件及評估裝置 - Google Patents

氧化物半導體薄膜之評估方法，及氧化物半導體薄膜之品質管理方法以及使用於前述評估方法的評估元件及評估裝置 Download PDF

Info

Publication number
TW201443426A
TW201443426A TW103100964A TW103100964A TW201443426A TW 201443426 A TW201443426 A TW 201443426A TW 103100964 A TW103100964 A TW 103100964A TW 103100964 A TW103100964 A TW 103100964A TW 201443426 A TW201443426 A TW 201443426A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
evaluation
thin film
semiconductor thin
Prior art date
Application number
TW103100964A
Other languages
English (en)
Other versions
TWI544214B (zh
Inventor
Tomoya Kishi
Kazushi Hayashi
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201443426A publication Critical patent/TW201443426A/zh
Application granted granted Critical
Publication of TWI544214B publication Critical patent/TWI544214B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明提供以非接觸的方式，正確而且簡便地測定氧化物半導體薄膜的壓迫耐性，進行評估(預測/推定)的方法，以及氧化物半導體之品質管理方法。相關於本發明之氧化物半導體薄膜之評估方法，包含：對被形成氧化物半導體薄膜的試料照射激發光及微波，測定藉由前述激發光的照射而改變的前述微波之由前述氧化物半導體薄膜反射的反射波的最大值後，停止前述激發光的照射，測定前述激發光停止照射後前述微波由前述氧化物半導體薄膜反射的反射波的反射率隨時間之變化的第1步驟，以及由前述反射率隨時間之變化，算出對應於激發光停止照射後1μs程度所見的延遲衰減的參數，評估前述氧化物半導體薄膜之壓迫耐性的第2步驟。

Description

氧化物半導體薄膜之評估方法，及氧化物半導體薄膜之品質管理方法以及使用於前述評估方法的評估元件及評估裝置
本發明係關於用於液晶顯示器或有機EL(電致發光)顯示器等顯示裝置的薄膜電晶體(Thin Film Transistor、TFT)之半導體層用氧化物(氧化物半導體薄膜)之評估方法及品質管理方法，以及使用於前述評估方法的評估元件及評估裝置。詳細地說，係關於以非破壞而且非接觸的方式判定/評估氧化物半導體薄膜的壓迫耐性之技術。
非晶質(amorphous)氧化物半導體薄膜，與泛用的非晶質矽(a-Si)相比具有高的載子移動度，光學能帶間隙很大，可以在低溫成膜，所以被期待著適用於要求大型/高解析度/高速驅動的次世代顯示器，或耐熱性低的樹脂基板等。
氧化物半導體薄膜之中，特別以銦(In)、鎵(Ga)、鋅(Zn)、及氧所構成的非晶質氧化物半導 體薄膜(In-Ga-Zn-O、以下亦稱為「IGZO」)，具有非常高的載子移動度，所以適於使用。例如於非專利文獻1及2，揭示了把In：Ga：Zn=1.1：1.1：0.9(原子百分比)之氧化物半導體薄膜使用於TFT之半導體層(活性層)者。此外，在專利文獻1，揭示了包含In、Zn、Sn、Ga等元素與Mo，Mo對非晶質氧化物中的所有金屬原子數之原子組成比率為0.1~5原子百分比的非晶質氧化物，於實施例，揭示了使用把Mo添加於IGZO的活性層之TFT。
然而，氧化物半導體薄膜，已知會因為在成膜步驟、以及其後的熱處理產生種種離散而使特性改變。例如，起因於在成膜步驟產生的晶格缺陷或膜中的氫，而使支配TFT特性的載子濃度大幅改變，容易使TFT特性產生散布。因此，於顯示裝置等的製造步驟，由提高生產性的觀點來看，評估成膜的氧化物半導體薄膜的特性，回饋其結果調整製造條件而進行膜質的品質管理是很重要的。
作為從前的氧化物半導體薄膜的特性評估方法，通常，進行在氧化物半導體薄膜形成閘極絕緣膜或鈍化絕緣膜而賦予電極，而且測定霍爾效果，測定移動度或閾值等特性。然而，在如前所述有賦予電極的必要之接觸型的特性評估方法，要花費賦予電極的時間或成本。此外，在進行賦予電極時，亦有在氧化物半導體薄膜產生新的缺陷的疑慮。由提高製造生產率的觀點來看，尋求著不 需要賦予電極的非接觸型特性評估方法的確立。
在此，作為不賦予電極，以非接觸方式，管理氧化物半導體薄膜的膜質的方法，在專利文獻2，揭示了藉由微波光導電衰減法，定性或者定量地評估氧化物半導體薄膜的移動度的方法。
此外，在使用氧化物半導體薄膜之TFT，不僅要求前述之移動度，也要求對光照射或電壓施加等壓迫的耐性(壓迫耐性)要優異。所謂壓迫耐性，意味著對電晶體等半導體元件，施加例如持續照射光，或是持續施加閘極電壓等壓迫，於汲極電流-閘極電壓特性(IV特性)，閾值電壓(Vth)不會偏移〔亦即，施加壓迫前後的Vth的變化量(△Vth)很少〕。
例如在有機EL(電致發光)顯示器，在使有機EL元件發光的期間，在驅動TFT(薄膜電晶體)的閘極電極持續被施加正電壓，但藉由電壓的施加在閘極絕緣膜與半導體層之界面會有電荷被捕捉(trap)，而有Vth改變，開關特性改變的問題。如此在使用TFT時，藉由電壓施加導致的壓迫(stress)使開關特性改變的話，會招致液晶顯示器或有機EL顯示器等顯示裝置自身的可信賴性降低，所以有提高壓迫耐性的迫切需求。
關於前述壓迫耐性的評估，也受到氧化物半導體薄膜的膜質的影響，所以最好是與前述的移動度同樣，以非接觸方式簡便地進行評估為佳。然而，現在有著不只要進行電極接附，而且實際上必須在長時間的壓迫條 件下進行測定的問題。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2009-164393號公報
〔專利文獻2〕日本特開2012-33857號公報
〔非專利文獻〕
〔非專利文獻1〕固體物理，Vol 44，P621(2009)
〔非專利文獻2〕Nature、Vol 432、P488(2004)
本發明係有鑑於前述情形而完成之發明，其目的在於提供以非接觸的方式，正確而且簡便地測定氧化物半導體薄膜的壓迫耐性(藉由壓迫而產生的閾值電壓的偏移量，△Vth)，進行評估(預測/推定)的方法，及氧化物半導體薄膜的品質管理方法。
本發明之其他目的，在於提供使用於前述評估方法的評估元件及評估裝置。
相關於可以解決前述課題之相關於本發明之氧化物半導體薄膜之評估方法，特徵為包含：對被形成氧 化物半導體薄膜的試料照射激發光及微波，測定藉由前述激發光的照射而改變的前述微波之由前述氧化物半導體薄膜反射的反射波的最大值後，停止前述激發光的照射，測定前述激發光停止照射後前述微波由前述氧化物半導體薄膜反射的反射波的反射率隨時間之變化的第1步驟，以及由前述反射率隨時間之變化，算出對應於激發光停止照射後1μs程度所見的延遲衰減的參數，評估前述氧化物半導體薄膜之壓迫耐性的第2步驟。
於本發明之較佳的實施型態，前述第2步驟，以對應於激發光停止照射後1μs程度所見的微波反射率的延遲衰減的參數以及微波反射率的最大值雙方來評估前述氧化物半導體薄膜的壓迫耐性。
於本發明之較佳的實施型態，前述參數為壽命值。
於本發明之較佳的實施型態，前述氧化物半導體薄膜，包含由In、Ga、Zn、及Sn構成的群所選擇的至少1種以上的元素。
於本發明之較佳的實施型態，前述氧化物半導體薄膜，被成膜於閘極絕緣膜的表面。
於本發明之較佳的實施型態，前述氧化物半導體薄膜，於其表面具有保護膜。
此外，可以解決前述課題之相關於本發明的氧化物半導體薄膜之品質管理方法，其要旨係於半導體製造步驟之任一步驟，是用前述之氧化物半導體薄膜之評估 方法。
此外，於本發明，在半導體製造步驟之任一步驟，使用前述之品質管理方法的氧化物半導體薄膜之品質管理裝置也包含在內。
此外，可以解決前述課題之本發明的評估元件，要旨係使用於前述之任一所記載的評估方法的在基板上被形成氧化物半導體薄膜的評估元件。
於本發明之較佳的實施型態，前述氧化物半導體薄膜，係直接被形成於基板的表面。
於本發明之較佳的實施型態，前述氧化物半導體薄膜，係直接被形成於閘極絕緣膜的表面。
於本發明之較佳的實施型態，於前述氧化物半導體薄膜的表面被形成保護膜。
此外，可以解決前述課題之本發明的評估裝置，係前述任一所記載的評估元件在基板上被排列複數個。
根據本發明的話，可以非接觸的方式，正確而且簡便地評估/預測/測定氧化物半導體薄膜的壓迫耐性(藉由壓迫產生的閾值電壓的偏移量，△Vth)。
藉由把本發明之評估方法，適用於半導體製造步驟之任一步驟，可以進行在TFT之製造製程途中之氧化物半導體薄膜之品質管理。
根據本發明的話，也提供使用於前述各步驟的評估元件及評估裝置。
圖1係顯示實施例1之微波光導電衰減測定結果之圖。
圖2係顯示用於實施例1及2的氧化物半導體TFT的構造之概略圖。
圖3係於實施例1，顯示退火時間，與△Vth或者壽命的關係之圖。
圖4係於實施例2，顯示試料1~3之微波光導電衰減測定結果之圖。
圖5係顯示相關於本發明的評估元件的構成之一例之概略圖。
圖6係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例3的評估元件1。
圖7係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例3的評估元件2。
圖8係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例3的評估元件3。
圖9係顯示相關於本發明的評估裝置的構成之一例之概略圖。
圖10係於實施例3，顯示評估元件1~3之微波光導 電衰減測定結果之圖。
圖11係於實施例4，顯示評估元件1~3之微波光導電衰減測定結果之圖。
圖12係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例1以及實施例5的評估元件。
圖13係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例4的評估元件2。
圖14係概略顯示相關於本發明的評估元件之其他構成之一例，對應於實施例6的評估元件。
圖15係顯示實施例5之微波光導電衰減測定結果之圖，圖15(a)為氧添加量4%，圖15(b)為氧添加量8%的測定結果。
圖16，係於實施例5，顯示退火溫度，與△Vth或壽命之關係之圖，圖16(a)為氧添加量4%，圖16(b)為氧添加量8%的測定結果。
圖17係顯示實施例6之微波光導電衰減測定結果之圖。
圖18係於實施例6，顯示成膜溫度，與△Vth或者壽命的關係之圖。
圖19係顯示實施例7的結果之圖，縱軸為在有無保護層的狀態之峰值比以及壽命之比。
圖20係於實施例8，顯示退火時間與△Vth(圖中為●)、以及預退火時間與τ2(圖中、△)之關係之圖。
圖20(a)係藉由評估2而得到的τ2，圖20(b)係 藉由評估3而得到的τ2。
圖21係顯示實施例9的結果之圖。圖21(a)，係顯示預退火時間與△Vth(圖中為●)，以及預退火時間與參數B(圖中為■)之關係之圖，圖21(b)係顯示預退火時間與△Vth(圖中為●)，以及預退火時間與參數C(圖中為◆)之關係之圖。
相關於本發明之氧化物半導體薄膜之評估方法，包含：對被形成氧化物半導體薄膜的試料照射激發光及微波，測定藉由前述激發光的照射而改變的前述微波之由前述氧化物半導體薄膜反射的反射波的最大值後，停止前述激發光的照射，測定前述激發光停止照射後前述微波由前述氧化物半導體薄膜反射的反射波的反射率隨時間之變化的第1步驟，以及由前述反射率隨時間之變化，算出對應於激發光停止照射後1μs程度所見的延遲衰減的參數，評估前述氧化物半導體薄膜之壓迫耐性的第2步驟。
亦即，本發明，係利用前述專利文獻2所記載的微波光導電衰減法者。具體而言，本發明，特徵係發現藉由前述之專利文獻2的方法所得到的微波的衰減之中，激發光停止照射後1μs程度所見到的延遲微波衰減波形(微波衰減的程度)，與氧化物半導體薄膜的壓迫耐性(△Vth)有密切的相關關係，作為能夠以非接觸方式正確而且簡便地評估/預測/測定壓迫耐性的指標是極有用的。
於本說明書，作為前述「對應於激發光停止照射後1μs程度所見到的延遲衰減的參數」，例如可以舉出微波反射強度成為最大值的1/e2為止的時間；把微波反射強度由最大值的1/e變成最大值1/e2為止的反射波強度衰減曲線予以對數變換之斜率，或者該斜率的倒數的絕對值；激發光停止照射後1μs~2μs程度之反射波強度衰減曲線的斜率，或者該斜率的倒數的絕對值；激發光停止照射後1μs程度所見之微波的反射波強度；把微波的反射波的衰減以2個指數函數之和來表示的場合，所得到的對數變換的斜率之中的比較長者之值，或者是該斜率的倒數的絕對值等等。此處，前述「把微波的反射波的衰減以2個指數函數之和來表示的場合所得到的對數變換的斜率」，意味著例如為後述實施例8的式(1)、式(2)所記載的τ1、τ2。於前述實施例8，前述「把微波的反射波的衰減以2個指數函數之和來表示的場合所得到的對數變換的斜率之中的比較長者之值」，意味著τ2。
前述參數之中，較佳者為把某個範圍之微波反射強度的衰減曲線予以對數變換之後的斜率，或者該斜率的倒數的絕對值。特佳的參數，係為把由最大值的1/e變成最大值1/e2為止的反射波強度衰減曲線予以對數變換之斜率，或者該斜率的倒數的絕對值，以及1μs附近到2μs附近的反射波強度衰減曲線予以對數變換後之斜率，或者該斜率的倒數的絕對值。
本說明書，把前述所有特佳的參數，都定義 為壽命值。在後述的實施例1~9，把如以下所述進行而算出的壽命值，作為「對應於激發光停止照射後1μs程度所見到的延遲衰減的參數」使用。
實施例1~7，實施例8的評估1，及實施例9的評估1：微波反射強度由最大值的1/e變成最大值的1/e2為止的反射波強度予以對數變換後之斜率的倒數(在這些實施例，只記載為「壽命值」)
實施例8的評估2：把微波反射強度以後述之式(1)表示，參數擬合(parameter fitting)時之壽命值τ2
實施例8的評估3：把微波反射強度以後述之式(2)表示，參數擬合時之壽命值τ2
實施例9的評估2：把微波反射率以後述之式(3)表示，參數擬合時之壽命值(在此，為了與其他壽命值區別，記載為壽命值(參數B))。
實施例9的評估3：把微波反射率以後述之式(4)表示，參數擬合時之壽命值(在此，為了與其他壽命值區別，記載為壽命值(參數C))。
此處，前述參數中的「1μs程度」，主旨並非嚴密限定於1μs，也意味著包含激發光停止照射後的反射率衰減變慢(斜率變小)之後的微波反射率的範圍。因此，要根本地規定前述時間是困難的，但例如可以舉出0.5μs~1μs、0.5μs~1.5μs、1μs~2μs等作為代表。
以下，詳細說明本發明之評估方法。作為用於本發明的裝置，例如，可以舉出前述專利文獻2的圖1 所式的壽命測定裝置。前述裝置的說明，已詳述於前述專利文獻2，只需參照該文獻即可。以下，說明根據壽命值之評估方法，但本發明之要旨並不以此為限。
首先，準備被形成氧化物半導體薄膜的試料。
作為前述氧化物半導體薄膜，最好使用包含由In、Ga、Zn、及Sn構成的群所選擇的至少1種以上的元素的非晶質氧化物半導體薄膜。這些元素亦可單獨含有，亦可併用二種以上。具體而言，例如可以舉出In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等。
前述氧化物半導體薄膜的厚度，例如為數十nm~500nm程度為佳。前述厚度的上限，較佳為200nm以下，更佳者為100nm以下。此外，前述厚度的下限，較佳為10nm以上，更佳者為30nm以上。
用於本發明的前述試料，係在基板之上被形成前述氧化物半導體薄膜者。前述基板，可以使用通常用於本發明的技術領域之各種基板，例如可以使用厚度0.7mm程度，大小(寬度)被稱為第1代~第10代的數十cm2到超過數m2的液晶顯示裝置用的玻璃基板等。
對這樣的試料，照射激發光及微波。
對氧化物半導體薄膜試料照射激發光的話，被氧化物半導體薄膜吸收而產生過剩載子(激發載子)。 此時，在過剩載子密度增加的同時其消失速度也增加，在載子注入速度與消失速度變成相等時，過剩載子密度為一定之峰值。接著該過剩載子的生成與消滅的速度變成相等時飽和而成為維持一定的值。在該狀態停止激發光的照射的話，由於過剩載子的再結合、消滅而使過剩載子減少，最終回到激發光照射前之值的過程係屬已知。
可以利用這樣的微波光導電衰減法，藉由測定壽命值而評估氧化物半導體薄膜的壓迫耐性的原因，應該是基於以下的理由。
被照射於氧化物半導體薄膜試料的微波，係以根據氧化物半導體薄膜的自由載子密度決定的電阻率之反射率來反射。藉由激發光的照射而產生過剩載子時，氧化物半導體薄膜的電阻率會減少，所以伴隨著該電阻率的減少而微波的反射率增加。此外，藉由激發光停止照射，隨著過剩載子數減少而電阻率上升，所以微波的反射率減少。
本來，微波的反射波的強度，受到藉由激發光的照射而在測定部位產生的過剩載子的影響，其影響程度，也依存於試料中的缺陷等的程度。亦即，照射於氧化物半導體薄膜試料的微波的反射波的強度，藉由激發光的照射而一時變強之後衰減。過剩載子藉由再結合而減少，但試料中缺陷等很多的話，過剩載子會被缺陷所捕獲，妨礙載子的再結合，所以壽命值會變長。另一方面，壓迫耐性也會受到載子捕獲影響，所以壽命值越長，就可以評估 壓迫耐性越低(亦即△Vth變大)。
亦即，可以對被形成氧化物半導體薄膜的試料照射激發光及微波，測定藉由激發光的照射而改變的微波由氧化物半導體薄膜反射的反射波之最大值(峰值)之後，停止激發光的照射，測定由停止照射激發光後微波由氧化物半導體薄膜反射的反射波的反射率變化，由測定之值算出壽命值，藉以評估氧化物半導體薄膜的壓迫耐性。
以上，詳述了相關於本發明的氧化物半導體薄膜之評估方法。
於本發明，也包含把前述評估方法，適用於半導體製造步驟之任一步驟，而進行氧化物半導體薄膜之品質管理的方法。藉由把這樣之前述評估方法適用於前述製造步驟之任一步驟，可以把評估氧化物半導體薄膜的電氣特性(壓迫耐性)的結果與以反饋，調整製造條件等而進行膜質的管理，所以可以適切地進行氧化物半導體的品質管理。
此處，前述「任一步驟」，意味著半導體製造步驟之任意的步驟。根據本案發明人等檢討的結果，得知作為對壓迫耐性造成影響的製造步驟，有(i)閘極絕緣膜的成膜步驟、(ii)氧化物半導體薄膜的成膜步驟、(iii)前述氧化物半導體薄膜成膜後的熱處理(預退火，pre-annealing)步驟、(iv)能夠被形成於氧化物半導體薄膜的表面的保護膜之成膜步驟等，例如於這些步驟適用前述評估方法的話，可以精度佳地管理氧化物半導體薄膜 的品質。
此處，於前述保護膜(鈍化絕緣膜)，包含直接保護氧化物半導體薄膜的表面之保護膜(蝕刻停止層)，以及進而保護該保護膜的表面之用的保護膜(最終保護膜)雙方(參照後述之圖8)。
具體而言，例如往基板上形成閘極絕緣膜後(或者不形成閘極絕緣膜而直接地)形成氧化物半導體薄膜，其後進行前述評估方法亦可。或者是對著往基板上(或者閘極絕緣膜上)形成的氧化物半導體薄膜，進行例如根據氧或水蒸氣之熱處理(預退火處理)之後進行前述評估方法亦可，或者是在保護膜(鈍化絕緣膜)形成之前進行亦可。進而，前述評估方法，亦可在前述製造步驟之一步驟(單點，one point)進行，亦可在二個以上的步驟(複數點)進行。藉著如後者那樣再2個以上的步驟適用本發明的評估方法，可以測定氧化物半導體薄膜的面內分布(面內之Vth的散佈(dispersion))。
在本發明，例如在：於基板上形成氧化物半導體薄膜的場合；形成閘極絕緣膜後，於其上形成氧化物半導體薄膜的場合；形成氧化物半導體薄膜後(又，於氧化物半導體薄膜之形成前形成閘極絕緣膜亦可，不形成亦可)、進行熱處理(預退火)的場合；或者是，於前述任一之後，在所得到的氧化物半導體薄膜之上形成保護膜(也包括進而保護該保護膜的最終保護膜)的場合；或者是，於其後進行熱處理(對應於前述之預退火，被稱為後 退火(post-annealing))的場合等，可以適用本發明之評估方法。
使用本發明的評估方法的話，於氧化物半導體薄膜的材料開發階段，可以簡易而短時間地，而且以低成本來評估種種組成或濃度的氧化物半導體薄膜的壓迫耐性。此外，使用本發明的評估方法的話，於液晶顯示裝置等製造生產線，可以線上(in-line)短時間地評估氧化物半導體薄膜的電氣特性，進而以非接觸的方式進行，所以可達成生產率的提高等，提高生產性，適切地進行氧化物半導體的品質管理。
於本發明，也包含使用於前述任一記載之評估方法的評估元件。前述評估元件，係於基板之上被形成氧化物半導體薄膜者，係由對應於前述之(i)~(iv)步驟等所代表的「任一步驟」之構成所構成的。
具體而言，例如可以舉出(a)氧化物半導體薄膜直接被形成於基板的表面者，(b)氧化物半導體薄膜直接被形成於閘極絕緣膜的表面者，(c)在前述(a)或者前述(b)的氧化物半導體薄膜的表面被形成保護膜(保護膜，包括圖8記載的蝕刻停止層或最終保護膜等)者等等。
本發明之評估元件，如記載於前述(a)或者前述(b)那樣，在基板或閘極絕緣膜的表面直接被形成氧化物半導體薄膜是很重要的。亦即，於氧化物半導體薄膜之正下方不存在金屬電極(例如閘極電極)。氧化物半 導體薄膜的正下方存在閘極電極等的話，閘極電極的自由載子(電子)多達1018cm-3以上，對於前述微波的反射率，該閘極電極的影響會比較大(變成優位)。
相關於本發明的評估元件的構成之一例顯示於圖5~8、12~14。如圖5~8所示，於氧化物半導體薄膜的正下方不設置金屬電極。
其中，例如圖5是在玻璃基板等基板上依序形成閘極絕緣膜以及氧化物半導體層者，對應於在後述的實施例2製作的壽命測定用試料1(沒有氧化物半導體薄膜之圖案化)。
圖6是在玻璃基板等基板上依序形成閘極絕緣膜及氧化物半導體薄膜之後，將氧化物半導體層圖案化者，對應於後述之實施例3的評估元件1。
圖7係於玻璃基板等基板上依序形成閘極絕緣膜、被圖案化的氧化物半導體層以及被圖案化的保護膜(蝕刻停止層)者，對應於後述的實施例3的評估元件2。
圖8係於玻璃基板等基板上依序形成閘極絕緣膜、被圖案化的氧化物半導體層、被圖案化的保護膜(蝕刻停止層)、最終保護膜者，對應於後述的實施例3的評估元件3。
圖12係於玻璃基板等基板上形成氧化物半導體層者，對應於後述的實施例1及實施例5。
圖13係於玻璃基板等基板上依序形成閘極絕 緣膜、氧化物半導體層以及保護膜(蝕刻停止層)者，對應於後述的實施例4的評估元件2。
圖14係於玻璃基板等基板上依序形成氧化物半導體層以及保護膜(蝕刻停止層)者，對應於後述的實施例6。
進而於本發明，也包含前述任一記載之評估元件被配置複數個於基板上之評估裝置。
圖9係顯示前述評估裝置的構成之一例之概略圖。如圖9所示，在量產生產線使用的玻璃基板上，規則排列而設置複數個評估元件。藉由使用這樣的評估裝置，可以測定氧化物半導體薄膜之品質管理〔基板面內分布(面內之Vth之散佈(dispersion)、基板間分布(基板間之Vth之散佈〕。
本發明根據2013年1月11日提出申請的日本專利申請案第2013-004061號、2013年3月26日提出申請的日本專利申請案第2013-065193號、2013年12月3日提出申請的日本專利申請案第2013-250627號主張優先權的利益。2013年1月11日提出申請的日本專利申請案第2013-004061號、2013年3月26日提出申請的日本專利申請案第2013-065193號、2013年12月3日提出申請的日本專利申請案第2013-250627號之各申請案的說明書全部內容，供參考而援用於本申請案。
〔實施例〕
以下，舉出實施例更具體地說明本發明，但本發明並不為以下實施例所限制，可以在適合於前述/後述要旨的範圍內加以變更而實施，這些之任一也都包含於本發明的技術範圍。
〔實施例1〕
在實施例1，為了評估根據微波光導電衰減法算出的氧化物半導體薄膜(在此為InGaZnO、IGZO)之壽命值，與壓迫耐性(△Vth)之相關關係，進行了以下的實驗。本實施例，以及後述之實施例2~7，把微波反射強度由最大值之1/e變成最大值之1/e2為止的反射波強度的衰減曲線與以對數變換後之斜率的倒數，算出作為壽命值。
(1)壽命值測定用試料的製作
首先，於玻璃基板(康寧公司製造的EAGLE XG、直徑100mm×厚度0.7mm)之上，以下列條件以濺鍍法形成了氧化物半導體薄膜(IGZO)。
濺鍍裝置：(股)ULVAC製造「CS-200」
濺鍍靶的組成：InGaZnO4〔In：Ga：Zn=1：1：1(原子比)〕
基板溫度：室溫
氧化物半導體層的膜厚：40nm
氧添加量：O2/(Ar+O2)=4%(體積比)
氣壓：1mTorr
其次，為了使氧化物半導體薄膜的△Vth改變，改變預退火處理的條件(在此為預退火時間)製作了種種試料。具體而言，作為預退火處理條件，使預退火時間以外的條件(大氣中，在350℃大氣壓下)為一定，使在前述溫度(350℃)之預退火時間如表1所示在0分鐘~120分鐘之間改變，得到種種試料。
針對如此得到的各試料，進行微波光導電衰減法之壽命測定。具體而言，使用具有如前述之專利文獻2的圖1所示的構成之裝置，以如下之條件實施微波光導電衰減法，測定了反射率的變化。
雷射波長：349nm(紫外線)
脈衝寬幅：15ns
脈衝能量：1μJ/pulse
光束直徑：1.5mm
每1測定之脈衝數=64照射
裝置：LTA-1820SP((股)Kobelco Research Institute.Inc.製造)
於圖1顯示根據前述微波光導電衰減法測定之結果。圖1中縱軸為微波的反射波強度(Signal)。
進而，由圖1所得到的峰值(微波之由氧化物半導體薄膜反射的反射波的最大值)，與壽命值之解析 結果顯示於表1。
由這些結果，可知隨著預退火時間由0~60分鐘變長而氧化物半導體薄膜膜中的缺陷減少，載子之捕獲減少，所以壽命值變短。但是，預退火時間長達120分鐘變得太長時，膜中的Zn會脫離，所以缺陷增加，壽命值變長。
(2)TFT特性及壓迫耐性測定用TFT試料之製作
為了確認在前述(1)所製作的試料的TFT特性，製作圖2所示的TFT，評估了TFT特性及壓迫耐性。
首先，於玻璃基板(康寧公司製造的EAGLE 2000、直徑100mm×厚度0.7mm)之上，依序成膜了作為閘極電極之Mo薄膜100nm，以及閘極絕緣膜SiO2(200nm)。閘極電極使用純Mo之濺鍍靶藉由DC濺鍍 法形成(濺鍍條件：基板溫度：室溫、氣壓：2mTorr)。此外，閘極絕緣膜使用電漿CVD法，以運載氣體：SiH4與N2O之混合氣體(N2O=100sccm、SiH4=4sccm、N2=36sccm)，成膜功率：300W、成膜溫度：320℃進行了成膜。
其次，藉由濺鍍法形成氧化物半導體薄膜。作為氧化物薄膜，使用了IGZO〔In：Ga：Zn(組成比、原子比)=1：1：1〕。使用於濺鍍的裝置為(股)ULVAC製造之「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%
膜厚：40nm
如前所述形成氧化物半導體薄膜後，藉由光蝕刻法及濕式蝕刻進行圖案化。作為濕式蝕刻劑液，使用關東化學製造之「ITO-07N」。
如此進行圖案化氧化物半導體薄膜後，為了提高膜質，進行了預退火。預退火，在100%氧氛圍，大氣壓下350℃進行了0分鐘~120分鐘。
其次，使用純Mo，藉由DC濺鍍法成膜(膜厚為100nm)之後，進行圖案化，形成了源極/汲極電極。純Mo膜之成膜方法及圖案化方法，與前述之閘極電極的場合相同，使TFT的通道長度為10μm，通道寬幅為200μm。
如此進行形成源極/汲極電極後，形成供保護氧化物半導體薄膜之用的保護膜。作為保護膜使用了SiO2(膜厚200nm)與SiN(膜厚200nm)之層積膜(合計膜厚400nm)。前述SiO2及SiN之形成，使用Samco公司製造之「PD-220NL」，使用電漿CVD法進行。在本實施例，藉由N2O氣體進行電漿處理後，依序形成SiO2、以及SiN膜。SiO2膜的形成，使用N2O及SiH4之混合氣體，SiN膜之形成使用SiH4、N2、NH3之混合氣體。任一場合均使成膜功率為100W，成膜溫度為150℃。
其次，藉由光蝕刻法及乾式蝕刻，在保護膜形成供電晶體特性評估用針探(probbing)之用的接觸孔，得到TFT。
針對如此得到的各TFT，如以下所述進行，調查了壓迫施加前後之(A)電晶體特性〔汲極電流(Id)-閘極電壓(Vg)特性〕，以及(B)閾值電壓(Vth)的變化(△Vth)。
(A)電晶體特性的測定
電晶體特性的測定使用National Instruments公司製造之「4156C」之半導體參數分析儀。詳細的測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：1V)
(B)作為壓迫耐性之△Vth之評估(作為壓迫施加光照 射+負偏壓)
在本實施例，模擬實際面板驅動時的環境(壓迫)，進行了對閘極電極施加負偏壓同時照射光之壓迫施加試驗。壓迫施加條件如下。作為光的波長，選擇了接近氧化物半導體的能帶間隙，電晶體特性容易波動的400nm程度。
閘極電極：-20V
基板溫度：60℃
光壓迫
光源：白色光源
照度(被照射至TFT的光的強度)：25,000NIT
光照射裝置：Yang電子製造之YSM-1410
壓迫施加時間：2小時
此處，所謂閾值電壓，大致來說，是電晶體由關閉(OFF)狀態(汲極電流(Id)很低的狀態)移至導通(ON)狀態(汲極電流很高的狀態)時之閘極電壓(Vg)之值。在本實施例，把汲極電流為導通電流與關閉電流之間的1nA附近時之電壓定義為閾值(Vth)電壓，測定了壓迫施加前後之閾值電壓的變化量(偏移量，△Vth)。△Vth越小，壓迫耐性越優異。
於圖3顯示預退火時間與△Vth(圖3中，●)之關係，以及預退火時間與壽命值(圖3中，△)之 關係。
由圖3可知，這些顯示同樣的輪廓(profile)，△Vth與壽命值的舉動是一致的。亦即，實證了使用根據本發明的壽命值之評估方法的話，可以間接地精度佳地評估TFT的壓迫耐性。
〔實施例2〕
在本實施例，為了調查是否可以藉由本發明的評估方法，評估閘極絕緣膜之形成後，於其上形成氧化物半導體薄膜的步驟之壓迫耐性，而進行了以下的實驗。具體而言，為了改變氧化物半導體薄膜的△Vth，藉由如表2所示地改變種種閘極絕緣膜中的氫濃度以及氧化物半導體薄膜成膜時之氣壓，製作了各種試料。
(1)壽命值測定用試料的製作
首先，於玻璃基板(康寧公司製造的EAGLE 2000、直徑100mm×厚度0.7mm)之上，作為閘極絕緣膜，以電漿CVD法分別成膜了膜中氫含量不同的(A)SiO2層積膜(二層)以及(B)SiO2/SiN層積膜(三層)。各閘極絕緣膜的詳細成膜條件如下。
(A)膜中氫含量為1.2原子百分比的SiO2層積膜(二層)
第1層(閘極絕緣膜側，SiO2層)
運載氣體：N2O=100sccm、SiH4=6sccm、N2=54sccm
氣壓：133Pa
成膜功率：100W
成膜溫度：320℃
膜厚：150nm
第2層(半導體側，SiO2層)
運載氣體：N2O=100sccm、SiH4=2.2sccm、N2=19.8sccm
氣壓：200Pa
成膜功率：300W
成膜溫度：320℃
膜厚：100nm
(B)膜中氫含量為4.3原子百分比的SiO2/SiN層積膜(三層)
第1層(閘極絕緣膜側，SiN層)
運載氣體：NH3=100sccm、SiH4=30.4sccm、N2=321.6sccm
氣壓：200Pa
成膜功率：100W
成膜溫度：320℃
膜厚：350nm
第2層(中間，SiN層)
運載氣體：NH3=100sccm、SiH4=22sccm、N2=677sccm
氣壓：160Pa
成膜功率：100W
成膜溫度：320℃
膜厚：50nm
第3層(半導體側，SiO2層)
運載氣體：N2O=375sccm、SiH4=8.4sccm、N2=75.6sccm
氣壓：200Pa
成膜功率：100W
成膜溫度：320℃
膜厚：50nm
其次，以濺鍍法形成氧化物半導體薄膜(IGZO)。具體而言，除了使IGZO成膜時之氣壓，如表2所記載地改變以外，與前述實施例1之前述(1)同樣進行而成膜了氧化物半導體薄膜(IGZO)。
其後，在大氣中，350℃下進行60分鐘的預退火處理，得到以下之試料1~3。
試料1：(A)膜中氫含量為1.2原子百分比的SiO2層積膜(二層)
(IGZO成膜時之氣壓為1mTorr)
試料2：(B)膜中氫含量為4.3原子百分比的SiO2/SiN層積膜(三層)(IGZO成膜時之氣壓為1mTorr)
試料3：(B)膜中氫含量為4.3原子百分比的SiO2/SiN層積膜(三層)(IGZO成膜時之氣壓為5mTorr)
其次，針對前述各試料1~3，與前述實施例1同樣進行了微波光導電衰減法。其結果顯示於圖4。圖4中縱軸為微波的反射波強度(Signal)。
(2)壓迫耐性測定用TFT試料之製作
為了測定在前述(1)製作的試料1~3之壓迫耐性，製作了前述之圖2所示的TFT。具體而言，為了製作分別對應於前述試料1~3之TFT，除了進行對應於前述試料1~3的閘極絕緣條件以及IGZO成膜時的氣壓條件以外，與前述實施例1同樣地製作各TFT，測定閾值電壓的偏移量(△Vth)。表2顯示各試料的壽命值與△Vth之結果。
由這些結果，可知與前述之實施例1同樣，壽命值與△Vth，顯示相同的舉動。
詳細地說，首先由圖4，可知閘極絕緣膜中的 氫含量，與壽命值具有良好的相關關係，與試料1相比氫含量多的試料2及試料3，壽命值也比試料1還要長。此外由表2，可知當閘極絕緣膜中的氫含量變多時，△Vth變大，壓迫耐性劣化。因此，實證了起因於閘極絕緣膜中的氫含量的壓迫耐性的降低，也可以良好地評估。
又，對比試料2與試料3的話，這些是閘極絕緣膜中的氫含量為相同，但IGZO成膜時的氣壓改變之例。與試料2相比，氣壓大的試料3的壽命值及△Vth都比試料2還要低。這是因為IGZO成膜時的氣壓變大時膜密度降低，缺陷也變多，使得壽命值變長(壓迫耐性降低)的緣故。因此，實證了使用本發明的評估方法的話，起因於IGZO成膜時的氣壓之壓迫耐性的降低，也可以精度佳地評估。
〔實施例3〕
在本實施例，為了調查是否可以藉由使用前述之圖6~圖8所示的評估元件1~3，來評估各步驟〔閘極絕緣膜形成後，於其上形成氧化物半導體薄膜的步驟(圖6)；進而，於其上形成蝕刻停止層的步驟(圖7)；進而於其上形成最終保護膜的步驟(圖8)〕之壓迫耐性，而進行了以下的實驗。在本實施例3的評估元件1，在圖案化氧化物半導體薄膜電晶體這一點，與不圖案化氧化物半導體薄膜電晶體的前述實施例2有所不同。
(1)壽命值測定用元件的製作
首先，於玻璃基板上，不形成閘極電極而製作了下列評估元件1~3。
評估元件1(圖6之評估元件)
評估元件2(圖7之評估元件)
評估元件3(圖8之評估元件)
各評估元件1~3的製造條件如下。
(1-1)評估元件1的製造
首先，於玻璃基板(康寧公司製造的EAGLE 2000、直徑100mm×厚度0.7mm)之上，依序成膜了作為閘極電極之Mo薄膜100nm，以及閘極絕緣膜SiO2(200nm)。閘極電極使用純Mo之濺鍍靶藉由DC濺鍍法形成(濺鍍條件：基板溫度：室溫、氣壓：2mTorr)。此外，閘極絕緣膜使用電漿CVD法，以運載氣體：SiH4與N2O之混合氣體(N2O=100sccm、SiH4/N2=4/36sccm)，壓力200Pa，成膜功率：300W、成膜溫度：320℃進行了成膜。
其次，藉由濺鍍法形成氧化物半導體薄膜。作為氧化物薄膜，使用了InGaZnO4〔In：Ga：Zn(組成比、原子比)=1：1：1〕。使用於濺鍍的裝置為(股)ULVAC製造之「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%(體積比)
膜厚：40nm
如前所述形成氧化物半導體薄膜後，藉由光蝕刻法及濕式蝕刻進行圖案化。作為濕式蝕刻劑液，使用關東化學製造之「ITO-07N」。在本實施例，使圖案化後的氧化物半導體薄膜的尺寸(參照圖6)為15mm正方形。
如此進行圖案化氧化物半導體薄膜後，為了提高膜質，進行了預退火，製造了評估元件1。預退火，在100%氧氛圍，大氣壓下350℃進行了60分鐘。
(1-2)評估元件2的製造
在如前所述得到的評估元件1，形成被稱為蝕刻停止層的保護膜製造了評估元件2。保護膜的形成條件如下。
運載氣體：N2O=100sccm、SiH4/N2=4/36sccm
氣壓：133Pa
成膜功率：100W
成膜溫度：230℃
膜厚：100nm
(1-3)評估元件3的製造
於如前所述而得到的評估元件2，形成被稱為最終保護膜(由基板側起依序以第1層SiO2與第2層SiN之層積膜構成)的保護膜。最終保護膜的形成條件如下。
(第1層)
運載氣體：N2O=100sccm、SiH4/N2=4/36sccm
氣壓：133Pa
成膜功率：100W
成膜溫度：150℃
膜厚：100nm
(第2層)
運載氣體：N2O=100sccm、SiH4=12.5sccm、N2=297.5sccm
氣壓：133Pa
成膜功率：100W
成膜溫度：150℃
膜厚：150nm
其次，使用如此進行而得到的前述之評估元件1~3，與實施例1同樣進行了微波光導電衰減法。其結果顯示於圖10。圖10中縱軸為微波的反射波強度(Signal)。
進而，由圖10所得到的峰值(微波之由氧化物半導體薄膜反射的反射波的最大值)，與壽命值之解析結果顯示於表3。
由表3，可知與評估元件1相比，評估元件2與評估元件3之壽命值變短。這應該是起因於在評估元件2與評估元件3，藉由被形成於氧化物半導體薄膜的表面的蝕刻停止層(絕緣膜)，使得產生於氧化物半導體薄膜的表面的缺陷被修復的緣故。
如此，即使如前述評估元件2及3那樣被形成蝕刻停止層或最終保護膜等保護膜的場合，也可以觀測到保護膜的形成導致由氧化物半導體薄膜反射的微波的波形變化。因此，實證了使用本發明的評估方法的話，不僅沒有保護膜的評估元件1，連具有保護膜的評估元件2及3，也可以利用作為使本發明的評估法具體化之用的評估元件來利用。
〔實施例4〕
在本實施例，於前述之實施例3的評估元件3(有保護膜)，使用圖案化尺寸不同的下列評估元件，進行同樣的實驗。
(1)壽命值測定用元件的製作
評估元件1：圖案化尺寸15mm正方(與實施例3的評估元件3相同)
評估元件2：未圖案化(與前述圖5相同)
評估元件3：圖案化尺寸5mm正方
前述評估元件2，係除了於前述實施例3的評估元件3，不進行圖案化以外以相同方式製造者。
前述評估元件3，係除了於前述實施例3的評估元件1，使圖案化尺寸為5mm正方以外以相同的方式製造者。又，圖案化尺寸藉由使用不同圖案尺寸的遮罩來調整。
其次，使用前述的評估元件1~3，與實施例1同樣進行了微波光導電衰減法。其結果顯示於圖11。圖11中縱軸為微波的反射波強度(Signal)。
進而，由圖11所得到的峰值(微波之由氧化物半導體薄膜反射的反射波的最大值)，與壽命值之解析結果顯示於表4。
由表4可知，各評估元件1~3之峰值以及壽命值，大致為相同程度。亦即，實證了使用本發明的評估方法的話，不管有無圖案化或圖案化尺寸的大小為何，都可以評估壓迫耐性。
特別是使用如評估元件3那樣圖案化尺寸為5mm平方，比微波導波管的尺寸(10mm平方)更小者的場合也可以適用本發明的評估方法是非常有用的。此一情形，也印證了可以精度佳地進行如圖9所示那樣，複數評估元件規則排列的氧化物半導體薄膜的品質管理(玻璃基板面內分布、玻璃基板間分布等)。
〔實施例5〕
在實施例5，為了要針對氧化物半導體薄膜的壽命值，與壓迫耐性(△Vth)之預退火溫度依存性，評估其相關關係，進行了以下的實驗。
(1)壽命值測定用試料的製作
首先，於玻璃基板(康寧公司製造的EAGLE XG、直徑100mm×厚度0.7mm)之上，以下列條件以濺鍍法形成了氧化物半導體薄膜(IGZO)。
濺鍍裝置：(股)ULVAC製造「CS-200」
濺鍍靶的組成：InGaZnO4〔In：Ga：Zn=1：1：1(原子比)〕
基板溫度：室溫
氧化物半導體層的膜厚：40nm
氧添加量：O2/(Ar+O2)=4%、8%(體積比)
氣壓：1mTorr
其次，為了使氧化物半導體薄膜的△Vth改變，改變預退火處理的條件(在此為預退火溫度)製作了種種試料。具體而言，作為預退火處理條件，使預退火溫度以外的條件(大氣中1小時)為一定，使預退火溫度在250℃、300℃、350℃之間改變，得到種種試料。
針對如此得到的各試料，進行微波光導電衰減法之壽命測定。具體而言，使用具有如前述之專利文獻2的圖1所示的構成之裝置(具體而言為(股)Kobelco Research Institute.Inc.製造之LTA-1820SP)，以如下之條件實施微波光導電衰減法，測定了反射率的變化。
雷射波長：349nm(紫外線)
脈衝寬幅：15ns
脈衝能量：1μJ/pulse
光束直徑：1.5mm
每1測定之脈衝數=64照射
裝置：LTA-1820SP((股)Kobelco Research Institute.Inc.製造)
於圖15顯示根據前述微波光導電衰減法測定之結果。圖15(a)為氧添加量4%，圖15(b)為氧添加量8%的測定結果。圖中縱軸為微波的反射波強度(Signal)。如前述圖所示，可知隨著預退火溫度變高而 氧化物半導體薄膜膜中的缺陷減少，載子之捕獲減少，所以壽命值變小。
(2)TFT特性及壓迫耐性測定用TFT試料之製作
為了確認在前述(1)所製作的試料的TFT特性，製作前述的圖2所示的TFT，評估了TFT特性及壓迫耐性。
首先，於玻璃基板(康寧公司製造的EAGLE 2000、直徑100mm×厚度0.7mm)之上，依序成膜了作為閘極電極之Mo薄膜100nm，以及閘極絕緣膜SiO2(200nm)。閘極電極使用純Mo之濺鍍靶藉由DC濺鍍法形成(濺鍍條件：基板溫度：室溫、氣壓：2mTorr)。此外，閘極絕緣膜使用電漿CVD法，以運載氣體：SiH4與N2O之混合氣體(N2O=100sccm、SiH4=4sccm、N2=36sccm)，成膜功率：300W、成膜溫度：320℃進行了成膜。
其次，藉由濺鍍法形成氧化物半導體薄膜。作為氧化物薄膜，使用了IGZO〔In：Ga：Zn(組成比、原子比)=1：1：1〕。使用於濺鍍的裝置為(股)ULVAC製造之「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%、8%(體積比)
膜厚：40nm
如前所述形成氧化物半導體薄膜後，藉由光 蝕刻法及濕式蝕刻進行圖案化。作為濕式蝕刻劑液，使用關東化學製造之「ITO-07N」。
如此進行圖案化氧化物半導體薄膜後，為了提高膜質，進行了預退火。預退火在大氣中進行了60分鐘。
其次，作為保護層(蝕刻停止層)，藉由電漿CVD法形成SiO2(膜厚：100nm)後，藉由光蝕刻法、乾式蝕刻進行了圖案化。
其次，使用純Mo，藉由DC濺鍍法成膜(膜厚為100nm)之後，進行圖案化，形成了源極/汲極電極。純Mo膜之成膜方法及圖案化方法，與前述之閘極電極的場合相同，使TFT的通道長度為10μm，通道寬幅為200μm。
如此進行形成源極/汲極電極後，形成供保護氧化物半導體薄膜之用的保護膜。作為保護膜使用了SiO2(膜厚200nm)與SiN(膜厚200nm)之層積膜(合計膜厚400nm)。前述SiO2及SiN之形成，使用Samco公司製造之「PD-220NL」，使用電漿CVD法進行。在本實施例，依序形成SiO2、及SiN膜。SiO2膜的形成，使用N2O及SiH4之混合氣體，SiN膜之形成使用SiH4、N2、NH3之混合氣體。任一場合均使成膜功率為100W，成膜溫度為150℃。
其次，藉由光蝕刻法及乾式蝕刻，在保護膜形成供電晶體特性評估用針探(probbing)之用的接觸 孔，得到TFT。
針對如此得到的各TFT，如以下所述進行，調查了壓迫施加前後之(A)電晶體特性〔汲極電流(Id)-閘極電壓(Vg)特性〕，以及(B)閾值電壓(Vth)的變化(△Vth)。
(A)電晶體特性的測定
電晶體特性的測定使用National Instruments公司製造之「4156C」之半導體參數分析儀。詳細的測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：1V)
(B)作為壓迫耐性之△Vth之評估(作為壓迫施加光照射+負偏壓)
在本實施例，模擬實際面板驅動時的環境(壓迫)，進行了對閘極電極施加負偏壓同時照射光之壓迫施加試驗。壓迫施加條件如下。作為光的波長，選擇了接近氧化物半導體的能帶間隙，電晶體特性容易波動的400nm程度。
閘極電極：-20V
基板溫度：60℃
光壓迫
光源：白色光源
照度(被照射至TFT的光的強度)：25,000NIT
光照射裝置：Yang電子製造之YSM-1410
壓迫施加時間：2小時
此處，所謂閾值電壓，大致來說，是電晶體由關閉(OFF)狀態(汲極電流(Id)很低的狀態)移至導通(ON)狀態(汲極電流很高的狀態)時之閘極電壓(Vg)之值。在本實施例，把汲極電流為導通電流與關閉電流之間的1nA附近時之電壓定義為閾值(Vth)電壓，測定了壓迫施加前後之閾值電壓的變化量(偏移量，△Vth)。△Vth越小，壓迫耐性越優異。
於圖16顯示預退火時間與△Vth(圖中，●)之關係，以及預退火時間與壽命值(圖中，△)之關係。圖16(a)為氧添加量4%，圖16(b)為氧添加量8%者。
由前述圖可知，這些顯示同樣的輪廓(profile)，△Vth與壽命值的舉動是一致的。亦即，實證了使用根據本發明的壽命值之評估方法的話，可以間接地精度佳地評估TFT的壓迫耐性。
〔實施例6〕
在實施例6，為了針對氧化物半導體薄膜的表面具有保護膜的氧化物半導體膜，評估壽命值，與壓迫耐性(△Vth)之相關關係，進行了以下的實驗。
(1)壽命值測定用試料的製作
首先，於玻璃基板(康寧公司製造的EAGLE XG、直徑100mm×厚度0.7mm)之上，以下列條件以濺鍍法形成了氧化物半導體薄膜(IGZO)。
濺鍍裝置：(股)ULVAC製造「CS-200」
濺鍍靶的組成：InGaZnO4〔In：Ga：Zn=1：1：1(原子比)〕
基板溫度：室溫
氧化物半導體層的膜厚：40nm
氧添加量：O2/(Ar+O2)=4%(體積比)
氣壓：1mTorr
其次，為了提高氧化物半導體薄膜的膜質，在大氣中350℃進行1小時的預退火處理。
進而於氧化物半導體膜上作為保護膜形成了SiO2。前述SiO2之形成，使用Samco公司製造之「PD-220NL」，藉由電漿CVD法進行。成膜條件如以下所述，改變成膜溫度而成膜，得到3種試料。
運載氣體：N2O=100sccm、SiH4=4sccm、N2=36sccm
氣壓：133Pa
成膜功率：100W
成膜溫度：150℃、200℃、230℃
膜厚：100nm
針對如此得到的各試料，藉由與實施例1同樣的方法，進行微波光導電衰減法之壽命測定。
於圖17顯示根據前述微波光導電衰減法測定之結果。圖中縱軸為微波的反射波強度(Signal)。隨著SiO2的成膜溫度變高，壽命值變小。
(2)TFT特性及壓迫耐性測定用TFT試料之製作
為了確認在前述(1)所製作的試料的TFT特性，以與實施例1同樣的方法製作前述的圖2所示的TFT，評估了TFT特性及壓迫耐性。
於圖18顯示成膜溫度與△Vth(圖中，●)之關係，以及成膜溫度與壽命值(圖中，△)之關係。
由前述圖可知，這些顯示同樣的輪廓(profile)，△Vth與壽命值的舉動是一致的。亦即，實證了使用根據本發明的壽命值之評估方法的話，即使帶有保護膜的試料也可以間接地精度佳地評估TFT的壓迫耐性。
〔實施例7〕
在實施例7，製作下述試料，為了評估壽命值、峰值與壓迫耐性(△Vth)之相關關係，進行了以下的實驗。
(1)壽命值測定用試料的製作
於前述之實施例6的試料，追加保護層SiO2的成膜 溫度250℃，得到如以下之4種試料。SiO2成膜溫度以外的條件與實施例3相同。
成膜溫度：150℃、200℃、230℃、250℃
針對前述保護層形成後的試料及保護層形成前的試料，藉由與實施例1同樣的方法，進行微波光導電衰減法之壽命測定的結果如圖19所示。圖19中，縱軸為有無保護層之峰值比以及壽命之比。
由前述圖，隨著SiO2的成膜溫度變高，壽命比變小。另一方面，峰值比在230℃成為極大，在250℃變小。
(2)TFT特性及壓迫耐性測定用TFT試料之製作
為了確認在前述(1)所製作的試料的TFT特性，以與實施例1同樣的方法製作前述的圖2所示的TFT，評估了TFT特性及壓迫耐性。
於表5，顯示SiO2的成膜溫度、峰值比、壽命比、電晶體動作、△Vth之結果。
如前述表所示在成膜溫度250℃，氧化物半導體的載子變得太多，電阻變低，所以電晶體不動作。
判定係以峰值比1以上而且壽命比0.90以下者為○。成為○判定者，電晶體動作為○，而且△Vth在1.00V以下。
亦即，實證了使用根據本發明的峰值以及壽命值之評估方法的話，可以間接地精度佳地評估TFT的動作以及壓迫耐性。
〔實施例8〕
在實施例8，使用與前述之實施例1相同的試料，調查藉由下述評估1~3的方法算出的壽命值、與閾值偏移之相關。
評估1.把微波反射強度由最大值的1/e變成最大值1/e2為止的反射波強度予以對數變換後的斜率(與實施例1相同)
評估2.把微波反射強度以下述式(1)表示，參數擬合時之壽命值τ2
〔數學式1］n 1 exp(-t/τ 1 )+n 2 exp(-t/τ 2 ) (1)
前述式(1)中，t為測定時間(秒)、n1及n2為常數、τ1為具有短的時間常數的載子的壽命、τ2為具有長的時間常數的載子的壽命。
評估3.把微波反射強度以下述式(2)表示，參數擬合時之壽命值τ2
〔數學式2］n 1 exp(-t/τ 1 )+n 2 exp(-t/τ 2 ) β (2)
前述式(2)中，t為測定時間(秒)、n1及n2為常數、τ1為具有短的時間常數的載子的壽命、τ2為具有長的時間常數的載子的壽命，β為緩和因子(relaxation factor)。
此處，所謂「參數擬合時」，意味著在前述(1)式針對n1、n2、τ1、τ2，或者在前述式(2)針對n1、n2、τ1、τ2、β，根據到目前為止的經驗輸入適當之值，使前述(1)式全體的相關係數或者前述(2)式全體的相關係數成為最小的方式反覆計算進行擬合(fitting)時。後述的實施例9也相同。
於圖20顯示預退火時間與△Vth(圖中，●)之關係，以及預退火時間與τ2(圖中，△)之關係。圖20(a)係藉由評估2而得到的τ2，圖20(b)係藉由評估3而得到的τ2。
與實施例1同樣，△Vth與τ2顯示同樣的輪廓(profile)，可知△Vth與τ2的舉動一致。亦即，實證了使用評估1~評估3之任一方法，都可以評估TFT的壓迫耐性。
〔實施例9〕
在實施例9，使用與前述之實施例1相同的試料，調查藉由下述評估1~3的方法算出的壽命值、與閾值偏移之相關。
評估1.把微波反射強度由最大值的1/e變成最大值1/e2為止的反射波強度予以對數變換後的斜率(與實施例1相同)
評估2.把微波反射率以下述式(3)表示，參數擬合時之壽命值(參數B)
〔數學式3〕y=A×e x p (-x/B) (x：測定時間、y：反射率) (3)
評估3.把微波反射率以下述式(4)表示，參數擬合時之壽命值(參數C)
〔數學式4〕y=A×x C (x：測定時間、y：反射率) (4)
於圖21(a)顯示預退火時間與△Vth(圖中，●)之關係，以及預退火時間與藉由評估2得到的參數B(圖中，■)之關係。此外，於圖21(b)顯示預退火時間與△Vth(圖中，●)之關係，以及預退火時間與藉由評估3得到的參數C(圖中，◆)之關係。又，在本實施例，把前述式(3)及式(4)之測定時間，設為深的位準的再結合或裝置的雜訊不容易對微波衰減波形造成影響的1μs~2μs。
由這些圖可知，與實施例1同樣，△Vth與參數B與參數C顯示相同的輪廓(profile)，△Vth與參數B與參數C的舉動一致。亦即，實證了使用評估1、評估2之任一方法，都可以評估TFT的壓迫耐性。此外，由前述實驗結果可知，根據本發明的話，不僅前述之實施例所記載的壽命值，由前述式(3)之指數函數式所算出的壽命值(參數B)，以及以前述式(4)之階乘的指數所顯示的參數C，作為評估氧化物半導體薄膜的壓迫耐性的參數是有用的。

Claims (12)

  1. 一種氧化物半導體薄膜之評估方法，其特徵為包含：對被形成氧化物半導體薄膜的試料照射激發光及微波，測定藉由前述激發光的照射而改變的前述微波之由前述氧化物半導體薄膜反射的反射波的最大值後，停止前述激發光的照射，測定前述激發光停止照射後前述微波由前述氧化物半導體薄膜反射的反射波的反射率隨時間之變化的第1步驟，以及由前述反射率隨時間之變化，算出對應於激發光停止照射後1μs程度所見的延遲衰減的參數，評估前述氧化物半導體薄膜之壓迫耐性的第2步驟。
  2. 如申請專利範圍第1項之評估方法，其中前述第2步驟，以對應於激發光停止照射後1μs程度所見的微波反射率的延遲衰減的參數以及微波反射率的最大值雙方來評估前述氧化物半導體薄膜的壓迫耐性。
  3. 如申請專利範圍第1項之評估方法，其中前述參數為壽命值。
  4. 如申請專利範圍第1項之評估方法，其中前述氧化物半導體薄膜，包含由In、Ga、Zn、及Sn構成的群所選擇的至少1種以上的元素。
  5. 如申請專利範圍第1項之評估方法，其中前述氧化物半導體薄膜，被成膜於閘極絕緣膜的表面。
  6. 如申請專利範圍第1項之評估方法，其中前述氧化物半導體薄膜，於其表面具有保護膜。
  7. 一種氧化物半導體薄膜之品質管理方法，其特徵 為在半導體製造步驟之任一步驟，適用申請專利範圍第1~6項之任一項之評估方法。
  8. 一種評估元件，其特徵係使用於申請專利範圍第1~6項之任一項之評估方法之在基板上被形成氧化物半導體薄膜之評估元件。
  9. 如申請專利範圍第8項之評估元件，其中前述氧化物半導體薄膜，直接形成於基板的表面。
  10. 如申請專利範圍第8項之評估元件，其中前述氧化物半導體薄膜，直接形成於閘極絕緣膜的表面。
  11. 如申請專利範圍第8項之評估元件，其中於前述氧化物半導體薄膜的表面被形成保護膜。
  12. 一種評估裝置，其特徵為：申請專利範圍第8項之評估元件在基板上被排列複數個。
TW103100964A 2013-01-11 2014-01-10 Evaluation method of an oxide semiconductor thin film, and a quality management method of an oxide semiconductor thin film, and an evaluation element and an evaluation device for use in the aforementioned evaluation method TWI544214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013004061 2013-01-11
JP2013065193 2013-03-26
JP2013250627 2013-12-03

Publications (2)

Publication Number Publication Date
TW201443426A true TW201443426A (zh) 2014-11-16
TWI544214B TWI544214B (zh) 2016-08-01

Family

ID=51166990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100964A TWI544214B (zh) 2013-01-11 2014-01-10 Evaluation method of an oxide semiconductor thin film, and a quality management method of an oxide semiconductor thin film, and an evaluation element and an evaluation device for use in the aforementioned evaluation method

Country Status (8)

Country Link
US (1) US10090208B2 (zh)
EP (1) EP2944948B1 (zh)
JP (1) JP6152348B2 (zh)
KR (1) KR101775803B1 (zh)
CN (1) CN105026918B (zh)
HU (1) HUE036873T2 (zh)
TW (1) TWI544214B (zh)
WO (1) WO2014109343A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727141B (zh) * 2017-02-10 2021-05-11 環球晶圓股份有限公司 用於評估半導體結構的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
WO2016016776A1 (ja) * 2014-07-31 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US20180254293A1 (en) * 2015-09-10 2018-09-06 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
WO2017188323A1 (ja) 2016-04-27 2017-11-02 株式会社神戸製鋼所 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
JP6957134B2 (ja) * 2016-07-21 2021-11-02 株式会社半導体エネルギー研究所 酸化物半導体の評価方法
KR20180080930A (ko) 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
CN109243992B (zh) * 2018-07-26 2020-10-27 华南理工大学 一种检测tft中通过溶液法所制备的绝缘层的质量的方法
JP7145826B2 (ja) * 2019-08-27 2022-10-03 三菱電機株式会社 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置
KR102410310B1 (ko) * 2021-05-03 2022-06-22 (주) 엔지온 검출 유니트 및 이를 구비하는 반도체 필름층 검사 장치 및 이를 이용한 검사 방법
KR20230117004A (ko) * 2022-01-28 2023-08-07 연세대학교 산학협력단 공정 모니터링 방법 및 장치
KR20230144174A (ko) * 2022-04-06 2023-10-16 동국대학교 산학협력단 반도체 소자의 분석 방법 및 이를 위한 분석 장치
US12000866B2 (en) 2022-04-20 2024-06-04 Envigth Co., Ltd. Detection unit, semiconductor film layer inspection apparatus including the same, and semiconductor film layer inspection method using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191123A (ja) 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101322591B1 (ko) 2009-10-06 2013-10-28 가부시키가이샤 코베루코 카겐 반도체 캐리어 수명 측정 장치 및 그 방법
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR102110724B1 (ko) 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102313849B (zh) * 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP5814558B2 (ja) 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5759425B2 (ja) 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727141B (zh) * 2017-02-10 2021-05-11 環球晶圓股份有限公司 用於評估半導體結構的方法
TWI739720B (zh) * 2017-02-10 2021-09-11 環球晶圓股份有限公司 用於評估半導體結構的方法

Also Published As

Publication number Publication date
HUE036873T2 (hu) 2018-08-28
JP6152348B2 (ja) 2017-06-21
EP2944948B1 (en) 2017-08-16
TWI544214B (zh) 2016-08-01
CN105026918B (zh) 2018-06-01
CN105026918A (zh) 2015-11-04
WO2014109343A1 (ja) 2014-07-17
US20150371906A1 (en) 2015-12-24
US10090208B2 (en) 2018-10-02
EP2944948A1 (en) 2015-11-18
EP2944948A4 (en) 2016-08-03
KR20150094721A (ko) 2015-08-19
KR101775803B1 (ko) 2017-09-06
JP2015130404A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI544214B (zh) Evaluation method of an oxide semiconductor thin film, and a quality management method of an oxide semiconductor thin film, and an evaluation element and an evaluation device for use in the aforementioned evaluation method
TWI553306B (zh) Evaluation method of oxide semiconductor thin film, and quality management method of oxide semiconductor thin film
US20130240802A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9178073B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
TW201410895A (zh) 薄膜電晶體之半導體層用氧化物、薄膜電晶體、顯示裝置及濺鍍靶材
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
TWI652749B (zh) A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP7078525B2 (ja) 薄膜トランジスタのストレス耐性の予測方法
JP6452485B2 (ja) 酸化物半導体薄膜の評価方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees