JP5759425B2 - 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法 - Google Patents

薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法 Download PDF

Info

Publication number
JP5759425B2
JP5759425B2 JP2012162138A JP2012162138A JP5759425B2 JP 5759425 B2 JP5759425 B2 JP 5759425B2 JP 2012162138 A JP2012162138 A JP 2012162138A JP 2012162138 A JP2012162138 A JP 2012162138A JP 5759425 B2 JP5759425 B2 JP 5759425B2
Authority
JP
Japan
Prior art keywords
thin film
target assembly
target
excitation light
seam portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012162138A
Other languages
English (en)
Other versions
JP2014019931A (ja
Inventor
智弥 岸
智弥 岸
後藤　裕史
裕史 後藤
釘宮　敏洋
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2012162138A priority Critical patent/JP5759425B2/ja
Priority to CN201310300303.0A priority patent/CN103579036B/zh
Priority to TW102125732A priority patent/TWI476393B/zh
Priority to KR20130085599A priority patent/KR101493163B1/ko
Publication of JP2014019931A publication Critical patent/JP2014019931A/ja
Application granted granted Critical
Publication of JP5759425B2 publication Critical patent/JP5759425B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N22/00—Investigating or analysing materials by the use of microwaves or radio waves, i.e. electromagnetic waves with a wavelength of one millimetre or more
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、薄膜トランジスタ（ＴＦＴ）の半導体層用薄膜の形成に用いられる分ターゲット組立体の品質を評価する方法に関するものである。詳細には、上記ターゲット組立体の品質（当該ターゲット組立体を用いて、ＴＦＴの半導体層として有用な薄膜を成膜できるかどうかという品質）を評価するに当たり、実際にスパッタリングターゲットを用いて、スパッタリング法により当該薄膜を半導体層に備えたＴＦＴを作製してその特性（移動度、ＴＦＴ特性）をわざわざ評価しなくても、マイクロ波光導電減衰法により当該薄膜のライフタイムを測定することにより、ターゲーゲット組立体の品質を、簡便に精度良く評価することができる方法に関するものである。
ＴＦＴの半導体層に用いられるアモルファス（非晶質）薄膜としては、汎用のアモルファスシリコン（ａ−Ｓｉ）のほか、最近では、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）などの少なくとも一種を含む酸化物が使用されている。後者の酸化物をＴＦＴの半導体層に用いた酸化物半導体薄膜は、電界効果移動度（移動度）が高いなど、優れた半導体特性を有するのみならず、低温で成膜でき、しかも光学バンドギャップが大きいことから、プラスチック基板、フィルム基板への成膜が可能であるなどの利点がある。
これらの薄膜をＴＦＴの半導体層として使用する場合、移動度が高く、ＴＦＴ特性に優れた薄膜を得るために、ディスプレイなどの製造工程においては、成膜した半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整して膜質の管理を行うことが生産性向上の観点からは重要となる。
従来の半導体薄膜の特性の評価方法としては、通常、半導体薄膜にゲート絶縁膜やパッシベーション絶縁膜を形成して電極付けを行ったうえで、移動度やしきい値などの特性を測定しているが、電極付けを必要とする接触型の測定方法では、電極付けのための時間やコストがかかっていた。また電極付けをすることで、半導体薄膜に新たな欠陥が生じるおそれがあり、更に製造歩留まり向上の観点からも電極付けを必要としない非接触型の測定方法の確立が求められていた。
このような事情に鑑み、本願出願人は、非接触型で半導体薄膜の特性を評価する方法として、レーザとマイクロ波を利用したマイクロ波光導電減衰法（μ−ＰＣＤ法）による評価方法を提案している（特許文献１および２）。このうち特許文献１は、多結晶ポリシリコンなどの結晶質の半導体薄膜の結晶性を評価するために提案されたものであり、上記結晶質の半導体薄膜を形成した試料にレーザを照射し、該レーザ照射で励起された過剰キャリアに応じて変化するマイクロ波の反射率の変化を測定することによって、半導体薄膜の結晶性を評価している。
また、特許文献２は、上記特許文献１の技術を、非晶質である酸化物半導体薄膜の特性を評価するために改変された技術であって、当該酸化物半導体薄膜に適した励起光の照射条件を設定したものである。具体的には、酸化物半導体薄膜の特性とライフタイムの測定結果との関係について研究を重ねた結果、（ア）酸化物半導体薄膜の移動度とライフタイム値（反射率変化の１／ｅ）に高い相関関係があり、ライフタイム値を調べることによって酸化物半導体薄膜の移動度を簡便に評価できること、更に（イ）酸化物半導体薄膜の移動度と反射率のピーク値に高い相関関係があり、ライフタイム値の代わりにピーク値を調べることによっても、酸化物半導体薄膜の移動度を簡便に評価できることを知見した。これらの知見に基づき、特許文献２では、（ア）酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値（ピーク値）を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の酸化物半導体薄膜からの反射波の反射率の変化を測定し、測定した値からライフタイム値（反射率変化の１／ｅ）を算出することによって、酸化物半導体薄膜の移動度を判定する方法、および（イ）酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値（ピーク値）を測定することによって、酸化物半導体薄膜の移動度を判定する方法を開示している。
一方、半導体薄膜の形成に当たっては、当該膜と同じ組成のスパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。スパッタリング法では、真空中にＡｒガス等の不活性ガスを導入しながら、基板とターゲット部材との間に高電圧を印加し、イオン化した不活性ガスをターゲット部材に衝突させ、その衝突により弾き飛ばされたターゲット部材の構成物質を基板に堆積させて薄膜を形成する。スパッタリング法で形成された薄膜は、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚などの面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるという長所を有している。
スパッタリング法に用いられるスパッタリングターゲットは、一般的に、金属製部材のバッキングプレート（支持体）の上に、ボンディング材を用いて接合した状態で使用されており、このようなスパッタリングターゲットはターゲット接合体とも呼ばれる。バッキングプレートには、耐熱性、導電性、熱伝導性に優れるＣｕが汎用されており、純銅または銅合金の形で使用される。ボンディング材としては、熱伝導性と導電性が良好な低融点ハンダ材料（例えば、Ｉｎ系、Ｓｎ系の材料）が汎用されている。
近年、スパッタリング法による大型基板への成膜の需要が増加しており、それに伴ってスパッタリングターゲットの大きさも大型化しつつある。スパッタリングターゲットによっては大型化が難しいものもあるため、後記する図１、図２に示すように、一枚のバッキングプレートの上に、複数の小片のターゲット部材を隙間をあけて並べ、ターゲット部材とバッキングプレートとを、ボンディング材で接合したターゲット組立体が用いられている。隣接するターゲット部材の間には、バッキングプレートのたわみにより隣接するターゲット同士が接触して欠陥が生じないように、室温時におおむね、０．１〜１．０ｍｍの隙間ができるように調整して配置される。また、上記の隙間からボンディング材が漏出しないように、通常、上記隙間の裏側（ボンディング側、バッキングプレートに対向する側）に、高分子耐熱シートや導電性シート、純ＣｕまたはＣｕ合金のテープ状シートなどの裏打ち部材（当板とも呼ばれる）が設けられることもある。
特開２００８−１９１１２３号公報 特開２０１２−３３８５７号公報
ターゲット組立体の製造に当たっては、前述したように、複数のターゲット部材の間に隙間を設けるため、スパッタリング中に、この隙間からイオン化した不活性ガスが侵入するようになる。その結果、ターゲット部材の下に配置されたＣｕ製のバッキングプレートもスパッタリングされ、形成される半導体薄膜中にＣｕが混入すると、ＴＦＴ特性が低下する。すなわち、ターゲット組立体を用いて半導体薄膜を成膜すると、製造時の上記隙間部分に対応した各ターゲット部材の隙間に起因して、薄膜中へのＣｕのコンタミ現象が生じ、ＴＦＴ特性が低下してしまう。ＴＦＴ特性の低下は、ディスプレイを作製した際の画像ムラの主な要因となり、品質の著しい劣化を招く。特に、バッキングプレートのみならず、裏打ち部材にもＣｕ製のものを使用すると、Ｃｕのコンタミ現象が一層顕著になるため、好ましくない。
従来、このようなターゲット組立体製造時の隙間部に起因するＴＦＴ特性の低下を判定するに当たっては、実際にターゲット組立体を用いて半導体薄膜を形成し、半導体薄膜に電極付けを行ってＴＦＴを作製しないと評価できなかったが、ＴＦＴ作製後に不良と判定された場合には、ターゲット組立体を一から作製し直す必要があり、生産性およびコストの著しい低下を招く。
本発明は上記事情に鑑みてなされたものであり、その目的は、ターゲット組立体の品質（当該ターゲット組立体を用いて、ＴＦＴの半導体層として有用な薄膜を成膜できるかどうかという品質）を評価するに当たり、実際にスパッタリングターゲットを用いて、スパッタリング法により当該薄膜を半導体層に備えたＴＦＴを作製してその特性（移動度、ＴＦＴ特性）をわざわざ評価しなくても、ターゲーゲット組立体の品質を、簡便に精度良く評価することができる方法を提供することにある。
上記課題を達成できた本発明に係る薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質を評価する方法は、バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が隙間をあけて配置されたターゲット組立体を用意する第１の工程と、前記ターゲット組立体をスパッタリングし、薄膜を形成する第２の工程と、前記薄膜の、前記ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する第３の工程と、前記継ぎ目部分Ａのライフタイム値τ１に基づいてターゲット組立体の品質を評価する第４の工程と、を含むところに要旨を有するものである。
また、上記課題を達成できた本発明に係る他のターゲット組立体品質評価方法は、バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が隙間をあけて配置されたターゲット組立体を用意する第１の工程と、前記ターゲット組立体をスパッタリングし、薄膜を形成する第２の工程と、前記薄膜の、前記ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する第３の工程と、前記薄膜の、前記ターゲット組立体の非隙間部に対応する非継ぎ目部分Ｂを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記非継ぎ目部分Ｂのライフタイム値τ２として算出する第５の工程と、前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１と、前記薄膜の前記非継ぎ目部分Ｂのライフタイム値τ２との比（τ１／τ２）に基づいてターゲット組立体の品質を評価する第６の工程と、を含むところに要旨を有するものである。
本発明の好ましい実施形態において、上記薄膜は酸化物薄膜である。
本発明に係るターゲット組立体の品質評価方法は、従来のようにＴＦＴ特性試験を実際に行ってターゲット組立体の品質の良否を判定するのではなく、ターゲット組立体によって成膜される半導体薄膜のライフタイム値を測定することによってターゲット組立体の品質の良否を判定するものである。そのため、本発明の方法を用いれば、実際にスパッタリングターゲットを用いて、スパッタリング法により当該薄膜を半導体層に備えたＴＦＴを作製してその特性（移動度、ＴＦＴ特性）をわざわざ評価しなくても、ターゲーゲット組立体の品質を、簡便に精度良く評価することができる。その結果、ターゲット組立体の作製から品質の評価までの期間を短縮することができ、開発時間の短縮、生産性の向上、コストの低減などに大きく寄与するものである。
なお、本発明の方法はターゲット組立体の品質を評価する方法として有用であるが、ターゲット組立体によって形成された薄膜（接合部に対応して、薄膜中に継ぎ目を有する薄膜）の品質評価方法としても有用である。すなわち、本発明の方法によれば、液晶表示装置などの製造ラインにおいて、ターゲット組立体を用いて成膜される半導体薄膜の電気的特性をインラインで短時間に評価することができ、更に非接触型で行うことができるため、歩留まりの向上など、生産性を向上することができ、ターゲット組立体の品質評価を簡便且つ適切に行うことができる。
図１は、ターゲット組立体の構成を示す平面図である。 図２は、図１のＡ−Ａ線拡大縦断面図である。 図３はライフタイム測定装置の概略図である。 図４はライフタイム測定により得られる減衰波形の一例を示す図である。 図５は製造例１において、ターゲット組立体１を用いたときのライフタイム値の測定結果を示す図である。 図６は製造例１において、ターゲット組立体２を用いたときのライフタイム値の測定結果を示す図である。 図７は、実施例１で用いたＴＦＴ素子構造の模式図である。 図８は実施例１において、ターゲット組立体１を用いて作製したＴＦＴのＩｄ−Ｖｇ特性を示す図である。 図９は実施例１において、ターゲット組立体２を用いて作製したＴＦＴのＩｄ−Ｖｇ特性を示す図である。
本発明者らは、ターゲット組立体の品質を簡便に評価するに当たり、特許文献１および２に記載のマイクロ波光導電減衰法をベースに検討した。特許文献２の方法で算出されるライフタイム値（反射率変化の１／ｅ）は、酸化物半導体薄膜などの半導体薄膜の移動度と良好な相関関係を有し、ＴＦＴ特性を評価するための間接的且つ精度の良い指標となることが開示されている。一方、ターゲット組立体では、前述したように当該ターゲット組立体製造時の隙間部に起因してＴＦＴ特性が大きく変化することから、本発明者らは、ターゲット組立体の隙間部に対応する薄膜の継ぎ目部分のライフタイム値に着目して検討を行なった。その結果、ターゲット組立体の隙間部に対応する薄膜の継ぎ目部分のライフタイム値（τ１）は、酸化物半導体薄膜などの半導体薄膜の移動度、更にはＳＳ（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、サブスレッショルド スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）値や、Ｉｄ−Ｖｇ特性などのＴＦＴ特性と良好な相関関係を有し、ＴＦＴ特性を評価するための間接的且つ良好な指標となることを見出した。更には、ターゲット組立体の隙間部に対応する薄膜の継ぎ目部分のライフタイム値（τ１）と、ターゲット組立体の非隙間部に対応する薄膜の非継ぎ目部分のライフタイム値（τ２）との比（τ１／τ２）も、酸化物半導体薄膜などの半導体薄膜の移動度、更にはＳＳ値などのＴＦＴ特性と良好な相関関係を有し、上記比を用いれば、ターゲット組立体を構成する材料によらずに評価できるなどの利点を有することを見出し、本発明を完成した。
このように本発明の特徴部分は、ターゲット組立体の隙間に対応する薄膜の継ぎ目部分のライフタイム値（τ１）に基づいてターゲット組立体の品質を評価したところにある。ライフタイム値の算出方法自体は、特許文献２に詳述されており、それを参照することができるが、特許文献２には、ターゲット組立体に関する記載は一切なく、上記特徴部分は、特許文献２には記載されていない。具体的には、上記ライフタイム値（τ１）と、ターゲット組立体の非隙間部に対応する薄膜の非継ぎ目部分のライフタイム値（τ２）との比（τ１／τ２）を、ターゲット組立体品質評価のための指標として用いることが推奨される。
すなわち、本発明に係るターゲット組立体の品質評価方法は、バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が隙間をあけて配置されたターゲット組立体を用意する第１の工程と、前記ターゲット組立体をスパッタリングし、薄膜を形成する第２の工程と、前記薄膜の、前記ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する第３の工程と、前記継ぎ目部分Ａのライフタイム値τ１に基づいてターゲット組立体の品質を評価する第４の工程と、を含むところに特徴がある（第１の実施形態）。
上記は、ターゲット組立体の接合部に対応する薄膜の継ぎ目部分のライフタイム値（τ１）に基づいてターゲット組立体の品質を評価するという本発明の特徴部分を規定したものであるが、特に、上記第３の工程に基づいて算出されるライフタイム値（τ１）と、ターゲット組立体の非隙間部に対応する薄膜の非継ぎ目部分のライフタイム値（τ２）との比（τ１／τ２）を、その指標として用いることが有効である。ここで、上記ライフタイム値τ２は、前記薄膜の、前記ターゲット組立体の非隙間部に対応する非継ぎ目部分Ｂを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記非継ぎ目部分Ｂのライフタイム値τ２として算出する第５の工程によって算出することができる（第２の実施形態）。
上記第２の実施形態のようにライフタイム値の比を用いれば、材料によらずターゲット組立体の品質を評価することができる。すなわち、上記第１の実施形態のように、継ぎ目部分Ａのライフタイム値τ１のみに基づく方法では、材料によっては、全体的にτ１の値が小さくなったり、逆に大きくなったりするため、材料ごとに合格基準となる閾値を予め調べなければならないのに対し、上記の比を用いれば、ターゲットの隙間部の影響を示す指標が得られるため、材料ごとに合格基準となる閾値を調べる必要はなくなる。
以下、図面を参照しながら本発明の第１および第２の実施形態に係るターゲット組立体の品質評価方法の各工程を詳細に説明する。図１は、本発明に用いられるターゲット組立体の平面図であり、図２は、図１のＡ−Ａ線拡大縦断面図である。但し、図１および図２のターゲット組立体は、本発明の好ましい実施形態の一例であって、本発明では、これに限定する趣旨では決してない。例えば以下の図では、長方形状のスパッタリングターゲットを示しているが、これに限定されず、例えば円盤状のものを用いても良い。また、以下では、酸化物薄膜を用いて説明しているが、これに限定されず、例えば、アモルファスシリコン薄膜を用いても良い。
（１）第１の実施形態について
（第１の工程）
まず、図１および図２に示すように、バッキングプレート２３上に、ボンディング材３１ａ〜３１ｃを介して、複数の酸化物ターゲット部材２４ａ〜２４ｄが隙間Ｔをあけて配置されたターゲット組立体２１を用意する。図１および図２に示すターゲット組立体２１は、４枚のターゲット部材２４ａ〜２４ｄを前後左右に二枚ずつ並べて構成されるスパッタリングターゲット２２と、これを固定（支持）するバッキングプレート２３と、複数のターゲット部材２４ａ〜２４ｄとバッキングプレート３とを接合する低融点ハンダボンディング材３１ａ〜３１ｃとで構成されている。隣接する複数のターゲット部材２４ａ〜２４ｄの隙間Ｔの裏側（低融点ハンダボンディング材３１ａ側）には、隙間Ｔを塞ぐように、裏打ち部材２５が設けられている。ターゲット部材２４ａ〜２４ｄとバッキングプレート２３との間には、均一な隙間を形成することができるようにスペーサー３２（Ｃｕワイヤ）を配置している。
ターゲット部材２４ａ〜２４ｄとしては、例えば、アモルファスシリコン、ポリシリコンなどのシリコン類、および酸化物が挙げられる。好ましいターゲット部材は非晶質のものである。上記薄膜の厚さは、おおむね、数十ｎｍ〜１００ｎｍ程度であることが好ましい。
上記酸化物としては、ＴＦＴの半導体層に通常用いられるものであれば特に限定されず、例えば、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも一種以上の組み合わせからなる非晶質の酸化物半導体が用いられる。具体的には、例えばＩｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物が挙げられる。各元素の比率は、基板（図１、図２には示さず）に成膜される酸化物薄膜の組成に応じて適切に決定される。
ターゲット部材２４ａ〜２４ｄの間は、隙間Ｔをあけて配置されている。隙間Ｔの幅は、使用するターゲット部材や、低融点ハンダボンディング材３１ａ〜３１ｃのサイズ、更にはバッキングプレートプレート２３のサイズなどに応じて適切に設定されることが好ましいが、おおむね、０．２ｍｍ〜１．０ｍｍとすることが好ましい。
図１および図２において、ターゲット部材２４ａ〜２４ｄは、長方形の板材で構成されているが、これに限定されず、通常用いられる形状（例えば円盤状）であっても良い。また、ターゲット部材２４ａ〜２４ｄの厚さやサイズも特に限定されず、ターゲット組立体の分野において通常用いられるものを選択することができる。
バッキングプレート２３は、耐熱性、導電性、熱伝導性に優れた純ＣｕまたはＣｕ合金で構成されている。Ｃｕ製のバッキングプレートはスパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。
低融点ハンダボンディング材３１ａ〜３１ｃとしては、代表的にはＩｎ基材料またはＳｎ基材料が挙げられる。その種類は特に限定されず、スパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。Ｉｎ基材料としては、例えば、Ｉｎ−Ａｇ合金などが挙げられる。Ｓｎ基材料としては、例えばＳｎ−Ｚｎ合金などが挙げられる。好ましくはＩｎ基材料である。図２において、３１ａ〜３１ｃは、同一または異なる低融点ハンダボンディング材を使用することができるが、作業効率などを考慮すると、同じ材料を用いることが好ましい。
スペーサー３２は、酸化物ターゲット部材２４ａ〜２４ｄとバッキングプレート２３との間に、均一な隙間を形成することができるように配置されるものである。スペーサーは、導電性や熱伝導性に優れたものであれば特に限定されず、スパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。スペーサー１２としては、例えばＣｕワイヤなどが挙げられる。なお、図１および図２では、リング状に形成されたスペーサーを示しているが、この形状に限定されない。
裏打ち部材２５は、各ターゲット部材の隙間からボンディング材が漏出しないように、隙間Ｔの裏側（ボンディング側、バッキングプレートに対向する側）に設けられる。裏打ち部材２５としては、導電性や熱伝導性に優れており、スパッタリングターゲットの分野に通常用いられるものを用いることができる。詳細には図２に示すように、裏打ち部材２５とバッキングプレート２３とは低融点ハンダボンディング材３１ｂで接合されると共に、裏打ち部材２５と酸化物ターゲット部材２４ａ、２４ｂとは、低融点ハンダボンディング材３１ａで接合される。隙間Ｔの直下部分Ｑでは、低融点ハンダボンディング材２１は掻き出されて存在しないため、ここでは、裏打ち部材２５は、低融点ハンダボンディング材３１ａを介さず、ターゲット部材２４ａ、２４ｂと直接接合している。
但し、本発明では、隙間Ｔの裏側に裏打ち部材が少なくとも配置されていれば良く、裏打ち部材の存在形態は、図２の態様に限定されない。また、図２に示すように、隙間Ｔの直下部分Ｑに低融点ハンダボンディング材３１ａは存在しない方が好ましいが、これは、Ｑ部分に低融点ハンダボンディング材があると、スパッタリング中に熱が加わり、ボンディング材が溶け出して異常放電が生じ、パーティクルやスプラッシュが発生するためである。特に、隙間をつたって、ボンディング材が這い上がってくると、このような現象が顕著になるため、当該現象を回避するうえで、直下部分Ｑにはボンディング材は出来るだけ存在しない方が良い。
（第２の工程）
次に、上記ターゲット組立体をスパッタリングし、薄膜を形成する。スパッタリング条件は特に限定されず、所望となる薄膜が形成されるように適切な条件を選択することができる。
（第３の工程）
次に、上記薄膜の、ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する。本発明では、ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、薄膜の継ぎ目部分Ａのライフタイム値τ１として算出したところに特徴があり、ライフタイム値τ１の詳細な算出方法は、特許文献１に記載されており、これを参照することができるため、本明細書では、詳細な測定方法の説明を省略するが、その概略は以下のとおりである（以下の図３および図４は、特許文献２から抽出したものである）。
具体的には、図３に記載のライフタイム測定装置（特許文献２に記載の図１と同じ）を用い、試料（半導体薄膜）２０ａの測定部位に対して励起光、及びマイクロ波を照射し、その励起光の照射により変化するマイクロ波の試料からの反射波の強度を検出する。図３の測定装置は、パルスレーザ１、マイクロ波発振器２、方向性結合器３、マジックＴ（４）、第１導波管（信号用導波管）５ａ、第２導波管（参照用導波管）５ｂ、ミキサ６、信号処理装置７、コンピュータ８、ステージコントローラ９、試料台１０、Ｘ−Ｙステージ１１、基板保持部１２、ミラー１３及び集光レンズ１４等を備えている。
パルスレーザ１から出力された励起光は、ミラー１３で反射されるとともに、集光レンズ１４（集光手段）によって集光され、第１導波管５ａに設けられた微小開口５ｃを通過し、その第１導波管５ａの薄膜試料２０ａに近接する端部（開口部）を通じて、薄膜試料２０ａの測定部位（例えば，直径５〜１０μｍ程度のスポット）に対して照射される。このように、ミラー１３及び集光レンズ１４が、パルスレーザ１から出力された励起光を集光して薄膜試料２０ａへ導く。これにより、薄膜試料２０ａにおける微小な励起光照射領域（測定部位）において、励起キャリアが発生する。
上述したように酸化物などの晶質半導体薄膜のキャリア移動度は、ライフタイム値やキャリアピーク値（＝反射率のピーク値）と相関関係があるため、ライフタイム値やピーク値を算出することによって、酸化物半導体薄膜のキャリア移動度を簡便に評価・判定できる。
図４（特許文献２に記載の図２と同じ）はマイクロ波光導電減衰法における過剰のキャリア密度の変化の様子を示した図である（グラフはキャリア密度を表す）。酸化物半導体薄膜試料に照射した励起光によって、酸化物半導体薄膜に吸収されて過剰キャリア（励起キャリア）を生成し、過剰キャリア密度が増加すると共にその消失速度が増え、キャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピーク値となる。そして該過剰キャリアの生成と消滅の速度が等しくなると飽和して一定の値を維持するようになるが、励起光の照射を停止すると、過剰キャリアの再結合、消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻ることが知られている。
本発明では、上記測定部位として、ターゲット組立体の隙間に対応する薄膜の継ぎ目部分Ａを含む領域を用いる。ターゲット組立体の隙間は、製造時におけるターゲット部材間の隙間に対応するものであり、おおむね、０．３〜１．０ｍｍの幅を有している。上記隙間に対応する薄膜の継ぎ目部分Ａの幅は、おおむね、３．５〜１８．０ｍｍであり、当該継ぎ目部分Ａを含むように、おおむね、５０．０ｍｍ×２０．０ｍｍ〜１００．０ｍｍ×６０．０ｍｍの領域を測定部位として用いることが推奨される。
また、薄膜の継ぎ目部分Ａのライフタイム値τ１を測定する時期は、特許文献２と同様、基板上への半導体薄膜の形成直後に行っても良いし、上記半導体薄膜を例えば酸素や水蒸気による熱処理後に行っても良いし、或いは、パッシベーション絶縁膜の形成前に行ってもよく、いろいろな工程後に測定することが可能である。但し、プロセスの影響を除いたターゲット自体の評価、および評価までの時間短縮などを考慮すると、半導体薄膜の形成直後にライフタイム値τ１を測定することが推奨される。さらに基材上の複数のポイントを測定することで酸化物半導体薄膜の面内分布を測定することもできる。
（第４の工程）
次に、薄膜の継ぎ目部分Ａのライフタイム値τ１に基づいてターゲット組立体の品質を評価する。継ぎ目部分Ａのライフタイム値τ１が大きい程、上記ターゲット組立体を用いて得られる薄膜を備えたＴＦＴの移動度も高くなる傾向にあるため、例えば、τ１が、所定の閾値（ターゲット材料に応じて変わる）を超えているかどうかにより、個々のターゲットの品質の良否を判定することができる。
（２）第２の実施形態について
上記の第１の実施形態では、薄膜の継ぎ目部分Ａのライフタイム値τ１に基づいてターゲット組立体の品質を評価する方法について説明したが、第２の実施形態に記載のように、薄膜の継ぎ目部分Ａのライフタイム値τ１と、薄膜の非継ぎ目部分Ｂのライフタイム値τ２との比（τ１／τ２）に基づいてターゲット組立体の品質を評価することもできる。第２の実施形態において、第１〜第３の工程は第１の実施形態と同じであるため、以下では、第５工程および第６工程について説明する。
（第５の工程）
ここでは、ターゲット組立体の非隙間部に対応する薄膜の非継ぎ目部分Ｂを含む領域を測定領域として用い、第３の工程と同様にして、薄膜の非継ぎ目部分Ｂのライフタイム値τ２を算出する。
ここで、ターゲット組立体の非隙間部とは、ターゲット組立体の隙間Ｔ以外の領域を意味し、上記非隙間部に対応する薄膜の非継ぎ目部分Ｂを含む領域とは、具体的には、継ぎ目を除く部分のほぼ中央であり、おおむね継ぎ目部分から２０ｍｍの部分を意味する。
また、薄膜の非継ぎ目部分Ｂのライフタイム値τ２を測定する時期は、前述したライフタイム値τ１の場合と同様であり、基板上への半導体薄膜の形成直後に行っても良いし、上記半導体薄膜を例えば酸素や水蒸気による熱処理後に行っても良いし、或いは、パッシベーション絶縁膜の形成前に行ってもよく、いろいろな工程後に測定することが可能である。但し、プロセスの影響を除いたターゲット自体の評価、および評価までの時間短縮などを考慮すると、半導体薄膜の形成直後にライフタイム値τ２を測定することが推奨される。
（第６の工程）
上記第３の工程によって算出された、薄膜の継ぎ目部分Ａのライフタイム値τ１と、上記第５の工程によって算出された、薄膜の非継ぎ目部分Ｂのライフタイム値τ２との比（τ１／τ２）に基づいてターゲット組立体の品質を評価する。例えば、この比（τ１／τ２）が１になるということは、ターゲットの隙間部の悪影響が全くないことを意味し、この比が１よりもかなり小さい値になるということは、ターゲットの隙間部の悪影響が大きいことを意味する。上記比の使用により、ターゲット材料による影響は排除されるため、この比の値が所定の閾値（ターゲット材料に依らない）を超えるかどうかで、ターゲット組立体の品質の良否を判断することができる。
本発明の方法はターゲット組立体の品質を評価する方法に関するものであるが、上記ターゲット組立体によって形成された薄膜（ターゲット部材間の隙間に対応して、薄膜中に継ぎ目を有する薄膜）の品質評価方法としても有用である。よって、本発明の方法を、半導体薄膜を基板上に形成した後の製造工程のいずれかの工程に適用することによって、ターゲット組立体によって形成される半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整して膜質の評価を行うことができるため、半導体薄膜の品質評価を適切に行うことができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
まず、以下のようにしてターゲット組立体１〜６を製造し、製造したターゲットを用いて形成した酸化物半導体薄膜のライフタイム値を測定した。
（ターゲット組立体１の製造）
ターゲット組立体１（処理無し）は、以下のようにして製造した。まず、バッキングプレートの上にＩｎ基材料のボンディング材を充填し、融点以上に加熱して溶融状態とした。次いで、スペーサーとともに、複数の酸化物ターゲット部材を隙間をあけて並べて配置し、冷却した。ターゲット組成はＩｎＧａＺｎＯ4（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、原子％比）とした。ターゲット部材間の隙間は、０．８ｍｍとした。裏打ち部材は使用しなかった。
（ターゲット組立体２の製造）
ターゲット部材間の隙間を０ｍｍ（隙間なし）とした点以外は、ターゲット組立体１と同様にしてターゲット組立体２を製造した。
（ターゲット組立体３の製造）
頂上部の角を１ｍｍ程度面取りしたターゲット部材を用いた以外は、ターゲット組立体１と同様にしてターゲット組立体２を製造した。
（ターゲット組立体４の製造）
ターゲット組立体４は、以下のようにして製造した。まず、バッキングプレートの上にＩｎ基材料のボンディング材を充填し、融点以上に加熱して溶融状態とした。次いで、スペーサーと純Ｃｕからなる裏打ち部材を配置した後、その上に複数の酸化物ターゲット部材を隙間をあけて並べて配置し、冷却した。ターゲット組成はＩｎＧａＺｎＯ4（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、原子％比）とした。裏打ち部材は、ターゲット部材間の隙間に相当する位置に配置した。ターゲット部材間の隙間は、０．５ｍｍとした。
（ターゲット組立体５の製造）
カプトンからなる裏打ち部材を用い、ターゲット部材間の隙間は、０．６ｍｍとした以外は、ターゲット組立体４と同様にしてターゲット組立体５を製造した。
（ターゲット組立体６の製造）
Ｎｉからなる裏打ち部材を用い、ターゲット部材間の隙間を０．３ｍｍとした以外は、ターゲット組立体４と同様にしてターゲット組立体６を製造した。
（成膜およびライフタイム値の測定）
ガラス基板（コーニング社製ＥＡＧＬＥＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）に、表１に記載のターゲット組立体１〜６を用いて、下記のスパッタリング条件で酸化物半導体薄膜［ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ：Ｏ（原子％比）＝１：１：１：４））］（厚さ：２００ｎｍ）をスパッタリング法で成膜した。
基板温度：室温
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％
上記のようにして酸化物半導体薄膜を成膜後、膜質を向上させるために、水蒸気雰囲気（Ｈ2Ｏ／Ｏ2＝５０％）にて３５０℃で１時間のプレアニール処理を行なった。プレアニール処理後、下記条件で図３に示す構成を有する装置（株式会社コベルコ科研製：ＬＡＴ−１８２０ＳＰ）を用いてマイクロ波光導電減衰法によって反射率の変化を測定し、薄膜の継ぎ目部分のライフタイム値τ１、および薄膜の非継ぎ目部分のライフタイム値τ２を測定した。
レーザ波長：３４９ｎｍ（紫外光）
パルス幅：１５ｎｓ
パルスエネルギー：１μＪ／ｐｕｌｓｅ
ビーム径：１．５ｍｍφ
１測定におけるパルス数＝６４ショット
具体的には、薄膜の継ぎ目部分および薄膜の非継ぎ目部分を含むライン（基板の最左端から１００ｍｍ近傍位置まで）についてライフタイム値を測定し、薄膜の継ぎ目部分Ｘ1のライフタイム値τ１、および薄膜の非継ぎ目部分Ｘ2（継ぎ目部分Ｘ1から十分離れた点）のライフタイム値τ２を測定し、その比（τ１／τ２）を算出した。ここでは、各ライフタイム値は、プレアニール直後に測定した。
これらの結果を表１に示す。
参考のため、図５および図６に、ターゲット組立体１およびターゲット組立体２を用いたときの、基板の最左端から所定置までにおけるライフタイム値を測定したときの結果を示す。図中、Ｘ1は薄膜の継ぎ目部分であり、Ｘ2は薄膜の非継ぎ目部分である。なお、図５（ターゲット組立体１を使用）において、Ｘ1＝４３ｍｍであり、Ｘ2＝７７ｍｍである。図６（ターゲット組立体２を使用）において、Ｘ1＝４１ｍｍであり、Ｘ2＝５８ｍｍである。参考のため、上記以外のターゲット組立体の各値は以下のとおりである。
ターゲット組立体３：Ｘ1＝２７，Ｘ2＝６
ターゲット組立体４：Ｘ1＝３３，Ｘ2＝６
ターゲット組立体５：Ｘ1＝３１，Ｘ2＝８
ターゲット組立体６：Ｘ1＝４０，Ｘ2＝４
これらの結果から、τ１あるいはτ１／τ２の値が小さいターゲット組立体１の品質は良くなく、τ１あるいはτ１／τ２の値が大きいターゲット組立体２〜６、とりわけターゲット組立体２、６の品質が良いことが分かる。
（ＴＦＴ特性の測定）
次に、上記の評価が妥当であるかどうかを検証するために、前述したターゲット組立体１、２、および６を用い、以下のようにして図７に記載のＴＦＴを作製したときの、トランジスタ特性、移動度およびＳＳ値を測定した。
まず、ガラス基板（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒにて成膜した。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜温度：３００℃にて成膜した。
次に、前述した製造例と同様にして酸化物薄膜（厚さ４０ｎｍ）を成膜した。
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィーおよびウエットエッチングによりパターニングを行った。ウエットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
酸化物半導体薄膜をパターニングした後、膜質を向上させるためにプレアニール処理を行った。プレアニールは、水蒸気雰囲気にて、３５０℃で１時間行った。更に後述するソース・ドレイン電極エッチング時の酸化物半導体薄膜保護のためのエッチストップ層（１００ｎｍ）をプラズマＣＶＤ法より成膜し、ドライエッチングによりパターニングを行った。プラズマＣＶＤ法の条件はＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用いた。いずれも成膜パワーを１００Ｗ、成膜温度を２３０℃としたであり、ドライエッチングの条件はＡｒ、ＣＨＦ3の混合ガスを用い、圧力６Ｐａ，パワー１５０Ｗである。
次に、純Ｍｏを使用し、ソース・ドレイン電極を形成した。具体的には、前述したゲート電極と同様のＤＣスパッタリング法により純Ｍｏ膜を成膜（膜厚１００ｎｍ）した後、フォトリソグラフィーおよびウエットエッチングによりパターニングを行った。ウエットエッチャント液は「ＡＣ１０１」であり、エッチャント原液１に対し、０．７５の割合の純水で希釈した。液温は室温でエッチングを行った。ＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。パターニングを確実に行い、短絡を防ぐため、ソース・ドレイン電極の膜厚に対して２０％に相当する時間、追加で上記のウエットエッチャント液（ＡＣ１０１）に浸漬（オーバーエッチング）した。
このようにしてソース・ドレイン電極を形成した後、酸化物半導体を保護するための保護膜を形成した。保護膜としては、ＳｉＯ2（膜厚２００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚２５０ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例ではＮ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれも成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次にフォトリソグラフィー、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを作製した。
このようにして得られた各ＴＦＴについて、以下のようにして、トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）、ＳＳ値、および移動度（電界効果移動度μFE）を求めた。なお、トランジスタ特性の測定は、ターゲット組立体１、２について行った。
（１）トランジスタ特性の測定
トランジスタ特性（Ｉｄ−Ｖｇ特性）は、Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧：−３０Ｖ〜３０Ｖ（測定間隔：１Ｖ）
（２）ＳＳ値
ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値をＳＳ値とした。
（３）移動度μFE
電界効果移動度μFEは、ＴＦＴ特性からＶg＞Ｖd−Ｖthである線形領域にて導出した。線形領域ではＶg、Ｖdをそれぞれゲート電圧、ドレイン電圧、Ｖthをドレイン電流が１ｎＡを超えたときの電圧、Ｉdをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃiをゲート絶縁膜の静電容量、μFEを電界効果移動度とした。μFEは以下の式から導出される。本実施例では、線形領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉd−Ｖg特性）の傾きから電界効果移動度μFEを導出した。
これらの結果を表２、並びに図８および図９に示す。
τ１およびτ１／τ２の値が小さかったターゲット組立体１を用いて作製したＴＦＴは、図８に示すようにトランジスタ特性に劣り、表２に示すように移動度も低く、且つ、ＳＳ値も高くなった。
これに対し、τ１およびτ１／τ２の値が大きかった分割スパッタリングターゲット２、６を用いて作製したＴＦＴは、図９に示すように良好なトランジスタ特性を示し、表２に示すように移動度も高く、且つ、ＳＳ値も低かった。
以上の結果より、マイクロ波光導電減衰法によって薄膜のライフタイム値を測定することによって、ターゲット組立体の品質を簡便に精度良く、判定・評価できることがわかった。
１ ：パルスレーザ（励起光の光源）
２ ：マイクロ波発振器
３ ：方向性結合器
４ ：マジックＴ
５ａ：第１導波管（信号用導波管）
５ｂ：第２導波管（参照用導波管）
６：ミキサ
７：信号処理装置
８：コンピュータ
９：ステージコントローラ
１０：試料台
１１：Ｘ−Ｙステージ
１２：基板保持部
１３：ミラー
１４：集光レンズ
２０：試料基板
２０ａ：薄膜試料
２０ｂ：基板
２１ ターゲット組立体
２２ スパッタリングターゲット
２３ バッキングプレート
２４ａ〜２４ｄ 酸化物ターゲット部材
２５ 裏打ち部材
３１ａ、３１ｂ、３１ｃ 低融点ハンダボンディング材
３２ スペーサー
Ｔ 隙間
Ｑ 隙間Ｔの直下部分

Claims (3)

  1. 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質を評価する方法であって、
    バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が隙間をあけて配置されたターゲット組立体を用意する第１の工程と、
    前記ターゲット組立体をスパッタリングし、薄膜を形成する第２の工程と、
    前記薄膜の、前記ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する第３の工程と、
    前記継ぎ目部分Ａのライフタイム値τ１に基づいてターゲット組立体の品質を評価する第４の工程と、
    を含むことを特徴とするターゲット組立体の品質評価方法。
  2. 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質を評価する方法であって、
    バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が隙間をあけて配置されたターゲット組立体を用意する第１の工程と、
    前記ターゲット組立体をスパッタリングし、薄膜を形成する第２の工程と、
    前記薄膜の、前記ターゲット組立体の隙間に対応する継ぎ目部分Ａを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記継ぎ目部分Ａからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記継ぎ目部分Ａからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１として算出する第３の工程と、
    前記薄膜の、前記ターゲット組立体の非隙間部に対応する非継ぎ目部分Ｂを含む領域に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記非継ぎ目部分Ｂからの反射波の反射率の変化を測定し、反射率が１／ｅとなるまでの時間を前記薄膜の前記非継ぎ目部分Ｂのライフタイム値τ２として算出する第５の工程と、
    前記薄膜の前記継ぎ目部分Ａのライフタイム値τ１と、前記薄膜の前記非継ぎ目部分Ｂのライフタイム値τ２との比（τ１／τ２）に基づいてターゲット組立体の品質を評価する第６の工程と、
    を含むことを特徴とするターゲット組立体の品質評価方法。
  3. 前記薄膜は酸化物薄膜である請求項１または２に記載の品質評価方法。
JP2012162138A 2012-07-20 2012-07-20 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法 Expired - Fee Related JP5759425B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012162138A JP5759425B2 (ja) 2012-07-20 2012-07-20 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
CN201310300303.0A CN103579036B (zh) 2012-07-20 2013-07-17 薄膜晶体管的半导体层用薄膜的形成所使用的靶组装体的品质评价方法
TW102125732A TWI476393B (zh) 2012-07-20 2013-07-18 Quality evaluation method of target assembly used for forming thin film for semiconductor layer of thin film transistor
KR20130085599A KR101493163B1 (ko) 2012-07-20 2013-07-19 박막 트랜지스터의 반도체층용 박막의 형성에 사용되는 타깃 조립체의 품질 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012162138A JP5759425B2 (ja) 2012-07-20 2012-07-20 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法

Publications (2)

Publication Number Publication Date
JP2014019931A JP2014019931A (ja) 2014-02-03
JP5759425B2 true JP5759425B2 (ja) 2015-08-05

Family

ID=50050535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012162138A Expired - Fee Related JP5759425B2 (ja) 2012-07-20 2012-07-20 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法

Country Status (4)

Country Link
JP (1) JP5759425B2 (ja)
KR (1) KR101493163B1 (ja)
CN (1) CN103579036B (ja)
TW (1) TWI476393B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
CN105154836A (zh) * 2015-09-18 2015-12-16 有研亿金新材料有限公司 一种高性能铁磁性溅射靶材
CN106884147A (zh) * 2017-03-22 2017-06-23 中山市博顿光电科技有限公司 一种利用率高的离子源溅射靶材装置及其使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053899A (ko) * 1995-12-29 1997-07-31 김주용 씨모스 박막트랜지스터 및 그 제조방법
JP2005038996A (ja) 2003-07-18 2005-02-10 Toshiba Corp 半導体装置の製造方法
JP2008191123A (ja) * 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5714481B2 (ja) * 2008-04-29 2015-05-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 無機傾斜バリア膜及びそれらの製造方法
US8894458B2 (en) * 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
JP5814558B2 (ja) * 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN102313849B (zh) * 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
CN102712997B (zh) * 2010-11-08 2014-03-19 三井金属矿业株式会社 分割溅镀靶及其制造方法
KR101178822B1 (ko) * 2010-11-08 2012-09-03 미쓰이 긴조꾸 고교 가부시키가이샤 분할 스퍼터링 타깃 및 그 제조 방법

Also Published As

Publication number Publication date
CN103579036A (zh) 2014-02-12
TW201409015A (zh) 2014-03-01
TWI476393B (zh) 2015-03-11
KR101493163B1 (ko) 2015-02-12
JP2014019931A (ja) 2014-02-03
KR20140012602A (ko) 2014-02-03
CN103579036B (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
JP5759425B2 (ja) 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
TWI430451B (zh) A laminated structure having an oxide semiconductor thin film layer, a method for producing a laminated structure, a thin film transistor, and a display device
KR101568631B1 (ko) 박막 트랜지스터
JP6204036B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
KR101251123B1 (ko) 산화물 반도체 박막의 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
JP2012033857A (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
KR102086442B1 (ko) 산화물 반도체 박막의 품질 평가 방법, 및 상기 산화물 반도체 박막의 품질 관리 방법, 그리고 해당 품질 평가 방법을 이용하는 반도체의 제조 장치
JP2014086445A (ja) 薄膜トランジスタ
KR101643510B1 (ko) 타겟 조립체
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
JPWO2015033499A1 (ja) 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
WO2021124963A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP5961314B2 (ja) 酸化物半導体薄膜の膜質管理方法
JP2013030542A (ja) 非晶質半導体膜の評価方法、及び半導体装置の製造方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
US9529239B2 (en) Manufacturing method and repairing method for display device as well as liquid crystal display panel
JP2013093470A (ja) 回路基板、アクティブマトリックス基板、表示装置および回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150605

R150 Certificate of patent or registration of utility model

Ref document number: 5759425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees