KR20230144174A - 반도체 소자의 분석 방법 및 이를 위한 분석 장치 - Google Patents

반도체 소자의 분석 방법 및 이를 위한 분석 장치 Download PDF

Info

Publication number
KR20230144174A
KR20230144174A KR1020220043071A KR20220043071A KR20230144174A KR 20230144174 A KR20230144174 A KR 20230144174A KR 1020220043071 A KR1020220043071 A KR 1020220043071A KR 20220043071 A KR20220043071 A KR 20220043071A KR 20230144174 A KR20230144174 A KR 20230144174A
Authority
KR
South Korea
Prior art keywords
semiconductor device
optical signal
analyzing
semiconductor
fail
Prior art date
Application number
KR1020220043071A
Other languages
English (en)
Other versions
KR102708172B1 (ko
Inventor
정권범
정광식
홍현민
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020220043071A priority Critical patent/KR102708172B1/ko
Priority to PCT/KR2023/004467 priority patent/WO2023195717A1/ko
Publication of KR20230144174A publication Critical patent/KR20230144174A/ko
Application granted granted Critical
Publication of KR102708172B1 publication Critical patent/KR102708172B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/265Contactless testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/265Contactless testing
    • G01R31/2656Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자를 제조하는 것, 상기 반도체 소자에 제1 광 신호를 공급하는 것, 상기 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것, 및 상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하되, 상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것은 상기 반도체 소자의 전기적 특성을 측정하는 것, 상기 제2 광 신호와 상기 전기적 특성을 상관시키는 것, 상기 전기적 특성으로부터 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하고, 상기 전기적 특성은 상기 반도체 소자의 문턱 전압인 반도체 소자의 분석 방법 및 이를 위한 분석 장치를 개시한다.

Description

반도체 소자의 분석 방법 및 이를 위한 분석 장치{ANALYSIS METHOD OF SEMICONDUCTOR DEVICE AND ANALYSIS APPARATUS FOR THE METHOD}
본 발명은 반도체 소자의 분석 방법 및 이를 위한 분석 장치에 관한 것으로, 보다 구체적으로 비선형 광 신호를 이용한 반도체 소자의 분석 방법 및 이를 위한 분석 장치에 관한 것이다.
비선형 광학에서는 광선 입력(들)이 상기 입력(들)의 합, 차 또는 고조파 주파수(harmonic frequencies)로 출력된다. 제2 고조파 생성(second harmonic generation; SHG)은 주파수가 입사광 빔의 2배인 빛이 방출되는 비선형 효과이다. 이 과정은 에너지 E의 2개의 광자를 결합하여 입사하는 방사선의 단일 광자 2E(즉, 주파수의 2배(2ω) 또는 파장의 절반의 광의 생성)를 생성하는 것으로 간주될 수 있다. 이러한 효과는 서로 다른 주파수에 해당하는 서로 다른 에너지의 광자 결합으로도 일반화할 수 있다.
임의의 특정 이론을 따르지 않고, SHG 공정은 대칭 중심(즉, 인버전(inversion) 또는 중심 대칭(centrosymmetric) 재료)을 나타내는 물질 내부 또는 벌크(bulk)에서 발생하지 않는다. 이러한 재료의 경우, SHG 공정은 벌크 재료의 인버전 대칭이 파괴되는 표면(surfaces) 및/또는 계면(interfaces)에서만 감지할 수 있다. 따라서 SHG 공정은 표면 및 계면 특성에 대한 정보를 민감하게 제공한다.
따라서 SHG 효과는 화학 기상 증착(CVD), 원자 층 증착(ALD), 스퍼터링 등의 증착 공정에서 웨이퍼 제조 시 계면 특성을 검출하는데 유용할 수 있다. 따라서 SHG 기술은 독특한 비접촉 웨이퍼/기판 검사 기회를 제공할 수 있다.
본 발명의 일 기술적 과제는 비선형 광 신호를 이용한 반도체 소자의 분석 방법 및 이를 위한 분석 장치를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 반도체 소자의 분석 방법은 반도체 소자를 제조하는 것, 상기 반도체 소자에 제1 광 신호를 공급하는 것, 상기 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것, 및 상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하되, 상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것은 상기 반도체 소자의 전기적 특성을 측정하는 것, 상기 제2 광 신호와 상기 전기적 특성을 상관시키는 것, 상기 전기적 특성으로부터 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하고, 상기 전기적 특성은 상기 반도체 소자의 문턱 전압일 수 있다.
상기 반도체 소자의 pass/fail 판단의 결과가 fail인 경우, 상기 반도체 소자의 제조 공정 조건을 수정하는 것을 더 포함할 수 있다.
상기 반도체 소자의 제조 공정 조건을 수정하는 것은 제조 공정 중에 물질의 조성, 산소 분압, 플라즈마 파워, 압력, 열처리 분위기 및 열처리 온도 중 적어도 하나 이상을 수정하는 것일 수 있다.
상기 반도체 소자를 제조하는 것은 기판 상에 게이트 전극을 형성하는 것, 상기 게이트 전극 상에 게이트 절연막을 형성하는 것, 상기 게이트 절연막 상에 산화물 반도체막을 형성하는 것, 및 상기 산화물 반도체막 상에 소스 전극 및 드레인 전극을 형성하는 것을 포함할 수 있다.
상기 반도체 소자를 제조하는 것은 상기 산화물 반도체막 상에 패시베이션막을 형성하는 것, 및 상기 반도체 소자에 대한 열처리 공정을 수행하는 것을 더 포함할 수 있다.
상기 산화물 반도체막은 상기 게이트 전극과 상기 기판 사이에 형성될 수 있다.
상기 게이트 전극은 상기 산화물 반도체막과 상기 기판 사이에 형성될 수 있다.
상기 산화물 반도체막, 상기 게이트 절연막 및 상기 게이트 전극은 박막 형태로 형성될 수 있다.
상기 반도체 소자의 pass/fail 판단 결과가 fail인 경우, 상기 반도체 소자에 대한 후속 공정을 진행하는 것을 더 포함할 수 있다.
상기 후속 공정은 상기 반도체 소자에 상기 제1 광 신호와 경로 또는 소스가 다른 제3 광 신호를 공급하는 것을 포함할 수 있다.
상기 후속 공정은 상기 반도체 소자의 상기 전기적 특성을 변화시킬 수 있다.
상기 제2 광 신호의 주파수는 상기 제1 광 신호의 주파수의 2배일 수 있다.
상기 제2 광 신호를 검출하는 것 이후에 상기 제2 광 신호에 대한 정보를 데이터 베이스에 저장하는 것을 더 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 분석 장치는 제1 광 신호를 방출하도록 구성되는 광원부, 상기 제1 광 신호를 공급받아 제2 광 신호로 반사하도록 구성되는 샘플부, 상기 제2 광 신호를 검출하도록 구성되는 검출부, 및 상기 검출부에서 검출한 신호를 분석하도록 구성되는 분석부를 포함하되, 상기 샘플부는 기판 상에 반도체 소자들이 배열되도록 구성되고, 상기 분석부는 상기 반도체 소자들 각각의 pass/fail을 판단하도록 구성되고, 상기 제2 광 신호의 주파수는 상기 제1 광 신호의 주파수의 2배일 수 있다.
상기 광원부는 제1 레이저 광원을 포함하고, 상기 제1 레이저 광원은 fs-레이저일 수 있다.
상기 샘플부는 상기 기판을 평면적으로 움직이도록 구성되는 스테이지를 포함할 수 있다.
상기 샘플부는 상기 광원부와 상기 스테이지 사이의 반파장판(half-waveplate), 및 상기 스테이지와 상기 검출부 사이의 적어도 하나의 광 소자를 더 포함할 수 있다.
상기 샘플부로 제3 광 신호를 공급하도록 구성되는 후속 공정 진행부를 더 포함하되, 상기 후속 공정 진행부는 제2 레이저 광원를 포함할 수 있다.
상기 반도체 소자들 각각의 pass/fail을 판단하는 것은 상기 반도체 소자들 각각의 전기적 특성을 측정하는 것, 상기 제2 광 신호와 상기 전기적 특성을 상관시키는 것, 상기 전기적 특성으로부터 상기 반도체 소자들 각각의 pass/fail을 판단하는 것을 포함할 수 있다. 상기 전기적 특성은 상기 반도체 소자들 각각의 문턱 전압일 수 있다.
상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 반도체 소자의 분석 방법은 제1 반도체 소자에 대한 분석을 진행하는 것, 상기 제1 반도체 소자와 다른 제2 반도체 소자에 대한 분석을 진행하는 것, 및 상기 제2 반도체 소자에 대한 분석 시 상기 제1 반도체 소자에 대한 정보를 반영하는 것을 포함하되, 상기 제1 및 제2 반도체 소자들 각각에 대한 분석은 상기 제1 및 제2 반도체 소자들 각각에 제1 광 신호를 공급하는 것, 상기 제1 및 제2 반도체 소자들 각각으로부터 반사된 제2 광 신호를 검출하는 것, 및 상기 제2 광 신호를 분석하여 상기 제1 및 제2 반도체 소자들 각각의 pass/fail을 판단하는 것을 포함하되, 상기 제2 반도체 소자의 pass/fail을 판단하는 것은, 상기 제1 반도체 소자에 대하여 측정된, 전기적 특성과 상기 제2 광 신호 사이의 상관 관계를 이용하는 것을 포함하고, 상기 전기적 특성은 상기 반도체 소자의 문턱 전압일 수 있다.
본 발명에 따른 반도체 소자의 분석 방법에 따르면, 반도체 소자의 전기적 특성과 비선형 신호 세기를 상관시키는 것에 의해 반도체 소자의 전기적 특성을 정량적으로 분석할 수 있다.
또한, 본 발명에 따른 반도체 소자의 분석 방법에 따르면, 반도체 소자의 pass/fail을 판단하는 것 이후에 반도체 소자의 제조 공정 조건을 수정하거나 반도체 소자에 대한 후속 공정을 진행하는 것에 의해 반도체 소자를 성능을 개선할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 위한 분석 장치를 나타내는 개략도이다.
도 3은 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자를 제조하는 것을 설명하기 위한 흐름도이다.
도 4a는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법의 분석 대상이 되는 반도체 소자를 설명하기 위한 평면도이다.
도 4b, 도 4c 및 도 4d는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법의 분석 대상이 되는 반도체 소자를 설명하기 위한 단면도들로, 각각 도 4a를 Ⅰ-Ⅰ'선으로 자른 단면에 대응된다.
도 5a는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 pass/fail을 판단하는 것을 설명하기 위한 흐름도이다.
도 5b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 pass/fail을 판단하는 것을 설명하기 위한 그래프이다.
도 6a, 도 6b, 도 6c, 도 7a, 도 7b, 도 8a 및 도 8b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 제조 공정 조건을 수정하는 것을 설명하기 위한 그래프들이다.
도 9는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 설명하기 위한 흐름도이다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 위한 분석 장치를 나타내는 개략도들이다.
도 11a, 도 11b, 도 12a, 도 12b, 도 12c, 도 12d, 도 12e 및 도 12f는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자에 대한 후속 공정을 진행한 결과를 설명하기 위한 그래프들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 수정 및 변경을 가할 수 있다. 단지, 본 실시예의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 설명의 편의를 위하여 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 또한 본 명세서에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다. 여기에 설명되고 예시되는 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서에서 어떤 구성이 다른 구성 '상(上)에' 제공된다고 언급하는 경우는 어떤 구성이 다른 구성의 상면 바로(즉, 직접 접촉하도록) 위에 제공되는 경우 및 구성들 사이에 제3의 구성이 개재되는 경우를 포함한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 및 이를 위한 분석 장치에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 본 발명에 따른 반도체 소자의 분석 방법은 반도체 소자를 제조하는 것(S100), 반도체 소자에 제1 광 신호를 공급하는 것(S200), 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것(S300) 및 제2 광 신호를 분석하여 반도체 소자의 pass/fail을 판단하는 것(S400)을 포함할 수 있다. 실시예들에 따르면, 본 발명에 따른 반도체 소자의 분석 방법은 제2 광 신호를 검출하는 것(S300) 이후에 제2 광 신호에 대한 정보를 데이터 베이스에 저장하는 것을 더 포함할 수 있다. 실시예들에 따르면, 제2 광 신호를 분석하는 것은 다른 반도체 소자의 분석 시 데이터 베이스에 저장되었던 정보를 이용하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 분석 방법은 반도체 소자의 pass/fail 판단의 결과가 fail인 경우 반도체 소자의 제조 공정 조건을 수정하는 것(S500)을 더 포함할 수 있다. 반도체 소자의 제조 공정 조건을 수정하는 것(S500)은 제조 공정 중에 물질의 조성, 산소 분압, 플라즈마 파워, 압력, 열처리 분위기 및 열처리 온도 중 적어도 하나 이상을 수정하는 것일 수 있다.
반도체 소자의 제조 공정 조건을 수정하는 것(S500) 이후에 반도체 소자를 제조하는 것(S100), 반도체 소자에 제1 광 신호를 공급하는 것(S200), 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것(S300) 및 제2 광 신호를 분석하여 반도체 소자의 pass/fail을 판단하는 것(S400)을 포함하는 과정이 반복적으로 수행될 수 있다. 이러한 반복적인 과정은 반도체 소자의 pass/fail 판단의 결과가 pass일 때까지 진행될 수 있다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 위한 분석 장치를 나타내는 개략도이다.
도 2를 참조하면, 본 발명에 따른 분석 장치는 광원부(U1), 샘플부(U2), 검출부(U3) 및 분석부(U4)를 포함할 수 있다.
광원부(U1)는 제1 광 신호(LS1)를 방출하도록 구성될 수 있다. 광원부(U1)는 제1 레이저 광원을 포함할 수 있고, 제1 레이저 광원은 fs(femtosecond)-레이저일 수 있다.
샘플부(U2)는 제1 광 신호(LS1)를 공급받아 제2 광 신호(LS2)로 반사하도록 구성될 수 있다. 제2 광 신호(LS2)의 주파수(2ω)는 제1 광 신호(LS1)의 주파수(ω)의 2배일 수 있다. 즉, 제2 광 신호(LS2)는 제1 광 신호(LS1)에 대한 제2 고조파 생성(second harmonic generation; SHG) 신호일 수 있다.
샘플부(U2)는 기판(100) 상에 반도체 소자들(10)이 배열되도록 구성될 수 있다. 샘플부(U2)는 기판(100)을 평면적으로 움직이도록 구성되는 스테이지(ST)를 포함할 수 있다. 도 10a 또는 도 10b를 참조하여 후술하는 바와 같이, 샘플부(U2)는 광원부(U1)와 스테이지(ST) 사이의 반파장판(half-waveplate) 및 스테이지(ST)와 검출부(U3) 사이의 적어도 하나의 광 소자를 더 포함할 수 있다. 상기 광 소자는, 예를 들어, 밴드패스 필터(bandpass filter), 숏 패스 필터(short pass filter) 및 이색성 미러(dichromatic mirror) 중 어느 하나일 수 있다.
본 발명에 따른 분석 장치의 분석 대상이 되는 반도체 소자들(10) 각각은 산화물 반도체 물질을 포함하는 트랜지스터 소자이거나 산화물 반도체 박막을 포함하는 박막 구조체일 수 있으나, 본 발명은 이에 제한되지 않는다.
검출부(U3)는 제2 광 신호(LS2)를 검출하도록 구성될 수 있고, 분석부(U4)는 검출부(U3)에서 검출한 신호를 분석하도록 구성될 수 있다. 보다 구체적으로, 분석부(U4)는 반도체 소자들(10) 각각의 pass/fail을 판단하도록 구성될 수 있다. 실시예들에 따르면, 분석부(U4)는 반도체 소자들(10)의 제조 공정 조건을 수정하는 제어 모듈을 더 포함할 수 있다.
도 3은 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자를 제조하는 것을 설명하기 위한 흐름도이다. 도 4a는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법의 분석 대상이 되는 반도체 소자를 설명하기 위한 평면도이다. 도 4b, 도 4c 및 도 4d는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법의 분석 대상이 되는 반도체 소자를 설명하기 위한 단면도들로, 각각 도 4a를 Ⅰ-Ⅰ'선으로 자른 단면에 대응된다.
도 3, 도 4a 내지 도 4d를 참조하면, 반도체 소자(10)를 제조하는 것(S100)은 기판(100) 상에 게이트 전극(GE)을 형성하는 것(S110), 게이트 전극(GE) 상에 게이트 절연막(300)을 형성하는 것(S120), 게이트 절연막(300) 상에 산화물 반도체막(200)을 형성하는 것(S130) 및 산화물 반도체막(200) 상에 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 것(S140)을 포함할 수 있다. 다만, 게이트 전극(GE), 게이트 절연막(300), 산화물 반도체막(200) 및 소스/드레인 전극들(SE, DE)의 형성 순서는 설명한 것에 제한되지 않는다.
실시예들에 따르면, 반도체 소자(10)를 제조하는 것(S100)은 산화물 반도체막(200) 상에 패시베이션막을 형성하는 것 및 반도체 소자(10)에 대한 열처리 공정을 수행하는 것을 더 포함할 수 있다. 패시베이션막은 소스/드레인 전극들(SE, DE)의 상면들 또는 게이트 전극(GE)의 상면을 덮을 수 있다.
도 4a를 참조하면, 복수의 반도체 소자들(10)이 배열되는 기판(100)은 실리콘, 저마늄 및 실리콘-저마늄 중 적어도 어느 하나를 포함하는 반도체 기판, 화합물 반도체 기판, 유리 기판 또는 플라스틱 기판일 수 있다. 예를 들어, 반도체 기판(100)은 실리콘 웨이퍼일 수 있다. 실시예들에 따르면, 반도체 소자(10)는 기판(100) 상의 FEOL(frond-end-of-line) 층 내에, BEOL(back-end-of-line) 층 내에, 또는 주변 회로 구조 내에 형성될 수 있다.
도 4a 및 도 4b를 참조하면, 반도체 소자(10)는 기판(100) 상에 차례로 적층된 산화물 반도체막(200), 게이트 절연막(300), 게이트 전극(GE), 및 소스/드레인 전극들(SE, DE)을 포함할 수 있다. 산화물 반도체막(200)은 게이트 전극(GE)과 기판(100) 사이에 형성될 수 있다. 다시 말하면, 반도체 소자(10)는 top-gate 구조의 트랜지스터일 수 있다. 일 실시예에 따르면, 소스/드레인 전극들(SE, DE)은 기판(100)과 산화물 반도체막(200) 사이에 제공될 수 있다. 다른 일 실시예에 따르면, 소스/드레인 전극들(SE, DE)은 산화물 반도체막(200)과 게이트 절연막(300) 사이에 제공될 수 있다.
산화물 반도체막(200)은, 예를 들어, 수소(H), 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 탄탈륨(Ta), 스트론튬(Sr), 티타늄(Ti), 구리(Cu), 로듐(Rh) 및 알루미늄(Al)으로 이루어진 군에서 선택된 적어도 두 개의 원소와 산소(O)의 화합물로 형성될 수 있다. 게이트 절연막(300)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 고유전 물질(high-k) 중 적어도 하나를 포함할 수 있다. 상기 고유전 물질은 하프늄 산화물, 알루미늄 산화물 또는 탄탈륨 산화물과 같이 실리콘 산화물 및 실리콘 질화물보다 유전 상수가 큰 물질일 수 있다. 게이트 전극(GE), 소스/드레인 전극들(SE, DE) 각각은, 예를 들어, 도핑된 반도체 물질(도핑된 실리콘, 도핑된 저마늄 등), 도전성 금속 질화물(티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물 등) 및 금속 물질(티타늄, 탄탈륨, 텅스텐, 구리, 알루미늄, 루테늄, 몰리브데늄 등) 중 적어도 하나를 포함할 수 있다.
도 4a 및 도 4c를 참조하면, 반도체 소자(10)는 기판(100) 상의 게이트 전극(GE), 게이트 전극(GE) 및 기판(100)을 덮는 게이트 절연막(300), 게이트 절연막(300) 상의 산화물 반도체막(200) 및 게이트 절연막(300) 상의 소스/드레인 전극들(SE, DE)을 포함할 수 있다. 게이트 전극(GE)은 산화물 반도체막(200)과 기판(100) 사이에 형성될 수 있다. 다시 말하면, 반도체 소자(10)는 bottom-gate 구조의 트랜지스터일 수 있다. 일 실시예에 따르면, 소스/드레인 전극들(SE, DE)은 산화물 반도체막(200)의 상면 상에 제공될 수 있다. 다른 일 실시예에 따르면, 소스/드레인 전극들(SE, DE)은 게이트 절연막(300)과 산화물 반도체막(200) 사이에 제공될 수 있다.
도 4a 및 도 4c를 참조하면, 반도체 소자(10)는 기판(100) 상에 차례로 적층된 산화물 반도체막(200), 게이트 절연막(300) 및 게이트 전극(GE)을 포함할 수 있다. 기판(100) 상의 산화물 반도체막(200), 게이트 절연막(300) 및 게이트 전극(GE) 각각은 박막 형태로 형성될 수 있다.
도 2를 도 4a 내지 도 4d와 함께 다시 참조하면, 반도체 소자(10)로 제1 광 신호(LS1)가 공급되면 게이트 절연막(300)과 산화물 반도체막(200)의 계면에서의 전기장에 의해 제2 광 신호(LS2)가 발생할 수 있다. 이때, 제2 광 신호(LS2)는 게이트 절연막(300)과 산화물 반도체막(200)의 계면에서의 전기장에 의해 발생하는, 초기 광자의 정수배의 에너지를 갖는 비선형 신호일 수 있다.
도 5a는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 pass/fail을 판단하는 것을 설명하기 위한 흐름도이다.
도 5a를 참조하면, 반도체 소자의 pass/fail을 판단하는 것(S400)은 반도체 소자의 전기적 특성을 측정하는 것(S410), 제2 광 신호와 전기적 특성을 상관시키는 것(S420) 및 반도체 소자의 전기적 특성으로부터 반도체 소자의 pass/fail을 판단하는 것(S430)을 포함할 수 있다. 이때, 전기적 특성은 반도체 소자의 문턱 전압(threshold voltage, Vth)일 수 있다.
실시예들에 따르면, 본 발명에 따른 반도체 소자의 분석 방법은 제2 광 신호를 검출하는 것(S300) 이후에 제2 광 신호에 대한 정보를 데이터 베이스에 저장하는 것을 더 포함할 수 있는데, 이때 제2 광 신호에 대한 정보는 제2 광 신호와 전기적 특성 사이의 상관 관계에 대한 정보를 포함할 수 있다.
일 예로, 문턱 전압은 I-V 그래프에서 기울기가 최대가 되는(즉, 드레인 전류(drain current, IDS)가 급격히 증가하는) 지점의 게이트 전압(gate voltage, Vg)으로 정의될 수 있다. 다른 일 예로, 문턱 전압은 I-V 그래프에서 기울기가 최대가 되는 지점에서의 접선의 절편으로 정의될 수 있다. 또 다른 일 예로, 문턱 전압은 미리 결정된 드레인 전류(IDS) 값에 대응되는 게이트 전압(Vg)으로 정의될 수 있다.
도 5b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 pass/fail을 판단하는 것을 설명하기 위한 그래프이다. 보다 구체적으로, 도 5b는 도 4a와 같이 어레이 형태로 배열된 복수의 반도체 소자들의 전기적 특성을 측정한 결과이다. 도 5b에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다.
도 5b를 참조하면, 반도체 소자들 중 측정된 문턱 전압이 기준값보다 작은 것들은 'fail'로 판단될 수 있다. 상기 기준값은 측정 대상이 되는 반도체 소자의 정확도 및 성능에 대한 요구치를 기반으로 미리 결정될 수 있다. 예를 들어, 반도체 소자들 중 측정된 문턱 전압과 기준값의 차이가 약 5 V보다 큰 것들은 'fail'로 판단될 수 있다. 바람직하게는, 반도체 소자들 중 측정된 문턱 전압과 기준값의 차이가 약 3 V보다 큰 것들은 'fail'로 판단될 수 있다. 보다 바람직하게는, 반도체 소자들 중 측정된 문턱 전압과 기준값의 차이가 약 1 V보다 큰 것들은 'fail'로 판단될 수 있다.
도 6a, 도 6b 및 도 6c는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 제조 공정 조건을 수정하는 것을 설명하기 위한 그래프들이다. 보다 구체적으로, 도 6a는 산화물 반도체막 증착 시의 산소 분압에 따른 문턱 전압 변화를 나타내는 그래프이고, 도 6b는 산화물 반도체막 증착 시의 산소 분압에 따른 비선형 신호(non-linear signal; NL signal) 세기 변화를 나타내는 그래프이며, 도 6c는 문턱 전압과 비선형 신호 세기의 관계를 설명하기 위한 그래프이다. 도 6a에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다. 도 6b에서 가로축은 시간(단위는 초(s))이고 세로축은 비선형 신호 세기(단위는 kcps)이다. 도 6c에서 가로축은 문턱 전압(Vth)(단위는 V)이고 세로축은 비선형 신호 세기(단위는 kcps)이다.
도 6a 내지 도 6c를 참조하면, 제1-1 실험례(E1)는 산화물 반도체막 증착 시 산소 분압이 약 60%인 경우이고, 제1-2 실험례(E2)는 산화물 반도체막 증착 시 산소 분압이 약 10%인 경우이며, 제1-3 실험례(E3)는 산화물 반도체막 증착 시 산소 분압이 약 0%인 경우이다.
도 6a 및 도 6b를 참조하면, 제1-1 실험례(E1)는 제1-2 실험례(E2) 및 제1-3 실험례(E3)보다 문턱 전압 및 비선형 신호 세기가 클 수 있다. 제1-2 실험례(E2)는 제1-3 실험례(E3)보다 문턱 전압 및 비선형 신호 세기가 클 수 있다.
도 6c를 참조하면, 산화물 반도체막 증착 시의 산소 분압이 변화함에 따라 측정된 문턱 전압과 비선형 신호 세기는 서로에 비례할 수 있다. 이러한 관계로 인해, 반도체 소자의 전기적 특성(즉, 문턱 전압)은 비선형 신호 세기를 통해 측정(또는 예측)할 수 있고, 비선형 신호 세기는 반도체 소자의 전기적 특성을 통해 측정(또는 예측)할 수 있다. 문턱 전압과 비선형 신호 세기 사이의 비례 관계는, 캐리어 농도 변화 및 게이트 절연막과 산화물 반도체막 내의 결함(defect) 밀도에 의한 계면 전기장 변화에 기인할 수 있다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 제조 공정 조건을 수정하는 것을 설명하기 위한 그래프들이다. 보다 구체적으로, 도 7a는 산화물 반도체막에 대한 열처리 공정의 분위기(atmosphere)에 따른 문턱 전압 변화를 나타내는 그래프이고, 도 7b는 산화물 반도체막에 대한 열처리 공정의 분위기에 따른 비선형 신호 세기 변화를 나타내는 그래프이다. 도 7a에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다. 도 7b에서 가로축은 시간(단위는 초(s))이고 세로축은 비선형 신호 세기(단위는 kcps)이다.
도 7a 및 도 7b를 참조하면, 제2-1 실험례(F1)는 산화물 반도체막에 대한 열처리 공정이 산소 분압이 약 0%인 공기(air) 중에서 약 350도의 온도로 수행되는 경우이고, 제2-2 실험례(F2)는 산화물 반도체막에 대한 열처리 공정이 산소 분압이 약 0%인 진공(vaccum) 중에서 약 350도의 온도로 수행되는 경우이다. 이때, 제2-1 실험례(F1)는 제2-2 실험례(F2)보다 문턱 전압 및 비선형 신호 세기가 클 수 있다.
도 8a 및 도 8b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자의 제조 공정 조건을 수정하는 것을 설명하기 위한 그래프들이다. 보다 구체적으로, 도 8a는 산화물 반도체막에 대한 열처리 공정의 온도에 따른 문턱 전압 변화를 나타내는 그래프이고, 도 8b는 산화물 반도체막에 대한 열처리 공정의 온도에 따른 비선형 신호 세기 변화를 나타내는 그래프이다. 도 8a에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다. 도 8b에서 가로축은 시간(단위는 초(s))이고 세로축은 비선형 신호 세기(단위는 kcps)이다.
도 8a 및 도 8b를 참조하면, 제3-1 실험례(G1)는 산화물 반도체막에 대한 열처리 공정의 온도가 약 200도인 경우이고, 제3-2 실험례(G2)는 산화물 반도체막에 대한 열처리 공정의 온도가 약 350도인 경우이며, 제3-3 실험례(G3)는 산화물 반도체막에 대한 열처리 공정의 온도가 약 500도인 경우이다. 제3-1 실험례(G1), 제3-2 실험례(G2) 및 제3-3 실험례(G3)에서 열처리 공정의 온도를 제외한 분위기는 실질적으로 동일하게 유지될 수 있다. 이때, 제3-1 실험례(G1)는 제3-2 실험례(G2) 및 제3-3 실험례(G3)보다 문턱 전압 및 비선형 신호 세기가 클 수 있다. 제3-2 실험례(G2)는 제3-3 실험례(G3)보다 문턱 전압 및 비선형 신호 세기가 클 수 있다.
도 6a, 도 6b, 도 6c, 도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 반도체 소자의 제조 공정 조건(예를 들어, 산화물 반도체막 증착 시의 산소 분압, 산화물 반도체막에 대한 열처리 공정의 분위기 및 온도)을 수정하는 것에 의해, 반도체 소자의 전기적 특성(즉, 문턱 전압) 및 비선형 신호 세기가 제어될 수 있다.
도 9는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 설명하기 위한 흐름도이다. 이하에서, 설명의 편의를 위하여 도 1을 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고 차이점에 대하여 상세히 설명한다.
도 9를 참조하면, 본 발명에 따른 반도체 소자의 분석 방법은 제2 광 신호를 분석하여 반도체 소자의 pass/fail을 판단하는 것(S400) 이후에, 반도체 소자의 pass/fail 판단의 결과가 fail인 경우 반도체 소자에 대한 후속 공정을 진행하는 것(S600)을 포함할 수 있다. 반도체 소자에 대한 후속 공정을 진행하는 것(S600)은 반도체 소자가 제공되는 스테이지를 평면적으로 움직여 후속 공정이 필요한 반도체 소자를 찾는 것 및 반도체 소자에 제1 광 신호 이외와 경로 또는 소스가 다른 제3 광 신호를 공급하는 것을 포함할 수 있다. 후속 공정에 의해 반도체 소자의 전기적 특성이 변화(즉, 개선)될 수 있다. 도 9를 참조하여 설명한 반도체 소자의 분석 방법에 따르면 복수의 반도체 소자들이 배열되는 기판에서 특정한 반도체 소자의 전기적 특성을 선택적으로 변화(즉, 개선)시킬 수 있다.
후속 공정을 진행하는 것(S600) 이후에 반도체 소자에 제1 광 신호를 공급하는 것(S200), 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것(S300) 및 제2 광 신호를 분석하여 반도체 소자의 pass/fail을 판단하는 것(S400)을 포함하는 과정이 반복적으로 수행될 수 있다. 이러한 반복적인 과정은 반도체 소자의 pass/fail 판단의 결과가 pass일 때까지 진행될 수 있다.
도 10a는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 위한 분석 장치를 나타내는 개략도이다. 이하에서, 설명의 편의를 위하여 도 2를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고 차이점에 대하여 상세히 설명한다.
도 10a를 참조하면, 샘플부(U2)는 광원부(U1)와 검출부(U3) 사이에 제공될 수 있다. 샘플부(U2)는 광원부(U1)와 검출부(U3) 사이를 잇는 경로 상에 위치하는 빔 스플리터(1101), 반파장판(1105), 렌즈(1107), 스테이지(ST) 및 밴드패스 필터(1109)를 포함할 수 있다. 빔 스플리터(1101)는 광원부(U1)로부터 방출되는 레이저 광을 두 개의 경로로 나눌 수 있다.
빔 스플리터(1101)를 투과하는 제1 광은 반파장판(1105), 렌즈(1107), 스테이지(ST) 및 밴드패스 필터(1109)를 통과하여 검출부(U3)를 향해 진행할 수 있다. 상기 제1 광은 반도체 소자(10)에서 SHG 신호를 발생시킬 수 있다. 반파장판(1105)은 상기 제1 광을 원형 편광시킬 수 있다. 밴드패스 필터(1109)는 SHG 신호만이 선택적으로 검출부(U3)로 진행할 수 있도록 다른 신호를 차단할 수 있다. 실시예들에 따르면, 밴드패스 필터(1109) 대신에 숏 패스 필터(short pass filter) 또는 이색성 미러(dichromatic mirror)와 같은 적어도 하나의 광 소자가 제공될 수 있다.
빔 스플리터(1101)에서 반사된 제2 광은 미러들(1103)에서 반사되어 스테이지(ST) 상의 반도체 소자(10)를 향해 진행할 수 있다. 상기 제2 광은 도 9를 참조하여 설명한 반도체 소자에 대한 후속 공정을 진행하는 것(S600)에 이용될 수 있다. 다시 말하면, 상기 제2 광은 반도체 소자(10)의 전기적 특성을 변화시킬 수 있다. 본 발명에 따른 분석 장치는 미러들(1103) 중 어느 하나와 스테이지(ST) 사이의 적어도 하나의 렌즈(1107)를 더 포함할 수 있다.
도 10b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법을 위한 분석 장치를 나타내는 개략도이다. 이하에서, 설명의 편의를 위하여 도 2 및 도 10a를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고 차이점에 대하여 상세히 설명한다.
도 10b를 참조하면, 본 발명에 따른 분석 장치는 샘플부(U2)로 제3 광 신호를 공급하도록 구성되는 후속 공정 진행부(U5)를 더 포함할 수 있다. 후속 공정 진행부(U5)는 제2 레이저 광원(1111)을 포함할 수 있다. 제2 레이저 광원(1111)은 자외선(ultraviolet) 광원일 수 있다. 후속 공정 진행부(U5)는 제2 레이저 광원(1111)과 스테이지(ST) 사이의 적어도 하나의 렌즈(1107)를 더 포함할 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자에 대한 후속 공정을 진행한 결과를 설명하기 위한 그래프들이다. 보다 구체적으로, 도 11a는 후속 공정 진행 전후의 문턱 전압 변화를 나타내는 그래프이고, 도 11b는 후속 공정 진행 전후의 비선형 신호 세기 변화를 나타내는 그래프이다. 도 11a에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다. 도 11b에서 가로축은 시간(단위는 초(s))이고 세로축은 비선형 신호 세기(단위는 kcps)이다. 도 6c에서 가로축은 문턱 전압(Vth)(단위는 V)이고 세로축은 비선형 신호 세기(단위는 kcps)이다.
도 11a 및 도 11b를 참조하면, 제4-1 실험례(H1)는 'pass'로 판단된 경우이고, 제4-2 실험례(H2)는 제4-1 실험례(H1)의 반도체 소자에 후속 공정(즉, 레이저 광 인가)을 진행한 후 'fail'로 판단된 경우이다. 제4-1 실험례(H1)는 제4-2 실험례(H2)보다 문턱 전압이 크고 비선형 신호 세기가 작을 수 있다.
도 12a, 도 12b, 도 12c, 도 12d, 도 12e 및 도 12f는 본 발명의 실시예들에 따른 반도체 소자의 분석 방법 중 반도체 소자에 대한 후속 공정을 진행한 결과를 설명하기 위한 그래프들이다. 보다 구체적으로, 도 12a, 도 12b 및 도 12c는 각각 후속 공정의 진행 시간(즉, 레이저 광 입사 시간)에 따른 문턱 전압 변화, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth) 및 비선형 신호 세기 변화를 나타내는 그래프들이고, 도 12d, 도 12e 및 도 12f는 각각 후속 공정의 파워(즉, 레이저 광의 파워)에 따른 문턱 전압 변화, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth) 및 비선형 신호 세기 변화를 나타내는 그래프들이다. 도 12a 및 도 12d에서 가로축은 게이트 전압(Vg)(단위는 V)이고 세로축은 드레인 전류(IDS)(단위는 A)이다. 도 12b 및 도 12e에서 가로축은 시간(단위는 초(s))이고 세로축은 비선형 신호 세기(단위는 kcps)이다. 도 12c에서 가로축은 레이저 광 입사 시간(단위는 초(s))이고, 세로축은 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)(단위는 V)이다. 도 12f에서 가로축은 레이저 광의 파워(단위는 mW)이고, 세로축은 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)(단위는 V)이다.
도 12a, 도 12b 및 도 12c를 참조하면, 제5-1 실험례(I1) 내지 제5-6 실험례(I6)는 각각 레이저 광의 입사 시간이 0초, 60초, 120초, 240초, 480초 및 600초인 경우들이다. 제5-1 실험례(I1)에서 제5-6 실험례(I6)로 갈수록(즉, 레이저 광의 입사 시간이 커질수록) 문턱 전압 및 비선형 신호 세기는 작아지고, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)는 커진다. 이때, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)는 로그 함수와 같이(logarithmically) 증가할 수 있다.
도 12d, 도 12e 및 도 12f를 참조하면, 제6-1 실험례(J1) 내지 제6-6 실험례(J6)는 각각 레이저 광의 파워가 0mW, 20mW, 40mW, 60mW, 80mW 및 100mW인 경우들이다. 제6-1 실험례(J1)에서 제6-6 실험례(J6)로 갈수록(즉, 레이저 광의 파워가 커질수록) 문턱 전압 및 비선형 신호 세기는 작아지고, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)는 커진다. 이때, 후속 공정 미진행 시와의 문턱 전압 차이(ΔVth)는 지수 함수와 같이(exponentially) 증가할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 반도체 소자를 제조하는 것;
    상기 반도체 소자에 제1 광 신호를 공급하는 것;
    상기 반도체 소자로부터 반사된 제2 광 신호를 검출하는 것; 및
    상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하되,
    상기 제2 광 신호를 분석하여 상기 반도체 소자의 pass/fail을 판단하는 것은:
    상기 반도체 소자의 전기적 특성을 측정하는 것;
    상기 제2 광 신호와 상기 전기적 특성을 상관시키는 것;
    상기 전기적 특성으로부터 상기 반도체 소자의 pass/fail을 판단하는 것을 포함하고,
    상기 전기적 특성은 상기 반도체 소자의 문턱 전압인 반도체 소자의 분석 방법.
  2. 제 1 항에 있어서,
    상기 반도체 소자의 pass/fail 판단의 결과가 fail인 경우, 상기 반도체 소자의 제조 공정 조건을 수정하는 것을 더 포함하는 반도체 소자의 분석 방법.
  3. 제 2 항에 있어서,
    상기 반도체 소자의 제조 공정 조건을 수정하는 것은 제조 공정 중에 물질의 조성, 산소 분압, 플라즈마 파워, 압력, 열처리 분위기 및 열처리 온도 중 적어도 하나 이상을 수정하는 것인 반도체 소자의 분석 방법.
  4. 제 1 항에 있어서,
    상기 반도체 소자를 제조하는 것은:
    기판 상에 게이트 전극을 형성하는 것;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 것;
    상기 게이트 절연막 상에 산화물 반도체막을 형성하는 것; 및
    상기 산화물 반도체막 상에 소스 전극 및 드레인 전극을 형성하는 것을 포함하는 반도체 소자의 분석 방법.
  5. 제 4 항에 있어서,
    상기 반도체 소자를 제조하는 것은:
    상기 산화물 반도체막 상에 패시베이션막을 형성하는 것; 및
    상기 반도체 소자에 대한 열처리 공정을 수행하는 것을 더 포함하는 반도체 소자의 분석 방법.
  6. 제 4 항에 있어서,
    상기 산화물 반도체막은 상기 게이트 전극과 상기 기판 사이에 형성되는 반도체 소자의 분석 방법.
  7. 제 4 항에 있어서,
    상기 게이트 전극은 상기 산화물 반도체막과 상기 기판 사이에 형성되는 반도체 소자의 분석 방법.
  8. 제 4 항에 있어서,
    상기 산화물 반도체막, 상기 게이트 절연막 및 상기 게이트 전극은 박막 형태로 형성되는 반도체 소자의 분석 방법.
  9. 제 1 항에 있어서,
    상기 반도체 소자의 pass/fail 판단 결과가 fail인 경우, 상기 반도체 소자에 대한 후속 공정을 진행하는 것을 더 포함하는 반도체 소자의 분석 방법.
  10. 제 9 항에 있어서,
    상기 후속 공정은 상기 반도체 소자에 상기 제1 광 신호와 경로 또는 소스가 다른 제3 광 신호를 공급하는 것을 포함하는 반도체 소자의 분석 방법.
  11. 제 9 항에 있어서,
    상기 후속 공정은 상기 반도체 소자의 상기 전기적 특성을 변화시키는 반도체 소자의 분석 방법.
  12. 제 1 항에 있어서,
    상기 제2 광 신호의 주파수는 상기 제1 광 신호의 주파수의 2배인 반도체 소자의 분석 방법.
  13. 제 1 항에 있어서,
    상기 제2 광 신호를 검출하는 것 이후에 상기 제2 광 신호에 대한 정보를 데이터 베이스에 저장하는 것을 더 포함하는 반도체 소자의 분석 방법.
  14. 제1 광 신호를 방출하도록 구성되는 광원부;
    상기 제1 광 신호를 공급받아 제2 광 신호로 반사하도록 구성되는 샘플부;
    상기 제2 광 신호를 검출하도록 구성되는 검출부; 및
    상기 검출부에서 검출한 신호를 분석하도록 구성되는 분석부를 포함하되,
    상기 샘플부는 기판 상에 반도체 소자들이 배열되도록 구성되고,
    상기 분석부는 상기 반도체 소자들 각각의 pass/fail을 판단하도록 구성되고,
    상기 제2 광 신호의 주파수는 상기 제1 광 신호의 주파수의 2배인 분석 장치.
  15. 제 14 항에 있어서,
    상기 광원부는 제1 레이저 광원을 포함하고,
    상기 제1 레이저 광원은 fs-레이저인 분석 장치.
  16. 제 14 항에 있어서,
    상기 샘플부는 상기 기판을 평면적으로 움직이도록 구성되는 스테이지를 포함하는 분석 장치.
  17. 제 16 항에 있어서,
    상기 샘플부는 상기 광원부와 상기 스테이지 사이의 반파장판(half-waveplate), 및 상기 스테이지와 상기 검출부 사이의 적어도 하나의 광 소자를 더 포함하는 분석 장치.
  18. 제 14 항에 있어서,
    상기 샘플부로 제3 광 신호를 공급하도록 구성되는 후속 공정 진행부를 더 포함하되,
    상기 후속 공정 진행부는 제2 레이저 광원를 포함하는 분석 장치.
  19. 제 14 항에 있어서,
    상기 반도체 소자들 각각의 pass/fail을 판단하는 것은:
    상기 반도체 소자들 각각의 전기적 특성을 측정하는 것;
    상기 제2 광 신호와 상기 전기적 특성을 상관시키는 것;
    상기 전기적 특성으로부터 상기 반도체 소자들 각각의 pass/fail을 판단하는 것을 포함하되,
    상기 전기적 특성은 상기 반도체 소자들 각각의 문턱 전압인 분석 장치.
  20. 제1 반도체 소자에 대한 분석을 진행하는 것;
    상기 제1 반도체 소자와 다른 제2 반도체 소자에 대한 분석을 진행하는 것; 및
    상기 제2 반도체 소자에 대한 분석 시 상기 제1 반도체 소자에 대한 정보를 반영하는 것을 포함하되,
    상기 제1 및 제2 반도체 소자들 각각에 대한 분석은:
    상기 제1 및 제2 반도체 소자들 각각에 제1 광 신호를 공급하는 것;
    상기 제1 및 제2 반도체 소자들 각각으로부터 반사된 제2 광 신호를 검출하는 것; 및
    상기 제2 광 신호를 분석하여 상기 제1 및 제2 반도체 소자들 각각의 pass/fail을 판단하는 것을 포함하되,
    상기 제2 반도체 소자의 pass/fail을 판단하는 것은, 상기 제1 반도체 소자에 대하여 측정된, 전기적 특성과 상기 제2 광 신호 사이의 상관 관계를 이용하는 것을 포함하고,
    상기 전기적 특성은 상기 반도체 소자의 문턱 전압인 반도체 소자의 분석 방법.
KR1020220043071A 2022-04-06 2022-04-06 반도체 소자의 분석 방법 및 이를 위한 분석 장치 KR102708172B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220043071A KR102708172B1 (ko) 2022-04-06 2022-04-06 반도체 소자의 분석 방법 및 이를 위한 분석 장치
PCT/KR2023/004467 WO2023195717A1 (ko) 2022-04-06 2023-04-03 반도체 소자의 분석 방법 및 이를 위한 분석 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220043071A KR102708172B1 (ko) 2022-04-06 2022-04-06 반도체 소자의 분석 방법 및 이를 위한 분석 장치

Publications (2)

Publication Number Publication Date
KR20230144174A true KR20230144174A (ko) 2023-10-16
KR102708172B1 KR102708172B1 (ko) 2024-09-20

Family

ID=88243173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043071A KR102708172B1 (ko) 2022-04-06 2022-04-06 반도체 소자의 분석 방법 및 이를 위한 분석 장치

Country Status (2)

Country Link
KR (1) KR102708172B1 (ko)
WO (1) WO2023195717A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825542B2 (ja) * 1997-10-09 2006-09-27 浜松ホトニクス株式会社 定電流型ビーム照射加熱抵抗変化測定装置
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
WO2015161136A1 (en) * 2014-04-17 2015-10-22 Femtometrix, Inc. Wafer metrology technologies
KR102533125B1 (ko) * 2015-09-03 2023-05-15 캘리포니아 인스티튜트 오브 테크놀로지 높은-k 유전체를 특징화하는 시스템 및 방법
JP7164488B2 (ja) * 2019-05-31 2022-11-01 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置

Also Published As

Publication number Publication date
KR102708172B1 (ko) 2024-09-20
WO2023195717A1 (ko) 2023-10-12

Similar Documents

Publication Publication Date Title
Man et al. Imaging the motion of electrons across semiconductor heterojunctions
Papernov et al. Optical properties of oxygen vacancies in HfO 2 thin films studied by absorption and luminescence spectroscopy
JP2024059785A (ja) 第二高調波発生(shg)光学的検査システムの設計
Wu et al. Strong and highly asymmetrical optical absorption in conformal metal-semiconductor-metal grating system for plasmonic hot-electron photodetection application
US5287169A (en) Contractless mode of electroreflectance
US20150355095A1 (en) Method for evaluating oxide semiconductor thin film, and method for quality control of oxide semiconductor thin film
US20220364850A1 (en) Second-harmonic generation for critical dimensional metrology
Hong et al. Engineering electrode interfaces for telecom-band photodetection in MoS2/Au heterostructures via sub-band light absorption
Rastogi et al. Extended short-wave photodiode based on CdSe/HgTe/Ag2Te stack with high internal efficiency
Ou et al. Spatial Control of Dynamic p–i–n Junctions in Transition Metal Dichalcogenide Light-Emitting Devices
Chen et al. Over 100-THz bandwidth selective difference frequency generation at LaAlO3/SrTiO3 nanojunctions
Cavallo et al. Mapping the energy landscape from a nanocrystal-based field effect transistor under operation using nanobeam photoemission spectroscopy
Lin et al. Local Defects in Colloidal Quantum Dot Thin Films Measured via Spatially Resolved Multi‐Modal Optoelectronic Spectroscopy
Mogi et al. Ultrafast nanoscale exciton dynamics via laser-combined scanning tunneling microscopy in atomically thin materials
KR102708172B1 (ko) 반도체 소자의 분석 방법 및 이를 위한 분석 장치
Schranghamer et al. Ultra-scaled phototransistors based on monolayer MoS2
Khalili et al. In situ mapping of the vectorial electric field within a nanocrystal-based focal plane array using photoemission microscopy
Groell et al. Combined iodine-and sulfur-based treatments for an effective passivation of GeSn surface
Dong et al. Hyperspectral fingerprints for atomic layer mapping of two-dimensional materials with single-layer accuracy
Lebedev et al. Indirect Detection of the Light Emission in the Local Tunnel Junction
CN115332375B (zh) 一种基于二维材料异质结的微型红外光谱仪芯片及方法
Major et al. Study of buried junction and uniformity effects in CdTe/CdS solar cells using a combined OBIC and EQE apparatus
Berghuis et al. Low surface recombination in hexagonal SiGe alloy nanowires: Implications for SiGe-based nanolasers
US20230066724A1 (en) Spectroscopic analysis method, method for fabricating semiconductor device using the same, and substrate process system using the same
Ersen et al. Design issues and development of monolithic silicon/lead lanthanum zirconate titanate integration technologies for smart spatial light modulators

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant