JP5466940B2 - 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタ及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5466940B2
JP5466940B2 JP2009508960A JP2009508960A JP5466940B2 JP 5466940 B2 JP5466940 B2 JP 5466940B2 JP 2009508960 A JP2009508960 A JP 2009508960A JP 2009508960 A JP2009508960 A JP 2009508960A JP 5466940 B2 JP5466940 B2 JP 5466940B2
Authority
JP
Japan
Prior art keywords
crystalline oxide
oxide
field effect
thin film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009508960A
Other languages
English (en)
Other versions
JPWO2008126492A1 (ja
Inventor
一吉 井上
公規 矢野
雅司 笠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2009508960A priority Critical patent/JP5466940B2/ja
Publication of JPWO2008126492A1 publication Critical patent/JPWO2008126492A1/ja
Application granted granted Critical
Publication of JP5466940B2 publication Critical patent/JP5466940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、電界効果型トランジスタ及び電界効果型トランジスタの製造方法に関する。この電界効果型トランジスタは、活性層として所定の電子キャリア濃度を有する結晶質酸化物が用いられ、さらに、ゲート電極とソース電極及びドレイン電極とが自己整合している。また、上記電界効果型トランジスタの製造方法では、活性層として所定の電子キャリア濃度を有する結晶質酸化物が用いられる。
LCD(液晶表示装置)や有機EL(Electro Luminescence)表示装置などのアクティブマトリックス型の画像表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やPDA(個人向け携帯情報端末)、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流を占めるに至っている。これらの表示装置には、一般に、TFT(電界効果型薄膜トランジスタ)基板が用いられている。
例えば、液晶表示装置は、TFT基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、TFT基板とは、非晶質シリコン薄膜や多結晶シリコン薄膜などの半導体薄膜(半導体膜とも呼ばれる)を活性層に用いるTFTが配置されている基板をいう。上記画像表示装置は、TFTのアクティブマトリクス回路により駆動される。一般に、TFT基板は、アレイ状にTFTが配置されているので、「TFTアレイ基板」とも呼ばれる。
なお、液晶表示装置などに用いられるTFT基板は、TFTと液晶表示装置の画面の1画素との組(これを1ユニットと呼ぶ)が、ガラス基板上に縦横に配設されている。TFT基板は、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線が横方向に等間隔で配置されている。また、ゲート電極,ソース電極及びドレイン電極が、各画素を構成する上記ユニット中にそれぞれ設けられている。
ところで、上述のシリコン薄膜を用いるトランジスタの製造は、シラン系のガスを用いて製造するため安全性や設備費用の点で問題があった。また、非晶質シリコン薄膜は、TFTとした場合の電子移動度が約0.5cm/Vs程度と低く、また、バンドギャップが小さいため可視光を吸収し誤動作するおそれがあった。また、多結晶シリコン薄膜は、比較的高温の熱工程を要し、エネルギー費用が高く、さらに、大型のガラス基板上に直接形成することは困難であった。
そこで、低温での成膜が可能な、酸化物半導体薄膜を用いるTFTの開発が活発に行われている。また、上記TFTの開発とともに、酸化物半導体薄膜を用いる半導体デバイスなどの開発も行われている。さらに、平面薄型画像表示装置(Flat Panel Display:FPD)のより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の代わりに軽量で可撓性のある樹脂基板などを用いる試みも行われている。
たとえば、特許文献1には、低温での成膜が可能な、酸化亜鉛を主成分とする酸化物半導体膜を用いた薄膜トランジスタの技術が開示されている。
また、特許文献2には、活性層(チャンネル層)として、In、Zn及びSnの少なくとも一つを含む非晶質酸化物を用い、さらに、ゲート電極と、ソース電極及びドレイン電極とが自己整合している電界効果型トランジスタの技術が開示されている。
さらに、特許文献3には、一般式ZnIn(X+3Y/2+3Z/2)(式中、Mはアルミニウム又はガリウムである。)で表される、非晶質酸化物を含有する透明導電体材料の技術が開示されている。
また、特許文献4には、非晶質酸化物を含み構成される活性層を、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン、及び酸素ラジカルのうちの少なくともいずれかを含む雰囲気中で形成する工程を有する電界効果型トランジスタの製造方法の技術が開示されている。
特開2003−298062号公報 特開2006−165527号公報 特開2000−044236号公報 特開2006−165531号公報
しかしながら、特許文献1の薄膜トランジスタは、透明性やトランジスタとしての電気的特性などを向上させる必要があった。
また、特許文献2の電界効果型トランジスタは、活性層に用いる透明半導体薄膜が非晶質であるため、特性の経時変化や熱変化が大きくなるおそれがあった。また、長期使用時の閾値電圧の変化が大きいなどの問題があった。特に、製造プロセスにおいて、例えば300℃以上の熱がかかる場合、特性の熱変化は、工業化する上での大きな障害となっていた。この特性の熱変化は、以下のように推定される。すなわち、上記半導体薄膜は、キャリア数が大きすぎ、かつ、非晶質である、あるいは、成膜時の酸素分圧を上げることで無理に酸素を含有させている。これにより、酸素の移動が起こりやすくキャリア濃度が変化しやすくなる。
また、非晶質の透明半導体薄膜は、成膜時に多量の酸素を導入することが多いために制御が難しく、キャリア濃度の経時変化や環境温度による変化が生じやすい。このため、成膜時の酸素分圧を精密に制御する必要がある。すなわち、工業化する際の再現性、安定性などに問題があった。
さらに、非晶質であるため、PANに代表されるエッチング液などへの耐薬品性が低く、半導体膜上の金属配線がウェットエッチングできない。また、屈折率が大きく多層膜の透過率が低下しやすいなどの欠点があった。また、非晶質であるため、雰囲気ガス中の酸素や水などを吸着する。このため、電気特性が変化し、歩留まりが低下するなどのおそれがあった。
すなわち、非晶質酸化物は、電子キャリア濃度の制御が難しく、安定性、均一性、再現性、耐熱性、耐久性に劣るという問題点があった。
また、特許文献3に記載の透明導電体材料は、例えば透明電極などに好適に用いることができる。しかし、電界効果型トランジスタの活性層に用いるには、半導体としての特性を向上させる必要があった。特に、on−off比を大きくする必要があった。また、比抵抗が小さいためにノーマリーオンになってしまうといった問題があった。
さらに、この電界効果型トランジスタは、駆動能力の大きなトランジスタ特性を実現するために、ゲート電極とソース電極及びドレイン電極との重なり容量を低減することが要望されていた。
また、特許文献4の電界効果型トランジスタの製造方法は、活性層に用いる透明半導体薄膜が非晶質であるため、特性の経時変化や熱変化が大きくなるおそれがあった。また、長期使用時の閾値電圧の変化が大きいなどの問題があった。特に、製造プロセスにおいて、例えば300℃以上の熱がかかる場合、特性の熱変化は、工業化する上での大きな障害となっていた。この特性の熱変化は、以下のように推定される。すなわち、上記半導体薄膜は、キャリア数が大きすぎ、かつ、非晶質である、あるいは、成膜時の酸素分圧を上げることで無理に酸素を含有させている。これにより、酸素の移動が起こりやすくキャリア濃度が変化しやすくなる。
また、非晶質の透明半導体薄膜は、成膜時に多量の酸素を導入することが多いために制御が難しく、キャリア濃度の経時変化や環境温度による変化が生じやすい。このため、成膜時の酸素分圧を精密に制御する必要がある。すなわち、工業化する際の再現性、安定性などに問題があった。
さらに、非晶質であるため、PANに代表されるエッチング液などへの耐薬品性が低く、半導体膜上の金属配線がウェットエッチングできない。また、屈折率が大きく多層膜の透過率が低下しやすいなどの欠点があった。また、非晶質であるため、雰囲気ガス中の酸素や水などを吸着する。このため、電気特性が変化し、歩留まりが低下するなどのおそれがあった。
すなわち、非晶質酸化物は、電子キャリア濃度の制御が難しく、安定性、均一性、再現性、耐熱性、耐久性に劣るという問題点があった。
本発明は、係る課題に鑑みなされたものであり、透明性や電気的特性、安定性、均一性、再現性、耐熱性、耐久性などに優れ、さらに、電極間の重なり容量を低減した電界効果型トランジスタを提供することを目的とする。
また、本発明は、係る課題に鑑みなされたものであり、透明性や電気的特性、安定性、均一性、再現性、耐熱性、耐久性などに優れた電界効果型トランジスタの製造方法を提供することを目的とする。
なお、本発明者らは、酸化インジウム(In)薄膜中のキャリア濃度の制御に関する研究開発を精力的に進めた。この結果、本発明者らは、結晶質酸化インジウムに正二価の金属酸化物を添加することによって、若しくは、結晶質酸化インジウムに正三価の金属酸化物を添加することによって、又は、結晶質酸化インジウムに正二価の金属酸化物と正三価の金属酸化物を添加することによって、酸化インジウム結晶膜中の電子キャリア濃度を1018/cm未満にできることを見出した。
上記目的を達成するために、本発明の電界効果型トランジスタは、ゲート電極、活性層、ソース電極及びドレイン電極を備えた電界効果型トランジスタにおいて、前記活性層として、インジウムを含有し、電子キャリア濃度が1018/cm未満の結晶質酸化物が用いられ、さらに、前記ゲート電極と、前記ソース電極及びドレイン電極とが自己整合している。
このように、非晶質に比べて優れた特性を有する結晶質酸化物を半導体として用いることにより、電界効果型トランジスタの、透明性や電気的特性、安定性、均一性、再現性、耐熱性、耐久性などを向上させることができる。また、自己整合することにより、寄生容量を低減することができ、回路動作の高精度化・高速化を実現することができる。さらに、大面積均一性も向上するので、大型の画像表示装置の画像品質を向上させることができる。
また、好ましくは、前記結晶質酸化物が、正二価元素を含むとよい。
このようにすると、酸素欠損により生じるキャリアを消滅させる効果があり、電子キャリア濃度を低減することができる。
また、多結晶の結晶質酸化物からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると、減少する。しかし、この薄膜は、大きな電子移動度を有することができる。
さらに、結晶質酸化物からなる薄膜は、酸素の固定がより安定化する。また、この電界効果移動度は高く、かつ、安定した結晶質酸化物の組成範囲が拡大される。
また、好ましくは、前記正二価元素が、Zn、Mg、Ni、Co及びCuのうち少なくとも一つ以上の元素であるとよい。
このようにすると、亜鉛などの正二価元素の少なくとも一部は、インジウムを固溶置換する。これにより、効果的に電子キャリア濃度を低下させることが期待できる。
また、好ましくは、前記結晶質酸化物が、少なくとも、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する前記正二価元素の原子の数(=[M2])の原子比(=[M2]/[A])を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であるとよい。
このようにすると、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。
また、好ましくは、前記結晶質酸化物が、前記インジウムとは異なる正三価元素を含むとよい。
このようにすると、酸素欠損の発生を抑える効果がある。また、正二価元素と正三価元素を同時に使用すれば、さらに効果的にキャリア発生を抑制することができる。
また、多結晶の結晶質酸化物からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると、減少する。しかし、この薄膜は、大きな電子移動度を有することができる。
さらに、結晶質酸化物からなる薄膜は、酸素の固定がより安定化する。また、この電界効果移動度は高く、かつ、安定した結晶質酸化物の組成範囲が拡大される。
また、好ましくは、前記正三価元素が、B、Al、Ga、Sc、Y及びランタノイド元素のうち少なくとも一つ以上の元素であるとよい。
このようにすると、B、Al、Ga、Sc、Y及びランタノイド元素の強いイオン結合性によって、結晶質酸化物が効果的に安定化する。
また、ランタノイド元素として、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luなどが挙げられる。
また、好ましくは、前記結晶質酸化物が、少なくとも、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する前記正三価元素の原子の数(=[M3])の原子比(=[M3]/[A])を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であるとよい。
このようにすると、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。
また、好ましくは、前記結晶質酸化物が非縮退半導体であるとよい。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
また、非縮退半導体とは、非縮退伝導を示す半導体をいい、ここでの非縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以上の状態をいう。
また、好ましくは、前記結晶質酸化物が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、半導体デバイスを効率よく製造することができる。
また、好ましくは、前記電界効果型トランジスタが、トップゲート型トランジスタであり、前記ゲート電極が、透明基板上に形成された前記ソース電極及びドレイン電極のパターンをマスクとして、形成されるとよい。
このようにすると、自己整合することができ、寄生容量が低減され、回路動作の高精度化・高速化を実現することができる。
また、好ましくは、前記電界効果型トランジスタが、ボトムゲート型トランジスタであり、前記ソース電極及びドレイン電極が、透明基板上に形成された前記ゲート電極のパターンをマスクとして、形成されるとよい。
このようにすると、自己整合することができ、寄生容量が低減され、回路動作の高精度化・高速化を実現することができる。
上記目的を達成するために、本発明の電界効果型トランジスタの製造方法は、活性層として、インジウムを含有し、電子キャリア濃度が1018/cm未満の結晶質酸化物が用いられた電界効果型トランジスタの製造方法であって、前記結晶質酸化物を、酸素及び/又は水を含む雰囲気中で形成する活性層形成工程を有する。
このようにすると、活性層を形成する際、酸化物が結晶化され結晶質酸化物とすることができる。したがって、例えば、後工程において、専用の結晶化工程を設けなくてもすみ、生産性を向上させることができる。また、非晶質に比べて優れた特性を有する結晶質酸化物を半導体として用いる。これにより、電界効果型トランジスタの、透明性や電気的特性、安定性、均一性、再現性、耐熱性、耐久性などを向上させることができる。
また、好ましくは、前記酸素及び/又は水を含む雰囲気が、分子状酸素、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン、酸素ラジカル、水蒸気及び水酸化イオンのうちの少なくともいずれかを含むとよい。
このようにすると、酸素欠損の発生を効果的に抑えることができるので、酸素欠損により生じるキャリアが減少し、電子キャリア濃度を低減することができる。
また、好ましくは、前記結晶質酸化物の成膜温度が、150℃以上350℃以下であるとよい。
このようにすると、確実に結晶質酸化物を成膜することができる。さらに、基板の熱変形などを抑制することができる。
また、好ましくは、前記活性層形成工程において、スパッタリング法が用いられるとよい。
このようにすると、量産性を向上させることができる。
上記目的を達成するために、本発明の電界効果型トランジスタの製造方法は、活性層として、インジウムを含有し、電子キャリア濃度が1018/cm未満の結晶質酸化物が用いられた電界効果型トランジスタの製造方法であって、前記活性層となる非晶質の酸化物薄膜を形成する薄膜形成工程と、前記非晶質の酸化物を、結晶化させて前記結晶質酸化物とする結晶化工程とを有する。
このようにすると、工程設計の自由度を大きくすることができる。すなわち、通常、非晶質の酸化物は、PAN系エッチング液や蓚酸系エッチング液に対して可溶であるため、金属層などとともに、一括エッチングすることができる。また、非晶質の酸化物を結晶化させると、この結晶化された酸化物は、PAN系エッチング液や蓚酸系エッチング液にも溶解しなくなる。したがって、ハーフトーン露光と選択エッチングを組み合わせることにより、生産性を向上させることができる。
また、好ましくは、前記結晶化工程において、加熱処理及び/又は酸素含有プラズマの照射処理が行われるとよい。
このようにすると、容易に酸化物が結晶化され結晶質酸化物とすることができる。
また、好ましくは、前記結晶化工程において、加熱処理が行われ、該加熱処理の温度が、150℃以上350℃以下であるとよい。
このようにすると、確実に結晶質酸化物を成膜することができる。さらに、基板の熱変形などを抑制することができる。
また、好ましくは、前記薄膜形成工程と結晶化工程の少なくとも一つが、酸素及び/又は水を含む雰囲気中で行われ、前記酸素及び/又は水を含む雰囲気が、分子状酸素、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン、酸素ラジカル、水蒸気及び水酸化イオンのうちの少なくともいずれかを含むとよい。
このようにすると、酸素欠損の発生を効果的に抑えることができる。したがって、酸素欠損により生じるキャリアが減少し、電子キャリア濃度を低減することができる。
また、好ましくは、前記薄膜形成工程において、スパッタリング法が用いられるとよい。
このようにすると、量産性を向上させることができる。
また、好ましくは、前記結晶質酸化物が、正二価元素を含むとよい。
このようにすると、酸素欠損により生じるキャリアを消滅させる効果があり、電子キャリア濃度を低減することができる。
また、多結晶の結晶質酸化物からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると、減少する。しかし、この薄膜は、大きな電子移動度を有することができる。
さらに、結晶質酸化物からなる薄膜は、酸素の固定がより安定化する。また、この電界効果移動度は高く、かつ、安定した結晶質酸化物の組成範囲が拡大される。
また、好ましくは、前記正二価元素が、Zn、Mg、Ni、Co及びCuのうち少なくとも一つ以上の元素であるとよい。
このようにすると、亜鉛などの正二価元素の少なくとも一部は、インジウムを固溶置換する。これにより、効果的に電子キャリア濃度を低下させることが期待できる。
また、好ましくは、前記結晶質酸化物が、少なくとも、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する前記正二価元素の原子の数(=[M2])の原子比(=[M2]/[A])を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であるとよい。
このようにすると、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。
また、好ましくは、前記結晶質酸化物が、前記インジウムとは異なる正三価元素を含むとよい。
このようにすると、酸素欠損の発生を抑える効果がある。また、正二価元素と正三価元素を同時に使用すれば、さらに効果的にキャリア発生を抑制することができる。
また、多結晶の結晶質酸化物からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると、減少する。しかし、この薄膜は、大きな電子移動度を有することができる。
さらに、結晶質酸化物からなる薄膜は、酸素の固定がより安定化する。また、この電界効果移動度は高く、かつ、安定した結晶質酸化物の組成範囲が拡大される。
また、好ましくは、前記正三価元素が、B、Al、Ga、Sc、Y及びランタノイド元素のうち少なくとも一つ以上の元素であるとよい。
このようにすると、B、Al、Ga、Sc、Y及びランタノイド元素の強いイオン結合性によって、結晶質酸化物が効果的に安定化する。
また、ランタノイド元素として、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luなどが挙げられる。
また、好ましくは、前記結晶質酸化物が、少なくとも、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する前記正三価元素の原子の数(=[M3])の原子比(=[M3]/[A])を変化させると、前記結晶質酸化物の電子キャリア濃度に対する電子移動度が、所定の範囲において、前記電子キャリア濃度の増加にともない対数的に比例して増加する結晶質酸化物であるとよい。
このようにすると、半導体特性を容易に設定することができるとともに、半導体の付加価値を向上させることができる。
また、好ましくは、前記活性層の形成される基板に、オゾン雰囲気中で紫外線の照射処理、プラズマの照射処理、及び、過酸化水素を含有する洗浄液による洗浄処理のうちの、少なくとも一つの処理を行うとよい。
このようにすると、基板の表面に付着していた不純物が除去され、表面が清浄化される。
また、好ましくは、前記結晶質酸化物が非縮退半導体であるとよい。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
また、非縮退半導体とは、非縮退伝導を示す半導体をいい、ここでの非縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以上の状態をいう。
また、好ましくは、前記結晶質酸化物が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、半導体デバイスを効率よく製造することができる。
図1は、本発明の一実施形態に係る電界効果型薄膜トランジスタの要部の概略断面図を示している。 図2は、本発明の一実施形態に係る電界効果型薄膜トランジスタの、自己整合を説明するための要部の概略図であり、(a)は結晶質酸化物の形成された断面図を示しており、(b)はソース電極及びドレイン電極の形成された断面図を示しており、(c)はゲート絶縁膜、レジスト及びゲート電極の積層された断面図を示しており、(d)はゲート電極の形成された断面図を示している。 図3は、本発明の一実施形態に係る電界効果型薄膜トランジスタの第一応用例の、自己整合を説明するための要部の概略図であり、(a)は結晶質酸化物の形成された断面図を示しており、(b)はソース電極及びドレイン電極の形成された断面図を示しており、(c)はゲート絶縁膜、レジスト及びゲート電極の積層された断面図を示しており、(d)はゲート電極の形成された断面図を示している。 図4は、本発明の一実施形態に係る電界効果型薄膜トランジスタの第二応用例の、自己整合を説明するための要部の概略図であり、(a)はゲート電極の形成された断面図を示しており、(b)はゲート絶縁膜が積層され、結晶質酸化物が形成された断面図を示しており、(c)はレジスト、ソース電極及びドレイン電極の積層された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示している。 図5は、成膜例1及び成膜例2に係る結晶質酸化物を作製したスパッタ装置の概略図を示している。 図6は、成膜例1に係る結晶質酸化物の結晶化温度と電子キャリア濃度のグラフを示している。 図7は、成膜例1に係る結晶質酸化物の電子キャリア濃度と電子移動度のグラフを示している。 図8は、成膜例2に係る結晶質酸化物における、添加物の原子比と電気抵抗率のグラフを示している。 図9は、製作例1に係る電界効果型薄膜トランジスタの電流−電圧特性のグラフを示している。 図10は、本発明の第一実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。 図11は、本発明の第一実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)は洗浄された基板の断面図を示しており、(b)は活性層の形成された断面図を示しており、(c)はソース電極及びドレイン電極の形成された断面図を示しており、(d)はゲート絶縁膜の積層された断面図を示しており、(e)はゲート電極の形成された断面図を示している。 図12は、本発明の第二実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。 図13は、本発明の第二実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)は洗浄された基板の断面図を示しており、(b)は活性層となる非晶質の酸化物が成膜された断面図を示しており、(c)は活性層である結晶質酸化物が形成された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示しており、(e)はゲート絶縁膜の積層された断面図を示しており、(f)はゲート電極の形成された断面図を示している。 図14は、本発明の第三実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。 図15は、本発明の第三実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)はゲート電極及びゲート絶縁膜の形成された基板の断面図を示しており、(b)は活性層及び導電体層が成膜され、ハーフトーンマスクによるレジストが形成された断面図を示しており、(c)は活性層及び導電体層がエッチングされ、レジストが再形成された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示している。 図16は、成膜例3及び成膜例4に係る結晶質酸化物を作製したスパッタ装置の概略図を示している。 図17は、成膜例3に係る結晶質酸化物の結晶化温度と電子キャリア濃度のグラフを示している。 図18は、成膜例3に係る結晶質酸化物の電子キャリア濃度と電子移動度のグラフを示している。 図19は、成膜例4に係る結晶質酸化物における、添加物の原子比と電気抵抗率のグラフを示している。 図20は、製作例2に係る電界効果型薄膜トランジスタの電流−電圧特性のグラフを示している。
[電界効果型トランジスタの一実施形態]
図1は、本発明の一実施形態に係る電界効果型薄膜トランジスタの要部の概略断面図を示している。
図1において、電界効果型薄膜トランジスタ1001(適宜、TFT1001と略称する。)は、トップゲート型の薄膜トランジスタである。このTFT1001は、結晶質酸化物1021と、ソース電極1022及びドレイン電極1023と、ゲート絶縁膜1024と、ゲート電極1025とを備えている。
結晶質酸化物1021は、活性層であり、透明なガラス基板1010上に形成される。ソース電極1022及びドレイン電極1023は、結晶質酸化物1021及びガラス基板1010上に所定の隙間を空けて形成される。ゲート絶縁膜1024は、結晶質酸化物1021、ソース電極1022及びドレイン電極1023上に積層される。ゲート電極1025は、結晶質酸化物1021の上方のゲート絶縁膜1024上に形成される。
なお、TFT1001は、上記構成のトップゲート型のTFTに限定されるものではなく、例えば、ボトムゲート型などの様々な構成のTFTであってもよい。また、TFT1001が形成される基体は、ガラス基板1010に限定されるものではなく、たとえば、透明な樹脂基板や可撓性を有する透明な樹脂フィルムなどであってもよい。
本実施形態の電界効果型薄膜トランジスタ1001は、活性層として、インジウムを含有し、電子キャリア濃度が1018/cm未満の結晶質酸化物1021が用いられ、さらに、ゲート電極1025は、ソース電極1022及びドレイン電極1023を用いた自己整合によって、形成されている。
次に、上記自己整合について、図面を参照して説明する。
図2は、本発明の一実施形態に係る電界効果型薄膜トランジスタの、自己整合を説明するための要部の概略図であり、(a)は結晶質酸化物の形成された断面図を示しており、(b)はソース電極及びドレイン電極の形成された断面図を示しており、(c)はゲート絶縁膜、レジスト及びゲート電極の積層された断面図を示しており、(d)はゲート電極の形成された断面図を示している。
先ず、図2(a)に示すように、電界効果型薄膜トランジスタ1001は、透明なガラス基板1010上にスパッタリング法等により、透明なアモルファス酸化インジウム薄膜(ここで、酸化亜鉛5wt%+酸化インジウム95wt%のターゲットを使用する。)が堆積し、パターニングされる。続いて、空気中で、300℃1時間の熱処理が施され、これにより、上記アモルファス酸化インジウム薄膜が、結晶質酸化物1021(結晶質酸化インジウム薄膜)となる。
次に、図2(b)に示すように、ガラス基板1010及び結晶質酸化物1021上に、電気伝導度の大きなIZO膜(ここで、酸化亜鉛10.7wt%+酸化インジウム89.3wt%のターゲットを使用する。)が堆積する。続いて、ソース電極1022及びドレイン電極1023となるMo/Al/Mo薄膜が堆積する。さらに、このMo/Al/Mo薄膜が、電気伝導度の大きなIZO膜とともにパターニングされ、ソース電極1022及びドレイン電極1023が形成される。なお、図中では、Mo/Al/Mo薄膜とIZO膜を区別せずに図示してある。
ここで、Mo/Al/Mo薄膜及びIZO膜は、燐酸、酢酸及び硝酸からなる水溶液(適宜、PANと略称する。)により、ともにパターニングされる。すなわち、結晶質酸化物1021は、PANに対する耐性を有しているので、選択的にソース電極1022及びドレイン電極1023を形成できる。
次に、図2(c)に示すように、ガラス基板1010及び結晶質酸化物1021上に、Y,HfO、SiO、SiN、若しくは、Al等の酸化物、又は、これらを二つ以上含む混合化合物等の透光性を有するゲート絶縁膜1024が堆積し、続いて、ポジレジスト膜1026が塗布される。
ここで、ゲート絶縁膜1024と結晶質酸化物1021(活性層)との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜1024の種類により、リーク電流が大きく異なる。このために、活性層に適合したゲート絶縁膜1024を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、SiO膜を用いればヒステリシスを小さくできる。さらに、高誘電率のSiN膜を用いれば、電界効果移動度を大きくすることができる。また、これらの化合物の混合からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなTFTを形成できる。また、ゲート絶縁膜1024及び結晶質酸化物1021の形成プロセスは、室温で行うことができるので、TFT構造として、トップゲート型及びボトムゲート型のいずれをも形成することができる。
次に、ソース電極1022及びドレイン電極1023をマスクとして、基板側から(図中、ガラス基板1010の下方から)ポジレジスト膜1026が、例えば、波長436nmのg線又は波長365nmのi線等で露光される。
ここで、ガラス基板1010は透明であり、ソース電極1022及びドレイン電極1023は遮光性を有しており、ゲート絶縁膜1024は透明であり、また、結晶質酸化物1021は、その吸収端がおよそ3.7eVである。したがって、これよりエネルギーの弱い光、すなわち、長い波長の光源で、ポジレジスト膜1026が露光される。また、上記波長範囲では、結晶質酸化物1021における光の吸収がほぼ無いので、光照射による半導体層(結晶質酸化物1021)の劣化を回避することができる。
次に、ポジレジスト膜1026を現像すると、ポジレジスト膜1026は、ソース電極1022及ドレイン電極1023のパターンに対応する非露光部分が残り、それ以外の露光部分が除去される。残ったポジレジスト膜1026のゲート電極1025に対応する端部は、先に形成されたソース電極1022及びドレイン電極1023の端部と一致する。すなわち、ソース電極1022及びドレイン電極1023をマスクパターンとしてゲート電極1025が形成される。
続いて、ポジレジスト膜1026及びゲート絶縁膜1024上に、ゲート電極1025となる金属薄膜が堆積する。
次に、リフトオフ法によりポジレジスト膜1026が剥離されると、図2(d)に示すように、ゲート電極1025が形成される。このように、電界効果型薄膜トランジスタ1001は、ゲート電極1025が、ガラス基板1010上に形成されたソース電極1022及びドレイン電極1023のパターンをマスクとして、形成されることにより、ゲート電極1025が自己整合される。
また、チャンネル長=50μm、チャンネル幅=500μmのトップゲート型の電界効果型薄膜トランジスタ1001を作製したところ、ゲート電極1025とソース電極1022との重なり幅は、約0.5μm以下であり、また、ゲート電極1025とドレイン電極1023との重なり幅は、約0.5μm以下であった。なお、ゲート電極1025を専用のマスクを用いて作製したところ、ゲート電極1025とソース電極1022との重なり幅が約3μmであり、また、ゲート電極1025とドレイン電極1023との重なり幅が同じく約3μmであった。
これにより、電界効果型薄膜トランジスタ1001は、ソース電極1022とゲート電極1025との電極重なり容量、及び、ドレイン電極1023とゲート電極1025との電極重なり容量が低減される。したがって、電界効果型薄膜トランジスタ1001を動作させるときに、不要な電流を消費するといった不具合が抑制され、駆動能力が向上する。また、寄生容量が低減されるので、回路動作の高精度化や高速化が実現される。
さらに、電界効果型薄膜トランジスタ1001が容量性の負荷を駆動する場合には、スイッチング速度は、半導体層の移動度のみで決定されるものではなく、電極重なり容量にも依存している。すなわち、この電極重なり容量が低減されるので、電界効果型薄膜トランジスタ1001のスイッチング速度を速くすることができる。
また、電界効果型薄膜トランジスタ1001は、液晶セルのような容量性の負荷が接続される場合であっても、電極重なり容量が低減されている。したがって、負荷する電圧を低く抑えるとともに、重なり容量に起因する表示のばらつきが抑制され、画像表示装置の画像品質を向上させることができる。
(自己整合の第一応用例)
次に、自己整合の第一及び第二応用例について、図面を参照して説明する。
図3は、本発明の一実施形態に係る電界効果型薄膜トランジスタの第一応用例の、自己整合を説明するための要部の概略図であり、(a)は結晶質酸化物の形成された断面図を示しており、(b)はソース電極及びドレイン電極の形成された断面図を示しており、(c)はゲート絶縁膜、レジスト及びゲート電極の積層された断面図を示しており、(d)はゲート電極の形成された断面図を示している。
先ず、図3(a)に示すように、トップゲート型の電界効果型薄膜トランジスタ1001aは、透明なガラス基板1010上に、Mo/Al/Mo及びIZO膜(ここで、酸化亜鉛10.7wt%+酸化インジウム89.3wt%のターゲットを使用する。)が成膜され、フォトリソ法によりエッチング加工され、ソース電極1022及びドレイン電極1023が形成される。なお、図中では、Mo/Al/Mo薄膜とIZO膜を区別せずに図示してある。
次に、図3(b)に示すように、透明アモルファス酸化インジウム薄膜(ここで、酸化亜鉛5wt%+酸化インジウム95wt%のターゲットを使用する。)を堆積しパターニングする。ここで、エッチング液として蓚酸水溶液を用いることにより、透明アモルファス酸化インジウム薄膜及びIZO膜を選択的にエッチングすることができる。
続いて、空気中で、300℃1時間の熱処理が施され、これにより、上記透明アモルファス酸化インジウム薄膜が結晶質酸化物1021(結晶質酸化インジウム薄膜)となる。
次に、図3(c)に示すように、ソース電極1022、ドレイン電極1023及び結晶質酸化物1021上に、Al等の酸化物からなるゲート絶縁膜1024が堆積し、続いて、ポジレジスト膜1026が塗布される。
次に、上述したように、ソース電極1022及びドレイン電極1023をマスクとして、基板側から(図中、ガラス基板1010の下方から)ポジレジスト膜1026が、例えば、波長436nmのg線又は波長365nmのi線等で露光される。
次に、ポジレジスト膜1026が現像されると、ポジレジスト膜1026は、ソース電極1022及ドレイン電極1023のパターンに対応する非露光部分が残り、それ以外の露光部分が除去される。残ったポジレジスト膜1026のゲート電極1025に対応する端部は、先に形成されたソース電極1022及びドレイン電極1023の端部と一致する。続いて、ポジレジスト膜1026及びゲート絶縁膜1024上に、ゲート電極1025となる金属薄膜が堆積する。
次に、リフトオフ法によりポジレジスト膜1026を剥離すると、図3(d)に示すように、ゲート電極1025が形成される。このように、電界効果型薄膜トランジスタ1001aは、ゲート電極1025が、ガラス基板1010上に形成されたソース電極1022及びドレイン電極1023のパターンをマスクとして、形成されることにより、ゲート電極1025が自己整合される。
(自己整合の第二応用例)
図4は、本発明の一実施形態に係る電界効果型薄膜トランジスタの第二応用例の、自己整合を説明するための要部の概略図であり、(a)はゲート電極の形成された断面図を示しており、(b)はゲート絶縁膜が積層され、結晶質酸化物が形成された断面図を示しており、(c)はレジスト、ソース電極及びドレイン電極の積層された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示している。
先ず、図4(a)に示すように、ボトムゲート型の電界効果型薄膜トランジスタ1001bは、透明なガラス基板1010上に、金属薄膜からなるゲート電極1025が形成される。
次に、図4(b)に示すように、ガラス基板1010及びゲート電極1025上に、Al等の酸化物からなるゲート絶縁膜1024が堆積し、さらに、スパッタ法等により透明アモルファス酸化インジウム薄膜(ここで、酸化亜鉛5wt%+酸化インジウム95wt%のターゲットを使用する。)が堆積する。ここで、真空を破らずに、ゲート絶縁膜1024と透明アモルファス酸化インジウム薄膜を成膜できるので、半導体層(結晶質酸化物1021)とゲート絶縁膜1024の界面に不純物が侵入することを防げる。続いて、通常のフォトリソ法により、透明アモルファス酸化インジウム薄膜をエッチング加工し、パターニングする。その後、空気中で、300℃1時間の熱処理が施され、これにより、上記透明アモルファス酸化インジウム薄膜が結晶質酸化物1021(結晶質酸化インジウム薄膜)となる。
次に、図4(c)に示すように、ポジレジスト膜1026が塗布され、ゲート電極1025をマスクとして、基板側から(図中、ガラス基板1010の下方から)ポジレジスト膜1026が、例えば、波長436nmのg線で露光される。また、この露光は、直進性の強いレーザー光をスキャンすることで行うことができる。
続いて、ポジレジスト膜1026が現像されると、ポジレジスト膜1026は、ゲート電極1025のパターンに対応する非露光部分が残り、それ以外の露光部分が除去される。残ったポジレジスト膜1026のソース電極1022及びドレイン電極1023に対応する端部は、先に形成されたゲート電極1025の端部と一致する。さらに、ゲート絶縁膜1024、結晶質酸化物1021及びポジレジスト膜1026上に、IZO膜(ここで、酸化亜鉛10.7wt%+酸化インジウム89.3wt%のターゲットを使用する。)及びMo/Al/Moが成膜される。なお、図中では、Mo/Al/Mo薄膜とIZO膜を区別せずに図示してある。
次に、リフトオフ法によりポジレジスト膜1026が剥離されると、図4(d)に示すように、ソース電極1022及びドレイン電極1023が形成される。このように、電界効果型薄膜トランジスタ1001bは、ソース電極1022及びドレイン電極1023が、ガラス基板1010上に形成されたゲート電極1025のパターンをマスクとして、形成される。すなわち、ソース電極1022及びドレイン電極1023は、ゲート電極1025を用いた自己整合によって、形成される。
また、チャンネル長=50μm、チャンネル幅=500μmのボトムゲート型の電界効果型薄膜トランジスタ1001bを作製したところ、ゲート電極1025とソース電極1022との重なり幅は、約0.1μmであり、また、ゲート電極1025とドレイン電極1023との重なり幅は、約0.1μmであった。なお、ソース電極1022及びドレイン電極1023を専用のマスクを用いて作製したところ、ゲート電極1025とソース電極1022との重なり幅が約4μmであり、また、ゲート電極1025とドレイン電極1023との重なり幅が同じく約4μmであった。
上述したように、電界効果型薄膜トランジスタ1001、1001a、1001bは、ゲート電極1025とソース電極1022との重なり容量、及び、ゲート電極1025とドレイン電極1023との重なり容量を低減する。これにより、電界効果型薄膜トランジスタ1001、1001a、1001bは、駆動能力が改善され、かつ、消費電力の少ないトランジスタとなる。さらに、作製工程において、ゲート電極1025や、ソース電極1022及びドレイン電極1023を形成するためのマスク数及びマスク工程を減らすことができる。したがって、製造原価のコストダウンを図ることができる。
TFT1001は、In(インジウム)を含有した結晶質酸化物1021がN型半導体(本実施形態では、活性層)として用いられている。また、結晶質酸化物1021の電子キャリア濃度は、1018/cm未満としてある。ここで、電子キャリア濃度を1018/cm未満とした理由は、電子キャリア濃度が1018/cm以上の酸化物をTFT1001の活性層に用いた場合、on−off比を十分に大きくすることができないからである。また、TFT1001のゲート電圧が無印加時でも、ソース電極1022とドレイン電極1023の間に大きな電流が流れてしまい、ノーマリーオフ動作を実現できないからである。
また、本発明に係る結晶質酸化物1021の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には約0〜40℃程度の範囲から適宜選択されるある温度である。なお、本発明に係る結晶質酸化物1021の電子キャリア濃度は、約0〜40℃の範囲全てにおいて、1018/cm未満を満足する必要はない。例えば、約25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、好ましくは、電子キャリア濃度をさらに下げ、1017/cm以下とするとよく、より好ましくは1016/cm以下にするとよい。このようにすると、ノーマリーオフのTFT1001が歩留まり良く得られる。
また、結晶質酸化物1021における電子キャリア濃度の下限値は、TFTの活性層として適用できれば特に限定されるものではない。したがって、本発明においては、後述する各実施例のように結晶酸化物の材料、組成比、製造条件、後処理条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とする。また、好ましくは1013/cm以上1017/cm以下、さらに好ましくは、1015/cm以上1016/cm以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、かつ、ノーマリーオフのTFT1001が歩留まり良く得られる。
また、電子キャリア濃度の測定は、ホール効果測定により求める。約1017/cm未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
また、TFT1001の活性層(半導体薄膜)は、結晶質を含む薄膜(すなわち、結晶質酸化物1021)としてある。この結晶質酸化物1021は、半導体薄膜の少なくとも一部又は全部を結晶質とすることで、半導体薄膜を非晶質とした場合に比べて、キャリア濃度の低減や制御を容易とすることができ、さらに、TFT1001を構成した際に動作が安定化する。このため、TFT1001の電気的特性、安定性、均一性、再現性、耐熱性及び耐久性などといった性能を向上させることができる。
なお、薄膜に含ませる結晶質は、単結晶又は多結晶(エピタキシャル膜を含む。)のいずれであってもよいが、工業的に製造が容易で、大面積化が可能な多結晶膜が好ましい。また、単結晶は、製造プロセスや使用時における屈曲や衝撃でクラックが発生するおそれがあるため、このことからも多結晶が好ましい。
また、本発明において、結晶質酸化物1021とは、X線回折スペクトルにおいて、特定の回折線を示す酸化物をいう。一方、非晶質酸化物とは、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。
また、好ましくは、本発明に係る半導体薄膜の伝導帯と価電子帯とのエネルギーバンドギャップを約2.8eV以上とするとよい。このようにすると、可視光の照射により、価電子帯の電子が励起されて漏れ電流が流れやすくなるおそれがあるという不具合を有効に回避することができる。
また、好ましくは、結晶質酸化物1021が非縮退半導体であるとよい。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
上記結晶質酸化物1021は、正二価元素を含有している。
このようにすると、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができる。また、ITOなどで知られている通り、キャリアの平均自由工程は、結晶状態の結晶粒子の大きさより小さいことから、結晶粒子の大きさに依存しない。このことから、結晶質酸化物1021は、高電子移動度の結晶薄膜となることができる。さらに、酸化インジウムでは、添加している元素が二価の金属元素であることから、この二価の金属元素と酸素がイオン結合している。したがって、正二価元素の酸化物は、キャリア散乱因子にはならず、電子移動度を高く保つことができる。
また、この多結晶の結晶質酸化物1021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、大きな電子移動度を有することができる。さらに、正二価元素を含有することにより、結晶質酸化物1021からなる薄膜は、より安定化する。また、電界効果移動度が高く、かつ、安定した結晶質酸化物の組成範囲を広げることもできる。
なお、上記正二価元素とは、イオン状態での価数として正二価を取りうる元素のことをいい、同様に、正三価元素とは、イオン状態での価数として正三価を取りうる元素のことをいう。
また、好ましくは、上記正二価元素は、Zn、Mg、Ni、Co及びCuのうち少なくとも一つ以上の元素であるとよい。
このようにすると、Znなどの正二価元素の少なくとも一部は、インジウムを固溶置換し、これにより、効果的に電子キャリア濃度を低下させる。なお、添加したZnなどの金属の固溶置換している量に制限はなく、一部でも固溶置換していればよく、結晶質酸化物1021は、混合酸化物であってもよい。
また、Znとその他の二価のMg、Ni、Co、Cuを同時に添加してもよい。たとえば、ZnとMgを同時に添加する場合、単独でZnを添加した場合と比べて、電子移動度は増加する。その程度は、室温での電子移動度において、約10cm/(V・sec)であり、アモルファスシリコンに比べて、1桁以上大きな増加となる。さらに、同じ条件で成膜した場合、Mg含有量の増加に対して、電気抵抗率も増加し、電子移動度は低下するので、好ましくは、ZnとMgからなる正二価元素の含有量は、全金属原子に対して、0.5原子%超、10原子%未満とするとよい。この理由は、0.5原子%以下では、結晶化しても電気抵抗の向上が見られなかったりするからであり、また、10原子%以上では、結晶化しにくくなり、結晶化温度を高く設定する必要がでてきて、エネルギーの消費が大きくなり、経済的でなくなるからである。
すなわち、結晶質酸化物1021に含まれる全金属元素の原子の数(=[A])に対する正二価元素の原子の数(=[M2])の原子比が、
0.005<[M2]/[A]<0.1
であるとよい。
このようにすると、より安定な結晶質酸化物を得ることができる。また、電子キャリア濃度を1018/cm未満に制御できる。
また、より好ましくは、0.01≦[M2]/[A]<0.08である。なお、例えば、Znの代わりにMgを選択しても、ほぼ同様の結果が得られ、Zn、Mg、Ni、Co及びCuは、それぞれほぼ同様の効果を奏する。
上記記載においては、結晶質酸化物1021に含有された二価の金属元素の添加量によって、酸素欠損により発生するキャリア量を制御している。すなわち、成膜後、酸化インジウム膜を、酸素を含む雰囲気中で後処理して結晶化させることにより、結晶化によるキャリアの制御と、空気中の酸素との反応により酸素欠損量を制御(低減あるいは増加)することも好ましいものである。効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を150℃以上500℃以下、好ましくは、200℃以上350℃以下、さらに好ましくは250℃以上300℃以下で行うのがよい。結晶化と酸素との反応を同時に行うことも好ましい方法である。
なお、酸素を含む雰囲気中で成膜し、さらに、結晶化のための熱処理を行うことによって、キャリア制御と酸素欠損を消滅させることにより、所定の電子キャリア濃度(1018/cm未満)にしたり、成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を、酸素を含まない雰囲気中で行ってもよい。
また、上記結晶質酸化物1021は、正二価元素の代わりに、インジウムとは異なる正三価元素を含有していてもよい。
このようにしても、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができる。また、この多結晶の結晶質酸化物1021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、大きな電子移動度を有することができる。さらに、正三価元素を含有することにより、結晶質酸化物1021からなる薄膜は、より安定化する。また、電界効果移動度が高く、かつ、安定した結晶質酸化物の組成範囲を広げることもできる。さらに、酸化インジウムでは、添加している元素が三価の金属元素であることから、この三価の金属元素と酸素がイオン結合している。したがって、正三価元素の酸化物は、キャリア散乱因子にはならず、電子移動度を高く保つことができる。
また、好ましくは、上記正三価元素は、B、Al、Ga、Sc、Y及びランタノイド元素のうち少なくとも一つ以上の元素であるとよい。
このようにすると、B、Al、Ga、Sc、Y及びランタノイド元素の強いイオン結合性によって、結晶質酸化物が効果的に安定化する。また、イオン半径の差の小さいイオンから構成される複合酸化インジウムは、結晶相がより安定化する。たとえば、In−ランタノイド元素−酸素系の結晶質酸化物1021では、ランタノイド元素の原子番号が大きくなるほどイオン半径は小さくなり、インジウムのイオン半径に近づく。これにより、原子番号の小さなイオンでは、熱処理での安定な結晶質酸化インジウム膜は得難いが、好ましくは、ランタノイド元素の含有量は、全金属原子に対して、0.5原子%〜5原子%とするとよい。このようにすると、安定な結晶質膜を得ることができ、また、原子番号の大きなイオンでは、熱処理で安定な結晶質酸化インジウム膜が得やすくなり、非常に安定な結晶質膜を得ることができる。
また、B、Al、Ga、Sc、Y及びランタノイド元素は、酸素との結合が強く(金属の仕事関数がIn金属より小さい)、結晶化したときに酸素欠陥を生じにくい。したがって、酸素欠損に起因するキャリアの発生を効果的抑制することができる。
また、上述したように、結晶質酸化物1021に含まれる全金属元素の原子の数(=[A])に対する、インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、
0.005<[M3]/[A]<0.05
であるとよい。この理由は、0.5原子%以下では、添加の効果が得られない場合があり、また、5原子%以上では、結晶化温度が高くなりすぎ、実用的でないからである。
このようにすると、より安定な結晶質酸化物を得ることができ、また、電子キャリア濃度を1018/cm未満に制御できる。
なお、例えば、Bの代わりにYを選択しても、ほぼ同様の結果が得られ、B、Al、Ga、Sc、Y及びランタノイド元素は、それぞれほぼ同様の効果を奏する。
また、上記正二価元素と正三価元素のうちいずれか一方を含有する構成に限定されるものではなく、たとえば、上記正二価元素と正三価元素を含有する構成としてもよく、このようにすると、さらに効果的にキャリアの発生を抑制することができる。すなわち、正二価元素を含有すると、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができ、さらに、インジウムとは異なる正三価元素を含有すると、酸素欠陥が発生しにくくなり、酸素欠損に起因するキャリアの発生を効果的抑制することができる。また、この多結晶の結晶質酸化物1021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、大きな電子移動度を有することができる。
また、結晶質酸化物1021に含まれる全金属元素の原子の数(=[A])に対する、正二価元素の原子の数(=[M2])の原子比、及び、インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、
0.005<[M2]/[A]<0.1
0.005<[M3]/[A]<0.05
であるとよい。
このようにすると、より安定な結晶質酸化物を得ることができる。また、電子キャリア濃度を1018/cm未満に制御できる。
上述したように、正二価元素、及び/又は、インジウムとは異なる正三価元素を含有する結晶質酸化物1021を活性層に用いることにより、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、on−off比が10超のトランジスタ特性を実現できる。
また、電界効果型薄膜トランジスタ1001は、ピンチオフ状態では、ゲート端子に高電圧が印加され、活性層中には高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、on−off比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。
また、上記正二価元素や正三価元素を含有した結晶質酸化物1021は、例えば、スパッタ法により成膜される。
次に、結晶質酸化物1021からなる薄膜の成膜例1について説明する。
(成膜例1)
(第1の成膜法:スパッタ法)
この成膜方法は、In(ZnO)組成(ここで、mは2から20の整数)を含有する酸化インジウム多結晶焼結体をターゲットとして、気相成膜法を用いるのがよい。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。
しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を1018/cm未満、電気抵抗にして、10Ωcm以上にすることができなかった。このような膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。
そこで、本発明者らは、図5に示すスパッタ装置により、スパッタ法で作製したアモルファス酸化亜鉛含有酸化インジウムを作製した後、空気中に加熱結晶化させた。
図5は、成膜例1及び成膜例2に係る結晶質酸化物を作製したスパッタ装置の概略図を示している。
図5において、スパッタ装置1005は、成膜室(チャンバー)1051内に、冷却・加熱機構付きの基板ホルダー1052、シャッター1053、電極1054及びシールド1055が設けられている。また、成膜室1051内を真空にするための、メインバルブ1511、ターボ分子ポンプ1512、油回転ポンプ1513、リークバルブ1514、真空計1515などを備えている。また、成膜室1051には、バリアブルリークバルブ1516を介して、酸素ガスやArガスが供給される。また、電極1054は、絶縁体1517を介して成膜室1051に取り付けられており、DC電源から電力が供給され、さらに、冷却水により冷却される。また、基板1056が基板ホルダー1052に載置され、ターゲット1057が電極1054に取り付けられる。
スパッタ法により、SiOガラス基板(コーニング社製1737)上にアモルファス酸化亜鉛含有酸化インジウム膜が堆積した。その後、空気中、300℃にて1時間熱処理することにより、結晶質酸化インジウム膜が得られた。堆積前の処理として、基板の超音波による脱脂洗浄を行った。すなわち、基板は、アセトン、エタノール、超純水を用いて、各5分間洗浄され、その後、空気中100℃にて乾燥させられた。
また、多結晶ターゲットには、In(ZnO)を有する酸化インジウム多結晶体ターゲット(サイズ:直径4インチ、厚さ5mm)を用いた。このターゲットの出発原料を、In:ZnO(各4N試薬)とした。また、ターゲットは、この出発原料の湿式混合(溶媒:エタノール)、スプレイドライヤーによる乾燥造粒、一軸プレスによる成型、冷間静水圧プレスによる成型、及び、焼結(1450℃にて36時間)によって、作製された。こうして作製したターゲットのバルク抵抗は、0.005(Ωcm)以下であり、導電性に優れたものであった。これにより、RF及びDCでのスパッタ成膜が可能になる。
スパッタ室の到達真空を5×10−4Paにして、スパッタ中の酸素濃度を3%に制御してアルゴンガスにて0.3Paにて成膜を行った。
スパッタチャンバー内の酸素分圧は、0.009Pa、基板温度は室温であった。
なお、ターゲットと成膜基板間の距離は、80mmであり、DCスパッタの電力は100Wから200Wの範囲であった。
得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは認められなかったことから、作製した直後の酸化亜鉛含有酸化インジウム薄膜はアモルファスであった。
その膜を、空気中、300℃で、1時間熱処理した後に、薄膜のすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークが現れ、結晶質酸化インジウムのビックスバイト構造であることが判明し、結晶質酸化インジウムであった。
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.8nmであり、膜厚は約100nmであった。ICP法による分析の結果、結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対するZnの原子の数(=[Zn])の原子比は、[Zn]/[A]=0.08であった。また、本成膜例では、[A]=[In]+[Zn]であった。なお、[In]は、結晶質酸化物に含まれるInの原子の数である。
比抵抗は、約10Ωcm以上であった。電子キャリア濃度は約1016/cm以下であり、電子移動度は約5cm/(V・秒)と推定された。
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3.5eVと求まった。以上のことから、作製した結晶質酸化インジウム系薄膜は、ビックスバイト結晶相を呈しており、酸素欠損が少なく、電気抵抗が大きな透明な平坦薄膜であった。
(結晶質酸化物の結晶化温度と電子キャリア濃度に関する測定結果)
図6は、成膜例1に係る結晶質酸化物の結晶化温度と電子キャリア濃度のグラフを示している。
図6において、細線は、酸化インジウムに、正二価元素(Zn、Mg、Ni、Co、Cuのうち、代表としてZn)を含む結晶質酸化物1021(適宜、細線の結晶質酸化物と略称する。)について示している。細線の結晶質酸化物には、酸化亜鉛を約0.2〜6wt%含有し、残量が酸化インジウムであるスパッタリングターゲットを用いた。また、空気中にて各温度で1時間の熱処理を行い、ホール測定によりキャリア濃度を測定するとともに、同じサンプルを用いてX線回折法により結晶性を確認した。
また、点線は、酸化インジウムに、前記インジウム以外の正三価元素(B、Al、Ga、Sc、Y、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luのうち、代表としてYb)を含む結晶質酸化物1021(適宜、点線の結晶質酸化物と略称する。)について示している。点線の結晶質酸化物には、酸化イッテルビウムを約0.2〜3wt%含有し、残量が酸化インジウムであるスパッタリングターゲットを用いた。また、空気中にて各温度で1時間の熱処理を行い、ホール測定によりキャリア濃度を測定するとともに、同じサンプルを用いてX線回折法により結晶性を確認した。
太い破線は、酸化インジウムのみの結晶質酸化物(適宜、破線の結晶質酸化物と略称する。)について示している。
測定に用いた各細線の結晶質酸化物、点線の結晶質酸化物及び破線の結晶質酸化物は、結晶化温度などを除き、上記成膜例1とほぼ同様に製作され、結晶化温度に対して電子キャリア濃度を測定した。
細線の結晶質酸化物は、結晶化温度が約180℃のポイントから電子キャリア濃度が急激に低下し、結晶化温度が約220℃のポイントで電子キャリア濃度の低下がとまった。例えば、細線の結晶質酸化物は、結晶化温度が約250℃のポイントで結晶化させると、電子キャリア濃度は約1×1015/cmであった。また、X線回折により確認したところ、180℃以上の温度で加熱処理した酸化物は、明確なピークが観察され、ビックスバイト構造であることが確認できた。
また、点線の結晶質酸化物は、結晶化温度が約210℃のポイントから電子キャリア濃度が急激に低下し、結晶化温度が約230℃のポイントで電子キャリア濃度の低下が止まった。例えば、点線の結晶質酸化物は、結晶化温度が約250℃のポイントで結晶化させると、電子キャリア濃度は約1016/cmであった。また、X線回折により確認したところ、180℃以上の温度で加熱処理した酸化物は、明確なピークが観察され、ビックスバイト構造であることが確認できた。
一方、破線の結晶質酸化物は、結晶化温度が約240℃のポイントから電子キャリア濃度が急激に低下するが、結晶化温度が約250℃のポイントで電子キャリア濃度の低下が止まった。例えば、破線の結晶質酸化物は、結晶化温度が約250℃のポイントで結晶化させたとしても、電子キャリア濃度は約1019/cmであった。
すなわち、点線の結晶質酸化物及び細線の結晶質酸化物は、結晶化温度を制御することにより、半導体として好ましい電子キャリア濃度(約1018/cm未満)を有することができた。
なお、電子キャリア濃度を測定するためのホール測定装置、及びその測定条件は下記のとおりであった、
[ホール測定装置]
東陽テクニカ製:Resi Test8310
[測定条件]
室温(約25℃)、約0.5[T]、約10−4〜10−12A、AC磁場ホール測定
上記測定結果などから、効果的に電子キャリア濃度を制御するには、酸素を含む雰囲気中の温度を150℃以上500℃以下、好ましくは、200℃以上350℃以下、さらに好ましくは250℃以上300℃以下で加熱するのがよい。
また、結晶化処理を、酸素を所定濃度含む雰囲気中で行うことによって、効果的に結晶化を制御することもできる。
さらに、図示してないが、正二価元素や正三価元素の添加量をさらに増やし、結晶化しやすくするために高温で成膜した後、さらに熱処理温度も高温で処理すると、電子キャリア濃度をさらに低下させることができた。
また、本発明における電子キャリア濃度の下限としては、得られる酸化インジウム膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cmである。
なお、本実施形態では、まず、低温で非晶質の酸化物が成膜され、次に、結晶化温度まで加熱して、所望のキャリア濃度の結晶質酸化物1021としているが、これに限定されるものではない。たとえば、成膜する際に、高温で成膜し結晶質酸化物1021を形成する方法としてもよい。
さらに、成膜時に酸素を含む雰囲気中で行い、かつ、成膜後の結晶化処理でも酸素を含む雰囲気中で処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後の結晶化処理を、酸素を含む雰囲気中で行ってもよい。
(結晶質酸化物の電子キャリア濃度と電子移動度に関する測定結果)
次に、得られた結晶質酸化物1021の電子キャリア濃度と電子移動度に関する測定結果について、図面を参照して説明する。
図7は、成膜例1に係る結晶質酸化物の電子キャリア濃度と電子移動度のグラフを示している。
図7において、黒塗りの三角印は、酸化インジウムに、正二価元素(例えば、Zn)を含む結晶質酸化物1021(適宜、三角印の結晶質酸化物と略称する。)について示している。また、白塗りの三角印は、酸化インジウムに、正二価元素を含むアモルファスの酸化物について示している。
また、黒塗りの菱形印は、酸化インジウムに、ランタノイド元素(例えば、Yb)を含む結晶質酸化物1021(適宜、菱形印の結晶質酸化物と略称する。)について示している。
さらに、丸印は、酸化インジウムのみの結晶質酸化物(適宜、丸印の結晶質酸化物と略称する。)について示している。白塗りの菱形印は、酸化インジウムに、ランタノイド元素を含むアモルファスの酸化物について示している。
なお、菱形印の結晶質酸化物及び三角印の結晶質酸化物は、結晶化温度やランタノイド元素及び正二価元素の含有量などを制御して作製した。また、電子キャリア濃度を1018/cm未満にするためには、酸素分圧の条件、熱処理温度の条件、成膜装置の構成や、成膜する材料や組成などにも依存する。
三角印の結晶質酸化物及び菱形印の結晶質酸化物は、作製条件(結晶化温度や含有量など)を制御することにより、電子キャリア濃度が、約1016/cm〜約1018/cmであり、また、電子移動度が、数cm/V・sec〜十数cm/V・secであった。
なお、丸印の結晶質酸化物は、作製条件(結晶化温度)を制御しても、電子キャリア濃度が、約1019/cm〜約1020/cmであり、また、電子移動度が、約100cm/V・secであった。さらに、上記三角印の結晶質酸化物及び菱形印の結晶質酸化物の測定結果は一例であり、作製条件を制御することにより、図示してないが、より優れた特性を有する結晶質酸化物1021を作成することができた。
また、アモルファスである白塗りの三角印や菱形印は、電子キャリア濃度が、約1018/cmを超えており、また、電子移動度が、十数cm/V・sec〜数十cm/V・secであった。
また、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度が減少する傾向を示すのに対し、菱形印の結晶質酸化物及び三角印の結晶質酸化物は、電子キャリア濃度が約1×1016〜1×1018/cmの範囲において、電子キャリア濃度が増加するとともに、電子移動度も対数的に比例して増加した。すなわち、両対数のグラフに電子キャリア濃度(X座標)と電子移動度(Y座標)をプロットすると、プロット点がほぼ右上りの直線上にプロットされた。さらに、結晶質酸化物1021に含有させる正二価元素や正三価元素の組合せなどに応じて、異なるほぼ右上りの直線となった。
この特異な特性を有効に利用することにより、電子キャリア濃度や電子移動度を所望する値に自在に設定することができ、様々な半導体デバイスにとってより好適な半導体特性を有する結晶質酸化物1021を提供することができる。また、半導体デバイスの付加価値を向上させることができる。
すなわち、上記測定例では、電界効果型薄膜トランジスタ1001の活性層として用いる結晶質酸化物1021の電子移動度を、1cm/(V・sec)超、好ましくは5cm/(V・秒)超にすることができ、これにより、ピンチオフ後の飽和電流を約10μA超にでき、on−off比を約10超とすることができる。さらに、電子キャリア濃度を1018/cm未満、好ましくは1016/cm未満とすることができ、オフ時(ゲート電圧無印加時)のソース電極1022とドレイン電極1023間の電流を、約10μA未満、好ましくは約0.1μA未満にすることができ、ノーマリーオフのトランジスタを構成することができる。
また、電界効果型薄膜トランジスタ1001は、ピンチオフ状態のとき、ゲート電極1025に高電圧が印加され、活性層としての結晶質酸化物1021中に、高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができ、on−off比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。
なお、酸化インジウム(In)膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。このアモルファス酸化インジウム膜も、熱処理により結晶質酸化インジウムにすることができる。しかしながら、結晶膜を得ることはできるが、In単独膜の場合、成膜中の雰囲気中に酸素ガスを30%程度導入しても、安定した半導体特性を示さない。
(成膜例2)
本成膜例では、結晶質酸化物1021が、雰囲気ガスとしてアルゴンガスを用いた直流型(DC)スパッタ法により成膜された。なお、直流型(DC)スパッタ法に限定されるものではなく、たとえば、高周波(RF)スパッタ法を用いてもよい。
なお、スパッタ装置は、上記成膜例1で使用したスパッタ装置を使用した。
成膜用のガラス基板1010として、SiOガラス基板(コーニング社製1737)を用意した。成膜前処理として、このガラス基板1010の超音波脱脂洗浄を行った。すなわち、ガラス基板1010は、アセトン、エタノール、超純水により各5分間洗浄され、その後、空気中100℃にて乾燥させられた。また、UVオゾン洗浄するとよく、密着性に優れた膜が得られる。
ターゲット材料としては、In(ZnO)組成を含む酸化インジウム多結晶焼結体(サイズ:直径4インチ、厚さ5mm)を用いた。
この焼結体の出発原料を、99wt%In:1wt%ZnO(各4N試薬)とした。また、焼結体は、この出発原料の湿式混合(溶媒:エタノール)、スプレイドライヤーによる乾燥造粒、一軸プレスによる成型、冷間静水圧プレスによる成型、及び、本焼結(1450℃にて36時間)によって、作製された。こうして作製したターゲットの比抵抗は、0.005(Ωcm)であった。
成膜室1051内の到達真空は、5×10−4Paであり、成膜中の酸素ガスとアルゴンガスの全圧は、0.1〜2.0Paの範囲で一定の値とした。そして、アルゴンガスと酸素との分圧比を変えて、酸素濃度1〜30%の範囲で変化させた。
また、基板温度は、室温とし、ターゲットと成膜用膜基板との間の距離は、80mmであった。基板ホルダー1052には回転機構を装着しておき、回転させながら成膜することにより均一性に優れた薄膜を得られた。
投入電力は、DC100Wであり、成膜レートは、5nm/mmで行った。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製した直後の酸化インジウム薄膜はアモルファス膜であることが示された。その後、200℃以上に加熱した酸化インジウム薄膜の膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークが検出され、結晶質であることが確認された。
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.8nmであり、ICP法による分析の結果、結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対するZnの原子の数(=[Zn])の原子比は、[Zn]/[A]=0.018であった。また、本成膜例では、[A]=[In]+[Zn]であった。なお、[In]は、結晶質酸化物に含まれるInの原子の数である。
(結晶質酸化物における、添加物比と電気抵抗率に関する測定結果)
次に、添加する正二価元素及び正三価元素の種類や組成などを変化させ、さらに、作製条件を制御して、複数の結晶質酸化物1021を作製した。
次に、これら結晶質酸化物1021の一部における、添加物比と電気抵抗率(比抵抗)に関する測定結果について、図面を参照して説明する。
図8は、成膜例2に係る結晶質酸化物における、添加物の原子比と電気抵抗率のグラフを示している。
図8において、黒塗りの三角印は、酸化インジウムに、正二価元素(M=Zn、Mg、Ni、Co、Cuのうち少なくとも一つ)を含む結晶質酸化物1021(適宜、三角印の結晶質酸化物と略称する。)について示している。また、白塗りの三角印は、酸化インジウムに、正二価元素を含むアモルファスの酸化物について示している。
また、菱形印は、酸化インジウムに、前記インジウム以外の正三価元素(M=B、Al、Ga、Sc、Y、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luのうち少なくとも一つ)を含む結晶質酸化物1021(適宜、菱形印の結晶質酸化物と略称する。)について示している。また、白塗りの菱形印は、酸化インジウムに、前記インジウム以外の正三価元素を含むアモルファスの酸化物について示している。
さらに、丸印は、酸化インジウムのみの結晶質酸化物(適宜、丸印の結晶質酸化物と略称する。)について示している。
上記三角印の結晶質酸化物は、結晶質酸化物1021に含まれる全金属元素の原子の数(=[A])に対する正二価元素の添加物Mの原子の数(=[M])の原子比%(=[M]/[A])が、約0.6%〜9.3%のとき、電気抵抗率が、約10Ωcm〜10Ωcmであった。すなわち、正二価元素の添加物Mを微量添加することにより、電気抵抗率を、約10Ωcm以上に向上させることができ、また、原子比%をさらに大きくすると、電気抵抗率をさらに向上させることができた。例えば、基板温度25℃、酸素分圧3%で成膜した亜鉛9.5原子%を含む酸化インジウム薄膜では、電気抵抗を約10Ωcmに向上させることができた。また、亜鉛の添加量10原子%超で成膜した、アモルファスの酸化インジウム薄膜は、亜鉛の添加量を増やすと電気抵抗が低下し、導電性薄膜になった。
また、上記菱形印の結晶質酸化物は、結晶質酸化物1021に含まれる全金属元素の原子の数(=[A])に対する正三価元素の添加物Mの原子の数(=[M])の原子比%(=[M]/[A])が、約0.3%〜4.2%のとき、電気抵抗率が、約10Ωcm〜10Ωcmであった。また、正三価元素の添加量約6原子%で成膜した、アモルファスの酸化インジウム薄膜は、電気抵抗が低下し、導電性薄膜になった。
なお、丸印の結晶質酸化物は、電気抵抗率が、約10−3Ωcmであった。
上記測定結果から、結晶質酸化物1021として、亜鉛の添加量が約0.1原子%を超え、好ましくは約0.5原子%を超えており、かつ、亜鉛の添加量が約12原子%以下、好ましくは約10原子%以下であるとよい。また、結晶質酸化物1021は、結晶状態における結晶構造が酸化インジウムのビックスバイト構造を有し、透明結晶質酸化インジウム薄膜であるとよい。なお、この透明結晶質酸化インジウム薄膜を電界効果型薄膜トランジスタ1001に用いることで、ノーマリーオフで、かつ、on−off比を10超のトランジスタを構成することができた。
また、結晶化温度をさらに高温にすることにより、添加する酸化亜鉛の量をさらに増量することは可能であるが、高温処理するエネルギーを考えると、工業的には好ましくない。
なお、本成膜例で示したスパッタ装置1005や材料などを用いる場合は、スパッタによる成膜後の結晶化処理条件は、例えば、空気中で200℃以上300℃以下の範囲とするとよい。また、図示してないが、本成膜例の結晶質酸化物1021も、電子キャリア濃度が増加するとともに、電子移動度も対数的に比例して増加した。さらに、電気抵抗率を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。
また、好ましくは、本実施形態の結晶質酸化物1021が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、TFT1001を効率よく製造することができる。また、ソース電極1022やドレイン電極1023をPAN系エッチング液によりエッチングする際、ダメージを受けないので信頼性などが向上する。なお、本実施形態の結晶質酸化物1021は、非晶質の状態でパターニングされ、その後結晶化される。結晶化された結晶質酸化物1021は、通常PAN耐性を有するので、ソース電極1022及びドレイン電極1023を容易にパターニングすることが可能となる。
なお、「PAN耐性を有する」とは、PAN系エッチング液によるエッチング速度が約10nm/分未満であることをいう。なお、一般的に、PAN系エッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、通常リン酸が約45〜95wt%、硝酸約0.5〜5wt%、酢酸約3〜50wt%の範囲にあるものが用いられる。
(電界効果型薄膜トランジスタの製作例1)
次に、上記結晶質酸化物1021を用いた電界効果型薄膜トランジスタ1001(図1,2参照)の製作例1について、説明する。
上述した手法により、チャンネル長=50μm、チャンネル幅=500μmのトップゲート型の電界効果型薄膜トランジスタ1001を作製した。
本製作例の電界効果型薄膜トランジスタ1001のon−off比は、10以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm/V・secの電界効果移動度が得られた。さらに、閾値電圧(Vth)は、約+2.0Vであり、ノーマリーオフの特性を示し、また、出力特性は明瞭なピンチオフを示した。さらに、ゲート電圧を印加しないとき、ソース電極1022とドレイン電極1023の間に約5Vの電圧を印加したところ、ソース電極1022とドレイン電極1023間の電流を約10−7アンペヤにすることができた。
また、作製した電界効果型薄膜トランジスタ1001に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。すなわち、本実施形態によれば、電子キャリア濃度が小さく、したがって、電気抵抗率が高く、かつ、電子移動度が大きい活性層を有する薄膜トランジスタを実現できた。
(トランジスタの特性評価)
次に、本製作例1の電界効果型薄膜トランジスタ1001の電流−電圧特性について、図面を参照して説明する。
図9は、製作例1に係る電界効果型薄膜トランジスタの電流−電圧特性のグラフを示している。
図9において、室温下で測定した電界効果型薄膜トランジスタ1001の電流−電圧特性を示しており、ゲート電圧VGSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、結晶質酸化物インジウム系半導体がn型であるという事実と矛盾しない。
また、IDSは、VDS=10V付近で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS=4V印加時におけるゲート電圧VGSの閾値は約2.0Vであった。また、V=10V時には、IDS=1.0×10−5Aの電流が流れた。これはゲートバイアスにより、絶縁性半導体の結晶質酸化インジウム半導体薄膜内にキャリアを誘起できたことに対応する。
また、本作製例では、ガラス基板1010上に電界効果型薄膜トランジスタ1001を作製したが、成膜自体は室温で行え、その後、低温プラズマ結晶化法などにより低温で結晶化させることができるので、プラスチック板やフィルムなどの基板が使用可能である。また、本作製例で得られた結晶質酸化インジウム薄膜は、可視光の光吸収がほとんどなく、透明なフレキシブルTFTを実現できる。
以上説明したように、本実施形態の電界効果型薄膜トランジスタ1001は、上述した結晶質酸化物1021を活性層に用いることにより、トランジスタがオフのとき、ゲート電流が0.1マイクロアンペヤ未満のノーマリーオフであり、かつ、on−off比が10を超えるトランジスタ特性を実現できる。また、可視光に対して、透明性あるいは透光性を有し、さらに、フレキシブル性をも有することができる。また、電界効果型薄膜トランジスタ1001の電気的特性、安定性、均一性、再現性、耐熱性、耐久性などを向上させることができるとともに、電極間の重なり容量を低減することができる。さらに、大面積均一性や再現性に優れたTFT基板を提供することができる。
以上、本発明の電界効果型トランジスタについて、好ましい実施形態を示して説明したが、本発明に係る電界効果型トランジスタは、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、電界効果型薄膜トランジスタは、上述した製作例のボトムゲート型やトップゲート型の構造に限定されるものではなく、様々な構造の電界効果型薄膜トランジスタであってもよい。
[電界効果型トランジスタの製造方法の第一実施形態]
図10は、本発明の第一実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図11は、本発明の第一実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)は洗浄された基板の断面図を示しており、(b)は活性層の形成された断面図を示しており、(c)はソース電極及びドレイン電極の形成された断面図を示しており、(d)はゲート絶縁膜の積層された断面図を示しており、(e)はゲート電極の形成された断面図を示している。
図10及び図11(a)において、まず、ガラス基板2010が用意され、このガラス基板2010が洗浄される(ステップS2001)。このようにすると、ガラス基板2010の表面に付着していた不純物が除去され、表面が清浄化される。したがって、ガラス基板2010上に積層される結晶質酸化物2021に不純物が拡散し、性能劣化を引き起こすといった不具合を防止することができる。また、表面を清浄化することにより、結晶質酸化物2021の密着性が向上する。
本実施形態では、過酸化水素を含有する洗浄液を用いて洗浄を行う。この洗浄液として、過酸化水素とアンモニアを含む水溶液、過酸化水素と塩化水素を含む水溶液、過酸化水素とフッ化水素を含む水溶液などが挙げられる。また、一般的に、洗浄方法として、洗浄液による超音波洗浄工程と純水による超音波リンス工程が繰り返され、最後に、窒素ガスなどの雰囲気中にて乾燥工程が行われる。
なお、ガラス基板2010の表面清浄化処理は、上記洗浄処理に限定されるものではない。たとえば、オゾン雰囲気中での紫外線の照射処理や、プラズマの照射処理などでもよい。また、これらを組み合わせて複数の清浄化処理を行ってもよい。
オゾン雰囲気中での紫外線の照射処理によって、清浄表面が得られる。すなわち、大気圧下の酸素含有雰囲気で紫外線が照射されると、オゾンが発生し、オゾンと紫外線により基板表面の汚染物質を除去する。
プラズマの照射処理は、プラズマ発生装置により低エネルギーのプラズマを発生させ、このプラズマをガラス基板2010に照射する処理である。これにより、基板表面の汚染物質を除去するとともに、基板表面の状態が変化し、結晶質酸化物2021の密着性が向上する。
次に、図11(b)に示すように、ガラス基板2010上に、酸素及び/又は水を含む雰囲気中で、結晶質酸化物2021からなる活性層が形成される(ステップS2002)。すなわち、透明なガラス基板2010上にスパッタリング法により、結晶質酸化物2021(ここで、酸化亜鉛5wt%+酸化インジウム95wt%のターゲットを使用する。)が成膜される。
また、酸素及び/又は水を含む雰囲気とは、分子状酸素、オゾンガス、窒素酸化物ガス(NO、NO、NO)、酸素含有ラジカル、原子状酸素、酸素イオン、酸素ラジカル、水蒸気及び水酸化イオンなどのうちの少なくともいずれかを含む雰囲気をいう。さらに、酸素及び/又は水を含む雰囲気が、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン及び酸素ラジカルのうちの少なくともいずれかを含む雰囲気であるとき、これらが分子状酸素よりも酸化力が強いため、効果的に酸素欠損が少ない結晶質酸化物2021を成膜することができる。すなわち、酸素欠損の発生を効果的に抑えることができるので、酸素欠損により生じるキャリアが減少し、電子キャリア濃度を低減することができる。
なお、酸素含有ラジカルや酸素ラジカルは、ラジカル発生器により容易に発生させることができる。
また、結晶質酸化物2021が成膜される際、成膜温度が、150℃以上350℃以下であるとよく、より好ましくは、150℃以上250℃以下であるとよい。このようにすると、確実に結晶質酸化物2021を成膜することができ、さらに、ガラス基板2010の熱変形などを抑制することができる。
この理由は、150℃未満では、十分な結晶質酸化インジウムが得られず、非晶質酸化インジウムとなり、所定の電子キャリア密度の酸化物膜にならない場合があるからである。なお、かかる場合であっても、後に熱処理により結晶化させることにより、所望の電子キャリア密度の結晶質酸化物2021を得ることができる。また、ガラス基板2010として、様々なガラスを用いることができるが、熱変形温度の低いガラス(ソーダライムガラスなど)であっても、その熱変形温度は約350℃であるからである。
また、本実施形態では、スパッタリング法により結晶質酸化物2021を成膜している。このようにすると、量産性を向上させることができる。
なお、成膜方法は、上記スパッタ法に限定されるものではなく、たとえば、抵抗加熱蒸着法、電子ビーム蒸着法、化学気相成長法、ラインビームレーザー蒸着法、電気析出法などを用いてもよい。
結晶質酸化物2021は、In(インジウム)を含有し、活性層として用いられている。また、結晶質酸化物2021の電子キャリア濃度は、1018/cm未満としてある。ここで、電子キャリア濃度を1018/cm未満とした理由は、電子キャリア濃度が1018/cm以上の酸化物を電界効果型薄膜トランジスタ2001の活性層に用いた場合、on−off比を十分に大きくすることができないからである。また、電界効果型薄膜トランジスタ2001のゲート電圧が無印加のとき、ソース電極2022とドレイン電極2023の間に大きな電流が流れてしまい、ノーマリーオフ動作を実現できないからである。
また、本発明に係る結晶質酸化物2021の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には約0〜40℃程度の範囲から適宜選択されるある温度である。なお、本発明に係る結晶質酸化物2021の電子キャリア濃度は、約0〜40℃の範囲全てにおいて、1018/cm未満を満足する必要はない。例えば、約25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、好ましくは、電子キャリア濃度をさらに下げ、1017/cm以下とするとよく、より好ましくは1016/cm以下にするとよい。このようにすると、ノーマリーオフの電界効果型薄膜トランジスタ2001が歩留まり良く得られる。
また、結晶質酸化物2021における電子キャリア濃度の下限値は、トランジスタの活性層として適用できれば特に限定されるものではない。したがって、本発明においては、結晶酸化物の材料、組成比、製造条件、後処理条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とする。また、好ましくは1013/cm以上1017/cm以下、さらに好ましくは、1015/cm以上1016/cm以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、かつ、ノーマリーオフの電界効果型薄膜トランジスタ2001が歩留まり良く得られる。
また、電子キャリア濃度の測定は、ホール効果測定により求める。約1017/cm未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
また、電界効果型薄膜トランジスタ2001の活性層(半導体薄膜)は、結晶質を含む薄膜(すなわち、結晶質酸化物2021)である。この結晶質酸化物2021は、半導体薄膜の少なくとも一部又は全部が結晶質である。これにより、半導体薄膜が非晶質である場合に比べて、キャリア濃度が低減され、かつ、容易に制御され、さらに、電界効果型薄膜トランジスタ2001の動作が安定化する。このため、トランジスタの性能、たとえば、電気的特性、安定性、均一性、再現性、耐熱性及び耐久性などが向上する。
なお、薄膜に含まれる結晶質は、単結晶又は多結晶(エピタキシャル膜を含む。)のいずれであってもよいが、工業的に製造が容易で、大面積化が可能な多結晶膜が好ましい。また、単結晶は、製造プロセスや使用時における屈曲や衝撃でクラックが発生するおそれがあるため、このことからも多結晶が好ましい。
また、本発明において、結晶質酸化物2021とは、X線回折スペクトルにおいて、特定の回折線を示す酸化物をいう。一方、非晶質酸化物とは、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。
また、好ましくは、本発明に係る半導体薄膜の伝導帯と価電子帯とのエネルギーバンドギャップを約2.8eV以上とするとよく、このようにすることで、可視光の照射により、価電子帯の電子が励起されて漏れ電流が流れやすくなるおそれがあるという不具合を有効に回避することができる。
また、好ましくは、結晶質酸化物2021が非縮退半導体であるとよい。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
上記結晶質酸化物2021は、正二価元素を含有している。
このようにすると、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができる。また、ITOなどで知られている通り、キャリアの平均自由工程は、結晶状態の結晶粒子の大きさより小さいことから、結晶粒子の大きさに依存しない。このことから、結晶質酸化物2021は、高電子移動度の結晶薄膜となることができる。さらに、酸化インジウムでは、添加している元素が二価の金属元素であることから、この二価の金属元素と酸素がイオン結合している。したがって、正二価元素の酸化物は、キャリア散乱因子にはならず、電子移動度を高く保つことができる。
また、この多結晶の結晶質酸化物2021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、大きな電子移動度を有することができる。さらに、正二価元素を含有することにより、結晶質酸化物2021からなる薄膜は、より安定化する。また、電界効果移動度が高く、かつ、安定した結晶質酸化物の組成範囲を広げることもできる。
なお、上記正二価元素とは、イオン状態での価数として正二価を取りうる元素のことをいい、同様に、正三価元素とは、イオン状態での価数として正三価を取りうる元素のことをいう。
また、好ましくは、上記正二価元素は、Zn、Mg、Ni、Co及びCuのうち少なくとも一つ以上の元素であるとよい。
このようにすると、Znなどの正二価元素の少なくとも一部は、インジウムを固溶置換し、これにより、効果的に電子キャリア濃度を低下させる。なお、添加したZnなどの金属の固溶置換している量に制限はなく、一部でも固溶置換していればよく、結晶質酸化物2021は、混合酸化物であってもよい。
また、Znとその他の二価のMg、Ni、Co、Cuを同時に添加してもよい。たとえば、ZnとMgを同時に添加する場合、単独でZnを添加した場合と比べて、電子移動度は増加する。その程度は、室温での電子移動度において、約10cm/(V・sec)であり、アモルファスシリコンに比べて、1桁以上大きな増加となる。さらに、同じ条件で成膜した場合、Mg含有量の増加に対して、電気抵抗率も増加し、電子移動度は低下するので、好ましくは、ZnとMgからなる正二価元素の含有量は、全金属原子に対して、0.5原子%超、10原子%未満とするとよい。この理由は、0.5原子%以下では、結晶化しても電気抵抗の向上が見られなかったりするからであり、また、10原子%以上では、結晶化しにくくなり、結晶化温度を高く設定する必要がでてきて、エネルギーの消費が大きくなり、経済的でなくなるからである。
すなわち、結晶質酸化物2021に含まれる全金属元素の原子の数(=[A])に対する正二価元素の原子の数(=[M2])の原子比が、
0.005<[M2]/[A]<0.1
であるとよい。
このようにすると、より安定な結晶質酸化物を得ることができる。また、電子キャリア濃度を1018/cm未満に制御できる。
また、より好ましくは、0.01≦[M2]/[A]<0.08である。なお、例えば、Znの代わりにMgを選択しても、ほぼ同様の結果が得られ、Zn、Mg、Ni、Co及びCuは、それぞれほぼ同様の効果を奏する。
上記記載においては、結晶質酸化物2021に含有された二価の金属元素の添加量によって、酸素欠損により発生するキャリア量を制御している。すなわち、二価の金属元素(及び/又は、後述する三価の金属元素)を添加することにより、結晶質酸化物2021における酸素欠損を制御(通常、低減)し、さらに、成膜時あるいは成膜後に、酸化インジウム膜を、酸素及び/又は水を含む雰囲気中で処理して結晶化させることによって、酸素と反応させさらに酸素欠損量を制御(通常、低減)する。このようにすると、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度が低減し、電界効果型薄膜トランジスタ2001は、ノーマリーオフの特性を有することができる。
また、上記結晶質酸化物2021は、正二価元素の代わりに、インジウムとは異なる正三価元素を含有していてもよい。
このようにしても、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができる。また、この多結晶の結晶質酸化物2021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、結晶質酸化物2021は、大きな電子移動度を有することができる。さらに、正三価元素を含有することにより、結晶質酸化物2021からなる薄膜は、より安定化する。また、電界効果移動度が高く、かつ、安定した結晶質酸化物の組成範囲を広げることもできる。さらに、酸化インジウムでは、添加している元素が三価の金属元素であることから、この三価の金属元素と酸素がイオン結合している。したがって、正三価元素の酸化物は、キャリア散乱因子にはならず、電子移動度を高く保つことができる。
また、好ましくは、上記正三価元素は、B、Al、Ga、Sc、Y及びランタノイド元素のうち少なくとも一つ以上の元素であるとよい。
このようにすると、B、Al、Ga、Sc、Y及びランタノイド元素の強いイオン結合性によって、結晶質酸化物2021が効果的に安定化する。また、イオン半径の差の小さいイオンから構成される複合酸化インジウムは、結晶相がより安定化する。たとえば、In−ランタノイド元素−酸素系の結晶質酸化物2021では、ランタノイド元素の原子番号が大きくなるほどイオン半径は小さくなり、インジウムのイオン半径に近づく。これにより、原子番号の小さなイオンでは、熱処理での安定な結晶質酸化インジウム膜は得難いが、好ましくは、ランタノイド元素の含有量は、全金属原子に対して、0.5原子%〜5原子%とするとよい。このようにすると、安定な結晶質膜を得ることができ、また、原子番号の大きなイオンでは、熱処理で安定な結晶質酸化インジウム膜が得やすくなり、非常に安定な結晶質膜を得ることができる。
また、B、Al、Ga、Sc、Y及びランタノイド元素は、酸素との結合が強く(金属の仕事関数がIn金属より小さい)、結晶化したときに酸素欠陥を生じにくい。したがって、酸素欠損に起因するキャリアの発生を効果的抑制することができる。
また、上述したように、結晶質酸化物2021に含まれる全金属元素の原子の数(=[A])に対する、インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、
0.005<[M3]/[A]<0.05
であるとよい。この理由は、0.5原子%以下では、添加の効果が得られない場合があり、また、5原子%以上では、結晶化温度が高くなりすぎ、実用的でないからである。
このようにすると、より安定な結晶質酸化物を得ることができ、また、電子キャリア濃度を1018/cm未満に制御できる。
なお、例えば、Bの代わりにYを選択しても、ほぼ同様の結果が得られ、B、Al、Ga、Sc、Y及びランタノイド元素は、それぞれほぼ同様の効果を奏する。
また、上記正二価元素と正三価元素のうちいずれか一方を含有する方法に限定されるものではない。たとえば、上記正二価元素と正三価元素を含有してもよい。このようにすると、さらに効果的にキャリアの発生を抑制することができる。すなわち、正二価元素を含有すると、酸素欠損により生じるキャリアを消滅させる効果によって、電子キャリア濃度を低減することができ、さらに、インジウムとは異なる正三価元素を含有すると、酸素欠陥が発生しにくくなり、酸素欠損に起因するキャリアの発生を効果的抑制することができる。また、この多結晶の結晶質酸化物2021からなる薄膜の電子移動度は、単結晶の電子移動度と比較すると劣るものの、大きな電子移動度を有することができる。
また、結晶質酸化物2021に含まれる全金属元素の原子の数(=[A])に対する、正二価元素の原子の数(=[M2])の原子比、及び、インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、
0.005<[M2]/[A]<0.1
0.005<[M3]/[A]<0.05
であるとよい。
このようにすると、より安定な結晶質酸化物を得ることができる。また、電子キャリア濃度を1018/cm未満に制御できる。
なお、結晶質酸化物2021の成膜例については後述する。
次に、図11(c)に示すように、結晶質酸化物2021上に、ソース電極2022及びドレイン電極2023となるMo/Al/Mo薄膜が堆積し、さらに、パターニングしてソース電極2022及びドレイン電極2023が形成される(ステップS2003)。
ここで、Mo/Al/Mo薄膜は、燐酸、酢酸及び硝酸からなる水溶液(適宜、PANと略称する。)により、パターニングされる。すなわち、結晶質酸化物2021は、PANに対する耐性を有しているので、選択的にソース電極2022及びドレイン電極2023を形成できる。
次に、図11(d)に示すように、ガラス基板2010、結晶質酸化物2021、ソース電極2022及びドレイン電極2023上に、ゲート絶縁膜2024が成膜される(ステップS2004)。このゲート絶縁膜2024は、Y,HfO、SiO、SiN、若しくは、Al等の酸化物、又は、これらを二つ以上含む混合化合物等からなる。
ここで、ゲート絶縁膜2024と結晶質酸化物2021(活性層)との界面に欠陥が存在すると、電子移動度が低下し、トランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜2024の種類により、リーク電流が大きく異なる。このために、活性層に適合したゲート絶縁膜2024を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、SiO膜を用いればヒステリシスを小さくできる。さらに、高誘電率のSiN膜を用いれば、電界効果移動度を大きくすることができる。また、これらの化合物の混合された膜を用いることにより、電界効果型薄膜トランジスタ2001は、リーク電流及びヒステリシスが小さく、電界効果移動度が大きくなる。
また、酸化物からなるゲート絶縁膜2024を成膜する場合、酸素及び/又は水を含む雰囲気中で成膜するとよい。このようにすると、ゲート絶縁膜2024の絶縁性を向上させることができる。
次に、図11(e)に示すように、活性層となる結晶質酸化物2021の上方の、ゲート絶縁膜2024上に、Mo/Al/Mo薄膜が堆積し、さらに、パターニングされ、ゲート電極2025が形成される(ステップS2005)。なお、図中では、Mo/Al/Mo薄膜を区別せずに図示してある。
なお、図示してないが、ソース電極2022及びドレイン電極2023には、外部端子と接続するためのパッドが形成される。
以上説明したように、本実施形態の電界効果型トランジスタ2001の製造方法によれば、活性層として、正二価元素、及び/又は、インジウムとは異なる正三価元素を含有する結晶質酸化物2021を、酸素及び/又は水を含有する雰囲気中で形成する。これにより、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、on−off比が10超のトランジスタ特性を有する電界効果型薄膜トランジスタ2001を製造することができる。また、活性層が、結晶質酸化物2021からなるので、安定性、均一性、再現性、耐熱性、耐久性などが向上する。
[電界効果型トランジスタの製造方法の第二実施形態]
図12は、本発明の第二実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図13は、本発明の第二実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)は洗浄された基板の断面図を示しており、(b)は活性層となる非晶質の酸化物が成膜された断面図を示しており、(c)は活性層である結晶質酸化物が形成された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示しており、(e)はゲート絶縁膜の積層された断面図を示しており、(f)はゲート電極の形成された断面図を示している。
図12及び図13(a)において、まず、フィルム基板2011が用意され、第一実施形態の製造方法とほぼ同様にして、このフィルム基板2011が洗浄される(ステップS2011)。このようにすると、フィルム基板2011の表面に付着していた不純物が除去され、表面が清浄化される。したがって、フィルム基板2011上に積層される結晶質酸化物2021に不純物が拡散し、性能劣化を引き起こすといった不具合を防止することができる。また、表面を清浄化させることにより、結晶質酸化物2021の密着性が向上する。
本実施形態のフィルム基板2011は、ポリエチレンテレフタレートなどからなるフィルムであり、可撓性を有している。また、フィルム基板2011は、シロキサン系縮合物などがあらかじめハードコート加工されていてもよい。
なお、フィルム基板2011が、ポリエチレンテレフタレートからなる場合、熱変形させないためには、通常、フィルム基板2011は180℃以下にされる。
次に、図13(b)に示すように、フィルム基板2011上に、常温(約25℃)の酸素及び/又は水を含む雰囲気中で、活性層となる非晶質の酸化物2020(酸化物薄膜)が成膜される(ステップS2012)。すなわち、透明なフィルム基板2011上にスパッタリング法により、非晶質の酸化物2020(ここで、第一実施形態の製造方法とほぼ同様に、酸化亜鉛5wt%+酸化インジウム95wt%のターゲットを使用する。)が成膜される。
次に、図13(c)に示すように、酸素及び/又は水を含む雰囲気中における酸素含有低温プラズマの照射処理によって、非晶質の酸化物2020が結晶化し、結晶質酸化物2021となる(ステップS2013)。このようにすると、フィルム基板2011の熱変形温度より低い温度で、非晶質の酸化物2020を結晶化させることができるので、可撓性を有するフィルム基板2011に電界効果型薄膜トランジスタ2001を作製することができる。
なお、本実施形態では、非晶質の酸化物2020を結晶化させるために、酸素含有低温プラズマの照射処理を行う方法としてあるが、これに限定されるものではない。たとえば、酸素及び/又は水を含む雰囲気中で、結晶化のための熱処理を行うことによって、所定の電子キャリア濃度(1018/cm未満)を実現してもよい。
また、プラズマ発生装置(ECRプラズマ発生器、RFプラズマ発生装置、DCプラズマ発生装置など)にOガスを供給することにより、酸素プラズマは容易に発生する。
次に、図13(d)に示すように、結晶質酸化物2021上に、ソース電極2022及びドレイン電極2023となるMo/Al/Mo薄膜が堆積し、さらに、パターニングしてソース電極2022及びドレイン電極2023が形成される(ステップS2014)。
次に、図13(e)に示すように、ガラス基板2010、結晶質酸化物2021、ソース電極2022及びドレイン電極2023上に、ゲート絶縁膜2024が成膜される(ステップS2015)。このゲート絶縁膜2024は、Y,HfO、SiO、SiN、若しくは、Al等の酸化物、又は、これらを二つ以上含む混合化合物等からなる。
続いて、図13(f)に示すように、ゲート絶縁膜2024上に、Mo/Al/Mo薄膜が堆積し、さらに、パターニングされ、ゲート電極2025が形成される(ステップS2016)。なお、図中では、Mo/Al/Mo薄膜を区別せずに図示してある。
なお、上記以外は、ほぼ第一実施形態の製造方法と同様な方法としてある。
以上説明したように、本実施形態の電界効果型トランジスタ2001aの製造方法によれば、第一実施形態の製造方法とほぼ同様の効果を奏することができ、さらに、可撓性を有するフィルム基板2011に電界効果型薄膜トランジスタ2001aを製造することができる。
なお、プラズマの照射は、フィルム基板2011を加熱しながら行ってもよい。
[電界効果型トランジスタの製造方法の第三実施形態]
図14は、本発明の第三実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図15は、本発明の第三実施形態に係る電界効果型薄膜トランジスタの製造方法を説明するための、要部の概略図であり、(a)はゲート電極及びゲート絶縁膜の形成された基板の断面図を示しており、(b)は活性層及び導電体層が成膜され、ハーフトーンマスクによるレジストが形成された断面図を示しており、(c)は活性層及び導電体層がエッチングされ、レジストが再形成された断面図を示しており、(d)はソース電極及びドレイン電極の形成された断面図を示している。
図14及び図15(a)において、まず、ガラス基板2010が用意され、ガラス基板2010上に、Mo/Al/Mo薄膜が堆積し、さらに、パターニングされ、ゲート電極2025が形成される(ステップS2021)。なお、図中では、Mo/Al/Mo薄膜を区別せずに図示してある。続いて、ガラス基板2010及びゲート電極2025上に、ゲート絶縁膜2024が成膜される(ステップS2022)。このゲート絶縁膜2024は、Y,HfO、SiO、SiN、若しくは、Al等の酸化物、又は、これらを二つ以上含む混合化合物等からなる。
次に、図15(b)に示すように、ガラス基板2010上に、常温(約25℃)の酸素及び/又は水を含む雰囲気中で、活性層となる非晶質の酸化物2020(酸化物薄膜)が成膜され(薄膜形成工程)、続いて、ソース電極2022及びドレイン電極2023となる導電体層2026が成膜される(ステップS2023.1)。さらに、ハーフトーンマスク(図示せず)を用いて、レジスト2027が形成される。このレジスト2027は、ソース電極2022、ドレイン電極2023及び活性層(ゲート電極2025の上方に位置する結晶質酸化物2021)を覆う形状としてあり、活性層を覆う部分が他より薄く形成されている。
導電体層2026は、ソース電極2022及びドレイン電極2023となるMo/Al/Mo薄膜とからなっている。
次に、図15(c)に示すように、まず、PAN系エッチング液を用いて、導電体層2026及び非晶質の酸化物2020が一括してエッチングされる(ステップS2023.2)。続いて、ドライエッチングにより、レジスト2027が所定の厚さだけエッチングされ、活性層が露出するように、再形成されたレジスト2027bが形成される(ステップS2023.3)。さらに、非晶質の酸化物2020に対して、酸素及び/又は水を含む雰囲気中で、150℃以上350℃以下の温度にて、加熱処理が施され、酸化物2020が、活性層としての結晶質酸化物2021となる(結晶化工程)。これにより、結晶質酸化物2021はPAN耐性を有することができる。
次に、図15(d)に示すように、PAN系エッチング液により導電体層2026がエッチングされ(ステップS2023.4)、結晶質酸化物2021が露出する。これにより、活性層としての結晶質酸化物2021、ソース電極2022及びドレイン電極2023が形成される(ステップS2023)。
なお、上記以外は、ほぼ第一実施形態の製造方法と同様な方法としてある。
以上説明したように、本実施形態の電界効果型トランジスタ2001bの製造方法によれば、第一実施形態の製造方法とほぼ同様の効果を奏することができる。さらに、工程設計の自由度を大きくすることができる。すなわち、通常、非晶質の酸化物2020は、PAN系エッチング液に対して可溶であるため、導電体層2026とともに、一括エッチングすることができ、生産性を向上させることができる。
また、上記正二価元素や正三価元素を含有した結晶質酸化物2021は、例えば、スパッタ法により成膜される。
次に、結晶質酸化物2021からなる薄膜の成膜例3について説明する。
(成膜例3)
この成膜方法は、In(ZnO)組成(ここで、mは2から20の整数)を含有する酸化インジウム多結晶焼結体をターゲットとして、気相成膜法を用いるのがよい。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。
しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を1018/cm未満、電気抵抗にして、10Ωcm以上にすることができなかった。このような膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。
そこで、本発明者らは、図16に示すスパッタ装置により、スパッタ法で作製したアモルファス酸化亜鉛含有酸化インジウムを作製した後、酸素及び/又は水を含む雰囲気中で加熱結晶化させた。
図16は、成膜例3及び成膜例4に係る結晶質酸化物を作製したスパッタ装置の概略図を示している。
図16において、スパッタ装置2005は、成膜室(チャンバー)2051内に、冷却・加熱機構付きの基板ホルダー2052、シャッター2053、電極2054及びシールド2055が設けられている。また、成膜室2051内を真空にするための、メインバルブ2511、ターボ分子ポンプ2512、油回転ポンプ2513、リークバルブ2514、真空計2515などを備えている。また、成膜室2051には、バリアブルリークバルブ2516を介して、酸素ガスやArガスが供給される。また、電極2054は、絶縁体2517を介して成膜室2051に取り付けられており、DC電源から電力が供給され、さらに、冷却水により冷却される。また、基板2056が基板ホルダー2052に載置され、ターゲット2057が電極2054に取り付けられる。
スパッタ法により、SiOガラス基板(コーニング社製1737)上にアモルファス酸化亜鉛含有酸化インジウム膜が堆積した。その後、酸素及び/又は水を含む雰囲気中で、300℃にて1時間熱処理することにより、結晶質酸化インジウム膜(結晶質酸化物2021)が得られた。堆積前の処理として、基板の超音波による洗浄を行った。すなわち、基板は、過酸化水素とアンモニアを含む水溶液、及び、超純水を用いて、各5分間洗浄され、その後、空気中にて100℃で乾燥させられた。
また、多結晶ターゲットには、In(ZnO)を有する酸化インジウム多結晶体ターゲット(サイズ:直径4インチ、厚さ5mm)が用いられた。このターゲットの出発原料を、In:ZnO(各4N試薬)とした。また、ターゲットは、この出発原料の湿式混合(溶媒:エタノール)、スプレイドライヤーによる乾燥造粒、一軸プレスによる成型、冷間静水圧プレスによる成型、及び、焼結(1450℃にて36時間)によって、作製された。こうして作製したターゲットのバルク抵抗は、0.005(Ωcm)以下であり、導電性に優れたものであった。これにより、RF及びDCでのスパッタ成膜が可能になる。
成膜は、まず、スパッタ室の到達真空を5×10−4Paにし、スパッタ中の酸素濃度を3%に制御し、アルゴンガスにてトータル圧力を0.3Paに維持した状態で、行った。
スパッタチャンバー内の酸素分圧は、0.009Pa、基板温度は室温であった。
なお、ターゲットと成膜基板間の距離は、80mmであり、DCスパッタの電力は100Wから200Wの範囲であった。
得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは認められなかった。このことから、作製した直後の酸化亜鉛含有酸化インジウム薄膜は、アモルファスであった。
その膜を、オゾンガスを含む酸素雰囲気中にて、200℃で、1時間熱処理した。その後に、薄膜のすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークが現れ、結晶質酸化インジウムのビックスバイト構造であることが判明し、結晶質酸化インジウムであった。
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.8nmであり、膜厚は約100nmであった。ICP法による分析の結果、結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対するZnの原子の数(=[Zn])の原子比は、[Zn]/[A]=0.08であった。また、本成膜例では、[A]=[In]+[Zn]であった。なお、[In]は、結晶質酸化物に含まれるInの原子の数である。
比抵抗は、約10Ωcm以上であった。電子キャリア濃度は約1016/cm以下であり、電子移動度は約5cm/(V・秒)と推定された。
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3.5eVと求まった。以上のことから、作製した結晶質酸化インジウム系薄膜は、ビックスバイト結晶相を呈しており、酸素欠損が少なく、電気抵抗が大きな透明な平坦薄膜であった。
(結晶質酸化物の結晶化温度と電子キャリア濃度に関する測定結果)
図17は、成膜例3に係る結晶質酸化物の結晶化温度(基板温度)と電子キャリア濃度のグラフを示している。
図17において、細線は、酸化インジウムに、正二価元素(Zn、Mg、Ni、Co、Cuのうち、代表としてZn)を含む結晶質酸化物2021(適宜、細線の結晶質酸化物と略称する。)について示している。細線の結晶質酸化物には、酸化亜鉛を約0.2〜6wt%含有し、残量が酸化インジウムであるスパッタリングターゲットを用いた。また、オゾンガスを含む酸素雰囲気中にて各温度で1時間の熱処理を行い、ホール測定によりキャリア濃度を測定するとともに、同じサンプルを用いてX線回折法により結晶性を確認した。
また、点線は、酸化インジウムに、前記インジウム以外の正三価元素(B、Al、Ga、Sc、Y、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luのうち、代表としてYb)を含む結晶質酸化物2021(適宜、点線の結晶質酸化物と略称する。)について示している。点線の結晶質酸化物には、酸化イッテルビウムを約0.2〜3wt%含有し、残量が酸化インジウムであるスパッタリングターゲットを用いた。また、オゾンガスを含む酸素雰囲気中にて各温度で1時間の熱処理を行い、ホール測定によりキャリア濃度を測定するとともに、同じサンプルを用いてX線回折法により結晶性を確認した。
太い破線は、酸化インジウムのみの結晶質酸化物(適宜、破線の結晶質酸化物と略称する。)について示している。
測定に用いた各細線の結晶質酸化物、点線の結晶質酸化物及び破線の結晶質酸化物は、結晶化温度などを除き、上記成膜例3とほぼ同様に製作され、結晶化温度に対して電子キャリア濃度を測定した。
細線の結晶質酸化物は、結晶化開始温度が約100℃であり、基板温度が約150℃のポイントから電子キャリア濃度が急激に低下し、基板温度が約180℃のポイントでこの低下が止まった。例えば、基板温度が約200℃のポイントで結晶化させると、電子キャリア濃度は約1×1015/cmであった。また、X線回折により確認したところ、約180℃以上の温度で加熱処理した酸化物は、明確なピークが観察され、ビックスバイト構造であることが確認できた。
また、点線の結晶質酸化物は、結晶化開始温度が約100℃であり、基板温度が約160℃のポイントから電子キャリア濃度が急激に低下し、基板温度が約210℃のポイントでこの低下が止まった。例えば、基板温度が約250℃のポイントで結晶化させると、電子キャリア濃度は約2×1015/cmであった。また、X線回折により確認したところ、約210℃以上の温度で加熱処理した酸化物は、明確なピークが観察され、ビックスバイト構造であることが確認できた。
一方、破線の結晶質酸化物は、結晶化開始温度が約100℃であり、基板温度が約160℃のポイントから電子キャリア濃度が急激に低下するが、基板温度が約170℃のポイントでこの低下が止まった。例えば、約200℃で結晶化させたとしても、電子キャリア濃度は約1019/cmであった。
すなわち、点線の結晶質酸化物及び細線の結晶質酸化物は、結晶化温度を制御することにより、半導体として好ましい電子キャリア濃度(約1018/cm未満)を有することができた。
なお、電子キャリア濃度を測定するためのホール測定装置、及びその測定条件は下記のとおりであった。
[ホール測定装置]
東陽テクニカ製:Resi Test8310
[測定条件]
室温(約25℃)、約0.5[T]、約10−4〜10−12A、AC磁場ホール測定
上記測定結果などから、効果的に電子キャリア濃度を制御するには、酸素及び/又は水を含む雰囲気中の温度を150℃以上350℃以下、好ましくは、150℃以上300℃以下、さらに好ましくは150℃以上250℃以下で加熱するのがよい。
また、結晶化処理を、酸素を所定濃度含む雰囲気中で行うことによって、効果的に結晶化を制御することができる。
さらに、図示してないが、正二価元素や正三価元素の添加量をさらに増やし、結晶化しやすくするために高温で成膜した後、さらに熱処理温度も高温で処理すると、電子キャリア濃度をさらに低下させることができた。
また、本発明における電子キャリア濃度の下限としては、得られる酸化インジウム膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cmである。
なお、図17に示す作製例では、まず、酸素及び/又は水を含む雰囲気中にて低温で非晶質の酸化物2020が成膜され、次に、酸素及び/又は水を含む雰囲気中にて結晶化温度まで加熱し、所望のキャリア濃度の結晶質酸化物2021としたが、これに限定されるものではない。たとえば、成膜する際に、酸素及び/又は水を含む雰囲気中にて高温で成膜し、結晶質酸化物2021を形成する方法としてもよい。
さらに、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、酸素又は水を含まない雰囲気にて成膜を行い、成膜後の結晶化処理を、酸素及び/又は水を含む雰囲気中で行ってもよい。
(結晶質酸化物の電子キャリア濃度と電子移動度に関する測定結果)
次に、得られた結晶質酸化物2021の電子キャリア濃度と電子移動度に関する測定結果について、図面を参照して説明する。
図18は、成膜例3に係る結晶質酸化物の電子キャリア濃度と電子移動度のグラフを示している。
図18において、三角印は、酸化インジウムに、正二価元素(例えば、Zn)を含む結晶質酸化物2021(適宜、三角印の結晶質酸化物と略称する。)について示している。
また、菱形印は、酸化インジウムに、ランタノイド元素(例えば、Yb)を含む結晶質酸化物2021(適宜、菱形印の結晶質酸化物と略称する。)について示している。
さらに、丸印は、酸化インジウムのみの結晶質酸化物(適宜、丸印の結晶質酸化物と略称する。)について示している。
なお、菱形印の結晶質酸化物及び三角印の結晶質酸化物は、結晶化温度やランタノイド元素及び正二価元素の含有量などを制御して作製した。また、電子キャリア濃度を1018/cm未満にするためには、酸素分圧の条件(酸素及び/又は水を含む雰囲気の条件)、熱処理温度の条件、成膜装置の構成や、成膜する材料や組成などにも依存する。
三角印の結晶質酸化物及び菱形印の結晶質酸化物は、作製条件(結晶化温度や含有量など)を制御することにより、電子キャリア濃度が、約1016/cm〜約1018/cmであり、また、電子移動度が、数cm/V・sec〜十数cm/V・secであった。
なお、丸印の結晶質酸化物は、作製条件(結晶化温度)を制御しても、電子キャリア濃度が、約1019/cm〜約1020/cmであり、また、電子移動度が、約100cm/V・secであった。さらに、上記三角印の結晶質酸化物及び菱形印の結晶質酸化物の測定結果は一例であり、作製条件を制御することにより、図示してないが、より優れた特性を有する結晶質酸化物2021を作成することができた。
また、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度が減少する傾向を示すのに対し、菱形印の結晶質酸化物及び三角印の結晶質酸化物は、電子キャリア濃度が約1×1016〜1×1018/cmの範囲において、電子キャリア濃度が増加するとともに、電子移動度も対数的に比例して増加した。すなわち、両対数のグラフに電子キャリア濃度(X座標)と電子移動度(Y座標)をプロットすると、プロット点がほぼ右上りの直線上にプロットされた。さらに、結晶質酸化物2021に含有させる正二価元素や正三価元素の組合せなどに応じて、異なるほぼ右上りの直線となった。
この特異な特性を有効に利用することにより、電子キャリア濃度や電子移動度を所望する値に自在に設定することができ、様々な半導体デバイスにとってより好適な半導体特性を有する結晶質酸化物2021を提供することができる。また、半導体デバイスの付加価値を向上させることができる。
すなわち、上記測定例では、電界効果型薄膜トランジスタ2001の活性層として用いる結晶質酸化物2021の電子移動度を、1cm/(V・sec)超、好ましくは5cm/(V・秒)超にすることができ、これにより、ピンチオフ後の飽和電流を約10μA超にでき、on−off比を約10超とすることができる。さらに、電子キャリア濃度を1018/cm未満、好ましくは1016/cm未満とすることができ、オフ時(ゲート電圧無印加時)のソース電極2022とドレイン電極2023間の電流を、約10μA未満、好ましくは約0.1μA未満にすることができ、ノーマリーオフのトランジスタを構成することができる。
また、電界効果型薄膜トランジスタ2001は、ピンチオフ状態のとき、ゲート電極2025に高電圧が印加され、活性層としての結晶質酸化物2021中に、高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができ、on−off比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。
なお、酸化インジウム(In)膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。このアモルファス酸化インジウム膜も、熱処理により結晶質酸化インジウムにすることができる。しかしながら、結晶膜を得ることはできるが、In単独膜の場合、成膜中の雰囲気中に酸素ガスを30%程度導入しても、安定した半導体特性を示さない。
(成膜例4)
本成膜例では、結晶質酸化物2021を、雰囲気ガスとしてアルゴンガスを用いた直流型(DC)スパッタ法により成膜した。なお、直流型(DC)スパッタ法に限定されるものではなく、たとえば、高周波(RF)スパッタ法により成膜してもよい。
なお、スパッタ装置は、上記成膜例3で使用したスパッタ装置を使用した。
成膜用のガラス基板2010として、SiOガラス基板(コーニング社製1737)を用意した。成膜前処理として、このガラス基板10の洗浄を行った。すなわち、基板は、過酸化水素とアンモニアを含む水溶液、及び、超純水により各5分間洗浄され、その後、空気中100℃で乾燥させられた。また、UVオゾン洗浄するとよく、密着性に優れた膜が得られる。
ターゲット材料としては、In34(ZnO)組成を含む酸化インジウム多結晶焼結体(サイズ:直径4インチ、厚さ5mm)を用いた。
この焼結体の出発原料を、99wt%In:1wt%ZnO(各4N試薬)とした。また、焼結体は、この出発原料の湿式混合(溶媒:エタノール)、スプレイドライヤーによる乾燥造粒、一軸プレスによる成型、冷間静水圧プレスによる成型、及び、本焼結(1450℃にて36時間)によって、作製された。こうして作製したターゲットの比抵抗は、0.005(Ωcm)であった。
成膜室2051内の到達真空は、5×10−4Paであり、成膜中の酸素ガスとアルゴンガスの全圧は、0.1〜2.0Paの範囲で一定の値とした。そして、アルゴンガスと酸素との分圧比を変えて、酸素濃度1〜30%の範囲で変化させた。
また、基板温度は、室温とし、ターゲットと成膜用膜基板との間の距離は、80mmであった。基板ホルダー2052には回転機構を装着しておき、回転させながら成膜することにより均一性に優れた薄膜を得られた。
投入電力は、DC100Wであり、成膜レートは、5nm/mmで行った。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製した直後の酸化インジウム薄膜はアモルファス膜であることが示された。その後、200℃以上に加熱した酸化インジウム薄膜の膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークが検出され、結晶質であることが確認された。
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.8nmであり、ICP法による分析の結果、結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対するZnの原子の数(=[Zn])の原子比は、[Zn]/[A]=0.018であった。また、本成膜例では、[A]=[In]+[Zn]であった。なお、[In]は、結晶質酸化物に含まれるInの原子の数である。
(結晶質酸化物における、添加物比と電気抵抗率に関する測定結果)
次に、添加する正二価元素及び正三価元素の種類や組成などを変化させ、さらに、作製条件を制御して、複数の結晶質酸化物2021を作製した。
次に、これら結晶質酸化物2021の一部における、添加物比と電気抵抗率(比抵抗)に関する測定結果について、図面を参照して説明する。
図19は、成膜例4に係る結晶質酸化物における、添加物の原子比と電気抵抗率のグラフを示している。
図19において、三角印は、酸化インジウムに、正二価元素(M=Zn、Mg、Ni、Co、Cuのうち少なくとも一つ)を含む結晶質酸化物2021(適宜、三角印の結晶質酸化物と略称する。)について示している。
また、菱形印は、酸化インジウムに、前記インジウム以外の正三価元素(M=B、Al、Ga、Sc、Y、La,Nd,Sm,Eu,Gd,Dy,Ho,Er,Tm,Yb,Luのうち少なくとも一つ)を含む結晶質酸化物2021(適宜、菱形印の結晶質酸化物と略称する。)について示している。
さらに、丸印は、酸化インジウムのみの結晶質酸化物(適宜、丸印の結晶質酸化物と略称する。)について示している。
上記三角印の結晶質酸化物は、結晶質酸化物2021に含まれる全金属元素の原子の数(=[A])に対する正二価元素の添加物Mの原子の数(=[M])の原子比%(=[M]/[A])が、約0.6%〜9.7%のとき、電気抵抗率が、約10Ωcm〜10Ωcmであった。すなわち、正二価元素の添加物Mを微量添加することにより、電気抵抗率を、約10Ωcm以上に向上させることができ、また、原子比%をさらに大きくすると、電気抵抗率をさらに向上させることができた。例えば、基板温度25℃、酸素分圧3%で成膜した亜鉛8.8原子%を含む非晶質の酸化インジウム薄膜では、酸素及び/又は水を含む雰囲気中にて加熱し結晶化させることにより、電気抵抗を約10Ωcmに向上させることができた。
また、上記菱形印の結晶質酸化物は、結晶質酸化物2021に含まれる全金属元素の原子の数(=[A])に対する正三価元素の添加物Mの原子の数(=[M])の原子比%(=[M]/[A])が、約0.3%〜4.2%のとき、電気抵抗率が、約数Ωcm〜数十Ωcmであった。
なお、丸印の結晶質酸化物は、電気抵抗率が、約10−3Ωcmであった。
上記測定結果から、結晶質酸化物2021として、亜鉛の添加量が約0.1原子%を超え、好ましくは約0.5原子%を超えており、かつ、亜鉛の添加量が約12原子%以下、好ましくは約10原子%以下であるとよい。また、結晶質酸化物2021は、結晶状態における結晶構造が酸化インジウムのビックスバイト構造を有し、透明結晶質酸化インジウム薄膜であるとよい。なお、この透明結晶質酸化インジウム薄膜を電界効果型薄膜トランジスタ2001,2001a,2001bに用いることで、ノーマリーオフで、かつ、on−off比を10超のトランジスタを構成することができた。
また、結晶化温度をさらに高温にすることにより、添加する酸化亜鉛の量をさらに増量することは可能であるが、高温処理するエネルギーを考えると、工業的には好ましくない。
なお、本成膜例で示したスパッタ装置2005や材料などを用いる場合は、スパッタによる成膜後の結晶化処理条件は、例えば、酸素及び/又は水を含む雰囲気中で150℃以上350℃以下の範囲とするとよい。また、図示してないが、本成膜例の結晶質酸化物2021も、電子キャリア濃度が増加するとともに、電子移動度も対数的に比例して増加した。さらに、電気抵抗率を高めるための不純物イオンを意図的に添加せず、酸素及び/又は水を含む雰囲気中で、成膜することも好ましい形態である。
また、好ましくは、上記実施形態の結晶質酸化物2021が、PAN耐性を有するとよい。
このようにすると、製造工程の自由度が増加し、電界効果型薄膜トランジスタ2001,2001a,2001bを効率よく製造することができる。また、ソース電極2022やドレイン電極2023をPAN系エッチング液によりエッチングする際、ダメージを受けないので信頼性などが向上する。
なお、「PAN耐性を有する」とは、PAN系エッチング液によるエッチング速度が約10nm/分未満であることをいう。なお、一般的に、PAN系エッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、通常リン酸が約45〜95wt%、硝酸約0.5〜5wt%、酢酸約3〜50wt%の範囲にあるものが用いられる。
(電界効果型薄膜トランジスタの製作例2)
次に、上記結晶質酸化物2021を用いた電界効果型薄膜トランジスタ2001(図10参照)の製作例2について、説明する。
上述した手法により、チャンネル長=50μm、チャンネル幅=500μmのトップゲート型の電界効果型薄膜トランジスタ2001を作製した。
本製作例の電界効果型薄膜トランジスタ2001のon−off比は、10以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm/V・secの電界効果移動度が得られた。さらに、閾値電圧(Vth)は、約+2.0Vであり、ノーマリーオフの特性を示し、また、出力特性は明瞭なピンチオフを示した。さらに、ゲート電圧を印加しないとき、ソース電極2022とドレイン電極2023の間に約5Vの電圧を印加したところ、ソース電極2022とドレイン電極2023間の電流を約10−7アンペヤにすることができた。
また、作製した電界効果型薄膜トランジスタ2001に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。すなわち、本実施形態によれば、電子キャリア濃度が小さく、したがって、電気抵抗率が高く、かつ、電子移動度が大きい活性層を有する薄膜トランジスタを実現できた。
(トランジスタの特性評価)
次に、本製作例の電界効果型薄膜トランジスタ2001の電流−電圧特性について、図面を参照して説明する。
図20は、製作例2に係る電界効果型薄膜トランジスタの電流−電圧特性のグラフを示している。
図20において、室温下で測定した電界効果型薄膜トランジスタ2001の電流−電圧特性を示しており、ゲート電圧VGSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、結晶質酸化物インジウム系半導体がn型であるという事実と矛盾しない。
また、IDSは、VDS=10V付近で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS=4V印加時におけるゲート電圧VGSの閾値は約2.0Vであった。また、V=10V時には、IDS=1.0×10−5Aの電流が流れた。これはゲートバイアスにより、絶縁性半導体の結晶質酸化インジウム半導体薄膜内にキャリアを誘起できたことに対応する。
また、本製作例では、ガラス基板2010上に電界効果型薄膜トランジスタ2001を作製したが、成膜自体は室温で行え、その後、低温プラズマ結晶化法などにより低温で結晶化させることができるので、プラスチック板やフィルムなどの基板が使用可能である。また、本製作例で得られた結晶質酸化物2021は、可視光の光吸収がほとんどなく、透明なフレキシブルTFTを実現できる。
以上、本発明の電界効果型トランジスタの製造方法について、好ましい実施形態を示して説明したが、本発明に係る電界効果型トランジスタの製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、電界効果型薄膜トランジスタの製造方法は、上述したボトムゲート型やトップゲート型の電界効果型薄膜トランジスタの製造方法に限定されるものではなく、様々な構造の電界効果型薄膜トランジスタの製造方法に適用することができる。
本発明に係る電界効果型トランジスタは、LCDや有機ELディスプレイのスイッチング素子として利用できる。また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ICカードやIDタグなどに幅広く応用できる。
本発明に係る電界効果型トランジスタの製造方法は、LCDや有機ELディスプレイのスイッチング素子の製造方法として利用できる。また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ICカードやIDタグなどの製造方法に幅広く応用できる。

Claims (12)

  1. ゲート電極、活性層、ソース電極及びドレイン電極を備えた電界効果型トランジスタにおいて、
    前記活性層として、インジウムと、正二価元素、及び/又は、前記インジウムとは異なる正三価元素とからなり、電子キャリア濃度が1018/cm未満の結晶質酸化物が用いられ、さらに、前記ゲート電極と、前記ソース電極及びドレイン電極とが自己整合しており、
    前記正二価元素が、Zn、Mg、Ni、Co及びCuのうち少なくとも一つ以上の元素であり、
    前記インジウムとは異なる正三価元素が、B、Al、Ga、Sc、Y及びランタノイド元素のうち少なくとも一つ以上の元素であり、
    前記結晶質酸化物が、PAN耐性を有し、
    前記結晶質酸化物が、前記正二価元素のみを含むとき、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する前記正二価元素の原子の数(=[M2])の原子比が、0.005<[M2]/[A]<0.1であり、
    前記結晶質酸化物が、前記インジウムとは異なる正三価元素のみを含むとき、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する、前記インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、0.005<[M3]/[A]<0.05であり、
    前記結晶質酸化物が、前記正二価元素、及び、前記インジウムとは異なる正三価元素を含むとき、前記結晶質酸化物に含まれる全金属元素の原子の数(=[A])に対する、前記正二価元素の原子の数(=[M2])の原子比、及び、前記インジウムとは異なる正三価元素の原子の数(=[M3])の原子比が、0.005<[M2]/[A]<0.1、かつ、0.005<[M3]/[A]<0.05であることを特徴とする電界効果型トランジスタ。
  2. 前記結晶質酸化物が非縮退半導体であることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. 前記電界効果型トランジスタが、トップゲート型トランジスタであり、前記ゲート電極が、透明基板上に形成された前記ソース電極及びドレイン電極のパターンをマスクとして、形成されたことを特徴とする請求項1又は2に記載の電界効果型トランジスタ。
  4. 前記電界効果型トランジスタが、ボトムゲート型トランジスタであり、前記ソース電極及びドレイン電極が、透明基板上に形成された前記ゲート電極のパターンをマスクとして、形成されたことを特徴とする請求項1又は2に記載の電界効果型トランジスタ。
  5. 上記請求項1〜4のいずれか一項に記載された電界効果型トランジスタの製造方法であって、
    前記結晶質酸化物を、酸素及び/又は水を含む雰囲気中で形成する活性層形成工程を有し、
    前記結晶質酸化物の成膜温度が、150℃以上250℃以下であることを特徴とする電界効果型トランジスタの製造方法。
  6. 前記酸素及び/又は水を含む雰囲気が、分子状酸素、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン、酸素ラジカル、水蒸気及び水酸化イオンのうちの少なくともいずれかを含むことを特徴とする請求項5に記載の電界効果型トランジスタの製造方法。
  7. 前記活性層形成工程において、スパッタリング法が用いられることを特徴とする請求項5又は6に記載の電界効果型トランジスタの製造方法。
  8. 上記請求項1〜4のいずれか一項に記載された電界効果型トランジスタの製造方法であって、
    前記活性層となる非晶質の酸化物薄膜を形成する薄膜形成工程と、
    前記非晶質の酸化物を、結晶化させて前記結晶質酸化物とする結晶化工程と
    を有し、
    前記結晶化工程において、加熱処理が行われ、該加熱処理の温度が、150℃以上250℃以下であることを特徴とする電界効果型トランジスタの製造方法。
  9. 前記結晶化工程において、前記加熱処理及び酸素含有プラズマの照射処理が行われることを特徴とする請求項8に記載の電界効果型トランジスタの製造方法。
  10. 前記薄膜形成工程と結晶化工程の少なくとも一つが、酸素及び/又は水を含む雰囲気中で行われ、前記酸素及び/又は水を含む雰囲気が、分子状酸素、オゾンガス、窒素酸化物ガス、酸素含有ラジカル、原子状酸素、酸素イオン、酸素ラジカル、水蒸気及び水酸化イオンのうちの少なくともいずれかを含むことを特徴とする請求項8又は9に記載の電界効果型トランジスタの製造方法。
  11. 前記薄膜形成工程において、スパッタリング法が用いられることを特徴とする請求項8〜10のいずれか一項に記載の電界効果型トランジスタの製造方法。
  12. 前記活性層の形成される基板に、オゾン雰囲気中で紫外線の照射処理、プラズマの照射処理、及び、過酸化水素を含有する洗浄液による洗浄処理のうちの、少なくとも一つの処理を行うことを特徴とする請求項5〜11のいずれか一項に記載の電界効果型トランジスタの製造方法。
JP2009508960A 2007-04-05 2008-02-28 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 Active JP5466940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009508960A JP5466940B2 (ja) 2007-04-05 2008-02-28 電界効果型トランジスタ及び電界効果型トランジスタの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007099695 2007-04-05
JP2007099695 2007-04-05
JP2007111320 2007-04-20
JP2007111320 2007-04-20
PCT/JP2008/053459 WO2008126492A1 (ja) 2007-04-05 2008-02-28 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2009508960A JP5466940B2 (ja) 2007-04-05 2008-02-28 電界効果型トランジスタ及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2008126492A1 JPWO2008126492A1 (ja) 2010-07-22
JP5466940B2 true JP5466940B2 (ja) 2014-04-09

Family

ID=39863648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508960A Active JP5466940B2 (ja) 2007-04-05 2008-02-28 電界効果型トランジスタ及び電界効果型トランジスタの製造方法

Country Status (4)

Country Link
US (1) US8530891B2 (ja)
JP (1) JP5466940B2 (ja)
TW (1) TWI427795B (ja)
WO (1) WO2008126492A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR102163686B1 (ko) * 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010219214A (ja) * 2009-03-16 2010-09-30 Idemitsu Kosan Co Ltd 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201408329SA (en) * 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5685107B2 (ja) * 2010-02-26 2015-03-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011181722A (ja) * 2010-03-02 2011-09-15 Idemitsu Kosan Co Ltd スパッタリングターゲット
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
JP5414632B2 (ja) * 2010-06-30 2014-02-12 出光興産株式会社 スパッタリングターゲット
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Joled 薄膜トランジスタおよびその製造方法、並びに表示装置
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
GB2489682B (en) * 2011-03-30 2015-11-04 Pragmatic Printing Ltd Electronic device and its method of manufacture
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
GB201202544D0 (en) 2012-02-14 2012-03-28 Pragmatic Printing Ltd Electronic devices
GB2522565B (en) 2011-06-27 2016-02-03 Pragmatic Printing Ltd Transistor and its method of manufacture
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
CN103560088B (zh) 2013-11-05 2016-01-06 京东方科技集团股份有限公司 阵列基板的制作方法
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2006165527A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4375560B2 (ja) 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2006165527A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
US10403765B2 (en) 2015-12-09 2019-09-03 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system

Also Published As

Publication number Publication date
US20100117071A1 (en) 2010-05-13
TWI427795B (zh) 2014-02-21
JPWO2008126492A1 (ja) 2010-07-22
TW200908333A (en) 2009-02-16
WO2008126492A1 (ja) 2008-10-23
US8530891B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
JP5466940B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
JP5118810B2 (ja) 電界効果型トランジスタ
US8158974B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP6231880B2 (ja) 薄膜トランジスタ
KR101263538B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
JP5118812B2 (ja) 電界効果型トランジスタ
JP5138163B2 (ja) 電界効果型トランジスタ
KR101540834B1 (ko) 결정질 산화인듐 반도체막을 갖는 박막 트랜지스터
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
TWI467761B (zh) Field effect transistor, semiconductor device and manufacturing method thereof
WO2007058231A1 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
KR20060123765A (ko) 아몰퍼스 산화물 및 박막 트랜지스터
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
JPWO2011132418A1 (ja) 成膜方法
WO2010079581A1 (ja) 薄膜トランジスタ及びその製造方法
JP2015032655A (ja) 薄膜トランジスタ
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5466940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150