JP6931708B2 - 半導体構造を評価する方法 - Google Patents
半導体構造を評価する方法 Download PDFInfo
- Publication number
- JP6931708B2 JP6931708B2 JP2019542374A JP2019542374A JP6931708B2 JP 6931708 B2 JP6931708 B2 JP 6931708B2 JP 2019542374 A JP2019542374 A JP 2019542374A JP 2019542374 A JP2019542374 A JP 2019542374A JP 6931708 B2 JP6931708 B2 JP 6931708B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- electrostatic
- layer
- electrostatic parameter
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 238000000034 method Methods 0.000 claims description 47
- 239000002800 charge carrier Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 230000005284 excitation Effects 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 46
- 238000011156 evaluation Methods 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl germanium trichloride Chemical compound 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical compound [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 description 1
- 239000007833 carbon precursor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- XCLKKWIIZMHQIV-UHFFFAOYSA-N isobutylgermane Chemical compound CC(C)C[Ge] XCLKKWIIZMHQIV-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- APOOHHZPEUGNQX-UHFFFAOYSA-N n-methyl-n-trichlorogermylmethanamine Chemical compound CN(C)[Ge](Cl)(Cl)Cl APOOHHZPEUGNQX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000000082 organogermanium group Chemical group 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Recrystallisation Techniques (AREA)
- Battery Electrode And Active Subsutance (AREA)
Description
関連出願の相互参照
本出願は、２０１７年２月１０日に出願された米国仮特許出願６２／４５７，６９９の利益を主張し、本明細書の一部を構成するものとしてそのすべてを援用する。
本出願は、２０１７年２月１０日に出願された米国仮特許出願６２／４５７，６９９の利益を主張し、本明細書の一部を構成するものとしてそのすべてを援用する。
本開示の分野は、例えば、構造が無線周波数装置の使用に適しているかを決定するための、例えば、電荷捕獲層効率を決定するための、電荷捕獲層を有する、半導体構造の品質を評価する方法に関する。本発明の方法は、光を当てることによって電荷キャリアを発生しながら静電パラメータを測定するステップを含む。静電パラメータは、電荷捕獲層効率を決定するために用いられる。
半導体ウエハは、例えば集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＩＣ））チップ、シリコンオンインシュレータ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ（ＳＯＩ））ウエハ、及び無線周波数ＳＯＩ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ−ＳＯＩ（ＲＦ−ＳＯＩ）ウエハなどの半導体装置の生産に用いられる。通常、ＲＦ−ＳＯＩに用いられる半導体ウエハは、高導電反転または蓄積層の形成に敏感な、高抵抗基板を含む。反転または蓄積層は、半導体装置の性能を妨げる。
いくつかのプロセスにおいて、例えば多結晶シリコン層などの層は、密度電荷捕獲を提供するために半導体ウエハの表面上に堆積され、それによって、高導電反転または蓄積層の形成を抑制する。例えば、層は、界面に渡って電荷の動きを妨げるために高抵抗基板と埋め込み酸化物（ｂｕｒｉｅｄ ｏｘｉｄｅ（ＢＯＸ））の間の界面を形成する表面上に堆積されることができる。
半導体構造の電荷捕獲の有効性は、結晶欠陥の密度、多結晶シリコン構造（グレインサイズ）、多結晶シリコン堆積（ＣＶＤ）条件、多結晶シリコンとシリコン基板の界面状態、ドーピングレベル、抵抗率、界面状態、表面汚染、及び装置製造中に適用される熱処理を含む、複数の要因に依存する。適切な電荷捕獲効率を確実にするために、多様な技術パラメータは、ＲＦ装置用途の電荷捕獲層半導体ウエハの製造中注意深く制御され、モニタされる。電荷捕獲効率の測定は、電荷捕獲層半導体構造製造において、品質制御における重要な構成要素である。
半導体ウエハの電荷捕獲効率を測定する従来の方法は、無線周波数（ＲＦ）装置の性能をテストすることに基づく。ＲＦ装置は、ウエハの上部に作られ、その後、テストされる。ＲＦ装置製造のプロセスは、多くの技術ステップを含み、時間がかかる。ウエハプロセスの品質のフィードバックは、遅れ、これによりウエハ製造において、著しいスループット及び収率の損失を被る。
例えば、無線周波数装置の使用のためなど、半導体構造の品質を評価する方法、特に、比較的素早く、非破壊で、ＲＦ装置製造を必要としない方法の継続的な必要性がある。
この部分は、以下に記載され、及び／または請求された、本開示の様々な態様に関する当該技術分野の様々な態様に読み手を導入する意図がある。この議論は、本開示の様々な態様のよりよい理解を容易にするために、背景情報を読み手に提供する手助けになると信じる。したがって、これらの言及は、この参照においてであって、従来技術の自白として読まれないことを理解されるべきである。
本開示の１つの態様は、半導体構造の品質を評価する方法に関する。半導体構造は、前面と前面におおよそ平行な裏面を有する。半導体構造は、電荷捕獲層を備える。構造は、半導体構造に電荷キャリアを発生するために光を当てられる。構造の静電パラメータは、半導体構造で電荷キャリアを発生するために、構造に光を当てる間またはその後、測定される。静電パラメータは、（１）構造の容量及び（２）半導体構造の前と電極の間の電位差からなる群から選択される。半導体構造の品質は、構造の測定された静電パラメータに基づいて評価される。
本開示の別の態様は、半導体構造の品質を評価する方法に関する。半導体構造は、前面と前面におおよそ平行な裏面を有する。半導体構造は、電荷捕獲層を備える。構造の初期静電パラメータは、測定される。静電パラメータは、（１）構造の容量及び（２）半導体構造の前と電極の間の電位差からなる群から選択される。電荷キャリアは、半導体構造に発生する。構造の励起静電パラメータは、構造の電荷キャリアの発生の間またはその後測定される。励起静電パラメータは、初期静電パラメータと同じである。
本開示の上述の態様に関して記載される特徴を有する様々な改良が存在する。さらなる特徴は、また、なお、本開示の上述の態様に組み込まれる。これらの改良及び追加の特徴は、個々にまたは任意の組み合わせで存在する。例えば、本開示の説明された実施形態のいずれかに関して以下に議論される様々な特徴は、単独でまたは任意に組み合わせて、本開示の上記態様のいずれかに組み込まれることができる。
対応する符号は、図面を通して対応する部分を示す。
本開示の提供は、例えば、無線周波数装置の使用のための構造の適合性を決定するための電荷捕獲層の効率を決定するための半導体構造の品質を評価する方法に関する。評価された適切な構造は、電荷捕獲層と、例えば電荷捕獲層を有するシリコンオンインシュレータ構造などの積層された構造を有するバルク層を含む。典型的な構造１は、図１に示され、ハンドル層５（ハンドル「ウエハ」５とも言う）、装置層９（典型的にシリコン装置層）及び装置層９とハンドル層５の間に配置された誘電体層または「埋め込み酸化物」層１３を含む。電荷捕獲層１７は、ハンドル層５と誘電体層１３の間に配置される。構造１は
、前面２５と前面２５におおよそ平行で、構造１の中央軸に垂直な裏面３０を有する。
、前面２５と前面２５におおよそ平行で、構造１の中央軸に垂直な裏面３０を有する。
電荷捕獲シリコンオンインシュレータ構造は、そのような構造を準備するために既知の方法のいずれかによって準備される。多層構造及び、特に、シリコンオンインシュレータ構造及びシリコンオンインシュレータ構造を生産する方法は、一般に当業者に知られている（例えば米国特許第５，１８９，５００号、５，４３６，１７５及び６，７９０，７４７号を参照し、そのそれぞれは、本明細書の一部を構成するとして全ての関連する、一貫した目的のために援用する）。多層構造を作るための典型的なプロセスにおいて、２つの分離した構造が準備され、接合境界に沿って接合され、ドナー構造は、接合境界とは異なり、注入技術によって形成される、分離面（すなわち「劈開面」）に沿ってエッチングされるまたは薄い層に裂ける（すなわち劈開される）。１つの構造は、典型的に「ハンドル」構造といい、他は典型的に「ドナー」構造という。プロセスの後、結果の積層半導体構造は、装置層及び装置層を支持するハンドル層を含む。
ＳＯＩ構造は、ハンドルウエハ５と装置層９の間に配置されたさらなる誘電体層１３を含む。誘電体層は、ドナーとハンドルが接合される前に、ドナー及び／またはハンドル構造の接合表面に形成される。誘電体層１３は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、酸化アルミニウム、または酸化マグネシウムを含む材料など、ＳＯＩ構造に用いられるのに適した任意の電気絶縁材料である。いくつかの実施形態において、誘電体層１３は、ＳｉＯ２である（すなわち、誘電体層は、本質的にＳｉＯ２からなる）。しかしながら、場合によっては、純ＳｉＯ２の融点より高い（すなわち１７００℃より高い）融点を有する誘電体層のための材料を用いることが代替として好ましいことに留意すべきである。そのような材料の例は、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム、酸化マグネシウムである。
ハンドルウエハは、シリコン、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、及びその組み合わせからなる群から選択された材料を備えることができる。本開示のいくつかの実施形態において、ＳＯＩ構造を作り出すために用いられるドナー及び／またはハンドルウエハは、単結晶シリコンから構成され、チョクラルスキプロセスによって形成されたインゴットからウエハをスライスすることによって得られる。ハンドルウエハ及び／またはドナーウエハ（及び結果のＳＯＩ構造）は、例えば２００ｍｍ、３００ｍｍ、３００ｍｍより大きい、またはさらに４５０ｍｍ直径ウエハを含む、当業者によって使用のために適した任意の直径である。
一般に、ハンドル層は、装置層の層間剥離ができる、十分な構造的完全性を提供できる、任意の厚さを有する。一般に、ハンドル層は、少なくとも約１００μｍ、典型的に少なくとも約２００μｍの平均厚さを有し、約１００から約９００μｍ、または、さらに５００から約８００μｍの厚さを有する。いくつかの実施形態において、誘電体層、例えば埋め込み酸化物層は、少なくとも約１０ｎｍ、例えば約１０ｎｍから約１００００ｎｍ、約１０ｎｍから約５０００ｎｍ、または約１００ｎｍから約８００ｎｍの厚さを有する。一般に、装置層は、０．０１から２０μｍ、例えば０．０５から２０μｍの厚さである。
電荷捕獲層１７は、接合前に単結晶半導体ハンドルウエハのさらされた前面上に、半導体材料を堆積することによって形成される。電荷捕獲層１７の厚さは、約０．３μｍから約５μｍであり、例えば、約０．３μｍから約３μｍ、例えば、約０．３μｍから約２μｍまたは約２μｍから約３μｍである。ハンドルウエハは、堆積前に露出した酸化された前面層を備えることが好ましい。シリコンオンインシュレータ装置の電荷捕獲層を形成するために用いられるのに適切な半導体材料は、作製された装置の高欠陥層を適切に形成できる。そのような材料は、多結晶半導体材料及びアモルファス半導体材料であり、どれでも多結晶またはアモルファスシリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、炭素がドープされたシリコン（ＳｉＣ）、及びゲルマニウム（Ｇｅ）を含むことができる。
本明細書で参照されるように、「多結晶」シリコンは、ランダム結晶配向を有する小さいシリコン結晶を含む材料を意味する。多結晶シリコングレインは、約２０ｎｍほどの小さい大きさである。一般に、多結晶シリコンの結晶グレインのサイズが小さいと、電荷捕獲層の欠陥性が高い。アモルファスシリコンは、シリコンの非結晶同質異形の形態を備え、短い範囲と長い範囲の秩序を欠いている。約１０ｎｍ以下の結晶化度を有するシリコングレインは、また、本質的にアモルファスであると考えられる。電荷捕獲層は、少なくとも約１０００Ωｃｍまたは少なくとも約３０００Ωｃｍ、例えば、約１０００Ωｃｍから約１０００００Ωｃｍまたは約１０００Ωｃｍから約１００００Ωｃｍの抵抗率を有する。
任意に酸化された、単結晶半導体ハンドルウエハの前面上に堆積するための材料は、当該技術分野で既知の手段で堆積される。例えば、半導体材料は、有機金属化学気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＭＯＣＶＤ））、物理蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＰＶＤ））、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＣＶＤ））、低圧化学気相成長（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＬＰＣＶＤ））、プラズマ化学気相成長（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ））、または分子線エピタキシー法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ（ＭＢＥ））を用いて堆積されることができる。ＬＰＣＶＤまたはＰＥＣＶＤのためのシリコン前駆体は、とりわけメチルシラン、水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）を含む。例えば、多結晶シリコンは、約５５０℃から約６９０℃の範囲、例えば約５８０℃から約６５０℃の温度で、シラン（ＳｉＨ４）を熱分解することによって、表面酸化層上に堆積される。チャンバ圧力は、約７０から約４００ｍＴｏｒｒに及ぶ。
アモルファスシリコンは、一般に約７５℃から約３００℃の範囲の温度でプラズマ化学気相成長（ＰＥＣＶＤ）によって堆積される。シリコンゲルマニウム、特にアモルファスシリコンゲルマニウムは、例えばイソブチルゲルマニウム、三塩化アルキルゲルマニウム、三塩化ジメチルアミノゲルマニウムなど、有機ゲルマニウム化合物を含んだ化学気相成長法によって約３００℃までの温度で堆積される。炭素がドープされたシリコンは、例えば四塩化ケイ素及びメタンなどの前駆体を用いてエピタキシャル反応器で、熱プラズマ化学気相成長法によって堆積される。ＣＶＤまたはＰＥＣＶＤにおける適切な炭素前駆体は、とりわけメチルシラン、メタン、エタン、エチレンを含む。ＬＰＣＶＤ堆積法において、メチルシランは、炭素とシリコンの両方を提供するので、特に好ましい前駆体である。ＰＥＣＶＤ堆積法において、好ましい前駆体は、シランとメタンを含む。いくつかの実施形態において、シリコン層は、原子ベースで少なくとも約１％、例えば約１％から約１０％の炭素濃度を含むことができる。
いくつかの実施形態において、例えば、単結晶シリコンハンドルウエハなどの半導体ハンドル層５は、相対的に高い最小バルク抵抗率を有するまたはそのような高抵抗率を含む電荷捕獲層１７近くの領域を含む。高抵抗ウエハは、一般に、チョクラルスキ法またはフロートゾーン法によって成長された単結晶インゴットからスライスされる。いくつかの実施形態において、ハンドル層５は、少なくとも１００Ωｃｍまたは少なくとも５００Ωｃｍ、少なくとも１０００Ωｃｍまたはさらに少なくとも１００００Ωｃｍの最小バルク抵抗率を有するためにドープされる。高抵抗ウエハを準備する方法は、当該技術分野で知られており、そのような高抵抗ウエハは、例えばＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社（ミズーリ州、セントピータース、以前のＭＥＭＣ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社）などの、商業サプライヤから得られる。ハンドルウエハの高抵抗領域は（全体に高い抵抗率を有するウエハと対照的に）、本明細書の一部を構成するとして全ての関連する、一貫した目的のために援用する米国特許第８，８４６，４９３号に開示された方法によって形成されることができる。
本開示の実施形態により、電荷捕獲層を有する半導体構造（例えば、バルクウエハまたはシリコンオンインシュレータ構造）は、（例えば、無線周波数（ＲＦ）装置の使用のための適合性のための）電荷捕獲層の効率を決定するために評価される。静電パラメータは、光を当てることによって、電荷キャリアを発生しながら、測定される。
一般に評価される構造（バルクウエハまたはＳＯＩ構造）の電荷捕獲層は、途切れず、すなわち、構造は、シリコン装置層の表面に例えば、トレンチ、ビアなどの装置特徴を有さず、従来の評価法で用いられるその他の特徴（例えば、シリコン層またはｂｏｘ層の表面上の共平面導波路）を含まない。
本開示の実施形態によって測定される適切な静電パラメータは、（１）構造の容量及び（２）半導体構造の前面２５（図１）と電極３５（図９）の間の電位差などの電位差を含む。
電荷キャリアは、構造におけるシリコンに電子を発生させることができる任意の光を向けることによって発生される。約１．１μｍより短い波長の光において、ウエハは、少なくとも約５０ｍＷ／ｃｍ２の強度で、他の実施形態において、少なくとも約１００ｍＷ／ｃｍ２またはさらに約２００ｍＷ／ｃｍ２の強度で光を当てられる。約１．１μｍより長い波長における光は、また用いられることに留意すべきである。しかしながら、いくつかの実施形態において、光は、短い波長の光に対して高パワーにおいてまたは長い期間照射される（例えば、少なくとも約５００ｍＷ／ｃｍ２またはさらに少なくとも約１０００ｍＷ／ｃｍ２）。１以上の実施形態において、光を当てることは、ベルト加熱炉または急速熱アニール装置内に配置されたレーザまたは加熱ランプによってなされる。流入する電荷キャリアに対して、構造の全面に光を当てることが好ましい。しかしながら、本開示の１以上の実施形態において、構造の前面のみ光が当てられる。
レーザが、電荷キャリアを発生するためにウエハに光を当てるために用いられる実施形態において、１以上のレーザ波長が用いられる。例えば、１つの波長は、電荷捕獲層に延在するために選択され（例えば６７０ｎｍ＋／−３００ｎｍ）、第２の波長は、基板に延在するために選択される（１０１５ｎｍ＋／−４００ｎｍ）。この関連で、他の実施形態において、３、４、５、６、７、８またはさらなる波長は、例えば、構造の特定の深さまたは範囲を目的にして用いられることができる。
いくつかの実施形態において、静電パラメータ（例えば、電圧または容量）は、特定のトラップ密度における静電パラメータに正規化される（例えば、捕獲層のないバルクウエハまたはＳＯＩ構造に正規化される）。正規化された静電パラメータの差は、「捕獲効率」に変換されることができる（例えば、捕獲層を有さない構造のゼロ捕獲条件に正規化される。
いくつかの実施形態において、ベースライン静電パラメータは、規定され、容量または電位の許容限界（例えば最大）が決定される。それぞれの評価された構造における測定された差は、構造が使用（例えば無線周波数装置の使用）に適切であるか決定するベースラインと比較される。
静電パラメータは、ウエハの複数の位置（例えば第１の位置、第２の位置、第３の位置など）で測定され、パラメータは、ＲＦ装置の使用のための構造の適合性を決定するために平均化される。代わりにまたは加えて、容量または電位は、構造の状態マップを作り出すために用いられることができる。
いくつかの実施形態において、構造の初期または「休止」の静電パラメータは、第１に測定される。構造の静電パラメータの「励起」状態は、構造の電荷キャリアを発生する間またはその後に続いて測定される。初期静電パラメータと励起静電パラメータの差は、決定され、ＲＦ装置への使用のための構造の適合性を決定するために用いられる。
初期静電パラメータは、構造が「休止」状態の間、すなわち電荷キャリアを発生していない間測定される。静電状態は、構造に光を当てない間に測定される。容量と電位の初期値が測定されると、電荷キャリアは、半導体構造に発生する。電荷キャリアが発生するとすぐに初期、休止状態において測定された静電パラメータは、電荷キャリアを発生する間またはすぐ後に、再び測定される。初期静電パラメータと励起静電パラメータの差は、ＲＦ装置の使用のための構造の適合性を評価するために決定される。実施例１及び２に説明されるように、容量または電位の差が小さいことは、構造の電荷捕獲層がよいことを示し、（すなわち、ＲＦ装置の適合性がよい）その逆も言える。
上記されたように、電荷捕獲層（ＣＴＬ）の特性評価は、測定された電圧信号に基づく（すなわち、表面光電圧またはＳＰＶ）。評価は、特定の波長のレーザによって引き起こされた少数キャリアの励起後に実行される。レーザの波長は、ＣＴＬ層を突き抜けるように選択される（波長６５７ｎｍなど、及び／またはより長い波長）。同じ波長は、データを比較できるように、時間をかけてサンプルを評価するために用いられることができる。また、同じ光注入レベルは、方法を再現性（ｒｅｐｅａｔａｂｉｌｉｔｙ）／再現性（ｒｅｐｒｏｄｕｃｉｂｉｌｉｔｙ）があるように固定するために（割り当てられるレーザパ
ワーに関連して）用いられる。
ワーに関連して）用いられる。
ＳＰＶ信号評価は、従来のＳＰＶツールを用い、少なくとも２つの波長注入を実行する（例えば６５７ｎｍ及び１０１３ｎｍ）。測定されたＳＰＶ信号は、ポリシリコンベースのＣＴＬの実際の再結合効率と等しい／比例する。一般にＳＰＶ信号が低いと、ＣＴＬ再結合効率は高い。再結晶化及び／または金属汚染によって引き起こされるポリシリコン層の劣化の場合において、ＳＰＶ信号は、増加し、ＣＴＬ層の再結合効率を低く示すことが予期される（図９参照）。
構造は、ＳＰＶ特性評価の間、接地したプラットフォームに取り付けられる。図９に示されるように、ＳＰＶツールは、構造１の前面２５のちょうど上に配置された電極３５（例えば透明電極）を含む。接地に関する構造の前面２５と電極３５の間の電位差は、その後測定される。
評価に用いられるＳＰＶツールは、前に測定されたモニタサンプルを用いて校正される。ツールの校正は、分離した製造ラインで異なるツールを用いる層の評価において役に立つ。ＳＰＶツール校正は、異なる注入（光励起）条件において、モニタサンプルを測定するためにＳＰＶレーザパワーパラメトリックスキャンを用いる。ツールあたりの異なる固定注入レベルは、同じＣＴＬ層ＳＰＶツール評価結果を有するために用いられる。図１０は、ＳＰＶレーザパワー校正に基づく２つのＳＰＶツール校正を表す。
いくつかの実施形態において、（１０１３ｎｍのような、高抵抗ハンドルウエハバルクにポリシリコン層を通って貫く）長波長ＳＰＶレーザの使用は、関連するＳＰＶ信号対ハンドルウエハの実際の抵抗率の相関を改善する。ハンドルウエハの抵抗率（ＣＴＬ層再結合効率とともに）は、著しくＲＦ装置の第２次高調波（ＨＤ２）に影響を与える（図１１参照）。
一般に、複数の構造のそれぞれの構造は、それぞれの構造の１以上の位置において、それぞれの構造の初期及び励起静電パラメータを測定することによって、（例えば無線周波数装置を作り出すために）構造が不合格とされるか、適合するとされるかを決定するために評価される。それぞれの構造における静電パラメータの差は、半導体が例えば無線周波数装置の使用のためなどに許容できるかを決定するためにベースライン差と比較される。他の実施形態において、構造のバッチの１つの構造は、ＲＦ用途の使用においてそのバッチの適合性を決定するために評価されることができる。
構造を評価した後、構造は、さらに例えば構造の無線周波数装置を形成することによってなど処理されることができる。
例えば、無線周波数装置の適合性のために電荷捕獲層を有する構造を評価する方法など構造を評価する従来の方法と比較して、本開示の方法は、いくつかの利点を有する。評価する方法は、ＲＦ装置の製造または装置層または構造の表面の追加の構造の製造を含まない。これにより、比較的早く、評価される構造を破壊することなく実行することができる。評価方法は、構造の複数の位置で実行され、静電パラメータのウエハ内変動を考慮するために平均化される。評価方法は、バッチのウエハ間の変動を考慮するために、ウエハのバッチのそれぞれのウエハで実行される。
静電パラメータ（例えば、ＳＰＶ信号）は、ポリシリコン堆積条件及び基礎のＣＴＬ層特性に影響を与える堆積後熱アニールとよく相関する。得られた結果は、ＲＦにおける共通に用いられる第２次高調波（ＨＤ２）評価によく相関する。
本開示の評価方法は、一般に早い転換、非破壊で、高解像度であり、ＣＴＬ層品質をモニタするために任意のプロセスステップの後、サンプルに実行できる。少なくとも２度（ａ）ポリシリコン堆積後、（ｂ）上部シリコン層が取り除かれた後、ライン最終工程のサンプルにおいて、測定されることができる。
（実施例）
本開示のプロセスは、さらに次の実施例によって説明される。これらの実施例は、限定した意味に見なされるべきでない。
本開示のプロセスは、さらに次の実施例によって説明される。これらの実施例は、限定した意味に見なされるべきでない。
（電荷捕獲層のない構造の電位と容量の差）
電荷捕獲層のない（または効果のないＣＴＬ）のＳＯＩ構造における電荷キャリアの発生前及び間の電位差は、図２にエネルギバンド図で示される。ＢＯＸの正電荷は、高抵抗基板（図２Ａ）の空乏及び反転層を誘導する。電荷キャリアが発生する前の関連するエネルギバンド図は、図２Ｂに示される。前及び裏面側の（接地された）表面電位の差は、Ｖ０である。強烈な光で構造に光を当てることは、フラットバンド状態に向かってＢＯＸ基板境界においてエネルギバンドを変える（図２Ｃ）高密度の光キャリア（正孔及び電子）を発生する。したがって、この境界における電荷は、再配分され、上部シリコンのエネルギバンドを変える電場の変化を引き起こす。結果として、前及び裏面側の表面の電位差Ｖ１は、また、変化し、電荷を反転することができる。Ｖ１とＶ０の間の大きな差は、ＳＯＩ構造の電荷捕獲層の欠如を示す。
電荷捕獲層のない（または効果のないＣＴＬ）のＳＯＩ構造における電荷キャリアの発生前及び間の電位差は、図２にエネルギバンド図で示される。ＢＯＸの正電荷は、高抵抗基板（図２Ａ）の空乏及び反転層を誘導する。電荷キャリアが発生する前の関連するエネルギバンド図は、図２Ｂに示される。前及び裏面側の（接地された）表面電位の差は、Ｖ０である。強烈な光で構造に光を当てることは、フラットバンド状態に向かってＢＯＸ基板境界においてエネルギバンドを変える（図２Ｃ）高密度の光キャリア（正孔及び電子）を発生する。したがって、この境界における電荷は、再配分され、上部シリコンのエネルギバンドを変える電場の変化を引き起こす。結果として、前及び裏面側の表面の電位差Ｖ１は、また、変化し、電荷を反転することができる。Ｖ１とＶ０の間の大きな差は、ＳＯＩ構造の電荷捕獲層の欠如を示す。
ＳＯＩ構造の実効容量は、ＢＯＸ及び基板の空乏層によって設定される（図２Ｄ）。強烈な光で構造に光を当てることは、高密度の光キャリアで空乏領域を満たし、空乏を乗り越える。結果として、実効ＳＯＩウエハ容量は、主にＢＯＸによって制御されるものに変更される（図２Ｅ）。容量の著しい変化は、ＳＯＩ構造の電荷捕獲層の欠如を示す。
（電荷捕獲層を備える構造の電位と容量の差）
効率のよい電荷捕獲層を有するＳＯＩ構造における電荷キャリアの発生前と間の電位の差は、図３のエネルギバンド図で概略的に示される。ＢＯＸの正電荷は、電荷捕獲層（ＣＴＬ）の負の電荷状態で完全に補償される（図３Ａ）。電荷発生のない関連するエネルギバンド図は、図３Ｂに示される。基板のエネルギバンドは平坦である。前面と裏面側（接地された）表面電位の差はＶ０である。強烈な光で構造に光を当てることは、そのミッドギャップエネルギレベルは、本来フェルミレベルに近いため、高抵抗（ライトドープ）半導体のエネルギバンドを著しく変えることができない、高密度の光キャリア（正孔及び電子）を発生する。したがって、この境界の電荷は、ほとんど同じままであり、上部シリコンのエネルギバンドは、相対的に小さく影響される（図３Ｃ）。前面と裏面側の表面電位の差Ｖ１は、あまり変わらない。Ｖ１とＶ０の間の小さな差は、ＢＯＸ基板境界におけるＳＯＩ構造の効率のよい電荷捕獲を示す。
効率のよい電荷捕獲層を有するＳＯＩ構造における電荷キャリアの発生前と間の電位の差は、図３のエネルギバンド図で概略的に示される。ＢＯＸの正電荷は、電荷捕獲層（ＣＴＬ）の負の電荷状態で完全に補償される（図３Ａ）。電荷発生のない関連するエネルギバンド図は、図３Ｂに示される。基板のエネルギバンドは平坦である。前面と裏面側（接地された）表面電位の差はＶ０である。強烈な光で構造に光を当てることは、そのミッドギャップエネルギレベルは、本来フェルミレベルに近いため、高抵抗（ライトドープ）半導体のエネルギバンドを著しく変えることができない、高密度の光キャリア（正孔及び電子）を発生する。したがって、この境界の電荷は、ほとんど同じままであり、上部シリコンのエネルギバンドは、相対的に小さく影響される（図３Ｃ）。前面と裏面側の表面電位の差Ｖ１は、あまり変わらない。Ｖ１とＶ０の間の小さな差は、ＢＯＸ基板境界におけるＳＯＩ構造の効率のよい電荷捕獲を示す。
効率のよい電荷捕獲層を備えるＳＯＩ構造の実効容量（図３Ａ）は、ＢＯＸのみによって支配される（図３Ｄ）。強烈な光で構造に光を当てることは、ＳＯＩの半導体要素のバンド構造を著しく変えない高密度の光キャリアでライトドープされた基板を満たす。それゆえ、実効ウエハ容量は、著しく変化せず、さらにＢＯＸに関連する（図３Ｅ）。容量の少ない変化は、ＳＯＩ基板の効率のよい電荷捕獲を示す。
（ＲＦ装置用途のバルクウエハの品質の評価）
その表面において電荷捕獲層を有するバルクウエハは、表面光電圧（ＳＰＶ）ツールで評価された。評価レシピは、（これに限定されるものではないが）、次を含んだ。（ａ）６５７ｎｍ及び１０１３ｎｍのＳＰＶレーザ波長（ｂ）測定されたサンプルにおいて最適なレベルを用いるために調整するＳＰＶレーザパワー（ｃ）６５７ｎｍのレーザにおける光電圧読み取り分析（測定されたサンプルタイプごとに調整された特定のレーザパワーにおける励起）（ｄ）ＲＦ ＨＤ２及びＨＤ３評価結果に相関する実際のＳＰＶ読み取りに基づいて予測されるＣＴＬ性能（ｅ）６５７ｎｍレーザ励起は、浅い半導体ウエハ層を加えてポリシリコン層に制限された貫通深さを維持するように選択された。（ｆ）貫通深さは、シリコンバルクインパクトを避けるように選択された。（シリコンドーピングレベルによって及び金属汚染レベルによってむしろ動作される）（ｇ）サンプル設計は、Ｐ型高抵抗基板及び熱酸化物を備えるまたは備えない、ＣＴＬポリシリコン層であった。
その表面において電荷捕獲層を有するバルクウエハは、表面光電圧（ＳＰＶ）ツールで評価された。評価レシピは、（これに限定されるものではないが）、次を含んだ。（ａ）６５７ｎｍ及び１０１３ｎｍのＳＰＶレーザ波長（ｂ）測定されたサンプルにおいて最適なレベルを用いるために調整するＳＰＶレーザパワー（ｃ）６５７ｎｍのレーザにおける光電圧読み取り分析（測定されたサンプルタイプごとに調整された特定のレーザパワーにおける励起）（ｄ）ＲＦ ＨＤ２及びＨＤ３評価結果に相関する実際のＳＰＶ読み取りに基づいて予測されるＣＴＬ性能（ｅ）６５７ｎｍレーザ励起は、浅い半導体ウエハ層を加えてポリシリコン層に制限された貫通深さを維持するように選択された。（ｆ）貫通深さは、シリコンバルクインパクトを避けるように選択された。（シリコンドーピングレベルによって及び金属汚染レベルによってむしろ動作される）（ｇ）サンプル設計は、Ｐ型高抵抗基板及び熱酸化物を備えるまたは備えない、ＣＴＬポリシリコン層であった。
ポリシリコン堆積後のサンプルにおける評価結果は図４に示される。
（装置用途のためのＲＦウエハの品質の評価）
電荷捕獲層を有するＳＯＩ構造は、表面光電圧（ＳＰＶ）ツールで評価された。実施例３の評価プロトコルは、Ｐ型高抵抗基板＋ＣＴＬポリシリコン層＋ＢＯＸ＋上部Ｓｉ層であるサンプル設計で用いられた。ポリシリコン堆積後のサンプルにおける評価結果は、図５に示される。
電荷捕獲層を有するＳＯＩ構造は、表面光電圧（ＳＰＶ）ツールで評価された。実施例３の評価プロトコルは、Ｐ型高抵抗基板＋ＣＴＬポリシリコン層＋ＢＯＸ＋上部Ｓｉ層であるサンプル設計で用いられた。ポリシリコン堆積後のサンプルにおける評価結果は、図５に示される。
（図６−８の本開示の実施形態のさらなる例示）
図６：ポリシリコン劣化評価対アニール熱量。ＳＰＶ信号評価技術が実行された［６５７ｎｍＳＰＶレーザ励起］。１１００℃で５時間累積アニール後完全に下げられる。
図６：ポリシリコン劣化評価対アニール熱量。ＳＰＶ信号評価技術が実行された［６５７ｎｍＳＰＶレーザ励起］。１１００℃で５時間累積アニール後完全に下げられる。
図７：ＳＰＶ信号マップパターンオリジン対ＣＶＤツール設計及び対Ｆｅ汚染レベル。ポリシリコン堆積パターン後のサンプルの場合、ＣＶＤツール設計によって決まる。上部Ｓｉオンパターンをそなえるサンプルの場合、Ｆｅ汚染によって決まる。
図８：ＲＦ ＨＤ２評価へのＳＰＶ信号相関。結果は、特定のＣＴＬ ＳＯＩサンプル設計及び準備手順に関連する。
本明細書で用いられるように、用語「約」（ａｂｏｕｔ）、「実質的に」（ｓｕｂｓｔａｎｔｉａｌｌｙ）、「本質的に」（ｅｓｓｅｎｔｉａｌｌｙ）及び「約」（ａｐｐｒｏｘｉｍａｔｅｌｙ）は、大きさ、濃度、温度またはその他の物理または化学特性または特徴の範囲とともに用いられるとき、例えば、丸め、測定方法または他の統計変動がもたらす変動を含む、特性または特徴の範囲の上限及び／または下限に存在する変動を含むことを意味する。
本開示の要素または本開示の実施形態を導入するとき、冠詞「１つの」（ａ）、「１つの」（ａｎ）、「その」（ｔｈｅ）、及び「前記」（ｓａｉｄ）は、１以上の要素があることを意味する意図がある。用語「備える」（ｃｏｍｐｒｉｓｉｎｇ）、「含む」（ｉｎｃｌｕｄｉｎｇ）、「含む」（ｃｏｎｔａｉｎｉｎｇ）、「有する」（ｈａｖｉｎｇ）は、含められ、記載された要素の他に追加の要素があることができることを意味する意図がある。特定の配向を示す用語の使用（例えば、「上部」（ｔｏｐ）、「下部」（ｂｏｔｔｏｍ）、「側面」（ｓｉｄｅ）など）は、記載の便宜上であって、記載された物品のどのような特定の配向を必要としない。
様々な変更が本開示の範囲から逸脱することなく上記構成及び方法でなされることができ、上記記載に含まれ、添付した図面に示される全ての事物は、説明として解釈され、限定する意図はないと解釈されることを意図する。
Claims (13)
- 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、（１）前記半導体構造の容量及び（２）前記半導体構造の前記前面と電極の間の電位差からなる群から選択される、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて無線周波数装置で使用するための前記半導体構造の適合性を決定するために前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 測定された前記静電パラメータは、電荷捕獲層を備えない半導体構造の測定された前記静電パラメータに対して正規化される、請求項１に記載の方法。
- 測定された前記静電パラメータは、前記半導体構造の電荷捕獲効率を評価するためにベースラインパラメータと比較される、請求項１に記載の方法。
- 前記静電パラメータは、前記半導体構造の容量である、請求項１に記載の方法。
- 前記静電パラメータは、電荷キャリアの発生の間に測定される、請求項１に記載の方法。
- 複数の半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、（１）前記半導体構造の容量及び（２）前記半導体構造の前記前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
適切であると決定された前記半導体構造にのみ、無線周波数装置を形成するステップと、
によってそれぞれの半導体構造を評価するステップと、を備える、方法。 - 前記半導体構造は、ハンドルウエハ、誘電体層、前記誘電体層と前記ハンドルウエハの間に配置された電荷捕獲層、及びシリコン装置層を備え、
前記誘電体層は、前記シリコン装置層と前記電荷捕獲層の間に配置される、請求項６に記載の方法。 - 前記ハンドルウエハは、少なくとも約１０００Ωｃｍの抵抗率を有する、請求項７に記載の方法。
- 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と前記前面におおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記静電パラメータは、（１）前記半導体構造の容量及び（２）前記半導体構造の前記前面と電極の間の電位差からなる群から選択される、測定するステップと、
固定注入レベルにおいて前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである測定するステップと、を備える方法。 - 前記初期静電パラメータと前記励起静電パラメータの差を決定するステップを備える、
請求項９に記載の方法。 - 前記差は、前記半導体構造が無線周波数装置の使用に適切であるかどうかを決定するためにベースライン差と比較される、請求項１０に記載の方法。
- 複数の半導体構造の品質を評価するステップを備え、
それぞれの半導体構造は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記初期静電パラメータは、（１）前記半導体構造の容量及び（２）前記半導体構造の前記前面と電極の間の電位差からなる群から選択される、測定するステップと、
前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである測定するステップと、
前記初期静電パラメータと前記励起静電パラメータの差を決定するステップと、
前記半導体構造を評価するために、それぞれの前記半導体構造において前記初期静電パラメータと前記励起静電パラメータの差をベースライン差と比較するステップと、
適切であると決定された半導体構造にのみ無線周波数装置を形成するステップと、
によって評価される、請求項９に記載の方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記初期静電パラメータは、（１）前記半導体構造の容量及び（２）前記半導体構造の前記前面と電極の間の電位差からなる群から選択された、測定するステップと、
１またはそれ以上のレーザによって２つの異なる波長において、前記半導体構造に光を当てることによって前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである、測定するステップと、
を備える方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021107255A JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762457699P | 2017-02-10 | 2017-02-10 | |
| US62/457,699 | 2017-02-10 | ||
| PCT/US2018/017629 WO2018148549A1 (en) | 2017-02-10 | 2018-02-09 | Methods for assessing semiconductor structures |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021107255A Division JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020506553A JP2020506553A (ja) | 2020-02-27 |
| JP2020506553A5 JP2020506553A5 (ja) | 2021-03-11 |
| JP6931708B2 true JP6931708B2 (ja) | 2021-09-08 |
Family
ID=61283323
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019542374A Active JP6931708B2 (ja) | 2017-02-10 | 2018-02-09 | 半導体構造を評価する方法 |
| JP2021107255A Active JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021107255A Active JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US10490464B2 (ja) |
| EP (2) | EP3855478A1 (ja) |
| JP (2) | JP6931708B2 (ja) |
| KR (2) | KR102341157B1 (ja) |
| CN (2) | CN117558639A (ja) |
| SG (2) | SG10201913357QA (ja) |
| TW (2) | TWI739720B (ja) |
| WO (1) | WO2018148549A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3126169B1 (fr) * | 2021-08-12 | 2024-08-30 | St Microelectronics Tours Sas | Procédé de fabrication de composants radiofréquence |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| JPH07106512A (ja) | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
| US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
| US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| JP3650917B2 (ja) * | 1997-08-29 | 2005-05-25 | 株式会社神戸製鋼所 | 表面光電圧による半導体表面評価方法及び装置 |
| US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
| US7057234B2 (en) * | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
| US7403023B2 (en) | 2005-03-14 | 2008-07-22 | Qc Solutions, Inc. | Apparatus and method of measuring defects in an ion implanted wafer by heating the wafer to a treatment temperature and time to substantially stabilize interstitial defect migration while leaving the vacancy defects substantially unaltered. |
| US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| ATE409350T1 (de) * | 2005-06-03 | 2008-10-15 | Imec Inter Uni Micro Electr | Extraktionsverfahren für die lastverteilung in einem halbleiterbauelement |
| US20080036464A1 (en) | 2006-07-27 | 2008-02-14 | Qc Solutions, Inc. | Probes and methods for semiconductor wafer analysis |
| JP5417322B2 (ja) | 2007-05-18 | 2014-02-12 | アイメック | 半導体のシート抵抗およびリーク電流を非接触で測定する接合光起電力法と装置 |
| US7915706B1 (en) | 2007-07-09 | 2011-03-29 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate using passivation |
| US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
| KR101164653B1 (ko) * | 2010-09-30 | 2012-07-11 | 주식회사 디알텍 | 방사선 검출기 및 방사선 검출 방법 |
| US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
| US9624096B2 (en) | 2010-12-24 | 2017-04-18 | Qualcomm Incorporated | Forming semiconductor structure with device layers and TRL |
| US8466036B2 (en) | 2010-12-24 | 2013-06-18 | Io Semiconductor, Inc. | Trap rich layer for semiconductor devices |
| US8846493B2 (en) | 2011-03-16 | 2014-09-30 | Sunedison Semiconductor Limited | Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer |
| US8772059B2 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
| JP5918948B2 (ja) | 2011-08-31 | 2016-05-18 | グローバルウェーハズ・ジャパン株式会社 | ｎ型シリコンウェハの少数キャリア拡散長測定の前処理方法 |
| WO2013148090A2 (en) * | 2012-03-26 | 2013-10-03 | Cypress Semiconductor Corporation | Inline method to monitor ono stack quality |
| JP6152348B2 (ja) | 2013-01-11 | 2017-06-21 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 |
| JP6083053B2 (ja) * | 2013-05-29 | 2017-02-22 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ装置とその製造方法、および表示装置 |
| FI130149B (en) * | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device |
| JP6102823B2 (ja) * | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Ｓｏｉ基板の評価方法 |
| CN104614657A (zh) * | 2015-01-20 | 2015-05-13 | 上海交通大学 | 一种探测纳米结构表面俘获态密度的方法及装置 |
| WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| JP6696729B2 (ja) | 2015-03-18 | 2020-05-20 | 株式会社Sumco | 半導体基板の評価方法及び半導体基板の製造方法 |
-
2018
- 2018-02-09 TW TW110111648A patent/TWI739720B/zh active
- 2018-02-09 KR KR1020197026200A patent/KR102341157B1/ko active IP Right Grant
- 2018-02-09 US US15/893,055 patent/US10490464B2/en active Active
- 2018-02-09 SG SG10201913357QA patent/SG10201913357QA/en unknown
- 2018-02-09 EP EP21163158.5A patent/EP3855478A1/en active Pending
- 2018-02-09 SG SG11201907141XA patent/SG11201907141XA/en unknown
- 2018-02-09 KR KR1020217041125A patent/KR102606738B1/ko active IP Right Grant
- 2018-02-09 CN CN202311508431.4A patent/CN117558639A/zh active Pending
- 2018-02-09 WO PCT/US2018/017629 patent/WO2018148549A1/en unknown
- 2018-02-09 TW TW107104823A patent/TWI727141B/zh active
- 2018-02-09 EP EP18707483.6A patent/EP3580776B1/en active Active
- 2018-02-09 CN CN201880011372.0A patent/CN110402486B/zh active Active
- 2018-02-09 JP JP2019542374A patent/JP6931708B2/ja active Active
-
2019
- 2019-10-23 US US16/661,702 patent/US11081407B2/en active Active
-
2021
- 2021-06-29 JP JP2021107255A patent/JP7209776B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3855478A1 (en) | 2021-07-28 |
| SG10201913357QA (en) | 2020-02-27 |
| WO2018148549A1 (en) | 2018-08-16 |
| TWI727141B (zh) | 2021-05-11 |
| CN117558639A (zh) | 2024-02-13 |
| EP3580776A1 (en) | 2019-12-18 |
| US20200058566A1 (en) | 2020-02-20 |
| US11081407B2 (en) | 2021-08-03 |
| SG11201907141XA (en) | 2019-09-27 |
| TW202127048A (zh) | 2021-07-16 |
| CN110402486A (zh) | 2019-11-01 |
| KR102606738B1 (ko) | 2023-11-24 |
| TW201835586A (zh) | 2018-10-01 |
| US10490464B2 (en) | 2019-11-26 |
| CN110402486B (zh) | 2023-11-28 |
| TWI739720B (zh) | 2021-09-11 |
| KR20210156855A (ko) | 2021-12-27 |
| JP2021177556A (ja) | 2021-11-11 |
| JP7209776B2 (ja) | 2023-01-20 |
| KR20190116384A (ko) | 2019-10-14 |
| JP2020506553A (ja) | 2020-02-27 |
| US20180233420A1 (en) | 2018-08-16 |
| EP3580776B1 (en) | 2021-04-28 |
| KR102341157B1 (ko) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11508612B2 (en) | Semiconductor on insulator structure comprising a buried high resistivity layer | |
| Reese et al. | Intrinsic surface passivation of CdTe | |
| US9831115B2 (en) | Process flow for manufacturing semiconductor on insulator structures in parallel | |
| KR20190048278A (ko) | 실리콘 웨이퍼의 산화물층의 두께 예측 방법 | |
| JP2020064890A (ja) | ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 | |
| JP2021177556A (ja) | 半導体構造を評価する方法 | |
| Rouchier et al. | 150 mm SiC engineered substrates for high-voltage power devices | |
| JP2020506553A5 (ja) | ||
| FR2969815A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur | |
| Mica et al. | Impact of the Substrate Specifications on the Extended Defects Induced by the Deep Trench Isolation | |
| JP2020063186A (ja) | ＳｉＣエピタキシャルウェハ | |
| CN106558508B (zh) | 侦测金属离子沾污的方法 | |
| JP2006216825A (ja) | 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法 | |
| JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
| Shul'pina et al. | X-ray topographic study of defects in Si-based multilayer epitaxial power devices | |
| EP3144965A1 (en) | Method for evaluating soi substrate | |
| Van Brunt et al. | A comparison of the microwave photoconductivity decay and open-circuit voltage decay lifetime measurement techniques for lifetime-enhanced 4H-SiC epilayers | |
| JP5454298B2 (ja) | 半導体基板の製造方法 | |
| Bouhafs et al. | Adequate method to study the surface passivation effectiveness in HEM multicristallin silicon wafers | |
| Yang et al. | Crack induced surface potential variation on Si PV cells | |
| Kittler et al. | Photoluminescence and EBIC for Process Control and Failure Analysis in Si-Based Photovoltaics | |
| Peidous et al. | Impact of Silicon Wafer Material on Dislocation Generation in Local Oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210126 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210126 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20210318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6931708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |