JP2020506553A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020506553A5 JP2020506553A5 JP2019542374A JP2019542374A JP2020506553A5 JP 2020506553 A5 JP2020506553 A5 JP 2020506553A5 JP 2019542374 A JP2019542374 A JP 2019542374A JP 2019542374 A JP2019542374 A JP 2019542374A JP 2020506553 A5 JP2020506553 A5 JP 2020506553A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- electrostatic
- front surface
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 167
- 239000002800 charge carrier Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 230000005284 excitation Effects 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 6
- 230000001678 irradiating Effects 0.000 claims 7
- 235000012431 wafers Nutrition 0.000 description 46
- 238000011156 evaluation Methods 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- -1 silicon germanium Chemical compound 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- OZAIFHULBGXAKX-UHFFFAOYSA-N precursor Substances N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- UIUXUFNYAYAMOE-UHFFFAOYSA-N Methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 3
- 102000014961 Protein Precursors Human genes 0.000 description 3
- 108010078762 Protein Precursors Proteins 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010192 crystallographic characterization Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000003334 potential Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- FDNAPBUWERUEDA-UHFFFAOYSA-N Silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N al2o3 Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 2
- 230000001066 destructive Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- GWFPDRHHRBDIBW-UHFFFAOYSA-N $l^{1}-silanyl($l^{1}-silanylsilylidynesilyl)silicon Chemical compound [Si][Si][Si][Si][Si] GWFPDRHHRBDIBW-UHFFFAOYSA-N 0.000 description 1
- VXHLZZZKBWXAFD-UHFFFAOYSA-N $l^{1}-silanylsilylidynesilylsilicon Chemical compound [Si][Si][Si][Si] VXHLZZZKBWXAFD-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N Dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N Disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XCLKKWIIZMHQIV-UHFFFAOYSA-N Isobutylgermane Chemical compound CC(C)C[Ge] XCLKKWIIZMHQIV-UHFFFAOYSA-N 0.000 description 1
- APOOHHZPEUGNQX-UHFFFAOYSA-N N-methyl-N-trichlorogermylmethanamine Chemical compound CN(C)[Ge](Cl)(Cl)Cl APOOHHZPEUGNQX-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N Silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N Trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- LUUOIMGRQVOQEG-UHFFFAOYSA-N aluminum;magnesium;hydrate Chemical compound O.[Mg].[Al] LUUOIMGRQVOQEG-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000007833 carbon precursor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000001186 cumulative Effects 0.000 description 1
- 230000004059 degradation Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000003111 delayed Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 description 1
- 125000000082 organogermanium group Chemical group 0.000 description 1
- 230000000149 penetrating Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Description
関連出願の相互参照
本出願は、2017年2月10日に出願された米国仮特許出願62/457,699の利益を主張し、本明細書の一部を構成するものとしてそのすべてを援用する。
本出願は、2017年2月10日に出願された米国仮特許出願62/457,699の利益を主張し、本明細書の一部を構成するものとしてそのすべてを援用する。
本開示の分野は、例えば、構造が無線周波数装置の使用に適しているかを決定するための、例えば、電荷捕獲層効率を決定するための、電荷捕獲層を有する、半導体構造の品質を評価する方法に関する。本発明の方法は、光を当てることによって電荷キャリアを発生しながら静電パラメータを測定するステップを含む。静電パラメータは、電荷捕獲層効率を決定するために用いられる。
半導体ウエハは、例えば集積回路(Integrated Circuit(IC))チップ、シリコンオンインシュレータ(Silicon−on−insulator(SOI))ウエハ、及び無線周波数SOI(radio frequency−SOI(RF−SOI)ウエハなどの半導体装置の生産に用いられる。通常、RF−SOIに用いられる半導体ウエハは、高導電反転または蓄積層の形成に敏感な、高抵抗基板を含む。反転または蓄積層は、半導体装置の性能を妨げる。
いくつかのプロセスにおいて、例えば多結晶シリコン層などの層は、密度電荷捕獲を提供するために半導体ウエハの表面上に堆積され、それによって、高導電反転または蓄積層の形成を抑制する。例えば、層は、界面に渡って電荷の動きを妨げるために高抵抗基板と埋め込み酸化物(buried oxide(BOX))の間の界面を形成する表面上に堆積されることができる。
半導体構造の電荷捕獲の有効性は、結晶欠陥の密度、多結晶シリコン構造(グレインサイズ)、多結晶シリコン堆積(CVD)条件、多結晶シリコンとシリコン基板の界面状態、ドーピングレベル、抵抗率、界面状態、表面汚染、及び装置製造中に適用される熱処理を含む、複数の要因に依存する。適切な電荷捕獲効率を確実にするために、多様な技術パラメータは、RF装置用途の電荷捕獲層半導体ウエハの製造中注意深く制御され、モニタされる。電荷捕獲効率の測定は、電荷捕獲層半導体構造製造において、品質制御における重要な構成要素である。
半導体ウエハの電荷捕獲効率を測定する従来の方法は、無線周波数(RF)装置の性能をテストすることに基づく。RF装置は、ウエハの上部に作られ、その後、テストされる。RF装置製造のプロセスは、多くの技術ステップを含み、時間がかかる。ウエハプロセスの品質のフィードバックは、遅れ、これによりウエハ製造において、著しいスループット及び収率の損失を被る。
例えば、無線周波数装置の使用のためなど、半導体構造の品質を評価する方法、特に、比較的素早く、非破壊で、RF装置製造を必要としない方法の継続的な必要性がある。
この部分は、以下に記載され、及び/または請求された、本開示の様々な態様に関する当該技術分野の様々な態様に読み手を導入する意図がある。この議論は、本開示の様々な態様のよりよい理解を容易にするために、背景情報を読み手に提供する手助けになると信じる。したがって、これらの言及は、この参照においてであって、従来技術の自白として読まれないことを理解されるべきである。
本開示の1つの態様は、半導体構造の品質を評価する方法に関する。半導体構造は、前面と前面におおよそ平行な裏面を有する。半導体構造は、電荷捕獲層を備える。構造は、半導体構造に電荷キャリアを発生するために光を当てられる。構造の静電パラメータは、半導体構造で電荷キャリアを発生するために、構造に光を当てる間またはその後、測定される。静電パラメータは、(1)構造の容量及び(2)半導体構造の前と電極の間の電位差からなる群から選択される。半導体構造の品質は、構造の測定された静電パラメータに基づいて評価される。
本開示の別の態様は、半導体構造の品質を評価する方法に関する。半導体構造は、前面と前面におおよそ平行な裏面を有する。半導体構造は、電荷捕獲層を備える。構造の初期静電パラメータは、測定される。静電パラメータは、(1)構造の容量及び(2)半導体構造の前と電極の間の電位差からなる群から選択される。電荷キャリアは、半導体構造に発生する。構造の励起静電パラメータは、構造の電荷キャリアの発生の間またはその後測定される。励起静電パラメータは、初期静電パラメータと同じである。
本開示の上述の態様に関して記載される特徴を有する様々な改良が存在する。さらなる特徴は、また、なお、本開示の上述の態様に組み込まれる。これらの改良及び追加の特徴は、個々にまたは任意の組み合わせで存在する。例えば、本開示の説明された実施形態のいずれかに関して以下に議論される様々な特徴は、単独でまたは任意に組み合わせて、本開示の上記態様のいずれかに組み込まれることができる。
対応する符号は、図面を通して対応する部分を示す。
本開示の提供は、例えば、無線周波数装置の使用のための構造の適合性を決定するための電荷捕獲層の効率を決定するための半導体構造の品質を評価する方法に関する。評価された適切な構造は、電荷捕獲層と、例えば電荷捕獲層を有するシリコンオンインシュレータ構造などの積層された構造を有するバルク層を含む。典型的な構造1は、図1に示され、ハンドル層5(ハンドル「ウエハ」5とも言う)、装置層9(典型的にシリコン装置層)及び装置層9とハンドル層5の間に配置された誘電体層または「埋め込み酸化物」層13を含む。電荷捕獲層17は、ハンドル層5と誘電体層13の間に配置される。構造1は
、前面25と前面25におおよそ平行で、構造1の中央軸に垂直な裏面30を有する。
、前面25と前面25におおよそ平行で、構造1の中央軸に垂直な裏面30を有する。
電荷捕獲シリコンオンインシュレータ構造は、そのような構造を準備するために既知の方法のいずれかによって準備される。多層構造及び、特に、シリコンオンインシュレータ構造及びシリコンオンインシュレータ構造を生産する方法は、一般に当業者に知られている(例えば米国特許第5,189,500号、5,436,175及び6,790,747号を参照し、そのそれぞれは、本明細書の一部を構成するとして全ての関連する、一貫した目的のために援用する)。多層構造を作るための典型的なプロセスにおいて、2つの分離した構造が準備され、接合境界に沿って接合され、ドナー構造は、接合境界とは異なり、注入技術によって形成される、分離面(すなわち「劈開面」)に沿ってエッチングされるまたは薄い層に裂ける(すなわち劈開される)。1つの構造は、典型的に「ハンドル」構造といい、他は典型的に「ドナー」構造という。プロセスの後、結果の積層半導体構造は、装置層及び装置層を支持するハンドル層を含む。
SOI構造は、ハンドルウエハ5と装置層9の間に配置されたさらなる誘電体層13を含む。誘電体層は、ドナーとハンドルが接合される前に、ドナー及び/またはハンドル構造の接合表面に形成される。誘電体層13は、例えば、SiO2、Si3N4、酸化アルミニウム、または酸化マグネシウムを含む材料など、SOI構造に用いられるのに適した任意の電気絶縁材料である。いくつかの実施形態において、誘電体層13は、SiO2である(すなわち、誘電体層は、本質的にSiO2からなる)。しかしながら、場合によっては、純SiO2の融点より高い(すなわち1700℃より高い)融点を有する誘電体層のための材料を用いることが代替として好ましいことに留意すべきである。そのような材料の例は、窒化シリコン(Si3N4)、酸化アルミニウム、酸化マグネシウムである。
ハンドルウエハは、シリコン、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、及びその組み合わせからなる群から選択された材料を備えることができる。本開示のいくつかの実施形態において、SOI構造を作り出すために用いられるドナー及び/またはハンドルウエハは、単結晶シリコンから構成され、チョクラルスキプロセスによって形成されたインゴットからウエハをスライスすることによって得られる。ハンドルウエハ及び/またはドナーウエハ(及び結果のSOI構造)は、例えば200mm、300mm、300mmより大きい、またはさらに450mm直径ウエハを含む、当業者によって使用のために適した任意の直径である。
一般に、ハンドル層は、装置層の層間剥離ができる、十分な構造的完全性を提供できる、任意の厚さを有する。一般に、ハンドル層は、少なくとも約100μm、典型的に少なくとも約200μmの平均厚さを有し、約100から約900μm、または、さらに500から約800μmの厚さを有する。いくつかの実施形態において、誘電体層、例えば埋め込み酸化物層は、少なくとも約10nm、例えば約10nmから約10000nm、約10nmから約5000nm、または約100nmから約800nmの厚さを有する。一般に、装置層は、0.01から20μm、例えば0.05から20μmの厚さである。
電荷捕獲層17は、接合前に単結晶半導体ハンドルウエハのさらされた前面上に、半導体材料を堆積することによって形成される。電荷捕獲層17の厚さは、約0.3μmから約5μmであり、例えば、約0.3μmから約3μm、例えば、約0.3μmから約2μmまたは約2μmから約3μmである。ハンドルウエハは、堆積前に露出した酸化された前面層を備えることが好ましい。シリコンオンインシュレータ装置の電荷捕獲層を形成するために用いられるのに適切な半導体材料は、作製された装置の高欠陥層を適切に形成できる。そのような材料は、多結晶半導体材料及びアモルファス半導体材料であり、どれでも多結晶またはアモルファスシリコン(Si)、シリコンゲルマニウム(SiGe)、炭素がドープされたシリコン(SiC)、及びゲルマニウム(Ge)を含むことができる。
本明細書で参照されるように、「多結晶」シリコンは、ランダム結晶配向を有する小さいシリコン結晶を含む材料を意味する。多結晶シリコングレインは、約20nmほどの小さい大きさである。一般に、多結晶シリコンの結晶グレインのサイズが小さいと、電荷捕獲層の欠陥性が高い。アモルファスシリコンは、シリコンの非結晶同質異形の形態を備え、短い範囲と長い範囲の秩序を欠いている。約10nm以下の結晶化度を有するシリコングレインは、また、本質的にアモルファスであると考えられる。電荷捕獲層は、少なくとも約1000Ωcmまたは少なくとも約3000Ωcm、例えば、約1000Ωcmから約100000Ωcmまたは約1000Ωcmから約10000Ωcmの抵抗率を有する。
任意に酸化された、単結晶半導体ハンドルウエハの前面上に堆積するための材料は、当該技術分野で既知の手段で堆積される。例えば、半導体材料は、有機金属化学気相成長(metalorganic chemical vapor deposition(MOCVD))、物理蒸着(physical vapor deposition(PVD))、化学気相成長(chemical vapor deposition(CVD))、低圧化学気相成長(low pressure chemical vapor deposition(LPCVD))、プラズマ化学気相成長(plasma enhanced chemical vapor deposition(PECVD))、または分子線エピタキシー法(molecular beam epitaxy(MBE))を用いて堆積されることができる。LPCVDまたはPECVDのためのシリコン前駆体は、とりわけメチルシラン、水素化ケイ素(シラン)、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン(SiH2Cl2)、四塩化ケイ素(SiCl4)を含む。例えば、多結晶シリコンは、約550℃から約690℃の範囲、例えば約580℃から約650℃の温度で、シラン(SiH4)を熱分解することによって、表面酸化層上に堆積される。チャンバ圧力は、約70から約400mTorrに及ぶ。
アモルファスシリコンは、一般に約75℃から約300℃の範囲の温度でプラズマ化学気相成長(PECVD)によって堆積される。シリコンゲルマニウム、特にアモルファスシリコンゲルマニウムは、例えばイソブチルゲルマニウム、三塩化アルキルゲルマニウム、三塩化ジメチルアミノゲルマニウムなど、有機ゲルマニウム化合物を含んだ化学気相成長法によって約300℃までの温度で堆積される。炭素がドープされたシリコンは、例えば四塩化ケイ素及びメタンなどの前駆体を用いてエピタキシャル反応器で、熱プラズマ化学気相成長法によって堆積される。CVDまたはPECVDにおける適切な炭素前駆体は、とりわけメチルシラン、メタン、エタン、エチレンを含む。LPCVD堆積法において、メチルシランは、炭素とシリコンの両方を提供するので、特に好ましい前駆体である。PECVD堆積法において、好ましい前駆体は、シランとメタンを含む。いくつかの実施形態において、シリコン層は、原子ベースで少なくとも約1%、例えば約1%から約10%の炭素濃度を含むことができる。
いくつかの実施形態において、例えば、単結晶シリコンハンドルウエハなどの半導体ハンドル層5は、相対的に高い最小バルク抵抗率を有するまたはそのような高抵抗率を含む電荷捕獲層17近くの領域を含む。高抵抗ウエハは、一般に、チョクラルスキ法またはフロートゾーン法によって成長された単結晶インゴットからスライスされる。いくつかの実施形態において、ハンドル層5は、少なくとも100Ωcmまたは少なくとも500Ωcm、少なくとも1000Ωcmまたはさらに少なくとも10000Ωcmの最小バルク抵抗率を有するためにドープされる。高抵抗ウエハを準備する方法は、当該技術分野で知られており、そのような高抵抗ウエハは、例えばSunEdison Semiconductor社(ミズーリ州、セントピータース、以前のMEMC Electronic Materials社)などの、商業サプライヤから得られる。ハンドルウエハの高抵抗領域は(全体に高い抵抗率を有するウエハと対照的に)、本明細書の一部を構成するとして全ての関連する、一貫した目的のために援用する米国特許第8,846,493号に開示された方法によって形成されることができる。
本開示の実施形態により、電荷捕獲層を有する半導体構造(例えば、バルクウエハまたはシリコンオンインシュレータ構造)は、(例えば、無線周波数(RF)装置の使用のための適合性のための)電荷捕獲層の効率を決定するために評価される。静電パラメータは、光を当てることによって、電荷キャリアを発生しながら、測定される。
一般に評価される構造(バルクウエハまたはSOI構造)の電荷捕獲層は、途切れず、すなわち、構造は、シリコン装置層の表面に例えば、トレンチ、ビアなどの装置特徴を有さず、従来の評価法で用いられるその他の特徴(例えば、シリコン層またはbox層の表面上の共平面導波路)を含まない。
本開示の実施形態によって測定される適切な静電パラメータは、(1)構造の容量及び(2)半導体構造の前面25(図1)と電極35(図9)の間の電位差などの電位差を含む。
電荷キャリアは、構造におけるシリコンに電子を発生させることができる任意の光を向けることによって発生される。約1.1μmより短い波長の光において、ウエハは、少なくとも約50mW/cm2の強度で、他の実施形態において、少なくとも約100mW/cm2またはさらに約200mW/cm2の強度で光を当てられる。約1.1μmより長い波長における光は、また用いられることに留意すべきである。しかしながら、いくつかの実施形態において、光は、短い波長の光に対して高パワーにおいてまたは長い期間照射される(例えば、少なくとも約500mW/cm2またはさらに少なくとも約1000mW/cm2)。1以上の実施形態において、光を当てることは、ベルト加熱炉または急速熱アニール装置内に配置されたレーザまたは加熱ランプによってなされる。流入する電荷キャリアに対して、構造の全面に光を当てることが好ましい。しかしながら、本開示の1以上の実施形態において、構造の前面のみ光が当てられる。
レーザが、電荷キャリアを発生するためにウエハに光を当てるために用いられる実施形態において、1以上のレーザ波長が用いられる。例えば、1つの波長は、電荷捕獲層に延在するために選択され(例えば670nm+/−300nm)、第2の波長は、基板に延在するために選択される(1015nm+/−400nm)。この関連で、他の実施形態において、3、4、5、6、7、8またはさらなる波長は、例えば、構造の特定の深さまたは範囲を目的にして用いられることができる。
いくつかの実施形態において、静電パラメータ(例えば、電圧または容量)は、特定のトラップ密度における静電パラメータに正規化される(例えば、捕獲層のないバルクウエハまたはSOI構造に正規化される)。正規化された静電パラメータの差は、「捕獲効率」に変換されることができる(例えば、捕獲層を有さない構造のゼロ捕獲条件に正規化される。
いくつかの実施形態において、ベースライン静電パラメータは、規定され、容量または電位の許容限界(例えば最大)が決定される。それぞれの評価された構造における測定された差は、構造が使用(例えば無線周波数装置の使用)に適切であるか決定するベースラインと比較される。
静電パラメータは、ウエハの複数の位置(例えば第1の位置、第2の位置、第3の位置など)で測定され、パラメータは、RF装置の使用のための構造の適合性を決定するために平均化される。代わりにまたは加えて、容量または電位は、構造の状態マップを作り出すために用いられることができる。
いくつかの実施形態において、構造の初期または「休止」の静電パラメータは、第1に測定される。構造の静電パラメータの「励起」状態は、構造の電荷キャリアを発生する間またはその後に続いて測定される。初期静電パラメータと励起静電パラメータの差は、決定され、RF装置への使用のための構造の適合性を決定するために用いられる。
初期静電パラメータは、構造が「休止」状態の間、すなわち電荷キャリアを発生していない間測定される。静電状態は、構造に光を当てない間に測定される。容量と電位の初期値が測定されると、電荷キャリアは、半導体構造に発生する。電荷キャリアが発生するとすぐに初期、休止状態において測定された静電パラメータは、電荷キャリアを発生する間またはすぐ後に、再び測定される。初期静電パラメータと励起静電パラメータの差は、RF装置の使用のための構造の適合性を評価するために決定される。実施例1及び2に説明されるように、容量または電位の差が小さいことは、構造の電荷捕獲層がよいことを示し、(すなわち、RF装置の適合性がよい)その逆も言える。
上記されたように、電荷捕獲層(CTL)の特性評価は、測定された電圧信号に基づく(すなわち、表面光電圧またはSPV)。評価は、特定の波長のレーザによって引き起こされた少数キャリアの励起後に実行される。レーザの波長は、CTL層を突き抜けるように選択される(波長657nmなど、及び/またはより長い波長)。同じ波長は、データを比較できるように、時間をかけてサンプルを評価するために用いられることができる。また、同じ光注入レベルは、方法を再現性(repeatability)/再現性(reproducibility)があるように固定するために(割り当てられるレーザパ
ワーに関連して)用いられる。
ワーに関連して)用いられる。
SPV信号評価は、従来のSPVツールを用い、少なくとも2つの波長注入を実行する(例えば657nm及び1013nm)。測定されたSPV信号は、ポリシリコンベースのCTLの実際の再結合効率と等しい/比例する。一般にSPV信号が低いと、CTL再結合効率は高い。再結晶化及び/または金属汚染によって引き起こされるポリシリコン層の劣化の場合において、SPV信号は、増加し、CTL層の再結合効率を低く示すことが予期される(図9参照)。
構造は、SPV特性評価の間、接地したプラットフォームに取り付けられる。図9に示されるように、SPVツールは、構造1の前面25のちょうど上に配置された電極35(例えば透明電極)を含む。接地に関する構造の前面25と電極35の間の電位差は、その後測定される。
評価に用いられるSPVツールは、前に測定されたモニタサンプルを用いて校正される。ツールの校正は、分離した製造ラインで異なるツールを用いる層の評価において役に立つ。SPVツール校正は、異なる注入(光励起)条件において、モニタサンプルを測定するためにSPVレーザパワーパラメトリックスキャンを用いる。ツールあたりの異なる固定注入レベルは、同じCTL層SPVツール評価結果を有するために用いられる。図10は、SPVレーザパワー校正に基づく2つのSPVツール校正を表す。
いくつかの実施形態において、(1013nmのような、高抵抗ハンドルウエハバルクにポリシリコン層を通って貫く)長波長SPVレーザの使用は、関連するSPV信号対ハンドルウエハの実際の抵抗率の相関を改善する。ハンドルウエハの抵抗率(CTL層再結合効率とともに)は、著しくRF装置の第2次高調波(HD2)に影響を与える(図11参照)。
一般に、複数の構造のそれぞれの構造は、それぞれの構造の1以上の位置において、それぞれの構造の初期及び励起静電パラメータを測定することによって、(例えば無線周波数装置を作り出すために)構造が不合格とされるか、適合するとされるかを決定するために評価される。それぞれの構造における静電パラメータの差は、半導体が例えば無線周波数装置の使用のためなどに許容できるかを決定するためにベースライン差と比較される。他の実施形態において、構造のバッチの1つの構造は、RF用途の使用においてそのバッチの適合性を決定するために評価されることができる。
構造を評価した後、構造は、さらに例えば構造の無線周波数装置を形成することによってなど処理されることができる。
例えば、無線周波数装置の適合性のために電荷捕獲層を有する構造を評価する方法など構造を評価する従来の方法と比較して、本開示の方法は、いくつかの利点を有する。評価する方法は、RF装置の製造または装置層または構造の表面の追加の構造の製造を含まない。これにより、比較的早く、評価される構造を破壊することなく実行することができる。評価方法は、構造の複数の位置で実行され、静電パラメータのウエハ内変動を考慮するために平均化される。評価方法は、バッチのウエハ間の変動を考慮するために、ウエハのバッチのそれぞれのウエハで実行される。
静電パラメータ(例えば、SPV信号)は、ポリシリコン堆積条件及び基礎のCTL層特性に影響を与える堆積後熱アニールとよく相関する。得られた結果は、RFにおける共通に用いられる第2次高調波(HD2)評価によく相関する。
本開示の評価方法は、一般に早い転換、非破壊で、高解像度であり、CTL層品質をモニタするために任意のプロセスステップの後、サンプルに実行できる。少なくとも2度(a)ポリシリコン堆積後、(b)上部シリコン層が取り除かれた後、ライン最終工程のサンプルにおいて、測定されることができる。
(実施例)
本開示のプロセスは、さらに次の実施例によって説明される。これらの実施例は、限定した意味に見なされるべきでない。
本開示のプロセスは、さらに次の実施例によって説明される。これらの実施例は、限定した意味に見なされるべきでない。
(電荷捕獲層のない構造の電位と容量の差)
電荷捕獲層のない(または効果のないCTL)のSOI構造における電荷キャリアの発生前及び間の電位差は、図2にエネルギバンド図で示される。BOXの正電荷は、高抵抗基板(図2A)の空乏及び反転層を誘導する。電荷キャリアが発生する前の関連するエネルギバンド図は、図2Bに示される。前及び裏面側の(接地された)表面電位の差は、V0である。強烈な光で構造に光を当てることは、フラットバンド状態に向かってBOX基板境界においてエネルギバンドを変える(図2C)高密度の光キャリア(正孔及び電子)を発生する。したがって、この境界における電荷は、再配分され、上部シリコンのエネルギバンドを変える電場の変化を引き起こす。結果として、前及び裏面側の表面の電位差V1は、また、変化し、電荷を反転することができる。V1とV0の間の大きな差は、SOI構造の電荷捕獲層の欠如を示す。
電荷捕獲層のない(または効果のないCTL)のSOI構造における電荷キャリアの発生前及び間の電位差は、図2にエネルギバンド図で示される。BOXの正電荷は、高抵抗基板(図2A)の空乏及び反転層を誘導する。電荷キャリアが発生する前の関連するエネルギバンド図は、図2Bに示される。前及び裏面側の(接地された)表面電位の差は、V0である。強烈な光で構造に光を当てることは、フラットバンド状態に向かってBOX基板境界においてエネルギバンドを変える(図2C)高密度の光キャリア(正孔及び電子)を発生する。したがって、この境界における電荷は、再配分され、上部シリコンのエネルギバンドを変える電場の変化を引き起こす。結果として、前及び裏面側の表面の電位差V1は、また、変化し、電荷を反転することができる。V1とV0の間の大きな差は、SOI構造の電荷捕獲層の欠如を示す。
SOI構造の実効容量は、BOX及び基板の空乏層によって設定される(図2D)。強烈な光で構造に光を当てることは、高密度の光キャリアで空乏領域を満たし、空乏を乗り越える。結果として、実効SOIウエハ容量は、主にBOXによって制御されるものに変更される(図2E)。容量の著しい変化は、SOI構造の電荷捕獲層の欠如を示す。
(電荷捕獲層を備える構造の電位と容量の差)
効率のよい電荷捕獲層を有するSOI構造における電荷キャリアの発生前と間の電位の差は、図3のエネルギバンド図で概略的に示される。BOXの正電荷は、電荷捕獲層(CTL)の負の電荷状態で完全に補償される(図3A)。電荷発生のない関連するエネルギバンド図は、図3Bに示される。基板のエネルギバンドは平坦である。前面と裏面側(接地された)表面電位の差はV0である。強烈な光で構造に光を当てることは、そのミッドギャップエネルギレベルは、本来フェルミレベルに近いため、高抵抗(ライトドープ)半導体のエネルギバンドを著しく変えることができない、高密度の光キャリア(正孔及び電子)を発生する。したがって、この境界の電荷は、ほとんど同じままであり、上部シリコンのエネルギバンドは、相対的に小さく影響される(図3C)。前面と裏面側の表面電位の差V1は、あまり変わらない。V1とV0の間の小さな差は、BOX基板境界におけるSOI構造の効率のよい電荷捕獲を示す。
効率のよい電荷捕獲層を有するSOI構造における電荷キャリアの発生前と間の電位の差は、図3のエネルギバンド図で概略的に示される。BOXの正電荷は、電荷捕獲層(CTL)の負の電荷状態で完全に補償される(図3A)。電荷発生のない関連するエネルギバンド図は、図3Bに示される。基板のエネルギバンドは平坦である。前面と裏面側(接地された)表面電位の差はV0である。強烈な光で構造に光を当てることは、そのミッドギャップエネルギレベルは、本来フェルミレベルに近いため、高抵抗(ライトドープ)半導体のエネルギバンドを著しく変えることができない、高密度の光キャリア(正孔及び電子)を発生する。したがって、この境界の電荷は、ほとんど同じままであり、上部シリコンのエネルギバンドは、相対的に小さく影響される(図3C)。前面と裏面側の表面電位の差V1は、あまり変わらない。V1とV0の間の小さな差は、BOX基板境界におけるSOI構造の効率のよい電荷捕獲を示す。
効率のよい電荷捕獲層を備えるSOI構造の実効容量(図3A)は、BOXのみによって支配される(図3D)。強烈な光で構造に光を当てることは、SOIの半導体要素のバンド構造を著しく変えない高密度の光キャリアでライトドープされた基板を満たす。それゆえ、実効ウエハ容量は、著しく変化せず、さらにBOXに関連する(図3E)。容量の少ない変化は、SOI基板の効率のよい電荷捕獲を示す。
(RF装置用途のバルクウエハの品質の評価)
その表面において電荷捕獲層を有するバルクウエハは、表面光電圧(SPV)ツールで評価された。評価レシピは、(これに限定されるものではないが)、次を含んだ。(a)657nm及び1013nmのSPVレーザ波長(b)測定されたサンプルにおいて最適なレベルを用いるために調整するSPVレーザパワー(c)657nmのレーザにおける光電圧読み取り分析(測定されたサンプルタイプごとに調整された特定のレーザパワーにおける励起)(d)RF HD2及びHD3評価結果に相関する実際のSPV読み取りに基づいて予測されるCTL性能(e)657nmレーザ励起は、浅い半導体ウエハ層を加えてポリシリコン層に制限された貫通深さを維持するように選択された。(f)貫通深さは、シリコンバルクインパクトを避けるように選択された。(シリコンドーピングレベルによって及び金属汚染レベルによってむしろ動作される)(g)サンプル設計は、P型高抵抗基板及び熱酸化物を備えるまたは備えない、CTLポリシリコン層であった。
その表面において電荷捕獲層を有するバルクウエハは、表面光電圧(SPV)ツールで評価された。評価レシピは、(これに限定されるものではないが)、次を含んだ。(a)657nm及び1013nmのSPVレーザ波長(b)測定されたサンプルにおいて最適なレベルを用いるために調整するSPVレーザパワー(c)657nmのレーザにおける光電圧読み取り分析(測定されたサンプルタイプごとに調整された特定のレーザパワーにおける励起)(d)RF HD2及びHD3評価結果に相関する実際のSPV読み取りに基づいて予測されるCTL性能(e)657nmレーザ励起は、浅い半導体ウエハ層を加えてポリシリコン層に制限された貫通深さを維持するように選択された。(f)貫通深さは、シリコンバルクインパクトを避けるように選択された。(シリコンドーピングレベルによって及び金属汚染レベルによってむしろ動作される)(g)サンプル設計は、P型高抵抗基板及び熱酸化物を備えるまたは備えない、CTLポリシリコン層であった。
ポリシリコン堆積後のサンプルにおける評価結果は図4に示される。
(装置用途のためのRFウエハの品質の評価)
電荷捕獲層を有するSOI構造は、表面光電圧(SPV)ツールで評価された。実施例3の評価プロトコルは、P型高抵抗基板+CTLポリシリコン層+BOX+上部Si層であるサンプル設計で用いられた。ポリシリコン堆積後のサンプルにおける評価結果は、図5に示される。
電荷捕獲層を有するSOI構造は、表面光電圧(SPV)ツールで評価された。実施例3の評価プロトコルは、P型高抵抗基板+CTLポリシリコン層+BOX+上部Si層であるサンプル設計で用いられた。ポリシリコン堆積後のサンプルにおける評価結果は、図5に示される。
(図6−8の本開示の実施形態のさらなる例示)
図6:ポリシリコン劣化評価対アニール熱量。SPV信号評価技術が実行された[657nmSPVレーザ励起]。1100℃で5時間累積アニール後完全に下げられる。
図6:ポリシリコン劣化評価対アニール熱量。SPV信号評価技術が実行された[657nmSPVレーザ励起]。1100℃で5時間累積アニール後完全に下げられる。
図7:SPV信号マップパターンオリジン対CVDツール設計及び対Fe汚染レベル。ポリシリコン堆積パターン後のサンプルの場合、CVDツール設計によって決まる。上部Siオンパターンをそなえるサンプルの場合、Fe汚染によって決まる。
図8:RF HD2評価へのSPV信号相関。結果は、特定のCTL SOIサンプル設計及び準備手順に関連する。
本明細書で用いられるように、用語「約」(about)、「実質的に」(substantially)、「本質的に」(essentially)及び「約」(approximately)は、大きさ、濃度、温度またはその他の物理または化学特性または特徴の範囲とともに用いられるとき、例えば、丸め、測定方法または他の統計変動がもたらす変動を含む、特性または特徴の範囲の上限及び/または下限に存在する変動を含むことを意味する。
本開示の要素または本開示の実施形態を導入するとき、冠詞「1つの」(a)、「1つの」(an)、「その」(the)、及び「前記」(said)は、1以上の要素があることを意味する意図がある。用語「備える」(comprising)、「含む」(including)、「含む」(containing)、「有する」(having)は、含められ、記載された要素の他に追加の要素があることができることを意味する意図がある。特定の配向を示す用語の使用(例えば、「上部」(top)、「下部」(bottom)、「側面」(side)など)は、記載の便宜上であって、記載された物品のどのような特定の配向を必要としない。
様々な変更が本開示の範囲から逸脱することなく上記構成及び方法でなされることができ、上記記載に含まれ、添付した図面に示される全ての事物は、説明として解釈され、限定する意図はないと解釈されることを意図する。
Claims (20)
- 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択される、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて無線周波数装置で使用するための前記半導体構造の適合性を決定するために前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 測定された前記静電パラメータは、電荷捕獲層を備えない半導体構造の測定された前記静電パラメータに対して正規化される、請求項1に記載の方法。
- 測定された前記静電パラメータは、前記半導体構造の電荷捕獲効率を評価するためにベースラインパラメータと比較される、請求項1に記載の方法。
- 前記静電パラメータは、前記半導体構造の容量である、請求項1に記載の方法。
- 前記静電パラメータは、電荷キャリアの発生の間に測定される、請求項1に記載の方法。
- 複数の半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
適切であると決定された前記半導体構造にのみ、無線周波数装置を形成するステップと、
によってそれぞれの半導体構造を評価するステップと、を備える、方法。 - 前記半導体構造は、ハンドルウエハ、誘電体層、前記誘電体層と前記ハンドルウエハの間に配置された電荷捕獲層、及びシリコン装置層を備え、
前記誘電体層は、前記シリコン装置層と前記電荷捕獲層の間に配置される、請求項6に記載の方法。 - 前記ハンドルウエハは、少なくとも約1000Ωcmの抵抗率を有する、請求項7に記載の方法。
- 複数の半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために固定注入レベルにおいて、前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
によってそれぞれの半導体構造を評価するステップを備える、方法。 - 前記半導体構造は、少なくとも約1000Ωcmの抵抗率を有するハンドルウエハ、誘電体層、前記誘電体層と前記ハンドルウエハの間に配置された電荷捕獲層、及びシリコン装置層を備え、
前記誘電体層は、前記シリコン装置層と前記電荷捕獲層の間に配置される、請求項9に記載の方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と前記前面におおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択される、測定するステップと、
固定注入レベルにおいて前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである測定するステップと、を備える方法。 - 前記初期静電パラメータと前記励起静電パラメータの差を決定するステップを備える、請求項11に記載の方法。
- 前記差は、前記半導体構造が無線周波数装置の使用に適切であるかどうかを決定するためにベースライン差と比較される、請求項12に記載の方法。
- 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と前記前面におおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、前記半導体構造の前面と電極の間の電位差である、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、を備える方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に光を当てることによって電荷キャリアを発生させた後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、少なくとも約1000Ωcmの抵抗率を有するハンドルウエハ、誘電体層、前記誘電体層と前記ハンドルウエハの間に配置された電荷捕獲層、及びシリコン装置層を備える半導体構造であって、前記誘電体層は、前記シリコン装置層と前記電荷捕獲層の間に配置される、半導体構造を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために2つの異なる波長で、1またはそれ以上のレーザによって前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てるステップと、
前記半導体構造に電荷キャリアを発生するために前記半導体構造に光を当てる間またはその後に、前記半導体構造の静電パラメータを測定するステップであって、前記静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択され、前記静電パラメータは、前記半導体構造の複数の位置において測定される、測定するステップと、
それぞれの位置で、測定された前記静電パラメータに基づいて、状態マップを作り出すステップと、
前記半導体構造の測定された前記静電パラメータに基づいて前記半導体構造の電荷捕獲効率を評価するステップと、
を備える方法。 - 複数の半導体構造の品質を評価するステップを備え、
それぞれの半導体構造は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記初期静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択される、測定するステップと、
前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである測定するステップと、
前記初期静電パラメータと前記励起静電パラメータの差を決定するステップと、
前記半導体構造を評価するために、それぞれの前記半導体構造において前記初期静電パラメータと前記励起静電パラメータの差をベースライン差と比較するステップと、
適切であると決定された半導体構造にのみ無線周波数装置を形成するステップと、
によって評価される、請求項11に記載の方法。 - 半導体構造の品質を評価する方法であって、
前記半導体構造は、前面と、前記前面とおおよそ平行な裏面を有し、電荷捕獲層を備え、
方法は、
前記半導体構造の初期静電パラメータを測定するステップであって、前記初期静電パラメータは、(1)前記半導体構造の容量及び(2)前記半導体構造の前面と電極の間の電位差からなる群から選択された、測定するステップと、
1またはそれ以上のレーザによって2つの異なる波長において、前記半導体構造に光を当てることによって前記半導体構造に電荷キャリアを発生するステップと、
前記半導体構造に電荷キャリアを発生する間またはその後に、前記半導体構造の励起静電パラメータを測定するステップであって、前記励起静電パラメータは、前記初期静電パラメータと同じである、測定するステップと、
を備える方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021107255A JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762457699P | 2017-02-10 | 2017-02-10 | |
US62/457,699 | 2017-02-10 | ||
PCT/US2018/017629 WO2018148549A1 (en) | 2017-02-10 | 2018-02-09 | Methods for assessing semiconductor structures |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021107255A Division JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020506553A JP2020506553A (ja) | 2020-02-27 |
JP2020506553A5 true JP2020506553A5 (ja) | 2021-03-11 |
JP6931708B2 JP6931708B2 (ja) | 2021-09-08 |
Family
ID=61283323
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019542374A Active JP6931708B2 (ja) | 2017-02-10 | 2018-02-09 | 半導体構造を評価する方法 |
JP2021107255A Active JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021107255A Active JP7209776B2 (ja) | 2017-02-10 | 2021-06-29 | 半導体構造を評価する方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US10490464B2 (ja) |
EP (2) | EP3580776B1 (ja) |
JP (2) | JP6931708B2 (ja) |
KR (2) | KR102341157B1 (ja) |
CN (2) | CN110402486B (ja) |
SG (2) | SG11201907141XA (ja) |
TW (2) | TWI727141B (ja) |
WO (1) | WO2018148549A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3126169A1 (fr) * | 2021-08-12 | 2023-02-17 | Stmicroelectronics (Tours) Sas | Procédé de fabrication de composants radiofréquence |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
JPH07106512A (ja) | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
JP3650917B2 (ja) * | 1997-08-29 | 2005-05-25 | 株式会社神戸製鋼所 | 表面光電圧による半導体表面評価方法及び装置 |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
US7057234B2 (en) * | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
WO2006099498A2 (en) | 2005-03-14 | 2006-09-21 | Qc Solutions, Inc. | Semiconductor wafer metrology apparatus and methods |
US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
ATE409350T1 (de) * | 2005-06-03 | 2008-10-15 | Imec Inter Uni Micro Electr | Extraktionsverfahren für die lastverteilung in einem halbleiterbauelement |
US20080036464A1 (en) * | 2006-07-27 | 2008-02-14 | Qc Solutions, Inc. | Probes and methods for semiconductor wafer analysis |
WO2009007164A2 (en) | 2007-05-18 | 2009-01-15 | Interuniversitair Microelektronica Centrum Vzw | Junction-photovoltage method and apparatus for contactless determination of sheet resistance and leakage current of semiconductor |
US7915706B1 (en) | 2007-07-09 | 2011-03-29 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate using passivation |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
KR101164653B1 (ko) * | 2010-09-30 | 2012-07-11 | 주식회사 디알텍 | 방사선 검출기 및 방사선 검출 방법 |
CN103348473B (zh) | 2010-12-24 | 2016-04-06 | 斯兰纳半导体美国股份有限公司 | 用于半导体装置的富陷阱层 |
US9624096B2 (en) * | 2010-12-24 | 2017-04-18 | Qualcomm Incorporated | Forming semiconductor structure with device layers and TRL |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
EP2686878B1 (en) | 2011-03-16 | 2016-05-18 | MEMC Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
US8772059B2 (en) * | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
JP5918948B2 (ja) | 2011-08-31 | 2016-05-18 | グローバルウェーハズ・ジャパン株式会社 | n型シリコンウェハの少数キャリア拡散長測定の前処理方法 |
WO2013148090A2 (en) * | 2012-03-26 | 2013-10-03 | Cypress Semiconductor Corporation | Inline method to monitor ono stack quality |
JP6152348B2 (ja) | 2013-01-11 | 2017-06-21 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 |
US9799772B2 (en) * | 2013-05-29 | 2017-10-24 | Joled Inc. | Thin film transistor device, method for manufacturing same and display device |
FI130149B (en) | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device |
JP6102823B2 (ja) * | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Soi基板の評価方法 |
CN104614657A (zh) * | 2015-01-20 | 2015-05-13 | 上海交通大学 | 一种探测纳米结构表面俘获态密度的方法及装置 |
CN107408532A (zh) | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
JP6696729B2 (ja) * | 2015-03-18 | 2020-05-20 | 株式会社Sumco | 半導体基板の評価方法及び半導体基板の製造方法 |
-
2018
- 2018-02-09 CN CN201880011372.0A patent/CN110402486B/zh active Active
- 2018-02-09 WO PCT/US2018/017629 patent/WO2018148549A1/en unknown
- 2018-02-09 JP JP2019542374A patent/JP6931708B2/ja active Active
- 2018-02-09 KR KR1020197026200A patent/KR102341157B1/ko active IP Right Grant
- 2018-02-09 EP EP18707483.6A patent/EP3580776B1/en active Active
- 2018-02-09 KR KR1020217041125A patent/KR102606738B1/ko active IP Right Grant
- 2018-02-09 TW TW107104823A patent/TWI727141B/zh active
- 2018-02-09 TW TW110111648A patent/TWI739720B/zh active
- 2018-02-09 US US15/893,055 patent/US10490464B2/en active Active
- 2018-02-09 EP EP21163158.5A patent/EP3855478A1/en active Pending
- 2018-02-09 CN CN202311508431.4A patent/CN117558639A/zh active Pending
- 2018-02-09 SG SG11201907141XA patent/SG11201907141XA/en unknown
- 2018-02-09 SG SG10201913357QA patent/SG10201913357QA/en unknown
-
2019
- 2019-10-23 US US16/661,702 patent/US11081407B2/en active Active
-
2021
- 2021-06-29 JP JP2021107255A patent/JP7209776B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508612B2 (en) | Semiconductor on insulator structure comprising a buried high resistivity layer | |
Miyao et al. | Giant Ge-on-insulator formation by Si–Ge mixing-triggered liquid-phase epitaxy | |
US9831115B2 (en) | Process flow for manufacturing semiconductor on insulator structures in parallel | |
JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
US20190027397A1 (en) | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface | |
JP2007042950A (ja) | エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法 | |
JP2020064890A (ja) | SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法 | |
JP7209776B2 (ja) | 半導体構造を評価する方法 | |
JPH0762523A (ja) | エピタキシャルウェーハ | |
JP2020506553A5 (ja) | ||
Rouchier et al. | 150 mm SiC engineered substrates for high-voltage power devices | |
US9780006B2 (en) | Method for evaluating SOI substrate | |
JP3260516B2 (ja) | 貼合せsoiとその製造方法 | |
Shul'pina et al. | X-ray topographic study of defects in Si-based multilayer epitaxial power devices | |
JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
Van Brunt et al. | A comparison of the microwave photoconductivity decay and open-circuit voltage decay lifetime measurement techniques for lifetime-enhanced 4H-SiC epilayers | |
JP5454298B2 (ja) | 半導体基板の製造方法 | |
Yang et al. | Crack induced surface potential variation on Si PV cells | |
dos Anjos et al. | Raman Characterization of SiGe Nanostructures Formed by Rapid Thermal Annealing |