JP3260516B2 - 貼合せｓｏｉとその製造方法 - Google Patents
貼合せｓｏｉとその製造方法Info
- Publication number
- JP3260516B2 JP3260516B2 JP25015593A JP25015593A JP3260516B2 JP 3260516 B2 JP3260516 B2 JP 3260516B2 JP 25015593 A JP25015593 A JP 25015593A JP 25015593 A JP25015593 A JP 25015593A JP 3260516 B2 JP3260516 B2 JP 3260516B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser
- density
- heat treatment
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【産業上の利用分野】この発明は貼合せＳＯＩ（Silico
n On Insulator）とその製造方法に関し、特に貼合せＳ
ＯＩの酸化膜耐圧の改良に関する。
n On Insulator）とその製造方法に関し、特に貼合せＳ
ＯＩの酸化膜耐圧の改良に関する。
【０００２】
【従来の技術】貼合せＳＯＩは従来より図９に示すよう
に、例えば第１のウェハ（活性ウェハ）１６に１μｍ程
度の酸化膜（ＳｉＯ2）１８を形成し、この酸化膜１８
を形成した第１のウェハ（活性ウェハ）１６を第２のウ
ェハ（基板ウェハ）１９上に重ね合わせ、約１１００℃
の熱処理を施して両ウェハ１６，１９を接着し、第１の
ウェハ（活性ウェハ）１６の接着側と反対側の面を所望
の厚さまで研磨などによって除去して、貼合せＳＯＩ１
５に形成していた。除去して残る第１のウェハ（活性ウ
ェハ）１６の厚さ、すなわち活性層１６ａの厚さは、バ
イポーラ素子に適用するときには１〜２μｍ程度であ
る。
に、例えば第１のウェハ（活性ウェハ）１６に１μｍ程
度の酸化膜（ＳｉＯ2）１８を形成し、この酸化膜１８
を形成した第１のウェハ（活性ウェハ）１６を第２のウ
ェハ（基板ウェハ）１９上に重ね合わせ、約１１００℃
の熱処理を施して両ウェハ１６，１９を接着し、第１の
ウェハ（活性ウェハ）１６の接着側と反対側の面を所望
の厚さまで研磨などによって除去して、貼合せＳＯＩ１
５に形成していた。除去して残る第１のウェハ（活性ウ
ェハ）１６の厚さ、すなわち活性層１６ａの厚さは、バ
イポーラ素子に適用するときには１〜２μｍ程度であ
る。
【０００３】
【発明が解決しようとする課題】上記貼合せＳＯＩ１５
の表層には各種のデバイスが組み込まれるが、各デバイ
スが電気的に良好に作動するためには、貼合せＳＯＩの
酸化膜耐圧の値が基準値を越えている必要がある。しか
るに従来よりデバイスの酸化膜耐圧に影響を及ぼす因子
については必ずしも十分に解明されておらず、この結果
組み込んだデバイスの酸化膜耐圧が基準値に達していな
いために不良品とされる貼合せＳＯＩが少なからず存在
し、デバイスの歩留りを悪化させていた。本発明はデバ
イスを組み込んだときの酸化膜耐圧が十分に高く、した
がってデバイスの歩留りを向上することができる貼合せ
ＳＯＩとその製造方法を提供することを目的とする。
の表層には各種のデバイスが組み込まれるが、各デバイ
スが電気的に良好に作動するためには、貼合せＳＯＩの
酸化膜耐圧の値が基準値を越えている必要がある。しか
るに従来よりデバイスの酸化膜耐圧に影響を及ぼす因子
については必ずしも十分に解明されておらず、この結果
組み込んだデバイスの酸化膜耐圧が基準値に達していな
いために不良品とされる貼合せＳＯＩが少なからず存在
し、デバイスの歩留りを悪化させていた。本発明はデバ
イスを組み込んだときの酸化膜耐圧が十分に高く、した
がってデバイスの歩留りを向上することができる貼合せ
ＳＯＩとその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明者は上記目的を達
成するために研究を重ね、半導体ウェハにレーザーを照
射したときの散乱光に着目し、この散乱光を生じさせる
レーザー散乱体が半導体ウェハの表層部に多く存在する
と、酸化膜耐圧が劣化することを見出した。また半導体
ウェハの基板上にエピタキシャル層を成長させたエピタ
キシャルウェハについて上記レーザー散乱体の密度を測
定したところ、レーザー散乱体の密度はエピタキシャル
層の表面側では０となっているものの、基板との界面側
では基板のレーザー散乱体密度を引き継いで成長するこ
とを見出し、こうして本発明を完成するに至った。
成するために研究を重ね、半導体ウェハにレーザーを照
射したときの散乱光に着目し、この散乱光を生じさせる
レーザー散乱体が半導体ウェハの表層部に多く存在する
と、酸化膜耐圧が劣化することを見出した。また半導体
ウェハの基板上にエピタキシャル層を成長させたエピタ
キシャルウェハについて上記レーザー散乱体の密度を測
定したところ、レーザー散乱体の密度はエピタキシャル
層の表面側では０となっているものの、基板との界面側
では基板のレーザー散乱体密度を引き継いで成長するこ
とを見出し、こうして本発明を完成するに至った。
【０００５】 すなわち本発明は、第１のウェハを引上
げ速度が０．６ｍｍ／ｍｉｎ以下のチョクラルスキー法
によって形成し、この第１のウェハ上にエピタキシャル
層を成長させ、この第１のウェハと第２のウェハとの少
なくともいずれか一方に絶縁層を形成し、エピタキシャ
ル層側を接着面として第１のウェハを第２のウェハ上に
重ね合わせて両ウェハを接着し、少なくとも第１のウェ
ハの全部を除去する貼合せＳＯＩの製造方法である。こ
こで、第１のウェハを、チョクラルスキー法によって製
造した後に、１３３０〜１４００℃、０．５Ｈｒ以上の
熱処理を施して形成することもできる。熱処理について
は、Ｈ2雰囲気において１１８０℃以上、３０ｍｉｎ以
上の熱処理を施すこともできる。
げ速度が０．６ｍｍ／ｍｉｎ以下のチョクラルスキー法
によって形成し、この第１のウェハ上にエピタキシャル
層を成長させ、この第１のウェハと第２のウェハとの少
なくともいずれか一方に絶縁層を形成し、エピタキシャ
ル層側を接着面として第１のウェハを第２のウェハ上に
重ね合わせて両ウェハを接着し、少なくとも第１のウェ
ハの全部を除去する貼合せＳＯＩの製造方法である。こ
こで、第１のウェハを、チョクラルスキー法によって製
造した後に、１３３０〜１４００℃、０．５Ｈｒ以上の
熱処理を施して形成することもできる。熱処理について
は、Ｈ2雰囲気において１１８０℃以上、３０ｍｉｎ以
上の熱処理を施すこともできる。
【０００６】
【実施例】以下に本発明の実施例を説明する。引上げ法
すなわちチョクラルスキー法によって単結晶シリコンイ
ンゴットを製造し、これにスライス・ラップ・面取り・
化学研磨の各工程を施してシリコンウェハの試料とし
た。試料の諸元は、直径６インチ、結晶軸＜１００＞、
Ｐ型、ボロンドープ、抵抗率１０〜２０Ωｃｍ、酸素濃
度１２〜１５×１０17ａｔｏｍｓ／ｃｍ3（１９７９年
版アニュアル ブックオブ エーエスティエム スタン
ダーズ［以下の計測値は、この標準に従う］表示）であ
る。この試料についてレーザー散乱体の密度を測定し、
また実際にＭＯＳキャパシターを作成して酸化膜耐圧を
測定した。図１は、上記試料のレーザー散乱体密度を測
定するための装置を示している。シリコンウェハ１の表
面に向けてレーザー発射装置２より波長１．３μｍのレ
ーザー光が垂直に照射され、シリコンウェハの表面又は
内部にこのビームをフォーカスして、ウェハの表面又は
内部の任意に定めた複数のポイントを、ウェハがスライ
ドすることで走査する。ビームが欠陥に当たるとわずか
な位相のずれを生じるが、このずれを検出することで欠
陥を検出する。
すなわちチョクラルスキー法によって単結晶シリコンイ
ンゴットを製造し、これにスライス・ラップ・面取り・
化学研磨の各工程を施してシリコンウェハの試料とし
た。試料の諸元は、直径６インチ、結晶軸＜１００＞、
Ｐ型、ボロンドープ、抵抗率１０〜２０Ωｃｍ、酸素濃
度１２〜１５×１０17ａｔｏｍｓ／ｃｍ3（１９７９年
版アニュアル ブックオブ エーエスティエム スタン
ダーズ［以下の計測値は、この標準に従う］表示）であ
る。この試料についてレーザー散乱体の密度を測定し、
また実際にＭＯＳキャパシターを作成して酸化膜耐圧を
測定した。図１は、上記試料のレーザー散乱体密度を測
定するための装置を示している。シリコンウェハ１の表
面に向けてレーザー発射装置２より波長１．３μｍのレ
ーザー光が垂直に照射され、シリコンウェハの表面又は
内部にこのビームをフォーカスして、ウェハの表面又は
内部の任意に定めた複数のポイントを、ウェハがスライ
ドすることで走査する。ビームが欠陥に当たるとわずか
な位相のずれを生じるが、このずれを検出することで欠
陥を検出する。
【０００７】図２は、シリコンウェハ１の表面近傍（０
〜３μｍ）でのレーザー散乱体の密度と、酸化膜耐圧が
３ＭＶ／ｃｍ以上、８ＭＶ／ｃｍ以下のＢモード不良品
率との関係を示す。同図より明らかなように、レーザー
散乱体密度とＢモード不良品率との間には著しい相関関
係があり、すなわちレーザー散乱体密度が増加するとＢ
モード不良品率が増加することが良く理解される。また
図３はレーザー散乱体の密度と酸化膜耐圧が８ＭＶ／ｃ
ｍ以上のＣモード良品率との関係を示し、同図より明ら
かなように、レーザー散乱体密度が増加するとＣモード
良品率が減少することが理解される。具体的な数値とし
ては、一般的に酸化膜耐圧のＣモード良品率としては９
５％以上が要求されるから、図３よりレーザー散乱体密
度としては約５×１０5個／ｃｍ3以下である必要がある
ことが解る。これは貼合せＳＯＩについても当てはまる
から、結局酸化膜耐圧が十分に高い貼合せＳＯＩとして
は、その活性層のレーザー散乱体密度が５×１０5個／
ｃｍ3以下である必要があることが解る。発明者が調べ
た範囲では、活性層のレーザー散乱体密度が５×１０5
個／ｃｍ3以下である貼合せＳＯＩは、従来存在しなか
った。
〜３μｍ）でのレーザー散乱体の密度と、酸化膜耐圧が
３ＭＶ／ｃｍ以上、８ＭＶ／ｃｍ以下のＢモード不良品
率との関係を示す。同図より明らかなように、レーザー
散乱体密度とＢモード不良品率との間には著しい相関関
係があり、すなわちレーザー散乱体密度が増加するとＢ
モード不良品率が増加することが良く理解される。また
図３はレーザー散乱体の密度と酸化膜耐圧が８ＭＶ／ｃ
ｍ以上のＣモード良品率との関係を示し、同図より明ら
かなように、レーザー散乱体密度が増加するとＣモード
良品率が減少することが理解される。具体的な数値とし
ては、一般的に酸化膜耐圧のＣモード良品率としては９
５％以上が要求されるから、図３よりレーザー散乱体密
度としては約５×１０5個／ｃｍ3以下である必要がある
ことが解る。これは貼合せＳＯＩについても当てはまる
から、結局酸化膜耐圧が十分に高い貼合せＳＯＩとして
は、その活性層のレーザー散乱体密度が５×１０5個／
ｃｍ3以下である必要があることが解る。発明者が調べ
た範囲では、活性層のレーザー散乱体密度が５×１０5
個／ｃｍ3以下である貼合せＳＯＩは、従来存在しなか
った。
【０００８】次に図４は、チョクラルスキー法（ＣＺ
法）によって製造したシリコンウェハの基板上に厚さ１
０μｍ、２０μｍ、３０μｍ、及び６０μｍのエピタキ
シャル層（Ｅｐｉ）を積層したエピタキシャルウェハ
と、浮遊帯域溶融法（ＦＺ法）によって製造したシリコ
ンウェハの基板上に厚さ１０μｍのエピタキシャル層を
積層したエピタキシャルウェハについて、深さ方向のレ
ーザー散乱体密度を測定した結果を示す。先ずチョクラ
ルスキー法によって製造したシリコンウェハの基板上に
エピタキシャル層を積層したエピタキシャルウェハで
は、エピタキシャル層の表面側ではレーザー散乱体密度
は０となっているものの、基板との界面側では、レーザ
ー散乱体密度は基板のレーザー散乱体密度を引き継いで
成長している。すなわちこの実施例では、基板のレーザ
ー散乱体密度はほぼ１×１０6個／ｃｍ3であり、エピタ
キシャル層の基板側の遷移域において、レーザー散乱体
密度は１×１０6個／ｃｍ3から５×１０5個／ｃｍ3に漸
減し、更に０にまで漸減している。図５はこの結果を別
の視点から表わしたものであり、レーザー散乱体密度が
０の範囲、及び５×１０5個／ｃｍ3以下の範囲を示す。
すなわちエピタキシャル層の全域においてレーザー散乱
体密度が０あるいは５×１０5個／ｃｍ3以下となってい
る訳ではないことが解る。以上のレーザー散乱体に関連
する結果は、図１に示した透過散乱法によるものであ
る。これに対して図６は、結晶表面に垂直に波長１．０
６μｍのレーザー光を照射し、照射方向と直交する方向
より散乱光を観測した垂直散乱法と、上記垂直散乱法に
よる結果とを比較したものであり、同図より明らかなよ
うに、垂直散乱法によっても、レーザー散乱体に関連す
る結果は透過散乱法のときと同傾向を示している。ただ
し垂直散乱法では表面散乱光の影響を受けるために、表
面近傍（０〜１０μｍ）の測定が困難となる。そこでウ
ェハ全領域測定可能な透過散乱法による結果を述べたも
のである。
法）によって製造したシリコンウェハの基板上に厚さ１
０μｍ、２０μｍ、３０μｍ、及び６０μｍのエピタキ
シャル層（Ｅｐｉ）を積層したエピタキシャルウェハ
と、浮遊帯域溶融法（ＦＺ法）によって製造したシリコ
ンウェハの基板上に厚さ１０μｍのエピタキシャル層を
積層したエピタキシャルウェハについて、深さ方向のレ
ーザー散乱体密度を測定した結果を示す。先ずチョクラ
ルスキー法によって製造したシリコンウェハの基板上に
エピタキシャル層を積層したエピタキシャルウェハで
は、エピタキシャル層の表面側ではレーザー散乱体密度
は０となっているものの、基板との界面側では、レーザ
ー散乱体密度は基板のレーザー散乱体密度を引き継いで
成長している。すなわちこの実施例では、基板のレーザ
ー散乱体密度はほぼ１×１０6個／ｃｍ3であり、エピタ
キシャル層の基板側の遷移域において、レーザー散乱体
密度は１×１０6個／ｃｍ3から５×１０5個／ｃｍ3に漸
減し、更に０にまで漸減している。図５はこの結果を別
の視点から表わしたものであり、レーザー散乱体密度が
０の範囲、及び５×１０5個／ｃｍ3以下の範囲を示す。
すなわちエピタキシャル層の全域においてレーザー散乱
体密度が０あるいは５×１０5個／ｃｍ3以下となってい
る訳ではないことが解る。以上のレーザー散乱体に関連
する結果は、図１に示した透過散乱法によるものであ
る。これに対して図６は、結晶表面に垂直に波長１．０
６μｍのレーザー光を照射し、照射方向と直交する方向
より散乱光を観測した垂直散乱法と、上記垂直散乱法に
よる結果とを比較したものであり、同図より明らかなよ
うに、垂直散乱法によっても、レーザー散乱体に関連す
る結果は透過散乱法のときと同傾向を示している。ただ
し垂直散乱法では表面散乱光の影響を受けるために、表
面近傍（０〜１０μｍ）の測定が困難となる。そこでウ
ェハ全領域測定可能な透過散乱法による結果を述べたも
のである。
【０００９】次に貼合せＳＯＩの活性層のレーザー散乱
体密度を５×１０5個／ｃｍ3以下にする手段について説
明する。図７は本発明方法の第１実施例を示し、先ず第
１のウェハ６上にエピタキシャル層７を成長させ、この
エピタキシャル層７の上に酸化膜８を形成する。次いで
エピタキシャル層７側を接着面として第１のウェハ６を
第２のウェハ９上に重ね合わせ、１１００℃程度の熱処
理を施して両ウェハ６，９を接着する。次いで第１のウ
ェハ６の接着面の反対側を平面研削と研磨によって薄膜
化し、更に仕上げ研磨を施して第１のウェハ６の全部と
エピタキシャル層７の一部を除去し、こうして貼合せＳ
ＯＩ５に形成する。但し酸化膜８は第２のウェハ９側に
形成することもできるし、エピタキシャル層７を成長さ
せた第１のウェハ６と第２のウェハ９との両方に形成す
ることもできる。また第２のウェハ９としては、チョク
ラルスキー法によって形成したシリコンウェハ、浮遊帯
域溶融法によって形成したシリコンウェハ、石英、セラ
ミックスなどを用いることができる。更に研磨に代えて
エッチングなどを用いることもできる。この貼合せＳＯ
Ｉ５のエピタキシャル層７のレーザー散乱体密度は、酸
化膜８側界面では０となっているものの、第１のウェハ
６側界面に向って漸増し、第１のウェハ６側界面では第
１のウェハ６のレーザー散乱体密度を引き継いでいる。
したがって図５よりレーザー散乱体密度が５×１０5個
／ｃｍ3以下の領域の厚さを求め、その厚さ以下となる
ようにエピタキシャル層７を研磨することにより、エピ
タキシャル層７の全域でレーザー散乱体密度が５×１０
5個／ｃｍ3以下となり、したがって酸化膜耐圧が十分に
高い貼合せＳＯＩ５を得ることができる。
体密度を５×１０5個／ｃｍ3以下にする手段について説
明する。図７は本発明方法の第１実施例を示し、先ず第
１のウェハ６上にエピタキシャル層７を成長させ、この
エピタキシャル層７の上に酸化膜８を形成する。次いで
エピタキシャル層７側を接着面として第１のウェハ６を
第２のウェハ９上に重ね合わせ、１１００℃程度の熱処
理を施して両ウェハ６，９を接着する。次いで第１のウ
ェハ６の接着面の反対側を平面研削と研磨によって薄膜
化し、更に仕上げ研磨を施して第１のウェハ６の全部と
エピタキシャル層７の一部を除去し、こうして貼合せＳ
ＯＩ５に形成する。但し酸化膜８は第２のウェハ９側に
形成することもできるし、エピタキシャル層７を成長さ
せた第１のウェハ６と第２のウェハ９との両方に形成す
ることもできる。また第２のウェハ９としては、チョク
ラルスキー法によって形成したシリコンウェハ、浮遊帯
域溶融法によって形成したシリコンウェハ、石英、セラ
ミックスなどを用いることができる。更に研磨に代えて
エッチングなどを用いることもできる。この貼合せＳＯ
Ｉ５のエピタキシャル層７のレーザー散乱体密度は、酸
化膜８側界面では０となっているものの、第１のウェハ
６側界面に向って漸増し、第１のウェハ６側界面では第
１のウェハ６のレーザー散乱体密度を引き継いでいる。
したがって図５よりレーザー散乱体密度が５×１０5個
／ｃｍ3以下の領域の厚さを求め、その厚さ以下となる
ようにエピタキシャル層７を研磨することにより、エピ
タキシャル層７の全域でレーザー散乱体密度が５×１０
5個／ｃｍ3以下となり、したがって酸化膜耐圧が十分に
高い貼合せＳＯＩ５を得ることができる。
【００１０】次に本発明方法の第２実施例について説明
する。既述のごとくエピタキシャル層のレーザー散乱体
密度は、成長基板のレーザー散乱体密度を引き継いで成
長する。したがって成長基板のレーザー散乱体密度を低
減しておくことにより、エピタキシャル層のレーザー散
乱体密度を低減することができる。図４に示されている
ごとく、浮遊帯域溶融法（ＦＺ法）によって製造したシ
リコンウェハの基板上にエピタキシャル層を積層したエ
ピタキシャルウェハについて見ると、この場合には成長
基板のレーザー散乱体密度が０のために、エピタキシャ
ル層のレーザー散乱体密度も０となっている。したがっ
て図７において、第１のウェハ６を浮遊帯域溶融法によ
って形成することにより、ピタキシャル層７はその全域
でレーザー散乱体密度が５×１０5個／ｃｍ3以下となる
から、酸化膜耐圧が十分に高い貼合せＳＯＩ５を得るこ
とができる。なおこの場合、第１のウェハ６のレーザー
散乱体密度も０であるから、第１のウェハ６の一部だけ
を研磨などによって除去することもできるが、エピタキ
シャル層７を形成した観点から、少なくとも第１のウェ
ハ６の全部を除去することが好ましい。
する。既述のごとくエピタキシャル層のレーザー散乱体
密度は、成長基板のレーザー散乱体密度を引き継いで成
長する。したがって成長基板のレーザー散乱体密度を低
減しておくことにより、エピタキシャル層のレーザー散
乱体密度を低減することができる。図４に示されている
ごとく、浮遊帯域溶融法（ＦＺ法）によって製造したシ
リコンウェハの基板上にエピタキシャル層を積層したエ
ピタキシャルウェハについて見ると、この場合には成長
基板のレーザー散乱体密度が０のために、エピタキシャ
ル層のレーザー散乱体密度も０となっている。したがっ
て図７において、第１のウェハ６を浮遊帯域溶融法によ
って形成することにより、ピタキシャル層７はその全域
でレーザー散乱体密度が５×１０5個／ｃｍ3以下となる
から、酸化膜耐圧が十分に高い貼合せＳＯＩ５を得るこ
とができる。なおこの場合、第１のウェハ６のレーザー
散乱体密度も０であるから、第１のウェハ６の一部だけ
を研磨などによって除去することもできるが、エピタキ
シャル層７を形成した観点から、少なくとも第１のウェ
ハ６の全部を除去することが好ましい。
【００１１】次にエピタキシャル層７を成長させる第１
のウェハ６のレーザー散乱体密度を５×１０5個／ｃｍ3
以下とするための第２の手段について説明する。チョク
ラルスキー法において引上げ速度を０．６ｍｍ／ｍｉｎ
以下で引き上げた直径６インチ、結晶軸＜１００＞、Ｐ
型、ボロンドープ、抵抗率０．０１〜０．０２Ωｃｍ、
酸素濃度１２〜１５×１０17ａｔｏｍｓ／ｃｍ3の結晶
のレーザー散乱体密度は、５×１０5個／ｃｍ3以下であ
り、したがってこの結晶を成長基板としてエピタキシャ
ル成長を行ったエピタキシャル層中のレーザー散乱体密
度も、５×１０5個／ｃｍ3以下であった。したがって少
なくとも第１のウェハ６の全部を除去することにより、
酸化膜耐圧が十分に高い貼合せＳＯＩ５を得ることがで
きる。
のウェハ６のレーザー散乱体密度を５×１０5個／ｃｍ3
以下とするための第２の手段について説明する。チョク
ラルスキー法において引上げ速度を０．６ｍｍ／ｍｉｎ
以下で引き上げた直径６インチ、結晶軸＜１００＞、Ｐ
型、ボロンドープ、抵抗率０．０１〜０．０２Ωｃｍ、
酸素濃度１２〜１５×１０17ａｔｏｍｓ／ｃｍ3の結晶
のレーザー散乱体密度は、５×１０5個／ｃｍ3以下であ
り、したがってこの結晶を成長基板としてエピタキシャ
ル成長を行ったエピタキシャル層中のレーザー散乱体密
度も、５×１０5個／ｃｍ3以下であった。したがって少
なくとも第１のウェハ６の全部を除去することにより、
酸化膜耐圧が十分に高い貼合せＳＯＩ５を得ることがで
きる。
【００１２】次にエピタキシャル層７を成長させる第１
のウェハ６のレーザー散乱体密度を５×１０5個／ｃｍ3
以下とするための第３の手段、すなわちチョクラルスキ
ー法において通常の引上げ速度でシリコン単結晶を製造
した後に熱処理を施す方法について、次に説明する。図
８は熱処理条件を各種変更したときのシリコンウェハ１
の表面近傍（０〜３μｍ）でのレーザー散乱体の密度を
示す。同図に示されるごとく、熱処理を何ら施さないと
きには、この実施例では３×１０6個／ｃｍ3程度のレー
ザー散乱体が存在しており、このレーザー散乱体の密度
は１３００℃程度までの熱処理を施そうとも、また熱処
理時間を長くしてもほとんど変わることがなく、すなわ
ちこのレーザー散乱体は非常に安定であることが解る。
しかしながら熱処理温度を１３３０℃程度以上とする
と、少なくとも０．５Ｈｒの熱処理を施すことにより、
ほぼ完全にレーザー散乱体は消滅している。したがって
シリコンの融点を考慮して、１３３０〜１４００℃、
０．５Ｈｒ以上の熱処理を施すことにより、レーザー散
乱体をほぼ完全に消し去ることができ、この第１のウェ
ハ６上にエピタキシャル層を積層することにより、酸化
膜耐圧が十分に高い貼合せＳＯＩ５を得ることができ
る。発明者が行った実施例として、チョクラルスキー法
において通常の引上げ速度で成長させた直径６インチ、
結晶軸＜１００＞、Ｎ型、アンチモンドープ、抵抗率
０．０１〜０．０２Ωｃｍ、酸素濃度１３〜１６×１０
17ａｔｏｍｓ／ｃｍ3の結晶について、上記１３３０〜
１４００℃、０．５Ｈｒ以上の熱処理を施し、エピタキ
シャル成長を行っても、エピタキシャル層中のレーザー
散乱体密度は、５×１０5個／ｃｍ3以下であった。
のウェハ６のレーザー散乱体密度を５×１０5個／ｃｍ3
以下とするための第３の手段、すなわちチョクラルスキ
ー法において通常の引上げ速度でシリコン単結晶を製造
した後に熱処理を施す方法について、次に説明する。図
８は熱処理条件を各種変更したときのシリコンウェハ１
の表面近傍（０〜３μｍ）でのレーザー散乱体の密度を
示す。同図に示されるごとく、熱処理を何ら施さないと
きには、この実施例では３×１０6個／ｃｍ3程度のレー
ザー散乱体が存在しており、このレーザー散乱体の密度
は１３００℃程度までの熱処理を施そうとも、また熱処
理時間を長くしてもほとんど変わることがなく、すなわ
ちこのレーザー散乱体は非常に安定であることが解る。
しかしながら熱処理温度を１３３０℃程度以上とする
と、少なくとも０．５Ｈｒの熱処理を施すことにより、
ほぼ完全にレーザー散乱体は消滅している。したがって
シリコンの融点を考慮して、１３３０〜１４００℃、
０．５Ｈｒ以上の熱処理を施すことにより、レーザー散
乱体をほぼ完全に消し去ることができ、この第１のウェ
ハ６上にエピタキシャル層を積層することにより、酸化
膜耐圧が十分に高い貼合せＳＯＩ５を得ることができ
る。発明者が行った実施例として、チョクラルスキー法
において通常の引上げ速度で成長させた直径６インチ、
結晶軸＜１００＞、Ｎ型、アンチモンドープ、抵抗率
０．０１〜０．０２Ωｃｍ、酸素濃度１３〜１６×１０
17ａｔｏｍｓ／ｃｍ3の結晶について、上記１３３０〜
１４００℃、０．５Ｈｒ以上の熱処理を施し、エピタキ
シャル成長を行っても、エピタキシャル層中のレーザー
散乱体密度は、５×１０5個／ｃｍ3以下であった。
【００１３】なおシリコンインゴットからシリコンウェ
ハへの加工と、１３３０〜１４００℃、０．５Ｈｒ以上
の熱処理との間には特に関係はないから、本実施例のよ
うにシリコンウェハに加工した後に熱処理を行うことが
出来るほか、シリコンインゴットのままで熱処理を施
し、しかる後にシリコンウェハに加工することも出来
る。また熱処理を行う装置については、熱処理専用の装
置を用いることが出来るほか、引き上げ装置自体を熱処
理炉として用いることができ、この方法はシリコンイン
ゴットのままで熱処理を施すときに特に効果的である。
また上記実施例では熱処理を不活性ガス、具体的にはＡ
ｒガス雰囲気下で行ったものであるが、Ｈ2雰囲気下で
行うこともでき、このときには１１８０℃以上、３０ｍ
ｉｎ以上の熱処理を施すことにより、例えば１２００
℃、６０ｍｉｎの熱処理を施すことにより、ほぼ完全に
レーザー散乱体を消滅させることができる。
ハへの加工と、１３３０〜１４００℃、０．５Ｈｒ以上
の熱処理との間には特に関係はないから、本実施例のよ
うにシリコンウェハに加工した後に熱処理を行うことが
出来るほか、シリコンインゴットのままで熱処理を施
し、しかる後にシリコンウェハに加工することも出来
る。また熱処理を行う装置については、熱処理専用の装
置を用いることが出来るほか、引き上げ装置自体を熱処
理炉として用いることができ、この方法はシリコンイン
ゴットのままで熱処理を施すときに特に効果的である。
また上記実施例では熱処理を不活性ガス、具体的にはＡ
ｒガス雰囲気下で行ったものであるが、Ｈ2雰囲気下で
行うこともでき、このときには１１８０℃以上、３０ｍ
ｉｎ以上の熱処理を施すことにより、例えば１２００
℃、６０ｍｉｎの熱処理を施すことにより、ほぼ完全に
レーザー散乱体を消滅させることができる。
【００１４】
【発明の効果】本発明によれば、酸化膜耐圧が十分に高
く、したがってデバイスの歩留りが良好な貼合せＳＯＩ
と、その製造方法を得ることができる。
く、したがってデバイスの歩留りが良好な貼合せＳＯＩ
と、その製造方法を得ることができる。
【図１】レーザー散乱体密度の測定手法を示す図
【図２】レーザー散乱体密度とＢモード不良品率との関
係を示す図
係を示す図
【図３】同じくＣモード良品率との関係を示す図
【図４】エピタキシャルウェハの深さ方向のレーザー散
乱体密度を示す図
乱体密度を示す図
【図５】エピタキシャル層の厚さに対する低欠陥領域と
遷移域を示す図
遷移域を示す図
【図６】垂直散乱法および透過散乱法によるエピタキシ
ャルウェハのレーザー散乱体深さ方向分布を示す図
ャルウェハのレーザー散乱体深さ方向分布を示す図
【図７】本発明方法の一実施例を示す工程図
【図８】熱処理温度とレーザー散乱体密度との関係を示
す図
す図
【図９】従来の貼合せＳＯＩの製造方法を示す工程図
１…シリコンウェハ ２…レーザー発射装置 ５
…貼合せＳＯＩ ６…第１のウェハ ７…エピタキシャル層 ８
…酸化膜 ９…第２のウェハ
…貼合せＳＯＩ ６…第１のウェハ ７…エピタキシャル層 ８
…酸化膜 ９…第２のウェハ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−6883（ＪＰ，Ａ) 特開 平４−294540（ＪＰ，Ａ) 特開 平４−167433（ＪＰ，Ａ) 特開 昭61−226932（ＪＰ，Ａ) 特開 昭62−181421（ＪＰ，Ａ) 特開 平５−97568（ＪＰ，Ａ) Ｊ．Ａ．Ｒｏｓｓｉ，ｅｔ．ａ ｌ．，”Ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ ｒｅｄｕｃｔｉｏｎ ｉｎ ｅｐｉｔ ａｘｉａｌ ｓｉｌｉｃｏｎ”，Ｊ．Ａ ｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．58，Ｎ ｏ．５，ｐｐ．1798−1802 (58)調査した分野(Int.Cl.7，ＤＢ名) C30B 1/00 - 35/00 H01L 21/02 H01L 21/208 H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 27/12
Claims (3)
- 【請求項１】 第１のウェハを引上げ速度が０．６ｍｍ
／ｍｉｎ以下のチョクラルスキー法によって形成し、こ
の第１のウェハ上にエピタキシャル層を成長させ、この
第１のウェハと第２のウェハとの少なくともいずれか一
方に絶縁層を形成し、前記エピタキシャル層側を接着面
として第１のウェハを第２のウェハ上に重ね合わせて両
ウェハを接着し、少なくとも前記第１のウェハの全部を
除去する貼合せＳＯＩの製造方法。 - 【請求項２】 前記第１のウェハを、チョクラルスキー
法によって製造した後に、１３３０〜１４００℃、０．
５Ｈｒ以上の熱処理を施して形成する請求項１記載の貼
合せＳＯＩの製造方法。 - 【請求項３】 前記熱処理に代えて、Ｈ2雰囲気におい
て１１８０℃以上、３０ｍｉｎ以上の熱処理を施す請求
項２記載の貼合せＳＯＩの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25015593A JP3260516B2 (ja) | 1993-09-09 | 1993-09-09 | 貼合せｓｏｉとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25015593A JP3260516B2 (ja) | 1993-09-09 | 1993-09-09 | 貼合せｓｏｉとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786540A JPH0786540A (ja) | 1995-03-31 |
| JP3260516B2 true JP3260516B2 (ja) | 2002-02-25 |
Family
ID=17203646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25015593A Expired - Lifetime JP3260516B2 (ja) | 1993-09-09 | 1993-09-09 | 貼合せｓｏｉとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260516B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
| EP0984483B1 (en) * | 1998-09-04 | 2006-04-05 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
-
1993
- 1993-09-09 JP JP25015593A patent/JP3260516B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｊ．Ａ．Ｒｏｓｓｉ，ｅｔ．ａｌ．，"Ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ ｒｅｄｕｃｔｉｏｎ ｉｎ ｅｐｉｔａｘｉａｌ ｓｉｌｉｃｏｎ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５８，Ｎｏ．５，ｐｐ．１７９８−１８０２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786540A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6478883B1 (en) | Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them | |
| JP2000030995A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3274246B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
| JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| KR102001326B1 (ko) | 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법 | |
| US20100052103A1 (en) | Silicon wafer and method for producing the same | |
| JP5183874B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3260516B2 (ja) | 貼合せｓｏｉとその製造方法 | |
| JP4869544B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
| JP3412531B2 (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JP5730688B2 (ja) | シリコン基板の製造方法 | |
| JP2007311672A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2021163779A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP3621290B2 (ja) | パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP4154891B2 (ja) | シリコン単結晶の製造方法 | |
| US8460463B2 (en) | Silicon wafer and method for producing the same | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JP2004099415A (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 | |
| JPH0786539A (ja) | 貼合せ半導体ウェハとその製造方法 | |
| JP2000277404A (ja) | シリコンウェーハ | |
| EP1138809A1 (en) | Silicon wafer and method for manufacturing the same | |
| JP7380179B2 (ja) | 多層ｓｏｉウェーハ及びその製造方法並びにｘ線検出センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 12 |