CN113690307B - 一种具有三叠层栅介质结构的金刚石场效应晶体管 - Google Patents

一种具有三叠层栅介质结构的金刚石场效应晶体管 Download PDF

Info

Publication number
CN113690307B
CN113690307B CN202110960834.7A CN202110960834A CN113690307B CN 113690307 B CN113690307 B CN 113690307B CN 202110960834 A CN202110960834 A CN 202110960834A CN 113690307 B CN113690307 B CN 113690307B
Authority
CN
China
Prior art keywords
dielectric layer
diamond
field effect
effect transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110960834.7A
Other languages
English (en)
Other versions
CN113690307A (zh
Inventor
徐跃杭
陈志豪
延波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110960834.7A priority Critical patent/CN113690307B/zh
Publication of CN113690307A publication Critical patent/CN113690307A/zh
Application granted granted Critical
Publication of CN113690307B publication Critical patent/CN113690307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/044Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种具有三叠层栅介质结构的金刚石场效应晶体管,属于金刚石场效应晶体管技术领域。该场效应晶体管创新性地采用底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层的三叠层栅介质结构,能够有效降低栅介质导致的陷阱效应,稳定地提高空穴载流子浓度和输出电流密度,同时具有较好的耐压特性,并且能有效防止高功函数氧化物直接接触空气和大电流直接流经高功函数氧化物而导致的器件失效。

Description

一种具有三叠层栅介质结构的金刚石场效应晶体管
技术领域
本发明属于金刚石场效应晶体管技术领域,具体涉及一种具有三叠层栅介质结构的金刚石场效应晶体管。
背景技术
金刚石材料具有高热导率、高击穿电压、高载流子迁移率等优势,在微波功率器件应用方面很大的潜力,受到广大学者的关注。目前,由于掺杂的金刚石场效应晶体管的激活能过高,导致载流子浓度较低,严重限制了其在微波功率器件方面的应用;而采用氢终端结构的金刚石场效应晶体管能在金刚石表面产生导电性良好的导电沟道,极大地推进了金刚石场效应晶体管的发展。氢终端结构是通过氢等离子体处理金刚石表面以形成碳氢化学键,当在氢终端金刚石表面制备栅介质(如Al2O3、MoO3、V2O5等)时,会发生“转移掺杂”效应,即这些栅介质起到受主的作用,使得金刚石内部的电子转移到这些栅介质中,从而在金刚石下表面产生具有良好导电性的二维空穴气。
目前金刚石场效应晶体管采用的栅介质材料各有利弊,如采用Al2O3作为栅介质,其优势是具有较好的栅控能力,较高的击穿电压等,但空穴载流子浓度不高,一般处于1×1012cm–2到1×1013cm–2的水平,因此导致电流密度低;而采用高功函数氧化物(如MoO3、V2O5等)的金刚石器件具有较高的空穴载流子浓度,最高可达1×1014cm–2,从而具有较低的方阻,理论上可以实现较高的输出电流密度,但该类栅介质的缺陷较多,耐压特性差,在与空气接触或电流流经该类栅介质时会改变其氧化态以及降低电子亲和能,使得空穴载流子浓度降低,因此实际制备的器件的输出电流密度都不高;而采用NO2气体吸附处理氢终端金刚石表面,同样可以使空穴载流子浓度最高达1×1014cm–2,但NO2具有的强氧化性使得氢终端被逐渐氧化,降低器件的可靠性,最终可能导致器件失效。由于以上原因,金刚石场效应晶体管的输出电流密度普遍不高,导致输出功率密度仍处于一个较低的水平。
因此如何提高金刚石场效应晶体管的输出电流密度进而提高输出功率密度成为了研究重点。
发明内容
针对背景技术所存在的问题,本发明的目的在于提供一种具有三叠层栅介质结构的金刚石场效应晶体管。该场效应晶体管创新性地采用底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层的三叠层栅介质结构,能够有效降低栅介质导致的陷阱效应,稳定地提高空穴载流子浓度和输出电流密度,同时具有较好的耐压特性,并且能有效防止高功函数氧化物直接接触空气和大电流直接流经高功函数氧化物而导致的器件失效。
为实现上述目的,本发明的技术方案如下:
一种具有三叠层栅介质结构的金刚石场效应晶体管,包括:具有氢终端的金刚石衬底、栅介质层、源电极、漏电极、栅电极和钝化层,所述具有氢终端的金刚石衬底表面的两端分别设置所述源电极和漏电极,所述源电极和漏电极之间设置所述栅电极,所述栅电极与衬底之间设置栅介质层,其特征在于,所述栅介质层包括底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层,从下至上依次设置于氢终端的金刚石衬底层表面,所述栅介质层两侧均设置钝化层,所述钝化层分别与源电极和漏电极接触,所述底部低陷阱密度介质层的陷阱密度比中部高功函数氧化物介质层的陷阱密度低。
进一步地,所述底部低陷阱密度介质层材料优选为h-BN、Al2O3、CaF2、SiO2等,厚度为0.5nm-100nm,该层厚度不可太薄,否则无法起到隔离的作用;也不可太厚,否则将降低中部高功函数氧化物介质层的“转移掺杂”效应,从而降低空穴浓度,同时导致栅控能力下降。
进一步地,所述衬底材料可采用任意晶向的单晶或者多晶金刚石材料,厚度为100nm-1cm。
进一步地,所述中部高功函数氧化物介质层材料优选为MoO3、V2O5、WO3、ReO3等,厚度为1nm-100nm,该层厚度不可太薄,否则难以起到“转移掺杂”的效果;也不可太厚,否则将会降低栅控能力、增大栅泄漏电流。
进一步地,所述顶部介质层材料为宽禁带介质材料或高介电常数介质材料,厚度为1nm-1μm,该层厚度不可太薄,否则无法有效保护中部高功函数氧化物介质层,同时无法有效提高栅介质的耐压特性;也不可太厚,否则会降低栅控能力。
进一步地,所述宽禁带介质材料优选为Al2O3、SiO2、CaF2、h-BN等,高介电常数介质材料优选为Al2O3、HfO2、ZrO2等。
进一步地,所述钝化层为任意介质材料,优选为Al2O3、CaF2、h-BN、SiO2、HfO2、Zr O2中的一种或多种,厚度为1nm-1μm。
一种具有三叠层栅介质结构的金刚石场效应晶体管的制备方法,包括以下步骤:
步骤1.制备具有导电沟道的金刚石衬底,具体过程为:将通过微波等离子体化学气相沉积(MPCVD)方法生长的单晶或多晶金刚石衬底暴露于反应室中的氢等离子体中,以在金刚石衬底表面形成碳氢化学键,即氢终端,接着在氢气气氛下冷却至室温,之后放置在空气中以形成导电沟道;
步骤2.在金刚石衬底的导电沟道一侧的表面用电子束蒸镀蒸镀一层金膜形成欧姆接触,然后旋涂光刻胶,利用光刻和KI溶液形成源极和漏极图案;
步骤3.在步骤2得到的源极和漏极图案之间的区域制备栅介质层和钝化层,然后在栅介质层上面制备栅金属电极;
步骤4.通过剥离工艺得到三叠层栅介质和栅金属电极形成的完整栅极结构;
步骤5.通过原子层沉积ALD或者热蒸发等生长方式继续生长钝化层材料,之后进行光刻、刻蚀源极、漏极和栅极上多余的钝化层,露出金属电极,采用电子束蒸镀的方法加厚各个电极,完成器件的制备。
进一步地,步骤1中在空气中放置时间为1~3h。
进一步地,步骤3中制备栅介质层的具体过程为:若底部低陷阱密度介质层采用h-BN,则通过干法转移的方法将h-BN转移到氢终端金刚石表面,此时h-BN也作为部分钝化层;若底部低陷阱密度介质层采用除h-BN以外的其它材料,则可以采用原子层沉积ALD方法在氢终端金刚石表面生长;中部高功函数氧化物层采用热蒸发方法生长;顶部介质层采用原子层沉积ALD方法生长。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
本发明提供一种提高输出电流密度的三叠层栅介质结构的金刚石场效应晶体管,通过在栅电极和金刚石衬底层之间设置三叠层栅介质层,即采用陷阱密度更低的材料作为底部低陷阱密度介质层,该层作为衬底和中部高功函数氧化物介质层的隔离层,减小了陷阱效应,同时有效降低大电流直接流经高功函数氧化物而导致的失效问题;采用中部高功函数氧化物介质层提高了栅极下方的空穴浓度,从而使得输出电流密度增加;采用顶部介质层保护高功函数氧化物介质层,有效防止高功函数氧化物介质层直接接触空气而失效,同时提高栅介质的耐压特性。采用本发明三叠层栅介质结构制备的金刚石场效应晶体管,当栅极偏置在-8V时,最大输出电流密度约为-347mA/mm。
附图说明
图1为本发明h-BN/MoO3/Al2O3三叠层栅介质结构的金刚石场效应晶体管结构示意图。
图2是本发明实施例1的h-BN/MoO3/Al2O3三叠层栅介质结构的金刚石场效应晶体管的制作工艺流程示意图。
图3为本发明实施例1金刚石场效应晶体管仿真直流I-V特性曲线图。
图4为对比例1栅介质为Al2O3结构的金刚石场效应晶体管示意图。
图5为对比例2栅介质为MoO3结构的金刚石场效应晶体管示意图。
图6为对比例1栅介质为Al2O3结构的金刚石场效应晶体管仿真直流I-V特性曲线图。
图7为对比例2栅介质为MoO3结构的金刚石场效应晶体管仿真直流I-V特性曲线图。
图8为实施例1、对比例1和对比例2的金刚石场效应晶体管的栅泄漏电流与相应栅极偏置的变化关系图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合实施方式和附图,对本发明作进一步地详细描述。
一种具有三叠层栅介质结构的金刚石场效应晶体管,其结构示意图如图1所示,包括:具有氢终端的金刚石衬底、栅介质层、源电极、漏电极、栅电极和钝化层,所述具有氢终端的金刚石衬底表面的两端分别设置所述源电极和漏电极,所述源电极和漏电极之间设置所述栅电极,所述栅电极与衬底之间设置栅介质层,其特征在于,所述栅介质层包括底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层,从下至上依次设置于氢终端的金刚石衬底层表面,所述栅介质层两侧均设置所述钝化层,所述钝化层分别与源电极和漏电极接触,所述底部低陷阱密度介质层的陷阱密度比中部高功函数氧化物介质层的陷阱密度低。
实施例1
一种具有h-BN/MoO3/Al2O3三叠层栅介质结构的金刚石场效应晶体管的制备方法,其流程示意图如图2所示,包括以下步骤:
步骤1:将通过微波等离子体化学气相沉积MPCVD方法生长得到的单晶金刚石衬底暴露于反应室中的氢等离子体中,在700℃下用氢等离子体处理30分钟,形成氢终端,然后在H2气氛中冷却至室温,接着放在空气中形成导电沟道,如图2(a);
步骤2:在金刚石具有导电沟道一侧的表面利用电子束蒸镀生长一层50nm的金膜以形成欧姆接触,然后旋涂光刻胶,通过光刻和KI溶液腐蚀,形成源极和漏极图案,如图2(b);
步骤3:采用干法转移将2nm厚的h-BN转移到源极和漏极之间的氢终端金刚石表面,既作为栅介质,同时又作为部分钝化层,如图2(c);
步骤4:通过光刻、显影,在栅窗口热蒸发一层5nm厚的中部高功函数氧化物MoO3;然后利用原子层沉积ALD方法继续生长18nm厚的顶部介质层Al2O3,同时将源极和漏极完全覆盖,生长温度为300℃,前驱体分别为三甲基铝(TMA)和H2O,其中TMA作为铝源,H2O作为氧化剂,在生长过程中以脉冲的方式交替通入H2O和TMA,TMA和H2O的脉冲时间都为0.4s,吹扫时间分别为5s和7s,结果如图2(d);
步骤5:利用电子束蒸镀的方法在顶部介质层上生长栅金属,通过剥离工艺得到三叠层栅介质和栅金属形成的完整栅极结构,结果如图2(e);
步骤6:采用ALD方法继续沉积Al2O3钝化层以加厚钝化层的厚度,之后进行光刻、刻蚀源极、漏极和栅极上多余的钝化层,露出金属电极,采用电子束蒸镀的方法加厚各个电极至500nm,完成器件的制备,结果如图2(f)。
本实施例制备的金刚石场效应晶体管仿真直流I-V特性曲线图如图3所示。
对比例1
一种栅介质为Al2O3结构的金刚石场效应晶体管的制备方法,包括以下步骤:
步骤1:将通过微波等离子体化学气相沉积MPCVD方法生长得到的单晶金刚石衬底暴露于反应室中的氢等离子体中,在700℃下用氢等离子体处理30分钟,形成氢终端,然后在H2气氛中冷却至室温,接着放在空气中形成导电沟道;
步骤2:在氢终端金刚石表面利用电子束蒸镀生长一层50nm的金膜已形成欧姆接触,然后旋涂光刻胶,通过光刻和KI溶液腐蚀,形成源极和漏极图案;
步骤3:利用原子层沉积ALD方法沉积25nm厚的Al2O3,作为栅介质和钝化层,同时将源极、漏极完全覆盖,生长温度为300℃,前驱体分别为三甲基铝(TMA)和H2O,其中TMA作为铝源,H2O作为氧化剂,在生长过程中以脉冲的方式交替通入H2O和TMA,TMA和H2O的脉冲时间都为0.4s,吹扫时间分别为5s和7s;
步骤4:利用电子束蒸镀的方法在顶部介质层上生长栅金属铝,通过剥离工艺得到Al2O3栅介质和栅金属铝形成的完整栅电极结构。
步骤5:采用ALD方法继续沉积Al2O3以加厚钝化层的厚度,之后进行光刻、刻蚀源极、漏极和栅极上多余的钝化层,露出金属电极,采用电子束蒸镀的方法加厚各个电极,即可制备得到所需的栅介质为Al2O3结构的金刚石场效应晶体管,其结构示意图如图4所示。
本对比例制备的金刚石场效应晶体管仿真所得的直流I-V特性曲线图如图6所示。
对比例2
一种栅介质为MoO3结构的金刚石场效应晶体管的制备方法,包括以下步骤:
步骤1:将通过微波等离子体化学气相沉积MPCVD方法生长得到的单晶金刚石衬底暴露于反应室中的氢等离子体中,在700℃下用氢等离子体处理30分钟,形成氢终端,然后在H2气氛中冷却至室温,接着放在空气中形成导电沟道;
步骤2:在氢终端金刚石表面利用电子束蒸镀生长一层50nm的金膜已形成欧姆接触。接着旋涂光刻胶,通过光刻和KI溶液腐蚀,形成源极和漏极图案;
步骤3:在源极和漏极之间的氢终端金刚石表面热蒸发一层25nm厚的高功函数氧化物MoO3,作为栅介质和钝化层,同时将源极、漏极和栅极完全覆盖;
步骤4:利用电子束蒸镀的方法在MoO3介质层表面生长金属铝,通过剥离工艺得到Mo O3栅介质和栅金属电极形成的完整栅极结构;
步骤5:采用热蒸发方法继续蒸发MoO3以加厚钝化层的厚度,之后进行光刻、刻蚀源极、漏极和栅极上多余的钝化层,露出金属电极,采用电子束蒸镀的方法加厚各个电极,即可制备得到所需的栅介质为MoO3结构的金刚石场效应晶体管,其结构示意图如图5所示。
本对比例制备的金刚石场效应晶体管仿真所得的直流I-V特性曲线图如图7所示。
图3为本发明实施例1金刚石场效应晶体管仿真直流I-V特性曲线图。从图3中可以看出,当栅极偏置在-8V时,最大输出电流密度约为-347mA/mm。图6为对比例1栅介质为Al2O3结构的金刚石场效应晶体管仿真直流I-V特性曲线图。从图6中可以看出,当栅极偏置在-9V时,最大输出电流密度约为-281mA/mm。图7为对比例2栅介质为MoO3结构的金刚石场效应晶体管仿真直流I-V特性曲线图。从图7中可以看出,当栅极偏置在-4V时,最大输出电流密度约为-229mA/mm。从这三幅图对比可以看出,具有三叠层栅介质结构的金刚石场效应晶体管相比栅介质为Al2O3结构的金刚石场效应晶体管和栅介质为MoO3结构的金刚石场效应晶体管分别提高了23.5%和51.5%,且其他栅压偏置下的输出电流密度均有明显提升。与栅介质为Al2O3结构的金刚石场效应晶体管相比,三叠层栅介质结构的金刚石场效应晶体管输出电流密度提高的原因是采用陷阱密度更低的h-BN作为底部低陷阱密度介质层及钝化层,作为隔离层,减小了陷阱效应,且采用中部高功函数氧化物介质层提高了栅下方的空穴浓度,从而使得输出电流密度增加;与栅介质为MoO3结构的金刚石场效应晶体管相比,三叠层栅介质结构的金刚石场效应晶体管输出电流密度提高的原因是采用陷阱密度更低的h-BN作为底部低陷阱密度介质层及钝化层,作为隔离层,减小了陷阱效应,有效地防止了沟道电流流经MoO3导致MoO3失效而带来的空穴浓度下降的问题,且栅介质耐压能力增强,能工作在更大栅极偏置,从而提高了输出电流密度。
图8为实施例1、对比例1和对比例2的金刚石场效应晶体管的栅泄漏电流与相应栅极偏置的变化关系图。规定当栅泄漏电流密度超过1×10-3mA/mm时,栅泄漏严重。从图8中可以看出,栅介质为Al2O3结构的金刚石场效应晶体管的栅极最大偏置约为-9.4V,栅介质为MoO3结构的金刚石场效应晶体管的栅极最大偏置约为-4.3V,三叠层栅介质结构的金刚石场效应晶体管的栅极最大偏置约为-8.2V,由此可知,采用三叠层栅介质结构的金刚石场效应晶体管的耐压特性相比栅介质为MoO3结构的金刚石场效应晶体管有明显提高,且和栅介质为Al2O3结构的金刚石场效应晶体管接近,这是由于三叠层栅介质结构的金刚石场效应晶体管的栅介质主要由宽禁带的h-BN和Al2O3组成,提高了栅介质的耐压特性。根据三种不同结构所能承受的最大栅极偏置。
以上所述,仅为本发明的具体实施方式,本说明书中所公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以任何方式组合。

Claims (9)

1.一种具有三叠层栅介质结构的金刚石场效应晶体管,包括具有氢终端的金刚石衬底、栅介质层、源电极、漏电极、栅电极和钝化层,所述具有氢终端的金刚石衬底表面的两端分别设置所述源电极和漏电极,所述源电极和漏电极之间设置所述栅电极,所述栅电极与衬底之间设置栅介质层,其特征在于,所述栅介质层包括底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层,从下至上依次设置于氢终端的金刚石衬底层表面,所述栅介质层两侧均设置钝化层,所述钝化层分别与源电极和漏电极接触,所述底部低陷阱密度介质层的陷阱密度比中部高功函数氧化物介质层的陷阱密度低;所述中部高功函数氧化物介质层材料为MoO3、V2O5、WO3或ReO3
2.如权利要求1所述的金刚石场效应晶体管,其特征在于,所述底部低陷阱密度介质层材料为h-BN、Al2O3、CaF2或SiO2,厚度为0.5nm-100nm。
3.如权利要求1所述的金刚石场效应晶体管,其特征在于,所述衬底材料采用任意晶向的单晶或者多晶金刚石,厚度为100nm-1cm。
4.如权利要求1所述的金刚石场效应晶体管,其特征在于,所述中部高功函数氧化物介质层材料的厚度为1nm-100nm。
5.如权利要求1所述的金刚石场效应晶体管,其特征在于,所述顶部介质层材料为宽禁带介质材料或高介电常数介质材料,厚度为1nm-1μm;所述宽禁带介质材料为Al2O3、SiO2、CaF2或h-BN;高介电常数介质材料为Al2O3、HfO2或ZrO2
6.如权利要求1所述的金刚石场效应晶体管,其特征在于,所述钝化层材料为Al2O3、CaF2、h-BN、SiO2、HfO2和ZrO2中的一种或多种,厚度为1nm-1μm。
7.一种具有三叠层栅介质结构的金刚石场效应晶体管的制备方法,其特征在于,包括以下步骤:
步骤1.制备具有导电沟道的金刚石衬底,具体过程为:将通过微波等离子体化学气相沉积方法生长的金刚石衬底放置于氢等离子体中,以在金刚石衬底表面形成碳氢化学键,在氢气气氛下冷却至室温,之后放置在空气中以形成导电沟道;
步骤2.在步骤1制备金刚石衬底的导电沟道一侧的表面用电子束蒸镀蒸镀金膜形成欧姆接触,然后光刻形成源极和漏极图案;
步骤3.在步骤2得到的源极和漏极图案之间的区域制备栅介质层和钝化层,然后在栅介质层表面制备栅金属电极;所述栅介质层包括底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层,从下至上依次设置于氢终端的金刚石衬底层表面,所述栅介质层两侧均设置钝化层,所述钝化层分别与源电极和漏电极接触,所述底部低陷阱密度介质层的陷阱密度比中部高功函数氧化物介质层的陷阱密度低;所述中部高功函数氧化物介质层材料为MoO3、V2O5、WO3或ReO3
步骤4.通过剥离工艺得到三叠层栅介质层和栅金属电极形成的完整栅极结构;
步骤5.继续生长钝化层材料,之后采用光刻和刻蚀去除源极、漏极和栅极上多余的钝化层,露出金属电极,再对电极进行加厚处理,即可制备得到所需器件。
8.如权利要求7所述的金刚石场效应晶体管的制备方法,其特征在于,步骤1中在空气中放置时间为1-3h。
9.如权利要求7所述的金刚石场效应晶体管的制备方法,其特征在于,步骤3中制备栅介质层的具体过程为:若底部低陷阱密度介质层采用h-BN,则通过干法转移的方法将h-BN转移到氢终端金刚石表面,此时h-BN也作为部分钝化层;若底部低陷阱密度介质层采用除h-BN以外的其它材料,则采用原子层沉积方法在氢终端金刚石表面生长;中部高功函数氧化物层采用热蒸发方法生长;顶部介质层采用原子层沉积方法生长。
CN202110960834.7A 2021-08-20 2021-08-20 一种具有三叠层栅介质结构的金刚石场效应晶体管 Active CN113690307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110960834.7A CN113690307B (zh) 2021-08-20 2021-08-20 一种具有三叠层栅介质结构的金刚石场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110960834.7A CN113690307B (zh) 2021-08-20 2021-08-20 一种具有三叠层栅介质结构的金刚石场效应晶体管

Publications (2)

Publication Number Publication Date
CN113690307A CN113690307A (zh) 2021-11-23
CN113690307B true CN113690307B (zh) 2023-04-14

Family

ID=78581178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110960834.7A Active CN113690307B (zh) 2021-08-20 2021-08-20 一种具有三叠层栅介质结构的金刚石场效应晶体管

Country Status (1)

Country Link
CN (1) CN113690307B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071759A (zh) * 2020-09-14 2020-12-11 山东大学 一种提高p型场效应晶体管空穴迁移率的方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102939659B (zh) * 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN107919396B (zh) * 2017-10-26 2020-07-31 西安电子科技大学 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN107919394A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN109037344A (zh) * 2018-06-15 2018-12-18 西安碳星半导体科技有限公司 一种双层栅介质的金刚石场效应晶体管结构及制作方法
JP7084030B2 (ja) * 2018-08-30 2022-06-14 学校法人早稲田大学 ダイヤモンド電界効果トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071759A (zh) * 2020-09-14 2020-12-11 山东大学 一种提高p型场效应晶体管空穴迁移率的方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法

Also Published As

Publication number Publication date
CN113690307A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
JP2542448B2 (ja) 電界効果トランジスタおよびその製造方法
WO2011027831A1 (ja) 半導体装置およびその製造方法
CN108831928B (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
JP2010056285A (ja) 炭化珪素半導体装置の製造方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
EP0732757A2 (en) N-channel field-effect transistor including a thin-film fullerene
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
WO2019119959A1 (zh) SiC肖特基二极管的制备方法及其结构
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN114171392A (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN111430228B (zh) 一种超高介电常数介质薄膜的制备方法
CN113690307B (zh) 一种具有三叠层栅介质结构的金刚石场效应晶体管
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
JP2008053554A (ja) 電子デバイスとその製造方法
CN107731980A (zh) 一种紫外发光二极管结构及其制作方法
CN114566544A (zh) 一种高迁移率自旋场效应晶体管及其制备方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN116722031B (zh) 一种功率场效应管及其制备方法
US11985835B2 (en) Film structure, element, and multilevel element
CN214012946U (zh) 一种二维半导体晶体管结构
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN107863392A (zh) 一种SiC MOS电容及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant