DE112011101069B4 - Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Download PDF

Info

Publication number
DE112011101069B4
DE112011101069B4 DE112011101069.9T DE112011101069T DE112011101069B4 DE 112011101069 B4 DE112011101069 B4 DE 112011101069B4 DE 112011101069 T DE112011101069 T DE 112011101069T DE 112011101069 B4 DE112011101069 B4 DE 112011101069B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
metal oxide
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011101069.9T
Other languages
English (en)
Other versions
DE112011101069T5 (de
Inventor
Shunpei Yamazaki
Hiromichi Godo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011101069T5 publication Critical patent/DE112011101069T5/de
Application granted granted Critical
Publication of DE112011101069B4 publication Critical patent/DE112011101069B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, die umfasst:
eine Gate-Elektrode (401);
eine Gate-Isolierlage (402), die die Gate-Elektrode (401) bedeckt;
eine Halbleiterlage (403), die einen Oxidhalbleiter umfasst, wobei ein Gebiet der Halbleiterlage (403) mit der Gate-Elektrode (401) überlappt;
eine Source-Elektrode (405a) und eine Drain-Elektrode (405b), die mit der Halbleiterlage (403) in Kontakt stehen;
eine Metalloxidlage (407, 4020), die mit der Halbleiterlage (403) in Kontakt steht und die Source-Elektrode (405a) und die Drain-Elektrode (405b) bedeckt;
eine Isolierlage (409, 4024), die die Metalloxidlage (407) bedeckt;
eine leitende Lage über der Isolierlage (409, 4024), wobei die leitende Lage mit dem Gebiet der Halbleiterlage (403) überlappt;
ein Flüssigkristallelement (4013), das eine Pixelelektrode (4030) umfasst, wobei die Pixelelektrode (4030) elektrisch mit einer von der Source-Elektrode (405a) und der Drain-Elektrode (405b) verbunden ist; und
einen Speicherkondensator,
wobei eine Wasserstoffkonzentration in der Halbleiterlage (403) 5 × 1018 Atome/cm3 oder weniger ist,
wobei eine Dicke der Metalloxidlage (407, 4020) größer als eine Dicke der Halbleiterlage (403) ist, und
wobei eine Kapazität des Speicherkondensators ein Drittel oder weniger einer Kapazität des Flüssigkristallelements (4013) ist.

Description

  • TECHNISCHES GEBIET
  • Eine Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • In dieser Beschreibung bedeutet eine Halbleitervorrichtung allgemein eine Vorrichtung, die unter Nutzung von Halbleitereigenschaften fungieren kann, wobei eine elektrooptische Vorrichtung, eine Halbleiterschaltung und eine elektronische Vorrichtung alle Halbleitervorrichtungen sind.
  • STAND DER TECHNIK
  • Die Aufmerksamkeit konzentriert sich auf eine Technik zum Ausbilden eines Transistors (auch als ein Dünnschichttransistor (TFT) bezeichnet) unter Verwendung einer dünnen Halbleiterlage, die über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist. Ein solcher Transistor wird auf eine breite Palette elektronischer Vorrichtungen wie etwa eine integrierte Schaltung (IC) oder eine Bildanzeigevorrichtung (Anzeigevorrichtung) angewendet. Als eine dünne Halbleiterlage, die auf den Transistor anwendbar ist, ist ein Halbleitermaterial auf Siliciumgrundlage umfassend bekannt. Darüber hinaus zieht ein Oxidhalbleiter als ein anderes Material die Aufmerksamkeit auf sich.
  • Zum Beispiel ist ein Transistor offenbart, dessen aktive Schicht ein amorphes Oxid enthält, das Indium (In), Gallium (Ga) und Zink (Zn) enthält und eine Elektronenladungsträgerkonzentration von weniger als 1018 cm-3 aufweist (Patentdokument 1).
  • [Literaturhinweis]
  • [Patentdokumente]
  • US 2010/0159639 A1 beschreibt ein Verfahren zur Herstellung eines Transistors. Dabei ist es ein Ziel, eine Methode bereitzustellen, um in vorgegebenen Bereichen in einer Oxidhalbleiterschicht in einem Transistor, der die Oxidhalbleiterschicht enthält, Bereiche mit verschiedenen Leitfähigkeiten bereitzustellen.
  • JP 2006-165528A ist von der Anmelderin genannter Stand der Technik.
  • OFFENBARUNG DER ERFINDUNG
  • Allerdings ändert sich die elektrische Leitfähigkeit eines Oxidhalbleiters, wenn wegen Überschuss oder Mangel an Sauerstoff oder dergleichen eine Abweichung von der stöchiometrischen Zusammensetzung auftritt oder wenn während eines Dünnlagenausbildungsprozesses Wasserstoff oder Feuchtigkeit, der bzw. die einen Elektronendonator bildet, in den Oxidhalbleiter eintritt. Eine solche Erscheinung wird zu einem Faktor der Schwankung elektrischer Eigenschaften eines Transistors, der den Oxidhalbleiter enthält.
  • Angesichts der obigen Probleme ist es eine Aufgabe, eine Halbleitervorrichtung, die einen Oxidhalbleiter aufweist, zu schaffen, die stabile elektrische Eigenschaften und eine hohe Zuverlässigkeit aufweist.
  • Außerdem ist es eine Aufgabe, die Erzeugung eines parasitären Kanals auf der Rückkanalseite einer Oxidhalbleiterlage zu verhindern.
  • Um die Schwankung der elektrischen Eigenschaften eines Transistors, der eine Oxidhalbleiterlage enthält, zu unterdrücken, werden Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder ein Hydrid (auch als eine Wasserstoffverbindung bezeichnet), die die Schwankung verursachen, absichtlich aus der Oxidhalbleiterlage entfernt. Außerdem wird Sauerstoff zugeführt, der eine Hauptkomponente eines Oxidhalbleiters ist und der in dem Schritt des Entfernens der Störstellen verringert wird. Somit wird die Oxidhalbleiterlage hoch gereinigt und zu einem elektrischen i-Typ (Eigenhalbleitertyp).
  • Ein i-Oxidhalbleiter (Oxideigenhalbleiter) ist ein Oxidhalbleiter, der als ein i-Typ (Eigenhalbleitertyp) oder im Wesentlichen als ein i-Typ (Eigenhalbleitertyp) hergestellt worden ist, indem er durch Entfernen von Wasserstoff, d. h. n-Störstellen, aus dem Oxidhalbleiter hoch gereinigt worden ist, so dass so wenige Störstellen wie möglich, die keine Hauptkomponente des Oxidhalbleiters sind, enthalten sind. Mit anderen Worten, ein Merkmal ist, dass ein hoch gereinigter i-Oxidhalbleiter (Oxideigenhalbleiter) oder ein ihm naher Oxidhalbleiter nicht durch Hinzufügen von Störstellen, sondern durch Entfernen so vieler Störstellen wie etwa Wasserstoff oder Wasser wie möglich erhalten wird. Dies ermöglicht, dass das Fermi-Niveau (Ef) auf demselben Niveau wie das intrinsische Fermi-Niveau (Ei) ist.
  • In einem Transistor, der eine Oxidhalbleiterlage enthält, wird über und in Kontakt mit der Oxidhalbleiterlage eine Metalloxidlage mit einer Funktion des Verhinderns der Elektrisierung ausgebildet und wird über der Metalloxidlage eine Isolierschicht ausgebildet und wird daraufhin eine Wärmebehandlung ausgeführt.
  • Durch die Wärmebehandlung werden Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder ein Hydrid (auch als eine Wasserstoffverbindung bezeichnet) absichtlich aus der Oxidhalbleiterlage entfernt, wodurch die Oxidhalbleiterlage hoch gereinigt wird. Wasserstoff oder Hydroxylgruppen, die Störstellen sind, können durch die Wärmebehandlung leicht als Wasser beseitigt werden.
  • Die Oxidhalbleiterlage und die Metalloxidlage, die Sauerstoff enthält, stehen in Kontakt miteinander, wenn sie der Wärmebehandlung ausgesetzt werden; somit kann Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist und der in dem Schritt des Entfernens von Störstellen verringert wird, aus der Metalloxidlage, die Sauerstoff enthält, der Oxidhalbleiterlage zugeführt werden. Somit wird die Oxidhalbleiterlage höher gereinigt, um zu einem elektrischen i-Typ (Eigenhalbleitertyp) zu werden.
  • In einem Transistor, der eine Oxidhalbleiterlage enthält, wird über und in Kontakt mit der Oxidhalbleiterlage eine Oxidschicht mit einer Funktion des Verhinderns der Elektrisierung ausgebildet und wird daraufhin eine Wärmebehandlung ausgeführt.
  • Die Oxidschicht mit einer Funktion zum Verhindern der Elektrisierung wird auf der Rückkanalseite (der Seite, die der Seite der Gate-Isolierlage gegenüberliegt) der Oxidhalbleiterlage bereitgestellt, wobei die hoch gereinigte Oxidhalbleiterlage und die Oxidschicht vorzugsweise eine Dielektrizitätskonstante aufweisen, die niedriger als die des Oxidhalbleiters ist. Zum Beispiel wird eine Isolierschicht mit einer Dielektrizitätskonstante von einschließlich 8 bis 20 verwendet.
  • Die Oxidschicht ist dicker als die Oxidhalbleiterlage. Zum Beispiel ist die Dicke der Oxidschicht größer als 10 nm und größer oder gleich der Dicke der Oxidhalbleiterlage, sofern die Dicke der Oxidhalbleiterlage einschließlich 3 nm bis 30 nm beträgt.
  • Für die Oxidschicht kann ein Metalloxid verwendet werden. Als das Metalloxid kann z. B. Galliumoxid oder Galliumoxid, dem Indium oder Zink mit 0,01 At.-% bis 5 At.-% zugesetzt wurde, verwendet werden.
  • Um nach der Wärmebehandlung den Eintritt von Störstellen wie etwa Feuchtigkeit oder Wasserstoff in die Oxidhalbleiterlage zu verhindern, kann über der Isolierschicht ferner eine Schutzisolierschicht ausgebildet werden, die deren Eintritt von außen verhindert.
  • Die elektrischen Eigenschaften des Transistors, der die hoch gereinigte Oxidhalbleiterlage enthält, wie etwa die Schwellenspannung und der Sperrstrom, weisen fast keine Temperaturabhängigkeit auf. Ferner ändern sich die Transistoreigenschaften kaum wegen Lichtverschlechterung.
  • Wie oben beschrieben wurde, ist die Schwankung der elektrischen Eigenschaften des Transistors, der die hoch gereinigte Oxidhalbleiterlage vom elektrischen i-Typ (Eigenhalbleitertyp) enthält, unterdrückt und ist der Transistor elektrisch stabil. Folglich kann eine hochzuverlässige Halbleitervorrichtung geschaffen werden, die den Oxidhalbleiter mit stabilen elektrischen Eigenschaften enthält.
  • Die Wärmebehandlung wird bei einer Temperatur von einschließlich 250 °C bis 650 °C, einschließlich 450 °C bis 600 °C oder niedriger als der untere Entspannungspunkt eines Substrats ausgeführt. Die Wärmebehandlung kann in einer Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, vorzugsweise 1 ppm oder weniger, bevorzugter 10 ppb oder weniger beträgt) oder einem Edelgas (Argon, Helium oder dergleichen) ausgeführt werden.
  • In Übereinstimmung mit einer Ausführungsform der Struktur der in dieser Patentschrift offenbarten Erfindung enthält eine Halbleitervorrichtung: eine Gate-Elektrode, eine Gate-Isolierlage, die die Gate-Elektrode bedeckt, eine Oxidhalbleiterlage in einem Gebiet, das sich mit der Gate-Elektrode überlappt, über der Isolierlage, eine Source-Elektrode und eine Drain-Elektrode, die mit der Oxidhalbleiterlage in Kontakt stehen, eine Metalloxidlage, die mit der Oxidhalbleiterlage in Kontakt steht und die Source-Elektrode und die Drain-Elektrode bedeckt, und eine Isolierlage, die die Metalloxidlage bedeckt.
  • In der obigen Vorrichtung enthält die Metalloxidlage in einigen Fällen Galliumoxid. Außerdem enthält die Metalloxidlage in einigen Fällen Indium oder Zink mit 0,01 At.-% bis 5 At.-%.
  • Vorzugsweise enthält die Oxidhalbleiterlage in der obigen Vorrichtung Indium und Gallium.
  • In der obigen Vorrichtung enthalten die Source-Elektrode und die Drain-Elektrode ein leitendes Material, dessen Austrittsarbeit in einigen Fällen 3,9 eV oder mehr beträgt. Es wird angemerkt, dass das leitende Material, dessen Austrittsarbeit 3,9 eV oder mehr beträgt, z. B. Wolframnitrid oder Titannitrid sein kann.
  • In Übereinstimmung mit einer weiteren Ausführungsform der Struktur der in dieser Patentschrift offenbarten Erfindung enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung die folgenden Schritte: Ausbilden einer Gate-Elektrode über einem Substrat, Ausbilden einer Gate-Isolierlage, die die Gate-Elektrode bedeckt, Ausbilden einer Oxidhalbleiterlage in einem Gebiet, das sich mit der Gate-Elektrode überlappt, wobei die Gate-Isolierlage dazwischenliegt, Ausbilden einer Source-Elektrode und einer Drain-Elektrode über der Oxidhalbleiterlage, Ausbilden einer Metalloxidlage, die die Oxidhalbleiterlage, die Source-Elektrode und die Drain-Elektrode bedeckt, Ausbilden einer Isolierlage, die die Metalloxidlage bedeckt, und Ausführen einer Wärmebehandlung.
  • In dem obigen Verfahren wird in einigen Fällen als die Metalloxidlage eine Lage ausgebildet, die Galliumoxid enthält. Außerdem wird in einigen Fällen als die Metalloxidlage eine Lage ausgebildet, die Indium oder Zink mit 0,01 At.-% bis 5 At.-% enthält. Außerdem kann die Wärmebehandlung bei einer Temperatur von 450 °C bis 600 °C ausgeführt werden.
  • In der obigen Struktur wird vorzugsweise eine Galliumoxidlage als die Metalloxidlage verwendet. Die Galliumoxidlage kann durch ein Zerstäubungsverfahren, durch ein CVD-Verfahren, durch ein Aufdampfverfahren oder dergleichen ausgebildet werden. Die Galliumoxidlage weist eine Energielücke von etwa 4,9 eV und eine Lichtdurchlässigkeitseigenschaft im Wellenlängenbereich des sichtbaren Lichts auf, obwohl dies von dem Zusammensetzungsverhältnis von Sauerstoff und Gallium abhängt.
  • In dieser Patentschrift ist Galliumoxid in einigen Fällen durch GaOx (x > 0) dargestellt. Wenn GaOx eine Kristallstruktur aufweist, ist z. B. Ga2O3 bekannt, in dem x 1,5 ist.
  • In den obigen Strukturen kann an der Oxidhalbleiterlage eine Wärmebehandlung ausgeführt werden, bevor die Metalloxidlage über der Oxidhalbleiterlage ausgebildet wird.
  • Eine Metalloxidlage wird über und in Kontakt mit einer Oxidhalbleiterlage ausgebildet und daraufhin wird eine Wärmebehandlung ausgeführt. Durch die Wärmebehandlung können Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder ein Hydrid absichtlich aus der Oxidhalbleiterlage entfernt werden, wodurch die Oxidhalbleiterlage hoch gereinigt werden kann. Die Schwankung der elektrischen Eigenschaften eines Transistors, der die hoch gereinigte Oxidhalbleiterlage vom elektrischen i-Typ (Eigenhalbleitertyp) enthält, wird unterdrückt und der Transistor ist elektrisch stabil.
  • Somit kann in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung ein Transistor mit stabilen elektrischen Eigenschaften hergestellt werden.
  • Außerdem kann in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung hergestellt werden, die einen Transistor enthält, der vorteilhafte elektrische Eigenschaften und hohe Zuverlässigkeit aufweist.
  • Figurenliste
    • 1A bis 1D sind Diagramme, die eine Ausführungsform einer Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung darstellen.
    • 2A bis 2C sind Diagramme, die jeweils eine Ausführungsform einer Halbleitervorrichtung darstellen.
    • 3 ist ein Diagramm, das eine Ausführungsform einer Halbleitervorrichtung darstellt.
    • 4 ist ein Diagramm, das eine Ausführungsform einer Halbleitervorrichtung darstellt.
    • 5 ist ein Diagramm, das eine Ausführungsform einer Halbleitervorrichtung darstellt.
    • 6A und 6B sind Diagramme, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
    • 7A und 7B sind Diagramme, die eine elektronische Vorrichtung darstellen.
    • 8A bis 8F sind Diagramme, die jeweils eine elektronische Vorrichtung darstellen.
    • 9A ist ein Modelldiagramm, das eine gestapelte Schichtstruktur von Dielektrika darstellt und 9B ist ein Ersatzschaltbild.
    • 10A und 10B sind Diagramme, die jeweils ein Modell eines für die Simulation verwendeten Transistors darstellen.
    • 11A und 11B sind Graphen, die jeweils eine Beziehung zwischen der Dicke einer Galliumoxidlage und der Schwellenspannung eines Transistors zeigen.
    • 12 ist ein Graph, der Gate-Spannungs-(Vg-)-Drain-Strom-(Id-)Kennlinien zeigt.
  • BESTE AUSFÜHRUNGSART DER ERFINDUNG
  • Im Folgenden werden anhand der beigefügten Zeichnungen ausführlich Ausführungsformen und ein Beispiel der vorliegenden Erfindung beschrieben. Allerdings ist die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt, wobei für den Fachmann auf dem Gebiet leicht zu verstehen ist, dass die hier offenbarten Arten und Einzelheiten auf verschiedene Weise geändert werden können. Somit soll die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen und des Beispiels, die folgen, beschränkt verstanden werden.
  • Es wird angemerkt, dass Ordnungszahlen wie etwa „erstes“ und „zweites“ in dieser Beschreibung zweckmäßig verwendet sind und nicht die Reihenfolge der Schritte und die Stapelreihenfolge von Schichten bezeichnen. Außerdem bezeichnen die Ordnungszahlen in dieser Patentschrift keine besonderen Bezeichnungen, die die Erfindung spezifizieren.
  • (Ausführungsform 1)
  • In dieser Ausführungsform werden anhand von 1A bis 1D eine Ausführungsform einer Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung beschrieben. In dieser Ausführungsform wird ein Transistor, der eine Oxidhalbleiterlage enthält, als ein Beispiel der Halbleitervorrichtung beschrieben.
  • Wie in 1D dargestellt ist, enthält ein Transistor 410 über einem Substrat 400 mit einer isolierenden Oberfläche eine Gate-Elektrode 401, eine Gate-Isolierlage 402, eine Oxidhalbleiterlage 403, eine Source-Elektrode 405a und eine Drain-Elektrode 405b. Über der Oxidhalbleiterlage 403 sind in dieser Reihenfolge eine Metalloxidlage 407 mit einer Funktion zum Verhindern der Elektrisierung auf der Rückkanalseite der Oxidhalbleiterlage 403 und eine Isolierlage 409 gestapelt.
  • 1A bis 1D veranschaulichen ein Beispiel eines Verfahrens zur Herstellung des Transistors 410.
  • Zunächst wird über dem Substrat 400 mit einer isolierenden Oberfläche eine leitende Lage ausgebildet und daraufhin wird durch einen ersten Photolithographieschritt die Gate-Elektrode 401 ausgebildet. Es wird angemerkt, dass eine Resistmaske durch ein Tintenstrahlverfahren ausgebildet werden kann. Die Ausbildung der Resistmaske durch ein Tintenstrahlverfahren benötigt keine Photomaske; somit können die Herstellungskosten gesenkt werden.
  • Obwohl es keine besondere Beschränkung an ein Substrat gibt, das als das Substrat 400 mit einer isolierenden Oberfläche verwendet werden kann, ist es notwendig, dass das Substrat wenigstens eine ausreichende Wärmebeständigkeit gegenüber einer später auszuführenden Wärmebehandlung aufweist. Zum Beispiel kann ein Substrat wie etwa ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat oder ein Saphirsubstrat verwendet werden. Außerdem kann ein Einkristallhalbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silicium, Siliciumcarbid oder dergleichen, ein Verbindungshalbleitersubstrat aus Silicium-Germanium oder dergleichen, ein SOI-Substrat oder dergleichen verwendet werden, solange das Substrat eine isolierende Oberfläche aufweist. Auf einem solchen Substrat können Halbleiterelemente bereitgestellt sein.
  • Ferner kann als das Substrat 400 ein biegsames Substrat verwendet werden. Falls ein biegsames Substrat verwendet wird, kann der Transistor 410, der die Oxidhalbleiterlage 403 enthält, direkt über einem biegsamen Substrat ausgebildet werden. Alternativ kann der Transistor 410, der die Oxidhalbleiterlage 403 enthält, über einem Fertigungssubstrat ausgebildet werden und kann der Transistor 410 daraufhin von dem Fertigungssubstrat getrennt und auf ein biegsames Substrat übertragen werden. Es wird angemerkt, dass zum Trennen des Transistors von dem Fertigungssubstrat und zu seinem Übertragen auf das biegsame Substrat zwischen dem Fertigungssubstrat und dem Transistor einschließlich der Oxidhalbleiterlage eine Trennschicht bereitgestellt werden kann.
  • Zwischen dem Substrat 400 und der Gate-Elektrode 401 kann eine Isolierlage bereitgestellt werden, die als eine Basislage dient. Die Basislage weist eine Funktion zum Verhindern der Diffusion von Störstellenelementen aus dem Substrat 400 auf und kann unter Verwendung einer Siliciumnitridlage und/oder einer Siliciumoxidlage und/oder einer Siliciumnitridoxidlage und/oder einer Siliciumoxynitridlage mit einer Einschichtstruktur oder mit einer Stapelschichtstruktur ausgebildet werden.
  • Außerdem kann die Gate-Elektrode 401 unter Verwendung eines Metallmaterials wie etwa Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das irgendwelche dieser Materialien als eine Hauptkomponente enthält, in der Weise ausgebildet werden, dass sie eine Einschichtstruktur oder eine Stapelschichtstruktur aufweist.
  • Nachfolgend wird über der Gate-Elektrode 401 die Gate-Isolierlage 402 ausgebildet. Die Gate-Isolierlage 402 kann unter Verwendung einer Siliciumoxidschicht und/oder einer Siliciumnitridschicht und/oder einer Siliciumoxynitridschicht und/oder einer Siliciumnitridoxidschicht und/oder einer Aluminiumoxidschicht und/oder einer Aluminiumnitridschicht und/oder einer Aluminiumoxynitridschicht und/oder einer Aluminiumnitridoxidschicht und/oder einer Hafniumoxidschicht durch ein Plasma-CVD-Verfahren, durch ein Zerstäubungsverfahren oder dergleichen mit einer Einschichtstruktur oder mit einer gestapelten Schichtstruktur ausgebildet werden.
  • In dieser Ausführungsform wird die Oxidhalbleiterlage 403 unter Verwendung eines Oxideigenhalbleiters (i-Oxidhalbleiters) oder im Wesentlichen eines Oxideigenhalbleiters (i-Oxidhalbleiters) ausgebildet, von dem Störstellen entfernt werden und der hoch gereinigt wird, so dass er Störstellen enthält, die als ein Ladungsträgerdonator dienen, und so wenig wie möglich eine andere Substanz als die Hauptkomponente des Oxidhalbleiters ist. Genauer beträgt die Wasserstoffkonzentration in der Oxidhalbleiterlage 403 5 · 1019 Atome · cm-3 oder weniger, vorzugsweise 5 · 1018 Atome · cm-3 oder weniger, bevorzugter 5 · 1017 Atome · cm-3 oder weniger. Es wird angemerkt, dass die Wasserstoffkonzentration in der Oxidhalbleiterlage 403 durch Sekundärionenmassenspektroskopie (SIMS) gemessen wird. In der Oxidhalbleiterlage 403, die durch ausreichendes Verringern der Wasserstoffkonzentration hoch gereinigt worden ist und in der Defektniveaus in einer Energielücke wegen Sauerstoffmangel durch Zuführen einer ausreichenden Menge Sauerstoff verringert worden sind, beträgt die Ladungsträgerkonzentration weniger als 1 · 1012 cm-3, vorzugsweise weniger als 1 · 1011 cm-3, bevorzugter weniger als 1,45 · 1010 cm-3. Zum Beispiel beträgt der Sperrstrom (hier der Strom pro Mikrometer (µm) Kanalbreite) bei Raumtemperatur (25 °C) 100 zA (1 zA (Zeptoampere) sind 1 · 10-21 A) oder weniger, vorzugsweise 10 zA oder weniger. Unter Verwendung eines i-Oxidhalbleiters (Oxideigenhalbleiters) oder im Wesentlichen i-Oxidhalbleiters kann der Transistor 410 mit ausgezeichneten Sperrstromeigenschaften erhalten werden.
  • Ein solcher hoch gereinigter Oxidhalbleiter ist für einen Grenzflächenzustand oder für eine Grenzflächenladung hochempfindlich; somit ist eine Grenzfläche zwischen der Oxidhalbleiterlage und der Gate-Isolierlage wichtig. Somit muss die Gate-Isolierlage, die mit dem hoch gereinigten Oxidhalbleiter in Kontakt stehen soll, eine hohe Qualität aufweisen.
  • Da eine Isolierschicht, die ausgebildet wird, dicht sein kann und eine hohe Durchbruchspannung und eine hohe Qualität aufweisen kann, wird für das Verfahren zum Herstellen der Gate-Isolierlage vorzugsweise ein CVD-Verfahren mit hochdichtem Plasma unter Verwendung von Mikrowellen (z. B. mit einer Frequenz von 2,45 GHz) genutzt. Wenn die hoch gereinigte Oxidhalbleiterlage und die hochwertige Gate-Isolierlage in engem Kontakt miteinander stehen, kann der Grenzflächenzustand verringert sein und können vorteilhafte Grenzflächeneigenschaften erhalten werden.
  • Natürlich kann ein anderes Lagenausbildungsverfahren wie etwa ein Zerstäubungsverfahren oder ein Plasma-CVD-Verfahren verwendet werden, solange eine hochwertige Isolierlage als die Gate-Isolierlage ausgebildet werden kann. Außerdem kann eine Isolierlage verwendet werden, deren Lagenqualität als die Gate-Isolierlage und deren Eigenschaften einer Grenzfläche mit dem Oxidhalbleiter durch eine nach der Lagenausbildung ausgeführte Wärmebehandlung geändert worden sind. Auf jeden Fall kann irgendeine Isolierlage verwendet werden, solange die Lagenqualität als die Gate-Isolierlage vorteilhaft ist, die Grenzflächenzustandsdichte mit dem Oxidhalbleiter verringert ist und eine vorteilhafte Grenzfläche ausgebildet werden kann.
  • Damit in der Gate-Isolierlage 402 und in der Oxidhalbleiterlage so wenig wie möglich Wasserstoff, Hydroxylgruppen und Feuchtigkeit enthalten sind, ist es bevorzugt, dass das Substrat 400, über dem die Gate-Elektrode 401 ausgebildet wird, oder das Substrat 400, über dem Lagen bis zu der Gate-Isolierlage 402 ausgebildet werden, in einer Vorheizkammer einer Zerstäubungsvorrichtung als Vorbehandlung für die Ausbildung der Oxidhalbleiterlage vorgeheizt wird, so dass Störstellen wie etwa Wasserstoff oder Feuchtigkeit, die auf dem Substrat 400 absorbiert sind, beseitigt und entfernt werden. Als eine in der Vorheizkammer bereitgestellte Entleerungseinheit ist eine Kryopumpe bevorzugt. Es wird angemerkt, dass diese Vorheizbehandlung weggelassen werden kann. Außerdem kann diese Vorheizbehandlung an dem Substrat 400, über dem (vor Ausbilden der Metalloxidlage 407) Lagen bis zu der Source-Elektrode 405a und der Drain-Elektrode 405b ausgebildet worden sind, auf ähnliche Weise in einem späteren Schritt ausgeführt werden.
  • Nachfolgend wird über der Gate-Isolierlage 402 durch ein Zerstäubungsverfahren eine Oxidhalbleiterlage mit einer Dicke von einschließlich 3 nm bis 30 nm ausgebildet. Da der Transistor normal eingeschaltet sein könnte, wenn die Dicke der Oxidhalbleiterlage zu groß ist (wenn die Dicke z. B. 50 nm oder mehr beträgt), ist die Dicke in dem obigen Bereich bevorzugt.
  • Es wird angemerkt, dass durch umgekehrtes Zerstäuben, in dem ein Argongas eingeleitet und ein Plasma erzeugt wird, Pulversubstanzen (auch als Partikel oder Staub bezeichnet), die an einer Oberfläche der Gate-Isolierlage 402 befestigt sind, vorzugsweise entfernt werden, bevor die Oxidhalbleiterlage durch ein Zerstäubungsverfahren ausgebildet wird. Die umgekehrte Zerstäubung bezieht sich auf ein Verfahren, in dem ohne Anlegen einer Spannung an eine Target-Seite eine HF-Leistungsquelle zum Anlegen einer Spannung an eine Substratseite in einer Argonatmosphäre verwendet wird, um in der Nähe des Substrats ein Plasma zu erzeugen und eine Oberfläche zu ändern. Es wird angemerkt, dass anstelle einer Argonatmosphäre eine Stickstoffatmosphäre, eine Heliumatmosphäre, eine Sauerstoffatmosphäre oder dergleichen verwendet werden kann.
  • Als ein Oxidhalbleiter, der für die Oxidhalbleiterlage verwendet wird, können die folgenden Oxidhalbleiter verwendet werden: ein Vierkomponentenmetalloxid wie etwa ein Oxidhalbleiter auf der Grundlage von In-Sn-Ga-Zn-O; ein Dreikomponentenmetalloxid wie etwa ein Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O, ein Oxidhalbleiter auf der Grundlage von In-Sn-Zn-O, ein Oxidhalbleiter auf der Grundlage von In-Al-Zn-O, ein Oxidhalbleiter auf der Grundlage von Sn-Ga-Zn-O, ein Oxidhalbleiter auf der Grundlage von Al-Ga-Zn-O oder ein Oxidhalbleiter auf der Grundlage von Sn-Al-Zn-O, ein Zweikomponentenmetalloxid wie etwa ein Oxidhalbleiter auf der Grundlage von In-Zn-O, ein Oxidhalbleiter auf der Grundlage von Sn-Zn-O, ein Oxidhalbleiter auf der Grundlage von Al-Zn-O, ein Oxidhalbleiter auf der Grundlage von Zn-Mg-O, ein Oxidhalbleiter auf der Grundlage von Sn-Mg-O, ein Oxidhalbleiter auf der Grundlage von In-Mg-O oder ein Oxidhalbleiter auf der Grundlage von In-Ga-O, ein Oxidhalbleiter auf der Grundlage von In-O, ein Oxidhalbleiter auf der Grundlage von Sn-O oder ein Oxidhalbleiter auf der Grundlage von Zn-O und dergleichen. Ferner kann in dem obigen Oxidhalbleiter SiO2 enthalten sein. Es wird angemerkt, dass hier z. B. ein Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O eine Oxidlage bedeutet, die Indium (In), Gallium (Ga) und Zink (Zn) enthält, und dass es keine besondere Beschränkung an das Zusammensetzungsverhältnis gibt. Der Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O kann ein anderes Element als In, Ga und Zn enthalten.
  • Außerdem kann für die Oxidhalbleiterlage eine dünne Lage eines Materials verwendet werden, das durch die chemische Formel InMO3(ZnO)m (m > 0) dargestellt ist. M repräsentiert hier eines oder mehrere Metallelemente, die aus Ga, Al, Mn und Co ausgewählt sind. M kann z. B. Ga, Ga und Al, Ga und Mn, Ga und Co oder dergleichen sein.
  • Wenn als der Oxidhalbleiter ein Material auf der Grundlage von In-Ga-Zn-O verwendet wird, kann z. B. ein Oxidtarget mit einem Zusammensetzungsverhältnis von In2O3:Ga2O3:ZnO = 1:1:1 [molares Verhältnis] verwendet werden. Ohne Beschränkung an das Material und an die Komponente dieses Targets kann z. B. ein Oxidtarget mit einem Zusammensetzungsverhältnis von In2O3:Ga2O3:ZnO = 1:1:2 [molares Verhältnis] verwendet werden.
  • Wenn als der Oxidhalbleiter ein Material auf der Grundlage von In-Zn-O verwendet wird, weist ein zu verwendendes Target ein Zusammensetzungsverhältnis von In:Zn = 50:1 bis 1:2 in einem Atomverhältnis (In2O3:ZnO = 25:1 bis 1:4 in einem molaren Verhältnis), vorzugsweise von In:Zn = 20:1 bis 1:1 in einem Atomverhältnis (In2O3:ZnO = 10:1 bis 1:2 in einem molaren Verhältnis), bevorzugter von In:Zn = 15:1 bis 1,5:1 in einem Atomverhältnis (In2O3:ZnO = 15:2 bis 3:4 in einem molaren Verhältnis), auf. Zum Beispiel ist in einem Target, das für die Ausbildung eines Oxidhalbleiters auf der Grundlage von In-Zn-O verwendet wird, das ein Atomverhältnis von In:Zn:O = X:Y:Z aufweist, eine Ungleichung Z > 1,5X + Y erfüllt.
  • Darüber hinaus beträgt die Füllrate des Targets einschließlich 90 % bis 100 %, vorzugsweise einschließlich 95 % bis 99,9 %. Bei Verwendung des Targets mit einer hohen Füllrate kann eine dichte Oxidhalbleiterlage ausgebildet werden.
  • In dieser Ausführungsform wird die Oxidhalbleiterlage durch ein Zerstäubungsverfahren unter Verwendung eines Oxidtargets auf der Grundlage von In-Ga-Zn-O ausgebildet. Außerdem kann die Oxidhalbleiterlage durch ein Zerstäubungsverfahren in einer Edelgasatmosphäre (üblicherweise einer Argonatmosphäre), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre, die ein Edelgas und Sauerstoff enthält, ausgebildet werden.
  • Es ist bevorzugt, dass als ein Zerstäubungsgas ein hochreines Gas, aus dem Störstellen wie etwa Wasserstoff, Wasser, Hydroxylgruppen oder ein Hydrid entfernt worden sind, verwendet wird, wenn die Oxidhalbleiterlage ausgebildet wird.
  • Für die Ausbildung der Oxidhalbleiterlage wird das Substrat 400 in eine Lagenausbildungskammer unter Unterdruck gesetzt und wird die Substrattemperatur auf einschließlich 100 °C bis 600 °C, bevorzugter einschließlich 200 °C bis 400 °C, eingestellt. Wenn die Lagenausbildung ausgeführt wird, während das Substrat 400 beheizt wird, kann die Konzentration von in der Oxidhalbleiterlage enthaltenen Störstellen verringert werden. Außerdem kann eine Beschädigung durch Zerstäuben verringert werden. Daraufhin wird Restfeuchtigkeit in der Lagenausbildungskammer entfernt, wird ein Zerstäubungsgas eingeleitet, aus dem Wasserstoff und Feuchtigkeit entfernt worden sind, und wird das oben beschriebene Target verwendet, so dass über dem Substrat 400 die Oxidhalbleiterlage ausgebildet wird. Um in der Lagenausbildungskammer verbleibende Feuchtigkeit zu entfernen, wird vorzugsweise eine Gettervakuumpumpe wie etwa eine Kryopumpe, eine Ionenpumpe oder eine Titansublimationspumpe verwendet. Die Entleerungseinheit kann eine Turbomolekularpumpe sein, die mit einer Kühlfalle versehen ist. In der Lagenausbildungskammer, die mit einer Kryopumpe entleert wird, werden z. B. Wasserstoffatome, eine Verbindung, die Wasserstoffatome enthält, wie etwa Wasser (H2O), (vorzugsweise auch eine Verbindung, die Kohlenstoffatome enthält) und dergleichen entfernt, wodurch die Konzentration von Störstellen in der in der Lagenausbildungskammer ausgebildeten Oxidhalbleiterlage verringert werden kann.
  • Als ein Beispiel der Lagenausbildungsbedingung beträgt die Entfernung zwischen dem Substrat und dem Target 100 mm, beträgt der Druck 0,6 Pa, beträgt die elektrische Leistung einer Gleichstromleistungsquelle (DC-Leistungsquelle) 0,5 kW und ist die Atmosphäre eine Sauerstoffatmosphäre (beträgt der Anteil der Sauerstoffströmung 100 %). Es wird angemerkt, dass vorzugsweise eine Impulsgleichstrom-Leistungsquelle verwendet wird, wobei in diesem Fall Pulversubstanzen (auch als Partikel oder Staub bezeichnet), die bei der Lagenausbildung erzeugt werden, verringert werden können und die Lagendicke gleichförmig sein kann.
  • Nachfolgend wird die Oxidhalbleiterlage durch einen zweiten Photolithographieschritt zu einer inselförmigen Oxidhalbleiterlage 441 verarbeitet (siehe 1A). Eine Resistmaske zum Ausbilden der inselförmigen Oxidhalbleiterlage 441 kann durch ein Tintenstrahlverfahren ausgebildet werden. Die Ausbildung der Resistmaske durch ein Tintenstrahlverfahren benötigt keine Photomaske; somit können die Herstellungskosten verringert sein.
  • Es wird angemerkt, dass das Ätzen der Oxidhalbleiterlage Trockenätzen, Nassätzen oder sowohl Trockenätzen als auch Nassätzen sein kann. Als ein zum Nassätzen der Oxidhalbleiterlage verwendetes Ätzmittel kann z. B. eine gemischte Lösung von Phosphorsäure, Essigsäure und Salpetersäure oder dergleichen verwendet werden. Außerdem kann ITO07N (hergestellt von der KANTO CHEMICAL CO, INC.) verwendet werden.
  • Nachfolgend wird über der Gate-Isolierlage 402 und der Oxidhalbleiterlage 441 eine leitende Lage zum Ausbilden der Source-Elektrode und der Drain-Elektrode (einschließlich einer in derselben Schicht wie die Source-Elektrode und die Drain-Elektrode ausgebildeten Verdrahtung) ausgebildet. Als die leitende Lage zum Ausbilden der Source-Elektrode und der Drain-Elektrode kann z. B. eine Metalllage, die ein Element enthält, das aus Al, Cr, Cu, Ta, Ti, Mo und W ausgewählt ist, eine Metallnitridlage, die irgendeines der obigen Elemente als ihre Komponente enthält (z. B. eine Titannitridlage, eine Molybdännitridlage oder eine Wolframnitridlage) , oder dergleichen verwendet werden. Alternativ kann über und/oder unter einer Metalllage wie etwa einer Al-Lage oder einer Cu-Lage eine Lage eines Metalls mit hohem Schmelzpunkt wie etwa Ti, Mo oder W oder eine Metallnitridlage davon (z. B. eine Titannitridlage, eine Molybdännitridlage oder eine Wolframnitridlage) ausgebildet werden. Alternativ kann die leitende Lage zum Ausbilden der Source-Elektrode und der Drain-Elektrode unter Verwendung eines leitenden Metalloxids ausgebildet werden. Als das leitende Metalloxid kann Indiumoxid (In2O3), Zinnoxid (SnO2), Zinkoxid (ZnO), eine Indiumoxid-Zinnoxid-Legierung (In2O3-SnO2; abgekürzt ITO), eine Indiumoxid-Zinkoxid-Legierung (In2O3-ZnO) oder irgendeines dieser Metalloxidmaterialien, in denen Siliciumoxid enthalten ist, verwendet werden.
  • Es wird angemerkt, dass es bevorzugt ist, dass ein Material der Source-Elektrode und ein Material der Drain-Elektrode unter Beachtung der Elektronenaffinität des Oxidhalbleiters und der Elektronenaffinität der Metalloxidlage ausgewählt werden. Das heißt, wenn die Austrittsarbeit des Materials der Source-Elektrode und der Drain-Elektrode W [eV] ist, die Elektronenaffinität des Oxidhalbleiters ϕ1 [eV] ist und die Elektronenaffinität der Metalloxidlage ϕ2 [eV] ist, ist es bevorzugt, dass die folgende Ungleichung erfüllt ist: (ϕ2 + 0,4) < W < (ϕ1 + 0,5), vorzugsweise (ϕ2 + 0,9) < W < (ϕ1 + 0,4). Wenn z. B. für den Oxidhalbleiter und für die Metalloxidlage ein Material, dessen Elektronenaffinität 4,5 eV beträgt, bzw. ein Material, dessen Elektronenaffinität 3,5 eV beträgt, verwendet wird, wird für das Material der Source-Elektrode und der Drain-Elektrode vorzugsweise ein Metall oder eine Metallverbindung verwendet, dessen bzw. deren Austrittsarbeit 3,9 eV bis 5,0 eV, vorzugsweise 4,4 eV bis 4,9 eV, beträgt. Somit kann in dem Transistor 410 verhindert werden, dass Elektronen aus der Source-Elektrode 405a und aus der Drain-Elektrode 405b in die Metalloxidlage 407 injiziert werden, und kann die Erzeugung eines Leckstroms unterdrückt werden. Außerdem können vorteilhafte elektrische Eigenschaften bei einem Übergang zwischen der Oxidhalbleiterlage und der Source- und der Drain-Elektrode erhalten werden. Für ein Material mit einer solchen Austrittsarbeit können z. B. Molybdännitrid, Wolframnitrid oder dergleichen gegeben werden. Diese Materialien sind bevorzugt, da sie ebenfalls eine ausgezeichnete Wärmebeständigkeit aufweisen. Es wird angemerkt, dass aus der obigen Ungleichung eine Ungleichung ϕ2 < (ϕ1 + 0,1), vorzugsweise eine Ungleichung ϕ2 < (ϕ1 - 0,5), abgeleitet wird, wobei es aber bevorzugter ist, dass eine Ungleichung ϕ2 < (ϕ1 - 0,9) erfüllt ist.
  • Über der leitenden Lage wird durch einen dritten Photolithographieschritt eine Resistmaske ausgebildet. Es wird ein selektives Ätzen in der Weise ausgeführt, dass die Source-Elektrode 405a und die Drain-Elektrode 405b ausgebildet werden. Daraufhin wird die Resistmaske entfernt (siehe 1B).
  • Eine Belichtung zur Zeit der Ausbildung der Resistmaske in dem dritten Photolithographieschritt kann unter Verwendung von Ultraviolettlicht, KrF-Laserlicht oder ArF-Laserlicht ausgeführt werden. Die Kanallänge L des später auszubildenden Transistors wird durch eine Entfernung zwischen einem unteren Ende der Source-Elektrode und einem unteren Ende der Drain-Elektrode, die über der Oxidhalbleiterlage 441 zueinander benachbart sind, bestimmt. Falls die Belichtung für eine Kanallänge L von weniger als 25 nm ausgeführt wird, kann die Belichtung zur Zeit der Ausbildung der Resistmaske in dem dritten Photolithographieschritt unter Verwendung von extremem Ultraviolettlicht mit einer äußerst kurzen Wellenlänge von einschließlich mehreren Nanometern bis einschließlich zehn Nanometern ausgeführt werden. In der Belichtung unter Verwendung von extremem Ultraviolettlicht ist die Auflösung hoch und ist die Tiefenschärfe groß. Aus diesen Gründen kann die Kanallänge L des später auszubildenden Transistors einschließlich 10 nm bis 1000 nm sein und kann die Schaltung mit höherer Geschwindigkeit arbeiten.
  • Um die Anzahl der Photomasken und die Anzahl der Schritte in der Photolithographie zu verringern, kann ein Ätzschritt unter Verwendung einer Resistmaske ausgeführt werden, die unter Verwendung einer Mehrtonmaske ausgebildet wird, die eine Belichtungsmaske ist, durch die Licht in der Weise durchgelassen wird, dass es mehrere Intensitäten hat. Eine unter Verwendung einer Mehrtonmaske ausgebildete Resistmaske weist mehrere Dicken auf, und ferner kann ihre Form durch Ätzen geändert werden; somit kann die Resistmaske in mehreren Ätzschritten zur Verarbeitung zu unterschiedlichen Mustern verwendet werden. Somit kann unter Verwendung einer Mehrtonmaske eine Resistmaske ausgebildet werden, die wenigstens zwei Arten unterschiedlicher Muster entspricht. Somit kann die Anzahl der Belichtungsmasken verringert werden und kann die Anzahl entsprechender Photolithographieschritte ebenfalls verringert werden, wodurch eine Vereinfachung eines Prozesses verwirklicht werden kann.
  • Es wird angemerkt, dass es bevorzugt ist, dass die Ätzbedingungen in der Weise optimiert werden, dass die Oxidhalbleiterlage 441 nicht geätzt und geteilt wird, wenn die leitende Lage geätzt wird. Allerdings ist es schwierig Ätzbedingungen zu erhalten, in denen nur die leitende Lage geätzt wird und die Oxidhalbleiterlage 441 überhaupt nicht geätzt wird. In einigen Fällen wird nur ein Teil der Oxidhalbleiterlage 441 geätzt, wenn die leitende Lage geätzt wird, so dass eine Oxidhalbleiterlage mit einem Vertiefungsabschnitt (einem ausgesparten Abschnitt) ausgebildet wird.
  • Da in dieser Ausführungsform eine Ti-Lage als die leitende Lage verwendet wird und ein Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O als die Oxidhalbleiterlage 441 verwendet wird, wird als ein Ätzmittel Ammoniumhydrogenperoxid (ein Gemisch aus Ammoniak, Wasser und Wasserstoffperoxid) verwendet.
  • Nachfolgend kann Wasser oder dergleichen, das an einer Oberfläche eines freiliegenden Abschnitts der Oxidhalbleiterlage adsorbiert worden ist, durch eine Plasmabehandlung unter Verwendung eines Gases wie etwa N2O, N2 oder Ar entfernt werden. Falls eine Plasmabehandlung ausgeführt wird, wird die Metalloxidlage 407 in Kontakt mit einem Teil der Oxidhalbleiterlage 441 vorzugsweise nach der Plasmabehandlung ausgebildet, ohne sie der Luft auszusetzen.
  • Daraufhin wird die Metalloxidlage 407 ausgebildet, die die Source-Elektrode 405a und die Drain-Elektrode 405b bedeckt und die mit einem Teil der Oxidhalbleiterlage 441 in Kontakt steht. Es wird angemerkt, dass die Dicke der Metalloxidlage 407 größer als die der Oxidhalbleiterlage 441 hergestellt wird. Die Metalloxidlage 407 steht in Kontakt mit der Rückkanalseite der Oxidhalbleiterlage 441, d. h. mit einem Teil der Oxidhalbleiterlage 441, der zwischen der Source-Elektrode 405a und der Drain-Elektrode 405b liegt. Die Metalloxidlage 407 ist eine Lage, die Ladungen, die sich an der Grenzfläche mit der Oxidhalbleiterlage 441 angesammelt haben, entfernt.
  • Wegen Ladungen, die sich in der Source-Elektrode 405a oder in der Drain-Elektrode 405b angesammelt haben, wird eine positive Ladung von der Source-Elektrode 405a oder von der Drain-Elektrode 405b zu der Oxidhalbleiterlage bewegt, so dass die Grenzfläche auf der Rückkanalseite der Oxidhalbleiterlage elektrisiert werden könnte. Insbesondere dann, wenn die elektrische Leitfähigkeit einer Oxidhalbleiterlage und die elektrische Leitfähigkeit einer Materialschicht in Kontakt mit einer Rückkanalseite der Oxidhalbleiterlage voneinander verschieden sind, fließt eine Ladung zu der Oxidhalbleiterlage, wobei die Ladung an der Grenzfläche eingefangen wird und in der Oxidhalbleiterlage an Wasserstoff gebunden wird, um zu einem Donatorzentrum der Grenzfläche zu werden. Folglich gibt es ein Problem, dass die Eigenschaften eines Transistors variieren. Somit sind sowohl die Verringerung von Wasserstoff als auch die Verhinderung der Elektrisierung in der Oxidhalbleiterlage wichtig.
  • Die Differenz zwischen der Bandlücke der Oxidhalbleiterlage und der Bandlücke der Metalloxidlage beträgt vorzugsweise weniger als 3 eV. Falls z. B. als die Oxidhalbleiterlage ein Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O verwendet wird und als die Metalloxidlage Siliciumoxid oder Aluminiumoxid verwendet wird, könnte das oben beschriebene Problem auftreten, da die Bandlücke des Oxidhalbleiters auf der Grundlage von In-Ga-Zn-O 3,15 eV beträgt und da die Bandlücke von Siliciumoxid oder Aluminiumoxid 8 eV beträgt. Ferner könnte sich die elektrische Leitfähigkeit der Oxidhalbleiterlage wegen eines Kontakts zwischen der Lage, die Nitrid enthält, und der Oxidhalbleiterlage ändern, wenn anstelle der Metalloxidlage eine Lage, die Nitrid enthält (wie etwa eine Siliciumnitridlage), verwendet wird.
  • Die Metalloxidlage 407 ist eine Lage mit einer Eigenschaft des sofortigen Entfernens einer positiven Ladung, wenn die Rückkanalseite positiv geladen wird. Es wird angemerkt, dass als ein Material der Metalloxidlage 407 ein Material verwendet wird, dessen Wasserstoffgehalt um nicht mehr als eine Größenordnung oder mehr größer als der der Oxidhalbleiterlage ist und dessen Energielücke größer oder gleich der eines Materials der Oxidhalbleiterlage ist.
  • Wie oben beschrieben wurde, kann unter Verwendung der Metalloxidlage 407 mit einer Funktion zum Verhindern der Elektrisierung die Ansammlung von Ladungen auf der Rückkanalseite der Oxidhalbleiterlage 403 unterdrückt werden. Ferner kann mit der über einer oberen Oberfläche der Oxidhalbleiterlage 403 bereitgestellten Metalloxidlage 407 eine positive Ladung selbst dann sofort entfernt werden, wenn die Rückkanalseite der Oxidhalbleiterlage 403 positiv geladen wird. Darüber hinaus kann unter Verwendung der Metalloxidlage 407 die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage 403 verhindert werden. Folglich kann eine Schwankung der elektrischen Eigenschaften der Oxidhalbleiterlage 403 wie etwa der elektrischen Leitfähigkeit unterdrückt werden, wodurch die Zuverlässigkeit des Transistors 410 verbessert werden kann.
  • In dieser Ausführungsform wird eine durch ein Zerstäubungsverfahren unter Verwendung einer Impulsgleichstrom-Leistungsquelle (Impuls-DC-Leistungsquelle) erhaltene Galliumoxidlage als die Metalloxidlage 407 verwendet. Es wird angemerkt, dass als ein für ein Zerstäubungsverfahren verwendetes Target vorzugsweise ein Galliumoxidtarget verwendet wird. Die elektrische Leitfähigkeit der Metalloxidlage 407 kann dadurch geeignet eingestellt werden, dass zu der Metalloxidlage 407 in Übereinstimmung mit der elektrischen Leitfähigkeit der Oxidhalbleiterlage, die verwendet wird, In oder Zn zugegeben wird. Zum Beispiel wird durch ein Zerstäubungsverfahren unter Verwendung eines Targets, das durch Zugeben von Indium oder Zink zu Galliumoxid erhalten wird, eine Lage ausgebildet, die Indium oder Zink zu 0,01 At.-% bis 5 At.-% enthält. Wenn die elektrische Leitfähigkeit der Metalloxidlage 407 verbessert wird und durch Zugeben von Indium oder Zink in die Nähe der elektrischen Leitfähigkeit der Oxidhalbleiterlage 403 gebracht wird, können die angesammelten Ladungen weiter verringert werden.
  • Die Bandlücke von Galliumoxid beträgt etwa einschließlich 3,0 eV bis 5,2 eV (z. B. 4,9 eV), seine Dielektrizitätskonstante beträgt etwa einschließlich 8 bis 20 und seine Elektronenaffinität beträgt 3,5 eV. Die Bandlücke eines Oxidhalbleiters auf der Grundlage von In-Ga-Zn-O beträgt 3,15 eV, seine Dielektrizitätskonstante beträgt 15 und seine Elektronenaffinität beträgt 4,3 eV. Somit sind die Differenzen der Bandlücke, der Dielektrizitätskonstante und der Elektronenaffinität zwischen Galliumoxid und dem Oxidhalbleiter klein, was bevorzugt ist. Da Galliumoxid eine breite Bandlücke von etwa 4,9 eV besitzt, weist es in einem Wellenlängenbereich des sichtbaren Lichts Lichtdurchlässigkeitseigenschaften auf. Ferner ist es bevorzugt, dass Galliumoxid als die Metalloxidlage verwendet wird, da der Kontaktwiderstand zwischen einer Oxidhalbleiterlage auf der Grundlage von In-Ga-Zn-O und einer Galliumoxidlage verringert werden kann. Falls Galliumoxid als die Metalloxidlage verwendet wird, kann als das Oxidhalbleitermaterial außer dem Oxidhalbleiter auf der Grundlage von In-Ga-Zn-O ein Oxidhalbleiter auf der Grundlage von In-Ga-O oder ein Oxidhalbleiter auf der Grundlage von Ga-Zn-O verwendet werden.
  • Insbesondere sind ein Material der Oxidhalbleiterlage und ein Material der Metalloxidlage miteinander kompatibel, falls für die Oxidhalbleiterlage eine In-Ga-Zn-O-Lage, ein Oxidhalbleiter auf der Grundlage von In-Ga-O oder ein Oxidhalbleiter auf der Grundlage von Ga-Zn-O verwendet wird, da die Oxidhalbleiterlage ein Galliumelement enthält, das gemeinsam mit dem als die Metalloxidlage 407 verwendeten GaOx ist.
  • Die Metalloxidlage 407 wird vorzugsweise unter Verwendung eines Verfahrens ausgebildet, bei dem Störstellen wie etwa Wasser oder Wasserstoff nicht in die Metalloxidlage 407 eintreten. Wenn Wasserstoff in der Metalloxidlage 407 enthalten ist, wird durch Wasserstoff das Eindringen von Wasserstoff in die Oxidhalbleiterlage oder der Auszug von Sauerstoff aus der Oxidhalbleiterlage verursacht; somit könnte ein Rückkanal der Oxidhalbleiterlage einen niedrigen Widerstand aufweisen (n-Leitfähigkeit) und könnte ein parasitärer Kanal ausgebildet werden. Somit ist es wichtig, dass ein Ausbildungsverfahren genutzt wird, in dem kein Wasserstoff verwendet wird, so dass die Metalloxidlage 407 so wenig Wasserstoff wie möglich enthält.
  • In dieser Ausführungsform wird durch ein Zerstäubungsverfahren als die Metalloxidlage 407 eine Galliumoxidlage mit einer Dicke von mehr als 10 nm und größer oder gleich der der Oxidhalbleiterlage 441 ausgebildet. Dies ist so, da die Metalloxidlage 407 eine Ladung durch eine große Dicke der Metalloxidlage 407 auf diese Weise effizient freisetzen kann. Die Substrattemperatur zum Zeitpunkt der Lagenausbildung kann Raumtemperatur bis einschließlich 300 °C sein. Die Galliumoxidlage kann durch ein Zerstäubungsverfahren in einer Edelgasatmosphäre (üblicherweise einer Argonatmosphäre), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre, die ein Edelgas und Sauerstoff enthält, ausgebildet werden.
  • Um Restfeuchtigkeit aus der Lagenausbildungskammer der Metalloxidlage 407 auf ähnliche Weise wie bei der Ausbildung der Oxidhalbleiterlage zu entfernen, wird vorzugsweise eine Gettervakuumpumpe (wie etwa eine Kryopumpe) verwendet. Wenn in der Lagenausbildungskammer, die unter Verwendung einer Kryopumpe entleert wird, die Metalloxidlage 407 ausgebildet wird, kann die Konzentration von in der Metalloxidlage 407 enthaltenen Störstellen verringert werden. Außerdem kann als eine Entleerungseinheit zum Entfernen der Restfeuchtigkeit aus der Lagenausbildungskammer der Metalloxidlage 407 eine mit einer Kältefalle versehene Turbomolekularpumpe verwendet werden.
  • Wenn die Metalloxidlage 407 ausgebildet wird, wird als Zerstäubungsgas vorzugsweise ein hochreines Gas verwendet, aus dem Störstellen wie etwa Wasserstoff, Wasser, Hydroxylgruppen oder ein Hydrid entfernt worden sind.
  • Die Metalloxidlage 407 kann wenigstens das Kanalausbildungsgebiet der Oxidhalbleiterlage, die Source-Elektrode 405a und die Drain-Elektrode 405b bedecken. Bei Bedarf kann die Metalloxidlage 407 selektiv entfernt werden. Es wird angemerkt, dass zum Ätzen der in dieser Ausführungsform verwendeten Galliumoxidlage bekanntes Nassätzen oder bekanntes Trockenätzen verwendet werden kann. Zum Beispiel wird das Nassätzen unter Verwendung einer Fluorwasserstoffsäurelösung oder einer Salpetersäurelösung ausgeführt.
  • Daraufhin wird über der Metalloxidlage 407 die Isolierlage 409 ausgebildet (siehe 1C). Als die Isolierlage 409 wird eine anorganische Isolierlage verwendet, wobei eine Einschichtstruktur oder eine gestapelte Schichtstruktur unter Verwendung einer oder mehrerer Oxidisolierlagen wie etwa einer Siliciumoxidlage, einer Siliciumoxynitridlage, einer Aluminiumoxidlage und einer Aluminiumoxynitridlage oder Nitridisolierlagen wie etwa einer Siliciumnitridlage, einer Siliciumnitridoxidlage, einer Aluminiumnitridlage und einer Aluminiumnitridoxidlage verwendet werden können. Zum Beispiel werden über der Metalloxidlage 407 durch ein Zerstäubungsverfahren in dieser Reihenfolge eine Siliciumoxidlage und eine Siliciumnitridlage gestapelt.
  • Nachfolgend wird die Oxidhalbleiterlage 441, von der ein Teil (das Kanalausbildungsgebiet) mit der Metalloxidlage 407 in Kontakt steht, einer Wärmebehandlung ausgesetzt.
  • Die Wärmebehandlung wird bei einer Temperatur von einschließlich 250 °C bis 650 °C, vorzugsweise von einschließlich 450 °C bis 600 °C, oder niedriger als der untere Entspannungspunkt des Substrats ausgeführt. Zum Beispiel wird das Substrat in einen Elektroofen eingeführt, der eine der Wärmebehandlungsvorrichtungen ist, und wird an der Oxidhalbleiterlage für 1 Stunde bei 450 °C in einer Stickstoffatmosphäre die Wärmebehandlung ausgeführt.
  • Ferner ist die Wärmebehandlungsvorrichtung nicht auf einen Elektroofen beschränkt und kann eine Vorrichtung zum Heizen eines zu verarbeitenden Objekts durch Wärmeleitung oder Wärmestrahlung von einem Heizelement wie etwa einem Widerstandsheizelement verwendet werden. Zum Beispiel kann eine Vorrichtung zum schnellen thermischen Tempern (RTA-Vorrichtung) wie etwa eine Vorrichtung zum schnellen thermischen Gastempern (GRTA-Vorrichtung) oder eine Vorrichtung zum schnellen thermischen Lampentempern (LRTA-Vorrichtung) verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Heizen eines zu verarbeitenden Objekts durch Strahlung von Licht (elektromagnetischen Wellen), das von einer Lampe wie etwa einer Halogenlampe, einer Halogenmetalldampflampe, einer Xenonbogenlampe, einer Kohlenstoffbogenlampe, einer Natriumhochdrucklampe oder einer Quecksilberhochdrucklampe emittiert wird. Eine GRTA-Vorrichtung ist eine Vorrichtung für die Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als das Hochtemperaturgas wird ein Inertgas, das mit einem durch die Wärmebehandlung zu verarbeitenden Objekt nicht reagiert, wie etwa Stickstoff oder ein Edelgas wie Argon verwendet. Es wird angemerkt, dass das Substrat in einem Inertgas, das auf eine hohe Temperatur von einschließlich 650 °C bis 700 °C geheizt wird, geheizt werden kann, da die Wärmebehandlungszeit kurz ist, falls als die Wärmebehandlungsvorrichtung eine GRTA-Vorrichtung verwendet wird.
  • Die Wärmebehandlung kann in einer Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, vorzugsweise 1 ppm oder weniger, bevorzugter 10 ppb oder weniger, beträgt) oder eines Edelgases (Argon, Helium oder dergleichen) ausgeführt werden. Es wird angemerkt, dass es bevorzugt ist, dass in der Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft oder eines Edelgases kein Wasser, Wasserstoff oder dergleichen enthalten ist. Alternativ hat der Stickstoff, der Sauerstoff oder ein Edelgas, der bzw. das in die Wärmebehandlungsvorrichtung eingeleitet wird, eine Reinheit von 6 N (99,9999 %) oder mehr, vorzugsweise 7 N (99,99999 %) oder mehr (d. h. beträgt die Störstellenkonzentration 1 ppm oder weniger, vorzugsweise 0,1 ppm oder weniger).
  • Außerdem stehen die Oxidhalbleiterlage und die Metalloxidlage 407, die Sauerstoff enthalten, in Kontakt miteinander, wenn sie der Wärmebehandlung ausgesetzt werden; somit kann der Oxidhalbleiterlage Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist und der im Schritt des Entfernens von Störstellen verringert wird, von der Metalloxidlage 407, die Sauerstoff enthält, zugeführt werden. Folglich kann ein Ladungseinfangzentrum in der Oxidhalbleiterlage verringert werden. Durch die obigen Schritte kann die Oxidhalbleiterlage 403 erhalten werden, die hoch gereinigt und zu einem elektrischen i-Typ (Eigenhalbleitertyp) hergestellt worden ist. Außerdem werden durch diese Wärmebehandlung gleichzeitig Störstellen aus der Metalloxidlage 407 entfernt und kann die Metalloxidlage 407 hoch gereinigt werden.
  • Die hoch gereinigte Oxidhalbleiterlage 403 enthält äußerst wenige Ladungsträger (nahezu null), die von einem Donator abgeleitet sind. Die Ladungsträgerkonzentration der Oxidhalbleiterlage 403 beträgt weniger als 1 · 1014 cm-3, vorzugsweise weniger als 1 · 1012 cm-3, bevorzugter weniger als 1 · 1011 cm-3.
  • Durch die oben beschriebenen Schritte wird der Transistor 410 ausgebildet (siehe 1D) . Der Transistor 410 ist ein Transistor, der die Oxidhalbleiterlage 403 enthält, die hoch gereinigt ist und aus der Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder ein Hydrid (auch als eine Wasserstoffverbindung bezeichnet) absichtlich entfernt worden sind. Somit wird eine Schwankung der elektrischen Eigenschaften des Transistors 410 unterdrückt und wird der Transistor 410 elektrisch stabil.
  • Es wird angemerkt, dass die Wärmebehandlung vor der Ausbildung der Isolierlage 409 ausgeführt werden kann. In diesem Fall wird die Isolierlage 409 nach der Wärmebehandlung über der Metalloxidlage 407 ausgebildet.
  • Außer der obigen Wärmebehandlung kann die andere Wärmebehandlung ausgeführt werden. Zum Beispiel kann eine Wärmebehandlung (erste Wärmebehandlung) ausgeführt werden, nachdem die Oxidhalbleiterlage 441 ausgebildet worden ist, und kann eine Wärmebehandlung (eine zweite Wärmebehandlung) ausgeführt werden, nachdem die Metalloxidlage 407 ausgebildet worden ist. In diesem Fall kann die erste Wärmebehandlung z. B. eine Behandlung sein, in der das Heizen in einer Inertgasatmosphäre ausgeführt wird und das Abkühlen in einer Sauerstoffatmosphäre (in einer Atmosphäre, die wenigstens Sauerstoff enthält) ausgeführt wird. Wenn eine solche erste Wärmebehandlung verwendet wird, können an der Oxidhalbleiterlage zweckmäßig eine Dehydrierung und die Zufuhr von Sauerstoff ausgeführt werden.
  • Nach dem Schritt von 1D kann die Wärmebehandlung weiter ausgeführt werden. Zum Beispiel kann in der Luft für einschließlich 1 Stunde bis 30 Stunden eine Wärmebehandlung bei einschließlich 100 °C bis 200 °C ausgeführt werden. Diese Wärmebehandlung kann bei einer festen Heiztemperatur ausgeführt werden. Alternativ kann die folgende Änderung der Heiztemperatur mehrmals wiederholt durchgeführt werden: Die Heiztemperatur wird von einer Raumtemperatur auf eine Temperatur von einschließlich 100 °C bis 200 °C erhöht und daraufhin auf eine Raumtemperatur verringert.
  • In dem Transistor 410, der die Oxidhalbleiterlage 403 enthält, kann eine verhältnismäßig hohe Feldeffektmobilität erhalten werden, wodurch ein schneller Betrieb möglich ist. Folglich können hochwertige Bilder erhalten werden, wenn der obige Transistor in einem Pixelabschnitt verwendet wird. Da über einem Substrat ein Treiberschaltungsabschnitt und ein Pixelabschnitt ausgebildet sein können, die jeweils den Transistor enthalten, der die hoch gereinigte Oxidhalbleiterlage enthält, kann außerdem die Anzahl der Komponenten der Halbleitervorrichtung verringert sein.
  • In dem Transistor 410, der die Metalloxidlage 407 enthält, kann die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage 403 verhindert werden. Dadurch, dass die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage 403 in dem Transistor 410 verhindert wird, kann die Schwankung der Schwellenspannung unterdrückt werden, wodurch die Zuverlässigkeit des Transistors verbessert werden kann.
  • In dem in 1D dargestellten Transistor 410 sind zwei dielektrische Schichten der Oxidhalbleiterlage 403 und der Metalloxidlage 407 in Kontakt miteinander bereitgestellt. Falls zwei verschiedene dielektrische Schichten gestapelt sind, können die gestapelten zwei Schichten wie in einem Modelldiagramm in 9A ausgedrückt werden, wenn die Dielektrizitätskonstante, die elektrische Leitfähigkeit und die Dicke einer ersten Schicht (der Oxidhalbleiterlage 403 in dem Transistor 410) in dieser Reihenfolge auf ε1, σ1 und d1 eingestellt werden und die Dielektrizitätskonstante, die elektrische Leitfähigkeit und die Dicke einer zweiten Schicht (der Metalloxidlage 407 in dem Transistor 410) in dieser Reihenfolge auf ε2, σ2 und d2 eingestellt werden. Es wird angemerkt, dass S in 9A eine Fläche repräsentiert. Das Modelldiagramm in 9A kann durch eine Ersatzschaltung in 9B ersetzt werden. C1, G1, C2 und G2 repräsentieren in der Zeichnung in dieser Reihenfolge den Kapazitätswert der ersten Schicht, den Widerstandswert der ersten Schicht, den Kapazitätswert der zweiten Schicht und den Widerstandswert der zweiten Schicht. Es wird hier betrachtet, dass an der Grenzfläche zwischen den zwei Schichten nach t Sekunden eine durch die folgende Gleichung (1) ausgedrückte Ladung Q angesammelt wird, falls an die zwei Schichten eine Spannung V angelegt wird. Q = C 2 G 1 C 1 G 2 G 1 + G 2 V { 1 exp ( G 1 + G 2 C 1 + C 2 t ) }
    Figure DE112011101069B4_0001
  • In dem in 1D dargestellten Transistor 410 entspricht die Grenzfläche, an der die Ladung Q angesammelt wird, der Rückkanalseite der Oxidhalbleiterlage 403. Die an der Grenzfläche auf der Rückkanalseite angesammelte Ladung Q kann durch geeignetes Einstellen der Dielektrizitätskonstante, der elektrischen Leitfähigkeit oder der Dicke der Metalloxidlage 407 verringert werden.
  • Die Gleichung (1) wird hier in die Gleichungen (2) und (3) geändert. Q = ( 1 τ 1 τ 2 ) C 2 V 2 { 1 exp ( t τ i ) }
    Figure DE112011101069B4_0002
    V 2 = G 1 G 1 + G 2 V
    Figure DE112011101069B4_0003
  • (Es wird angemerkt, dass C 1 = ε 1 d 1 S , C 2 = ε 2 d 2 S , G 1 = σ 1 d 1 S ,
    Figure DE112011101069B4_0004
    G 2 = σ 2 d 2 S τ 1 = ε 1 σ 1 τ 2 = ε 2 σ 2 τ i = C 1 + C 2 G 1 + G 2
    Figure DE112011101069B4_0005
    sind.)
  • Aus den Gleichungen (2) und (3) können vier Bedingungen (A) bis (D) angenommen werden, um die Ladung Q zu verringern.
  • Bedingung (A): τi ist äußerst groß.
  • Bedingung (B): V2 ist nahezu null, d. h., G ist nahezu null, d. h., G2 ist groß gegen G1.
  • Bedingung (C): C2 ist nahezu null.
  • Bedingung (D): τ1 ist nahezu τ2.
  • Um τi unter der Bedingung (A) äußerst groß zu machen, kann wegen τi = (C1 + C2) / (G1 + G2) (C1 + C2) groß gegen (G1 + G2) gemacht werden. Da C1 und G1 Parameter der Oxidhalbleiterlage 403 sind, muss C2 erhöht werden, um die Ladung Q durch die Metalloxidlage 407 zu verringern. Allerdings wird wegen C2 = ε2S/d2 Q in Übereinstimmung mit Gleichung (2) groß, wenn C2 um ε2 erhöht wird, so dass es einen Widerspruch gibt. Mit anderen Worten, die Ladung Q kann nicht durch τi eingestellt werden.
  • Um V2 unter der Bedingung (B) nahezu zu null zu machen, kann G2 » G1 von Gleichung (3) erfüllt werden. Da G1 ein Parameter der Oxidhalbleiterlage 403 ist, muss G2 erhöht werden, um die Ladung Q durch die Metalloxidlage 407 zu verringern. Genauer wird wegen G2 = σ2S/d2 d2 verringert oder ein Material ausgewählt, in dem σ2 groß ist. Wenn dagegen d2 verringert wird, wird wie im Fall der Bedingung (A) C2 aus C2 = ε2S/d2 erhöht, so dass Q erhöht wird; somit kann eine Verringerung von d2 nicht genutzt werden. Außerdem ist die elektrische Leitfähigkeit der Metalloxidlage 407 höher als die der Oxidhalbleiterlage 403, wenn σ2 groß ist, was mit hoher Wahrscheinlichkeit zur Erzeugung eines Leckstroms und eines Kurzschlusses führt; somit kann ein Material, in dem σ2 groß ist, nicht genutzt werden.
  • Um C2 unter der Bedingung (C) äußerst klein zu machen, wird aus C2 = ε2S/d2 d2 erhöht oder ein Material ausgewählt, in dem ε2 klein ist.
  • Da τ1 = ε11 und τ2 = ε22 sind, kann eine Lage ausgewählt werden, die ε11≈ ε22 erfüllt, um τ1 unter der Bedingung (D) nahezu zu τ2 zu machen. Dies ist äquivalent C1/G1 ≈ C2/G2. Um die Ansammlung der Ladung Q effizient zu verhindern, ist es folglich bevorzugt, dass die Dicke (d2) der Metalloxidlage 407 erhöht wird oder dass als ein Material der Metalloxidlage 407 ein Material, dessen Dielektrizitätskonstante (ε2) klein ist, vorzugsweise ein Material, dessen Dielektrizitätskonstante kleiner als die der Oxidhalbleiterlage 403 ist (z. B. ein Material, dessen Dielektrizitätskonstante ε einschließlich 8 bis 20 ist), ausgewählt wird. Alternativ wird als ein Material der Metalloxidlage vorzugsweise ein Material ausgewählt, dessen Wert der physikalischen Eigenschaft nahe dem der Oxidhalbleiterlage ist, um ε11≈ ε221 ist die Dielektrizitätskonstante des Oxidhalbleiters und σ1 ist die elektrische Leitfähigkeit des Oxidhalbleiters) zu erfüllen.
  • Wie oben beschrieben wurde, kann in dem Transistor 410, der die Metalloxidlage 407 mit einer Funktion zum Verhindern der Elektrisierung enthält, verhindert werden, dass Ladungen auf der Rückkanalseite der Oxidhalbleiterlage angesammelt werden. Ferner kann die positive Ladung mit der über einer oberen Oberfläche der Oxidhalbleiterlage bereitgestellten Metalloxidlage sofort entfernt werden, selbst wenn die Rückkanalseite der Oxidhalbleiterlage positiv geladen wird. Darüber hinaus kann in dem Transistor 410, der die Metalloxidlage 407 enthält, die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage 403 verhindert werden. Dadurch, dass die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage in dem Transistor verhindert wird, kann die Schwankung der Schwellenspannung unterdrückt werden. Folglich kann die Schwankung der elektrischen Leitfähigkeit und dergleichen der Oxidhalbleiterlage unterdrückt werden, wodurch die Zuverlässigkeit des Transistors verbessert werden kann.
  • Wie oben beschrieben wurde, kann eine Halbleitervorrichtung geschaffen werden, die einen Oxidhalbleiter mit stabilen elektrischen Eigenschaften enthält. Somit kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit geschaffen werden.
  • Soweit erforderlich können die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen mit irgendwelchen der in anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • (Ausführungsform 2)
  • In dieser Ausführungsform wird eine weitere Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung beschrieben. Derselbe Abschnitt oder ein Abschnitt mit einer ähnlichen Funktion wie in der obigen Ausführungsform kann wie in der obigen Ausführungsform ausgebildet sein und derselbe Schritt oder ein ähnlicher Schritt wie der in der obigen Ausführungsform kann wie in der obigen Ausführungsform ausgeführt werden, so dass eine wiederholte Beschreibung weggelassen ist. Außerdem wird eine wiederholte Beschreibung desselben Abschnitts nicht wiederholt.
  • In dieser Ausführungsform wird ein Beispiel der Ausführung der Wärmebehandlung an der Oxidhalbleiterlage vor Ausbildung der Metalloxidlage 407 in Kontakt mit der Oxidhalbleiterlage in dem Verfahren zur Herstellung des Transistors 410 in der Ausführungsform 1 beschrieben.
  • Diese Wärmebehandlung kann an der Oxidhalbleiterlage ausgeführt werden, bevor sie zu der inselförmigen Oxidhalbleiterlage verarbeitet wird, solange die Wärmebehandlung nach der Ausbildung der Oxidhalbleiterlage und vor der Ausbildung der Metalloxidlage 407 ausgeführt wird, wobei die Wärmebehandlung vor der Ausbildung der Source-Elektrode 405a und der Drain-Elektrode 405b oder nach der Ausbildung der Source-Elektrode 405a und der Drain-Elektrode 405b ausgeführt werden kann.
  • Die Wärmebehandlung wird bei einer Temperatur von einschließlich 250 °C bis 650 °C, vorzugsweise einschließlich 450 °C bis 600 °C, ausgeführt. Zum Beispiel wird das Substrat in einen Elektroofen eingeführt, der eine der Wärmebehandlungsvorrichtungen ist, und wird an der Oxidhalbleiterlage für 1 Stunde bei 450 °C in einer Stickstoffatmosphäre die Wärmebehandlung ausgeführt. Nach der Wärmebehandlung wird die Metalloxidlage vorzugsweise ausgebildet, ohne dass das Substrat der Luft ausgesetzt wird, so dass verhindert werden kann, dass Wasser oder Wasserstoff in die Oxidhalbleiterlage eintreten.
  • Ferner ist die Wärmebehandlungsvorrichtung nicht auf einen Elektroofen beschränkt und kann eine Vorrichtung zum Heizen eines zu verarbeitenden Objekts durch Wärmeleitung oder Wärmestrahlung von einem Heizelement wie etwa einem Widerstandsheizelement verwendet werden. Zum Beispiel kann eine RTA-Vorrichtung wie eine GRTA-Vorrichtung oder eine LRTA-Vorrichtung verwendet werden. Es wird angemerkt, dass das Substrat in einem auf eine hohe Temperatur von einschließlich 650 °C bis 700 °C geheizten Inertgas geheizt werden kann, falls als die Wärmebehandlungsvorrichtung eine GRTA-Vorrichtung verwendet wird, da die Wärmebehandlungszeit kurz ist.
  • Die Wärmebehandlung kann in einer Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, vorzugsweise 1 ppm oder weniger, bevorzugter 10 ppb oder weniger beträgt) oder einem Edelgas (Argon, Helium oder dergleichen) ausgeführt werden. Es wird angemerkt, dass es bevorzugt ist, dass in der Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft oder einem Edelgas Wasser, Wasserstoff oder dergleichen nicht enthalten sind. Alternativ ist es bevorzugt, dass Stickstoff, Sauerstoff oder ein Edelgas, der bzw. das in die Wärmebehandlungsvorrichtung eingeleitet wird, eine Reinheit von 6N (99,9999 %) oder mehr, vorzugsweise 7N (99,99999 %) oder mehr, aufweist (d. h., dass die Störstellenkonzentration 1 ppm oder weniger, vorzugsweise 0,1 ppm oder weniger, beträgt).
  • Mit dieser Wärmebehandlung können Störstellen wie etwa Feuchtigkeit oder Wasserstoff in der Oxidhalbleiterlage verringert werden.
  • Ferner kann der Oxidhalbleiterlage Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist und der in dem Schritt des Entfernens von Störstellen verringert wird, von der Metalloxidlage, die Oxid enthält, zugeführt werden, wenn die Oxidhalbleiterlage und die Metalloxidlage, die Sauerstoff enthalten, der Wärmebehandlung ausgesetzt werden, während sie in Kontakt miteinander stehen.
  • Somit kann eine i-Oxidhalbleiterlage (Oxideigenhalbleiterlage) oder im Wesentlichen eine i-Oxidhalbleiterlage erhalten werden, von der Störstellen wie etwa Feuchtigkeit oder Wasserstoff weiter beseitigt sind, wenn die Oxidhalbleiterlage der Wärmebehandlung vor Ausbilden der Metalloxidlage und der Wärmebehandlung nach Ausbilden der Metalloxidlage ausgesetzt wird.
  • Somit weist der Transistor, der die hoch gereinigte Oxidhalbleiterlage enthält, eine unterdrückte Schwankung der elektrischen Eigenschaften auf und ist elektrisch stabil.
  • Darüber hinaus kann in dem Transistor, der die Metalloxidlage enthält, die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage verhindert werden.
  • Wie oben beschrieben wurde, kann eine Halbleitervorrichtung geschaffen werden, die einen Oxidhalbleiter mit stabilen elektrischen Eigenschaften enthält. Somit kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit geschaffen werden.
  • Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können mit irgendwelchen der in anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • (Ausführungsform 3)
  • Unter Verwendung des Transistors, dessen Beispiel in Ausführungsform 1 oder 2 beschrieben ist, kann eine Halbleitervorrichtung mit einer Anzeigefunktion (auch als eine Anzeigevorrichtung bezeichnet) hergestellt werden. Darüber hinaus kann ein Teil einer Treiberschaltung oder eine gesamte Treiberschaltung, die Transistoren enthält, über demselben Substrat als ein Pixelabschnitt ausgebildet werden, wodurch ein System auf dem Bildschirm erhalten werden kann.
  • In 2A ist ein Dichtungsmittel 4005 in der Weise bereitgestellt, dass es einen über einem ersten Substrat 4001 bereitgestellten Pixelabschnitt 4002 umgibt, wobei der Pixelabschnitt 4002 unter Verwendung eines zweiten Substrats 4006 abgedichtet ist. In 2A sind in einem Gebiet, das von dem von dem Dichtungsmittel 4005 umgebenen Gebiet verschieden ist, über dem ersten Substrat 4001 eine Signalleitungs-Treiberschaltung 4003 und eine Abtastleitungs-Treiberschaltung 4004 angebracht, die unter Verwendung einer Einkristallhalbleiterlage oder einer polykristallinen Halbleiterlage über einem getrennt vorbereiteten Substrat ausgebildet worden sind. Der Signalleitungs-Treiberschaltung 4003 und der Abtastleitungs-Treiberschaltung 4004, von denen jede getrennt ausgebildet worden ist, und dem Pixelabschnitt 4002 werden von flexiblen gedruckten Schaltungen (FPCs) 4018a und 4018b verschiedene Signale und Potentiale zugeführt.
  • In 2B und 2C ist das Dichtungsmittel 4005 in der Weise bereitgestellt, dass es den Pixelabschnitt 4002 und die Abtastleitungs-Treiberschaltung 4004, die über dem ersten Substrat 4001 bereitgestellt sind, umgibt. Das zweite Substrat 4006 ist über dem Pixelabschnitt 4002 und der Abtastleitungs-Treiberschaltung 4004 bereitgestellt. Folglich sind der Pixelabschnitt 4002 und die Abtastleitungs-Treiberschaltung 4004 durch das erste Substrat 4001, durch das Dichtungsmittel 4005 und durch das zweite Substrat 4006 zusammen mit dem Anzeigeelement abgedichtet. In 2B und 2C ist die Signalleitungs-Treiberschaltung 4003, die unter Verwendung einer Einkristallhalbleiterlage oder einer polykristallinen Halbleiterlage über einem getrennt vorbereiteten Substrat ausgebildet ist, in einem Gebiet angebracht, das von einem von dem Dichtungsmittel 4005 umgebenen Gebiet über dem ersten Substrat 4001 verschieden ist. In 2B und 2C werden der Signalleitungs-Treiberschaltung 4003, die getrennt ausgebildet ist, der Abtastleitungs-Treiberschaltung 4004 und dem Pixelabschnitt 4002 von einer FPC 4018 verschiedene Signale und Potentiale zugeführt.
  • Obwohl 2B und 2C jeweils das Beispiel veranschaulichen, in dem die Signalleitungs-Treiberschaltung 4003 getrennt ausgebildet und auf dem ersten Substrat 4001 angebracht worden ist, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Die Abtastleitungs-Treiberschaltung kann getrennt ausgebildet und daraufhin angebracht werden, oder nur ein Teil der Signalleitungs-Treiberschaltung oder ein Teil der Abtastleitungs-Treiberschaltung kann getrennt ausgebildet und daraufhin angebracht werden.
  • Es wird angemerkt, dass ein Verbindungsverfahren einer getrennt ausgebildeten Treiberschaltung nicht besonders beschränkt ist und dass ein Chip-auf-Glas-Verfahren (COG-Verfahren), ein Drahtkontaktierungsverfahren, ein automatisches Folienkontaktierungsverfahren (TAB-Verfahren) oder dergleichen verwendet werden können. 2A veranschaulicht das Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 und die Abtastleitungs-Treiberschaltung 4004 durch ein COG-Verfahren angebracht sind. 2B veranschaulicht das Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 durch ein COG-Verfahren angebracht ist. 2C veranschaulicht das Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 durch ein TAB-Verfahren angebracht ist.
  • Außerdem enthält die Anzeigevorrichtung einen Bildschirm, in dem das Anzeigeelement abgedichtet ist, und ein Modul, in dem eine IC und dergleichen, die einen Controller enthalten, an dem Bildschirm angebracht sind.
  • Es wird angemerkt, dass eine Anzeigevorrichtung in dieser Patentschrift eine Bildanzeigevorrichtung, eine Anzeigevorrichtung oder eine Lichtquelle (einschließlich einer Beleuchtungsvorrichtung) bedeutet. Darüber hinaus enthält die Anzeigevorrichtung in ihrer Kategorie außerdem die folgenden Module: ein Modul, an dem ein Verbinder wie etwa eine FPC, eine TAB-Folie oder ein TCP befestigt ist; ein Modul, das eine TAB-Folie oder einen TCP an der Spitze aufweist, von der eine Leiterplatte bereitgestellt ist; und ein Modul, in dem eine integrierte Schaltung (IC) durch ein COG-Verfahren direkt an einem Anzeigeelement angebracht ist.
  • Ferner enthalten der Pixelabschnitt und die Abtastleitungs-Treiberschaltung, die über dem ersten Substrat bereitgestellt sind, mehrere Transistoren, auf die der Transistor, dessen Beispiel in Ausführungsform 1 oder 2 beschrieben ist, angewendet werden kann.
  • Als ein Anzeigeelement, das für die Anzeigevorrichtung bereitgestellt wird, kann ein Flüssigkristallelement (auch als Flüssigkristallanzeigeelement bezeichnet) oder ein Lichtemitterelement (auch als Lichtemitteranzeigeelement bezeichnet) verwendet werden. Das Lichtemitterelement enthält in seiner Kategorie ein Element, dessen Helligkeit durch einen Strom oder durch eine Spannung gesteuert wird, und enthält in seiner Kategorie spezifisch ein anorganisches Elektrolumineszenzelement (EL-Element), ein organisches EL-Element und dergleichen. Darüber hinaus kann ein Anzeigemedium, dessen Kontrast durch einen elektrischen Effekt geändert wird, wie etwa eine elektronische Tinte verwendet werden.
  • Anhand von 3, 4 und 5 werden Ausführungsformen der Halbleitervorrichtung beschrieben. 3, 4 und 5 entsprechen Querschnittsansichten längs der Linie M-N in 2B.
  • Wie in 3, 4 und 5 dargestellt ist, enthält die Halbleitervorrichtung eine Verbindungsanschlusselektrode 4015 und eine Anschlusselektrode 4016, wobei die Verbindungsanschlusselektrode 4015 und die Anschlusselektrode 4016 mit einem in der FPC 4018 enthaltenen Anschluss über eine anisotrope leitende Lage 4019 elektrisch verbunden sind.
  • Die Verbindungsanschlusselektrode 4015 wird unter Verwendung derselben leitenden Lage wie eine erste Elektrodenschicht 4030 ausgebildet und die Anschlusselektrode 4016 wird unter Verwendung derselben leitenden Lage wie die Source- und die Drain-Elektroden der Transistoren 4010 und 4011 ausgebildet.
  • Sowohl der Pixelabschnitt 4002 als auch die Abtastleitungs-Treiberschaltung 4004, die über dem ersten Substrat 4001 bereitgestellt sind, enthalten mehrere Transistoren. In 3, 4 und 5 sind der in dem Pixelabschnitt 4002 enthaltene Transistor 4010 und der in der Abtastleitungs-Treiberschaltung 4004 enthaltene Transistor 4011 als ein Beispiel dargestellt. In 3 sind über den Transistoren 4010 und 4011 eine Metalloxidlage 4020 mit einer Funktion zum Verhindern der Elektrisierung und eine Isolierlage 4024 bereitgestellt. In 4 und 5 ist ferner eine Isolierschicht 4021 bereitgestellt. Es wird angemerkt, dass eine Isolierlage 4023 eine Isolierlage ist, die als eine Basislage dient.
  • In dieser Ausführungsform kann der in der Ausführungsform 1 oder 2 beschriebene Transistor auf die Transistoren 4010 und 4011 angewendet werden.
  • In den Transistoren 4010 und 4011 ist die Oxidhalbleiterlage eine Oxidhalbleiterlage, die durch absichtliches Entfernen von Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder Hydrid (auch als eine Wasserstoffverbindung bezeichnet) hoch gereinigt ist. Eine solche Oxidhalbleiterlage wird durch Ausführen einer Wärmebehandlung nach Ausbilden der Metalloxidlage 4020 und der Isolierlage 4024, die über der Metalloxidlage 4020 gestapelt sind, erhalten.
  • Die Oxidhalbleiterlage und die Metalloxidlage 4020, die Sauerstoff enthalten, stehen in Kontakt miteinander, wenn sie der Wärmebehandlung ausgesetzt werden; somit kann der Oxidhalbleiterlage Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist und der in dem Schritt des Entfernens von Störstellen verringert wird, von der Metalloxidlage 4020, die Sauerstoff enthält, zugeführt werden. Somit wird die Oxidhalbleiterlage höher gereinigt, um zum elektrischen i-Typ (Eigenhalbleitertyp) zu werden.
  • Folglich wird eine Schwankung der elektrischen Eigenschaften der Transistoren 4010 und 4011, die jeweils die hoch gereinigte Oxidhalbleiterlage enthalten, unterdrückt und sind die Transistoren 4010 und 4011 elektrisch stabil. Wie oben beschrieben wurde, können als die Halbleitervorrichtungen dieser Ausführungsform, die in 3, 4 und 5 dargestellt sind, Halbleitervorrichtungen mit hoher Zuverlässigkeit geschaffen werden.
  • Außerdem kann in dem Transistor, der die Metalloxidlage mit einer Funktion zum Verhindern der Elektrisierung enthält, die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage verhindert werden. Dadurch, dass die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage in dem Transistor verhindert wird, kann die Schwankung der Schwellenspannung unterdrückt werden.
  • Außerdem ist in dieser Ausführungsform über der Isolierlage 4024 eine leitende Schicht in der Weise bereitgestellt, dass sie sich mit dem Kanalausbildungsgebiet der Oxidhalbleiterlage in dem Transistor 4011 für die Treiberschaltung überlappt. Dadurch, dass die leitende Schicht in der Weise bereitgestellt ist, dass sie sich mit dem Kanalausbildungsgebiet der Oxidhalbleiterlage überlappt, kann der Betrag der Änderung der Schwellenspannung des Transistors 4011 vor und nach dem BT-Test weiter verringert werden. Das Potential der leitenden Schicht kann dasselbe wie das einer Gate-Elektrode des Transistors 4011 oder ein anderes sein. Die leitende Schicht kann ebenfalls als eine zweite Gate-Elektrode fungieren. Das Potential der leitenden Schicht kann GND, 0 V oder in einem erdfreien Zustand sein.
  • Außerdem fungiert die leitende Schicht so, dass sie ein externes elektrisches Feld sperrt, d. h. verhindert, dass ein externes elektrisches Feld das Innere (einen Schaltungsabschnitt, der einen Dünnschichttransistor enthält) beeinträchtigt (insbesondere die statische Elektrizität sperrt). Eine Sperrfunktion der leitenden Schicht kann die Schwankung der elektrischen Eigenschaften des Transistors wegen der Wirkung eines externen elektrischen Felds wie etwa statischer Elektrizität verhindern.
  • Der in dem Pixelabschnitt 4002 enthaltene Transistor 4010 ist mit einem Anzeigeelement elektrisch verbunden, um einen Anzeigebildschirm zu bilden. Als das Anzeigeelement können eine Vielzahl von Anzeigeelementen verwendet werden, solang eine Anzeige ausgeführt werden kann.
  • Es wird angemerkt, dass in 3 ein Beispiel einer Flüssigkristall-Anzeigevorrichtung, die ein Flüssigkristallelement als ein Anzeigeelement verwendet, dargestellt ist. In 3 enthält ein Flüssigkristallelement 4013, das ein Anzeigeelement ist, die erste Elektrodenschicht 4030, eine zweite Elektrodenschicht 4031 und eine Flüssigkristallschicht 4008. Die Isolierlagen 4032 und 4033, die als Ausrichtlagen dienen, sind in der Weise bereitgestellt, dass die Flüssigkristallschicht 4008 dazwischenliegt. Die zweite Elektrodenschicht 4031 ist auf der Seite des zweiten Substrats 4006 bereitgestellt, wobei die erste Elektrodenschicht 4030 und die zweite Elektrodenschicht 4031 gestapelt sind, wobei die Flüssigkristallschicht 4008 dazwischenliegt.
  • Ein mit dem Bezugszeichen 4035 bezeichneter säulenförmiger Abstandshalter wird durch selektives Ätzen einer Isolierlage erhalten und ist bereitgestellt, um die Dicke der Flüssigkristallschicht 4008 (einen Zellenzwischenraum) zu steuern. Alternativ kann ein kugelförmiger Abstandshalter verwendet werden.
  • Falls ein Flüssigkristallelement als das Anzeigeelement verwendet wird, können ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein in einem Polymer dispergierter Flüssigkristall, ein ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet werden. Ein solches Flüssigkristallmaterial zeigt je nach den Bedingungen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chirale nematische Phase, eine isotrope Phase oder dergleichen.
  • Alternativ kann ein Flüssigkristall verwendet werden, der eine blaue Phase zeigt, für den keine Ausrichtungslage notwendig ist. Eine blaue Phase ist eine der Flüssigkristallphasen, die erzeugt wird, kurz bevor sich eine cholesterische Phase in eine isotrope Phase ändert, während die Temperatur eines cholesterischen Flüssigkristalls erhöht wird. Da die blaue Phase nur in einem schmalen Temperaturbereich erscheint, wird für die Flüssigkristallschicht eine Flüssigkristallzusammensetzung verwendet, in die mehrere Gewichtsprozent oder mehr eines chiralen Materials gemischt sind, um den Temperaturbereich zu verbessern. Die Flüssigkristallzusammensetzung, die einen Flüssigkristall, der eine blaue Phase zeigt, und ein chirales Material enthält, besitzt eine kurze Ansprechzeit von 1 ms oder weniger, besitzt optische Isotropie, was den Ausrichtungsprozess unnötig macht, und eine geringe Betrachtungswinkelabhängigkeit. Da eine Ausrichtungslage nicht bereitgestellt zu werden braucht und somit eine Polierbehandlung unnötig ist, kann somit außerdem eine durch die Polierbehandlung verursachte Beschädigung durch elektrostatische Entladung verhindert werden und können Defekte und eine Beschädigung der Flüssigkristallanzeigevorrichtung in dem Herstellungsprozess verringert werden. Somit kann die Produktivität der Flüssigkristallanzeigevorrichtung erhöht werden. Ein Transistor, der eine Oxidhalbleiterlage enthält, besitzt eine Möglichkeit, dass die elektrischen Eigenschaften durch den Einfluss statischer Elektrizität erheblich variieren und von dem beabsichtigten Bereich abweichen können. Somit ist es für eine Flüssigkristallanzeigevorrichtung, die einen Transistor enthält, der eine Oxidhalbleiterlage enthält, effizienter, ein Flüssigkristallmaterial zu verwenden, das eine blaue Phase zeigt.
  • Der spezifische Widerstand des Flüssigkristallmaterials ist 1 · 109 Ω · cm oder mehr, vorzugsweise 1 · 1011 Ω · cm oder mehr, bevorzugter 1 · 1012 Ω · cm oder mehr. Der Wert des spezifischen Widerstands ist in dieser Patentschrift bei 20 °C gemessen worden.
  • Die Größe eines in der Flüssigkristallanzeigevorrichtung ausgebildeten Speicherkondensators wird unter Beachtung des Leckstroms des in dem Pixelabschnitt bereitgestellten Transistors oder dergleichen in der Weise eingestellt, dass Ladungen für eine vorgegebene Zeitdauer gehalten werden können. Unter Verwendung des Transistors, der die hochreine Oxidhalbleiterlage enthält, reicht es aus, einen Speicherkondensator mit einer Kapazität bereitzustellen, die 1/3 oder weniger, vorzugsweise 1/5 oder weniger, einer Flüssigkristallkapazität jedes Pixels ist.
  • In dem in dieser Ausführungsform verwendeten Transistor, der die hoch gereinigte Oxidhalbleiterlage enthält, kann der Strom in einem Sperrzustand (der Sperrstrom) klein gemacht werden. Dementsprechend kann ein elektrisches Signal wie etwa ein Bildsignal für eine längere Zeitdauer gehalten werden und kann ein Schreibintervall in einem Ein-Zustand lang eingestellt werden. Dementsprechend kann die Frequenz der Auffrischoperation verringert werden, was zu einer Wirkung der Unterdrückung des Leistungsverbrauchs führt.
  • Außerdem kann der in dieser Ausführungsform verwendete Transistor, der die hoch gereinigte Oxidhalbleiterlage enthält, eine verhältnismäßig hohe Feldeffektmobilität aufweisen und somit mit hoher Geschwindigkeit arbeiten. Somit kann unter Verwendung des Transistors in dem Pixelabschnitt der Flüssigkristallanzeigevorrichtung ein hochwertiges Bild bereitgestellt werden. Außerdem kann die Anzahl der Komponenten der Flüssigkristallanzeigevorrichtung verringert werden, da der Treiberschaltungsabschnitt und der Pixelabschnitt über einem Substrat mit dem Transistor ausgebildet werden können.
  • Für die Flüssigkristallanzeigevorrichtung kann eine Twisted-Nematic-Betriebsart (TN-Betriebsart), eine Betriebsart des Schaltens in der Ebene (IPS-Betriebsart), eine Streufeldschaltbetriebsart (FFS-Betriebsart), eine Betriebsart mit axial symmetrisch ausgerichteter Mikrozelle (ASM-Betriebsart), eine Betriebsart mit optisch kompensierter Doppelbrechung (OCB-Betriebsart), eine Betriebsart mit ferroelektrischem Flüssigkristall (FLC-Betriebsart), eine Betriebsart mit antiferroelektrischem Flüssigkristall (AFLC-Betriebsart) oder dergleichen verwendet werden.
  • Es kann eine normalerweise schwarze Flüssigkristallanzeigevorrichtung wie etwa eine Durchsicht-Flüssigkristallanzeigevorrichtung, die eine Betriebsart mit vertikaler Ausrichtung (VA-Betriebsart) nutzt, verwendet werden. Die Betriebsart mit vertikaler Ausrichtung ist ein Verfahren zum Steuern der Ausrichtung von Flüssigkristallmolekülen eines Flüssigkristallanzeige-Bildschirms, in der die Flüssigkristallmoleküle auf eine Bildschirmoberfläche vertikal ausgerichtet sind, wenn keine Spannung angelegt ist. Es sind einige Beispiele als die Betriebsart mit vertikaler Ausrichtung gegeben. Zum Beispiel können eine Betriebsart mit vertikaler Mehrdomänenausrichtung (MVA-Betriebsart), eine Betriebsart mit gemusterter vertikaler Ausrichtung (PVA-Betriebsart), eine ASV-Betriebsart oder dergleichen gegeben sein. Darüber hinaus ist es möglich, ein Domänenmultiplikation oder Mehrdomänenentwurf genanntes Verfahren zu verwenden, in dem ein Pixel in einige Gebiete (Subpixel) geteilt ist und die Moleküle in ihren jeweiligen Gebieten in verschiedenen Richtungen ausgerichtet sind.
  • Soweit erforderlich sind in der Anzeigevorrichtung außerdem eine Schwarzmatrix (eine lichtversperrende Schicht), ein optisches Element (ein optisches Substrat) wie etwa ein Polarisationselement, ein Verzögerungselement oder ein Antireflexelement und dergleichen bereitgestellt. Zum Beispiel kann unter Verwendung eines Polarisationssubstrats und eines Verzögerungssubstrats eine zirkulare Polarisation erhalten werden. Außerdem können eine Hintergrundbeleuchtung, eine Seitenbeleuchtung oder dergleichen als eine Lichtquelle verwendet werden.
  • Außerdem ist es möglich, ein Zeitmultiplexanzeigeverfahren (auch feldsequentielles Ansteuerverfahren) unter Verwendung mehrerer Lichtemitterdioden (LEDs) als Hintergrundbeleuchtung zu nutzen. Durch Nutzung eines feldsequentiellen Ansteuerverfahrens kann eine Farbanzeige ohne Verwendung eines Farbfilters ausgeführt werden.
  • Als ein Anzeigeverfahren für den Pixelabschnitt können ein progressives Verfahren, ein Zeilensprungverfahren oder dergleichen genutzt werden. Ferner sind die Farbelemente, die in einem Pixel zur Zeit der Farbanzeige gesteuert werden, nicht auf drei Farben: R, G und B (wobei R, G und B in dieser Reihenfolge Rot, Grün und Blau entsprechen) beschränkt. Zum Beispiel können R, G, B und W (wobei W Weiß entspricht); R, G, B und eine oder mehrere von Gelb, Cyan, Magenta und dergleichen verwendet werden. Ferner können sich die Größen der Anzeigegebiete zwischen jeweiligen Punkten von Farbelementen unterscheiden. Diese Ausführungsform ist nicht auf die Anwendung auf eine Anzeigevorrichtung für die Farbanzeige beschränkt, sondern kann ebenfalls auf eine Anzeigevorrichtung für eine einfarbige Anzeige angewendet werden.
  • Alternativ kann als das in der Anzeigevorrichtung enthaltene Anzeigeelement ein Lichtemitterelement verwendet werden, das Elektrolumineszenz nutzt. Lichtemitterelemente, die Elektrolumineszenz nutzen, werden in Übereinstimmung damit klassifiziert, ob ein Lichtemittermaterial eine organische Verbindung oder eine anorganische Verbindung ist. Im Allgemeinen wird das Erstere als ein organisches EL-Element bezeichnet und wird das Letztere als ein anorganisches EL-Element bezeichnet.
  • In einem organischen EL-Element werden durch Anlegen einer Spannung an ein Lichtemitterelement Elektronen und Löcher von einem Paar Elektroden getrennt in eine Schicht, die eine organische Lichtemitterverbindung enthält, injiziert, wobei ein Strom fließt. Die Ladungsträger (Elektronen und Löcher) werden rekombinieren gelassen, so dass die organische Lichtemitterverbindung angeregt wird. Die organische Lichtemitterverbindung kehrt aus dem angeregten Zustand in einen Grundzustand zurück und emittiert dadurch Licht. Wegen eines solchen Mechanismus wird das Lichtemitterelement ein Stromerregungs-Lichtemitterelement genannt.
  • Die anorganischen EL-Elemente werden gemäß ihren Elementstrukturen in ein anorganisches EL-Element vom Dispersionstyp und in ein anorganisches Dünnlagen-EL-Element klassifiziert. Ein anorganisches EL-Element vom Dispersionstyp weist eine Lichtemitterschicht auf, in der Partikel aus einem Lichtemittermaterial in einem Bindemittel verteilt sind, wobei ihr Lichtemissionsmechanismus eine Lichtemission vom Donator-Akzeptor-Rekombinationstyp ist, die ein Donatorniveau und ein Akzeptorniveau nutzt. Ein anorganisches Dünnlagen-EL-Element weist eine Struktur auf, bei der eine Lichtemitterschicht zwischen dielektrischen Schichten liegt, die weiter zwischen Elektroden liegen, wobei ihr Lichtemissionsmechanismus eine Lichtemission vom lokalisierten Typ ist, die den Elektronenübergang zwischen inneren Schalten von Metallionen nutzt. Es wird angemerkt, dass hier ein Beispiel eines organischen EL-Elements als ein Lichtemitterelement beschrieben ist.
  • Um von dem Lichtemitterelement emittiertes Licht zu extrahieren, ist es akzeptabel, solange wenigstens eine Elektrode eines Paars von Elektroden durchsichtig ist. Über einem Substrat sind ein Transistor und ein Lichtemitterelement ausgebildet. Das Lichtemitterelement kann eine obere Emissionsstruktur, in der Lichtemission durch die dem Substrat gegenüberliegende Oberfläche extrahiert wird; eine untere Emissionsstruktur, in der Lichtemission durch die Oberfläche auf der Substratseite extrahiert wird; oder eine Doppelemissionsstruktur, in der Lichtemission durch die dem Substrat gegenüberliegende Oberfläche und durch die Oberfläche auf der Substratseite extrahiert wird, aufweisen. Es kann ein Lichtemitterelement mit irgendeiner dieser Emissionsstrukturen verwendet werden.
  • 4 veranschaulicht ein Beispiel einer Lichtemittervorrichtung, in der ein Lichtemitterelement als ein Anzeigeelement verwendet ist. Ein Lichtemitterelement 4513, das ein Anzeigeelement ist, ist mit dem in dem Pixelabschnitt 4002 bereitgestellten Transistor 4010 elektrisch verbunden. Eine Struktur des Lichtemitterelements 4513 ist nicht auf die in 4 dargestellte gestapelte Schichtstruktur, die die erste Elektrodenschicht 4030, eine Elektrolumineszenzschicht 4511 und die zweite Elektrodenschicht 4031 enthält, beschränkt. Soweit erforderlich kann die Struktur des Lichtemitterelements 4513 je nach einer Richtung, in der Licht von dem Lichtemitterelement 4513 extrahiert wird, oder dergleichen geändert werden.
  • Unter Verwendung eines organischen Isoliermaterials oder eines anorganischen Isoliermaterials ist eine Trennwand 4510 ausgebildet. Es ist besonders bevorzugt, dass die Trennwand 4510 unter Verwendung eines lichtempfindlichen Harzmaterials in der Weise ausgebildet ist, dass sie über der ersten Elektrodenschicht 4030 eine Öffnung aufweist, so dass eine Seitenwand der Öffnung als eine geneigte Oberfläche mit kontinuierlicher Krümmung ausgebildet ist.
  • Die Elektrolumineszenzschicht 4511 kann unter Verwendung einer einzelnen Schicht oder mehrerer gestapelter Schichten ausgebildet sein.
  • Über der zweiten Elektrodenschicht 4031 und der Trennwand 4510 kann eine Schutzlage ausgebildet sein, um das Eindringen von Sauerstoff, Wasserstoff, Feuchtigkeit, Kohlendioxid oder dergleichen in das Lichtemitterelement 4513 zu verhindern. Als die Schutzlage können eine Siliciumnitridlage, eine Siliciumnitridoxidlage, eine DLC-Lage oder dergleichen ausgebildet sein. Außerdem ist in einem Raum, der mit dem ersten Substrat 4001, mit dem zweiten Substrat 4006 und mit dem Dichtungsmittel 4005 ausgebildet ist, ein Füllstoff 4514 zur Abdichtung bereitgestellt. Es ist bevorzugt, dass die Lichtemittervorrichtung mit einer Schutzlage (wie etwa einer Laminatlage oder einer ultraviolettaushärtenden Harzlage) oder mit einem Deckmaterial mit hoher Luftdichte und wenig Endgasen gepackt (abgedichtet) ist, um sie auf diese Weise nicht der Außenluft auszusetzen.
  • Als der Füllstoff 4514 können außer einem Inertgas wie etwa Stickstoff oder Argon ein ultraviolettaushärtendes Harz oder ein wärmeaushärtendes Harz verwendet werden, wobei Polyvinylchlorid (PVC), Acryl, Polyimid, ein Epoxidharz, ein Silikonharz, Polyvinylbutyral (PVB) oder Ethylenvinylacetat (EVA) verwendet werden können. Zum Beispiel wird für den Füllstoff Stickstoff verwendet.
  • Außerdem kann bei Bedarf auf einer Lichtemissionsfläche des Lichtemissionselements soweit erforderlich eine optische Lage wie etwa eine Polarisationsplatte, eine zirkular polarisierende Platte (einschließlich einer elliptisch polarisierenden Platte), eine Verzögerungsplatte (eine Viertelwellenplatte oder eine Halbwellenplatte) oder ein Farbfilter bereitgestellt sein. Ferner kann die Polarisationsplatte oder die zirkular polarisierende Platte mit einer Antireflexionslage versehen sein. Zum Beispiel kann eine Blendminderungsbehandlung ausgeführt werden, durch die veranlasst wird, dass reflektiertes Licht durch Vorsprünge und Vertiefungen auf der Oberfläche diffundiert, um die Blendung zu verringern.
  • Darüber hinaus kann als die Anzeigevorrichtung ein elektronisches Papier bereitgestellt werden, in dem elektronische Tinte angesteuert wird. Das elektronische Papier wird auch eine elektrophoretische Anzeigevorrichtung (elektrophoretische Anzeige) genannt und besitzt Vorteile, da es denselben Grad von Lesbarkeit wie normales Papier besitzt, weniger Leistungsverbrauch als andere Anzeigevorrichtungen besitzt und so eingestellt werden kann, dass es eine dünne und leichte Form besitzt.
  • Eine elektrophoretische Anzeigevorrichtung kann verschiedene Betriebsarten besitzen. Eine elektrophoretische Anzeigevorrichtung enthält mehrere Mikrokapseln, die in einem Lösungsmittel oder in einem gelösten Stoff dispergiert sind, wobei jede Mikrokapsel erste Partikel, die positiv geladen sind, und zweite Partikel, die negativ geladen sind, enthält. Durch Anlegen eines elektrischen Felds an die Mikrokapseln bewegen sich die Partikel in den Mikrokapseln in zueinander entgegengesetzten Richtungen, wobei nur die Farbe derjenigen Partikel angezeigt wird, die sich auf einer Seite ansammeln. Es wird angemerkt, dass die ersten Partikel und die zweiten Partikel jeweils ein Pigment enthalten und sich ohne ein elektrisches Feld nicht bewegen. Darüber hinaus besitzen die ersten Partikel und die zweiten Partikel unterschiedliche Farben (die farblos sein können).
  • Somit ist eine elektrophoretische Anzeigevorrichtung eine Anzeige, die einen sogenannten dielektrophoretischen Effekt nutzt, durch den sich eine Substanz mit einer hohen Dielektrizitätskonstante zu einem Gebiet mit hohem elektrischem Feld bewegt.
  • Eine Lösung, in der die obigen Mikrokapseln in einem Lösungsmittel dispergiert sind, wird als elektronische Tinte bezeichnet. Diese elektronische Tinte kann auf eine Oberfläche aus Glas, Kunststoff, Gewebe, Papier oder dergleichen gedruckt werden. Darüber hinaus kann unter Verwendung eines Farbfilters oder von Partikeln, die ein Pigment besitzen, ebenfalls eine Farbanzeige erzielt werden.
  • Es wird angemerkt, dass die ersten Partikel und die zweiten Partikel in den Mikrokapseln jeweils unter Verwendung eines einzelnen Materials ausgebildet sein können, das aus einem leitenden Material, aus einem isolierenden Material, aus einem Halbleitermaterial, aus einem magnetischen Material, aus einem Flüssigkristallmaterial, aus einem ferroelektrischen Material, aus einem Elektrolumineszenzmaterial, aus einem elektrochromen Material oder aus einem magnetophoretischen Material ausgewählt ist, oder unter Verwendung eines Verbundmaterials davon ausgebildet sein können.
  • Als das elektronische Papier kann eine Anzeigevorrichtung verwendet werden, die ein Twisting-Ball-Anzeigesystem verwendet. Das Twisting-Ball-Anzeigesystem bezieht sich auf ein Verfahren, in dem zwischen einer ersten Elektrodenschicht und einer zweiten Elektrodenschicht, die Elektrodenschichten sind, die für ein Anzeigeelement verwendet sind, kugelförmige Partikel angeordnet sind, die jeweils schwarz und weiß gefärbt sind, und wobei zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht eine Potentialdifferenz erzeugt wird, um die Ausrichtung der kugelförmigen Partikel in der Weise zu steuern, dass eine Anzeige ausgeführt wird.
  • 5 veranschaulicht ein elektronisches Aktivmatrixpapier als eine Ausführungsform der Halbleitervorrichtung. Das elektronische Papier in 5 ist ein Beispiel einer Anzeigevorrichtung, die ein Twisting-Ball-Anzeigesystem verwendet.
  • Zwischen der ersten Elektrodenschicht 4030, die mit dem Transistor 4010 verbunden ist, und der zweiten Elektrodenschicht 4031, die auf dem zweiten Substrat 4006 bereitgestellt ist, sind kugelförmige Partikel 4613 bereitgestellt, von denen jedes ein schwarzes Gebiet 4615a, ein weißes Gebiet 4615b und einen Hohlraum 4612, der mit Flüssigkeit gefüllt ist, um das schwarze Gebiet 4615a und um das weiße Gebiet 4615b enthält. Ein Raum um die kugelförmigen Partikel 4613 ist mit einem Füllstoff 4614 wie etwa einem Harz gefüllt. Die zweite Elektrodenschicht 4031 entspricht einer gemeinsamen Elektrode (Gegenelektrode) . Die zweite Elektrodenschicht 4031 ist mit einer gemeinsamen Potentialleitung elektrisch verbunden.
  • Außer Glassubstraten können in 3, 4 und 5 als das erste Substrat 4001 und als das zweite Substrat 4006 biegsame Substrate, z. B. Kunststoffsubstrate, mit einer Lichtdurchlässigkeitseigenschaft oder dergleichen verwendet sein. Als Kunststoff kann eine glasfaserverstärkte Kunststoffplatte (FRP-Platte), eine Polyvinylfluoridlage (PVF-Lage), eine Polyesterlage oder eine Acrylharzlage verwendet sein. Außerdem kann ein Bogen mit einer Struktur, in der eine Aluminiumfolie zwischen PVF-Lagen oder Polyesterlagen liegt, verwendet sein.
  • Die Isolierlage 4024 fungiert als eine Schutzlage der Transistoren.
  • Außerdem weist die Metalloxidlage 4020 eine Funktion, um der Oxidhalbleiterlage Sauerstoff zuzuführen, der in dem Schritt des Entfernens von Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder einem Hydrid verringert wird, sowie eine Funktion, um die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage zu verhindern, auf.
  • Die Metalloxidlage 4020 kann unter Verwendung einer Galliumoxidlage, die durch ein Zerstäubungsverfahren ausgebildet wird, ausgebildet werden. Alternativ kann die Metalloxidlage 4020 eine Lage sein, die durch Zugeben von Indium oder Zink zu Galliumoxid erhalten wird; z. B. kann eine Galliumoxidlage, die Indium oder Zink zu 0,01 At.-% bis 5 At.-% enthält, verwendet werden. Durch Zugeben von Indium oder Zink kann die elektrische Leitfähigkeit der Metalloxidlage 4020 verbessert werden, wodurch die Ansammlung von Ladungen weiter verringert werden kann.
  • Die Isolierlage 4024 kann durch ein Zerstäubungsverfahren mit einer Einschichtstruktur oder mit einer gestapelten Schichtstruktur unter Verwendung einer Siliciumnitridlage und/oder einer Siliciumnitridoxidlage und/oder einer Aluminiumoxidlage und/oder einer Aluminiumnitridlage und/oder einer Aluminiumoxynitridlage und/oder einer Aluminiumnitridoxidlage ausgebildet werden.
  • Die Isolierschicht 4021 kann unter Verwendung eines anorganischen Isoliermaterials oder eines organischen Isoliermaterials ausgebildet werden. Es wird angemerkt, dass die Isolierschicht 4021, die unter Verwendung eines wärmebeständigen organischen Isoliermaterials wie etwa eines Acrylharzes, Polyimid, eines Benzocyclobutenharzes, Polyamid oder eines Epoxidharzes ausgebildet wird, vorzugsweise als eine planarisierende Isolierlage verwendet wird. Außer solchen organischen Isoliermaterialien ist es möglich, ein Material mit niedriger Dielektrizitätskonstante (ein Material mit niedrigem k), ein Harz auf Siloxangrundlage, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG) oder dergleichen zu verwenden. Die Isolierschicht kann durch Stapeln mehrerer aus diesen Materialien ausgebildeter Isolierlagen ausgebildet werden.
  • An das Verfahren zum Ausbilden der Isolierschicht 4021 gibt es keine besondere Beschränkung, wobei die Isolierschicht 4021 je nach dem Material durch ein Zerstäubungsverfahren, durch ein Rotationsbeschichtungsverfahren, durch ein Tauchverfahren, durch eine Sprühbeschichtung, durch ein Tröpfchenentladungsverfahren (z. B. ein Tintenstrahlverfahren, Siebdruck oder Offsetdruck), durch Walzbeschichten, durch ein Vorhanggießverfahren, durch Rakelbeschichtung oder dergleichen ausgebildet werden kann.
  • Die Anzeigevorrichtung zeigt ein Bild durch Übertragen von Licht von einer Lichtquelle oder von einem Anzeigeelement an. Somit weisen das Substrat und die dünnen Lagen wie etwa die Isolierlage und die leitende Lage, die für den Pixelabschnitt bereitgestellt sind, wo Licht durchgelassen wird, Lichtdurchlässigkeitseigenschaften in Bezug auf Licht im Wellenlängenbereich von sichtbarem Licht auf.
  • Die erste Elektrodenschicht 4030 und die zweite Elektrodenschicht 4031 (von denen jede auch eine Pixelelektrodenschicht, eine gemeinsame Elektrodenschicht, eine Gegenelektrodenschicht oder dergleichen genannt wird) zum Anlegen von Spannung an das Anzeigeelement können Lichtdurchlässigkeitseigenschaften oder Lichtreflexionseigenschaften aufweisen, die von der Richtung, in der Licht extrahiert wird, von der Position, an der die Elektrodenschicht bereitgestellt ist, von der Musterstruktur der Elektrodenschicht und dergleichen abhängen.
  • Die erste Elektrodenschicht 4030 und die zweite Elektrodenschicht 4031 können unter Verwendung eines lichtdurchlässigen leitenden Materials wie etwa Indiumoxid, das Wolframoxid enthält, Indium-Zink-Oxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indium-Zinn-Oxid, das Titanoxid enthält, Indium-Zinn-Oxid (im Folgenden als ITO abgekürzt), Indium-Zink-Oxid oder Indium-Zinn-Oxid, zu dem Siliciumoxid zugegeben worden ist, ausgebildet werden.
  • Die erste Elektrodenschicht 4030 und die zweite Elektrodenschicht 4031 können aus einem oder aus mehreren Arten von Materialien ausgebildet werden, die aus Metallen wie etwa Wolfram (W), Molybdän (Mo), Zirkon (Zr), Hafnium (Hf), Vanadium (V), Niob (Nb), Tantal (Ta), Chrom (Cr), Kobalt (Co), Nickel (Ni), Titan (Ti), Platin (Pt), Aluminium (A1), Kupfer (Cu) und Silber (Ag); Legierungen dieser Metalle; und aus Nitriden dieser Metalle ausgewählt werden.
  • Für die erste Elektrodenschicht 4030 und für die zweite Elektrodenschicht 4031 kann eine leitende Zusammensetzung verwendet werden, die eine leitende hochmolekulare Verbindung (auch als ein leitendes Polymer bezeichnet) enthält. Als eine leitende hochmolekulare Verbindung kann ein sogenanntes π-Elektronen-konjugiertes leitendes Polymer verwendet werden. Zum Beispiel können Polyanilin oder ein Derivat davon, Polypyrrol oder ein Derivat davon, Polythiophen oder ein Derivat davon, ein Copolymer zweier oder mehrerer von Anilin, Pyrrol und Thiophen oder ein Derivat davon und dergleichen gegeben werden.
  • Da der Transistor wegen statischer Elektrizität oder dergleichen leicht zerstört wird, wird vorzugsweise eine Schutzschaltung zum Schützen der Treiberschaltung bereitgestellt. Die Schutzschaltung wird vorzugsweise unter Verwendung eines nichtlinearen Elements ausgebildet.
  • Unter Verwendung irgendeines der in der Ausführungsform 1 oder 2 wie oben beschriebenen Transistoren kann die Halbleitervorrichtung eine Vielzahl von Funktionen aufweisen.
  • (Ausführungsform 4)
  • Unter Verwendung des Transistors, dessen Beispiel in Ausführungsform 1 oder 2 gegeben ist, kann eine Halbleitervorrichtung ausgebildet werden, die eine Bildsensorfunktion zum Lesen von Daten eines Objekts besitzt.
  • Ein Beispiel der Halbleitervorrichtung mit einer Bildsensorfunktion ist in 6A dargestellt. 6A ist eine Ersatzschaltung eines Photosensors und 6B ist eine Querschnittsansicht, die einen Teil des Photosensors darstellt.
  • Eine Elektrode einer Photodiode 602 ist mit einer Photodioden-Rücksetzsignalleitung 658 elektrisch verbunden und die andere Elektrode der Photodiode 602 ist mit einem Gate eines Transistors 640 elektrisch verbunden. Eine Source oder ein Drain des Transistors 640 ist mit einer Photosensor-Referenzsignalleitung 672 elektrisch verbunden, und das andere der Source und des Drains des Transistors 640 ist mit einer Source oder einem Drain eines Transistors 656 elektrisch verbunden. Ein Gate des Transistors 656 ist mit einer Gate-Signalleitung 659 elektrisch verbunden und das andere der Source und des Drains des Transistors 656 ist mit einer Photosensor-Ausgangssignalleitung 671 elektrisch verbunden.
  • Es wird angemerkt, dass in Stromlaufplänen in dieser Patentschrift ein Transistor, der eine Oxidhalbleiterlage enthält, durch ein Symbol „OS“ bezeichnet ist, so dass er als ein Transistor, der eine Oxidhalbleiterlage enthält, identifiziert werden kann. Der Transistor 640 und der Transistor 656 in 6A sind Transistoren, die jeweils eine Oxidhalbleiterlage enthalten.
  • 6B ist eine Querschnittsansicht der Photodiode 602 und des Transistors 640 in dem Photosensor. Die Photodiode 602, die als ein Sensor fungiert, und der Transistor 640 sind über einem Substrat 601 (einem TFT-Substrat) mit einer isolierenden Oberfläche bereitgestellt. Über der Photodiode 602 und dem Transistor 640 ist unter Verwendung einer Haftschicht 608 ein Substrat 613 bereitgestellt.
  • Über dem Transistor 640 sind eine Metalloxidlage 631 mit einer Funktion zum Verhindern einer Elektrisierung, eine Isolierlage 632, eine Zwischenschicht-Isolierschicht 633 und eine Zwischenschicht-Isolierschicht 634 bereitgestellt. Über der Zwischenschicht-Isolierschicht 633 ist die Photodiode 602 bereitgestellt. In der Photodiode 602 sind eine erste Halbleiterschicht 606a, eine zweite Halbleiterschicht 606b und eine dritte Halbleiterschicht 606c in dieser Reihenfolge über der Zwischenschicht-Isolierschicht 633 zwischen einer über der Zwischenschicht-Isolierschicht 633 ausgebildeten Elektrodenschicht 641 und einer über der Zwischenschicht-Isolierschicht 634 ausgebildeten Elektrodenschicht 642 gestapelt.
  • In dem Transistor 640 ist die Oxidhalbleiterlage eine Oxidhalbleiterlage, die durch absichtliches Entfernen von Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder einem Hydrid (auch als eine Wasserstoffverbindung bezeichnet) hoch gereinigt worden ist. Eine solche Oxidhalbleiterlage wird durch Ausführen einer Wärmebehandlung nach Ausbilden der Isolierlage 632 über der Metalloxidlage 631 erhalten.
  • Die Oxidhalbleiterlage und die Metalloxidlage 631, die Sauerstoff enthalten, stehen in Kontakt miteinander, wenn sie der Wärmebehandlung ausgesetzt werden; somit kann der Oxidhalbleiterlage Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist und der in dem Schritt des Entfernens von Störstellen verringert wird, von der Metalloxidlage 631, die Sauerstoff enthält, zugeführt werden. Somit wird die Oxidhalbleiterlage stärker gereinigt, um elektrisch vom i-Typ (Eigenhalbleitertyp) zu werden.
  • Folglich ist die Schwankung der elektrischen Eigenschaften des Transistors 640, der die hoch gereinigte Oxidhalbleiterlage enthält, unterdrückt und ist der Transistor 640 elektrisch stabil. Wie oben beschrieben ist, kann als die Halbleitervorrichtung in dieser Ausführungsform eine Halbleitervorrichtung mit hoher Zuverlässigkeit geschaffen werden.
  • Die Elektrodenschicht 641 ist mit einer leitenden Schicht 643, die in der Zwischenschicht-Isolierschicht 634 ausgebildet ist, elektrisch verbunden und die Elektrodenschicht 642 ist mit der Gate-Elektrode 645 über eine Elektrodenschicht 644 elektrisch verbunden. Die Gate-Elektrode 645 ist mit einer Gate-Elektrode des Transistors 640 elektrisch verbunden und die Photodiode 602 ist mit dem Transistor 640 elektrisch verbunden.
  • Hier sind eine PIN-Photodiode, in der eine Halbleiterschicht mit p-Leitfähigkeit als die erste Halbleiterschicht 606a, eine Halbleiterschicht mit hohem Widerstand (i-Halbleiterschicht) als die zweite Halbleiterschicht 606b und eine Halbleiterschicht mit einer n-Leitfähigkeit als die dritte Halbleiterschicht 606c gestapelt sind, als ein Beispiel dargestellt.
  • Die erste Halbleiterschicht 606a ist eine p-Halbleiterschicht und kann mit einer amorphen Siliciumlage ausgebildet werden, die ein Störstellenelement enthält, das eine p-Leitfähigkeit erteilt. Die erste Halbleiterschicht 606a wird unter Verwendung eines Halbleiterquellgases, das ein Störstellenelement (wie etwa Bor (B)) enthält, das zur Gruppe 13 gehört, durch ein Plasma-CVD-Verfahren ausgebildet. Als das Halbleiterquellgas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Ferner kann alternativ eine amorphe Siliciumlage ausgebildet werden, die kein Störstellenelement enthält, und kann daraufhin in die amorphe Siliciumlage unter Verwendung eines Diffusionsverfahrens oder eines Ionenimplantationsverfahrens ein Störstellenelement eingeführt werden. Nachdem das Störstellenelement durch ein Ionenimplantationsverfahren oder dergleichen eingeführt worden ist, kann ein Erwärmen oder dergleichen durchgeführt werden, um das Störstellenelement diffundieren zu lassen. In diesem Fall kann als ein Verfahren zum Ausbilden der amorphen Siliciumlage ein LPCVD-Verfahren, ein Aufdampfverfahren, ein Zerstäubungsverfahren oder dergleichen verwendet werden. Vorzugsweise wird die erste Halbleiterschicht 606a in der Weise ausgebildet, dass sie eine Dicke von einschließlich 10 nm bis 50 nm aufweist.
  • Die zweite Halbleiterschicht 606b ist eine i-Halbleiterschicht (Eigenhalbleiterschicht) und wird unter Verwendung einer amorphen Siliciumlage ausgebildet. Bezüglich der Ausbildung der zweiten Halbleiterschicht 606b wird durch ein Plasma-CVD-Verfahren unter Verwendung eines Halbleiterquellgases eine amorphe Siliciumlage ausgebildet. Als das Halbleiterquellgas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Die zweite Halbleiterschicht 606b kann durch ein LPCVD-Verfahren, durch ein Aufdampfverfahren, durch ein Zerstäubungsverfahren oder dergleichen ausgebildet werden. Vorzugsweise wird die zweite Halbleiterschicht 606b in der Weise ausgebildet, dass sie eine Dicke von einschließlich 200 nm bis 1000 nm aufweist.
  • Die dritte Halbleiterschicht 606c ist eine n-Halbleiterschicht und wird mit einer amorphen Siliciumlage ausgebildet, die ein Störstellenelement enthält, das eine n-Leitfähigkeit verleiht. Die dritte Halbleiterschicht 606c wird unter Verwendung eines Halbleiterquellgases, das ein Störstellenelement (wie etwa Phosphor (P)) enthält, das zur Gruppe 15 gehört, durch ein Plasma-CVD-Verfahren ausgebildet. Als das Halbleiterquellgas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Ferner kann alternativ eine amorphe Siliciumlage ausgebildet werden, die kein Störstellenelement enthält, und kann daraufhin in die amorphe Siliciumlage unter Verwendung eines Diffusionsverfahrens oder eines Ionenimplantationsverfahrens ein Störstellenelement eingeführt werden. Nachdem das Störstellenelement durch ein Ionenimplantationsverfahren oder dergleichen eingeführt worden ist, kann ein Erwärmen oder dergleichen durchgeführt werden, um das Störstellenelement diffundieren zu lassen. In diesem Fall können als ein Verfahren zum Ausbilden der amorphen Siliciumlage ein LPCVD-Verfahren, ein Aufdampfverfahren, ein Zerstäubungsverfahren oder dergleichen verwendet werden. Die dritte Halbleiterschicht 606c wird vorzugsweise in der Weise ausgebildet, dass sie eine Dicke von 20 nm bis 200 nm aufweist.
  • Die erste Halbleiterschicht 606a, die zweite Halbleiterschicht 606b und die dritte Halbleiterschicht 606c werden nicht notwendig unter Verwendung eines amorphen Halbleiters ausgebildet und können unter Verwendung eines polykristallinen Halbleiters oder eines mikrokristallinen Halbleiters (oder eines semiamorphen Halbleiters: SAS) ausgebildet werden.
  • Bei Betrachtung der freien Enthalpie ist ein mikrokristalliner Halbleiter in einem metastabilen Zustand, der ein Zwischenzustand zwischen einem amorphen Zustand und einem Einkristallzustand ist. Das heißt, der mikrokristalline Halbleiter ist ein Halbleiter mit einem dritten Zustand, der hinsichtlich der freien Energie stabil ist und der eine kurzreichweitige Ordnung und Gitterstörung besitzt. Säulenartige oder nadelartige Kristalle wachsen in einer Normalenrichtung in Bezug auf eine Substratoberfläche. Das Raman-Spektrum von mikrokristallinem Silicium, das ein typisches Beispiel eines mikrokristallinen Halbleiters ist, liegt bei niedrigeren Wellenzahlen als 520 cm-1, was eine Spitze des Raman-Spektrums von einkristallinem Silicium repräsentiert. Das heißt, die Spitze des Raman-Spektrums des mikrokristallinen Siliciums liegt zwischen 520 cm-1, was einkristallines Silicium repräsentiert, und 480 cm-1, was amorphes Silicium repräsentiert. Der Halbleiter enthält Wasserstoff oder Halogen zu wenigstens 1 At.-%, um eine freie Bindung abzuschließen. Darüber hinaus enthält mikrokristallines Silicium ein Edelgaselement wie etwa Helium, Argon, Krypton oder Neon, um die Gitterstörung weiter zu fördern, so dass die Stabilität erhöht werden kann und eine vorteilhafte mikrokristalline Halbleiterlage erhalten werden kann.
  • Diese mikrokristalline Halbleiterlage kann durch ein Hochfrequenzplasma-CVD-Verfahren mit einer Frequenz von mehreren zehn bis mehreren einhundert Megahertz oder mit einem Mikrowellenplasma-CVD-Verfahren mit einer Frequenz von 1 GHz oder mehr ausgebildet werden. Üblicherweise kann die mikrokristalline Halbleiterlage unter Verwendung eines Gases, das Silicium enthält, wie etwa SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 oder SiF4, das mit Wasserstoff verdünnt worden ist, ausgebildet werden. Ferner kann die mikrokristalline Halbleiterlage mit dem Gas, das Silicium enthält, das außer mit Wasserstoff mit einer oder mit mehreren Arten von Edelgaselementen, die aus Helium, Argon, Krypton und Neon ausgewählt wurden, verdünnt worden ist, ausgebildet werden. In diesem Fall wird das Durchflussverhältnis von Wasserstoff zu dem Gas, das Silicium enthält, zu einschließlich 5:1 bis 200:1, vorzugsweise zu einschließlich 50:1 bis 150:1, bevorzugter zu 100:1. Ferner kann ein Carbidhydridgas wie etwa CH4 oder C2H6, ein Gas, das ein Germaniumgas enthält, wie etwa GeH4 oder GeF4, F2 oder dergleichen mit dem Gas, das Silicium enthält, gemischt werden.
  • Da die Mobilität der durch den photoelektrischen Effekt erzeugten Löcher niedriger als die von Elektronen ist, hat die PIN-Photodiode außerdem bessere Eigenschaften, wenn eine Oberfläche auf der Seite der p-Halbleiterschicht als eine Lichtempfangsoberfläche verwendet wird. Es wird hier ein Beispiel beschrieben, in dem Licht 622, das durch die Photodiode 602 von einer Oberfläche des Substrats 601, über dem die PIN-Photodiode ausgebildet ist, empfangen wird, in elektrische Signale umgesetzt wird. Ferner ist Licht von der Halbleiterschicht mit einem Leitfähigkeitstyp, der zu dem der Halbleiterschicht auf der Lichtempfangsoberfläche entgegengesetzt ist, Störungslicht; somit wird die Elektrodenschicht auf dieser Seite vorzugsweise unter Verwendung einer lichtsperrenden leitenden Lage ausgebildet. Es wird angemerkt, dass eine Oberfläche auf der Seite der n-Halbleiterschicht alternativ als die Lichtempfangsfläche verwendet werden kann.
  • Die Metalloxidlage 631 kann unter Verwendung einer Galliumoxidlage ausgebildet werden, die durch ein Zerstäubungsverfahren ausgebildet wird. Außerdem kann die Metalloxidlage 631 eine Lage sein, die durch Zugeben von Indium oder Zink zu Galliumoxid erhalten wird; wobei z. B. eine Galliumoxidlage verwendet werden kann, die Indium oder Zink mit 0,01 At.-% bis 5 At.-% enthält. Durch Zugeben von Indium oder Zink kann die elektrische Leitfähigkeit der Metalloxidlage 631 verbessert werden, wodurch die Ansammlung von Ladungen weiter verringert werden kann.
  • Die Isolierlage 632 kann unter Verwendung einer oder mehrerer Oxidisolierschichten wie etwa einer Siliciumoxidschicht, einer Siliciumoxynitridschicht, einer Aluminiumoxidschicht und einer Aluminiumoxynitridschicht und von Nitridisolierschichten wie etwa einer Siliciumnitridschicht, einer Siliciumnitridoxidschicht, einer Aluminiumnitridschicht und einer Aluminiumnitridoxidschicht mit einer Einschichtstruktur oder mit einer gestapelten Schichtstruktur ausgebildet werden.
  • Für eine Verringerung der Oberflächenrauheit wird als die Zwischenschicht-Isolierschichten 633 und 634 vorzugsweise eine Isolierschicht verwendet, die als eine Planarisierungsisolierlage fungiert. Die Zwischenschicht-Isolierschichten 633 und 634 können z. B. unter Verwendung eines organischen Isoliermaterials wie etwa Polyimid, einem Acrylharz, einem Benzocyclobutenharz, einem Polyamid oder einem Oxidharz ausgebildet werden. Außer solchen organischen Isoliermaterialien können eine Einschichtstruktur oder eine gestapelte Schichtstruktur unter Verwendung eines Materials mit niedriger Dielektrizitätskonstante (eines Materials mit niedrigem k), eines Harzes auf Siloxangrundlage, von Phosphorglas (PSG), Borphosphorglas (BPSG) oder dergleichen verwendet werden.
  • Die Isolierlage 632, die Zwischenschicht-Isolierschicht 633 und die Zwischenschicht-Isolierschicht 634 können je nach dem Material unter Verwendung eines isolierenden Materials durch ein Zerstäubungsverfahren, durch ein Rotationsbeschichtungsverfahren, durch ein Tauchverfahren, durch eine Sprühbeschichtung, durch ein Tröpfchenentladungsverfahren (z. B. ein Tintenstrahlverfahren, Siebdruck oder Offsetdruck), durch Walzenbeschichten, durch Vorhanggießen, durch Rakelbeschichtung oder dergleichen ausgebildet werden.
  • Wenn das Licht 622, das in die Photodiode 602 eintritt, detektiert wird, können Daten auf einem zu detektierenden Objekt gelesen werden. Es wird angemerkt, dass zur Zeit des Lesens von Daten auf einem zu detektierenden Objekt eine Lichtquelle wie etwa eine Hintergrundbeleuchtung verwendet werden kann.
  • Als der Transistor 640 kann der Transistor verwendet werden, dessen Beispiel in der Ausführungsform 1 oder 2 beschrieben ist. Der Transistor, der die Oxidhalbleiterlage enthält, die durch absichtliches Entfernen von Störstellen wie etwa Wasserstoff, Feuchtigkeit, Hydroxylgruppen oder Hydrid (auch als eine Wasserstoffverbindung bezeichnet) hoch gereinigt worden ist, besitzt eine unterdrückte Schwankung der elektrischen Eigenschaften und ist elektrisch stabil. Außerdem kann in dem Transistor, der die Metalloxidlage mit einer Funktion zum Verhindern der Elektrisierung enthält, die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage verhindert werden. Dadurch, dass die Erzeugung eines parasitären Kanals auf der Rückkanalseite der Oxidhalbleiterlage in dem Transistor verhindert wird, kann die Schwankung der Schwellenspannung unterdrückt werden. Somit kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit geschaffen werden.
  • Diese Ausführungsform kann in geeigneter Kombination mit den in anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 5)
  • Die in dieser Patentschrift offenbarte Flüssigkristallanzeigevorrichtung kann auf eine Vielzahl elektronischer Vorrichtungen (einschließlich Spielemaschinen) angewendet werden. Beispiele der elektronischen Vorrichtungen sind ein Fernsehgerät (auch als ein Fernsehapparat oder als ein Fernsehempfänger bezeichnet), ein Monitor eines Computers oder dergleichen, eine Kamera wie etwa eine Digitalkamera oder eine digitale Videokamera, ein digitaler Photorahmen, ein Mobiltelephon-Kopfsprechhörer (auch als ein Mobiltelephon oder als eine Mobiltelephonvorrichtung bezeichnet), eine tragbare Spielemaschine, ein Personal Digital Assistant, eine Audiowiedergabevorrichtung, eine Großspielemaschine wie etwa eine Pachinko-Maschine und dergleichen. Es werden Beispiele der elektronischen Vorrichtungen beschrieben, die jeweils die in der obigen Ausführungsform beschriebene Flüssigkristallanzeigevorrichtung enthalten.
  • 7A zeigt eine Leseeinrichtung für elektronische Bücher (auch als eine E-Book-Leseeinrichtung bezeichnet), die Gehäuse 9630, einen Anzeigeabschnitt 9631, Bedientasten 9632, eine Solarzelle 9633 und eine Lade- und Entladesteuerschaltung 9634 enthalten kann. Die in 7A dargestellte Leseeinrichtung für elektronische Bücher weist eine Funktion zum Anzeigen verschiedener Arten von Daten (z. B. eines Standbilds, eines Bewegtbilds und eines Textbilds) auf dem Anzeigeabschnitt, eine Funktion zum Anzeigen eines Kalenders, eines Datums, der Zeit oder dergleichen auf dem Anzeigeabschnitt, eine Funktion zum Bedienen oder Bearbeiten der auf dem Anzeigeabschnitt angezeigten Daten, eine Funktion zum Steuern der Verarbeitung durch verschiedene Arten von Software (Programme) und dergleichen auf. Es wird angemerkt, dass die Lade- und Entladesteuerschaltung 9634 in 7A eine Batterie 9635 und einen DCDC-Umsetzer (im Folgenden als Umsetzer abgekürzt) 9636 als ein Beispiel aufweist. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung kann auf den Anzeigeabschnitt 9631 angewendet werden, wodurch eine hochzuverlässige Leseeinrichtung für elektronische Bücher geschaffen werden kann.
  • Im Fall der Verwendung einer transflektiven oder reflektierenden Flüssigkristallanzeigevorrichtung wie des Anzeigeabschnitts 9631 in der in 7A dargestellten Struktur kann die Leseeinrichtung für elektronische Bücher in einer verhältnismäßig hellen Umgebung verwendet werden. In diesem Fall können die Leistungserzeugung durch die Solarzelle 9633 und die Ladung durch die Batterie 9635 effektiv ausgeführt werden, was bevorzugt ist. Da die Solarzelle 9633, soweit erforderlich, auf einem Platz (einer Oberfläche oder einer Rückseite) des Gehäuses 9630 bereitgestellt sein kann, kann die Batterie 9635 effizient geladen werden, was ebenfalls bevorzugt ist. Wenn als die Batterie 9635 eine Lithium-Ionen-Batterie verwendet wird, gibt es einen Vorteil der Verkleinerung oder dergleichen.
  • Anhand eines Blockschaltplans in 7B werden die Struktur und der Betrieb der in 7A dargestellten Lade- und Entladesteuerschaltung 9634 beschrieben. In 7B sind die Solarzelle 9633, die Batterie 9635, der Umsetzer 9636, ein Umsetzer 9637, Schalter SW1 bis SW3 und der Anzeigeabschnitt 9631 dargestellt, wobei die Batterie 9635, der Umsetzer 9636, der Umsetzer 9637 und die Schalter SW1 bis SW3 der Lade- und Entladesteuerschaltung 9634 entsprechen.
  • Zunächst wird ein Beispiel für den Betrieb beschrieben, falls unter Verwendung von externem Licht Leistung durch die Solarzelle 9633 erzeugt wird. Die Spannung der durch die Solarzelle 9633 erzeugten Leistung wird durch den Umsetzer 9636 in der Weise angehoben oder abgesenkt, dass sie zu Spannung zum Laden der Batterie 9635 wird. Wenn daraufhin die Leistung von der Solarzelle 9633 für den Betrieb des Anzeigeabschnitts 9631 verwendet wird, wird der Schalter SW1 eingeschaltet und wird die Spannung der Leistung durch den Umsetzer 9637 angehoben oder abgesenkt, damit sie zu einer für den Anzeigeabschnitt 9631 benötigten Spannung wird. Außerdem wird der Schalter SW1 ausgeschaltet und wird der Schalter SW2 eingeschaltet, so dass eine Ladung der Batterie 9635 ausgeführt werden kann, wenn keine Anzeige auf dem Anzeigeabschnitt 9631 ausgeführt wird.
  • Nachfolgend wird der Betrieb beschrieben, falls durch die Solarzelle 9633 keine Leistung unter Verwendung von externem Licht erzeugt wird. Die Spannung der in der Batterie 9635 gespeicherten Leistung wird durch den Umsetzer 9637 durch Einschalten des Schalters SW3 angehoben oder abgesenkt. Daraufhin wird Leistung von der Batterie 9635 für den Betrieb des Anzeigeabschnitts 9631 verwendet.
  • Obwohl die Solarzelle 9633 als ein Beispiel eines Mittels zum Laden beschrieben ist, wird angemerkt, dass das Laden der Batterie 9635 mit einem anderen Mittel ausgeführt werden kann. Außerdem kann eine Kombination der Solarzelle 9633 und eines anderen Mittels zum Laden verwendet werden.
  • 8A stellt einen Laptop-Personal-Computer dar, der einen Hauptkörper 3001, ein Gehäuse 3002, einen Anzeigeabschnitt 3003, eine Tastatur 3004 und dergleichen enthält. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigeabschnitt 3003 angewendet, wodurch ein hochzuverlässiger Laptop-Personal-Computer geschaffen werden kann.
  • 8B ist ein Personal Digital Assistant (PDA), der einen Anzeigeabschnitt 3023, eine externe Schnittstelle 3025, einen Bedienknopf 3024 und dergleichen in dem Hauptkörper 3021 enthält. Außerdem ist ein Eingabestift 3022 als ein Zubehör für die Bedienung enthalten. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigeabschnitt 3023 angewendet, wodurch ein hochzuverlässiger Personal Digital Assistant (PDA) geschaffen werden kann.
  • 8C veranschaulicht ein Beispiel einer Leseeinrichtung für elektronische Bücher. Eine Leseeinrichtung 2700 für elektronische Bücher enthält z. B. zwei Gehäuse, ein Gehäuse 2701 und ein Gehäuse 2703. Das Gehäuse 2701 und das Gehäuse 2703 sind mit einem Scharnier 2711 in der Weise kombiniert, dass die Leseeinrichtung 2700 für elektronische Bücher mit dem Scharnier 2711 als eine Achse geöffnet und geschlossen werden kann. Mit einer solchen Struktur kann die Leseeinrichtung 2700 für elektronische Bücher wie ein Papierbuch arbeiten.
  • In das Gehäuse 2701 und in das Gehäuse 2703 sind ein Anzeigeabschnitt 2705 bzw. ein Anzeigeabschnitt 2707 eingebaut. Der Anzeigeabschnitt 2705 und der Anzeigeabschnitt 2707 können ein Bild oder verschiedene Bilder anzeigen. In der Struktur, bei der in den obigen Anzeigeabschnitten verschiedene Bilder angezeigt werden, kann z. B. der rechte Anzeigeabschnitt (der Anzeigeabschnitt 2705 in 8C) Text anzeigen und kann der linke Anzeigeabschnitt (der Anzeigeabschnitt 2707 in 8C) Bilder anzeigen. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigeabschnitt 2705 und auf den Anzeigeabschnitt 2707 angewendet, wodurch eine hochzuverlässige Leseeinrichtung für elektronische Bücher geschaffen werden kann.
  • 8C stellt ein Beispiel dar, in dem das Gehäuse 2701 mit einem Bedienabschnitt und dergleichen versehen ist. Zum Beispiel ist das Gehäuse 2701 mit einem Leistungsschalter 2721, mit Bedientasten 2723, mit einem Lautsprecher 2725 und dergleichen versehen. Mit den Bedientasten 2723 können Seiten gewendet werden. Es wird angemerkt, dass auf einer Oberfläche des Gehäuses, auf der der Anzeigeabschnitt bereitgestellt ist, eine Tastatur, eine Zeigevorrichtung oder dergleichen bereitgestellt sein können. Darüber hinaus können auf der Rückseite oder auf der Seitenfläche des Gehäuses ein Anschluss für externe Verbindung (ein Ohrhöreranschluss, ein USB-Anschluss oder dergleichen), ein Aufzeichnungsmedium-Einführungsabschnitt und dergleichen bereitgestellt sein. Darüber hinaus kann die Leseeinrichtung 2700 für elektronische Bücher eine Funktion eines elektronischen Wörterbuchs besitzen.
  • Die Leseeinrichtung 2700 für elektronische Bücher kann eine Konfiguration aufweisen, die Daten drahtlos senden und empfangen kann. Durch drahtlose Kommunikation können gewünschte Buchdaten oder dergleichen gekauft und von einem Server für elektronische Bücher heruntergeladen werden.
  • 8D veranschaulicht ein Mobiltelephon, das zwei Gehäuse, ein Gehäuse 2800 und ein Gehäuse 2801, enthält. Das Gehäuse 2801 enthält einen Anzeigebildschirm 2802, einen Lautsprecher 2803, ein Mikrophon 2804, eine Zeigevorrichtung 2806, eine Kameralinse 2807, einen Anschluss 2808 für externe Verbindung und dergleichen. Außerdem enthält das Gehäuse 2800 eine Solarzelle 2810 zum Laden des Mobiltelephons, einen Einschub 2811 für externen Speicher und dergleichen. Ferner ist eine Antenne in das Gehäuse 2801 eingebaut. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigebildschirm 2802 angewendet, wodurch ein hochzuverlässiges Mobiltelephon geschaffen werden kann.
  • Der Anzeigebildschirm 2802 ist mit einem Berührungsbildschirm versehen. Mehrere Bedientasten 2805, die als Bilder angezeigt sind, sind in 8D durch Strichlinien dargestellt. Es wird angemerkt, dass außerdem eine Spannungserhöhungsschaltung enthalten ist, durch die eine Spannungsausgabe von der Solarzelle 2810 auf eine für jede Schaltung ausreichende Höhe erhöht wird.
  • In dem Anzeigebildschirm 2802 kann die Anzeigerichtung je nach einem Verwendungsmuster geeignet geändert werden. Ferner ist das Mobiltelephon auf derselben Oberfläche wie der Anzeigebildschirm 2802 mit der Kameralinse 2807 versehen, so dass es als ein Videotelephon verwendet werden kann. Der Lautsprecher 2803 und das Mikrophon 2804 können für Videophonanrufe, für das Aufzeichnen und Wiedergeben von Schall und dergleichen sowie für Sprachanrufe verwendet werden. Darüber hinaus können das Gehäuse 2800 und das Gehäuse 2801, die wie in 8D dargestellt entwickelt sind, in der Weise geschoben werden, dass sich eines mit dem anderen überlappt; somit kann die Größe des Mobiltelephons verringert werden, was das Mobiltelephon dafür geeignet macht getragen zu werden.
  • Der Anschluss 2800 für externe Verbindung kann mit einem AC-Adapter und mit verschiedenen Arten von Kabeln wie etwa einem USB-Kabel verbunden werden, wobei Laden und Datenkommunikation mit einem Personal Computer oder dergleichen möglich sind. Darüber hinaus können durch Einführen eines Speichermediums in den Einschub 2811 für externen Speicher eine große Menge Daten gespeichert und verschoben werden.
  • Außer den obigen Funktionen können ferner eine Infrarotkommunikationsfunktion, eine Fernsehempfangsfunktion oder dergleichen bereitgestellt sein.
  • 8E veranschaulicht eine digitale Videokamera, die einen Hauptkörper 3051, einen Anzeigeabschnitt A 3057, ein Sucherokular 3053, einen Bedienschalter 3054, einen Anzeigeabschnitt B 3055, eine Batterie 3056 und dergleichen enthält. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigeabschnitt A 3057 und auf den Anzeigeabschnitt B 3055 angewendet, wodurch eine hochzuverlässige digitale Videokamera geschaffen werden kann.
  • 8F veranschaulicht ein Beispiel eines Fernsehgeräts. In einem Fernsehgerät 9600 ist ein Anzeigeabschnitt 9603 in ein Gehäuse 9601 eingebaut. Der Anzeigeabschnitt 9603 kann Bilder anzeigen. Hier ist das Gehäuse 9601 durch einen Fuß 9605 gestützt. Die in einer der Ausführungsformen 1 bis 4 beschriebene Halbleitervorrichtung wird auf den Anzeigeabschnitt 9603 angewendet, wodurch ein hochzuverlässiges Fernsehgerät geschaffen werden kann.
  • Das Fernsehgerät 9600 kann durch einen Bedienschalter des Gehäuses 9601 oder durch eine separate Fernbedienung betrieben werden. Ferner kann die Fernbedienung mit einem Anzeigeabschnitt zum Anzeigen einer Datenausgabe von der Fernbedienung versehen sein.
  • Es wird angemerkt, dass das Fernsehgerät 9600 mit einem Empfänger, einem Modem und dergleichen versehen ist. Unter Verwendung des Empfängers kann eine allgemeine Fernsehsendung empfangen werden. Darüber hinaus kann eine Einwegedatenkommunikation (von einem Sender zu einem Empfänger) oder eine Zweiwegedatenkommunikation (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) ausgeführt werden, wenn das Fernsehgerät mit oder ohne Drähte über das Modem mit einem Kommunikationsnetz verbunden ist.
  • Diese Ausführungsform kann in geeigneter Kombination mit den in anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
  • [Beispiel 1]
  • Als die Metalloxidlage wurde eine Lage verwendet, die Galliumoxid enthält. In diesem Fall wurde eine Wirkung unter Verwendung einer Computersimulation untersucht. In diesem Beispiel werden die Untersuchungsergebnisse anhand der Zeichnungen beschrieben. Es wird angemerkt, dass die Computersimulation in diesem Beispiel mit einem von der Silvaco Data Systems, Inc., entwickelten Vorrichtungssimulator „ATLAS“ ausgeführt wurde.
  • 10A veranschaulicht ein Modell eines für die Computersimulation verwendeten Transistors. Wie in 10A dargestellt ist, wurde als ein Simulationsmodell ein Transistor mit unterem Gate verwendet. Als eine aktive Schicht 1000 des Transistors wurde eine Oxidhalbleiterlage auf der Grundlage von In-Ga-Zn-O mit einer Dicke von 10 nm verwendet. Als eine Metalloxidlage 1002 in Kontakt mit der Oxidhalbleiterlage wurde eine Galliumoxidlage verwendet. Als eine Isolierlage 1004, die die Metalloxidlage 1002 bedeckt, wurde eine Siliciumoxidlage verwendet. Als eine Gate-Elektrode 1006 wurde eine Wolframlage verwendet, deren Austrittsarbeit 4,9 eV betrug. Als eine Gate-Isolierlage 1008 wurde eine Siliciumoxidlage mit einer Dicke von 10 nm verwendet. Die Computersimulation wurde ausgeführt, während die Dicke der Galliumoxidlage, die die Metalloxidlage war, von 10 nm bis 50 nm variiert wurde. Die Kanallänge L des Transistors wurde auf 100 nm eingestellt.
  • 10B veranschaulicht ein Modell eines für die Simulation als ein Vergleichsbeispiel verwendeten Transistors. Der in 10A dargestellte Transistor und der in 10B dargestellte Transistor unterscheiden sich dadurch, dass der in 10B dargestellte Transistor die Metalloxidlage 1002 nicht enthält. In 10B wurde ebenso wie in 10A als die aktive Schicht 1000 des Transistors eine Oxidhalbleiterlage auf der Grundlage von In-Ga-Zn-O mit einer Dicke von 10 nm verwendet. Als die Isolierlage 1400 in Kontakt mit der Oxidhalbleiterlage wurde eine Siliciumoxidlage verwendet. Als die Gate-Elektrode 1006 wurde eine Wolframlage verwendet, deren Austrittsarbeit 4,9 eV betrug. Als die Gate-Isolierlage 1008 wurde eine Siliciumoxidlage mit einer Dicke von 10 nm verwendet. Die Kanallänge L des Transistors wurde auf 100 nm eingestellt.
  • Um in der Computersimulation den Einfluss wegen eines parasitären Kanals zu bestätigen, wurde angenommen, dass sich an einer Grenzfläche (einer Grenzfläche auf der unteren Seite in den Zeichnungen) der Siliciumoxidlage, die zu der Isolierlage 1004 (einer Passivierungslage) wird, eine positive feste Ladung 1010 befindet. Die Dichte der festen Ladung Q wurde auf 0 cm-2 oder auf 1,0 · 1012 cm-2 oder auf 2,0 · 1012 cm-2 eingestellt.
  • Die Werte der physikalischen Eigenschaften der Oxidhalbleiterlage (IGZO-Lage) und der Galliumoxidlage (GaOx-Lage), die in der Computersimulation verwendet wurden, waren wie folgt. Es wird angemerkt, dass Eg eine Bandlücke bezeichnet, εr eine relative Dielektrizitätskonstante bezeichnet, χ eine Elektronenaffinität bezeichnet und µn eine Elektronenmobilität bezeichnet. [Tabelle 1]
    Eg (eV) εr χ (eV) µη (cm2 · v-1 · s-1)
    IGZO 3,15 15 4,3 10
    GaOx 4,9 10,2 3,3 0,05
  • 11A und 11B und 12 zeigen Computersimulationsergebnisse bei einer Temperatur von 300 K (27 °C).
  • 11A zeigt eine Beziehung zwischen der Dicke der Galliumoxidlage, die die Metalloxidlage ist, und der Schwellenspannung des Transistors. In diesem Beispiel wurde als ein Material einer Source-Elektrode 1012 und einer Drain-Elektrode 1014 ein leitendes Material (Titannitrid) angenommen, dessen Austrittsarbeit 3,9 eV betrug. In 11A repräsentiert die horizontale Achse die Gesamtdicke (nm) der Oxidhalbleiterlage und der Galliumoxidlage. Es wird angemerkt, dass die Dicke der Oxidhalbleiterlage konstant (10 nm) war. In Übereinstimmung mit 11A war die Schwankung der Schwellenspannung des Transistors groß, wenn die Dicke der Galliumoxidlage über 10 nm betrug (wobei die Gesamtdicke der Oxidhalbleiterlage und der Galliumoxidlage 20 nm betrug). Im Gegensatz dazu war die Schwankung unterdrückt, wenn die Dicke der Galliumoxidlage größer als 10 nm gemacht wurde. Dies liegt daran, dass der Einfluss der festen Ladungen an der Grenzfläche zwischen der Galliumoxidlage und der Siliciumoxidlage durch Erhöhen der Dicke der Galliumoxidlage verringert werden kann. Aus dem obigen Ergebnis ist die Dicke der Galliumoxidlage vorzugsweise größer als 10 nm.
  • 11B zeigt eine Beziehung zwischen der Dicke der Oxidhalbleiterlage und der Schwellenspannung des Transistors, der das Vergleichsbeispiel ist und die Metalloxidlage nicht enthält. In diesem Beispiel wurde ein leitendes Material (Titannitrid), dessen Austrittsarbeit 3,9 eV betrug, als ein Material der Source-Elektrode 1012 und der Drain-Elektrode 1014 angenommen. Die horizontale Achse repräsentiert in 11B die Dicke der Oxidhalbleiterlage (nm). In Übereinstimmung mit 11A und 11B ist in dem Transistor, der die Metalloxidlage nicht enthält, die Schwankung der Schwellenspannung bei irgendeiner Dicke der Oxidhalbleiterlage größer als die des Transistors, der die Metalloxidlage enthält. Somit wird betrachtet, dass der Einfluss der festen Ladungen an der Grenzfläche zwischen der Galliumoxidlage und der Siliciumoxidlage durch Bereitstellen der Galliumoxidlage wirksam verringert werden kann.
  • 12 zeigt eine Gate-Spannungs-(VG-)-Drain-Strom-(ID-)Kennlinie des Falls, in dem das Material der Source-Elektrode 1012 und der Drain-Elektrode 1014 geändert wurde. Als das Material der Source-Elektrode 1012 und der Drain-Elektrode 1014 wurden drei Arten leitender Materialien angenommen, deren Austrittsarbeiten 3,6 eV (Zink), 3,9 eV (Titannitrid) und 4,3 eV (Molybdännitrid) betrugen. Die Dicke der Galliumoxidlage wurde auf 10 nm oder 30 nm oder 50 nm eingestellt. In Übereinstimmung mit 12 wurde bestätigt, dass der Leckstrom des Transistors in einem Sperrzustand erhöht wurde, wenn die Galliumoxidlage dicker gemacht wurde. Andererseits wurde bestätigt, dass die Erhöhung des Leckstroms in dem Transistor in einem ausgeschalteten Zustand unterdrückt werden konnte, selbst wenn die Galliumoxidlage dick ausgebildet wurde, wenn ein leitendes Material mit einer hohen Austrittsarbeit als die Source-Elektrode 1012 und als die Drain-Elektrode 1014 verwendet wurde. Aus dem obigen Ergebnis ist es bevorzugt, dass die Source-Elektrode 1012 und die Drain-Elektrode 1014 unter Verwendung eines leitenden Materials ausgebildet werden, dessen Austrittsarbeit 3,9 eV oder mehr beträgt.
  • Außerdem könnte in der Struktur aus 10A durch die Galliumoxidlage ein Leckstrom zwischen der Source-Elektrode und der Drain-Elektrode verursacht werden. Allerdings kann durch geeignete Auswahl des Materials der Source-Elektrode und der Drain-Elektrode zwischen der Source- und der Drain-Elektrode und der Galliumoxidlage eine Sperre bereitgestellt werden, so dass verhindert werden kann, dass sich Elektronen von der Source- und von der Drain-Elektrode zu der Galliumoxidlage bewegen. Somit wird betrachtet, dass der Leckstrom zwischen der Source-Elektrode und der Drain-Elektrode verhindert werden kann.
  • In Übereinstimmung mit der obigen Computersimulation ist zu verstehen, dass unter Verwendung der Galliumoxidlage als die Metalloxidlage der Einfluss der festen Leitungen an der Grenzfläche zwischen der Galliumoxidlage und der Siliciumoxidlage verringert wird und somit die Schwankung der Transistoreigenschaften unterdrückt werden kann. Um die Wirkung der offenbarten Erfindung ausreichend zu erhalten, beträgt die Dicke der Galliumoxidlage vorzugsweise mehr als 10 nm und ist als das Material der Source- und der Drain-Elektrode vorzugsweise ein leitendes Material verwendet, dessen Austrittsarbeit 3,9 eV oder mehr beträgt.

Claims (15)

  1. Halbleitervorrichtung, die umfasst: eine Gate-Elektrode (401); eine Gate-Isolierlage (402), die die Gate-Elektrode (401) bedeckt; eine Halbleiterlage (403), die einen Oxidhalbleiter umfasst, wobei ein Gebiet der Halbleiterlage (403) mit der Gate-Elektrode (401) überlappt; eine Source-Elektrode (405a) und eine Drain-Elektrode (405b), die mit der Halbleiterlage (403) in Kontakt stehen; eine Metalloxidlage (407, 4020), die mit der Halbleiterlage (403) in Kontakt steht und die Source-Elektrode (405a) und die Drain-Elektrode (405b) bedeckt; eine Isolierlage (409, 4024), die die Metalloxidlage (407) bedeckt; eine leitende Lage über der Isolierlage (409, 4024), wobei die leitende Lage mit dem Gebiet der Halbleiterlage (403) überlappt; ein Flüssigkristallelement (4013), das eine Pixelelektrode (4030) umfasst, wobei die Pixelelektrode (4030) elektrisch mit einer von der Source-Elektrode (405a) und der Drain-Elektrode (405b) verbunden ist; und einen Speicherkondensator, wobei eine Wasserstoffkonzentration in der Halbleiterlage (403) 5 × 1018 Atome/cm3 oder weniger ist, wobei eine Dicke der Metalloxidlage (407, 4020) größer als eine Dicke der Halbleiterlage (403) ist, und wobei eine Kapazität des Speicherkondensators ein Drittel oder weniger einer Kapazität des Flüssigkristallelements (4013) ist.
  2. Halbleitervorrichtung, die umfasst: eine Gate-Elektrode (401); eine Gate-Isolierlage (402) über der Gate-Elektrode (401); eine Halbleiterlage (403), die einen Oxidhalbleiter umfasst, wobei ein Gebiet der Halbleiterlage (403) mit der Gate-Elektrode (401) überlappt; eine Source-Elektrode (405a) und eine Drain-Elektrode (405b), die mit der Halbleiterlage (403) in Kontakt stehen; eine Metalloxidlage (407, 4020), die mit der Halbleiterlage (403) in Kontakt steht und die mit der Source-Elektrode (405a) und mit der Drain-Elektrode (405b) überlappt; eine Isolierlage (409, 4024) über und in Kontakt mit der Metalloxidlage (407); eine leitende Lage über der Isolierlage (409, 4024), wobei die leitende Lage mit dem Gebiet der Halbleiterlage (403) überlappt; ein Flüssigkristallelement (4013), das eine Pixelelektrode (4030) umfasst, wobei die Pixelelektrode (4030) elektrisch mit einer von der Source-Elektrode (405a) und der Drain-Elektrode (405b) verbunden ist; und einen Speicherkondensator, wobei eine Wasserstoffkonzentration in der Halbleiterlage (403) 5 × 1018 Atome/cm3 oder weniger ist, wobei eine Dicke der Metalloxidlage (407, 4020) größer als eine Dicke der Halbleiterlage (403) ist, und wobei eine Kapazität des Speicherkondensators ein Drittel oder weniger einer Kapazität des Flüssigkristallelements (4013) ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Metalloxidlage (407, 4020) Galliumoxid umfasst.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Metalloxidlage (407, 4020) Indium oder Zink mit 0,01 At.-% bis 5 At.-% umfasst.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Oxidhalbleiter Indium und Gallium umfasst.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Source-Elektrode (405a) und die Drain-Elektrode (405b) ein leitendes Material umfassen, dessen Austrittsarbeit 3,9 eV oder mehr beträgt.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Source-Elektrode (405a) und die Drain-Elektrode (405b) Wolframnitrid oder Titannitrid umfassen.
  8. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Isolierlage (409, 4024) Siliziumoxid umfasst.
  9. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Dicke der Metalloxidlage (407, 4020) größer als 10 nm ist.
  10. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der sich die Metalloxidlage (407, 4020) von einer ersten Position bis zu einer zweiten Position erstreckt, wobei die Source-Elektrode (405a) zwischen der Metalloxidlage (407, 4020) und der Gate-Isolierlage (402) liegt, bei der die Metalloxidlage (407, 4020) an der ersten Position mit der Gate-Isolierlage (402) und an der zweiten Position mit der Halbleiterlage (403) in Kontakt steht, und bei der sich die Metalloxidlage (407, 4020) von der zweiten Position bis zu einer dritten Position erstreckt, wobei die Drain-Elektrode (405b) zwischen der Metalloxidlage (407, 4020) und der Gate-Isolierlage (402) liegt, wobei die Metalloxidlage (407, 4020) an der dritten Position mit der Gate-Isolierlage (402) in Kontakt steht.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Flüssigkristallelement (4013) und einen Speicherkondensator umfasst, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer Gate-Elektrode (401) über einem Substrat (400); Ausbilden einer Gate-Isolierlage (402), die die Gate-Elektrode (401) bedeckt; Ausbilden einer Halbleiterlage (403), die einen Oxidhalbleiter umfasst, über der Gate-Elektrode (401), wobei die Gate-Isolierlage (402) dazwischenliegt, wobei ein Gebiet der Halbleiterlage (403) mit der Gate-Elektrode (401) überlappt; Ausbilden einer Source-Elektrode (405a) und einer Drain-Elektrode (405b) über der Halbleiterlage; Ausbilden einer Metalloxidlage (407, 4020), die die Halbleiterlage (403), die Source-Elektrode (405a) und die Drain-Elektrode (405b) bedeckt; Ausbilden einer Isolierlage (409, 4024), die die Metalloxidlage (407, 4020) bedeckt; Ausbilden einer leitenden Lage über der Isolierlage (409, 4024), wobei die leitende Lage mit dem Gebiet der Halbleiterlage (403) überlappt; und Ausführen einer Wärmebehandlung an der Halbleiterlage (403), wobei eine Wasserstoffkonzentration in der Halbleiterlage (403) 5 × 1018 Atome/cm3 oder weniger ist, wobei eine Dicke der Metalloxidlage (407, 4020) größer als eine Dicke der Halbleiterlage (403) ist, und wobei eine Kapazität des Speicherkondensators ein Drittel oder weniger einer Kapazität des Flüssigkristallelements (4013) ist.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 11, bei dem die Metalloxidlage (407, 4020) Galliumoxid umfasst.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 11, bei dem der Oxidhalbleiter Indium und Gallium umfasst.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 11, bei dem die Metalloxidlage (407, 4020) Indium oder Zink zu 0,01 At.-% bis 5 At.-% umfasst.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 11, bei dem die Wärmebehandlung bei einschließlich 450 °C bis 600 °C ausgeführt wird.
DE112011101069.9T 2010-03-26 2011-03-11 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Expired - Fee Related DE112011101069B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-072570 2010-03-26
JP2010072570 2010-03-26
PCT/JP2011/056487 WO2011118510A1 (en) 2010-03-26 2011-03-11 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
DE112011101069T5 DE112011101069T5 (de) 2013-01-03
DE112011101069B4 true DE112011101069B4 (de) 2018-05-03

Family

ID=44655326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101069.9T Expired - Fee Related DE112011101069B4 (de) 2010-03-26 2011-03-11 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US8704219B2 (de)
JP (6) JP5228072B2 (de)
KR (2) KR20130062919A (de)
CN (2) CN105789321B (de)
DE (1) DE112011101069B4 (de)
TW (1) TWI527222B (de)
WO (1) WO2011118510A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607893B2 (en) 2018-02-17 2020-03-31 Globalfoundries Inc. Middle of line structures

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20130188324A1 (en) * 2010-09-29 2013-07-25 Posco Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JPWO2017056635A1 (ja) * 2015-09-30 2018-07-19 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
JP7048285B2 (ja) 2017-12-05 2022-04-05 株式会社シマノ 釣竿
CN108767445B (zh) * 2018-05-31 2024-07-26 北京神舟博远科技有限公司 基于分布式直接驱动阵列的可重构多功能天线
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
CN113249076A (zh) * 2021-05-20 2021-08-13 山东沃赛新材料科技有限公司 一种装配式建筑用低模量改性硅酮密封胶及其制备方法
CN118805452A (zh) * 2022-03-15 2024-10-18 索尼半导体解决方案公司 光电转换元件和光检测器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
US20100159639A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH08106078A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 液晶表示装置
US6061110A (en) * 1994-10-18 2000-05-09 Kabushiki Kaisha Toshiba Reflection type liquid crystal display device and method of manufacturing the same
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6566685B2 (en) 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4532460B2 (ja) * 2001-03-22 2010-08-25 シチズンホールディングス株式会社 液晶表示装置
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003086803A (ja) 2001-09-07 2003-03-20 Casio Comput Co Ltd 薄膜半導体素子の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003202545A (ja) * 2002-01-08 2003-07-18 Canon Inc 液晶素子の駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071623A (ja) 2002-08-01 2004-03-04 Casio Comput Co Ltd フォトセンサ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004296654A (ja) 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7323358B1 (en) * 2003-08-13 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for sizing a load plate
JP2005079283A (ja) 2003-08-29 2005-03-24 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4529571B2 (ja) * 2004-07-26 2010-08-25 三菱化学株式会社 電界効果トランジスタ
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (de) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Lichtemittierende vorrichtung
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006250985A (ja) 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
WO2007058248A1 (ja) 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7326986B2 (en) 2006-01-06 2008-02-05 International Business Machines Corporation Trench memory
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US20070190675A1 (en) * 2006-02-10 2007-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TW200736786A (en) 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101033A (ko) * 2006-04-10 2007-10-16 삼성전자주식회사 신호 구동 소자 및 이를 포함하는 표시 장치
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP5271504B2 (ja) * 2006-04-28 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4878005B2 (ja) * 2006-05-30 2012-02-15 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171871A (ja) * 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009099777A (ja) 2007-10-17 2009-05-07 Sony Corp 表示装置と電子機器
US20100320457A1 (en) * 2007-11-22 2010-12-23 Masahito Matsubara Etching solution composition
JP2009130209A (ja) 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101910450B (zh) * 2007-12-27 2012-08-29 Jx日矿日石金属株式会社 a-IGZO氧化物薄膜的制备方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010034343A (ja) 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 半導体装置の製造方法および半導体装置
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101539354B1 (ko) * 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101509117B1 (ko) * 2008-09-16 2015-04-08 삼성디스플레이 주식회사 액정 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5300126B2 (ja) 2008-09-22 2013-09-25 花王株式会社 画像形成方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010118556A (ja) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
TWI571684B (zh) 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8753548B2 (en) * 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
EP2256814B1 (de) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxid-Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2449594B1 (de) 2009-06-30 2019-08-21 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren für halbleiterbauelement
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US8460452B2 (en) 2009-09-24 2013-06-11 Fuji Xerox Co., Ltd. Oxide material, electrophotographic photoreceptor, process cartridge, and image forming device
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
US20100159639A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607893B2 (en) 2018-02-17 2020-03-31 Globalfoundries Inc. Middle of line structures

Also Published As

Publication number Publication date
CN105789321B (zh) 2019-08-20
CN102834921B (zh) 2016-04-27
JP2015165572A (ja) 2015-09-17
US8704219B2 (en) 2014-04-22
TWI527222B (zh) 2016-03-21
KR102112065B1 (ko) 2020-06-04
JP2013123065A (ja) 2013-06-20
JP2017073558A (ja) 2017-04-13
JP2011222982A (ja) 2011-11-04
TW201203549A (en) 2012-01-16
JP6846549B2 (ja) 2021-03-24
DE112011101069T5 (de) 2013-01-03
CN105789321A (zh) 2016-07-20
JP5728034B2 (ja) 2015-06-03
KR20190031344A (ko) 2019-03-25
US20110233542A1 (en) 2011-09-29
JP2018078346A (ja) 2018-05-17
JP6050418B2 (ja) 2016-12-21
JP6291014B2 (ja) 2018-03-14
CN102834921A (zh) 2012-12-19
WO2011118510A1 (en) 2011-09-29
KR20130062919A (ko) 2013-06-13
JP5228072B2 (ja) 2013-07-03
JP2020065091A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
DE112011101069B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112011101410B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011101969B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012004061B4 (de) Halbleitervorrichtung
DE112013002407B4 (de) Halbleitervorrichtung
DE112011106082B3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
KR102420689B1 (ko) 반도체 장치
DE112012007294B3 (de) Halbleitervorrichtung
DE112013007566B3 (de) Halbleitervorrichtung
KR101961847B1 (ko) 반도체 장치의 제작 방법
TWI575752B (zh) 電晶體的製造方法
KR101980515B1 (ko) 반도체 장치의 제작 방법
KR102065947B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR101971289B1 (ko) 반도체 장치의 제작 방법
DE102013221370A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112013003606T5 (de) Anzeigevorrichtung
DE112013003041T5 (de) Halbleitervorrichtung
DE102017200568A1 (de) Eingabesystem und elektronisches Gerät
KR20120125172A (ko) 반도체 장치

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140625

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112011106147

Country of ref document: DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee